DE2036831C3 - Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren Impulsübertragung - Google Patents
Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren ImpulsübertragungInfo
- Publication number
- DE2036831C3 DE2036831C3 DE19702036831 DE2036831A DE2036831C3 DE 2036831 C3 DE2036831 C3 DE 2036831C3 DE 19702036831 DE19702036831 DE 19702036831 DE 2036831 A DE2036831 A DE 2036831A DE 2036831 C3 DE2036831 C3 DE 2036831C3
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- transistor
- emitter
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
Zusatz zu Patent 2 014 443. Das Hauptpatent betrifft eine Verknüpfungsschaltung, insbesondere zur
Durchführung eines Verfahrens zur störungssicheren Impulsübertragung über benachbart geführte Leitungen,
bei dem aus den Impulsen und Impulspausen sendeseitig an die beiden Leitunüsadern angelegte
Potentiale abgeleitet werden, die bestimmte Binärwerlkombinationen
darstellen, und die empfangsseitig derart lugisch miteinander verknüpft werden, daß
lediglich eine dieser Binärwertkombinaüonen zu einer
Impulsabgabe führt, wobei sendeseitig die Länge der Impulse so bemessen ist, daß sie mögliche Störungen
überdauern, daß sie zwei UND-Glieder mit jeweils einem negierten und einem nichtnegierten Eingang
bildet, deren Ausgänge zu einem ODER-Glied verbunden sind, und daß die UND-Glieder jeweils
mindestens zwei in Kollektorschaltung betriebene Eügangstransistoren enthalten, deren Basisansehlüsse
die Signaleingänge darstellen und durch deren Emitterpotential
jeweils ein Transistor entgegengesetzten Leitfähigkeitstyps gesteuert wird.
FJn Verfahren, zu dessen Durchführung die Verknüpfungsschaltung
gemäß dem Hauptpatent insbesondere geeignet ist. ist beispielsweise aus der Zeitschrift
»Internationale Elektronische Rundschau«, 1968, Nr. 12, bekannt. Außerdem ist es aus der
Zeitschrift »IRE Transactions on Reliability and Quality Control«, Oktober 1962. Seile 8 bis 24 bekannt,
/ur Erhöhung der Redundant einer Signalübertragung die Anzahl j/arallclgeführter Ühertragungsleitiingen
zu erhohen. Demnach würde sich bei Anwendung des erstgenannten Übertragungsverfahrens
auf Übertragungsleiiungen mil mehr als zwei
Leiiimgsadern. wozu mehr als zwei l.citungsadcrn
beim Anlügen von aus Impulsen und Impulspaiisen
abgeleiteten Potentialen und bei dt;r cmpfangssi-ji-uen
Verknüpfung do; 'iicrbtii entstandenen Binar'.vcr1-kombiualinr.cM
berücksichtigt werden, eine noch größere Slörsicherluii ergchen.
Die in dem Hauptpatent angegebene Schaltungsanordnung
zur Durchführung derartiger Übertragungsverfahren weist den besonderen Vorteil hochohmiger
Eingänge auf. wodurch sie besonders für einen im Zusammenhang mit der Durchführung derartiger
Verfahren häufig erforderlichen Parallelbetrieb mehrererImpulsscnder bzw. Inipulsempfänger
geeignet ist.
Aufgabe des vorliegenden Zusatzpatents ist es, die Eingangskreise der Schaltungsanordnung gemäß
Hauptpatent in dieser Richtung noch weiter zu verbessern.
Gemäß dem Zusatzpatent ist daher die Verknüpfungsschaltung
nach dem Hauptpatent dadurch gekennzeichnet, daß der für den Emitterstrom des
einen und der. Basisstrom des anderen Transistors
jeder Eingangsstufe gemeinsame Stromkreis-Elemente zur Stromkonstanthaltung enthält.
(iemäß einer weiteren Ausgestaltung der Erfindung
handelt es sich bei diesen Elementen zur Stromkonstanthaltung um hochohmige Feldeifektwidersta'nde.
Darüber hinaus wird durch die F.rfiiulung
angegeben, wie die besonders in den erwähnten Anwendungsfällen störenden Raumladungseffcktc bei
Transistoren der Ausgangsstufe der Schaltungsanordnung weitgehend unwirksam gemacht werden können.
Das Verfahren, zu dessen Durchführung die Schaltungsanordnung gemäß der Erfindung insbesondere
geeignet ist, sowie die erfindungsgemäße Schaltungsanordnung selbst werden nachstehend an Hand von
3 Figuren näher erläutert. Es zeigt
Fi u,- I ein Prinzipsehaltbild, an Hand Jessen das
Übertragungsverfahren bei einer Übertragungsleitung mit drei Leiiungsadcrn erlituicri wird,
Fig. 2dieerfindungsgemaßeSchaltungsanordnung
zur Durchführung des Verfahrens,
Fig. 3 eine Variante der Eingangsstufe der Schaltungsanordnung
gemäß Fig. 2.
Hei dem air Hand der Fig. 1 erläuterten Beispiel
desauf eine Übertragungsleitung mil 3 Leitungsadcrn /1 bis /3 angewendeten Verfahrens werden aus einem
am Eingang E anliegenden impuls, dem der Binärwert !..zugeordnet werden soll, an die 3 Leitungsadern
angelegte Potentiale abgeleitet,die in der Reihenfolge
Vi)H /1 bis /3 die Binärwerlkombination LOO darstellen.
In entsprechenderWeise entstehen bei Auftreten
einer Impulspause, der der Binärwert 0 zugeordnet sein möge, auf den Leilungsadern Potentiale die der
Hinärwerlkombination OLL entsprechen.
Diese Potenlialverhältiiisse bzw. Binärwertkombinatiouen
werden durch die Ncgaloreii Λ/3 und Λ/2 sowie
durch das Entkopplungsglied G z«jslandegcbraeht,
deren Eingänge miteinander verbunden und tin den Impulscingang E geführt sind und deren Ausgange
mit jeweils einer der Leituiigsadern /1 bis /3
verbunden sind.
Die erwähnten Binärwertkombinationen werden
vmpfangsseilig derartig logisch miteinander verknüpft,
dall lediglich eine dieser Binärwertkombinalionen, im vorliegenden Falle die Binärwerlkombination
LOO zu einer Impulsahgabe führt. Zu einer derartigen Verknüpfung dient das UND-Glied U, das
zwei ncgicilc Eingänge t'2 und t'3 aufweist, an die
jeweils eine der Lcilungsadem /3 und /2 angeschlossen ist, sowie außerdem noch den nichtnegierten Eingang
ei aufweist, an den die Leitungsader /1 angeschlossen ist. In der Impulspause kann also in keinem
Fall eine arf den Übertragungsweg eingestreute Störung
zur Abgabe eines Impulses führen, da sich unter der getroffenen Voraussetzung benachbart geführter
Leitungsadern die Potentiale dieser Adern jeweils in gleicher Weise verändern würde, wodurch immer die
'i::iärwertkombinalion LLL oder die Binärwerlkombination
000 entstehen würde, die nach dem vorher Erwähnten clic Vcrknüpfungshedingung des UND-Gliedes
U nicht erfüllen. Die Auswirkung einer während einer Impulsübertragung eingestreuten Störung
ist dann vermieden, wein die zu übertragenden Impulse
derartige Störungen überdauern. Der Empfang eines Imptilses am Ausgang ist dann mit Sicherheit
die Folge einer Impulsübertragung.
Im folgenden werden nun an Hand der Fig. 2 und
3 zwei Varianten der erfindungsgemäßen Schaltungsanordnung zur Durchführung des obengenannten
Verfahrens beschrieben. Diese Schaltungsanordnungen sind auch zur Durchführung eines Verfahrens zur
Übertragung von Impulsen auf einer Übertragungsleitung mit nur zwei Ixitungsadern geeignet und haben
außerdem selbständige Bedeutung als Verknüpfungsschaltungen.
Die Schallungsanordnung gemäß Fig. 2 bildet zwei UND-Glieder mil jeweils zwei negierten und einem
nichtnegierten Informationseingang, deren Ausgänge zu einem ODER-Glied verbunden sind. Diese Schaltungsanordnung
unterscheidet sich von der in dem Hauptpatent angegebenen Schaltungsanordnung im
wesentlichen durch üic Ausgestaltung des einen UND-Gliedes mit den Eingängen al bis λ3, die es
gestattet, bei Ausnutzung dieser Eingänge eine große Anzahl von Impulssende- bzw. Impulsempfangsstellen
parallelzuschalten. Die Eingänge b 1 bis b 3 des zweiten UND-Gliedes werden dann mitbenutzt,
wenn eine derartige Parallelschaltung in großer
Anzahl nicht vorgesehen ist bzw. wenn die Schaltungsanordnung
als Verknüpfungsschaltung Verwendung findet.
Der Basisanschluß des pnp-Eingangstransistors TIl bildet ucn nichtnegierten Signaleingang al des
vorerwähnten UND-Gliedes mit hoehohmigen Eingängen. Durch sein Emitterpotential wird ein Transistor
Tel gesteuert, der von entgegengesetztem Lcilfähigkeitstyp
ist. Der für den Emitierstrom des Transistors TIl und den Basisstrom des Transistors
7Vl gemeinsame Stromkreis enthält Elemente zur Stromkonstanthaltung, hier im Hinblick auf die Ausführung
der Schaltungsanordnung in integrierter Technik einen Feldeffektwiderstand RpIl, der bei
geringem Raumbedarf einen h'Mien Widerstandswert
aufweist. Die Hauptelektrode^ dieses Feldeffektwiderstandes
sind mit der Basis des Transistors TfI bzw. dem Emitter des Transistors TIl und mil dem Kollektor
des Transistors 7Vl verbunden. Die steuernde
Elektrode des Feldeffektwiderstandes ist ebenfalls an
a5 den Kollektor des Transistors Tel angeschlossen.
Zwischen dem Kollektor des Transistors TeX und einem uuf positivem Betriebspotential +UB liegenden
Anschluß ist der Widerstand REH eingefügt.
In entsprechender Weise sind die beiden übrigen Eingangstransisioren T12 und T13, deren Basisanschlüsse die negierenden Eingang«; al. und t/3 bilden, mit Transistoren entgegengesetzten Leitfähigkeitstyps Te2und Τ<·3 verbunden, in deren Basisstromkreis die Feldeffekt widerstände Rpl2 und Rpl3 liegen.
In entsprechender Weise sind die beiden übrigen Eingangstransisioren T12 und T13, deren Basisanschlüsse die negierenden Eingang«; al. und t/3 bilden, mit Transistoren entgegengesetzten Leitfähigkeitstyps Te2und Τ<·3 verbunden, in deren Basisstromkreis die Feldeffekt widerstände Rpl2 und Rpl3 liegen.
Die Emitter der Eingangstransistoren TIl bis T13 sind mit den Emittern der von ihnen gesteuerten
Transistoren Tel bis Te 3 jeweils über eine Diode verbunden, die gleichsinnigzu den Basis-Emitter-Dioden
der Transistoren eines solchen Paares gepolt ist und die im hier dargestellten Falle der Ausbildung der
Eiiigangslransistoren TH bis T13 als Multiemittcrtransistoren
durch eine Basis-Emitterdiode der Eingangstransistoren gebildet wird.
Durch das Einitterpolential der Transistoren Tel bis 7V3 wird jeweils über eine Zenerdiode Z jeweils
ein weiterer Transistor ITl, 17'2und 1T3 gesteuert.
Die Kollektor-Emitterstreckcn der den negierten Eingängen «2und «3zugeordneten Transistoren 172
und 1 T3 sind dabei der Basis-Emitterstrecke des dem
fo liehtnegierlen Eingang r/l zugeordneten Transistors
ITl parallel geschaltet. Der Kollektor des Transistors
ITl ist mit dem Kollektor des zum zweiten UND-Glied
gehörenden entsprechenden Transistors 2Tl verbunden, womit die Ausgangsgrößen der UND-Glieder
ger»äß einer ODER-Funktion miteinander verknüpft werden.
Heim zweiten UND-Glied mit den Eingängen öl
bis />3 sind die vorerwähnten hoehohmigen Eingangsstufen nicht vorgesehen. Die Eingangsstufen v/crdcn
hier die npn-Transistoren T21 bis T23 gebildet, die über Zcncrdiodcn Z Transistoren 2Tl, 2T2 und 2T3
steuern.
Durch das Ergebnis der ODER-Vcrkniipfung der Ausgangsgrößen der beiden UND-Glieder wird der
6S Lcilfähigkeitszustand eines Übergabetransistors Tu
beeinflußt, dessen Kollcktorpotential seinerseits den Transistor TmI der Ausgangsstufe steuert, die zwei
Transistorkaskaden jeweils zweier Transistoren Tut,
T«2und 7Ό1 und Tr>2 enthält. Zwisclien ilcm Kollcktor
ties Übergabetransistors Tu iiiul der Basis des
zweiten Transistors Tu2 der einen Transistorkaskade der Ausgangsstufe ist die Kollektor-Emitterstrecke
eines Transistors Tau geschaltet. Dieser Transistor Tau ist immer gleichzeitig mit dem Transistor TU leitend
und ermöglicht es, daU in der Basiszone des Transistors 7"n2 gespeicherte Ladungsträger schnell
ülier seine Emiller-Kollektorstreckc und über die
Emitter-Kollektorstrccke des Transistors Tu altgeführt werden. Auf diese Weise ist eine schnelle Umschaltung
der unteren Transistorkaskade 7"» I. TuI möglich, was gerade im 1 liiiblick einer großen Anzahl
parallelgeschaltcter und nacheinander betätigter Impulssendestellen bzw. lmptilsenipfangsstellen von
großem Interesse ist.
Zur Lieferung einer weitgehend von Netzspanmitigsschwankuugeii
unabhängigen Betriebsspannung insbesondere für die Transistoren 171, 2Tl und Tu
dient der in Kollektorschaltung betriebene Transistor T, dessen Kollektor am Potential + UB liegt und
dessen Emitter über den Widerstand R\ mit Jen Kollektoren
der Transistoren 1 Tl und 27Ί und über den Widerstand RZ mit dem Kollektor des Transistors Tm
verbunden ist. Die stabilisierende Vorspannung des dauernd leitenden Transistors T wird durch einen
Span iungsteiler erzeugt, der aus der Reihenschaltung
eines Widerstandes /?4, einer Zenerdiode 7Λ und eines
Transistors 7'v besteht. Der Transistor Tv ist durch Verbindung von Basis und Kollektor als Diode
be'rieben.
Bei den vorerwähnten Feldeffcklwidersländen der
Eingangsslufen des einen UND-Gliedes darf ein Grenzwert der anliegenden Spannung nicht überschritten
werden. Es ist daher unter Umständen erforderlich mehrere solcher Feldeffcklwidcrstände vorzusehen,
was jedoch zu Plat/.schwierigkeitcn bei der
Integricrung führen kann. In der F:ig. 3 wird daher
eine Variante für ein in Fig. 2 enthaltenes UND-Glied angegeben, bei der die erwähnten Schwierigkeiten
nicht auftreten, und die trotzdem den Anforderungen an die Hochohmigkcit der Eingänge gerecht
wird.
In der Fig. 3 ist lediglieh ein UND-Glied tiargestellt,
das das in Fig. 2 links der gestrichelten Linie S-S gezeigte UND-Glied ersetzen kann. Die 3 Eingänge
al bis «3 des UND-Gliedes in Fig. 3 weiden
durch die Basisanschlüsse der npn-tiingangstransistoren
711, 7 12 und T13 gebildet. Durch das Emitterpotential dieser 'Transistoren wird jeweils ein p»p-Transistor
Tel, Tp2 und 7e3 gesteuert, dessen Emitlerpolential wiederum jcwcills über eine Zenerdiode
Z in entsprechender Weise wie die gleichbezeichneten
Transistoren der Fi g.. 1 jeweils einen weiteren Transistor ITl. 1T2 und 173 steuert.
Zur Konstanthaltung ile·- Emittcrstronies der Eingangstransistoren
711 bis 713 bzw. des Basisstromes der von ihnen direkt gesteuerten Transistoren Tel bis
/V3dienen hier in Abweichung zum Ausführungsbeispiel gemäß Fi g. 1 aus "Transistoren aufgebaute Konstautstroiru|ucllcn.
Diese enthalten jeweils einen Transistor 7'vl, TsZ bzw. T.v3, dessen Kollektor an
ilen Emitter lies betreffenden Eingangstransistors bzw. an die Basis lies von ihm direkt gesteuerten Transistors
angeschlossen ist und dessen Emitter au Masse liegt,sowie aus einem allen 3 Eingängen gemeinsamen
als Diode geschalteten 'Transistor Td, dessen Kollektorbzw.
Basis mit den Basisamsehlüssen der Transistoren TvI bis T.v3 verbunden ist und über einen Widerstand
Rs an konstant gehaltenem Potential liegt. Dieses konstant gehaltene Potential wird am Emitter
des hier !licht dargestellten Transistors T abgenommen, der, wie oben erläutert und in Fig. 2 dargestellt.
Bestandteil des zur Spanmmgskonstanthallung dienenden Teils der Schaltungsanordnung ist. Unter
Vermeidung der Verwendung von Fcldeffcktwiderständen weist eine mit Eingängen gemäß Fig. 3 versehen
Schaltungsanordnung ähnlich günstige Eigenschaften beim Parallelbetrieb vieler Sende- bzw.
Empfangsstellen auf, wie dies bei der Schaltungsanordnung gemäß Fig. 2 der FaU ist.
Bei Verwendung der Schaltungsanordnung gemäß Fig. 2 oder 3 zur Durchführung des Verfahrens zur
Impulsübertragung werden im Falle ihres Einsatzes als Empfangsschaltung die Leitungsadern jeweils ar
einen der Eingänge einer der beiden UND-Gliedei
♦° angeschlossen.
Wenn die Schaltungsanordnungen zum Ausseiulci
von Impulsen auf die Übertragungsleitung verwende werden, sind im Parallelbetrieb die Schalttmgsanord
nuiigeii je Sendewelle enlsptechertd der Anzahl de
Lcitungsadern der Übertragungsleitung mehrfael vorzusehen, wobi i jeweils die Diodenausgänge de
Schaltungsanordnung ausgenutzt werden.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verknüpfungsschaltung, insbesondere ZUr
Durchführung eines Verfahrens <ur störungssicheren
Impulsübertragung über biMiuclihari geführte
Leitungen, bei dem aus den Impulsen und Impulspausen scndcseitig an die Leitungsadern
angelegte Potentiale abgeleitet werden, die bestimmte Binärwertkomhinationen darstellen, und
die empfangsseitig derart logisch miteinander verknüpft
werden, daß lediglich eine dieser Binärwertkombiinitionen
zu einer Impulsabgabe führt, wobei sendeseitig die Länge der Impulse so bemessen
ist, daß sie mögliche Störungen überdauern, die zwei UND-Glieder mit jeweils einem ncgierten
und einem nichtnegicrten Eingang bildet, deren Ausgange zu einem ODER-Glied verbunden
sind, bei der die UND-Glieder jeweils zwei in Kollektorschaltung betriebene Transistoren
enthalten, deren iiasisanschlüsse die Signaleingänge
darstellen und durch deren Emitterpotential jeweils einTransistor entgegengesetzten Leitfähigkeitstyps
gesteuert wird, nach Patent 2 014 443, dadurch gekennzeichnet, daß derEmitterstrom
des einen und den Basisstrom des ande- 2S
ren Transistors jeder Eingangsstuie gemeinsame
Stromkreis-Elemente (Rp 11, Kp 12, Kp 13) zur
Stromkonstanthaltung enthält (F i g. 2).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeicnnet, daß die Eingangstransistoren
(TIl, T12) pnp-Transistorcn und dir" von ihnen
gesteuerten Transistoren npn-Transistoren sind, und daß zur Slromkonstant' altung jeweils
ho'.'hohmige Feldeffektwiderstande (RpW bis RpXi) dienen, deren in den Emitterslromkieis der 3S
pnp-Transistoren (TIl, 7Ί2, 713) eingefüg'e
1 laiiptstromstrecke jeweils der Kollektor-Basis-Strecke
der npn-Transistoren (7Vl, Td, 7V3) parallel liegt und deren steuernde Elektroden jeweils
an den Kollektor des betreffenden npn-Transistors (Tel, Tel, Tt-3) angeschlossen ist
(Fig. 2).
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jeweils der Kollektor
der Eingangstransistoren (TIl, T12, T13) mit
dem Emitter des von ihm gesteuerten Transistors ( Tel, Tel, Te3) über eine gleichsinnig zu den Basis-Emitter-Dioden
dieser beiden Transistoren gepolten Diode verbunden ist, die im Falle der Ausbildung der Eingangstransistoren (TIl, 7"12,
T13) als Multiemittcrtransistoren durch eine Hasis-Emitter-Diode der Eingangstransistoren gebildet
wird (Fig. 2).
4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangslransistoren
(TIl, T12) npn-Transistoren und die von ihnen gesteuerten Transistoren (Tel, Te2) pnp-Transistoren
sind, und daß zur Stromkonstanthaltung eine unter Verwendung von Transistoren
(TsI, TsI, Ts3, Td) aufgebaute Stromkonstantquelle
dient (Fig. 3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702036831 DE2036831C3 (de) | 1970-03-25 | 1970-07-24 | Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren Impulsübertragung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702014443 DE2014443C3 (de) | 1970-03-25 | 1970-03-25 | Verknüpfungsschaltung zur Durch führung eines Verfahrens zur storungssicheren Impulsübertragung |
DE19702036831 DE2036831C3 (de) | 1970-03-25 | 1970-07-24 | Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren Impulsübertragung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2036831A1 DE2036831A1 (de) | 1972-01-27 |
DE2036831B2 DE2036831B2 (de) | 1973-08-30 |
DE2036831C3 true DE2036831C3 (de) | 1974-03-21 |
Family
ID=25758886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702036831 Expired DE2036831C3 (de) | 1970-03-25 | 1970-07-24 | Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren Impulsübertragung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2036831C3 (de) |
-
1970
- 1970-07-24 DE DE19702036831 patent/DE2036831C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2036831A1 (de) | 1972-01-27 |
DE2036831B2 (de) | 1973-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
DE2416534C3 (de) | Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE3501274C2 (de) | ||
DE2822835A1 (de) | Schaltungsanordnung zur eliminierung koinzidenter impulse | |
DE2037023A1 (de) | Digitaler Serienspeicher | |
DE2036831C3 (de) | Schaltungsanordnung zur Durchführung eines Verfahrens zur störungssicheren Impulsübertragung | |
DE3009014C2 (de) | ||
EP0057239B1 (de) | Monolithisch integrierte Gegentakt-Treiberschaltung | |
DE1537324B2 (de) | Stromuebernahmeschalter | |
DE2557209C2 (de) | Verfahren zum Ansteuern der Steuergates von PNPN-Schaltern in einem mehrstufigen Koppelfeld sowie Schaltungsanordnung dafür | |
DE3346509C2 (de) | ||
EP0029480A1 (de) | Emitterfolger-Logikschaltung | |
DE1282077B (de) | Multistabile elektronische Schaltung mit mehreren Gatterschaltungen | |
DE2703837C3 (de) | Schaltungsanordnung zum bedarfsweisen Speichern von binären Signalen | |
DE2247778A1 (de) | Schaltungsanordnung zur zusammenschaltung von schalteinheiten mit schaltkreissystemfremden schaltungen | |
DE1951570C (de) | Verknüpfungsglied mit einem Transistor | |
DE2728945A1 (de) | Halbleiter-schalteinheit | |
DE3801530A1 (de) | Bicmos-treiberschaltung | |
DE2409255C3 (de) | Tastaturschaltungsanordnung zum Erzeugen von Codesignalen | |
DE3128635C2 (de) | Schaltungsanordnung zum Aussenden von Datensignalen | |
DE2740954C2 (de) | Basisgekoppelte bistabile Logikschaltung | |
EP0038506A2 (de) | Schaltungsanordnung zur Ansteuerung von, insbesondere Endgeräten in Fernsprechanlagen zugehörigen optoelektronischen Anzeigeelementen | |
DE2608117C2 (de) | Diodenschalter | |
DE2247777A1 (de) | Schaltungsanordnung zur speicherung und anzeige von signalen insbesondere fuer einrichtungen zum fernueberwachen und/ oder fernsteuern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |