DE20320759U1 - Leiterplatte - Google Patents
Leiterplatte Download PDFInfo
- Publication number
- DE20320759U1 DE20320759U1 DE20320759U DE20320759U DE20320759U1 DE 20320759 U1 DE20320759 U1 DE 20320759U1 DE 20320759 U DE20320759 U DE 20320759U DE 20320759 U DE20320759 U DE 20320759U DE 20320759 U1 DE20320759 U1 DE 20320759U1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- printed circuit
- base material
- tracks
- filler material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Leiterplatte
mit mindestens einem Basismaterial (2) aus Isolierstoff als Träger von
Leiterbahnen (3), wobei die fertigen Leiterbahnen (3) eine Dicke
von mindestens 100 μm
aufweisen, dadurch gekennzeichnet,
daß ein isolierendes Füllmaterial (8) so auf dem Basismaterial (2) bzw. den Leiterbahnen (3) aufgebracht ist, daß sowohl die Kanäle (4) zwischen den Leiterbahnen (3) mit dem Füllmaterial (8) vollständig gefüllt als auch die Oberfläche (9) der Leiterbahnen (3) von dem Füllmaterial (8) bedeckt sind, und
daß Löcher (10) in der Leiterplatte (1) vorgesehen sind, deren Lochwandungen metallisiert sind, so daß die im Inneren der Leiterplatte (1) angeordneten Leiterbahnen (3) elektrisch leitend mit Anschlußflächen (11) auf der Oberfläche der Leiterplatte (1) verbindbar sind.
daß ein isolierendes Füllmaterial (8) so auf dem Basismaterial (2) bzw. den Leiterbahnen (3) aufgebracht ist, daß sowohl die Kanäle (4) zwischen den Leiterbahnen (3) mit dem Füllmaterial (8) vollständig gefüllt als auch die Oberfläche (9) der Leiterbahnen (3) von dem Füllmaterial (8) bedeckt sind, und
daß Löcher (10) in der Leiterplatte (1) vorgesehen sind, deren Lochwandungen metallisiert sind, so daß die im Inneren der Leiterplatte (1) angeordneten Leiterbahnen (3) elektrisch leitend mit Anschlußflächen (11) auf der Oberfläche der Leiterplatte (1) verbindbar sind.
Description
- Die Erfindung betrifft eine Leiterplatte mit mindestens einem Basismaterial aus Isolierstoff als Träger von Leiterbahnen, wobei die fertigen Leiterbahnen eine Dicke von mindestens 100 μm aufweisen.
- Schon seit vielen Jahrzehnten werden Leiterplatten, die häufig auch als gedruckte elektrische Schaltungen bezeichnet werden, in elektrischen Geräten und in Kraftfahrzeugen zur elektronischen Regelung und Steuerung eingesetzt. Es handelt sich hierbei üblicherweise um starre Leiterplatten, die einerseits diskrete Bauelemente und hochintegrierte Bausteine elektrisch miteinander verbinden und andererseits als Träger derselben fungieren. Die Leiterplatten bestehen zumeist aus einer oder mehreren Einzellagen aus glasfaserverstärkten, ausgehärteten Epoxydharzplatten, die zur Ausbildung von Leiterbahnen bzw. Leiterbildern ein- oder beidseitig kupferkaschiert sind. Bei mehrlagigen Leiterplatten, die auch als Multilayer bezeichnet werden, sind die einzelnen Ebenen bzw. die auf den Einzellagen angeordneten Leiterbahnen durch metallisierte Bohrungen in der Leiterplatte miteinander elektrisch verbunden.
- Seit ca. 30 Jahre werden neben rein starren Leiterplatten auch gedruckte Schaltungen eingesetzt, die nebeneinander starre und flexible Bereiche aufweisen; sogenannte starr-flexible Leiterplatten. Durch das Vorsehen von flexiblen Bereichen kann eine größere Anzahl von starren Leiterplatten in nahezu jeder gewünschten räumlichen Anordnung ohne Steckerleisten oder Verdrahtungen mechanisch und elektrisch miteinander verbunden werden. Darüber hinaus bieten die flexiblen Bereiche die Möglichkeit, mehrere starre Leiterplattenbereiche so "übereinander zu falten", daß eine große Leiterplattenfläche und damit auch eine Vielzahl von auf den Leiterplatten angeordneten diskreten Bauelemente auf einem relativ kleinen Raum untergebracht werden können. Die flexiblen Bereiche bestehen normalerweise aus dünnen Polyimidfolien, die ebenfalls ein- oder beidseitig kupferkaschiert sind.
- Das Basismaterial, das häufig auch als Basislaminat bezeichnet wird, besteht in der Regel aus Polymerschichten, die mit Füllmaterialien versteift werden. In der Praxis wird dabei als Basismaterial ein mit Epoxydharz getränktes Glasgewebe verwendet, das als FR 4-Material bezeichnet wird. Zur Herstellung des jeweiligen Leiterbildes wird die auf dem Basismaterial aufgebrachte Leiterfolienschicht in gewünschter Weise strukturiert, wobei als Leiterfolienschicht in der Regel eine Kupferfolie verwendet wird. Das so erzeugte, auf der Oberfläche der Leiterplatte angeordnete Leiterbahnenbild wird dann mit einer strukturierten Lackschicht, die als Lötstoppmaske bezeichnet wird, bedruckt, wobei nur die Lötflächen bzw. die Bauelementeanschlüsse frei bleiben. Die Lötstoppmaske dient dabei insbesondere zur Vermeidung von Kurzschlüssen zwischen benachbarten Leiterbahnen.
- Die eingangs beschriebenen Leiterplatten, bei denen die fertigen Leiterbahnen eine Dicke von mindestens 100 μm aufweisen, werden insbesondere dort eingesetzt, wo größere Ströme von mehreren Ampere übertragen werden müssen. Derartige Leiterplatten, die bei Verwendung einer Kupferfolie als Leiterfolienschicht auch als Dickkupferschaltungen bezeichnet werden, werden in zunehmendem Maße insbesondere in Kraftfahrzeugen eingesetzt. Die gewünschte größere Dicke der Leiterbahnen wird dabei zunächst dadurch erreicht, daß das Basismaterial mit einer Kupferfolie mit einer entsprechenden Dicke beschichtet ist. Darüber hinaus kann die Dicke der Leiterbahnen durch galvanische Verkupferung bis zur Sollstärke weiter erhöht werden, wozu zunächst ein entsprechendes Plattierungsresist auf die Kupferfolie aufgedruckt wird. Anschließend wird das gewünschte Leiterbahnenbild durch bekannte Ätzverfahren hergestellt.
- Zum Schutz derartiger Leiterplatten gegen Umwelteinflüsse, insbesondere gegen Feuchtigkeit und mechanische Beanspruchungen, werden die Zwischenräume zwischen den Leiterbahnen mit einem isolierenden Lack, insbesondere einem Lötstopplack, gefüllt.
- Problematisch beim Aufbringen des Lötstopplacks, was in der Regel im Siebdruckverfahren erfolgt, ist die durch die gewollte Dicke der Leiterbahnen bedingte Tiefe der Zwischenräume, d. h. der Kanäle zwischen den Leiterbahnen. Diese Kanäle können nur sehr schwer im bekannten Siebdruckverfahren voll-ständig mit Lötstopplack gefüllt werden, so daß hierzu in der Regel mehrere Druckverfahren erforderlich sind, wobei jedesmal die Gefahr besteht, daß kleine Luftbläschen beim Druck eingeschlossen werden. Auch ist eine zuverlässige Kantenabdeckung der Leiterbahnen mit bekannten Druckverfahren nur schwer erreichbar, wobei gerade die Kanten der Leiterbahnen den Umwelteinflüssen am stärksten ausgesetzt sind..
- Eine Leiterplatte, mit Leiterbahnen deren Dicke in der Größenordnung von 400 – 1000 μm liegt, ist beispielsweise aus der
DE 101 21 673 A1 bekannt. Bei der bekannten Leiterplatte wird als Lack bevorzugt eine UV-aushärtender Lack verwendet. Der Lack soll dabei eine größtmögliche Haftung an den Leiterbahnen, dem Basismaterial und an der auf die Anordnung aufgebrachten Lötstoppmaske aufweisen, ohne daß in dieser Druckschrift näher angegeben wird, wie dies erreicht werden soll. - Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine eingangs beschriebene Leiterplatte zur Verfügung zu stellen, die gegenüber Umwelteinflüssen wie Feuchtigkeit widerstandfähig ist und vielseitig eingesetzt werden kann.
- Diese Aufgabe ist bei der eingangs beschriebene Leiterplatte dadurch gelöst, daß ein isolierendes Füllmaterial so auf dem Basismaterial bzw. den Leiterbahnen aufgebracht ist, daß sowohl die Kanäle zwischen den Leiterbahnen mit dem Füllmaterial vollständig gefüllt als auch die Oberfläche der Leiterbahnen von dem Füllmaterial bedeckt sind, und daß Löcher in der Leiterplatte vorgesehen sind, deren Lochwandungen metallisiert sind, so daß die im Inneren der Leiterplatte angeordneten Leiterbahnen elektrisch leitend mit Anschlußflächen auf der Oberfläche der Leiterplatte verbindbar sind.
- Bei der erfindungsgemäßen Leiterplatte ist die gute Beständigkeit gegen Umwelteinflüsse wie Feuchtigkeit insbesondere dadurch gewährleistet, daß die Leiterbahnen sowohl von der Seite als auch von oben durchgängig von dem Füllmaterial bedeckt sind, so daß insbesondere an den beim Lötstoppdruck kritischen Kanten der Leiterbahnen eine zuverlässige Abdeckung gewährleistet ist.
- Gemäß einer bevorzugten Ausgestaltung der erfindungsgemäßen Leiterplatte ist das Füllmaterial als Prepreg ausgebildet, wobei das Prepreg auf der dem Basismaterial abgewandten Seite eine Leiterfolienschicht aufweist. Die Leiterfolienschicht kann dabei, wie zuvor im Zusammenhang mit dem erfindungsgemäßen Verfahren ausgeführt, zur Erzeugung der Anschlußflächen benutzt werden.
- Bei der bevorzugten Verwendung sowohl eines Basismaterials als auch eines Prepregs aus Epoxydharz und Glasfasergewebe besteht die Leiterplatte insgesamt aus einem sehr homogenen Dielektrikum, so daß sich das Basismaterials und das Prepreg bei wechselnden Umgebungsbedingungen, insbesondere bei hohen Temperaturen, nahezu identisch verhalten, so daß es nicht zu unterschiedlichen Materialausdehnungen und damit zu Spannungen innerhalb der Leiterplatte kommt. Darüber hinaus hat die Verwendung eines Prepregs, das aus einem epoxydharzgetränkten Glasfasergewebe besteht, als Füllmaterial gegenüber der Verwendung eines Lötstopplacks den Vorteil, daß eine höhere Dauertemperaturbelastbarkeit erreichbar ist. Bei Verwendung entsprechender Epoxydharze ist beispielsweise eine Dauertemperaturbelastbarkeit von mehr als 130° C erreichbar, was bei der weiteren Verarbeitung, insbesondere der Bestückung, der Leiterplatte vorteilhaft ist.
- Die Herstellung der zuvor beschriebenen Leiterplatte kann dabei in folgenden Schritten erfolgen:
- – Strukturieren der Leiterfolienschicht zur Erzeugung der Leiterbahnen,
- – Verpressen mit einem isolierenden Füllmaterial, so daß sowohl die Kanäle zwischen den Leiterbahnen mit dem Füllmaterial vollständig gefüllt als auch die Oberfläche der Leiterbahnen von dem Füllmaterial bedeckt sind und
- – Anbinden der im Inneren der Leiterplatte angeordneten Leiterbahnen an Anschlußflächen auf der Oberfläche der Leiterplatte durch Bohren und Metallisieren von Löchern.
- Die derart hergestellte Leiterplatte unterscheidet sich zunächst dadurch wesentlich von den bekannten Leiterplatten, daß das Leiterbahnenbild ins Innere der Leiterplatte verlegt worden ist. Dies setzt zunächst eine Layoutanpassung voraus, da die einzelnen Leiterbahnen nicht mehr unmittelbar auf der Oberfläche der Leiterplatte sondern nur noch über die metallisierten Löcher elektrisch kontaktiert werden können. Durch das Verpressen der strukturierten Leiterfolienschicht mit den isolierenden Füllmaterial wird sowohl ein luftfreies Auffüllen der tiefen Kanäle zwischen den Leiterbahnen als auch eine gute Kantenabdeckung der einzelnen Leiterbahnen erreicht. Außerdem kann eine gleichmäßige Abdeckung des gesamten Leiterbildes sehr einfach realisiert werden, so daß auch das Anschließende Aufbringen einer Lötstoppmaske nicht erforderlich ist.
- Zum Anbinden der im Inneren der Leiterplatte angeordneten Leiterbahnen an Anschlußflächen auf der Oberfläche der Leiterplatte werden – wie zuvor ausgeführt und wie im Stand der Technik für sich bekannt – Löcher in die Leiterplatte gebohrt, deren Lochwandungen anschließend metallisiert werden. Zur Erzeugung der Anschlußflächen auf der Oberfläche der Leiterplatte kann eine leitfähige Paste aufgebracht werden, die auch zur Metallisierung der Löcher verwendet werden kann.
- Gemäß einer bevorzugten Ausgestaltung, bei der als Füllmaterial ein einseitig mit einer Leiterfolienschicht beschichtetes Prepreg verwendet wird, erfolgt die Erzeugung der Anschlußflächen durch eine Strukturierung der auf dem Prepreg aufgebrachten Leiterfolienschicht. Im einzelnen können dabei folgende Schritte durchgeführt werden:
- – Drucken eines Plattierungsresists,
- – galvanische Verkupferung bis zur Sollstärke,
- – Abscheiden eines Metallresists,
- – Strippen des Plattierungsresists und
- – Ätzen der Anschlußflächen.
- Dabei ist es nicht erforderlich, daß sämtliche der zuvor genannten Schritte zur Erzeugung der Anschlußflächen durchgeführt werden. Ist beispielsweise die Dicke der auf dem Prepreg aufgebrachten Kupferfolie ausreichend groß, so können die galvanische Verkupferung und somit auch der Druck des Plattierungsresists entfallen.
- Im einzelnen gibt es nun eine Vielzahl von Möglichkeiten, die erfindungsgemäße Leiterplatte auszugestalten und weiterzubilden. Hierzu wird verwiesen einerseits auf die dem Schutzanspruch 1 nachgeordneten Schutzansprüche, andererseits auf die nachfolgende Beschreibung eines bevorzugten Ausführungsbeispiels in Verbindung mit der Zeichnung. In der Zeichnung zeigen
-
1 eine schematische Darstellung einzelner Schritte eines aus dem Stand der Technik bekannten Verfahrens zur Herstellung von Leiterplatten und -
2 eine schematische Darstellung einzelner Schritte zur Herstellung von erfindungsgemäßen Leiterplatten. - Die
1 und2 zeigen einzelne Schritte zur Herstellung einer Leiterplatte1 , die zunächst ein Basismaterial2 aus Isolierstoff, insbesondere aus FR 4-Material als Träger von Leiterbahnen3 aufweist, wobei die fertigen Leiterbahnen3 eine Dicke von mindestens 100 μm aufweisen. Bei der erfindungsgemäßen Leiterplatte1 weisen die Leiterbahnen3 vorzugsweise eine Dicke von ca. 200 μm auf. - Bei dem aus dem Stand der Technik bekannten Verfahren, das in
1 dargestellt ist, erfolgt zunächst die Lochbildherstellung sowie die Metallisierung der Lochwandungen. Anschließend erfolgt die Herstellung des Leiterbahnbildes, wozu zunächst ein Plattierungsresist auf das mit Kupferfolie beschichtete Basismaterial aufgebracht wird. Durch das Plattierungsresist werden die Stellen der Kupferfolie abgedeckt, die nicht zu dem gewünschten Leiterbahnbild gehören. Anschließend wird galvanisch auf Sollstärke verkupfert und dann die so erzeugten Leiterbahnen mit einem Metallresist abgedeckt. Als nächstes folgt dann das Strippen des Plattierungsresists sowie das Ätzen der eigentlichen Leiterbahnen. Das Ergebnis dieser zuvor beschriebenen Verfahrensschritte ist in1a dargestellt. - Zum Auffüllen der Kanäle
4 zwischen den einzelnen Leiterbahnen3 wird anschließend in einem oder mehreren Siebdruckverfahren ein Lötstopplack5 aufgebracht, wobei aufgrund der Tiefe der Kanäle die Gefahr besteht, daß kleine Luftblasen in dem Lötstopplack5 eingeschlossen werden und die Kanten6 der Leiterbahnen3 nur unzureichend abgedeckt werden. Dieser Verfahrensschritt ist in1b dargestellt. - Gemäß dem in
1c dargestellten weiteren Schritt erfolgt dann ein Bedrucken der Leiterplatte1 mit einer Lötstoppmaske7 um Kurzschlüsse zwischen benachbarten Leiterbahnen3 zu verhindern. Bei den bekannten Leiterplatten ist insbesondere das Auffüllen der Kanäle4 zwischen den einzelnen Leiterbahnen3 sehr aufwendig, wobei darüber hinaus die Gefahr besteht, daß Lötstopplack5 in den Bereich der metallisierten Bohrungen10 gelangt. - Im Unterschied zu dem zuvor beschriebenen Verfahren erfolgt bei dem in
2 dargestellten Verfahren zur Herstellung einer erfindungsgemäßen Leiterplatte zunächst – hier nicht dargestellt – eine Strukturierung der auf dem Basismaterial2 aufgebrachten Leiterfolienschicht zur Erzeugung der Leiterbahnen3 . Die Strukturierung wird dabei in der Regel durch Ätzen erreicht, wobei darüber hinaus gegebenenfalls auch die im Zusammenhang mit dem bekannten Verfahren zuvor beschriebenen Schritte zur Herstellung des Leiterbahnbildes – Druck eines Plattierungsresistes, galvanische Verkupferung auf Sollstärke, Abscheiden eines Metallresists und Strippen des Plattierungsresists – zusätzlich durchgeführt werden können. Die Leiterplatte1 mit den fertigen Leiterbahnen3 ist in2a dargestellt. Die Leiterbahnen3 weisen dabei eine Dicke von ca. 200 μm auf, wobei jedoch auch größere Dicken möglich sind. - In einem nächsten Schritt wird dann ein Prepreg
8 so mit der Leiterplatte1 verpreßt, daß sowohl die Kanäle4 zwischen den Leiterbahnen3 mit dem Prepreg8 vollständig gefüllt als auch die Oberfläche9 der Leiterbahnen3 von dem Prepreg bedeckt sind. Dieser Schritt ist in2b und2c dargestellt. Da nach dem Verpressen der Leiterplatte1 mit dem Prepreg8 die Leiterbahnen3 im Inneren der Leiterplatte1 angeordnet sind, werden in einem weiteren Schritt Löcher10 in die Leiterplatte1 gebohrt, deren Lochwandungen metallisiert werden, so daß die im Inneren der Leiterplatte1 angeordneten Leiterbahnen3 elektrisch leitend mit Anschlußflächen11 auf der Oberfläche der Leiterplatte1 verbindbar sind. - Wie in den
2b und2c zu erkennen ist, weist das Prepreg8 vorzugsweise auf der dem Basismaterial2 abgewandten Seite eine Leiterfolienschicht12 auf. Die Leiterfolienschicht12 kann dann dazu benutzt werden, die Anschlußflächen11 auf der Oberfläche der Leiterplatte1 auszubilden, die beispielsweise als Lötaugen genutzt werden, um elektronische Bauteile mit den Leiterbahnen3 elektrisch zu verbinden. Darüber hinaus besteht jedoch auch die Möglichkeit, die auf der Außenseite der Prepregs8 aufgebrachte Leiterfolienschicht12 zur Ausbildung eines zusätzlichen Leiterbahnenbildes mit Leiterbahnen mit geringer Dicke zu benutzen. Diese Möglichkeit ist dadurch gegeben, daß die Oberfläche der Leiterplatte1 frei von Leiterbahnen3 ist. Daraus ergibt sich auch der weitere Vorteil, daß das Aufdrucken einer Lötstoppmaske bei der erfindungsgemäßen Leiterplatte1 nicht erforderlich ist. - Die erfindungsgemäße Leiterplatte
1 hat den Vorteil, daß durch das Verpressen der Leiterplatte1 mit dem Prepreg8 ein luftfreies Auffüllen auch sehr tiefer Kanäle4 und gleichzeitig ein sicheres Abdecken der Kanten6 der Leiterbahnen3 möglich ist. Darüber hinaus können für das Basismaterial2 und für das Prepreg8 sehr ähnliche Materialien, insbesondere mit Epoxydharz getränktes Glasfasergewebe, benutzt werden, so daß das Basismaterial2 und das Prepreg8 ein sehr homogenes Dielektrikum bilden, mit dem eine sehr hohe Dauertemperaturbelastbarkeit möglich ist.
Claims (5)
- Leiterplatte mit mindestens einem Basismaterial (
2 ) aus Isolierstoff als Träger von Leiterbahnen (3 ), wobei die fertigen Leiterbahnen (3 ) eine Dicke von mindestens 100 μm aufweisen, dadurch gekennzeichnet, daß ein isolierendes Füllmaterial (8 ) so auf dem Basismaterial (2 ) bzw. den Leiterbahnen (3 ) aufgebracht ist, daß sowohl die Kanäle (4 ) zwischen den Leiterbahnen (3 ) mit dem Füllmaterial (8 ) vollständig gefüllt als auch die Oberfläche (9 ) der Leiterbahnen (3 ) von dem Füllmaterial (8 ) bedeckt sind, und daß Löcher (10 ) in der Leiterplatte (1 ) vorgesehen sind, deren Lochwandungen metallisiert sind, so daß die im Inneren der Leiterplatte (1 ) angeordneten Leiterbahnen (3 ) elektrisch leitend mit Anschlußflächen (11 ) auf der Oberfläche der Leiterplatte (1 ) verbindbar sind. - Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß das Füllmaterial als Prepreg (
8 ) ausgebildet ist, wobei das Prepreg (8 ) auf der dem Basismaterial (2 ) abgewandten Seite eine Leiterfolienschicht (12 ) aufweist. - Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Basismaterial (
2 ) und das Füllmaterial (8 ) ähnliche chemische und thermische Eigenschaften aufweisen. - Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, daß das Basismaterial (
2 ) und das Füllmaterial (8 ) im wesentlichen aus Epoxydharz und Glasgewebe bestehen. - Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Leiterbahnen (
3 ) eine Dicke von ca. 150 μm bis 400 μm, vorzugsweise von etwa 200 μm aufweisen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE20320759U DE20320759U1 (de) | 2003-11-19 | 2003-11-19 | Leiterplatte |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003154118 DE10354118A1 (de) | 2003-11-19 | 2003-11-19 | Verfahren zur Herstellung von Leiterplatten und Leiterplatte |
DE20320759U DE20320759U1 (de) | 2003-11-19 | 2003-11-19 | Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE20320759U1 true DE20320759U1 (de) | 2005-02-24 |
Family
ID=34227511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE20320759U Expired - Lifetime DE20320759U1 (de) | 2003-11-19 | 2003-11-19 | Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE20320759U1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3301082A1 (de) * | 2016-09-30 | 2018-04-04 | Infineon Technologies AG | Verfahren zur herstellung eines metall-keramik-substrats und metall-keramik-substrat |
-
2003
- 2003-11-19 DE DE20320759U patent/DE20320759U1/de not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3301082A1 (de) * | 2016-09-30 | 2018-04-04 | Infineon Technologies AG | Verfahren zur herstellung eines metall-keramik-substrats und metall-keramik-substrat |
CN107887279A (zh) * | 2016-09-30 | 2018-04-06 | 英飞凌科技股份有限公司 | 用于制造金属‑陶瓷衬底的方法以及金属‑陶瓷衬底 |
CN107887279B (zh) * | 2016-09-30 | 2020-08-25 | 英飞凌科技股份有限公司 | 用于制造金属-陶瓷衬底的方法以及金属-陶瓷衬底 |
US10759714B2 (en) | 2016-09-30 | 2020-09-01 | Infineon Technologies Ag | Method for producing a metal-ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4125879C2 (de) | Leiterplatten und Verfahren zu ihrer Herstellung | |
DE102006051762B4 (de) | Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
EP2286644A1 (de) | Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte | |
AT12319U1 (de) | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE102013226549B4 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
DE60130412T2 (de) | System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte | |
DE102006052459A1 (de) | Elektronikgehäuse mit Standardinterface | |
DE10108168C1 (de) | Verfahren zur Herstellung einer Multiwire-Leiterplatte | |
DE10354118A1 (de) | Verfahren zur Herstellung von Leiterplatten und Leiterplatte | |
DE102011004543B4 (de) | Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät | |
DE20320759U1 (de) | Leiterplatte | |
DE102020111996A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
WO2018220044A1 (de) | Elektrische komponente und verfahren zu deren herstellung | |
DE10126002A1 (de) | Mehrlagen-Leiterplatten-Verbundkörper und Verfahren zu dessen Herstellung | |
DE19924080A1 (de) | Grundplatte mit darauf angebrachter Leiterplatte | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
DE19922468C2 (de) | Verfahren zur Herstellung einer elektrischen Verbindung zwischen mehrlagigen Leiterstrukturen | |
DE102021112814A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |
Effective date: 20050331 |
|
R150 | Term of protection extended to 6 years |
Effective date: 20070110 |
|
R081 | Change of applicant/patentee |
Owner name: RUWEL INTERNATIONAL GMBH, DE Free format text: FORMER OWNER: RUWEL AG, 47608 GELDERN, DE Effective date: 20100119 |
|
R151 | Term of protection extended to 8 years |
Effective date: 20100119 |
|
R152 | Term of protection extended to 10 years |
Effective date: 20120202 |
|
R071 | Expiry of right |