DE2030827A1 - Vorcodierte ternare Datenubertragungs anlage - Google Patents

Description

-.-■■ ::■ ■ -.■■ ■ ■■-■. . ■ ■ ■.-■- .ν' - " 2.03Ο-8-27--

WESTERN ELECTRIC COMPANY Incorporated HoWSOn₄R. D. .2.

New York, N. Υ.. 10007, VStA

Vorcodierte ternäre Datenübertragungs--■■ ■ anlage ""■

Die Erfindung betrifft eine -Digitalübertragungsanordnung, bei der die effektive binäre Bit-Frequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbolfrequenz -ist.

In der USA-Patentschrift Nr. 3 388 330 | 11. Juni 1968) wird der Grundgedanke zur Nachrichtenkanalformung zwecks. Erzielung einer gesteuerten Korrelation zwischen empfangenen Signalabtastwerten beschrieben* Eine solche gesteuerte Signalformung wird Teilansprache-Formung genannt,, da das Impuls ansprechen auf jedes Eingangssignal so zu dem Signalgabe-Intervall in Beziehung steht, daß das Ansprechen innerhalb eines Signalgabe-Intervalls nur teilweise erfolgt. Daraus ergibt sich, daß Zwisehensymbolstörungen auftreten können, die aber so beschaffen sind, daß die binäre Bedeutung individueller Abtastwerte des empfangenen Signals nicht verloren geht. Symbolgeschwindigkeiten mit der theoretisch

Q0988.5/U79

maximalen Frequenz von zwei Symbolen je Sekunde pro Hertz Bandbreite und die entsprechende binäre- Bit« Frequenz von zwei Bits je Seiainde pro Herts lassen sich, auf diese Weise leicht bei Macferichteaübertragungs» kanälen erreichen.

Es ist weiterhin bekamt, daß- sich durch ©in® Kombination einer vielstufigen f mehr als zwei Stufen je Symbol) Signalübertragung mit einer Teilansprach® «^Codierung eine äquivalente binäre Signalüfoertragungs geschwindigkeit oberhalb von zwei Bits ja Sekunde pro Hertz Kanalbamdbreite er» reichen läßt. Genauer gesagt ist eine Geschwindigkeit von log« N Bits je Kanalsymbol für W Eiagamgsstufen je Symbol möglich. Mit der maximalen Teilanspraeihe-Symbolfrequenz von zwei Symbolen je Sekunde pro HeFtZ₁ ergibt dies eine Bit-Frequenz von 2 log N Bits je Sekunde pro Hertz.

Im praktischen Fall dürfte N auf Potenzen von zwei beschränkt sein., sodaüä eine ganzzahlige Anzahl m fm a log N) binärer Eingangs ziffern auf jeder Stufe codiert wäre und eine direkte Entsprechung zwischen den H Stufen des

009885/1473

vielstufigen Signals und den N möglichen Kombinationen der m Binärziffern vorhanden wäre. Bei einer Teilansprache· Codierung führen jedoch die N Basisbandstufen zu (2N-1} Kanalstufen. Für jede Vergrößerung der Anzahl von Kanalstufen ergibt sich jedoch eine Verschlechterung des Signal-Rauschverhältnisses , die in der Praxis für viele Nachrichtenübertragungskanäle einen vierstufigen Basisbandbetrieb verhindert.

Die Erfindung hat sich die Aufgabe- gestellt, dieses Problem zu lösen. Sie gellt dazu-aus von einer Digitaliibertragungs» anordnung der eingangs gen« ißi-sa %x% und JNt dadurch gekesss=· zeichnet, daß ein Block-Monitor zur Überwachung von. Gruppen serieller vielstufiger Ziffern vorgesehen ist, die durch eine Zusammenfassung binärer Datensignale zu ersten Gruppen von jeweils m parallelen Binärziffern und Umwandlung der ersten Gruppen in zweite Gruppennait η im voraus zugeordneten vielstufigen Ziffern abgeleitet sind, wobei wenigstens eine nicht-zugeordnete Kombination von Signalen in der zweiten Gruppe vorhanden ist, ferner eine Rahmensteuerschaltung, die ein Rahmensignal von dem Block-Monitor aufnimmt, wenn die nicht-zugeordnete Kombination von Signalen in der

-4 -

00-9885/U79

zweiten Gruppe festgestellt worden ist, daß die vielstufigen Ziffern in Abhängigkeit von dem Rahmensignal zu gültigen zweiten Gruppen zusammengefaßt werden,, derart, daß das Auftreten der nicht-sugeordneten Kombination von Signalen innerhalb der zweiten Gruppe im wesentlichen ausgeschlossen ist, und daß ein Vielstafen-Binärwandler vorgesehen ist, der die Binärdaten aus den aufgeteilten zweiten Gruppen wiedergewinnt.

Erfindungsgemäß wird also das Prinzip des Teilansprechens zur Erzielung von Datenübertragungsgeschwindigkeiten mit m Bits je Symbol derart abgewandelt, daß m nicht mehr eine positive ganze Zahl sein muß, d. h. daß die binäre Signalgabefrequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbolfrequenz ist.

Außerdem \»/ird erfindungsgemäß die äquivalente binäre Datenübertragungsfreqwenz einer synchronen Digital-Übertragungs anlage ohne Änderung der synchronen Kanal-Symbolfrequenz selbst erhöht«,

Entsprechend der Erfindung werden binäre Digital Datensignale, die mit einer größeren Geschwindigkeit

009885/1479

als die Symbol-Frequenz eines synchron betriebenen, in seiner Bandbreite begrenzten Übertragungskanals erzeugt werden., für die Übertragung über den Kanal ohne Änderung ihrer synchronen zeitlichen Ordnung verarbeitet. Die sich ergebende äquivalente Binär-Übertragungsfrequenz* wird ein nicht-ganzzahliges Vielfaches der Kanal-Übertragungs· frequenz.

Im allgemeinen werden Binärsignale, die mit einer Frequenz kleiner als logJNT mal der Symbolfrequenz eines Nachrichten kanals erzeugt worden sind_a in N-stufige Signale transformiert, indem erste Blöcke binärer oder zweistufiger Ziffern mit der Länge m in zweite Blöcke N-stufiger Ziffern mit der Länge η zusammengefaßt werden. Die Werte für m, N und η sind derart gewählt, daß 2 kleiner ist als N , wobei N eine ganze Zahl ist, die keine Potenz von zwei darstellt, und daß wenigstens ein nicht-zugeordneter N-stufiger zweiter Block vorhanden ist. Die N-stufigen Ziffern des zweiten Blocks werden an den Kanal mit der Bandbreite W mit dem maximalen theoretischen Bäud-Wert von 2W Symbolen je Sekunde gegeben^ sodaß ein ( 2N-I)-stufiges

■■■....- 6·-

009885./U79

Kanalsignal mit einer Informationsfrequenz* vom log N Bits je Symbol gebildet wird, das. emtaprseSiead dem Kehrwert des Kanal-Impulsansprechens vorcodiert ist und wobei die übertragenen M~stefigen Ziffern durch eine modulo<=H Ableitung aus einzeln®» Abtastv/erten wiedergewannen werden können,, Das Auftreten eines nicht=zugeordneten N-stufigen zweiten Blocks der Liage η am Empfänger wird als Grundlage füs? die richtige Synchronisation der"-zweiten Blöcke vor der Decodierung der ursprünglichen Binärsignale benutzt.

Bei dem Ausföhnmgsbeispiel der Erfindung !"/erden binäre Eingangs signale in ternäre Signale transformiert, unter Anpassung an eine Teilansprache-Sigmalforsniang voreo«= diert und an einen Teilansprache°Kanal gegeben. Genauer gesagt^ werden für m. und H gleich 3 raid n gleich 2 binäre Eingangs signale in erste Gruppen mit drei zweistufigen Ziffern unterteilt,, und jede dieser ersten Gruppen wird in eine im voraus zugeordnete zweite Gruppe mit Paaren von dreistufigen Ziffern umgesetzt,, Die zweiten Gruppen von dreistufigen Ziffern treten mit der gewählten

OU'9885/1479

synchronen Symbol-Frequenz des Teilansprache-Kanals auf. Da mehr Permutationen von je zwei dreistufigen

2
oder ternären Ziffern, nämlich 3 » 9, vorhanden sind als Permutationen von je drei zweistufigen Ziffern, nämlich

3
2 ■ 8, kann ein dreistufiges Ziffernpaar zur Markierung der erforderlichen Unterteilung empfangener Paare zwecks Decodierung bei minimaler Redundanz reserviert werden. Bei dem Ausfittirungsbeispiel überträgt ein Kanal mit einer Bandbreite W gleich 36 Kilohertz Binärsignale von 108 -Kilohertz-mit 72 Kilobaud. . ' -

Außer der Unterteilung bizarr'** Eingangssignal^ und Umsetzung in ternäre Ziffern werde» logfoohe Operationen mit den ternären Ziffern durchgeführt, um diese für eine Teilansprache-Übertragung vorzucodieren, derart, daß fünf stufige Kanalsignale in einzelnen Abtastzeitpunkten modulo'-drei decodiert werden können. Die fünfstufigen Kanalsignale ergeben sich durch das Anlegen aufeinanderfolgender ternärer Ziffern an einen als Beispiel gewählten Teilansprache-Kanal mit der Symbol-Frequenz 2W.

009885/U79

Im Empfänger für das ankommende Teilansprache-Signal werden die ternären Ziffern durch Analog-Digital- , Begrenzungs» und logische Operationen wiedergewonnen. Aufeinanderfolgende ternäre Ziffern werden paarweise auf das Auftreten des nicht-zugeordneten Paares in einer Block-Synchronisie'reinrichtung überwacht. Eine mit der BlockfrequenZj d.h. der halben Kanalfrequenz für das Ausführungsbeispiel erzeugte Zeitsteuerungswelle wird so lange ungeändert gelassen, -als das verbotene Paar als letzte Ziffer eines Blocks und als erste Ziffer des darauffolgenden BJ®£ ks auftritt. Es ist jedoch ein Überlaufzähler vorgesehen^ der feststellt, wie oft das nicht-zugeordnete Paar in der Mitte eines Blocks von zwei ternären Ziffern auftritt. Bei einem Überlauf wird die Block-Zeitsteuerungswelle um einen halben Zyklus verzögert, um die richtige Block-Synchronisation wiederherzustellen. Die Regenerierung der binären Triplets aus den ternären Paaren geht dann auf logische Weise weiter.

Um die Verarbeitung ternärer Ziffern zu vereinfachen, wird durchweg eine binäre Codierung verwendet.

0Ό9883/1479

Erfindungs gemäß stellen also zwei binäre Ziffern jede ternär e Ziffer codiert so dar, daß die Summe der binären Ziffern jeder ternären Stufe äquivalent ist. Dann können übliche logische Binär elemente verwendet werden, '

Weiterhin besteht erfindungsgemäß die Möglichkeit, daß eine binäre Datenfolge mit einer Frequenz, die in keiner ganzzahligen Beziehung zu der Kanalfrequenz steht/ ohne Änderung der Kanalfrequenz übertragen werden kann, und daß sich gleichzeitig eine Gesamtübertragungsfrequenz erzielen läßt, die mit dem Signal-Rauschverhältnis praktisch ausgeführter Kanäle verträglich ist.

In den Zeichnungen ζ eigen %

Fig. 1 das Blockschaltbild einer Teilansprache Datenübertragungsanlage, bei der erfindungsgemäß eine äquivalente binäre Gesamt-Bit-Übertragungsfrequenz gleich dem Dreifachen der Kanalbandbreite erzielt wirdj

Fig. 2 ein Zeitdiagramm zur Erläuterung derBinär-Ternär-Signalumsetzung nach der Erfindung!

- 10 - ■

009885/1479

Fig. 3 ein logisches Blockschaltbild eines beispiels für einen Binär-Ternär--Wandler nach der Erfindung;

Fig. 4 ein logisches Blockschaltbild eines tersiär'en Teilanspr ache-Vor codier er s in Kombination mit einem Digital-Analog-Wandler zur praktischen Vervsirklichung der Erfindung;

Fig. 5 ein vereinfachte® Diagramm eines iünistufigen Fensiermusters zur Erläuterung der Decodier» Operation bei der Datenübertragungsaiilage nach der Erfindung!

Fig. 6 das Blockschaltbild einer teraären Block-Synchronisiereinrichtung zur praktischen Verwirklichung der Erfindung;

Fig. 7 ein logisches Blockschaltbild eines Ätasfiihruiigsbeispiels für einen Ternär-Binär-Decodierer zur praktischen Verwirklichung der Erfindung^

Fig. 8 Kurvenformenj, die-in der Datenüfeertragimgsaiilage nach der Erfindung aufgrund einer repräsentativen Eingangs-Binär-Datenfolge erzeugt werden.

009885/U79

44 - ,

Entsprechend dem in der obengenannten USA-Patentschrift erläuterten Teilansprache-Verfahren wird ein Kanal mit einer Bandbreite W mit der theoretisch maximalen Signalfrequenz von 2W Symbolen je Sekunde erregt. Falls der Kanal keine ideale Formung besitzt, d. h. eine flache Amplituden-Frequenzkennliiiie mit plötzlichem Abfall an der oberen und unteren Bandgrenze, sowie eine lineare Phasen-Frequenzkennlinie aufweist, tritt notwendigerweise eine Zwischeaeymtool-Störung auf. Dabei erstreckt sich das Ansprechen des Kanals auf jeden Impuls-, über mehr als ein Signalintervall mit der Dauer von l/(2W) Sekunden-, . unel es muß im Norznalfall eine . Vielzahl von empfangenen ÄMsetwerten sueinanäer in Beziehung gebracht werden, um die ursprünglich übertragene Folge wiederzugewinnen. Im Rahmen des Teilansprache-Verfahrens lassen sich die Kanalkennwerte im voraus bestimmen und so steuern, daß die Kanalimpulsausdehnung vor der Übertragung durch eine Vorcodierung ausgeglichen werden kann. Bei derjenigen Art von Teilansprache-Signalformung, die in dem obengenannten USA^Patent als Klasse IV bezeichnet ist, ist der Kanal so geformt, daß sein Ansprechen auf jeden Impuls zwei symmetrische von null abweichende Komponenten

- 12 -

009885/1479

entgegengesetzter Polarität aufweist,, die über drei Signal-Intervalle ausgebreitet sind., wobei das mittlere Intervall ein Ansprechen null besitzt» Diese Klasse der Teilansprache Signalformung hat sich als günstig erwiesen^ da ihr Gleichstrom-Mittelwert null ist und da das Signalspektrum an beiden Bandgrenzen ohne scharfe, schwer zu verwirklichende Abfälle einen Übertragungswert null besitzt. - ·

Wenn das Kanalsignal mit S zu einem willkürlichen Abtast-

la

Zeitpunkt η bezeichnet wird und sich durch das Anlegen eines Impulses C an den Kanal ergibt,, dann erhält man für die Teilansprache-Signalformung der Klasse IV

S ■ C - C _o.
η η η-2

Die Komponenten C sind in typischer Weise vielstufig, mit N Stufen und die Komponenten S haben dann (2N-1) Stufen. Der Empfänger für das Signal S würde normalerweise Abtast werte zueinander in Beziehung setzen, die in abwechselnden Signalintervallen entnommen werden. C kann jedoch zweckmäßig aus einem anderen vielstufigen Signal B durch

009885/U79

203082?

Addition der Komponente C „ vor codiert werden. Dann erhält man

C « {B + C J mod N. (2)

η * η n-2^# .■*.-.

Eine modulo-N (mod N) Addition bedeutet die Ausschaltung von vielfachen von N aus der Summe und eine Aufzeichnung nur des Überschusses. Dies entspricht* der'Feststellung, daß 3 Uhr nachmittags 4 Stunden nach 11 Uhr vormittags istj, indem man N » 12 von der Summe aus 11 und 4 abzieht.

Wenn die Komponenten C aus irgendeinem Basissignal* B entsprechend Gleichung (2) abgeleitet werden., dann ergibt sich

B-S mod N. {3)

η η

Polglich kann B empfangsseitig durch einen speicherfreien Detektor aus einzelnen Abtastwerten des empfangenen Signals

S decodiert werden,
η

In dem obengenannten USA-Patent wird beschrieben^ auf welche Weise die Gleichungen (1), (2) und (3) für N»2 verwirklicht

000885/1478

werden können, in welchem Fall S drei Stufen hätte,

al

Es ist bekannt wie diese Gleichung©® fir W ο 2^m verwirklicht werde» können, iyofoei m ein® ganze Zahl ist. Solange m eine ganze Zahl ist_e ergibt sieh sine EiEis=^ü-Eins»Entsprechung zwischen den N Signalstufen und der Anzahl möglicher Kombinationen von m BiHarziffern. Leider sind für N«4 sieben Stufen auf dem Kanal erforderlich und für viele praktisch ausgeführte Kanäle ist das Sigeal°B,auschverhältnis' micht niedrig genug,, um eine zuverlässige Unterscheidung zwischen so vielen Stufen zu ermöglichen. Sa wurde jedoch festgestellt, daß fünf Kanalstufen sich bei in großem Umfang verfügbaren Sprech-Trägerkanälen zuverlässig unterscheiden lassen. Fünf Teilansprache -Kanalstufen belegen drei Codierstufen, die im folgenden als ternär bezeichnet werden. Eine ternäre Codierung setzt weiterhin im Mittel 1, § binäre Signal-Bits je Codierstufe voraus.

Die Erfindung bezieht sich auf die Verwirklichung der Gleichungen (I)₄, (2) und |3) im allgemeinen für den FaIl₅ daß N eine ganse Zahl ist _a die keime Potens von zwei darstellt, und als spezielles Beispiel auf Μ»3. Da keine direkte

103082? . -,te-

Entsprechung zwischen den Codierstufen und den binfiren Eingangssignalen vorhanden ist« wird, .wie dies in'Verbindung mit Fig. 2 erläutert werden soll, eine Aufteilung einer binären Signalfolge erforderlich.

Zeile fa) in Fig. 2 zeigt schematise!! einen Serien-Bitetrom a von Daten,, die sich von rechts nach links bewegen (die Zeit läuft nach rechts). In jedem gleichen SignalintervaH JMs m wird eis Impuls mit einer von.zwei logischen Stufen 1 oder 0 erzeugt, -'die zweckmäßig ein entsprechendes positives und negatives Potential darsteHen !tonnen« Diese Intervalle siad ■ in k Gruppen von drei Impuä@ä& unterteilt. Fir kPl galton Mis Binärintervalle 1, 2 und 3;.für Ic»2 die Intervalle 4„ 5 nand 6| für k*k die Intervalle m-2 ■ 3k-2, m-1 ■ 3k»l und m ■ '3k.

Zeile (b) in Fig. 2 zeigt eine Gruppe von gleichen Signalintervallen 0 Bis n, deren Dauer genau gleich dem 1,5-fachen der Dauer für die Intervalle in Zeile (a) ist, beispielsweise ist das Intervall 1 in Zeile (b) 1, 5mal so lang wie das Intervall 1 in Zeile (a). Diese Intervalle sind in kGruppen zu je zwei Intervallen unterteilt, die genau den k Gruppen von je drei Intervallen

- 16 -

009885/1479.

BAD ORfGJNAL

in Zeile (a) entsprechen«, Für k ■ 1 treten die Intervalle 1 und 2 aufj für k ^β 2 die Intervalle 3 und 4; für k θ k die Intervalle n-1 ^s 2k-1 und η « 2k . In jedem Intervall wird ein ternäres Signal mit einer von drei logischen Stufen 0, 1 und 2 erzeugt, die zweckmäßig entsprechend durch ein negatives Potential, das Potential 0, und ein positives Potential dargestellt werden. Als spezielles Beispiel sind die Triplets der". Zeile (a) mit den Paaren der Zeile (b) entsprechend der Ta- belle A zusammengestellt.

Tabelle A

1 0 ; 1 . 0

^a3k-2 ^a3k-i ^a3k ZM=i -3JL 2k-J ^b2k-l 2k 2k 0 0 01 0 0 1 0 0

0	0	1	1	1	0	1	0	1
0	1	0	2	1	1	1	0	1

0 110 10

1	0	0	2	0	1	1	0	0
1	0	1	0	0	0	0	0	0

1110 2 0 0

XXXl 2 01

009885/ U79

2030817

Die ersten drei Spalten stellen die acht möglichen Permu™ tationen von binären Triplets dar und die nächsten beiden „

Spalten geben die umgesetzten ternären Paare wieder. Es zeigt sich, daß neun mögliche ternäre Paare und nur acht mögliche binäre Triplets vorhanden sind. Das ternäre Paar 1-2 in der letzten Zeile "tentspricht(wie durch die X-Werte angedeutet) keinem binären Triplet und stellt demgemäß eine Verletzung der gewählten Codierung dar. Dieses Paar kann gültig nur zwischen ternären Gruppen auftreten, ein Umstand, der empfangsseitig mit Vorteil ausgenutzt wird, um die richtige Paarweise zu Ordnung von ternären Paaren beizubehalten. Die Codierung ist völlig willkürlich, aber so gewählt, daß die Fehler gute der Übertragungs anlage ein Optimum wird.

Da Bauteile und Schaltungen zur Verarbeitung .von Binär ziffern leichter verfügbar sind als Schaltungen zur Verarbeitung von ternären Ziffern, sind die ternären Ziffern entsprechend der Darstellung in den letzten vier Spalten' binär codiert. Die Spalten mit der Überschrift b„, .. und b' ₁ sind die binären Äquivalente der ternären Ziffern B_{01 Λ} > wobei die Indizes und 0 die höchststellige bzw. niedrigststellige Binärziffer darstellen. Entsprechend enthalten die Spalten mit den Überschriften

009885/U79

1 O

b und h die binären Äquivalente der ternär en Ziffern in

der Spalte B₃.. - · ' '

Die folgendem logischen Gleichungen fassen die binäre Codierung

der ternären Ziffern zusammsng

^b2k-l" ¹W^Sk-I

,0
^b2k-l

⁸Sk-I

2k 3k 3k-2 ^a3k-l*

• ^ 1 0 0 fcfr b₄ s K «

B. ■ / 1 fj^bf» 0; b°«

ti*' 1 ' O 2 fir br» b:»

111

Die Gleichungen (4) bis {7) sind durch Induktion aus der Tabelle A abgeleitet. Die Gleichung {8} gibt an₃ auf welche Weise die ternäre Ziffer die Summe ihrer binär* codierten Stufen darstellt.

¹ - 19 -

009885/U79

2030027

Die Vorcodierung wird durch die Verwendung binSr-codierter ternär er Ziffern erleichtert. Dies soll genauer in Verbindung mit Fig. 4 erläutert werden,

Fig. 1 zeigt das Blockschaltbild einer vollständigen Teilansprache-Datenübertragungsanlage unter Verwendung einer ternär en _ Codierung nach der Erfindung. Zur genaueren Darstellung wird angenommen* daß die Bandbreite des Mnals 22 36 Kilohertz beträgt, daß der Kanal von der in Fernsprecn- TrägersystemerT verwendeten Art ist,* daß die Kanal-Signalfrequenz 72.Kilobaud beträgt-und daß «fie binäre Signalfrequenz 108 Kilobits je Sekunde ist.

Die Datenübertragungsanlage weist einen Sender mit den Elementen zehn bis zwanzig und einer Zeitsteuerungsquelle 37 sowie einen Übertragungskanal 22 und einen Empfänger mit den Elementen 24 bis 36 auf.

Der Sendeteil umfaßt eine Serien-Binärdatenquelle 1O₁ einen Serien-Parallelwandler 12, einen Binär-Ternärwandler 14, einen Vor codier er 16, einen Digital-Analogwandler 18 und ein

- 20 -

009885/1479

Teilansprache-Filter 2Q_O Die Datenquelle 10 erzeugt serielle Binär daten unter zeitlicher Steuerung der Quelle 37 über die· Leitung 38 mit der als Beispiel gewählten Frequenz von 108 Kilohertz. Ein Beispiel für einen Serien-Datenstrom a ist in Zeile (a) des Kurvenformdiagramms in Fig. 8 gezeigt« •Zeile |d) in Fig. 8 gibt den Serien-Taktsignalstrom f SCT von serial clock timing stream) der Zeitsteuerungsquelle 37 wieder. Die seriellen Daten aus der Quelle 10 werden als Dreiergruppen im Wandler 12 in Parallelform umgesetzt^, und die parallelen Ausgangssignale erscheinen auf den entsprechend bezeichneten Leitungen 13. Die Zeilen (a), fb) und (c) in Fig. 8 geben die entsprechenden Aus gangs signale für den als Beispiel gewählten Datenstrom an.

Der Binär-Ternärwandler 14 verarbeitet die parallelen Ausgangssignale auf den Leitungen 13 entsprechend den Gleichungen (4) bis (7) und erzeugt binär-codierte ternäre Ziffern auf den Aus gangs leitungen 15. Die binär r codierten Äquivalente des als Beispiel gewählten Datenstroms erscheinen auf den Leitungen (g) bis (j) in Fig. 8. Die Zeilen (e) und (f) in Fig. 8 zeigen die Baud-{Symbol-)Taktzeitgabewellen BCT bzw. BCT/2, die auf

009885/U79

übliche-Weise in der Zeitsteuerungsquelle 37 erzeugt werden. Die Zeitsteuerungsquelle 37-enthält zweckmäßig einen Quarz-Oszillator mit 432 .Kilohertz,, der eine 1.4» bzw« 1:6-Zählkette zur Erzeugung der erforderlichen Zeitsteuerungswellen SCT bzw, BCT ansteuert.

Der Vorcodierer 16 verarbeitet die binär-codierten ternären Ziffern auf den Leitungen 15 entsprechend Gleichung* (2) für N«3,-

Die vorcodierten ternären Ziffern C » die durch Paare von ' η

vor codierten Binär ziffern c und e auf den parallelen Ausgangs-

η η oo

leitungen 17 in den Zeilen (n) und (o) dei Fig. 8 dargestellt sin'd, werden im Wandler 18 auf übliche Weise in serielle Analogform umgewandelt« Die auf diese Weise auf der Leitung 19 dargestellten vor codierten, binär-codierten ternären Ziffern C werden

an das Teilansprache-Filter 20 gegeben, in welchem aufgrund des Impulsausbreitungseffektes fünf stufige Leitungssignale S gebildet werden. Das Teilansprache-Filter 20 ist so ausgebildet, daß es dem Übertragungskanal 22 entsprechend den Lehren in dem obengenannten USA-Patent eine Spektralformung gibt, die entsprechend Fig. 23b des genannten USA-Patents domförmig ist.

- 22 -

0098 85/U79

Signale C und S för die als Beispiel gewählte Datenfolee η η '

sind in den Zeilen fp) und fq) in Fig. 8 g©g©ig|_o Die Welle

1 0

C ist eine Summierusig von c und c und v/eist folglich η η η

drei Stufen auf, die mit 0_s 1 und 2 bezeichnet sind„ - Die Weile S ergibt sicfe_e indesu man entsprechend Gleichung |2| die Differenz der augenblicklichen C -Stufe und der zweimal verzögerten C_Ä „ -Stufe bildet»

Vor einer Erläuterung des Empfängers und des Blockrahmen Problems werden spezielle Verwirldiclrangen der Schaltung®» blöcke 12, 14, IS und IB in Figo 1

Fig. 3 zeigt ein genaues logisches Schaltbild für ein Aus» führungsbeispiel eines Serien-Parallelwandlers 12' und eines Binär-Ternär-Wandlere 14. Der Serien-Parallelwandler weist ein dreistufiges Schieberegister auf, dem als Eingangssignal über die Leitung 11 die serielle Binärdatenfolge a zugeführt wird_s ferner eine Fortscfealteleitung 38_S an der die SCT-Zeitsteuerungswelle mit. der Frequenz von 108 Kilohertz liegt, sowie Ausgangsleitungen 13 der einzelnen Stufen des Schieberegisters. Zu jedem gegebenen Zeitpunlct sind drei

- 23. -

00988S/U79

aufeinanderfolgende Serien-Datenbits in. den entsprechenden Schieberegisterstufen SR-I, SR-2 und SH-3 gespeichert» Das in der Stufe SR-I gespeicherte Bit wird entsprechend Zeile (a) in Fig. 8 als das augenblickliche Bit a angesehen. Die Stufen SR-2 und SE-3 speichern die übrigen Bits a ^₁ und a _ entsprechend den Zeilen (b) und (c) in Fig. 8. Diese Zeilen sind identisch mit Ausnahme des Zeitunterschiedes, sodaß zu den Zeitpunkten m · 3, 6, ,.., 3k drei aufeinanderfolgende Eingangsziffera zeitlich parallel zur Abgabe;an den Binär-Ternär-Wandler 14 zur Verfügung stehen» Die SCT-Weile ist in Zeile fd) der Fig. .8 gezeigt, :

Am Eingang des Wandlers 14 sind die Leitungen 13 über UND-Gatter 40 mit einer logischen Matrix verbunden. Eine Zeitsteuerungswelle BCT/2 mit 36 Kilohertz weist entsprechend Zeile (f) in Fig. 8 einen positiven Übergang für jedes dritte Bit dera^-Datenwelle auf. Wenn diese Zeitsteuerungswelle an die UND-Gatter 40 über die Leitung 39 angelegt ist, so läßt sie Abtastwerte der Signale auf den parallelen Leitungen 13 zu der logischen Matrix in dem gestricheltumrandeten Kästchen 14 durch.

- 24 -

009885/U79

Diese Matrix verwirklicht die Gleichungen |4) bis sowie die Tabelle A. Folglich sind die Ausgangssignale der UND-Gatter 40A₄, 4OB und 4OC entsprechend mit ^a3k-2' ^a3k~l ^{Und a}3k

Es werden direkte Datenabtastwerte sowie durch Inverter invertierte Datenabtastwerte an weitere UND-Gatter 43 bis sowie ODER-Gatter 42, 48 und 49 angelegt. Darüberhinaus werden die Ausgangssignale der UND-Gatter 46 spwie des ODER-Gatters 48 im UND-Gatter 47 kombiniert. Die sich schließlich ergebenden Aus gangs signale auf den Leitungspaaren 15A und 15B sind zwei binär-codierte terriäre Ziffern B_, und B₁ . Diese Ziffern sind in ihrer binär, codierten Form in den Zeilen (g) bis (j) der Fig. 8 gezeigt. Die Arbeitsweise der logischen Matrix ist ohne Schwierigkeiten zu überblicken. Beispielsweise ergibt sich die höherstellige Binär-Komponente b , der Ternärziffer B , entsprechend Gleichung (6) aus der logischen Summe der binären Datenziffern a_{Q 0} und a_{Q1 Λ}

öle— Δ oiC" 1

im UND-Gatter 43. Entsprechend ergibt sich die zugehörige Binär-Komponente b der Ternärziffer B„. am Ausgang

- 25 -

009885/U79

ORIGINAL INSPECTED

des QDER-Gatters 49 entweder als die Datenziffer a„, |wenn diese eine 1 ist) oder als logische Summe der invertierten Datenziffer a_oi _ und der direkten Datenziffer a_,

3k-2 3k

entsprechend Gleichung f-7). Die Ziffern B ₁ werden entsprechend Gleichung (4) und (5} auf die gleiche Weise abgeleitet.

Fig. 4 stellt ein logisches Schaltbild eines Ausführungsbeispiels für den Vorcodierer 16 und den Digital-Analogwandler 18 gemäß Fig. 1 dar.

Die folgende Tabelle B läßt sich durch eine Verwirklichung der Gleichung (2} sowie der üblichen Übereinkunft hinsichtlich der binären Codierung von Ternärziffern entwickeln, daß nämlich eine ternäre 0 durch das binäre Ziffernpaar 00 dargestellt wird, daß eine ternäre 1 durch die Binärziffern 01 oder 10 und eine ternäre 2 durch die Binärziffern 11 angegeben wird. Läßt man zu, daß eine ternäre 1 in den vorcodierten Ziffern C durch beide Binärpaare 01 und 10 dargestellt wird, so vereinfacht sich die logische Anordnung.

009885/ U7 9'

	O	Ziffern"	Tabelle I	O	ι ■	Binäre	Ziffern	1 c- _n	. 0 c- n
	1	I 0JL		O		C ι n-2 » .j in IJ=	0 Cn-2	0	0
Ternäre	1	. O	η	O	b1	0	0	1	0
B η	2	1	O	O-	0	1	0	1
O	O	1	O	0	1	0	1 _	1
O	1	2	O	0	1	- ι ■	0	1
O	1	1	O	0	0	0	1	I
O	2	2	O	1	0	ι ·	1	1
1	O	2	1	1	i	0	0	0
1	1	O	1	1	1	1	1	Ί
1	1	2	1	1	0	« 0	0	0
1	2	O	1	1	0	1	0	υ
2.		O	' 1	1 "	0	1	0
2	1	1	ι ■	ι ■
2	1
2

Die ersten drei Spalten B , C _ und C stellen Ternär- ^ n* n-2 η

ziffern dar. Der Index η gibt die augenblickliche Ziffer und

der Index n-2 die vorcodierte Ziffer an_s die zwei Sigmal-

1 0

intervalle vorher aufgetreten ist» Die Spalten b und b

geben die höchststellige bzw„ niedrigststellige Binärziffer

009885/U79

203082?

an, die die Codierung der Ternärziffer B darstellen« Entsprechend enthalten die Spalten c und c „ die

η~"ώ η*·ώ

Binärziffern, die die Ternärziffer C „ codieren, und die Spalten c und c die Binärziffern zur Codierung der Ternärziffer C . Man beachte, daß die Zeilen 2 und 3₄ 6 und 7 sowie 10 und 11 mit Ausnahme der abwechselnden binären Codierung für die. Ternärziffer 1 übereinstimmen.

■Mit Hilfe üblieher Verfahren lassen sich logische Gleichungen Zeile für Zeile für die binären Eintragungen in der Tabelle B immer dann schreiben, wenn eine 1 in den Spalten c oder c

* . ι _{n n}

auftritt. Die Zeile 2 läßt, sich schreiben als

c ■ b *b «c „<»c „ . η η η n-2 n-2

Dieser Ausdruck bedeutet, daß sich c ■ 1 aus der logischen

10

UND-Zusammenführung der Komplemente von b , b und

η η

c _o mit dem nicht-komplemeiitierten Wert c „ ergeben kann. Die übrigen Zeilen lassen sich auf ähnliche Weise wiedergeben. Für alle Zeilen, in denen c ■ 1 ist, kann also die folgende logische Gleichung geschrieben werden;

- 28 -

00988 5/U79

ι .1.0 1 0 10 1 0 , ,1,0 1 0

c«bbc „c _ + bbc _oc „ + b b c „c „ η η η n-2 n-2 η η n-2 n-2 η η n-2 n-2

. ,1.0 1 0 10 Γ 0 , ,1,0 1 0 _tnX

+ bbc _ c _+bbc c „ + b b c _c _ f9)

η η n-2 n-2 η η n-2 n-2 η η n-2 n-2 * '

Mit Hilfe üblicher Verfahren reduziert sich die Gleichting (9) zu

c¹ -??e⁰ ₉₊ ?b°ic \* c ⁰J + bV^c* «c°J (10) η η η n-2 η η n-2 n-2r η η n-2 n-2f

Das eingekreiste Pluszeichen gibt die Exklusiv-ODER-Funktion an, durch die ein Ausgangssignal 1 für Eingangssignale 01 und 10 sowie im anderen Fall ein Aus gangs signal 0 erzeugt wird.

Eine entsprechende logische Gleichung läßt sich schreiben zur Gewinnung von

ο ΓΤΠΓ ι ~"o"" _J TO ι ο ^TT, ο ι ο

c «bbc c _n+bbc „c „+bbc _c _o η η η n-2 n-2 η η n~2 n-2 η η n-2 n-2

,1,0 1 0 ,1,0 1 0 . _ul_u0 1 0 (11)

bbc _c _+bbc _c_ + bbc „c „ ^l '

η η n-2 n-2 η η n-2 n-2 η η n-2 n-2-

- 29 -

00988-5/U79 _{0R1G1NAL 1N}SP_EOT_ED

Die Gleichung (10) läßt sich ebenfalls vereinfachen

c »bbc „ + b b c _o+bc fb ·© c J. (12)

η η η η-2 η η η-2 η η-2* η η-2^#

Die Gleichungen (10) und (12) werden auf leicht zu übersehende Weise entsprechend Fig. 4 verwirklicht, wobei die viergleisigen (4 parallele Leitungen) binären Eingangssignale in zweigleisige Signale umgewandelt werden. Die Gleichungen (4) bis (7) erhält man durch die gleiche Art einer induktiven Analyse.

Die paarweise binär-codierten Ternärziffern B_{01 Λ} und B₀₁ auf den Leitungspaaren iSAund 15B entsprechend Zeilen (g) bis (j) in Fig. 8 vom Ternär-Wandler in Fig. 3 werden an UND-Gatter 51A bis 51D angelegt, die abwechselnd und paarweise durch die BCT/2-Zeitsteuerungswelle auf der Leitun/ 39 entsprechend Zeile (f) in Fig. 8 betätigt werden. Die UND-Gatter 51A und 5IB werden durch die abfallende Flanke f.er Zeitsteuerungswelle über den Inverter 53G und die Gatrer 51C und 51D durch die ansteigendeFlanke erregt. Die Aufgangssignale der UND-Gatter 51A und 51C₄ die abwechsolnd die Ziffern b \ und b_o. enthalten, werden, im ODER-Gatter

■ ' «=· 30 -

009885/1^:4?'d ■ . ■ ■■ " ' ' " " ' __rn

ORiGlMALlNSPiCiED

52A*zur Bildung der b -Ziffern mit der Signalfrequenz der Anlage kombiniert., Entsprechend werden die Aus gangs signale der UND-Gatter 5IB und 51D_a die die Ziffern b und

b enthalten, im ODER-Gatter 52B zur Bildung der Ziffern

b mit der Signalfrequenz der Anlage kombiniert. Die Ausgangssignale der ODER-Gatter 52A und 52B enthalten also entsprechend Zeilen (k) und (1} in Fig. 8 die binär-codierten Ternärziffern zweigleisig und seriell.

Der Vorcodierer 16 kombiniert die Ziffern b und b auf

η η

logische Weise entsprechend Gleichungen (10) und (12) mit seinen eigenen AusgaK.gssignalen_s die um zwei Signalintervalle T verzögert sind_s um die augenblicklichen vorcodierten Ziffern c und c entsprechend Zeilen (n) und (o) in Fig. 8 zu bilden* ^&r Vorcodierer 16 weist als Beispiel eine Vielzahl von UND-Gattern 57 und 59_a ODER-Gattern 61^, Invertern 53 und 58, Verzögerungseinheiten 55 und 56 sowie Exklusiv-ODEK-Gatter 54 &ui₃ wie in Fig. 4 gezeigt ist. Die wirksamen Eingangssigßale des Vorcodierers 16 sind die Ziffern b _s b _s c - und c ₉ . Seine Ätas gangs signale sind c und c

ORiGiNAL

an den ODER^Gattern 61A und 61B. Das UND-Gatter 57A kombiniert die invertierte Ziffer b niit der invertierten

Ziffer b . Die invertierten Ziffern erhält man von den ■ . η . '

Invertern 53A und 53B. Das UND-Gatter 57B kombiniert die Ziffern b undb wie gezeigt. Die UND-Gatter 57C und 57D kombinieren auf ähnliche Weise b . b und b , c _ .

_____ η * η η * n-2

Das Ausgangssignal b b des Gatters 57A wird mit der

• η. η

Ziffer c _n im UND-Gatter 59A kombiniert. Die Exklusivn-2

ODER-Gatter 54A und 54 B bilden die Kombinationen b · c

η η-

bzw. c _ 9 c „ . Die UND-Gatter 59B bis 59F verarbeiten n-2 n-2 ____

ihre Eingangs signale zur Bildung der Gruppen b b c _o ,

■ Ϊ1 Ti 11··«

b b ( c ' θ c _), b b , b c „I b © c J₁' b b c ~ _Λ bzw. η η* n-2 n-2" η η η n-2 * η η-2" η. η η-2

b b c _ auf übliche Weise zu bilden, η η η-2

Das ODER-Gatter 61A kombiniert die jeweiligen Ausgangssignale der UND-Gatter 59A, 59B und 59C zur Bildung der binär-vor codierten Ziffer c . Das ODER-Gatter 61B kom-

biniert auf entsprechende Weise die jeweiligen Ausgangssignale der UNDrGatter 59D, 59E und 59F zur Bildung

009885/U79

Il ■ " ■

der binär-vor codierten Ziffer c . Die Ausgangssignale c und c laufen über Leitungen 62 und 63 zu Verzögerungs einheiten 55 und 56 zur Lieferung der Eingangs signale c

n— u

und c „ an den Vorcodierer selbst, n-z

1 0

Die binär-codiert en Ziffern c und c vom Vorcodierer 16

η η

werden weiter im linearen Addierer 60 zur Bildung der ternär en Ausgangs ziffer C auf der Leitung 19 kombiniert. Eine entsprechende C -Welle ist in Zeile {p) der Fig. 8 dargestellt.

Die dreistufige C -Welle am Ausgang des Addierers 60 wird durch die Einwirkung des Teilansprache-Filters 20 und des Kanals 22 entsprechend Gleichung(l) die fünfstufige Welle S auf der Leitung 21 in Fig. 1. Außerdem wird bei der Übertragung über den Kanal 22 das Aus gangs signal auf der Leitung 23 mit Rauschen und Verzerrungen versehen. Eine beispielhafte S -Welle ist in Zeile (q) der Fig. 8 gezeigt. Diese Welle läßt sich entsprechend Zeile (r) in Fig. 8 modulo-drei interpretieren. Die Wellen S und S (mod 3) sind äquivalent.

009885/ U79

Positive Stufen 0, 1 und 2 sind in beiden Wellen identisch. Die Stufen (-1) und («2) in der S -Welle werden zu Modulodrei-Stufen (2) bzw. (1) in der S (mod 3)-Welle.

Der Empfänger für die ternär e Übertragunge anlage nach der Erfindung stellt aufgrund der empfangenen S -Welle die binftre Codierung wieder her« teilt die paarweisen Blöcke richtig auf und decodiert die binäre Nachricht. Entsprechend Fig. 1 weist der Empfinger einen Analog-Digital-Wandler 24, einen Ternär-Wandler 26, einen Block-Synchronisations-Mo ni tor 28, eine Rahmensteuerung 36,einen Vielstufen-Binärwandler 29, eine Zeitwiedergewinnungs schaltung 34 und einen binären Datenverbraucher 30 auf.

Das empfangene Signal S läßt sich anhand eines in Fig. 5 gezeigten Abschnittes eines idealisierten Fenstermusters betrachten. Das Fenstermuster wird durch einen Oszillographen geschrieben, der mit der Übertragungefrequenz von Kilobaud synchronisiert ist, wenn einer beliebigen Nachrichtenwelle aufeinanderfolgende Perioden überlagert werden. Die auf der Spitse stehenden Quadrate 71 und 72 stellen

00988 5/ H 79 8AOOPaGINAL

Fensteröffnungen dar, in welchen die vertikalen Abmessungen Grenzen für die Amplitudenentscheidung und die horizontalen Abmessungen Grenzen für die Abtastzeit angeben. Für die gezeigte idealisierte Welle sollen die Abtastzeitpunkte in der Mitte der auf der Spitze stehenden Quadrate auftreten. Für einen individuellen Abtastwert wird die Amplitude nur auf einer der ganzzahlig nummerierten Stufen auftreten. Begrenzungs-Entscheidungsstufen stellen die mit Dezimalbrüchen bezeichneten Stufen dar.

Der Analog-Digital-Wandler 24 stellt unter Steuerung einer Abtastwelle mit 72 Kilohertz auf der von der Zeitwiedergewinnungsschaltung 34 kommenden Leitung 33 einen vielstufigen Begrenzer dar. Die Eingangswelle S auf der Leitung

23 wird parallel an den Wandler 24 und über die Leitung 32 an die Zeitwiedergewinnungsschaltung 34 angelegt. Der Wandler

24 begrenzt zunächst das ankommende Signal im Bereich der in Fig. 5 mit L bezeichneten O-Stufe, um die Polarität des Abtastwertes festzustellen. Die Welle wird dann durch eine Vollweg-Gleichrichtung beispißlsweise um die O-Stufe umgeklappt, so daß die Stufen -2 und -1 den Stufen -5-2 und 4-1

88-5/1479

überlagert sind, und dann wiederum auf den Stufen L und L begrenzt. Für jeden Signalwert oberhalb der jeweiligen

0 1 3

Stufen L , L und L ergeben sich positive oder negative Ausgangssignale in Abhängigkeit davon, ob der Signalabtastwert oberhalb oder unterhalb-der jeweiligen Begrenzungsstufen liegt. Es zeigt sich, daß, wenn alle drei Begrenzer einen logischen 1-Ausgangswert liefern, die Stufe+2 empfangen worden ISt₁ und daß, wenn alle drei Begrenzer einen logischen 0-Aus gangs wert liefern, die Stufe 0 empfangen worden ist. Eine Weiterführung dieser Analyse führt zu der folgenden Tabelle C.

	O	O	Tabelle C	Binärcode b1 b° η η	0
	1	O	Empfangene Stufe	0	1
	1	1	O	1	1
Begrenzer L° L1 L3 η η η	O	O	-ι	0	0
O	1	O	-2	0	1
O	1	1	O	0	1
O	+1	1
1	+2
1
1

- 36 009885/1/.79

BAD ORIGINAL

Eine logische Analyse der Tabelle C führt zu den folgen den Gleichungen:

b¹ - L¹ (L%L ) (13)

η n^%n η' ^v/

b° ■ L¹ (14)

Die Gleichungen (13) und (14) sind in dem binär-codierten Ternär-Wandler verwirklicht.

Die Binärziffern auf den Leitungen 27 werden im Block-Synchronisationsmonitor 28 überwacht und ebenfalls im Vielstufen-Binärwandler 29 zur Gewinnung der ursprünglichen Binär-Datenfolge a mit der Übertragungsfrequenz von 108 Kilobits je Sekunde zwecks Abgabe an den Datenverbraucher 30 decodiert. Der Block-Synchronisationsmonitor 28 stellt das Vorhandensein des ternären Paares 12 fest und sendet ein entsprechendes Signal zur Rahmensteuerung 36. Diese liefert die Zeitsteuerungswelle SCR und die Rahmenwelle BCR/2 zum Binär-Wandler 20 mit der richtigen Phase,, um die ternären Ziffernpaare zu decodieren. Es wird das

. - 37 -

00988 5/U79

Auftreten des Verletzungspaares 12 mit der Phase der BCR/2-Welle (36 Kilohertz) verglichen. Immer dann, wenn dieses Paar mit der falschen Phase auftritt, d. h. innerhalb eines unterteilten Paares, wird ein Zähler weiter geschaltet. Wenn der Zähler überläuft, wird die Phase sowohl der BCR/3>- als auch der SCR-Welle verschoben und das ternär e Paare erneut aufgeteilt. Der Zähler vermeidet eine Änderung der Zeitsteuerung bei jedem Auftreten des Verletzungspaares, da ein einzelnes Auftreten lediglich auf einem Kanalrauschen beruhen kann.

Fig. 6 zeigt ein genaueres Blockschaltbild eines Ausführungsbeispiels für die Schaltungseinheiten 26, 28 und 36 in Fig. Die empfangene Welle S auf der Leitung 23 wird im Analog-Digital-Wandler 24 begrenzt, um, wie oben erläutert**die Aus-

Ol 3

gangssignale L , L und L auf den Leitungen 25 zu gewinnen.

η π $

Die BCR-Welle mit 72 Kilohertz wird in der Zeitwiedergewinnungsschaltung 34 aus der Eingangswelle auf der Leitung 32 auf übliche Weise wiedergewonnen, indem in Abhängigkeit von einem Hauptoszillator mit beispielsweise 432 Kilohertz

■'.... V Λ. ' - 38 -

0 09885/147i

2030Ö27

rückwärts gezählt wird. Eine Rückwärts zählung {Frequenzteilung) des Ausgangssignals dieses Oszillators erfolgt außerdem zur Erzeugung der SCR-Welle mit 108 Kilohertz.

Die Phasensteuerung des Hauptoszillators ka&n jedoch mit Hilfe bekannter Schaltungen erfolgen.

Der Binär-codierte Ternär-Wandler 26 in Fig. 6 weist ein Exklusiv-ODER-Gatter 75, einen Inverter 76 und ein UND-Gatter 77 auf, die zusammen auf leicht zu übersehende Weise die Gleichungen (13) und (14) verwirkliehen.

Auf den Leitungen 27 erscheinen nacheinander binär-codierte Ternär-Ziffern, die an binäre Schieberegisterpaare 80 und angelegt vitvden. Diese Paare _# die jeweils getrennte Speicher zellen für die höchststelligen und niedrigststelligen Binär anteile der codierten Ternärs-Ziffern enthalten, machen die augenblicklichen und die unmittelbar vorhergehenden Ziffern gleichzeitig verfügbar. Diese Ziffern werden unter zeitlicher Steuerung durch die Welle BCR fLeitung 95) auf den Ausgangs™ leitungen 90 geliefert,,

Eine richtige Datenwiedergewinnung erfordert eine richtige paarweise Zuordnung der empfangenen Ternär-Ziffern. Das Verletzungspaar 12 ist binär-codiert als b ₁ "b ■ 1

b , ■ 0. Daher kann das Auftreten dieses Paares logisch n-1

durch das Block-Synchronisations-Informationssignal

dargestellt werden.

Die Gleichung (15) wird auf leicht zu übersehende Weise mit Hilfe des gestrichelt umrandeten Blocks 28 verwirklicht, der einen Inverter 82 und ein UND-Gatter83 enthält. Das

Gatter 83 kombiniert die Ziffern b °.und b¹ mit der invern-1 η

tierten Ziffer b . Zeile (s) in Fig. 8 zeigt das Auftreten des BSI-Signals für das gewählte Beispiel.

Das BSI-Ausgangssignal auf der Leitung 84 wird an die Rahmensteuerung 36 angelegt, die als Beispiel entsprechend Fig. 6 einen Vorwärts-Rückwärts-Zähler 88, einen Teiler 85„ eine

00988 5/ U"7-9.-

ho

-AQ-

Verzögerungseinheit 89 und eine Phasensteuerung 91 enthält. Zusätzlich zu dem BSI-Signal auf der Leitung 84 werden dem Block 36 die BCR- und SCR-Zeitsteuerungswellen auf den Leitungen 33 und 35 zugeführt.

Der Zähler 88 ist so ausgelegt, daß er bei jedem Auftreten des BSI-Signals am Eingang T zählt. Die Zählrichtung wird durch die BCR/2-Welle bestimmt, die aus der I:2~Teilerschaltung 85 stammt. Wenn das BSL-Eingangssignal während der positiven Halbwelle der BCR/2-Welle auftritt, wird rückwärts gezählt. Tritt es dagegen während der negativen Halbwelle auf, so erfolgt die Zählung in Vorwärtsrichtung. Der Zähler 88 läuft nach einer gewählten Anzahl von Zählvorgängen in Vorwärtsrichtung ohne zwischenzeitliche Zählvorgänge in Rückwärtsrichtung über. Der Überfluß -Zählwert wird unter Berücksichtigung der Rauscheigenschaften des Kanals gewählt und kann beispielsweise acht betragen. Beim Auftreten des Überfluß-Zählwertes erscheint ein Aus gangs signal auf der Leitung 72, das dem Teiler 85 einen zusätzlichen Zählwert zuführt, sodaß die Phase der BCR/2 -Welle um 180 Grad verschoben wird. Durch die Phasensteuerung 91

- 41 -

009885/U79

Ί-r ■..■■--**"■

wird die Phase der SCR-Welle so geändert, daß sie der neuen Phase der BCR/2-Welle entspricht. Zum Schluß wird der Zähler über die Verzögerungseinheit 89 in einen Bezugs zustand zurückgestellt. Die phasengeänderten SCR- und BCR/2-Wellen stehen auf den Leitungen 37 und 93 zur Verfügung.

In Fig. 8 wird für den linken BSI-Impuls in Zeile (s) angenommen, daß er das Auftreten des Überfließens gleichzeitig mit der negativen Halbwelle der BCR/_2-Welle in Zeile (t) bewirkt. Man erkennt, daß die BCR/2-Welle um einen halben Zyklus verschoben wird. Gleichzeitig wird die SCR-Welle entsprechend verschoben. Die übrigen BSI-Impulse fallen mit den positiven Halbwellen der BCR/2-Welle zusammen und verursachen keine Phasenverschiebung. Man erkennt, daß die wiedergewonnenen Daten links vom ersten BSI-Impuls fehlerhaft sind, daß aber die rechts auftretenden Daten gültig sind.

Im Empfänger muß noch eine weitere Funktion durchgeführt werden. Hierbei handelt es sich um die Umwandlung der

- 42 -

009885/U79

richtigunterteilten, binär-codierten Ternär-Ziffern in den seriellen Binär-Zustand» Dies kann entsprechend dem Ausführungsbeispiel in Fig. 7 erfolgen. Der Ternär-Binär-Wandler 29 entsprechend Pig. 7 weist als Beispiel Eingangs-UND-Gatter 96, logische Schaltungen mit weiteren UND-Gattern 99_a 103, 104 und 106 sowie QDER-Gatter 98, 102, 105, Inverter 97, 100, 101 und ein Schieberegister 109 auf. Zu den Eingangs Signalen gehören zwei gleichzeitig verfügbare, binär-codierte Ternär-Ziffern auf der Leitung 90 von Fig. 6, die phaseneingestellte SCR-Welle auf der Leitung 37 und die phasenverschobene BSR/2-Welle auf der Leitung 93.

Durch eine Analyse der Tabelle A lassen sich die folgenden logischen Gleichungen für die Binär-Ziffern a„ _t a„. .

ok ok—I

und a schreiben;

ä_QJ «b ⁰Mb⁰ + b*_t) (16)

3k n-1 * η n-1' ⁴ '

a_Q1 , -b°»(b° , +b¹ _Λ ) (17)

3k-l η * n-1 n-1 ' ^l '

al. _o« b¹.^⁰ +b ° «b \ ) (18)

3k-2 η * η n-1 n-1 ' * '

009885/ U79

hi -

In den Gleichungen (16), (17) und (18) ersetzt zur Vereinfachung der Buchstabe η die in Tabelle A benutzten Ausdrücke 2k.

Die binären Eingangssignale auf den Leitungen 90 können während der ansteigenden Flanken der BCR/2-Welle auf der Leitung 93 mit 36 Kilohertz zu den logischen Schaltungen laufen. Diese verarbeiten die Eingangssignale zur Erfüllung der Gleichungen (16), (17) und (18) auf leicht zu überschauende Weise. Der Klammerausdruck in Gleichung (16) ergibt sich aus einer Kombination der im Inverter 97 invertierten Ziffer

b mit der direkten Ziffer b ,im ODER-Gatter 98, wobei das η n-1

Ergebnis wiederum im UND-Gatter 103 mit der Ziffer b .

n-1

zur Bildung der gewünschten Ausgangsziffer "ä* kombiniert wird. Auf entsprechende Weise wird der Klammer ausdruck in Gleichung (17) im ODER-Gatter 102 durch eine Kombination

'■''■■■ 0

der im Inverter 102 invertierten Ziffer b . mit der direkten Ziffer b . gebildet. Das Ergebnis wird dann wiederum im UND-Gatter 106 mit der Ziffer b zur Bildung der gewünschten

009885 /-"U 7 9

Ziffer a ₁ kombiniert. Auf entsprechende Weise wird die durch Gleichung (B) definierte invertierte Ziffer a _o durch die angegebenen logischen Operationen mit den entsprechenden Eingangsziffern b ₁ , b ₁ „ b und b im Inverter 100, im UND-Gatter 104, ODER-Gatter 105 und im UND-Gatter.99 gebildet. Zusätzlich werden die direkten Ziffern a_Q. und a„.

O ]£ O IC — zt

abgeleitet, indem die Aus gangs signale der UND-Gatter 103 und 99 in den Invertern 108 und 107 invertiert werden.

Die auf diese Weise aus den beiden parallelen, binär-codiertem Ternär-Ziffern abgeleiteten drei parallelen Binär-Ziffern a„ , a_ . und a„. werden gleichzeitig an die entsprechenden Stufen SR-4, SR-5 und SR-6 des normalen Schieberegisters 109 mit der BCR/2-Zeitsteuerungsfrequenz angelegt. Die gleichen Ziffern werden vom oberen Ende zum unteren Ende des Schieberegisters 109 unter Steuerung der SCR-ZeitsteuerungSAvelle (Leitung 37) auf die Ausgangsleitung 31 gegeben, um die ursprüngliche Serien-Datenfolge a wiederherzustellen. Entsprechend Fig. 1 wird diese Datenfolge schließlich zum. Datenverbraucher 30 ge führt. Zeile (v) in Fig. 8 zeigt die wiederhergestellte, als Beispiel gewählte Datenfolge,

- 45 00988 5/14 79

Claims (3)

1. PATENTANSPRÜCHE

   1/ Digitalübertragungsanordnung, bei der die effektive binäre Bit-Frequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbolfrequenz ist, dadurch gekennzeichnet, daß ein Block-Monitor (28) zur Überwachung von Gruppen serieller vielstufiger Ziffern vorgesehen ist, die durch eine Zusammenfassung binärer Datensignale zu ersten Gruppen von jeweils m parallelen Binär-Ziffern und Umwandlung der ersten Gruppen in zweite Gruppen mit η im voraus zugeordneten vielstufigen Ziffern abgeleitet sind, wobei wenigstens eine nicht-zugeordnete Kombination von Signalen in der zweiten Gruppe vorhanden ist,

   ferner eine Rahmensteuer schaltung (36), die ein Rahmensignal von dem Block-Monitor aufnimmt, wenn die nichtzugeordnete Kombination von Signalen in der zweiten Gruppe festgestellt worden ist,

   daß die vielstufigen Ziffern in Abhängigkeit von dem Rahmensignal zu gültigen zweiten Gruppen zusammen-

   - 46 -

   009885/Ί479

   gefaßt werden, derart, daß das Auftreten der nichtzugeordneten Kombination von Signalen innerhalb der zweiten Gruppe im wesentlichen ausgeschlossen ist, und

   daß ein Vielstufen-Binärwandler (29) vorgesehen ist, der die Binär-Daten aus den aufgeteilten zweiten Gruppen wiedergewinnt.
2. 2. Digitalübertragungsanordnung nach Anspruch 1, gekennzeichnet durch

   einen Serien-Parallelwandler (12), der das binäre Datensignal aufnimmt und in erste Gruppen von parallelen Binär-Ziffern zusammenfaßt,

   einen Binär-Ternär-Wandler J14), der die ersten Gruppen paralleler Binär-Ziffern in zweite Gruppen vielstufiger Ziffern umwandelt,

   einen Vor codier er (16), der die vielstufigen Ziffern entsprechend dem Kehrwert des Impulsansprechenö des Kanals vorcodiert, derart_a daß die vorcodierten vielstufigen Ziffern aus einzelnen Abtastwerten des Empfangs signals decodiert werden können, ein Teilansprache-Filter 20 zur Erregung des Kanals

   009885/U79

   mit den vorcodierten Ziffern, derart, daß die Kanalsignale eine vorbestimmte Anzahl von Stufen mit einer Signalfrequenz von 2W Symbolen je Sekunde besitzen, wobei W die Bandbreite des Kanals ist, und Empfangsschaltungen (24, 26} zur Wiederherstellung der vielstufigen Ziffern aus den Kanalsignalen.
3. 3. Digitalübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß

   m gleich drei, η gleich zwei sind, daß die vielstufigen Daten drei Stufen besitzen und daß eine nicht-zugeordnete zweite Gruppe mit drei Stufen vorhanden ist.

   oo9aas /147.9

   Leerseite