DE2007041A1 - Automatisch strukturierbares Datenverarbeitungssystem - Google Patents
Automatisch strukturierbares DatenverarbeitungssystemInfo
- Publication number
- DE2007041A1 DE2007041A1 DE19702007041 DE2007041A DE2007041A1 DE 2007041 A1 DE2007041 A1 DE 2007041A1 DE 19702007041 DE19702007041 DE 19702007041 DE 2007041 A DE2007041 A DE 2007041A DE 2007041 A1 DE2007041 A1 DE 2007041A1
- Authority
- DE
- Germany
- Prior art keywords
- units
- unit
- processing unit
- data processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2046—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share persistent storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
20070A1
IBM Deutschland
Internationale Büro-Maschinen Gesellschaft mbH
Anmelderin:
Amtliches Aktenzeichen:
Böblingen, 13. Februar 1970 jo-rz
International Business Machines Corporation, Armonk, N.Y. 10 504
Neuanmeldung
Aktenzeichen der Anmelderin: Docket UK 967 025
Die Erfindung betrifft ein Datenverarbeitungssystem mit mehreren Verarbeitungs- und peripheren Einheiten sowie einem gemeinsamen
Vielfachleitungssystem zur Verbindung dieser Einheiten.
Um den Anforderungen extremer Zuverlässigkeit zu genügen, ist es bei elektronischen Datenverarbeitungssystemen üblich, mindestens zwei Verarbeitungseinheiten zu verwenden, so daß wenn eine
dieser Verarbeitungseinheiten fehlerhafte Resultate liefert
oder sogar ganz ausfällt, eine andere Verarbeitungseinheit die Verarbeitung übernimmt. Zur Erhöhung der Zuverlässigkeit eines
Systems werden aber nicht nur Verarbeitungseinheiten mehrfach vorgesehen, sondern auch Speicher- und Ein'/Ausgabegerate.
Für die Zusammenschaltung der in einem System mehrfach vorgesehenen
Einheiten untereinander und mit den übrigen Einheiten ist es wichtig, daß diese in sehr wirkungsvoller Weise erfolgt,
so daß Komplikationen, die sich aus der Zusammenschaltung ergeben,
nicht den Vorteil der durch die Duplikation von Einheiten gewonnenen Zuverlässigkeit wieder aufwiegen.
In dem "IBM System Journal", Band 6, Nr. 2, 1967, ist ein
komplexes Datenverarbeitungssystem beschrieben, in dem eine
009837/1917
Strukturlerungssteuerung für die Zusammenschaltung der verschiedenen
Einheiten des Systems vorgesehen ist.
Eine optimale Flexibilität bei der Strukturierung des Systems wird durch diese Anordnung insofern nicht erreicht, als sie nicht
erlaubt, die Einheiten als Teil eines Untersystems oder außerhalb eines üntersystems zu strukturieren, wobei die Steuerung in Abhängigkeit
von Signalmustern (Strukturierungssignalen) erfolgt.
Es ist daher die Aufgabe der Erfindung ein Strukturierungssystem anzugeben, das in der Lage ist, die Einheiten eines Systems in
Untersysteme oder außerhalb von Untersystemen zu strukturieren.
Für ein Datenverarbeitungssystem mit mehreren Verarbeitungs- und peripheren Einheiten sowie einem gemeinsamen Vielfachleitungssystem
zur Verbindung dieser Einheiten besteht die Erfindung darin, daß in jeder Einheit eine Konfigurationssteuerung vorgesehen
ist, die auf ein Signalmuster (Strukturierungssignale) anspricht, das von einer der Verarbeitungseinheiten über das
Vielfachleitungssystem übertragbar ist und bewirkt, daß die
zugeordnete Einheit auf Instruktionen und Information von anderen Einheiten in dem System anspricht oder nicht anspricht.
Weitere Merkmale und vorteilhafte Ausgestaltungen und Weiterbildungen
des Gegenstandes der Erfindung sind den UnteransprUchen
zu entnehmen.
Durch die erfindungsgemäße Art der Strukturierung der Einheiten eines Gesamtsystems in Untersysteme oder außerhalb solcher Untersysteme werden folgende Vorteile erzielt:
1. In einem Duplexsystem kann das bei früheren Systemen wartende
freie Hilfssystea nun nützliche Nebenarbeiten durchführen.
2. Es wird eine höchste Verfügbarkeit erreicht, selbst während Reparatur-*, Prüf- und Wartungsarbeiten an einem Teilsystem
durchgeführt werden, wobei keinerlei Beeinflussung der Prio-
Docket UK 967 025 0 0 9 8 3 7/1917
rität der Aufgaben stattfindet, die auf dem anderen Systemteil bearbeitet werden.
3. Fehlersituationen, die in einem System gemäß der Erfindung auftreten, bewirken eine automatische Restrukturierung und
Weiterführung der Operation, ohne daß ein Systemoperator eingreifen muß, wobei die durch die automatische Umschaltung
verursachte Pause in der Größenordnung von Millisekunden liegt.
Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild der Gesamtorganisation eines Datenverarbeitungssystems, in dem die Erfindung
verwendet ist,
Fig. 2 die schematische Darstellung eines Konfigurations-Steuerregisters
,
Fig. 3a die schematische Darstellung eines Kanals, der eine Verbindung zwischen den strukturierbaren Einheiten
in diesem Datenverarbeitungssystem herstellt,
Fig. 3b eine Veranschaulichung der Ausgabe einer ESS-Instruktion,
Fig. 4 eine Darstellung der Konfigurations-Steuerschaltung
(Strukturiersteuerschaltung) einer typischen peripher
en Einheit und
Fig. 5 eine Darstellung der Torschaltungen für Information in einer typischen peripheren Einheit.
Fig. 1 zeigt also ein Simultanverarbeitungssystem, welches aus den beiden Verarbeitungseinheiten PO und Pl besteht, an die
jeweils Ein-/Ausgabekanäle 1, 2 angeschlossen sind., die für den Docket UK 967 025 0 0 9 8 3 7/1917
Informationsaustausch mit einer Reihe von Ein-/Ausgabeeinheiten verbunden sind. Diese Kanäle können entweder Multiplexkanäle sein,
die die Daten einer Anzahl von Einheiten auf Zeitmultiplexbasis übertragen, oder Selektorkanäle sein, an die jeweils eine bestimmte
Ein-/Ausgabeeinheit für den Verkehr mit der zugeordneten Verarbeitungseinheit eine begrenzte Zeit lang ausschließlich
angeschaltet wird. Das System besitzt ferner zwei Speichereinheiten SO und Sl, die über eine Vielfachleitung 3 an die Verarbeitungseinheiten
PO und Pl angeschlossen sind, über diese Vielfachleitung 3 werden sowohl Steuerinformation als auch
Daten zwischen den Einheiten übertragen.
Im besonderen jedoch überträgt die Vielfachleitung Steuerinformation
und Daten für zwei verschiedene Zwecke, die so betrachtet werden können, als seien sie auf verschiedene Operationsebenen
des Systems anwendbar. Der eine Zweck betrifft die Zusammenschaltung der verschiedenen Einheiten, während der andere sich
auf die Aufgabe (z.B. Teilprogramm) bezieht, die gerade ausgeführt wird.
Im System der Fig. 1 sind die Einheiten in Untersysteme strukturiert,
indem jede Einheit verfügbar gemacht oder andererseits für einen Zugriff in Abhängigkeit einer Steuerinformation, die
über die Vielfachleitung 3 übertragen wird, bereitgehalten wird. Jede Einheit der Gruppe PO, Pl, SO und Sl besitzt ein Mehrfach-Bitregister,
das als Konfigurations-Steuerregister (CCR) bezeichnet wird und dessen Einstellung durch die Programmsteuerung
erfolgt. Das CCR bewirkt, daß die betreffende Einheit selektiv auf eine zu ihr übertragene Information anspricht oder diese
zurückweist.
Das CCR für die Einheit Sl ist in Fig. 2 schematisch dargestellt. Dieses Register besitzt drei Tor-Bitpositionen SO, PO und Pl, die
auf jede strukturierbare Einheit des Systems, einschließlich der Einheit Sl, anspricht. Die im folgenden beschriebene Steuerschaltung dient zur Regelung des Zugriffs zu der Einheit in Abhängigkeit
von der Einstellung der verschiedenen Torbits. Wenn
Docket UK 967 025 009837/1917
beispielsweise das CCR in der Einheit Sl ein PO-Torbit enthält, das den Wert "1" darstellt, dann empfängt die Einheit Sl Signale
von der Einheit PO und behandelt sie so, als ob die beiden Einheiten ein Teil des gleichen Systems wären. Wenn jedoch das erwähnte
Bit den Wert "O" darstellt, dann ignoriert normalerweise
die Einheit Sl alle Signale der Einheit PO, wodurch sie effektiv nicht als ein Teil des Untersystems dient, das die Einheit PO
einschließt.
Die Bitpositionen RO und Rl speichern Restrukturierbits, die
die Restrukturierung der Einheit, in der sich das Register befindet, mit Hilfe der Steuerung der Verarbeitungseinheit 1 oder
2 ermöglichen. Das Bit RO bezieht sich auf die Fähigkeit der Verarbeitungseinheit 1, die Einheit zu restrukturieren und das
Bit Rl in ähnlicher Weise auf die Verarbeitungseinheit 2. Die Verwendung der Restrukturierungsbits wird noch im Zusammenhang
mit der Fig. 4 ausführlich erläutert werden.
Die Arbeitskombination der Einheiten wird daher dann aufgebaut, wenn diese Einheiten das gleiche Bitmuster in den auf "1" eingestellten
Torbits in ihren Konfigurations-Steuerregistern aufweisen. Unter dieser Bedingung ist das Durchschalten der Tore
reziprok, d.h., daß jede Einheit in dem Untersystem Signale von allen anderen Einheiten des Untersystems annimmt. Darüber hinaus
ignoriert jede Einheit Signale von Einheiten, die nicht zu dem Untersystem gehören. Die drei Torbits steuern ferner die Operation
des strukturierten Systems in der im Zusammenhang mit der Fig. 4 erläuterten Weise. Jede der Verarbeitungseinheiten PO
und Pl arbeitet entsprechend dem Programm konventionell, um seine Datenverarbeitungsoperationen bezüglich der in den Speichereinheiten,
die zu dem strukturierten System gehören, gespeicherten Daten durchzuführen.
Wenn eine Verarbeitungseinheit der bei einem bestimmten Programm verfügbaren Arbelt davonläuft, oder wenn im Laufe der Ausführung
eines Programme ein Fehler auftritt, dann wird das Unterprogramm,
welches die Instruktionen aneinanderkettet, unterbrochen und ein
Unterbrechungsprogramm eingeleitet, das diejenigen Maßnahmen Docket UK 967 025 0 0 9 8 3 7/1917
durchführt, die bei der aufgetretenen Unterbrechungsart notwendig sind. Hierbei bildet das Unterbrechungsunterprograinin einen
Teil des Steuerprogramms, das als überwachungsprogramm bezeichnet wird und zu dem der jeweilige Benutzer des Systems keinen
Zugriff hat.
Es können daher zwei Betriebszustände in dem System auftreten. Der erste, bei dem die Programme im System normal laufen und
bei dem die Daten, die diese Programme betreffen, über die Vielfachleitung 3 übertragen werden, wird als Problemprogrammzustand bezeichnet. Der andere Zustand tritt dann auf, wenn
aus den bereits erläuterten Gründen oder aus anderen Gründen das Überwachungsprogramm aktiv wird. Dieser Zustand wird als
Uberwachungszustand bezeichnet.
Die Organisation ist nun so getroffen, daß kein Problemprogramm
den Inhalt eines Konfigurations-Steuerregisters ändern kann. Auf diese Weise werden individuelle Programme, die auf der
Maschine laufen, daran gehindert, bereits strukturierte Untersysteme zu verändern. Der einzige Weg, um dieses in dem System
zu erreichen, ist die Ausgabe einer Instruktion "erstelle Untersystem", der sogenannten ESS-Instruktion durch das Überwachungsprogramm. Die nachfolgende Beschreibung betrifft die Art und
Weise, in der diese Instruktion implementiert wird.
Jede strukturierbare Einheit des Systems ist mit der Vielfachleitung 3 verbunden, um sowohl Steuerinformationen als auch
Daten zu empfangen, die sich auf die Zusammenschaltung der verschiedenen Einheiten beziehen. Die zuletztgenannte Information wird über Kanäle übertragen, von denen jeder eine Verbindung in der Vielfachleitung herstellt, die eine Verarbeitungseinheit mit einer anderen strukturierbaren Einheit des Systems
verbindet. Eine solche strukturierbare Einheit kann die andere Verarbeitungseinheit sein. Einen Kanal zeigt nun die Fig. 3a.
Jeder Kanal besteht aus neun parallelen Leitungen, die Steuerinformationen und Daten führen und die als Steuersammelleitung
SCB des Systems bezeichnet sind. Jede Verarbeitungseinheit hat
Docket UK 967 025 0 0 9 8 3 7/1917
ein Konfigurationspufferregister CBR, welches Strukturierungsmuster
so lange zwischenspeichert, bis eine Restrukturierungsoperation vollkommen durchgeführt ist. Das CBR aktiviert in
einer der Verarbeitungseinheiten die entsprechenden Kanäle, die an die CCRs in jeder Einheit während einer Restrukturierung
angeschlossen sind.
Das Konfigurations-Pufferregister in einer bestimmten Verarbeitungseinheit
wird durch die Ausführung der ESS-Instruktion mit den Strukturierungsdaten geladen, wenn sich diese Verarbeitungseinheit im Überwachungszustand befindet. Diese Instruktion besitzt
einen Operationscode, der die ESS-Operation identifiziert und die Adresse eines Registers in der Verarbeitüngseinheit enthält,
das seinerseits die Adresse eines Speicherblockes im Speicher enthält, der als Untersystemblock SSB bezeichnet wird.
Im Speicher können eine Anzahl SSBs vorhanden sein, wobei eine beliebige Anzahl von Registern von einer ESS-Instruktion entsprechend
spezifiziert werden kann, abhängig jeweils von der Art der Struktur, die eine bestimmte Situation erfordert. Bei
der Ausführung der ESS-Instruktion überträgt die Verarbeitungseinheit den Inhalt des Untersystemblocks SSB zu dem Konfigurations-Pufferregister
und bewirkt, daß die in dem CBR gespeicherten Bitmuster über die Systemsteuersammelleitung SCB übertragen
werden. Fig. 3b veranschaulicht die Ausgabe einer ESS-Instruktion von der Verarbeitungseinheit PO zu allen strukturierbaren Einheiten.
Das CBR in der Verarbeitungseinheit PO wird, wie oben erläutert wurde, vom SSB geladen, indem ein Mikroprogramm dazu
verwendet wird oder mit Hilfe der internen Steuerung der Verarbeitungseinheit. Wenn das CBR in der Verarbeitungseinheit PO
vollständig geladen ist, wird eine Systemsteuerausgangsleitung (SCO-Leitung; Fig. 3a) zu allen strukturierbaren Einheiten erregt,
wodurch den CCRs mitgeteilt wird, daß Strukturierungsdaten auf der SCB vorliegen. Eine strukturierbare Einheit nimmt diese
Strukturierungsdaten an und ändert den Inhalt ihres CCR auf eine später noch zu beschreibende Weise. Nach der vollständigen Durchführung
dieser Operation wird eine Systemsteuereingangsleitung (SCI-Leitung) als Antwort von jeder strukturierbaren Einheit
Docket UK 967 025 0 0 9 8 3 7/1917
erregt. Diese Signale dienen zur Rückstellung der Systemsteuerausgangsleitung in dem CBR der ausführenden Verarbeitungseinheit,
die im vorliegenden Beispiel die Verarbeitungseinheit PO ist. Darüber hinaus wertet die ausführende Verarbeitungseinheit die
Antworten aus und überträgt die Antwortmuster (Konfiguration der Antwortsignale) zu dem Programmierer, um diesem die erfolgreiche
Restrukturierung mitzuteilen.
Die Operation der übrigen Leitungen in jedem Kanal, das sind die Hilfsleitung und die ESS-Rückstelleitung, wird später noch
erläutert.
Wenn die ESS-Instruktion bei einer bestimmten Programmstufe
spezifiziert wird, erregt sie die Systemsteuerausgangsleitung aller strukturierbaren Einheiten. Diese Erregung ist nicht
konditioneil. Ferner ist eine weitere Operationsstufe in der Steuerstufe der Verarbeitungseinheit vorgesehen, so daß die
Systemsteuerausgangsleitungen selektiv erregt werden können, um so selektive Restrukturierungen zu ermöglichen.
Nach der Restrukturierung eines neuen Untersystems gestattet eine Speicheruntersystem-Blockinstruktion die Bestimmung der
gerade vorliegenden Struktur durch den Programmierer. Die Speicheruntersystem-Blockinstruktion wird durch ein Mikroprogramm oder
durch die interne Steuerung einer Verarbeitungseinheit durchgeführt. Maßgebend ist hierbei der Inhalt des CCR der ausführenden
Verarbeitungseinheit, der zu einem Untersystemblock übertragen wird, der durch die Instruktion bestimmt ist.
Es kann ein System aufgebaut werden, in dem der Speicher einen Untersystemblock nicht enthält. Dieses ist in typischer Weise
immer dann der Fall, wenn eine Verarbeitungseinheit ein Untersystem bildet, an dem es nicht beteiligt ist. In diesem Falle
befindet sich die einzige Aufzeichnung der neuerlich gebildeten Untersystemstruktur in den Konfigurationsregistern der strukturierten Einheiten. Um zu dieser Information Zugriff zu haben,
ist eine Speicheruntersystem-Blockinstruktion vorgesehen, die Docket UK 967 025 009837/1917
den Inhalt der Zentraleinheit, die die Speicheruntersystem-Blockinstruktion
ausgibt, in den Hauptspeicher an der angeforderten Adresse eingibt.
Darüber hinaus kann die ESS-Instruktion die nächste Instruktionsadresse mit Hilfe eines Verzweigungsfeldes definieren. Dieses
gibt dem Programmierer die Möglichkeit, den Speicher, der die ESS-Instruktion enthält, aus der Struktur zu entfernen, wobei
jedoch bedeutsame Instruktionsadresse zurückgehalten wird.
Vor der Veränderung der Struktur eines Systems, beispielsweise des beschriebenen, muß sichergestellt sein, daß keine unerwünschten
Änderungen des schon in dem System laufenden Programms auftreten. Daher wird die ESS-Instruktion als letzte Instruktion
einer Reihe von sogenannten "Haushalteinstruktionen" ausgewählt, um dieses zu erreichen.
Die Antwort der verschiedenen Einheiten auf das Muster der ausgesandten
Information wird durch logische Schaltungen ermittelt, die dem Konfigurationssteuerregister in jeder Einheit zugeordnet
sind. Eine solche logische Schaltung zeigt die Fig. 4 für die Speichereinheit Sl. Für die anderen Einheiten werden ähnliche
Schaltungen verwendet, die einheitenspezifische Veränderungen aufweisen. Das Konfigurations-Steuerregister 4 hat in Fig. 4
fünf Bitpositionen, wobei jeweils ein Bit für die Torbits PO, Pl und SO und für die Restrukturierungsbits RO und Rl vorgeshen ist.
Jede Bitposition des Registers 4 besteht aus einer bekannten bistabilen Schaltung, die so aufgebaut ist, daß sie auf Einstellsignale
und Rückstellsignale die Binärzustände "1" oder 11O" einnimmt
und an ihrem Ausgang den Zustand, in dem sie sich jeweils befindet, anzeigt.
Die nun folgende Beschreibung bezieht sich auf eine ESS-Instruktion,
die von der Verarbeitungseinheit PO zu allen strukturierbaren Einheiten ausgegeben wird. Es wird dann nur die Antwort
der Speichereinheit Sl ausführlich beschrieben, da die übrigen Einheiten in ähnlicher Weise reagieren. Eine Veränderung in dem
Docket UK 967 025 009837/1917
CCR hängt von der Steuerinformation und den Daten auf der SCB und dem gegenwärtigen Zustand des RO-Bits in diesem CCR ab. Die
Systemsteuerausgangsleitung SCO und die Torleitung der empfangenden
Einheit, in diesem Falle Sl, dienen als Steuerleitungen. Die
übrigen Leitungen repräsentieren Daten für das CCR. Wenn die SCO erregt wird und sich RO in dem "1"-Zustand befindet, dann
stellt das UND-Tor 14 die Verriegelungsschaltung 17 in den "l"-Zustand
ein. Wenn die Verriegelungsschaltung 17 in diesen Zustand eingestellt ist, steuert sie die Einstellung des CCR.
Wenn das RO-Bit "O" ist, dann wird die Verriegelungsschaltung 17 nicht eingestellt und eine Restrukturierung (erneute Strukturierung)
kann nicht stattfinden, obwohl die SCO-Leitung erregt wurde.
Das Ausgangssignal der Verriegelungsschaltung 17 und ein zeitlich
definierter Impuls des Generators 19 stellen die Positionen RO und Rl des CCR über das UND-Tor 13 auf "O" zurück Die Positionen
RO und Rl werden dann mit Hilfe der UND-Tore :1 ad 12 eingestellt,
die ihrerseits von dem Ausgangssignal der Vf xegelungsschaltung
17 und dem Wert des Bits auf den Rl- und RO-Leitungen der SCB betätigt werden.
Die Pl, PO und SO Positionen in dem CCR werden wie folgt eingestellt:
Das Ausgangssignal der Verriegelungsschaltung 17 ist für die UND-Schaltungen 15 und 18 der eine Eingang. Der andere
Eingang für das Tor 15 ist das Bit auf der Sl-Leitung der SCB, während der andere Eingang für das Tor 18 das invertierte Bit
auf der Sl-Leitung ist. Der Ausgang des UND-Tores 15 stellte einen Eingang für die UND-Tore 5, 6 und 7 dar. Das andere
Eingangssignal für die UND-Tore 5, 6 und 7 ist das Bit-£ignal auf den Leitungen Pl, PO und SO der SCB. Das Ausgangssignal der
UND-Tore 5, 6 und 7 stellt jeweils die Positionen Pl, PO und SO des CCR ein. Der Ausgang des UND-Tores 18 ist ein Eingang
für die UND-Tore 8, 9 und 10. Das andere Eingangssignal der UND-Tore 8, 9 und 10 ist jeweils das Bitsignal auf den Leitungen
Pl, PO und SO der SCB. Das Ausgangssignal dieser genannten
UND-Tore 8, 9 und 10 stellt jeweils die Positionen Pl, PO und
Docket UK 967 025 0 0 9 8 3 7/1917
SO des CCR zurück.
Die Positionen Pl, PO und SO des CCR können von den oben beschriebenen
Schaltungen von den Daten auf der SCB eingestellt, oder rückgestellt werden. Das Einstellen oder Rückstellen hängt
von der Polarität der Bits auf der Torleitung ab, die der betreffenden
Einheit zugeordnet ist; im vorliegenden Falle ist es die Torleitung Sl der SCB. In den Fällen, in denen eine Verarbeitungseinheit
ihr eigenes CCR einstellt oder rückstellt, ist das Torbit dasjenige für diese Verarbeitungseinheit. Die
Einheiten können gleichzeitig in zwei Untersysteme strukturiert werden, d.h, durch Ausgabe des folgenden Musters: PO = 1, SO = 1;
Pl =0, Sl - O, um zwei Untersysteme PO und Sl und Pl und Sl zu
strukturieren. In ähnlicher Weise kann eine Einheit von einem Untersystem zu einem anderen mit Hilfe einer einzigen ESS-Instruktion
transferiert werden.
Fig. 5 zeigt schematisch die verwendeten Anordnungen, mit denen ankommende Information, die nicht Konfigurations-Steuerinformationsdaten
darstellt zu der Einheit Sl durchgeschaltet wird. Ähnliche Anordnungen werden für andere Einheiten verwendet, die
jedoch im Zusammenhang mit dieser Beschreibung nicht weiter erläutert
werden. Die Vielfachleitung 3 führt, wie bereits erläutert wurde, sowohl Steuerinformation als auch Daten. Für die
Erleichterung bei der Behandlung der zuletztgenannten Daten ist die Vielfachleitung in jeder Einheit in ankommende und abgehende
Daten aufgespalten. Ferner ist das Operationsprinzip der beschriebenen
Anordnung so, daß wenn eine bestimmte Einheit mit einer anderen Einheit eine Struktur bildet, beide Einheiten
über die Vielfachleitung 3 gegenseitig Daten senden und empfangen können. Wenn jedoch eine Einheit nicht zur Struktur gehört, in
der die andere Einheit verwendet wird, dann ist eine Datenannahme von der anderen Einheit nicht möglich. Um dieses Prinzip wirksam
durchzuführen, werden die über die Vielfachleitung 3 ankommenden Daten auf drei getrennte Eingangssammelleitungen aufgeteilt.
Im Falle der Einheit Sl sind dieses die Sammelleitungen, die PO, Pl und SO entsprechen. Jeder dieser drei Sammelleitungen ist
Docket UK 967 025 0 0 9 8 3 7/1917
eine Anordnung von UND-Schaltungen zugeordnet, die zusammen eine parallele Torschaltung darstellen, die eine eigene UND-Schaltung
für jede Leitung in der Sammelleitung besitzt. Die Ausgänge aller UND-Schaltungen werden parallel von der Torschaltungsanordnung
abgenommen und zusammen mit den entsprechenden Ausgängen der den anderen beiden Sammelleitungen zugeordneten
Tore zu einem ODER-Tor 24 übertragen, das die Daten über eine gemeinsame Sammelleitung 20 zu den Datenverarbeitungsschaltungen
der Einheit überträgt. Die drei parallelen Tore der Einheit Sl werden folgendermaßen bezeichnet: "Verarbeitungseinheit O-Tor"
(GPO), "Verarbeitungseinheit 1-Tor" (GPl) und "Speicher O-Tor"
(GSO). Diese Tore werden in Abhängigkeit von der jeweiligen Erregung oder Nichterregung der zugeordneten Steuerleitungen
21, 22 und 23 entweder geöffnet oder geschlossen. Die Steuerleitung 21 ist mit dem PO-Bit des Konfigurations-Steuerregisters 4,
die Steuerleitung 22 mit dem Pl-Bit und die Steuerleitung 23 mit der Stufe SO gekoppelt. Daher wird die Bestimmung, ob die Einheit
Sl Information von einer anderen Einheit annehmen soll von der Einstellung der entsprechenden Bitposition des Konfigurations-Steuerregisters
abhängig gemacht. Die Konfigurationssteuerung (Struktursteuerung) kann mit Vorteil in Situationen verwendet
werden, in denen alle Einheiten einwandfrei arbeiten, in denen jedoch das Auftreten einer Bedingung die zu einer Unterbrechung
führte, eine Veränderung der Struktur aus diesem oder jenem
Grund erforderlich macht. Die Konfigurationssteuerung kann ferner auch dann mit Vorteil angewendet werden, wenn eine oder mehrere
Einheiten des Systems ausfallen.
In der zuletztgenannten Situation ist es wünschenswert, die katastrophale fehlerverursachende Einheit aus der Syetemstruktur
herauszunehmen, bevor sie die Arbeitsweise der anderen Einheiten nachteilig beeinflusst. Tritt die Fehlersituation in einer bestimmten Verarbeitungseinheit selbst auf, dann ist ea wesentlich,
daß die gegenwärtig von dieser Verarbeitungseinheit von der anderen Verarbeitungseinheit übernommen wird. Es ist daher in
dem erläuterten System eine weitere Möglichkeit vorgesehen, um dieser Eventualität zu begegnen.
Docket UK 967 025 0 0 9 8 3 7/1917
Die Feststellung, daß dem Fehler einer Verarbeitungseinheit
dadurch begegnet werden muß, daß die Aufgaben (Programmteile), die von der fehlerhaften Verarbeitungseinheit bearbeitet werden,
von der anderen Verarbeitungseinheit des Systems übernommen werden müssen, erfolgt dadurch, daß eine der Verarbeitungseinheiten
effektiv die Hauptverarbeitungseinheit für diese Aufgaben darstellt, während die andere von relativ geringerer Bedeutung
bei der Bearbeitung dieses Programmes ist. In dieser Situation ist das System in ein Hauptuntersystem und ein Nebenuntersystem
eingeteilt, in dem weitere Bits in den Konfigurationssteuerregistern (nicht dargestellt) der beiden Verarbeitungseinheiten, die jeweils einem System zugeordnet sind, eingestellt
werden. Diese Bits werden als Hilfsbits bezeichnet, und können
nur als Folge einer ESS-Instruktion im CCR einer Verarbeitungseinheit
eingestellt werden. Für die Hauptverarbeitungseinheit ist das Hilfsbit auf "O" geschaltet, während das betreffende
Hilfsbit der Nebenverarbeitungseinheit auf "1" steht. Das Auftreten eines irreparablen Fehlers in einer bestimmten Verarbeitungseinheit
führt zur Ausgabe eines Signales "Fehlfunktion möglich" durch diese Verarbeitungseinheit, die im Anschluß
daran ein Unterbrechungsunterprogramm einführt, das für diese Unterbrechungskategorie geeignet ist. Dies bedeutet effektiv,
daß das Überwachungsprogramm die Steuerung des Systems übernimmt. Es bedeutet ferner, daß bei dieser Gruppe von Umständen
das Hilfsbit der Nebenverarbeitungseinheit von einer Instruktion des flberwachungsprogramms auf seinen Zustand abgefragt wird.
Wenn das Hilfsbit eine "1" ist, was dann der Fall ist, wenn die überprüfte Verarbeitungseinheit die Nebenverarbeitungseinheit
ist, dann wird eine ESS-Instruktion ausgegeben, die bewirkt, daß die Nebenverarbeitungseinheit die Einheiten übernimmt, die
vorher der Hauptverarbeitungseinheit zugeteilt waren.
Wenn auf der SCB (ESS-Rückstelleitung) ein Rückstellbit vorliegt,
was dann der Fall ist, wenn das Torbit der annehmenden Verarbeitungseinheit
eine "1" (genannt positive ZSS) ist, dann wird eine Änderung im CCR verhindert. Diese Bedingung kann abgefühlt
und eine Einheitenrückstellung eingeleitet werden. Hierzu wird
Docket UK 967 025 0 0 9 8 3 7/1917
ein Rückstell-Verriegelungsschalter in der annehmenden Verarbeitungseinheit
eingestellt, wobei ferner auch eine Verarbeitungseinheitenrückstellung mit Hilfe eines Mikroprogramms einer
Rückstellung durch einen Schaltkreis folgt, um die Verarbeitungseinheit in ihren Anfangszustand zu versetzen. Dieses Verfahren
sollte zu einem normalen Stoppzustand führen, wenn vorausgesetzt wird, daß die Verarbeitungseinheit fehlerfrei arbeitet. Daraufhin
wird eine Systemsteuerinformation zu der ausführenden Verarbeitungseinheit übertragen, wenn dieser Zustand einmal erreicht
ist. Auf die Annahme eines ESS-Rückstellsignales hin wird eine
Verriegelungsschaltung "Rückstellsperre" eingestellt, um das Auftreten mehrfacher Rückstellungen von Systemverarbeitungseinheiten
zu verhindern. Diese "Rückstellsperre"-Verriegelungsschaltung wird nur zurückgestellt, wenn auf den manuellen Stoppstatus
übergegangen wird und ein Systemsteuer-Einschaltsignal übertragen wurde. Dieses ist deshalb erforderlich, weil die ES -Instruktion
während einer ESS-Rückstellung aufrechterhalten . d und sowohl
die Daten- als auch die Systemsteuerausgangr , »mg erregt bleibt.
Wenn jedoch wegen eines Fehlers der manuelle ;>toppzustand nicht
erreicht wird, dann tritt auch daraufhin die Systemsteuerung nicht in Kraft.
Zur Verbindung einer Verarbeitungseinheit und einer Speichereinheit
zu einem Untersystem ist eine Strukturierungs-Drucktaste vorgesehen, wobei die Information von den Konsoltasten für die
ESS-Instruktion verwendet wird. Diese Einrichtung ist besonders nach einem Stromausfall nützlich, wenn die vorhergehende Struktur
des Systems verloren ging. Die ESS-Instruktionen werden normalerweise
nach einem Speicherabruf der erforderlichen Daten- und Steuerinformation ausgegeben. In diesem Falle sind die Verarbeitungseinheiten
nicht mit den Speichereinheiten strukturiert. Eine Speichereinheit wird vielmehr mit Hilfe eines "Lade Speicher"·
Hebels an der Konsole der Verarbeitungseinheit strukturiert, wobei der Hebel die Speichereinheit anzeigt, die mit dieser Verarbeitungseinheit
zusammengeschaltet wird. Eine Strukturierung kann aber nur eintreten, wenn das Restrukturierungsbit dieser
Verarbeitungseinheit (RO oder Rl) im CCR auf "1" eingestellt ist. Docket UK 967 025 0 0 9 8 3 7/1917
Jede strukturierbare Einheit besitzt eine eingebaute Rückstellschaltung,
die von jeder Verarbeitungseinheit des Systems getriggert werden kann. Eine Rückstellung kann entweder eine
System- oder Untersystemrückstellung sein. Eine Untersystemrückstellung
beeinflusst Einheiten nicht, die sich außerhalb des Untersystems befinden, bezieht sich aber auf die Verarbeitungseinheit,
die das Rückstellsignal ausgibt. Ein Untersystem-Rückstellsignal wird nur angenommen, wenn das !Configurations register
dieser Einheit die Annahme des Signals von der ausgebenden Verarbeitungseinheit gestattet. Wenn dieses der Fall ist,
dann triggert das Untersystem-Rückstellsignal die Einheitenrückstellung. Darüberhinaus verändert aber eine Untersystemrückstellung
nicht den Inhalt der CCRs der Einheiten in dem Untersystem, da das Untersystem dann zu bestehen aufhören würde.
Jede System- und UnterSystemrückstellung besitzt zwei Leitungen.
Eine beliebige Einheit wird ein Systemrückstellsignal annehmen
und eine Einheitenrückstellung durchführen. Ferner wird sie ihr CCR in den Zustand zurückstellen, in dem die Einheit von irgendeiner
anderen Verarbeitungseinheit im System strukturiert werden kann. Die CCR-Rückstellung besteht darin, die Restrukturierungsbits
zu setzen und alle Torbits in diesem Register zurückzustellen. Die Systemrückstellung ermöglicht, daß alle strukturierbaren
Einheiten von einer beliebigen Verarbeitungseinheit in ein neues Untersystem restrukturiert werden.
Docket UK 967 025 0 0 9 8 3 7/1917
Claims (11)
1. Datenverarbeitungssystem mit mehreren Verarbeitungs- und peripheren Einheiten sowie einem gemeinsamen Vielfachleitungssystem zur Verbindung dieser Einheiten, dadurch gekennzeichnet, daß in jeder Einheit (PO, Pl, SO und Sl;
Fig. 3b) eine Konfigurationssteuerung (Fig. 4) vorgesehen ist, die auf ein Signalmuster (Strukturierungssignale) anspricht, das von einer der Verarbeitungseinheiten über das
Vielfachleitungssystem (3) übertragbar ist und bewirkt, daß die zugeordnete Einheit auf Instruktionen und Information
von anderen Einheiten in dem System anspricht oder nicht anspricht.
2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die KonfiguratIonssteuerung (Fig. 4) ein
Konfigurations-Steuerregister (CCR) besitzt, das über ÜND-Tore (5 bis 7, 11, 12 und 15) einstellbar ist, wodurch
die betreffende Einheit selektiv für das Ansprechen auf die von den anderen Verarbeitungseinheiten übertragenen Signalmuster vorbereitet wird.
3. Datenverarbeitungssystem nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Konfigurationssteuerung (Fig. 4)
auf die übertragenen Signalmuster auf zwei verschiedenen Wegen anspricht, um die zugeordnete Einheit in ein üntereystem zu
strukturieren oder um die zugeordnete Einheit außerhalb eines Untersyetems zu strukturieren, wobei diese Steuerung
in Abhängigkeit von der Einstellung einer Verriegelungeschal tung (17; Fig. 4) erfolgt.
4. Datenverarbeitungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die Einheiten gleichzeitig in mehrere Untersysteme strukturierbar sind.
5. Datenverarbeitungssystem nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Konfiguration·*
Docket UK 967 025 0 0 9 8 3 7/1917
Steuerregister (CCR; Fig. 4) mehrere Bitpositionen besitzt, wobei eine Position jeder der übrigen strukturierbaren Einheiten
in diesem System zugeordnet ist und ferner eine Anzahl weiterer Bitpositionen aufweist, die jeder Verarbeitungseinheit
des Systems zugeordnet ist, wobei diese weiteren Bits bestimmen, ob die zugeordnete Einheit auf die von einer bestimmten
Verarbeitungseinheit ausgegebenen Signalmuster ansprechen soll oder nicht.
6. Datenverarbeitungssystem nach Anspruch 5, dadurch gekennzeichnet,
daß das Konfigurations-Steuerregister (CCR; Fig. 3b)
jeder Verarbeitungseinheit (PO, Pl) eine weitere Bitposition besitzt, die einstellbar ist, um anzuzeigen, daß die
zugeordnete Verarbeitungseinheit in einer Hilfsbetriebsart
arbeitet, in der eine Schaltung auf das Vorliegen eines Hilfsbits und eines Signales "Fehler möglich" einer anderen
Verarbeitungseinheit anspricht, und die Ausgabe eines Signalmusters für die Strukturierung bewirkt, wobei die vorher
der anderen Verarbeitungseinheit zugeordneten Einheiten an die Hilfsverarbeitungseinheit angeschlossen werden.
7. Datenverarbeitungssystem nach einem oder mehreren der Ansprüche
1 bis 6, dadurch gekennzeichnet, daß die Konfigurationssteuerung (Fig. 4) eine Verarbeitungseinheit (PO, Pl)
auch in ein Untersystem strukturieren kann, zu dem sie nicht
gehört.
8. Datenverarbeitungssystem nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Konfigurationssteuerung Mittel
(8 bis 10, 13; Fig. 4) für die Rückstellung aller konfigurierbaren Einheiten und zur selektiven Rückstellung der
konfigurierbaren Einheiten von Untersystemen besitzt, wobei dieses in Übereinstimmung mit dem Vorliegen oder Nicht-,
vorliegen der erwähnten weiteren Bits in den Konfigurations-Steuerregistern
erfolgt und wobei die zuletzt genannten Mittel für die Rückstellung der Konfigurations-Steuerregister
Docket UK 967 025 0 0 9 8 3 7/1917
- 18 τ
der Einheiten in einem Untersystem nicht wirksam sind.
der Einheiten in einem Untersystem nicht wirksam sind.
9. Datenverarbeitungssystem nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Konfigurationssteuerung
(Fig. 4) Mittel für die Strukturierung ausgewählter Einheiten von der Konsole einer Verarbeitungseinheit
aus besitzt.
10. Datenverarbeitungssystem nach Anspruch 9, dadurch gekennzeichnet,
daß die ausgewählten Einheiten eine Verarbeitungseinheit und eine Speichereinheit aufweisen.
11. Datenverarbeitungssystem nach Anspruch 8, dadurch gekennzeichnet,
daß Mittel vorgesehen sind, die auf eine Rückstellbedingung ansprechen, um zu verhindern, daß aufeinanderfolgende
Rückstellsignale mehrfache Rückstellungen verursachen.
Docket UK 967 025 0 0 9 8 3 7/1917
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB912969 | 1969-02-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2007041A1 true DE2007041A1 (de) | 1970-09-10 |
Family
ID=9865918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702007041 Pending DE2007041A1 (de) | 1969-02-20 | 1970-02-17 | Automatisch strukturierbares Datenverarbeitungssystem |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS501853B1 (de) |
CA (1) | CA939073A (de) |
DE (1) | DE2007041A1 (de) |
FR (1) | FR2035679A5 (de) |
GB (1) | GB1238161A (de) |
NL (1) | NL7002382A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2321260A1 (de) * | 1972-05-12 | 1973-11-29 | Burroughs Corp | Mehrprogramm-datenverarbeitungsanlage mit dynamischer neuzuweisung von einheitenfunktionen |
EP0225022A2 (de) * | 1985-11-23 | 1987-06-10 | International Computers Limited | Vielfachknoten-Datenverarbeitungssystem |
WO1990007153A1 (en) * | 1988-12-22 | 1990-06-28 | Hughes Aircraft Company | Redundancy and testing techniques for ic wafers |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5489459U (de) * | 1977-12-08 | 1979-06-25 |
-
1969
- 1969-02-20 GB GB1238161D patent/GB1238161A/en not_active Expired
-
1970
- 1970-02-06 JP JP45010055A patent/JPS501853B1/ja active Pending
- 1970-02-16 CA CA074889A patent/CA939073A/en not_active Expired
- 1970-02-17 DE DE19702007041 patent/DE2007041A1/de active Pending
- 1970-02-19 FR FR7006053A patent/FR2035679A5/fr not_active Expired
- 1970-02-19 NL NL7002382A patent/NL7002382A/xx not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2321260A1 (de) * | 1972-05-12 | 1973-11-29 | Burroughs Corp | Mehrprogramm-datenverarbeitungsanlage mit dynamischer neuzuweisung von einheitenfunktionen |
EP0225022A2 (de) * | 1985-11-23 | 1987-06-10 | International Computers Limited | Vielfachknoten-Datenverarbeitungssystem |
EP0225022A3 (en) * | 1985-11-23 | 1989-06-28 | International Computers Limited | Multi-node data processing system |
WO1990007153A1 (en) * | 1988-12-22 | 1990-06-28 | Hughes Aircraft Company | Redundancy and testing techniques for ic wafers |
Also Published As
Publication number | Publication date |
---|---|
NL7002382A (de) | 1970-08-24 |
GB1238161A (de) | 1971-07-07 |
CA939073A (en) | 1973-12-25 |
JPS501853B1 (de) | 1975-01-22 |
FR2035679A5 (de) | 1970-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1279980C2 (de) | Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem | |
DE2321260C2 (de) | Multiprozessor-Datenverarbeitungsanlage mit mehreren rekonfigurierbaren Datenverarbeitungsgruppen | |
DE2714805C2 (de) | ||
DE1549522B1 (de) | Datenverarbeitungsanlage mit simultanverarbeitung mehrerer programme mittels mehrerer rechner | |
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE3300260C2 (de) | ||
DE2148847C3 (de) | Datenübertragungssteuerung zwischen Speichern und peripheren Geräten einer Datenverarbeitungsanlage | |
EP0010173B1 (de) | Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen | |
CH522921A (de) | Rechneranlage | |
EP0010194A1 (de) | Wartungsschnittstelleneinrichtung für eine datenverarbeitende Anlage mit einer zentralen Verarbeitungseinheit und mit einem Dienstprozessor und Verfahren zu ihrem Betrieb | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
DE1524209B2 (de) | Programmgesteuerte datenverarbeitungsanlage | |
DE2030812A1 (de) | Modulare Datenrechnersysteme | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2362010A1 (de) | Fehleralarm- und -ueberwachungsanlage und verfahren zur fehleralarmausloesung und fehlerueberwachung | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE2015971A1 (de) | Datenverarbeitungssystem zur Verarbeitung eines Stromes mehrfacher Operanden | |
DE3247801C2 (de) | ||
DE2461592C3 (de) | Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem | |
DE2335991B2 (de) | Schaltung zur Lenkung eines zur Unterbrechung einer von mehreren Befehls-Recheneinheiten auffordernden Signals | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle | |
DE2007041A1 (de) | Automatisch strukturierbares Datenverarbeitungssystem | |
DE2647367A1 (de) | Redundante prozessteueranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHW | Rejection |