DE19958062A1 - Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor - Google Patents

Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor

Info

Publication number
DE19958062A1
DE19958062A1 DE19958062A DE19958062A DE19958062A1 DE 19958062 A1 DE19958062 A1 DE 19958062A1 DE 19958062 A DE19958062 A DE 19958062A DE 19958062 A DE19958062 A DE 19958062A DE 19958062 A1 DE19958062 A1 DE 19958062A1
Authority
DE
Germany
Prior art keywords
layer
collector
produced
contact
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19958062A
Other languages
English (en)
Other versions
DE19958062C2 (de
Inventor
Reinhard Stengl
Thomas F Meister
Herbert Schaefer
Martin Franosch
Josef Boeck
Wolfgang Klein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19958062A priority Critical patent/DE19958062C2/de
Priority to PCT/EP2000/012112 priority patent/WO2001041205A1/de
Priority to EP00985129A priority patent/EP1234329A1/de
Priority to JP2001542379A priority patent/JP2003515953A/ja
Publication of DE19958062A1 publication Critical patent/DE19958062A1/de
Priority to US10/160,630 priority patent/US6635545B2/en
Application granted granted Critical
Publication of DE19958062C2 publication Critical patent/DE19958062C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

Der Bipolartransistor wird so erzeugt, daß ein Anschlußgebiet seiner Basis (B) mit einer Silizidschicht (SD) versehen wird, so daß ein Basiswiderstand des Bipolartransistors klein ist. Zwischen einem Emitter (E) und einem Kontakt (KE) des Emitters (E) und zwischen einem Anschlußgebiet (A) eines Kollektors (C) und einem Kontakt (K3) des Kollektors (C) wird keine Silizidschicht erzeugt. Die Basis (B) wird durch in situ dotierte Epitaxie in einem Bereich erzeugt, in dem eine erste isolierende Schicht (11) durch isotropes Ätzen so entfernt wird, daß das auf der ersten isolierenden Schicht (11) angeordnete Anschlußgebiet der Basis (B) unterätzt wird. Zur Vermeidung von Defekten eines Substrats (1), in dem der Bipolartransistor teilweise erzeugt wird, wird zum Strukturieren von Hilfsschichten (H1, H2) isotropes Ätzen verwendet, wobei selektiv zu darüber angeordneten Hilfsschichten (H2, SP) geätzt wird, die durch anisotropes Ätzen strukturiert werden.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Bipolartransistors.
Ein solches Verfahren ist beispielsweise in EP 0 535 350 B1 offenbart. Auf einem p-dotierten Substrat aus Silizium wird ein hoch n-dotiertes Anschlußgebiet eines Kollektors erzeugt. Über dem Abschlußgebiet des Kollektors wird der niedrig n- dotierter Kollektor aus Silizium aufgebracht. In dem Substrat wird eine isolierende Struktur erzeugt, die aus mit Isolati­ onsmaterial gefüllten Gräben und darunter angeordneten Chan­ nel-Stop-Gebieten, die hoch p-dotiert sind, besteht. Die iso­ lierende Struktur umgibt den zu erzeugenden Bipolartransistor seitlich innerhalb des Substrats. Auf dem Substrat werden ei­ ne erste SiO2-Schicht, darüber eine Polysiliziumschicht, dar­ über eine zweite SiO2-Schicht und darüber eine Schicht aus Siliziumnitrid erzeugt. Anschließend werden durch maskiertes Ätzen eine erste Vertiefung, die bis zur ersten isolierenden Schicht reicht, und eine zweite Vertiefung, die bis zum An­ schlußgebiet des Kollektors reicht, erzeugt. Zur Erzeugung einer Hilfsschicht wird Siliziumnitrid abgeschieden und rück­ geätzt, so daß seitliche Flächen der ersten Vertiefung und der zweiten Vertiefung von der Hilfsschicht bedeckt bleiben und Böden der Vertiefungen freigelegt werden. Anschließend wird SiO2 isotrop geätzt, so daß ein Teil der ersten SiO2- Schicht entfernt wird. Dabei wird der Kollektor unter der er­ sten Vertiefung freigelegt. Durch selektive Epitaxie wird der entfernte Teil der ersten SiO2-Schicht durch eine p-dotierte Basis ersetzt. Anschließend werden eine dritte SiO2-Schicht und eine zweite Polysiliziumschicht abgeschieden. Die zweite Polysiliziumschicht wird anisotrop selektiv zur dritten SiO2- Schicht rückgeätzt, so daß Spacer entstehen. Anschließend werden freiliegende Teile der dritten SiO2-Schicht durch isotropes Ätzen selektiv zu den Spacern entfernt. Anschlie­ ßend wird eine dritte Polysiliziumschicht abgeschieden und rückgeätzt, so daß in der ersten Vertiefung ein Emitter und in der zweiten Vertiefung ein Kontakt zum Kollektor erzeugt werden. Mit Hilfe von maskiertem Ätzen wird eine dritte Ver­ tiefung erzeugt, die bis zur ersten Schicht aus Polysilizium reicht. Anschließend wird leitendes Material abgeschieden und planarisiert, so daß in der ersten Vertiefung ein Kontakt zum Emitter, in der zweiten Vertiefung ein weiterer Kontakt zum Kollektor und in der dritten Vertiefung ein Kontakt zur Basis erzeugt werden.
Der sogenannte Basiswiderstand, welcher der Widerstand zwi­ schen der Basis und einer Leitung ist, die über den Kontakt zur Basis mit der Basis verbunden ist, bestimmt neben der Transitfrequenz und der Basiskollektorkapazität wichtige Kenngrößen des Bipolartransistors wie seine maximale Oszilla­ tionsfrequenz, seinen Gain, seine minimale Rauschzahl, seine Gatterverzögerungszeiten, etc. Vorzugsweise ist der Basiswi­ derstand klein.
Widerstände, die sich zwischen dem Emitter und einer damit verbundenen Leitung ("externer Emitterwiderstand") sowie zwi­ schen dem Kollektor und einer damit verbundenen Leitung ("externer Kollektorwiderstand") bilden, werden in integrier­ ten Schaltungsanordnungen gerne zur Realisierung von ohmschen Arbeitswiderständen verwendet. Diese Widerstände sollten also nicht zu klein sein.
Es ist bekannt, einen Grenzwiderstand zwischen Polysilizium und einem Metall dadurch zu verringern, daß das Polysilizium siliziert wird, d. h. mit einer Silizidschicht versehen wird.
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Herstellung eines Bipolartransistors anzugeben, bei dem der Basiswiderstand geringer als der externe Emitterwiderstand ist. Ferner soll ein Verfahren zur Herstellung einer inte­ grierten Schaltungsanordnung mit mindestens einem solchen Bi­ polartransistor angegeben werden.
Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines Bipolartransistors, bei dem in einem Substrat aus Halb­ leitermaterial ein von einem ersten Leitfähigkeitstyp dotier­ ter Kollektor erzeugt wird. Auf dem Substrat wird eine erste isolierende Schicht erzeugt, die den Kollektor bedeckt. Auf der ersten isolierenden Schicht wird eine Schicht aus von ei­ nem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotiertem Polysilizium erzeugt. Auf der Schicht aus Polysilizium wird eine zweite isolierende Schicht erzeugt. Eine erste Vertiefung wird erzeugt, die die zweite isolierende Schicht und die Schicht aus Polysilizium durch­ trennt und über dem Kollektor angeordnet ist. Nach Erzeugung der ersten Vertiefung werden eine erste Hilfsschicht und dar­ über eine zweite Hilfsschicht erzeugt, die so dünn sind, daß sie die erste Vertiefung nicht auffüllen. Die zweite Hilfs­ schicht wird anisotrop geätzt, bis die erste Hilfsschicht freigelegt wird. Die erste Hilfsschicht wird selektiv zur zweiten Hilfsschicht isotrop geätzt, bis ein Teil der ersten isolierenden Schicht freigelegt wird. Ein Teil der ersten isolierenden Schicht wird durch isotropes Ätzen selektiv zur ersten Hilfsschicht entfernt, so daß Teile der Schicht aus Polysilizium und Teile des Kollektors freigelegt werden. Durch selektive Epitaxie von vom zweiten Leitfähigkeitstyp insitu dotiertem Silizium wird der entfernte Teil der ersten isolierenden Schicht durch eine Basis ersetzt. Nach Erzeugung der Basis wird eine dritte Hilfsschicht erzeugt. Auf der dritten Hilfsschicht werden durch Abscheiden und Rückätzen von Material Spacer in der ersten Vertiefung erzeugt. Die dritte Hilfsschicht wird selektiv zu den Spacern isotrop ge­ ätzt. Die Basis wird anschließend freigelegt. Es werden vom ersten Leitfähigkeitstyp dotiertes Polysilizium und darüber eine Trennschicht abgeschieden und gemeinsam so strukturiert, daß ein von der Trennschicht bedeckter Emitter erzeugt wird, der teilweise in der ersten Vertiefung angeordnet ist, an die Basis angrenzt, und teilweise die zweite isolierende Schicht überlappt. Die zweite isolierende Schicht wird selektiv zur Trennschicht anisotrop geätzt, bis die Schicht aus Polysili­ zium freigelegt wird. Auf der Schicht aus Polysilizium aber nicht auf der Trennschicht wird eine Silizidschicht erzeugt. Auf der Silizidschicht wird ein Kontakt der Basis erzeugt. Die Trennschicht wird nach der Erzeugung der Silizidschicht mindestens teilweise entfernt, und es wird ein Kontakt des Emitters auf dem Emitter erzeugt.
Ferner wird die Aufgabe gelöst durch ein Verfahren zur Erzeu­ gung einer integrierten Schaltungsanordnung gemäß Anspruch 10.
Die Basis grenzt an die Schicht aus Polysilizium an. Zwischen der Schicht aus Polysilizium und dem Kontakt zur Basis ist die Silizidschicht angeordnet. Folglich ist der Basiswider­ stand im Vergleich zu einem Bipolartransistor ohne Silizid­ schicht kleiner.
Durch das isotrope Ätzen der ersten isolierenden Schicht wird die Schicht aus Polysilizium unterätzt. Die Unterätzung trägt zum Überlapp zwischen der Basis und dem Kollektor bei. Da die Unterätzung genau gesteuert werden kann, kann der Überlapp klein sein, so daß eine durch die Basis und den Kollektor ge­ bildete Kapazität sehr klein sein kann.
Aufgrund der Trennschicht bildet sich an horizontalen Flächen des Emitters kein Silizid. Da der Kontakt zum Emitter auf dem Emitter, d. h. auf einer horizontalen Fläche des Emitters, erzeugt wird, ist zwischen dem Kontakt zum Emitter und dem Emitter kein Silizid angeordnet. Der Widerstand, der durch den Emitter und durch den Kontakt zum Emitter gebildet wird und mindestens einen Teil des externen Emitterwiderstands bildet, ist folglich größer als der Basiswiderstand.
An seitlichen, freiliegenden Teilen des Emitters kann sich ein Silizid bilden. Dies stellt jedoch keinen Nachteil dar, da der Kontakt zum Emitter nicht an die seitlichen Teile des Emitters angrenzt.
Ein horizontaler Querschnitt des Emitters ist größer als ein horizontaler Querschnitt der ersten Vertiefung, so daß der Emitter teilweise die zweite isolierende Schicht überlappt. Zur Erzeugung des Emitters durch Strukturieren des Polysili­ ziums und der Trennschicht wird folglich eine Maske mit einer größeren Öffnung als die erste Vertiefung verwendet. Dies ist vorteilhaft, da eine Dejustierung der Maske bezüglich der er­ sten Vertiefung nicht zur Folge hat, daß sich innerhalb der ersten Vertiefung eine horizontale Fläche des Emitters bil­ det. Auf einer solchen horizontalen Fläche würde sich ein Si­ lizid bilden, da sie nicht von der Trennschicht bedeckt ist, so daß der Kontakt zum Emitter an Silizid angrenzen würde, was einen niedrigeren externen Emitterwiderstand zur Folge hätte.
Die zweite Hilfsschicht dient dazu, die Strukturierung der ersten Hilfsschicht durch isotropes Ätzen zu ermöglichen. Das isotrope Ätzen ist gegenüber anisotropem Ätzen vorteilhaft, da die erste Hilfsschicht nicht mit Ionen beschossen wird, die durch die erste isolierende Schicht in das Substrat ge­ langen könnten und dort Defekte hervorrufen könnten.
Die Strukturierung der zweiten Hilfsschicht durch anisotropes Ätzen ist weniger kritisch, da die dabei verwendeten Ionen zusätzlich zur ersten isolierenden Schicht auch durch die er­ ste Hilfsschicht durch müßten, um zum Substrat zu gelangen. Beim anisotropen Ätzen der zweiten Hilfsschicht werden folg­ lich weniger Defekte erzeugt als bei Strukturierung der er­ sten Hilfsschicht durch anisotropes Ätzen.
Das Analoge gilt für die dritte Hilfsschicht und für die Spacer. Dabei entspricht der dritten Hilfsschicht die erste Hilfsschicht und den Spacern die zweite Hilfsschicht.
Um einen externen Kollektorwiderstand zu erhalten, der größer ist als der Basiswiderstand, ist es vorteilhaft, folgende Verfahrensschritte vorzusehen:
Vor Erzeugung der ersten isolierenden Schicht wird ein An­ schlußgebiet des Kollektors in Form einer vergrabenen vom er­ sten Leitfähigkeitstyp dotierten Schicht gebildet, die unter dem Kollektor angeordnet ist und eine höhere Dotierstoffkon­ zentration als der Kollektor aufweist. Vor Erzeugung der er­ sten isolierenden Schicht wird im Substrat ein erster Kontakt des Kollektors erzeugt, der bis zum Anschlußgebiet des Kol­ lektors reicht.
Die erste isolierende Schicht wird so erzeugt, daß sie den ersten Kontakt des Kollektors bedeckt. Nach Erzeugung der zweiten isolierenden Schicht und vor Erzeugung der ersten Hilfsschicht wird eine zweite Vertiefung erzeugt, die im Be­ reich des ersten Kontakts des Kollektors bis zum ersten Kon­ takt des Kollektors reicht, außerhalb des Bereichs des ersten Kontakts des Kollektors bis zur ersten isolierenden Schicht reicht und neben der ersten Vertiefung angeordnet ist.
Beim anisotropen Ätzen der zweiten Hilfsschicht bedeckt eine Schutzmaske die zweite Vertiefung. Bei der Erzeugung des Emitters werden das Polysilizium und die Trennschicht so strukturiert, daß ein von der Trennschicht bedeckter zweiter Kontakt des Kollektors erzeugt wird, der in der zweiten Ver­ tiefung und auf dem ersten Kontakt des Kollektors angeordnet ist und teilweise die erste isolierende Schicht überlappt. Die Trennschicht auf dem zweiten Kontakt des Kollektors wird nach der Erzeugung der Silizidschicht auf der Schicht aus Po­ lysilizium mindestens teilweise entfernt. Anschließend wird ein dritter Kontakt des Kollektors auf dem zweiten Kontakt des Kollektors erzeugt.
Da horizontale Flächen des zweiten Kontakts des Kollektors von der Trennschicht bedeckt sind, kann sich darauf kein Si­ lizid bilden. Der dritte Kontakt wird folglich direkt auf dem zweiten Kontakt des Kollektors erzeugt, so daß der externe Kollektorwiderstand im Vergleich zu einem Bipolartransistor, bei dem ein Silizid zwischen dem zweiten Kontakt und dem dritten Kontakt des Kollektors angeordnet ist, groß ist.
Da der zweite Kontakt des Kollektors die erste isolierende Schicht überlappt, ist ein horizontaler Querschnitt des zwei­ ten Kontakts des Kollektors größer als ein horizontaler Quer­ schnitt des Teils der zweiten Vertiefung, der bis zum ersten Kontakt des Kollektors reicht. Bei der Strukturierung des Po­ lysiliziums und der Trennschicht zur Erzeugung des zweiten Kontakts des Kollektors kann folglich selbst bei Dejustierung einer dabei verwendeten Maske verhindert werden, daß inner­ halb des Teils der zweiten Vertiefung sich eine horizontale Fläche des zweiten Kontakts des Kollektors ausbildet. Auf ei­ ner solchen horizontalen Fläche würde sich ein Silizid bil­ den, da sie nicht von der Trennschicht bedeckt ist, so daß der dritte Kontakt des Kollektors an Silizid angrenzen würde, was einen niedrigeren externen Kollektorwiderstand zur Folge hätte.
Die Schutzmaske kann nach dem anisotropen Ätzen der zweiten Hilfsschicht und vor Erzeugung der Basis entfernt werden. Aufgrund der Schutzmaske wird die zweite Hilfsschicht über der zweiten Vertiefung beim anisotropen Ätzen der zweiten Hilfsschicht nicht entfernt, so daß der erste Kontakt des Kollektors bei der Erzeugung der Basis geschützt bleibt.
Alternativ wird beim anisotropen Ätzen der zweiten Hilfs­ schicht keine Schutzmaske verwendet. Dafür wird bei der Erzeugung der Basis eine Maske verwendet, die den ersten Kon­ takt des Kollektors bedeckt.
Die erste Vertiefung und die zweite Vertiefung können gleich­ zeitig oder nacheinander erzeugt werden.
Der Teil der zweiten Vertiefung, der bis zum ersten Kontakt des Kollektors reicht, kann durch maskiertes Ätzen nach Er­ zeugung des übrigen Teils der zweiten Vertiefung erzeugt wer­ den. Zur Erzeugung der zweiten Vertiefung wird also zunächst bis zur ersten isolierenden Schicht mit einer ersten Maske geätzt, und anschließend mit einer zweiten Maske bis zum er­ sten Kontakt des Kollektors.
Alternativ kann die zweite Vertiefung zum Beispiel wie folgt erzeugt werden:
Nach Erzeugung der ersten isolierenden Schicht und vor Erzeu­ gung der Schicht aus Polysilizium wird mittels maskiertem Ät­ zen der erste Kontakt des Kollektors freigelegt. Anschließend wird die Schicht aus Polysilizium erzeugt, so daß sie an den ersten Kontakt des Kollektors angrenzt. Die zweite Vertiefung kann nun in einem Schritt erzeugt werden, da die Schicht aus Polysilizium im Bereich des ersten Kontakts des Kollektors direkt an den ersten Kontakt des Kollektors angrenzt, aber außerhalb des Bereichs des ersten Kontakts des Kollektors an die erste isolierende Schicht angrenzt.
Die erste isolierende Schicht, die zweite isolierende Schicht und die zweite Hilfsschicht werden vorzugsweise aus SiO2 er­ zeugt. Die erste Hilfsschicht wird vorzugsweise aus Silizium­ nitrid erzeugt. In diesem Fall ist es vorteilhaft, auf der zweiten isolierenden Schicht eine Schutzschicht aus Silizium­ nitrid zu erzeugen. Die erste Vertiefung und die zweite Ver­ tiefung werden nach Erzeugung der Schutzschicht erzeugt. Die Schutzschicht wird vorzugsweise bei der Entfernung der ersten Hilfsschicht entfernt.
Die Schutzschicht wird bei der Entfernung der ersten Hilfs­ schicht angegriffen, da sowohl die Schutzschicht als auch die erste Hilfsschicht aus Siliziumnitrid bestehen und die erste Hilfsschicht durch isotropes Ätzen entfernt wird.
Beim anisotropen Ätzen der zweiten Hilfsschicht wird in der Regel die Schutzschicht teilweise freigelegt. Dies ist insbe­ sondere dann der Fall, wenn dabei keine Schutzmaske verwendet wird. Aber auch bei Verwendung der Schutzmaske, die bei­ spielsweise die zweite Vertiefung bedeckt, wird eine Öffnung der Schutzmaske vorzugsweise so groß gewählt, daß bei Deju­ stierung der Schutzmaske bezüglich der ersten Vertiefung die erste Vertiefung trotzdem freiliegt. Die Schutzschicht schützt anstelle der ersten Hilfsschicht Teile der zweiten isolierenden Schicht beim isotropen Ätzen der ersten isolie­ renden Schicht.
Für die aufgezählten Schichten können auch andere Materialien verwendet werden.
Vorzugsweise wird nach Erzeugung der Basis und vor Erzeugung der dritten Hilfsschicht eine dritte isolierende Schicht aus SiO2 erzeugt, die so dünn ist, daß die erste Vertiefung durch die dritte isolierende Schicht und durch die dritte Hilfs­ schicht nicht aufgefüllt wird. Die dritte Hilfsschicht wird vorzugsweise aus Siliziumnitrid erzeugt. Die Spacer werden vorzugsweise aus Polysilizium erzeugt, da Polysilizium sehr stark selektiv zu Siliziumnitrid trocken ätzbar ist. Die dritte Hilfsschicht wird selektiv zu den Spacern isotrop ge­ ätzt, bis die dritte isolierende Schicht freigelegt wird. An­ schließend wird die dritte isolierende Schicht selektiv zur dritten Hilfsschicht isotrop geätzt, bis die Basis freigelegt wird.
Nach der Erzeugung der Silizidschicht kann ein Zwischenoxid erzeugt werden, in dem ein erstes Kontaktloch, das bis zur Silizidschicht reicht, ein zweites Kontaktloch, das bis zum Emitter reicht und ein drittes Kontaktloch, das bis zum zwei­ ten Kontakt des Kollektors reicht, erzeugt werden. Im ersten Kontaktloch wird der Kontakt der Basis erzeugt. Im zweiten Kontaktloch wird der Kontakt des Emitters erzeugt. Im dritten Kontakt wird der dritter Kontakt des Kollektors erzeugt.
Die Trennschicht wirkt als Ätzstop bei der Erzeugung der un­ terschiedlich tiefen Kontaktlöcher im Zwischenoxid, so daß die Kontaktlöcher gleichzeitig erzeugt werden können, ohne daß der Emitter abgetragen wird. Nach Erzeugung der Kontakt­ löcher werden freigelegte Teile der Trennschicht entfernt.
Das Substrat besteht beispielsweise aus Silizium, Germanium oder SiGe.
Zur Vermeidung von Streulicht während der Belichtung von Pho­ tolack zur Erzeugung einer Photolackmaske, mit der die erste Vertiefung und/oder die zweite Vertiefung erzeugt werden, ist es vorteilhaft, vor Erzeugung der Photolackmaske eine Schicht aus amorphem Silizium abzuscheiden. Beim Ätzen der Schicht aus Polysilizium selektiv zu Siliziumnitrid zur Erzeugung der ersten Vertiefung wird die Schicht aus amorphem Silizium ent­ fernt.
Vorzugsweise wird vor Erzeugung der ersten isolierenden Schicht eine isolierende Struktur im Substrat erzeugt, die den Teil des zu erzeugenden Bipolartransistors, der im Sub­ strat angeordnet ist, seitlich umgibt. Ist der Bipolartransi­ stor Teil einer integrierten Schaltungsanordnung, so isoliert die isolierende Struktur den Bipolartransistor von anderen im Substrat angeordneten Halbleiterbauelementen der integrierten Schaltungsanordnung.
Die isolierende Struktur kann aus mit isolierendem Material gefüllten Isolationsgräben oder aus einer Isolation, die durch thermische Oxidation erzeugt wird, und einem darunterliegenden und daran angrenzenden Diffusionsgebiet bestehen. Das Diffusionsgebiet ist von einem zweiten, zum ersten Leit­ fähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotiert.
Wird für die integrierte Schaltungsanordnung ein weiterer Bi­ polartransistor erzeugt, dessen Leitfähigkeitstyp entgegenge­ setzt zum Leitfähigkeitstyp des Bipolartransistors ist, so werden zur Verringerung des Prozeßaufwands vorzugsweise Teile des Bipolartransistors und Teile des weiteren Bipolartransi­ stors gleichzeitig erzeugt.
Beispielsweise wird beim maskierten Ätzen der ersten isolie­ renden Schicht zum Freilegen des ersten Kontakts des Kollek­ tors ein weiterer Teil der ersten isolierenden Schicht im Be­ reich des weiteren Bipolartransistors entfernt. Durch die Er­ zeugung der Schicht aus Polysilizium wird der entfernte wei­ tere Teil der ersten isolierenden Schicht durch mindestens einen Teil eines Emitters des weiteren Bipolartransistors er­ setzt. Der Bipolartransistor ist ein npn-Bipolartransistor und der weitere Bipolartransistor ein pnp-Bipolartransistor. Alternativ ist der Bipolartransistor ein pnp- Bipolartransistor und der weitere Bipolartransistor ein npn- Bipolartransistor.
Die Basis weist eine niedrigere Dotierstoffkonzentration auf als die Schicht aus Polysilizium.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert.
Fig. 1 zeigt einen Querschnitt durch ein erstes Substrat, nachdem ein Anschlußgebiet eines Kollektors, ein Kol­ lektor, ein erster Kontakt des Kollektors, eine Iso­ lation, eine weitere Isolation, ein Diffusionsgebiet, eine erste isolierende Schicht, eine Schicht aus Po­ lysilizium, eine zweite isolierende Schicht, eine Schutzschicht, eine Schicht aus amorphem Silizium und eine erste Maske aus Photolack erzeugt wurden.
Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem eine erste Vertiefung und ein erster Teil einer zweiten Vertie­ fung erzeugt wurden.
Fig. 3 zeigt den Querschnitt aus Fig. 2, nachdem eine zwei­ te Maske aus Photolack und ein zweiter Teil der zwei­ ten Vertiefung erzeugt wurden.
Fig. 4 zeigt den Querschnitt aus Fig. 3, nachdem eine erste Hilfsschicht, eine zweite Hilfsschicht und eine Schutzmaske erzeugt wurden.
Fig. 5 zeigt den Querschnitt aus Fig. 4, nachdem die zweite Hilfsschicht und ein Teil der ersten isolierenden Schicht entfernt wurden, und eine Basis erzeugt wur­ de.
Fig. 6 zeigt den Querschnitt aus Fig. 5, nachdem die erste Hilfsschicht und die Schutzschicht entfernt wurden und eine dritte isolierende Schicht, eine dritte Hilfsschicht und Spacer erzeugt wurden.
Fig. 7 zeigt den Querschnitt aus Fig. 6, nachdem die Spacer und die dritte Hilfsschicht entfernt wurden und ein Emitter, ein zweiter Kontakt des Kollektors und eine Trennschicht erzeugt wurden.
Fig. 8 zeigt den Querschnitt aus Fig. 7, nachdem eine Sili­ zidschicht erzeugt wurde.
Fig. 9 zeigt den Querschnitt aus Fig. 8, nachdem ein Zwi­ schenoxid, ein Kontakt der Basis, ein Kontakt des Emitters, ein dritter Kontakt des Kollektors und Lei­ tungen erzeugt wurden.
Fig. 10 zeigt einen Querschnitt durch ein zweites Substrat, nachdem Anschlußgebiete von Kollektoren, Kollektoren, ein erster Kontakt zu einem der Kollektoren, eine Ba­ sis, eine Wanne, ein Anschlußgebiet zur Wanne, eine Isolation, eine weitere Isolation, Diffusionsgebiete, eine erste isolierende Schicht, eine erste Maske, ein zweiter Teil einer zweiten Vertiefung und weitere Vertiefungen erzeugt wurden.
Fig. 11 zeigt den Querschnitt aus Fig. 10, nachdem eine Schicht aus Polysilizium, eine zweite isolierende Schicht, eine Schutzschicht, eine Schicht aus amor­ phem Silizium und eine zweite Maske erzeugt wurden.
Fig. 12 zeigt den Querschnitt aus Fig. 11, nachdem eine er­ ste Vertiefung und ein erster Teil der zweiten Ver­ tiefung erzeugt wurden.
Die Figuren sind nicht maßstabsgerecht.
In einem ersten Ausführungsbeispiel ist als Ausgangsmaterial ein erstes Substrat 1 aus Silizium vorgesehen, das im Bereich einer Oberfläche des ersten Substrats 1 mit einer Dotier­ stoffkonzentration von ca. 1015 cm-3 p-dotiert ist.
Ein ca. 1500 nm dickes n-dotiertes Anschlußgebiet A eines Kollektors C grenzt an eine Oberfläche des ersten Substrats 1 an. Die Dotierstoffkonzentration des Anschlußgebiets A des Kollektors C beträgt ca. 1020 cm-3. Eine ca. 1500 nm dicke Epitaxieschicht, die auf dem Anschlußgebiet A des Kollektors C angeordnet ist, bildet den Kollektor C (siehe Fig. 1). Die Dotierstoffkonzentration des Kollektors C beträgt ca. 1017 cm-3.
Eine durch thermische Oxidation erzeugte Isolation I und ein darunter angeordnetes Diffusionsgebiet D umgeben das Anschlußgebiet A des Kollektors C seitlich. Bei der thermischen Oxidation wird zusätzlich zur Isolation I eine weitere Isola­ tion I' erzeugt, die über dem Anschlußgebiet A des Kollektors C angeordnet ist.
Das Diffusionsgebiet D wird durch Implantation erzeugt. Das Diffusionsgebiet D ist p-dotiert und weist eine Dotierstoff­ konzentration von ca. 1017 cm-3 auf.
Durch maskierte Implantation eines Teils des Anschlußgebiets A des Kollektors C wird ein erster Kontakt K1 des Kollektors C auf dem Anschlußgebiet A des Kollektors C erzeugt (siehe Fig. 1). Der erste Kontakt K1 des Kollektors C weist eine Dotierstoffkonzentration von ca. 1020 cm-3 auf und ist zwi­ schen der weiteren Isolation I' und einem Teil der Isolation I angeordnet.
Durch Abscheiden von SiO2 in einer Dicke von ca. 100 nm wird eine erste isolierende Schicht I1 erzeugt (siehe Fig. 1).
Durch Abscheiden von insitu p-dotiertem Polysilizium wird ei­ ne ca. 200 nm dicke Schicht aus Polysilizium P erzeugt. Die Dotierstoffkonzentration der Schicht aus Polysilizium P be­ trägt ca. 1021 cm-3.
Durch Abscheiden von SiO2 in einer Dicke von ca. 200 nm wird eine zweite isolierende Schicht I2 erzeugt.
Durch Abscheiden von Siliziumnitrid in einer Dicke von ca. 200 nm wird eine Schutzschicht SS erzeugt.
Durch Abscheiden von amorphem Silizium in einer Dicke von ca. 80 nm und von Siliziumnitrid in einer Dicke von ca. 40 nm wird eine Schicht aus amorphem Silizium und Siliziumnitrid ARC erzeugt (siehe Fig. 1).
Zur Erzeugung einer ersten Maske P1 aus Photolack wird Photo­ lack in einer Dicke von ca. 800 nm aufgebracht, belichtet und strukturiert. Die Schicht aus amorphem Silizium und Silizium­ nitrid ARC verhindert beim Belichten das Entstehen von Streu­ licht.
Mit Hilfe der ersten Maske P1 aus Photolack werden eine erste Vertiefung V1 und ein erster Teil einer zweiten Vertiefung V2 erzeugt, die bis zur ersten isolierenden Schicht I1 reichen.
Dazu wird zunächst bis zur Schicht aus Polysilizium P geätzt, die als Ätzstop wirkt. Die erste Maske P1 wird entfernt. An­ schließend wird Polysilizium selektiv zu SiO2 und Siliziumni­ trid anisotrop geätzt, so daß die Schicht aus Polysilizium P durchtrennt wird und die erste isolierende Schicht I1 als Ätzstop wirkt. Dabei wird die Schicht aus amorphem Silizium und Siliziumnitrid ARC entfernt.
Die erste Vertiefung V1 ist über dem Kollektor C angeordnet. Der erste Teil der zweiten Vertiefung V2 ist neben der ersten Vertiefung V1 und über dem ersten Kontakt K1 des Kollektors C angeordnet. Die erste Vertiefung V1 weist einen quadratischen horizontalen Querschnitt mit einer Seitenlänge von ca. 400 nm auf.
Die zweite Vertiefung V2 weist einen rechteckigen horizonta­ len Querschnitt auf, dessen Seitenlängen ca. 1300 nm und 400 nm betragen. Die erste Vertiefung V1 und die zweite Vertie­ fung V2 weisen einen Abstand von ca. 1,4 µm voneinander auf.
Mit Hilfe einer zweiten Maske P2 aus Photolack wird ein zwei­ ter Teil der zweiten Vertiefung V2 erzeugt, der bis zum er­ sten Kontakt K1 des Kollektors C reicht (siehe Fig. 3). Der zweite Teil der zweiten Vertiefung V2 ist zwischen der weite­ ren Isolation I' und der Isolation I angeordnet.
Die zweite Photolackmaske P2 wird entfernt.
Anschließend wird durch Abscheiden von Siliziumnitrid in ei­ ner Dicke von ca. 30 nm eine erste Hilfsschicht H1 erzeugt (siehe Fig. 4). Darüber wird zur Erzeugung einer zweiten Hilfsschicht H2 SiO2 in einer Dicke von ca. 80 nm abgeschie­ den.
Mit Hilfe einer Schutzmaske P3 aus Photolack, deren Öffnung einen größeren horizontalen Querschnitt als die erste Vertie­ fung V1 aufweist und über der ersten Vertiefung V1 angeordnet ist, wird die zweite Hilfsschicht H2 anisotrop geätzt, bis die erste Hilfsschicht H1 freigelegt wird. Die Schutzmaske P3 bedeckt dabei die zweite Vertiefung V2 (siehe Fig. 4).
Anschließend wird die Schutzmaske P3 entfernt. Freigelegte Teile der ersten Hilfsschicht H1 werden durch isotropes Ätzen mit zum Beispiel Phosphorsäure selektiv zur zweiten Hilfs­ schicht H2 entfernt. Dabei werden die Schutzschicht SS und die erste isolierende Schicht I1 teilweise freigelegt (siehe Fig. 5).
Durch isotropes Ätzen von SiO2 mit zum Beispiel NH3 + HF selek­ tiv zu Siliziumnitrid und zu Silizium wird ein Teil der er­ sten isolierenden Schicht I1, der auf dem Kollektor C ange­ ordnet ist und zwischen der weiteren Isolation I' und der Isolation I angeordnet ist, entfernt, so daß die Schicht aus Polysilizium P unterätzt und teilweise freigelegt wird. Die erste Hilfsschicht H1 und die Schutzschicht SS schützen dabei die zweite isolierende Schicht I2 sowie Teile der ersten iso­ lierenden Schicht I1, die im Bereich der zweiten Vertiefung V2 angeordnet sind. Beim isotropen Ätzen wird auch die zweite Hilfsschicht H2 entfernt.
Durch insitu dotierte selektive Epitaxie wird der entfernte Teil der ersten isolierenden Schicht I1 durch eine p-dotierte Basis B ersetzt (siehe Fig. 5). Die Basis B besteht im we­ sentlichen aus monokristallinem Silizium und nur in der Nähe der Schicht aus Polysilizium P aus polykristallinem Silizium. Die Dotierstoffkonzentration der Basis B beträgt ca. 1019 cm-3. Die Schicht aus Polysilizium P wirkt als Anschlußgebiet der Basis B.
Durch Ätzen mit zum Beispiel Phosphorsäure werden die erste Hilfsschicht H1 und die Schutzschicht SS entfernt.
Zur Erzeugung einer dritten isolierenden Schicht I3 wird SiO2 in einer Dicke von ca. 40 nm abgeschieden. Zur Erzeugung ei­ ner dritten Hilfsschicht H3 wird Siliziumnitrid in einer Dic­ ke von ca. 25 nm abgeschieden. Zur Erzeugung von Spacern SP wird Polysilizium in einer Dicke von ca. 130 nm abgeschieden und rückgeätzt, bis die dritte Hilfsschicht H3 freigelegt wird (siehe Fig. 6).
Die dritte Hilfsschicht H3 und die dritte isolierende Schicht I3 werden isotrop selektiv zu Polysilizium geätzt, bis die Basis B teilweise freigelegt wird (siehe Fig. 7). Anschlie­ ßend werden die Spacer SP und die dritte Hilfsschicht H3 durch isotropes Ätzen entfernt.
Anschließend wird vom ersten Leitfähigkeitstyp dotiertes Po­ lysilizium und darüber eine ca. 30 nm dicke Trennschicht T aus Siliziumnitrid abgeschieden und gemeinsam durch maskier­ tes anisotropes Ätzen so strukturiert, daß ein von der Trenn­ schicht T bedeckter Emitter E erzeugt wird, der teilweise in der ersten Vertiefung V1 angeordnet ist, an die dritte iso­ lierende Schicht I3 und an die Basis B angrenzt und die zwei­ te isolierende Schicht I2 teilweise überlappt, und ein von der Trennschicht T bedeckter zweiter Kontakt K2 des Kollek­ tors C erzeugt wird, der teilweise im zweiten Teil der zwei­ ten Vertiefung V2 angeordnet ist, an den ersten Kontakt K1 des Kollektors C angrenzt und die erste isolierende Schicht I1 teilweise überlappt (siehe Fig. 7). Die dritte isolieren­ de Schicht I3 trennt den Emitter E von der Schicht aus Poly­ silizium P.
Durch anisotropes Ätzen von SiO2 selektiv zu Siliziumnitrid wird die erste isolierende Schicht I1 geätzt, bis die Schicht aus Polysilizium P freigelegt wird. Im Bereich der zweiten Vertiefung V2 werden dabei die weitere Isolation I' und ein Teil der Isolation I freigelegt (siehe Fig. 8).
Anschließend wird eine Silizierung durchgeführt, so daß auf der Schicht aus Polysilizium P und an seitlichen Flächen des Emitters E und des zweiten Kontaktes K2 des Kollektors C eine Silizidschicht SD erzeugt wird (siehe Fig. 8).
Anschließend wird SiO2 abgeschieden und durch chemisch mecha­ nisches Polieren planarisiert, so daß ein ca. 1500 nm dickes Zwischenoxid Z erzeugt (siehe Fig. 9).
Durch maskiertes Ätzen werden ein erstes Kontaktloch, das bis zur auf der Schicht aus Polysilizium P angeordneten Silizid­ schicht SD reicht, ein zweites Kontaktloch, das bis zum Emit­ ter E reicht, und ein drittes Kontaktloch, das bis zum zwei­ ten Kontakt K2 des Kollektors C reicht, erzeugt. Dabei wird auch die Trennschicht T durchtrennt.
Durch Abscheiden von Wolfram und chemisch mechanischem Polie­ ren, bis das Zwischenoxid Z freigelegt wird, wird im ersten Kontaktloch ein Kontakt KB der Basis, im zweiten Kontaktloch ein Kontakt KE des Emitters und im dritten Kontaktloch ein dritter Kontakt K3 des Kollektors erzeugt.
Durch Abscheiden von AlCu in einer Dicke von ca. 400 nm und maskiertem Ätzen, werden Leitungen L erzeugt. Eine der Lei­ tungen L ist auf dem Kontakt KB der Basis B angeordnet. Eine andere der Leitungen L ist auf dem Kontakt KE des Emitters E angeordnet. Eine weitere der Leitungen L ist auf dem dritten K3 des Kollektors C angeordnet (siehe Fig. 9).
Durch das beschriebene Verfahren wird ein Bipolartransistor erzeugt, dessen Basiswiderstand aufgrund der Silizidschicht SD kleiner ist als sein externer Emitterwiderstand und als sein externer Kollektorwiderstand.
In einem zweiten Ausführungsbeispiel ist als Ausgangsmaterial ein zweites Substrat 2 aus Silizium vorgesehen.
Das zweite Substrat 2 ist im Bereich einer Oberfläche des zweiten Substrats 2 mit einer Dotierstoffkonzentration von ca. 1015 cm-3 p-dotiert.
Durch maskierte Implantation mit Phosphor wird eine n- dotierte Wanne W erzeugt, die eine Dotierstoffkonzentration von ca. 1017 cm-3 aufweist.
Durch maskierte Implantation wird im zweiten Substrat 2 ein n-dotiertes Anschlußgebiet AN eines Kollektors CN eines Bipo­ lartransistors erzeugt, der ca. 1800 nm neben der Wanne W an­ geordnet ist, ca. 1500 nm dick ist und eine Dotierstoffkon­ zentration von ca. 1020 cm-3 aufweist. Zugleich wird ein er­ ster Teil eines Anschlußgebiets X der Wanne W erzeugt, der in einem Randgebiet der Wanne W angeordnet ist (siehe Fig. 10)
Durch ganzflächige insitu n-dotierte Epitaxie wird eine ca. 1500 nm dicke Schicht erzeugt, die oberhalb des Anschlußge­ biets AN des Kollektors CN des Bipolartransistors den Kollek­ tor CN des Bipolartransistors bildet.
Durch eine zweite maskierte Implantation wird oberhalb der Wanne W in der epitaktisch aufgewachsenen Schicht eine ver­ grabene p-dotiertes Anschlußgebiet AP eines Kollektors CP ei­ nes weiteres Bipolartransistors erzeugt, der p-dotiert ist, ca. 650 nm unterhalb der Oberfläche der epitaktisch aufge­ wachsenen Schicht angeordnet ist und eine Dotierstoffkonzen­ tration von ca. 1018 cm-3 aufweist.
Wie im ersten Ausführungsbeispiel werden eine Isolation I", eine weitere Isolation I''', ein Diffusionsgebiet D' und ein erster Kontakt K1N des Kollektors CN des Bipolartransistors erzeugt (siehe Fig. 10). Bei der Erzeugung des ersten Kon­ takts K1N des Kollektors CN des Bipolartransistors, wird auf dem ersten Teil des Anschlußgebiets X der Wanne W ein zweiter Teil des Anschlußgebiets X der Wanne W erzeugt. Ferner wird durch Implantation über einem Teil des Anschlußgebiets AP des Kollektors CP des weiteres Bipolartransistors ein p-dotierter Kontakt K1P des Kollektors CP erzeugt, der eine Dotierstoff­ konzentration von ca. 1017 cm-3 aufweist.
Über dem Anschlußgebiet AP des Kollektors CP des weiteren Bi­ polartransistors wird durch Implantation der Kollektor CP des weiteren Bipolartransistors erzeugt, der ca. 150 nm unterhalb der Oberfläche der epitaktisch aufgewachsenen Schicht ange­ ordnet ist. Die Dotierstoffkonzentration des p-dotierten Kol­ lektors CP des weiteren Bipolartransistors beträgt ca. 3 . 1016 cm-3.
Ein Teil der epitaktisch aufgewachsenen Schicht, der auf dem Kollektor CP des weiteren Bipolartransistors angeordnet ist, wird zusätzlich so n-dotiert, daß er eine Dotierstoffkonzen­ tration von ca. 5 . 1018 cm-3 aufweist, und bildet eine Basis BP des weiteren Bipolartransistors.
Durch Abscheiden von SiO2 in einer Dicke von ca. 100 nm wird eine erste isolierende Schicht I1' erzeugt.
Mit Hilfe einer ersten Maske P1' aus Photolack wird ein zwei­ ter Teil einer zweiten Vertiefung V2' in der ersten isolie­ renden Schicht I1' erzeugt, der bis zum ersten Kontakt K1N des Kollektors CN des Bipolartransistors reicht. Ferner wer­ den weitere Vertiefungen V' erzeugt, die den Kontakt K1P des Kollektors CP des weiteren Bipolartransistors, die Anschluß­ gebiete X der Wanne W und die Basis BP des weiteren Bipolar­ transistors freilegen (siehe Fig. 10).
Die erste Maske P1' wird entfernt.
Anschließend werden wie im ersten Ausführungsbeispiel eine Schicht aus Polysilizium P', eine zweite isolierende Schicht I2', eine Schutzschicht SS', eine Schicht aus amorphem Sili­ zium und Siliziumnitrid ARC' und eine zweite Maske P2' aus Photolack, die der ersten Maske P1 aus Photolack des ersten Ausführungsbeispiels entspricht, erzeugt (siehe Fig. 11). Die zweite Maske bedeckt auch einen Bereich oberhalb der Ba­ sis BP des weiteren Bipolartransistors und den Kontakt K1P des Kollektors CP des weiteren Bipolartransistors.
Wie im ersten Ausführungsbeispiel werden mit Hilfe der zwei­ ten Maske P2' eine erste Vertiefung V1' und die zweite Ver­ tiefung V2' erzeugt, wobei der erste Kontakt K1P des Kollek­ tors CN des Bipolartransistors, ein Teil der Basis BP des weiteren Bipolartransistors und das Anschlußgebiets X der Wanne W freigelegt werden. Ein Teil der Schicht aus Polysili­ zium P', der in der ersten isolierenden Schicht I1' und auf der Basis BP des weiteren Bipolartransistors angeordnet ist, bildet einen Emitter EP des weiteren Bipolartransistors (sie­ he Fig. 12).
Der Bipolartransistor wird anschließend wie im ersten Ausfüh­ rungsbeispiel fertiggestellt. Dabei bedeckt die dritte Photo­ lackmaske bei der Strukturierung der ersten Hilfsschicht den weiteren Bipolartransistor.
Mit diesem Verfahren wird eine integrierte Schaltungsanord­ nung hergestellt, die den Bipolartransistor und den weiteren Bipolartransistor umfaßt, wobei der Bipolartransistor ein npn-Bipolartransistor ist und der weitere Bipolartransistor ein pnp-Bipolartransistor ist.
Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können Abmessungen der beschriebenen Schichten, Masken, Isolationen und Gebiete an die jeweiligen Erfordernisse angepaßt werden.

Claims (11)

1. Verfahren zur Herstellung eines Bipolartransistors,
  • - bei dem in einem Substrat (1) aus Halbleitermaterial ein von einem ersten Leitfähigkeitstyp dotierter Kollektor (C) erzeugt wird,
  • - bei dem auf dem Substrat (1) eine erste isolierende Schicht (I1) erzeugt wird, die den Kollektor (C) bedeckt,
  • - bei dem auf der ersten isolierenden Schicht (I1) eine Schicht (P) aus von einem zweiten, zum ersten Leitfähig­ keitstyp entgegengesetzten Leitfähigkeitstyp dotiertem Po­ lysilizium erzeugt wird,
  • - bei dem auf der Schicht (P) aus Polysilizium eine zweite isolierende Schicht (I2) erzeugt wird,
  • - bei dem eine erste Vertiefung (V1) erzeugt wird, die die zweite isolierende Schicht (I2) und die Schicht (P) aus Po­ lysilizium durchtrennt und über dem Kollektor (C) angeord­ net ist,
  • - bei dem nach Erzeugung der ersten Vertiefung (V1) eine er­ ste Hilfsschicht (H1) und darüber eine zweite Hilfsschicht (H2) erzeugt werden, die so dünn sind, daß sie die erste Vertiefung (V1) nicht auffüllen,
  • - bei dem die zweite Hilfsschicht (H2) anisotrop geätzt wird, bis die erste Hilfsschicht (H1) freigelegt wird,
  • - bei dem die erste Hilfsschicht (H1) selektiv zur zweiten Hilfsschicht (H2) isotrop geätzt wird, bis ein Teil der er­ sten isolierenden Schicht (I1) freigelegt wird,
  • - bei dem ein Teil der ersten isolierenden Schicht (I1) durch isotropes Ätzen selektiv zur ersten Hilfsschicht (H1) ent­ fernt wird, so daß Teile der Schicht (P) aus Polysilizium und Teile des Kollektors (C) freigelegt werden,
  • - bei dem durch selektive Epitaxie von vom zweiten Leitfähig­ keitstyp insitu dotiertem Silizium der entfernte Teil der ersten isolierenden Schicht (I1) durch eine Basis (B) er­ setzt wird,
  • - bei dem nach Erzeugung der Basis (B) eine dritte Hilfs­ schicht (H3) erzeugt wird,
  • - bei dem auf der dritten Hilfsschicht (H3) durch Abscheiden und Rückätzen von Material Spacer (SP) in der ersten Ver­ tiefung (V1) erzeugt werden,
  • - bei dem die dritte Hilfsschicht (H3) selektiv zu den Spacern (SP) isotrop geätzt wird und die Basis (B) freige­ legt wird,
  • - bei dem vom ersten Leitfähigkeitstyp dotiertes Polysilizium und darüber eine Trennschicht (T) abgeschieden und gemein­ sam so strukturiert werden, daß ein von der Trennschicht (T) bedeckter Emitter (E) erzeugt wird, der teilweise in der ersten Vertiefung (V1) angeordnet ist, an die Basis (B) angrenzt, und teilweise die zweite isolierende Schicht (I2) überlappt,
  • - bei dem die zweite isolierende Schicht (I2) selektiv zur Trennschicht (T) anisotrop geätzt wird, bis die Schicht (P) aus Polysilizium freigelegt wird,
  • - bei dem auf der Schicht (P) aus Polysilizium aber nicht auf der Trennschicht (T) eine Silizidschicht (SD) erzeugt wird,
  • - bei dem auf der Silizidschicht (SD) ein Kontakt (KB) der Basis (B) erzeugt wird,
  • - bei dem die Trennschicht (T) nach der Erzeugung der Sili­ zidschicht mindestens teilweise entfernt wird, und ein Kon­ takt (KE) des Emitters (E) auf dem Emitter (E) erzeugt wird.
2. Verfahren nach Anspruch 1,
  • - bei dem vor Erzeugung der ersten isolierenden Schicht (I1) ein Anschlußgebiet (A) des Kollektors (C) in Form einer vergrabenen vom ersten Leitfähigkeitstyp dotierten Schicht gebildet wird, die unter dem Kollektor (C) angeordnet ist und eine höhere Dotierstoffkonzentration als der Kollektor (C) aufweist,
  • - bei dem vor Erzeugung der ersten isolierenden Schicht (I1) im Substrat (1) ein erster Kontakt (K1) des Kollektors (C) erzeugt wird, der bis zum Anschlußgebiet (A) des Kollektors (C) reicht,
  • - bei dem die erste isolierende Schicht (I1) so erzeugt wird, daß sie den ersten Kontakt (K1) des Kollektors (C) bedeckt,
  • - bei dem nach Erzeugung der zweiten isolierenden Schicht (I2) und vor Erzeugung der ersten Hilfsschicht (H1) eine zweite Vertiefung (V2) erzeugt wird, die im Bereich des er­ sten Kontakts (K1) des Kollektors (C) bis zum ersten Kon­ takt (K1) des Kollektors (C) reicht, außerhalb des Bereichs des ersten Kontakts (K1) des Kollektors (C) bis zur ersten isolierenden Schicht (I1) reicht und neben der ersten Ver­ tiefung (V1) angeordnet ist,
  • - bei dem beim anisotropen Ätzen der zweiten Hilfsschicht (H2) eine Schutzmaske (P3) die zweite Vertiefung (V2) be­ deckt,
  • - bei dem bei der Erzeugung des Emitters (E) das Polysilizium und die Trennschicht (T) so strukturiert werden, daß ein von der Trennschicht (T) bedeckter zweiter Kontakt (K2) des Kollektors (C) erzeugt wird, der in der zweiten Vertiefung (V2) und auf dem ersten Kontakt (K1) des Kollektors (C) an­ geordnet ist und teilweise die erste isolierende Schicht (I1) überlappt,
  • - bei dem die Trennschicht (T) auf dem zweiten Kontakt (K2) des Kollektors (C) nach der Erzeugung der Silizidschicht (SD) mindestens teilweise entfernt wird, und ein dritter Kontakt (K3) des Kollektors (C) auf dem zweiten Kontakt (K2) des Kollektors (C) erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2,
  • - bei dem die erste isolierende Schicht (I1), die zweite iso­ lierende Schicht (I2) und die zweite Hilfsschicht (H2) aus SiO2 erzeugt werden,
  • - bei dem die erste Hilfsschicht (H1) aus Siliziumnitrid er­ zeugt wird,
  • - bei dem auf der zweiten isolierenden Schicht (I2) eine Schutzschicht (SS) aus Siliziumnitrid erzeugt wird,
  • - bei dem die erste Vertiefung (V1) und die zweite Vertiefung (V2) nach Erzeugung der Schutzschicht (SS) erzeugt werden,
  • - bei dem die Schutzschicht (SS) bei der Entfernung der er­ sten Hilfsschicht (H1) entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
  • - bei dem nach Erzeugung der Basis (B) und vor Erzeugung der dritten Hilfsschicht (H3) eine dritte isolierende Schicht (I3) aus SiO2 erzeugt wird, die so dünn ist, daß die erste Vertiefung (V1) durch die dritte isolierende Schicht (I3) und durch die dritte Hilfsschicht (H3) nicht aufgefüllt wird,
  • - bei dem die dritte Hilfsschicht (H3) aus Siliziumnitrid er­ zeugt wird,
  • - bei dem die Spacer (SP) aus Polysilizium erzeugt werden,
  • - bei dem die dritte Hilfsschicht (H3) selektiv zu den Spacern (SP) isotrop geätzt wird, bis die dritte isolieren­ de Schicht (I3) freigelegt wird,
  • - bei dem nach dem isotropen Ätzen der dritten Hilfsschicht (H3) die dritte isolierende Schicht (I3) selektiv zur drit­ ten Hilfsschicht (H3) isotrop geätzt wird, bis die Basis (B) freigelegt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4,
  • - bei dem nach Erzeugung der Silizidschicht (SD) ein Zwi­ schenoxid (Z) erzeugt wird,
  • - bei dem im Zwischenoxid (Z) ein erstes Kontaktloch, das bis zur Silizidschicht (SD) reicht, ein zweites Kontaktloch, das bis zum Emitter (E) reicht und ein drittes Kontaktloch, das bis zum zweiten Kontakt (K2) des Kollektors (C) reicht, erzeugt werden,
  • - bei dem im ersten Kontaktloch der Kontakt (KB) der Basis (B) erzeugt wird,
  • - bei dem im zweiten Kontaktloch der Kontakt (KE) des Emit­ ters (E) erzeugt wird,
  • - bei dem im dritten Kontaktloch der dritte Kontakt (K3) des Kollektors (C) erzeugt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
- bei dem das Substrat (1) aus Silizium besteht.
7. Verfahren nach einem der Ansprüche 1 bis 6,
  • - bei dem vor Erzeugung einer ersten Maske (P1), mit der die erste Vertiefung (V1) erzeugt wird, eine Schicht (ARC) aus amorphem Silizium abgeschieden wird,
  • - bei dem beim Ätzen der Schicht (P) aus Polysilizium zur Er­ zeugung der ersten Vertiefung (V1) die Schicht (ARC) aus amorphem Silizium entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7,
  • - bei dem vor Erzeugung der ersten isolierenden Schicht (I1) eine isolierende Struktur im Substrat (1) erzeugt wird, die den Teil des zu erzeugenden Bipolartransistors, der im Sub­ strat (1) angeordnet ist, seitlich umgibt.
9. Verfahren nach einem der Ansprüche 2 bis 8,
  • - bei dem nach Erzeugung der ersten isolierenden Schicht (I1') mittels maskiertem Ätzen der erste Kontakt (K1N) des Kollektors (CN) freigelegt wird,
  • - bei dem anschließend die Schicht (P') aus Polysilizium er­ zeugt wird, so daß sie an den ersten Kontakt (K1N) des Kol­ lektors (CN) angrenzt.
10. Verfahren zur Erzeugung einer integrierten Schaltungsan­ ordnung, der mindestens den Bipolartransistor umfaßt, nach Anspruch 9,
  • - bei dem beim maskierten Ätzen der ersten isolierenden Schicht (I1') zum Freilegen des ersten Kontakts (K1N) des Kollektors (CN) ein weiterer Teil der ersten isolierenden Schicht (I1') entfernt wird,
  • - bei dem durch die Erzeugung der Schicht (P') aus Polysili­ zium der entfernte weitere Teil der ersten isolierenden Schicht (I1') durch mindestens einen Teil eines Emitters (EP) eines weiteren Bipolartransistors ersetzt wird, dessen Leitfähigkeitstyp entgegengesetzt zum Leitfähigkeitstyp des Bipolartransistors ist.
DE19958062A 1999-12-02 1999-12-02 Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor Expired - Fee Related DE19958062C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19958062A DE19958062C2 (de) 1999-12-02 1999-12-02 Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
PCT/EP2000/012112 WO2001041205A1 (de) 1999-12-02 2000-12-01 Verfahren zur herstellung eines bipolartransistors und verfahren zur herstellung einer integrierten schaltungsanordnung mit einem solchen bipolartransistor
EP00985129A EP1234329A1 (de) 1999-12-02 2000-12-01 Verfahren zur herstellung eines bipolartransistors und verfahren zur herstellung einer integrierten schaltungsanordnung mit einem solchen bipolartransistor
JP2001542379A JP2003515953A (ja) 1999-12-02 2000-12-01 バイポーラトランジスタの製造方法およびバイポーラトランジスタを含む集積回路構造の製造方法
US10/160,630 US6635545B2 (en) 1999-12-02 2002-06-03 Method for fabricating a bipolar transistor and method for fabricating an integrated circuit configuration having such a bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19958062A DE19958062C2 (de) 1999-12-02 1999-12-02 Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor

Publications (2)

Publication Number Publication Date
DE19958062A1 true DE19958062A1 (de) 2001-07-05
DE19958062C2 DE19958062C2 (de) 2002-06-06

Family

ID=7931152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19958062A Expired - Fee Related DE19958062C2 (de) 1999-12-02 1999-12-02 Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor

Country Status (5)

Country Link
US (1) US6635545B2 (de)
EP (1) EP1234329A1 (de)
JP (1) JP2003515953A (de)
DE (1) DE19958062C2 (de)
WO (1) WO2001041205A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142690A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kontaktierung des Emitterkontakts einer Halbleitervorrichtung
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US7285470B2 (en) 2003-04-10 2007-10-23 Infineon Technologies Ag Method for the production of a bipolar semiconductor component, especially a bipolar transistor, and corresponding bipolar semiconductor component
US7719088B2 (en) 2003-04-23 2010-05-18 Infineon Technologies Ag High-frequency bipolar transistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683366B1 (en) * 2002-06-04 2004-01-27 Newport Fab, Llc Bipolar transistor and related structure
DE10328008B4 (de) * 2003-06-21 2008-04-03 Infineon Technologies Ag Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE10327709A1 (de) 2003-06-21 2005-01-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
DE102004053394B4 (de) * 2004-11-05 2010-08-19 Atmel Automotive Gmbh Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102004053393B4 (de) * 2004-11-05 2007-01-11 Atmel Germany Gmbh Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
US7638386B2 (en) * 2006-06-15 2009-12-29 Freescale Semiconductor, Inc. Integrated CMOS and bipolar devices method and structure
US7442616B2 (en) * 2006-06-15 2008-10-28 Freescale Semiconductor, Inc. Method of manufacturing a bipolar transistor and bipolar transistor thereof
US7611955B2 (en) * 2006-06-15 2009-11-03 Freescale Semiconductor, Inc. Method of forming a bipolar transistor and semiconductor component thereof
WO2008026175A1 (en) * 2006-08-31 2008-03-06 Nxp B.V. Method of manufacturing a bipolar transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127455B2 (ja) * 1990-08-31 2001-01-22 ソニー株式会社 半導体装置の製法
JPH04373133A (ja) * 1991-06-24 1992-12-25 Hitachi Ltd 半導体装置
DE59209978D1 (de) * 1991-09-23 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Transistors
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
JP2630237B2 (ja) * 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
JP3646387B2 (ja) * 1996-01-19 2005-05-11 ソニー株式会社 バイポーラトランジスタ
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
KR100245813B1 (ko) * 1997-05-28 2000-03-02 윤종용 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142690A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kontaktierung des Emitterkontakts einer Halbleitervorrichtung
US7285470B2 (en) 2003-04-10 2007-10-23 Infineon Technologies Ag Method for the production of a bipolar semiconductor component, especially a bipolar transistor, and corresponding bipolar semiconductor component
US7719088B2 (en) 2003-04-23 2010-05-18 Infineon Technologies Ag High-frequency bipolar transistor
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2003515953A (ja) 2003-05-07
WO2001041205A1 (de) 2001-06-07
DE19958062C2 (de) 2002-06-06
US6635545B2 (en) 2003-10-21
EP1234329A1 (de) 2002-08-28
US20020168829A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19958062C2 (de) Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
EP1138085A2 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
EP1692720A2 (de) Komplement re bipolar-halbleitervorrichtung
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP1129482A1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE10005442A1 (de) Bipolartransistor
EP1279191B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE69901752T2 (de) Methode zur Herstellung eines Bipolartransistors mit Eigenschaften zur Unterdrückung der Verschlechterung von Transistor-Charakteristiken
DE19845790B4 (de) Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
DE2657822C2 (de)
DE19742624A1 (de) Herstellverfahren für einen vertikalen Bipolartransistor
DE2656158C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee