DE19957120A1 - Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung - Google Patents

Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung

Info

Publication number
DE19957120A1
DE19957120A1 DE1999157120 DE19957120A DE19957120A1 DE 19957120 A1 DE19957120 A1 DE 19957120A1 DE 1999157120 DE1999157120 DE 1999157120 DE 19957120 A DE19957120 A DE 19957120A DE 19957120 A1 DE19957120 A1 DE 19957120A1
Authority
DE
Germany
Prior art keywords
integrated circuit
integrated
byte
circuit arrangement
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1999157120
Other languages
English (en)
Inventor
Andreas Kux
Michael Smola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999157120 priority Critical patent/DE19957120A1/de
Priority to PCT/DE2000/004214 priority patent/WO2001039112A1/de
Publication of DE19957120A1 publication Critical patent/DE19957120A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine vertikale Schaltungsanordnung mit mindestens zwei übereinanderliegend angeordneten integrierten Schaltungen vorgesehen. Diese sind miteinander verschaltet, wobei auf jedem der integrierten Teilschaltungen digitale Speichereinrichtungen ausgebildet sind. Diese sind so zugeordnet, dass ein abzuspeicherndes Byte in vorbestimmte Bitgruppen aufgeteilt wird und jeweils eine Bitgruppe eines Bytes in der digitalen Speichereinrichtung einer unterschiedlichen integrierten Teilschaltung abgespeichert wird.

Description

Die Erfindung betrifft eine vertikal integrierte Schaltungsanordnung gemäß Patentanspruch 1 und ein Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung.
Aus der DE 195 11 775 C1 ist eine vertikal integrierte Schaltungsanordnung bekannt. Bei der dargestellten Anordnung sind zwei Halbleiterchips übereinanderliegend angeordnet. Gemäß der in Fig. 1 in diesem Dokument dargestellten Anordnung ist es bekannt, zwei integrierte Halbleiterchips übereinanderliegend anzuordnen, wobei die Seiten mit der aktiven Oberfläche in die gleiche Richtung ausgerichtet sind. Die Verbindung zwischen den beiden Halbleiterchips erfolgt in Draht-Bondtechnik.
Nach Fig. 2 dieses Dokumentes sind die beiden dargestellten Halbleiterchips mit ihren aktiven Flächen zueinander ausgerichtet. Um die beiden Halbleiterchips miteinander zu verbinden, werden hierbei höckerähnliche Kontaktelemente vorgesehen. Die dargestellte Anordnung wird unter anderem dafür verwendet, um die Analyse der Schaltung oder deren verarbeiteten Inhalte zu erschweren. Dies erfolgt dadurch, dass der obere Chip auf dem unteren Chip in einem Bereich angeordnet wird, der von aussen nach Möglichkeit nicht zugänglich sein soll. Um einen solchen Schutz zu vervollständigen ist es zumindest gemäss firmeninternem Stand der Technik bekannt, dass überprüft wird, ob die beiden die vertikale Integration ausmachenden Halbleiterchips miteinander in Kontakt stehen. Sobald ein Auftrennen erfolgt ist, kann eine solche Schaltung gesperrt werden. Es ist leicht zu erkennen, dass insbesondere bei der im genannten Dokument in Fig. 2 dargestellten Anordnung es sehr schwierig ist, ein solches Auftrennen durchzuführen, ohne daß dies erkannt wird.
Es hat sich jedoch gezeigt, dass bisher für jede Schutzmassnahme ein Verfahren entwickelt wurde, um diese zu unterlaufen. Es bestehen daher fortlaufend Bestrebungen, Schutzmassnahmen, sofern sie notwendig sind, durch neue Schutzmassnahmen zu ergänzen und nach Möglichkeit miteinander zu verkoppeln, um somit das Ausspähen von Dateninhalten zu erschweren.
Es ist daher Aufgabe der Erfindung eine vertikal integrierte Schaltung vorzusehen, bei der der Schutz vor nicht erlaubtem Zugriff auf Schaltungsteile, darin verarbeiteten bzw. gespeicherten Daten oder deren Manipulation zu unterbinden. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren zum Betreiben einer solchen vertikal integrierten Schaltung vorzusehen.
Diese Aufgabe wird erfindungsgemäss mit dem im Patentanspruch 1 bzw. Patentanspruch 4 angegebenen Massnahmen bzw. Mitteln gelöst.
Insbesondere dadurch, dass ein abzuspeicherndes Byte in vorbestimmte Bitgruppen aufgeteilt wird und jeweils eine Bitgruppe eines Bytes in die digitale Speichereinrichtung einer unterschiedlichen integrierten Teilspeichereinrichtung abgespeichert wird, werden abzuspeichernde Daten in der vertikal integrierten Schaltungsanordnung so verteilt, dass ein unberechtigter Zugriff auf die vertikal integrierte Schaltung, insbesondere wenn diese in ihre vertikalen Bestandteile zerlegt ist, auch bei stark vergrössertem Aufwand erschwert ist.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Ansprüchen angegeben. Insbesondere dadurch, dass die Durchkontaktierung zwischen zwei integrierten Teilschaltungen durch zumindest eine der integrierten Teilschaltungen mittels einer Datenleitung hindurch erfolgt, wird zum einen das Ausbilden von Draht- Bondverbindungen verhindert, über die derartige unerlaubte Zugriffe einfach durchzuführen sind, und zum anderen ein unberechtigter Zugriff ohne das Zerlegen der vertikal integrierten Schaltungsanordnung in ihre Bestandteile stark erschwert ist. Dabei erweist sich das direkte übereinander Anordnen von Speichereinrichtungen als vorteilhaft.
Weiterhin führt das Spiegeln der Bitfolge von zu einem Byte zugehörigen Blöcken zu einem erschwerten unberechtigten Zugang oder Manipulation der in der vertikal integrierten Schaltung abgespeicherten oder vorhandenen Daten.
Im nachfolgenden wird die Erfindung unter Bezugnahme auf die Zeichnung im einzelnen erläutert.
Es zeigen:
Fig. 1 eine perspektivische Ansicht einer vertikal integrierten erfindungsgemässen Schaltungsanordnung und
Fig. 2 das in Fig. 1 dargestellte Ausführungsbeispiel im Schnitt.
In Fig. 1 ist schematisch eine perspektivische Ansicht einer erfindungsgemässen vertikalen integrierten Schaltungsanordnung dargestellt. Bei dieser Darstellung wurden externe Anschlüsse und Elemente, die die Erfindung nicht weiter betreffen, für eine bessere Übersicht weggelassen. Es ist ein erster Halbleiterchip 1 auf einem zweiten Halbleiterchip 2 angeordnet, zusammen eine vertikal integrierte Schaltungsanordnung 3 bilden. In Fig. 1 ist ein erster Speicherbereich 4 an der Oberfläche des ersten Halbleiterchip 1 dargestellt.
Gemäß der Schnittansicht nach Fig. 2 ist an der Oberfläche des zweiten Halbleiterchip 2 ebenfalls ein Speicherbereich, nämlich der zweite Speicherbereich 6 angeordnet. In dem hier dargestellten Ausführungsbeispiel sind die beiden Speicherbereiche 1 und 2 mittels einer Datenleitung 5 verbunden. Wie zu sehen ist, geht die Datenleitung 5 durch den ersten Halbleiterchip 1 hindurch. Es handelt sich hierbei um eine sogenannte "Via"-Verbindung, die durch eine in den stark gedünnten Halbleiterchip geätzte Öffnung hindurch ausgebildet ist.
Im Betrieb ist nunmehr vorgesehen, dass ein abzuspeicherndes Byte in einen ersten Block und in einen zweiten Block von jeweils vier Bit zerlegt wird. Dabei werden in der Folge die Bits 1 bis 4 im ersten Speicherbereich 4 und die Bits 5 bis 8 im zweiten Speicherbereich 6 abgespeichert. Dabei ist vorgesehen, dass vorteilhafterweise die Blöcke nicht an einer beliebigen Stelle im jeweiligen Speicherbereich abgespeichert werden. Es ist vielmehr vorteilhaft, wenn die Bits 1 bis 4 wirklich physikalisch über den Bits 5 bis 8 abgespeichert werden. Eine derartige Vorgehensweise erschwert den unberechtigten Zugriff dadurch, dass bei einer Analyse der Bits im zweiten Halbleiterchip 2 dazu führen kann, dass die darüberliegenden Bits im ersten Halbleiterchip 1 beschädigt werden.
Eine weitere Möglichkeit die unerlaubte Analyse abgelegter bzw. gespeicherter Daten in der dargestellten vertikal integrierten Schaltungsanordnung zu erschweren erfolgt dadurch, dass ein Codieren der Bits erfolgt. Eine Möglichkeit hierzu ist es, die Bitfolge zu spiegeln. Dies bedeutet im einzelnen, dass im zweiten Halbleiterchip 2 unter dem Bit 1 das Bit 8, unter Bit 2 das Bit 7, unter Bit 3 das Bit 6 und unter Bit 4 das Bit 5 abgespeichert werden. Darüberhinausgehend sind eine Vielzahl weiterer Codiermöglichkeiten gegeben.
Für den Fall, dass mehr als zwei Halbleiterchips zu einer vertikal integrierten Schaltungsanordnung zusammengesetzt sind, bietet es sich an, daß ein abzuspeicherndes Byte ebenfalls in mehr als zwei Blöcke zerlegt wird. Weiterhin sei noch darauf hingewiesen, dass die Erfindung nicht auf die Anwendung in Silizium-Technologie beschränkt ist. Vielmehr sind auch integrierte Schaltungen in Polymer-Technologie hierfür analog leicht anwendbar.
Als Extremlösung kann ein Byte, in die 8 Bits zerlegt, auf 8 vertikal übereinanderliegende Chips, die vertikal miteinander verbunden wird, verteilt abgespeichert werden.

Claims (7)

1. Vertikal integrierte Schaltungsanordnung mit zumindest zwei übereinander liegend angeordneten integrierten Teilschaltungen (1, 2), die miteinander verschaltet sind, wobei auf jedem der integrierten Teilschaltungen (1, 2) eine digitale Speichereinrichtungen (4, 6) ausgebildet ist, die so zugeordnet sind, dass ein abgespeichertes Byte in vorbestimmte Bitgruppen aufgeteilt ist und jeweils eine Bitgruppe eines Bytes in jeweils einer digitalen Speichereinrichtung (4, 5) der integrierten Teilschaltung (1, 2) abgespeichert ist.
2. Integrierte Schaltungsanordnung nach Anspruch 1, wobei zumindest eine Datenleitung (5) von der oberen integrierten Teilschaltung (1) durch diese zur unteren integrierten Teilschaltung (2) führt.
3. Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die digitalen Speichereinrichtungen (4, 6) verschiedener integrierter Teilschaltungen (1, 2) direkt übereinanderliegend angeordnet sind.
4. Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung, bei dem Daten abgespeichert werden, bestehend aus den Schritten:
  • - byteweises Aufteilen der Daten,
  • - zerlegen eines Bytes in mehrere Blöcke,
  • - abspeichern jedes der Blöcke eines Bytes in einer zugeordneten Teilschaltung der vertikal integrierten Schaltung.
5. Verfahren nach Anspruch 4, bei dem die Datenblöcke nach vorbestimmten Verfahren aufgeteilt werden.
6. Verfahren nach Anspruch 5, bei dem die Datenblöcke eines Bytes in übereinanderliegenden integrierten Schaltungen angeordnet sind.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Bitfolge eines nachfolgenden Blockes bezüglich des vorhergehenden Blockes gespiegelt wird.
DE1999157120 1999-11-26 1999-11-26 Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung Withdrawn DE19957120A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1999157120 DE19957120A1 (de) 1999-11-26 1999-11-26 Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung
PCT/DE2000/004214 WO2001039112A1 (de) 1999-11-26 2000-11-27 Vertikal integrierte schaltungsanordnung und verfahren zum betreiben einer vertikal integrierten schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999157120 DE19957120A1 (de) 1999-11-26 1999-11-26 Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE19957120A1 true DE19957120A1 (de) 2001-05-31

Family

ID=7930537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999157120 Withdrawn DE19957120A1 (de) 1999-11-26 1999-11-26 Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE19957120A1 (de)
WO (1) WO2001039112A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202284A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202283A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202282A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202280A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
WO2019158629A2 (de) 2018-02-14 2019-08-22 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen bearbeiten bogenförmiger substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644547A2 (de) * 1993-09-13 1995-03-22 International Business Machines Corporation Integrierter Multichipspeichermodul, Struktur und Herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2727227B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
DE19515188C2 (de) * 1995-04-25 1998-02-19 Siemens Ag Chip-Abdeckung
KR100203145B1 (ko) * 1996-06-29 1999-06-15 김영환 반도체 메모리 소자의 뱅크 분산 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644547A2 (de) * 1993-09-13 1995-03-22 International Business Machines Corporation Integrierter Multichipspeichermodul, Struktur und Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202284A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202283A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202282A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
DE102018202280A1 (de) 2018-02-14 2019-08-14 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen Bearbeiten bogenförmiger Substrate
WO2019158629A2 (de) 2018-02-14 2019-08-22 Koenig & Bauer Ag Maschinenanordnung zum sequentiellen bearbeiten bogenförmiger substrate

Also Published As

Publication number Publication date
WO2001039112A1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
DE2843144C2 (de)
DE102013111506B3 (de) Steckverbinder mit Verrastungssystem
DE102005003390B4 (de) Substrat für ein FBGA-Halbleiterbauelement
DE102004063487A1 (de) Siegeleinrichtung
DE19961791C2 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE19957120A1 (de) Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
EP1145315A1 (de) Vertikal integrierte halbleiteranordnung
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE10128770A1 (de) Verfahren zum Übertragen von Daten in ein Speicherzellenfeld und Schaltungsanordnung
DE69024167T2 (de) Halbleiterspeicheranordnung
WO2003013210A1 (de) Verfahren zum prüfen eines chips mit einem gehäuse und zum bestücken einer platine mit dem gehäuse
DE4417670A1 (de) Verbessertes TAB-Band
DE69129445T2 (de) Integrierte halbleiterschaltungsanordnung
DE10132668B4 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung
DE60121820T2 (de) Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form
DE102013224060A1 (de) Erschweren von optischem Reverse Engineering
CH714248B1 (de) Mehrteiliges Gehäuse für Verbrauchszähler sowie Sicherungseinrichtung für mehrteilige Gehäuse.
EP0723668B1 (de) Anordnung zum prüfen eines gateoxids
DE19633549C2 (de) Integrierte Schaltung mit einer sich zumindest teilweise über einen Sägekanal hinweg erstreckenden Schutzschicht
EP1468398B1 (de) Trägersubstrat für ein chipmodul, chipmodul und chipkarte
DE19919904A1 (de) Anordnung von Dateneingabe-/-Ausgabeschaltungen zur Verwendung in einem Halbleiterspeicherbauelement
DE10338675A1 (de) Reserve-Eingangs-/Ausgangs-Puffer
WO2000041242A1 (de) Halbleiteranordnung
DE102014226879B4 (de) Halbleiterlogikbauelement mit verschleierter Vergleichslogik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee