DE19948901B4 - Field effect controllable semiconductor device - Google Patents

Field effect controllable semiconductor device Download PDF

Info

Publication number
DE19948901B4
DE19948901B4 DE1999148901 DE19948901A DE19948901B4 DE 19948901 B4 DE19948901 B4 DE 19948901B4 DE 1999148901 DE1999148901 DE 1999148901 DE 19948901 A DE19948901 A DE 19948901A DE 19948901 B4 DE19948901 B4 DE 19948901B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor body
conductivity type
zones
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999148901
Other languages
German (de)
Other versions
DE19948901A1 (en
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999148901 priority Critical patent/DE19948901B4/en
Priority to PCT/EP2000/009962 priority patent/WO2001028002A1/en
Publication of DE19948901A1 publication Critical patent/DE19948901A1/en
Application granted granted Critical
Publication of DE19948901B4 publication Critical patent/DE19948901B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Abstract

Halbleiterbauelement das folgende Merkmale aufweist:
– einen Halbleiterkörper (2) mit einer Leitungszone (4) eines ersten Leitungstyps, Anschlußzonen (6) des ersten Leitungstyps, zwischen den Anschlußzonen (6) und der Leitungszone (4) angeordnete Kanalzonen (8) eines zweiten Leitungstyps die im Bereich einer Oberfläche des Halbleiterkörpers (2) ausgebildet sind, und mit einer Vielzahl von beabstandet zueinander in der Leitungszone angeordneten Bereichen (10) des zweiten Leitungstyps,
– eine isoliert gegenüber den Kanalzonen (8) angeordnete Steuerelektrode (20),
dadurch gekennzeichnet, dass
– ein in dem Halbleiterkörper (2) angeordnetes Injektionsgebiet (16) des zweiten Leitungstyps, das an eine Ladungsquelle angeschlossen ist und das im Bereich derselben Oberfläche des Halbleiterkörpers (2) wie die Kanalzonen (6) angeordnet ist,
das Injektionsgebiet beabstandet zu den Kanalzonen (6) angeordnet ist und dass ein Gebiet (30) des zweiten Leitungstyps, das an eine oberhalb des Halbleiterkörpers (2) angeordnete Feldplatte (32) angeschlossen ist, zwischen der Kanalzone (8) und dem Injektionsgebiet (16) angeordnet...Semiconductor device having the following features:
A semiconductor body (2) having a conduction zone (4) of a first conduction type, junction zones (6) of the first conduction type, channel zones (8) of a second conduction type arranged between the junction zones (6) and the conduction zone (4) and located in the region of a surface of the Semiconductor body (2) are formed, and having a plurality of spaced apart in the line zone regions arranged (10) of the second conductivity type,
A control electrode (20) arranged in isolation with respect to the channel zones (8),
characterized in that
An injection region (16) of the second conductivity type arranged in the semiconductor body (2), which is connected to a charge source and which is arranged in the region of the same surface of the semiconductor body (2) as the channel regions (6),
the injection area is arranged at a distance from the channel zones (6), and in that a region (30) of the second conductive type, which is connected to a field plate (32) arranged above the semiconductor body (2), is arranged between the channel zone (8) and the injection zone (16 ) ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement das folgende Merkmale aufweist:

  • – einen Halbleiterkörper mit einer Leitungszone eines ersten Leitungstyps, einer Anschlußzone des ersten Leitungstyps, einer zwischen der Anschlußzone und der Leitungszone (4) angeordneten Kanalzone eines zweiten Leitungstyps und mit einer Vielzahl von beabstandet zueinander in der Leitungszone angeordneten Bereichen des zweiten Leitungstyps,
  • – eine isoliert gegenüber der Kanalzone angeordnete Steuerelektrode.
The present invention relates to a semiconductor device having the following features:
  • A semiconductor body having a conduction zone of a first conductivity type, a junction region of the first conduction type, one between the junction zone and the conduction zone ( 4 ) arranged channel region of a second conductivity type and with a plurality of spaced apart in the line region regions of the second conductivity type,
  • - An isolated with respect to the channel zone arranged control electrode.

Derartige Halbleiterbauelemente sind aus der DE 198 15 907 C1 bekannt. Die darin beschriebenen n-leitenden Vertikal-MOSFET und Lateral-MOSFET weisen einen Halbleiterkörper mit einer n-leitenden Leitungszone als Drain-Zone auf, in der eine Vielzahl p-leitender Gebiete angeordnet sind. In den Halbleiterkörper sind weiterhin p-leitende Kanalzonen eingebracht, in denen n-leitende Anschlußzonen als Source-Zonen eingebracht sind. Zur Ansteuerung des MOSFET ist eine Steuerelektrode vorgesehen, die isoliert gegen die Kanalzone auf dem Halbleiterkörper angebracht ist. Derartige Halbleiterbauelemente besitzen in leitendem Zustand eine gute Leitfähigkeit, d.h. einen geringen Einschaltwiderstand Ron bedingt durch die n-leitende Leitungszone. In gesperrtem Zustand besitzen sie eine hohe Spannungsfestigkeit, weil sich mit zunehmender Drain-Source-Spannung bzw. mit zunehmender sich in der Leitungszone ausbildender Raumladungszone die vorzugsweise hochdotierten p-leitenden Gebiete und die diese umgebenden n-dotierten Bereiche der Leitungszone sich gegenseitig ausräumen, wodurch eine Verarmung an Ladungsträgern in der Leitungszone stattfindet.Such semiconductor devices are known from the DE 198 15 907 C1 known. The n-type vertical MOSFET and lateral MOSFETs described therein comprise a semiconductor body having an n-type conduction zone as a drain region in which a plurality of p-type regions are disposed. In the semiconductor body further p-channel channels are introduced, in which n-type terminal zones are introduced as source zones. For driving the MOSFET, a control electrode is provided, which is mounted in isolation against the channel region on the semiconductor body. Such semiconductor devices have a good conductivity in the conductive state, ie a low on-resistance R on caused by the n-type conduction zone. In the locked state, they have a high dielectric strength, because with increasing drain-source voltage or with increasing space charge zone forming in the line zone, the preferably highly doped p-type regions and the surrounding n-doped regions of the conduction region cancel each other out a depletion of charge carriers in the conduction zone takes place.

Um zu verhindern, dass die ausgeräumten Zonen um die gleitenden Gebiete erhalten bleiben bzw. dass die p-leitenden Gebiete aufgeladen bleiben, wenn die Drain-Source-Spannung abnimmt und der MOSFET wieder leiten soll, ist bei dem bekannten Halbleiterbauelement ein "schwacher Injektor" vorgesehen, der beispielsweise als Schottky-Kontakt oder als gleitende Schicht zwischen die Leitungsschicht und einen Drain-Anschluss des MOSFET oder als p-leitende Wanne(n) in dem/den Bereich(en) der Kontaktzone(n) ausgebildet ist. Durch den Injektor werden im leitenden Zustand des MOSFET Löcher oder p-Ladungsträger in die Leitungszone injiziert, die die p-leitenden Gebiete entladen und so eine gute Leitfähigkeit der Leitungszone wiederherstellen.Around to prevent the cleared zones to maintain the moving areas or that the p-type Areas remain charged as the drain-source voltage decreases and the MOSFET is to re-conduct, is in the known semiconductor device provided a "weak injector", the for example, as a Schottky contact or as a sliding layer between the line layer and a drain terminal of the MOSFET or as P-type well (s) formed in the region (s) of the contact zone (s) is. Through the injector in the conductive state of the MOSFET holes or p-type carrier injected into the conduction zone, which discharge the p-type regions and so a good conductivity Restore the line zone.

Nachteilig wirkt sich dabei aus, dass insbesondere das Vorsehen des schwachen Injektors zwischen der Leitungszone und dem Drain-Anschluss einen zusätzlichen Widerstand bzw. einen zusätzlichen Spannungsabfall hervorruft.adversely has the effect that, in particular, the provision of the weak Injector between the conduction zone and the drain port one additional Resistance or an additional Voltage drop causes.

Die DE 198 19 590 C1 beschreibt einen vertikalen MOS-Leistungstransistor mit einer im Bereich einer Rückseite eines Halbleiterkörpers angeordneten Drain-Metallisierung, die über einen Schottky-Kontakt an eine n-dotierte Drainzone bzw. Driftzone angeschlossen ist.The DE 198 19 590 C1 describes a vertical MOS power transistor with a arranged in the region of a back side of a semiconductor body drain metallization, which is connected via a Schottky contact to an n-doped drain zone or drift zone.

Die EP 0 563 952 A1 beschreibt einen vertikalen MOS-Leistungstransistor mit p-dotierten Bodyzonen, die im Bereich einer Vorderseite eines Halbleiterkörpers angeordnet sind. Zwischen zwei Bodyzonen ist hierbei jeweils eine p-dotierte Halbleiterzone angeordnet, die über einen Widerstand, einen Transistor oder eine Spannungsquelle an eine Sourceelektrode des Bauelements angeschlossen ist.The EP 0 563 952 A1 describes a vertical MOS power transistor with p-doped body zones, which are arranged in the region of a front side of a semiconductor body. In each case, a p-doped semiconductor zone, which is connected to a source electrode of the component via a resistor, a transistor or a voltage source, is arranged between two body zones.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein durch Feldeffekt steuerbares Halbleiterbauelement zur Verfügung zu stellen, das in gesperrtem Zustand eine hohe Spannungsfestigkeit und in leitendem Zustand eine gute Leitfähig keit aufweist und das insbesondere die oben genannten Nachteile nicht aufweist.Of the present invention is based on the object by a field effect To provide controllable semiconductor device in locked Condition a high withstand voltage and in a conductive state one good conductivity and in particular does not have the above-mentioned disadvantages having.

Diese Aufgabe wird durch ein Halbleiterbauelement gelöst, das neben den eingangs genannten Merkmalen ein in den Halbleiterkörper eingebrachtes Injektionsgebiet des zweiten Leitungstyps aufweist, das an eine Ladungsquelle angeschlossen ist.These Task is solved by a semiconductor device, in addition to the above mentioned features a introduced into the semiconductor body injection area of the second conductivity type connected to a charge source is.

Wenn das Halbleiterbauelement leiten soll, liefert die Ladungsquelle Ladungsträger des zweiten Leitungstyps in die Leitungszone, um die nach dem Sperren des Halbleiterbauelements aufgeladenen Gebiete des zweiten Leitungstyps zu entladen und so eine gute Leitfähigkeit zu gewährleisten.If to conduct the semiconductor device, provides the charge source charge carrier of the second conductivity type into the conduction zone to those after the blocking of the semiconductor device charged areas of the second conductivity type To discharge and thus to ensure a good conductivity.

Das Injektionsgebiet des ersten zweiten Leitungstyps ist vorzugsweise hochdotiert und in ein hochdotiertes Gebiet des ersten Leitungstyps eingebettet. Das Injektionsgebiet des zweiten Leitungstyps und das umgebende des ersten Leitungstyps Gebiet wirken als Injektor nach Art einer Zenerdiode.The Injection region of the first second conductivity type is preferably highly doped and in a highly doped area of the first conductivity type embedded. The injection region of the second conductivity type and the Surroundings of the first conductivity type area act as an injector Type of zener diode.

Die Ladungsquelle ist vorzugsweise eine zwischen das Injektionsgebiet und ein Bezugspotential geschaltete Kapazität. Die Kapazität wird bei sperrendem Halbleiterbauelement auf das Potential der an die Leitungszone angeschlossenen Klemme des Halbleiterbauelements abzüglich der Durchbruchspannung der Zenerdiode aufgeladen. Bei leitendem Halbleiterbauelement wird die in der Kapazität gespeicherte Ladung in die Leitungszone injiziert, um die Gebiete des zweiten Leitungstyps zu entladen und eine gute Leitfähikeit zu erreichen. Die volle Leitfähigkeit wird bereits kurz nach Anlegen einer entsprechenden Steuerspannung an die Steuerelektrode erreicht.The charge source is preferably a capacitance connected between the injection area and a reference potential. When the semiconductor device is blocking, the capacitance is charged to the potential of the terminal of the semiconductor component connected to the line zone minus the breakdown voltage of the zener diode. When the semiconductor device is conductive, the charge stored in the capacitance is injected into the conduction zone to discharge the regions of the second conductivity type and to achieve good conductivity. The full conductivity is already shortly after applying a corresponding control voltage to the control electrode reached.

Gemäß einer weiteren Ausführungsform ist vorgesehen, das Injektionsgebiet, vorzugsweise über einen Widerstand und eine Diode an ein Hilfspotential anzulegen.According to one another embodiment is provided, the injection area, preferably via a Resistor and a diode to create an auxiliary potential.

Das Halbleiterbauelement ist vorzugsweise als vertikaler MOSFET ausgebildet, wobei eine erste Anschlußklemme an einer Rückseite des Halbleiterkörpers an die Leitungszone angeschlossen ist. Die Kanalzone befindet sich dabei im Bereich einer Vorderseite des Halbleiterkörpers, über der die Steuerelektrode angeordnet ist. Vorzugsweise sind wannenartig im Bereich der Vorderseite angeordnete, die Kanalzone(n) umgebende Gebiete des zweiten Leitungstyps vorgesehen, die leitend mit darüber angeordneten Feldplatten verbunden sind.The Semiconductor device is preferably formed as a vertical MOSFET, wherein a first terminal on a backside of the semiconductor body connected to the line zone. The channel zone is located while in the region of a front side of the semiconductor body, above the the control electrode is arranged. Preferably, trough-like arranged in the region of the front, surrounding the channel zone (s) Provided areas of the second conductivity type, the conductively arranged with it Field plates are connected.

Aufgabe dieser Gebiete des zweiten Leitungstyps und der Feldplatten ist es, die Ausbreitung von Ladungsträgern in lateraler Richtung zu begrenzen. Das Injektionsgebiet ist vorzugs weise beabstandet zu den Kanalzonen, getrennt durch diese Gebiete angeordnet.task these areas of the second conductivity type and the field plates is it, the propagation of charge carriers in the lateral direction to limit. The injection area is preferably spaced to the canal zones, separated by these areas.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen:The The present invention will be described below in exemplary embodiments with reference to FIG Figures explained in more detail. It demonstrate:

1: Querschnitt durch einen Ausschnitt eines erfindungsgemäßen Halbleiterbauelements; 1 : Cross section through a section of a semiconductor component according to the invention;

2: Ersatzschaltbild des erfindungsgemäßen Halbleiterbauelements mit einer Ladungsquelle gemäß einer ersten Ausführungsform; 2 FIG. 2 shows an equivalent circuit diagram of the semiconductor component according to the invention with a charge source according to a first embodiment; FIG.

3: Ersatzschaltbild des erfindungsgemäßen Halbleiterbauelements mit einer Ladungsquelle gemäß einer zweiten Ausführungsform. 3 FIG. 2 shows an equivalent circuit diagram of the semiconductor component according to the invention with a charge source according to a second embodiment.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals same parts and areas with the same meaning.

1 zeigt einen Querschnitt durch einen Ausschnitt einer Ausführungsform eines erfindungsgemäßen Halbleiterbauelements, das im Wesentlichen als vertikaler n-Kanal-MOSFET ausgebildet ist. Das Halbleiterbauelement weist einen Halbleiterkörper 2 mit einer n-dotierten Leitungszone 4 aufweist, die sich im Wesentlichen zwischen einer Vorderseite und einer Rückseite des Halbleiterkörpers 2 erstreckt, und die als Drain-Zone des MOSFET funktioniert. An der Rückseite des Halbleiterkörpers 2 ist eine gut elektrisch leitende Schicht 3, beispielsweise aus Metall oder einem n+-dotierten Halbleitermaterial zum Anschluß einer ersten Anschlußklemme D (Drain-Anschluß) des Halbleiterbauelements aufgebracht. In die Leitungszone 4 sind im Bereich der Vorderseite des Halbleiterkörpers 2 p-dotierte Kanalzonen 8 eingebracht, in denen wiederum n+-dotierte Anschlußzonen 6, die Source-Zonen des MOSFET, eingebracht sind. Die Kanalzonen 8 und die Anschluß zonen 6 sind in dem Ausführungsbeispiel durch eine gut elektrisch leitende Schicht 7, vorzugsweise aus Metall oder Polysilizium, die zum Anschluß einer zweiten Anschlußklemme S (Source-Anschluß) des Halbleiterbauelements dient, kurzgeschlossen. Über den Kanalzonen 8 sind Steuerelektroden 20 angeordnet, die gegenüber dem Halbleiterkörper durch eine Isolationsschicht, vorzugsweise ein Oxid, getrennt sind und die als Gate-Elektroden des MOSFET funktionieren. 1 shows a cross section through a section of an embodiment of a semiconductor device according to the invention, which is formed substantially as a vertical n-channel MOSFET. The semiconductor component has a semiconductor body 2 with an n-doped conduction zone 4 substantially between a front side and a back side of the semiconductor body 2 extends, and which works as a drain region of the MOSFET. At the back of the semiconductor body 2 is a good electrically conductive layer 3 , For example, made of metal or an n + -doped semiconductor material for connecting a first terminal D (drain terminal) of the semiconductor device applied. In the line zone 4 are in the region of the front side of the semiconductor body 2 p-doped channel zones 8th introduced, in which again n + -doped terminal zones 6 , the source zones of the MOSFET, are introduced. The canal zones 8th and the connection zones 6 are in the embodiment by a good electrically conductive layer 7 , preferably made of metal or polysilicon, which serves to connect a second terminal S (source terminal) of the semiconductor device, short-circuited. Above the canal zones 8th are control electrodes 20 arranged, which are opposite to the semiconductor body by an insulating layer, preferably an oxide, separated and which function as gate electrodes of the MOSFET.

In der Leitungszone 4 sind eine Vielzahl p+-dotierter Gebiete 10 beabstandet zueinander angeordnet. Diese hochdotieren Gebiete 10 können willkürlich in der Leitungszone 4 verteilt oder, wie in dem dargestellten Ausführungsbeispiel, in verschiedenen Ebenen des Halbleiterkörpers angeordnet sein und weisen vorzugsweise eine kugelförmige, ellipsoidförmige oder ähnliche Form auf. Der Halbleiterkörper ist vorzugsweise durch aufeinanderfolgendes Abscheiden mehrere Epitaxieschichten hergestellt, wobei die Gebiete 10 während des Herstellungsprozesses auf den einzelnen Epitaxieschichten gebildet werden.In the pipeline zone 4 are a variety of p + -doped areas 10 spaced apart from each other. These highly doped areas 10 can arbitrarily in the conduction zone 4 distributed or, as in the illustrated embodiment, be arranged in different levels of the semiconductor body and preferably have a spherical, ellipsoidal or similar shape. The semiconductor body is preferably made by sequentially depositing a plurality of epitaxial layers, the regions 10 be formed on the individual epitaxial layers during the manufacturing process.

Wenigstens einige der Gebiete 10 einer Ebene sind vorzugsweise untereinander gitterartig durch p+-dotierte Kanäle 14 miteinander verbunden. Vorzugsweise sind nur die Gebiete 10 miteinander verbunden, die im Bereich unter den Kanalzonen 8, bzw. den Source-Zonen 6 angeordnet sind. In 1 sind dies die Gebiete, die rechts der zur Verdeutlichung eingezeichneten gestrichelten Linie angeordnet sind.At least some of the areas 10 a plane are preferably lattice-like with each other by p + -doped channels 14 connected with each other. Preferably, only the areas are 10 interconnected in the area below the canal zones 8th , or the source zones 6 are arranged. In 1 These are the areas that are located on the right of the dotted line drawn for clarity.

In den Halbleiterkörper 2 ist in dem Ausführungsbeispiel im Bereich der Vorderseite ein p+-dotiertes Injektionsgebiet 16 eingebracht, das an eine Ladungsquelle C angeschlossen ist. Die Ladungsquelle C ist in dem Ausführungsbeispiel eine Kapazität C, die zwischen dem Injektionsgebiet 16 und einem Bezugspotential M angeschlossen ist. Das Injektionsgebiet ist in eine n+-dotierte Wanne 18 in dem Halbleiterkörper 2 eingebettet. Das Injektionsgebiet 16 und die n+-dotierte Wanne 18 bilden eine Zenerdiode, die von der Leitungszone 4 bzw. dem n-Substrat des Halbleiterkörpers 2 zu der Kapazität in Sperrichtung gepolt ist.In the semiconductor body 2 In the exemplary embodiment, in the area of the front side, a p + -doped injection area 16 introduced, which is connected to a charge source C. The charge source C in the exemplary embodiment is a capacitance C which is located between the injection area 16 and a reference potential M is connected. The injection area is in an n + -doped tub 18 in the semiconductor body 2 embedded. The injection area 16 and the n + doped tub 18 form a zener diode, that of the conduction zone 4 or the n-type substrate of the semiconductor body 2 is poled to the capacity in the reverse direction.

Das Halbleiterbauelement gemäß der Ausführungsform weist weiterhin wenigstens ein p-dotiertes Gebiet 30 auf, das in den Halbleiterkörper 2 eingebracht ist und das die Kanalzonen 8 bzw. die Source-Bereiche 6 ringartig umgibt. Das Gebiet 30 und auch die "äußerste" der Kanalzonen 8 sind an Feldplatten 32 angeschlossen, die in einer Isolationsschicht Ox über dem Halbleiterkörper angeordnet sind. Eine äußerte Feldplatte 36, die als "channel stopper" dient, ist leitend mit dem n-Substrat des Halbleiterkörpers 2 verbunden. Aufgabe des Gebiets 30 und der Feldplatten 32, 36 ist es, die Ausbreitung der Ladungsträger der Leitungszone in lateraler Richtung des Halbleiterkörpers 2 zu begrenzen.The semiconductor device according to the embodiment further comprises at least one p-type doped region 30 on that in the semiconductor body 2 is introduced and that the channel zones 8th or the source areas 6 ring surrounds. The area 30 and also the "outermost" of the canal zones 8th are on field plates 32 connected, which is arranged in an insulating layer Ox over the semiconductor body are. An expressed field plate 36 , which serves as a "channel stopper", is conductive with the n-type substrate of the semiconductor body 2 connected. Task of the area 30 and the field plates 32 . 36 it is the propagation of the charge carriers of the conduction zone in the lateral direction of the semiconductor body 2 to limit.

Das Injektionsgebiet 16 bzw. die Zenerdiode 16, 18 ist getrennt durch das p-Gebiet 30 bzw. die Feldplatten 32, 36, von den Kanalzonen 8 bzw. den Source-Bereichen angeordnet. Gemäß einer weiteren nicht näher dargstellten Ausführungsform ist vorgesehen, das Injektionsgebiet zwischen den Kanalzonen anzuordnen, wobei das Injektionsgebiet dann vollständig von einer entsprechenden p-Gebiet- und Feldplattenstruktur umgeben sein müßte.The injection area 16 or the Zener diode 16 . 18 is separated by the p-region 30 or the field plates 32 . 36 , from the canal zones 8th or the source regions arranged. According to a further unspecified embodiment, it is provided to arrange the injection area between the channel zones, wherein the injection area would then have to be completely surrounded by a corresponding p-area and field plate structure.

Die Funktionsweise des erfindungsgemäßen Halbleiterbauelements wird im folgenden kurz beschrieben.The Operation of the semiconductor device according to the invention is briefly described below.

Bei Anlegen eines positiven Potentials an die Gate-Elektrode G, bzw. bei Anlegen einer positiven Spannung zwischen der Gate-Elektrode und dem Source-Anschluß S bildet sich in der Kanalzone 8 ein n-leitender Kanal aus, der bei positiver Drain-Source-Spannung einen Stromfluß ermöglicht. Der Widerstand der Leitungszone 4 ist bei Spannungen, die unterhalb der Spannungsfestigkeit des Halbleiterbauelements liegen abhängig von der Dotierung der Leitungszone 4.When a positive potential is applied to the gate electrode G, or when a positive voltage is applied between the gate electrode and the source terminal S, it forms in the channel zone 8th an n-type channel, which allows current flow at positive drain-source voltage. The resistance of the conduction zone 4 is dependent on the doping of the conduction zone at voltages that are below the dielectric strength of the semiconductor device 4 ,

Sperrt der Kanal in der Kanalzone 8 bei Wegnehmen des Ansteuerpotentials und baut sich eine große Drain-Source-Spannung, beispielsweise einige hundert Volt bei Verwendung des Halbleiterbauelements zur Ansteuerung einer Zündspule in einem Kraftfahrzeug oder einem Schaltnetzteil, auf, so breitet sich ausgehend von der Vorderseite des Halbleiterkörpers eine Raumladungszone aus, die nach und nach die in den einzelnen Ebenen angeordneten p+-Gebiete 10 erfasst. Dabei räumen sich die p-Gebiete 10 und die diese umgebenden n-Bereiche der Leitungszone 4 gegenseitig aus, so daß es zu einer Verarmung an Ladungsträgern in der Leitungszone 4 kommt, was zu einer hohen Spannungsfestigkeit führt. Bei diesen Vorgang wird die Kapazität C über die Zenerdiode 16, 18 auf das Potential an dem Drain-Anschluß D abzüglich der Durchbruchspannung der Zenerdiode aufgeladen. Während sich die miteinander verbundenen p-Gebiete 10 einer Ebene auf gleichem Potential befinden, nimmt das Potential der nicht verbundenen p-Gebiete 10 in lateraler Richtung des Halbleiterkörpers ab.Locks the channel in the channel zone 8th when removing the drive potential and builds a large drain-source voltage, for example, a few hundred volts when using the semiconductor device for driving an ignition coil in a motor vehicle or a switching power supply, so spreads starting from the front of the semiconductor body, a space charge zone, the gradually the p + areas arranged in the individual levels 10 detected. In doing so, the p-areas evacuate 10 and the surrounding n-regions of the conduction zone 4 mutually exclusive, so that there is a depletion of charge carriers in the conduction zone 4 comes, which leads to a high dielectric strength. In this process, the capacitance C across the Zener diode 16 . 18 charged to the potential at the drain terminal D minus the breakdown voltage of the zener diode. While the interconnected p-areas 10 of a plane at the same potential, takes the potential of unconnected p-regions 10 in the lateral direction of the semiconductor body.

Wird das Halbleiterbauelement anschließend durch Anlegen einer Ansteuerspannung an die Gate-Elektrode G leitend gemacht, bleiben die p-Gebiete 10 zunächst aufgeladen und die Leitungszone 4 an Ladungsträgern verarmt. Jedoch wird beim Einschalten die in der Kapazität C gespeicherte Ladung über die in Flußrichtung gepolte Zenerdiode 16, 18 in die Leitungszone 4 injiziert um die p+-Gebiete 10 zu entladen und die volle Leitfähigkeit der Leitungszone 4 wiederherzustellen. Dieser Vorgang erfolgt schnell nach dem Einschalten des Halbleiterbauelements.When the semiconductor device is subsequently made conductive by applying a drive voltage to the gate electrode G, the p regions remain 10 initially charged and the conduction zone 4 depleted of charge carriers. However, at power-up, the charge stored in capacitance C will be across the forward-biased zener diode 16 . 18 in the line zone 4 injected around the p + regions 10 to discharge and full conductivity of the conduction zone 4 restore. This process occurs quickly after switching on the semiconductor device.

Der erfindungsgemäße Injektor mit der Zenerdiode 16, 18 verursacht keinen zusätzlichen Spannungsabfall über der Laststrecke, d.h. der Drain-Source-Strecke, des MOSFET.The injector according to the invention with the Zener diode 16 . 18 causes no additional voltage drop across the load path, ie the drain-source path, of the MOSFET.

2 zeigt ein Ersatzschaltbild des erfindungsgemäßen Halbleiterbauelements, die sich als Verschaltung eines MOSFET T mit einer Zenerdiode Z darstellt, wobei die Zenerdiode an das Substrat des MOSFET M angeschlossen ist. Zwischen einer Klemme 34 und einem Bezugspotential M ist die Kapazität C geschaltet, die bei sperrendem MOSFET über das Substrat und die Zenerdiode Z aufgeladen wird und bei leitendem MOSFET die gespeicherte Ladung wieder an das Substrat abgibt. 2 shows an equivalent circuit diagram of the semiconductor device according to the invention, which is shown as interconnection of a MOSFET T with a Zener diode Z, wherein the Zener diode is connected to the substrate of the MOSFET M. Between a clamp 34 and a reference potential M, the capacitance C is connected, which is charged in the blocking MOSFET through the substrate and the zener diode Z and emits the stored charge back to the substrate when the MOSFET.

Das Ersatzschaltbild einer weiteren Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist in 3 dargestellt. Dabei ist die Klemme 34 über einen Widerstand R und eine Diode D an ein Hilfspotential U+ angeschlossen, wobei Ladung an das Substrat abgegeben wird, bzw. p-Ladungsträger in das Substrat injiziert werden, um die p-Gebiete 10 zu entladen, wenn der MOSFET leiten soll.The equivalent circuit diagram of a further embodiment of the semiconductor component according to the invention is shown in FIG 3 shown. This is the clamp 34 connected via a resistor R and a diode D to an auxiliary potential U +, wherein charge is delivered to the substrate, or p-type carriers are injected into the substrate to the p-type regions 10 to discharge when the MOSFET is to conduct.

22
HalbleiterkörperSemiconductor body
33
leitende Schichtsenior layer
44
Leitungszoneembedment
66
n+-Anschlußzonen + connection zone
88th
p-Kanalzonep-channel region
1010
p+-Gebietp + area
1414
p+-Verbindungenp + compounds
1616
p+-Injektionsgebietp + injection area
1818
n+-Wannen + tub
2020
Steuerelektrodecontrol electrode
3030
p-Gebietp-type region
3232
Feldplattenfield plates
3636
Feldplattefield plate
CC
Kapazitätcapacity
DD
Drain-AnschlußDrain
DIDI
Diodediode
GG
Gate-AnschlußGate
MM
Bezugspotentialreference potential
OxOx
Isolationsschichtinsulation layer
RR
Widerstandresistance
SS
Source-AnschlußSource terminal
U+U +
Hilfspotentialauxiliary potential
V+V +
Versorgungspotentialsupply potential
ZZ
ZenerdiodeZener diode

Claims (5)

Halbleiterbauelement das folgende Merkmale aufweist: – einen Halbleiterkörper (2) mit einer Leitungszone (4) eines ersten Leitungstyps, Anschlußzonen (6) des ersten Leitungstyps, zwischen den Anschlußzonen (6) und der Leitungszone (4) angeordnete Kanalzonen (8) eines zweiten Leitungstyps die im Bereich einer Oberfläche des Halbleiterkörpers (2) ausgebildet sind, und mit einer Vielzahl von beabstandet zueinander in der Leitungszone angeordneten Bereichen (10) des zweiten Leitungstyps, – eine isoliert gegenüber den Kanalzonen (8) angeordnete Steuerelektrode (20), dadurch gekennzeichnet, dass – ein in dem Halbleiterkörper (2) angeordnetes Injektionsgebiet (16) des zweiten Leitungstyps, das an eine Ladungsquelle angeschlossen ist und das im Bereich derselben Oberfläche des Halbleiterkörpers (2) wie die Kanalzonen (6) angeordnet ist, das Injektionsgebiet beabstandet zu den Kanalzonen (6) angeordnet ist und dass ein Gebiet (30) des zweiten Leitungstyps, das an eine oberhalb des Halbleiterkörpers (2) angeordnete Feldplatte (32) angeschlossen ist, zwischen der Kanalzone (8) und dem Injektionsgebiet (16) angeordnet ist, und dass jeweils einige der Bereiche (10) des zweiten Leitungstyps durch Kanäle (14) des zweiten Leitungstyps miteinander verbunden sind.Semiconductor device having the following features: - a semiconductor body ( 2 ) with a line zone ( 4 ) of a first conductivity type, connection zones ( 6 ) of the first conductivity type, between the connection zones ( 6 ) and the line zone ( 4 ) ( 8th ) of a second conductivity type in the region of a surface of the semiconductor body ( 2 ) are formed, and with a plurality of spaced apart in the line zone areas ( 10 ) of the second conductivity type, - one isolated from the channel zones ( 8th ) arranged control electrode ( 20 ), characterized in that - a in the semiconductor body ( 2 ) injection area ( 16 ) of the second conductivity type, which is connected to a charge source and in the region of the same surface of the semiconductor body ( 2 ) like the channel zones ( 6 ) is arranged, the injection area spaced from the channel zones ( 6 ) and that an area ( 30 ) of the second conductivity type, which is connected to one above the semiconductor body ( 2 ) arranged field plate ( 32 ) is connected between the channel zone ( 8th ) and the injection area ( 16 ) and that each of the areas ( 10 ) of the second conductivity type through channels ( 14 ) of the second conductivity type are connected together. Halbleiterbauelement nach einem der vorangehende Ansprüche dadurch gekennzeichnet, daß das Injektionsgebiet (16) wenigstens teilweise von einem hochdotierten Gebiet (18) des ersten Leitungstyps umgeben ist.Semiconductor component according to one of the preceding claims, characterized in that the injection area ( 16 ) at least partially from a heavily-dammed area ( 18 ) of the first conductivity type is surrounded. Halbleiterbauelement einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungsquelle (C, M; D, R, U+) eine zwischen das Injektionsgebiet (16) und ein Bezugspotential (M) geschaltete Kapazität (C) ist.Semiconductor component according to one of the preceding claims, characterized in that the charge source (C, M; D, R, U +) is connected between the injection region ( 16 ) and a reference potential (M) is switched capacitance (C). Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungsquelle (C, M; D, R, U+) eine zwischen das Injektionsgebiet (16) und ein Versorgungspotential (U+) geschaltete Reihenschaltung einer Diode (D) und eines Widerstands (R) ist.Semiconductor component according to one of the preceding claims, characterized in that the charge source (C, M; D, R, U +) is connected between the injection region ( 16 ) and a supply potential (U +) connected series connection of a diode (D) and a resistor (R). Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der Kanalzone (8) und dem Injektionsgebiet (16) auf dem Halbleiterkörper (2) wenigstens eine an die Leitungszone (4) angeschlossene Feldplatte (36) angeordnet ist.Semiconductor component according to one of the preceding claims, characterized in that between the channel zone ( 8th ) and the injection area ( 16 ) on the semiconductor body ( 2 ) at least one to the line zone ( 4 ) connected field plate ( 36 ) is arranged.
DE1999148901 1999-10-11 1999-10-11 Field effect controllable semiconductor device Expired - Fee Related DE19948901B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1999148901 DE19948901B4 (en) 1999-10-11 1999-10-11 Field effect controllable semiconductor device
PCT/EP2000/009962 WO2001028002A1 (en) 1999-10-11 2000-10-10 Semiconductor component, controlled by field effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999148901 DE19948901B4 (en) 1999-10-11 1999-10-11 Field effect controllable semiconductor device

Publications (2)

Publication Number Publication Date
DE19948901A1 DE19948901A1 (en) 2001-04-19
DE19948901B4 true DE19948901B4 (en) 2008-05-08

Family

ID=7925213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999148901 Expired - Fee Related DE19948901B4 (en) 1999-10-11 1999-10-11 Field effect controllable semiconductor device

Country Status (2)

Country Link
DE (1) DE19948901B4 (en)
WO (1) WO2001028002A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108046B4 (en) * 2001-02-20 2006-10-19 Infineon Technologies Ag Semiconductor device
DE10145723A1 (en) * 2001-09-17 2003-04-10 Infineon Technologies Ag Semiconductor structure
DE102005023026B4 (en) * 2005-05-13 2016-06-16 Infineon Technologies Ag Power semiconductor device with plate capacitor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0563952A1 (en) * 1992-04-03 1993-10-06 Hitachi, Ltd. Composite controlled semiconductor device and power conversion device using the same
DE19815907C1 (en) * 1998-04-08 1999-05-27 Siemens Ag Field effect semiconductor element
DE19819590C1 (en) * 1998-04-30 1999-06-24 Siemens Ag Power MOSFET for high conductivity transistor switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0563952A1 (en) * 1992-04-03 1993-10-06 Hitachi, Ltd. Composite controlled semiconductor device and power conversion device using the same
DE19815907C1 (en) * 1998-04-08 1999-05-27 Siemens Ag Field effect semiconductor element
DE19819590C1 (en) * 1998-04-30 1999-06-24 Siemens Ag Power MOSFET for high conductivity transistor switch

Also Published As

Publication number Publication date
WO2001028002A1 (en) 2001-04-19
DE19948901A1 (en) 2001-04-19

Similar Documents

Publication Publication Date Title
DE10214151B4 (en) Semiconductor device with increased breakdown voltage in the edge region
DE102005041358B4 (en) Field plate trench transistor and method for its production
DE102013022360B3 (en) half-bridge circuit
DE102008063208B4 (en) Semiconductor device, method for operating a semiconductor device and method for producing a semiconductor device
EP1175700B1 (en) Semiconductor component
DE102010000531B4 (en) Semiconductor device, electronic component and method of manufacturing a semiconductor device
DE102004052678B3 (en) Power trench transistor
DE102007018631A1 (en) Semiconductor device with compensation zones and discharge structures for the compensation zones
DE19630740B4 (en) Bipolar transistor with shorting anode and laterally arranged insulated gate electrode
DE19705276A1 (en) IGBT with trench gate structure
DE102011081589A1 (en) DEPLETION TRANSISTOR AND LOADING ARRANGEMENT
DE102009029641A1 (en) Self-conductive semiconductor device with a drift zone and a drift control zone
DE19725091A1 (en) Transistor component with insulated gate electrode
DE10312911B4 (en) Semiconductor component with space-saving edge termination
DE102004015921B4 (en) Semiconductor component to be controlled by field effect has connection zones for conductivity modes with electrodes and compensating zones
DE10214160B4 (en) Semiconductor arrangement with Schottky contact
DE19948901B4 (en) Field effect controllable semiconductor device
DE102005045910B4 (en) Lateral SOI device with reduced on-resistance
EP1297574B1 (en) Protection device against electrostatic discharges
DE102004052153B4 (en) Vertical power semiconductor device with gate on the back and method of making the same
DE10123818B4 (en) Arrangement with protective function for a semiconductor component
DE102006055742B4 (en) Semiconductor device arrangement with a plurality of adjacent to a drift zone control electrodes
DE10343503B3 (en) SOI device with increased dielectric strength and improved heat dissipation
DE10350162B4 (en) Semiconductor device
DE102004006001B3 (en) Power semiconductor component with field zone-field electrode structures has third semiconductor zone of first conductor type with common boundary surface with first semiconductor zone and electrically connected to field electrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501