DE10312911B4 - Semiconductor component with space-saving edge termination - Google Patents

Semiconductor component with space-saving edge termination Download PDF

Info

Publication number
DE10312911B4
DE10312911B4 DE10312911A DE10312911A DE10312911B4 DE 10312911 B4 DE10312911 B4 DE 10312911B4 DE 10312911 A DE10312911 A DE 10312911A DE 10312911 A DE10312911 A DE 10312911A DE 10312911 B4 DE10312911 B4 DE 10312911B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor
edge
doped
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10312911A
Other languages
German (de)
Other versions
DE10312911A1 (en
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10312911A priority Critical patent/DE10312911B4/en
Publication of DE10312911A1 publication Critical patent/DE10312911A1/en
Application granted granted Critical
Publication of DE10312911B4 publication Critical patent/DE10312911B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement, das folgende Merkmale aufweist:
– einen Halbleiterkörper (100) mit einer ersten und zweiten Seite (101, 102) und einem Rand (105), sowie einer Innenzone (103) und einer zwischen der Innenzone (103) und dem Rand (105) angeordneten Randzone (104),
– eine erste Halbleiterzone (20) eines ersten Leitungstyps in der Innenzone (103) und der Randzone (104) und wenigstens eine zweite Halbleiterzone (30) eines zweiten Leitungstyps, wobei zwischen der ersten und zweiten Halbleiterzone (20, 30) ein Halbleiterübergang in der Innenzone (103) gebildet ist, gekennzeichnet durch,
– eine auf den Rand (105) aufgebrachte elektrisch isolierende Schicht (50),
– wenigstens zwei in der Randzone (104) beabstandet zueinander angeordnete, sich an den Rand anschließende dritte Halbleiterzonen des zweiten Leitungstyps.
Semiconductor device having the following features:
- A semiconductor body (100) having a first and second side (101, 102) and an edge (105), and an inner zone (103) and between the inner zone (103) and the edge (105) arranged edge zone (104),
A first semiconductor zone (20) of a first conductivity type in the inner zone (103) and the peripheral zone (104) and at least one second semiconductor zone (30) of a second conductivity type, wherein between the first and second semiconductor zone (20, 30) a semiconductor junction in the Inner zone (103) is formed, characterized by,
An electrically insulating layer (50) applied to the edge (105),
- At least two in the edge zone (104) spaced from each other, adjoining the edge third semiconductor zones of the second conductivity type.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein vertikales Halbleiterbauelement gemäß den Merkmalen des Oberbegriffs des Anspruchs 1, das einen Halbleiterkörper mit einer ersten und zweiten Seite und einem Rand, sowie einer Innenzone und einer zwischen der Innenzone und dem Rand angeordneten Randzone aufweist, wobei eine erste Halbleiterzone eines ersten Leitungstyps in der Innenzone und der Randzone und wenigstens eine zweite Halbleiterzone eines zweiten Leitungstyps derart angeordnet ist, dass zwischen der ersten und zweiten Halbleiterzone ein Halbleiterübergang in der Innenzone gebildet ist.The The present invention relates to a vertical semiconductor device according to the characteristics of the preamble of claim 1, comprising a semiconductor body a first and second side and a rim, and an inner zone and an edge zone arranged between the inner zone and the edge, wherein a first semiconductor region of a first conductivity type in the Inner zone and the edge zone and at least one second semiconductor zone a second conductivity type is arranged such that between the first and second semiconductor zone, a semiconductor junction is formed in the inner zone.

Eine derartige Bauelementstruktur mit einem Halbleiterübergang in der Innenzone findet sich sowohl bei bipolaren Bauelementen, wie Dioden, Bipolartransistoren und IGBT als auch bei unipolaren Bauelementen, wie MOSFET. Diese Bauelemente unterscheiden sich zwar bezüglich ihres Verhaltens in leitend angesteuertem Zustand, im sperrenden Zustand ist diesen Bauelementen jedoch gemeinsam, dass sich ausgehend von dem sperrend gepolten Halbleiterübergang mit zunehmender Sperrspannung eine Raumladungszone ausbreitet.A such device structure with a semiconductor junction in the inner zone is found both in bipolar devices, such as diodes, bipolar transistors and IGBTs as well as unipolar devices, like MOSFET. Although these components differ in terms of their Behavior in a conducting state, in a blocking state However, these components in common that starting from the blocking-poled semiconductor junction with increasing blocking voltage propagates a space charge zone.

Ohne zusätzliche Maßnahmen ist bei derartigen Bauelementen bekanntlich die Spannungsfestigkeit in der Randzone geringer als in der Innenzone. Um die Spannungsfestigkeit im Randbereich zu erhöhen und dadurch bei Erreichen einer maximalen Sperrspannung einen Spannungsdurchbruch in der flächenmäßig größeren Innenzone zu erreichen sind unterschiedlichste Randabschlüsse bekannt. Bei derartigen Randabschlüssen, die ausführlich in Baliga: "Power Semiconductor Devices", PWS Publishing, 1995, Seiten 81 bis 110, beschrieben sind, unterscheidet man planare Randabschlüsse, die beispielsweise sogenannte dotierte Feldringe um die Innenzone oder Feldplatten oberhalb der Seiten des Halbleiterkörpers umfassen, und abge schrägte Randabschlüsse, die durch Abschrägen des Randes gebildet sind. Planare und abgeschrägte Abschlüsse können kombiniert werden.Without additional activities is known in such devices, the dielectric strength lower in the marginal zone than in the inner zone. To the dielectric strength to increase in the edge area and thereby a voltage breakdown when reaching a maximum reverse voltage in the area larger inner zone To achieve a variety of edge statements are known. In such Margin accounts, the detailed in Baliga: "Power Semiconductor Devices ", PWS Publishing, 1995, pages 81 to 110 planar edges, for example, the so-called doped field rings around the inner zone or field plates above the sides of the semiconductor body, and abge beveled edge finishes, the by beveling of the edge are formed. Planar and beveled statements can be combined.

Aufgabe der Randabschlüsse ist es dabei, bei Anliegen einer Sperrspannung die Krümmung des Feldlinienverlaufes im Randbereich zu reduzieren und die auftretenden Feldstärken im Randbereich gegenüber den auftretenden Feldstärken im Innenbereich zu reduzieren.task the edge finishes It is, if there is a blocking voltage, the curvature of the Reduce field line history in the border area and the occurring field strengths in the border area opposite the field strengths occurring indoors to reduce.

In FR 2 568 724 A1 ist ein Bauelement mit einem abgeschrägten Randabschluss beschrieben. Der Randabschluss weist einen dotierten Halbleiterbereich, der an die schräge Kante des Bauelementes angrenzt, und eine auf die schräge Kante aufgebrachte elektrisch isolierende Schicht auf.In FR 2 568 724 A1 a component with a bevelled edge termination is described. The edge termination has a doped semiconductor region adjacent to the sloping edge of the device and an electrically insulating layer applied to the sloping edge.

Besonders planare Randabschlüsse, die gegenüber abgeschrägten Abschlüssen den Vorteil besitzen, dass sie mittels herkömmlicher Dotierungs- und Abscheideschritte herstellbar sind, sind allerdings sehr platzaufwendig. Das heißt, sie erfordern zwischen der für aktive Bauelementbereiche genutzten Innenzone und dem Rand eine breite Randzone, wodurch ein nicht unerheblicher Teil der Chipfläche nicht für aktive Bauelementbereiche zur Verfügung steht.Especially planar edge finishes, the opposite bevelled statements have the advantage that they by means of conventional doping and deposition steps can be produced, but are very space consuming. That means, you require between for active component areas used inner zone and the edge one wide edge zone, whereby a not insignificant part of the chip area is not for active Component areas is available.

In WO 00/38242 A1 ist ein Bauelement mit einer Randabschlussstruktur beschrieben, die durch einen schwach dotierten Bereich und einen darin ausgebildeten mit einem Dielektrikum gefüllten Graben gebildet wird.In WO 00/38242 A1 there is described a device having an edge termination structure formed by a lightly doped region and a trench filled with a dielectric formed therein.

Ziel der vorliegenden Erfindung ist es, ein vertikales Halbleiterbauelement mit einem platzsparenden Randabschluss zur Verfügung zu stellen. Dieses Ziel wird durch Bauelemente gemäß der Merkmale des Anspruchs 1 erreicht.aim It is the object of the present invention to provide a vertical semiconductor device to provide with a space-saving edge termination. This goal is characterized by components according to the features of claim 1 achieved.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche. Das erfindungsgemäße Halbleiterbauelement umfasst einen Halbleiterkörper, der eine erste und zweite Seite und einen Rand, sowie eine Innenzone und eine zwischen der Innenzone und dem Rand angeordnete Randzone aufweist und der eine erste Halbleiterzone eines ersten Leitungstyps in der Innenzone und der Randzone und wenigstens eine zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei zwischen der ersten und zweiten Halbleiterzone ein Halbleiterübergang in der Innenzone gebildet ist. Dieses Bauelement weist weiterhin eine auf den Rand aufgebrachte elektrisch isolierende Schicht und wenigstens zwei in der Randzone beabstandet zueinander angeordnete, sich an den Rand anschließende dritte Halbleiterzonen des zweiten Leistungstyps auf.advantageous Embodiments of the invention are the subject of the dependent claims. The Semiconductor device according to the invention comprises a semiconductor body, the first and second sides and an edge, and an inner zone and an edge zone disposed between the inner zone and the rim and a first semiconductor zone of a first conductivity type in the inner zone and the peripheral zone and at least one second semiconductor zone a second conductivity type, wherein between the first and second semiconductor zone formed a semiconductor junction in the inner zone is. This device further has an applied to the edge electrically insulating layer and at least two in the edge zone spaced from one another, adjoining the edge third Semiconductor zones of the second power type on.

Bei diesem Bauelement schließt sich an die erste Halbleiterzone vorzugsweise eine stärker als die erste Halbleiterzone dotierte Schicht des ersten oder zweiten Leitungstyps an, wobei der Rand im Bereich dieser stärker dotierten Zone vorzugsweise eine Stufe aufweist.at this component closes preferably one stronger than the first semiconductor zone first semiconductor zone doped layer of the first or second conductivity type , wherein the edge in the region of this more heavily doped zone preferably a Stage has.

Selbstverständlich kann dieses Bauelement als Kompensationsbauelement mit in der Driftzone abwechselnd angeordneten Zonen des ersten und zweiten Leistungstyps ausgebildet sein. Außerdem kann dieses Bauelement als Diode, Bipolartransistor, MOSFET oder Thyristor ausgebildet sein.Of course you can this component as Kompensationsbauelement with alternating in the drift zone arranged zones of the first and second power type formed be. In addition, can this device as a diode, bipolar transistor, MOSFET or thyristor be educated.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe The present invention will be described below in exemplary embodiments with reference to FIG Figures explained in more detail. In the figures shows

1 ein als Diode ausgebildetes Halbleiterbauelement mit einem Randbereich, in dem ein mit einem Isolationsmaterial aufgefüllter Graben angeordnet ist, und mit komplementär zu der Driftzone dotierten Halbleiterzonen im Bereich des Grabens, 1 a diode-formed semiconductor construction element having an edge region in which a trench filled up with an insulation material is arranged, and semiconductor zones doped in a complementary manner to the drift zone in the region of the trench,

2 ein als Diode ausgebildetes Halbleiterbauelement mit mehreren Gräben im Randbereich, die mit einem Isolationsmaterial aufgefüllt sind, 2 a semiconductor component designed as a diode with a plurality of trenches in the edge region, which are filled with an insulating material,

3 ein weiteres als Diode ausgebildetes Halbleiterbauelement mit einem Randabschluss, 3 another semiconductor device designed as a diode with an edge termination,

4 ein als Diode ausgebildetes Halbleiterbauelement mit einem Graben im Randbereich und mit mehreren Feldringen im Bereich einer Seite des Halbleiterkörpers, 4 a semiconductor component designed as a diode with a trench in the edge region and with a plurality of field rings in the region of one side of the semiconductor body,

5 ein weiteres zur Veranschaulichung dienendes Beispiel eines Randabschlusses mit einem Graben im Randbereich des Bauelements und einer Feldstoppzone am Rand, 5 a further illustrative example of an edge termination with a trench in the edge region of the component and a field stop zone at the edge,

6 ein weiteres zur Veranschaulichung dienendes Beispiel eines Randabschlusses, bei dem der Graben bis in eine sich an die Driftzone anschließende stärker dotierte Halbleiterzone reicht, 6 a further illustrative example of an edge termination in which the trench extends into a more heavily doped semiconductor zone adjoining the drift zone,

7 ein weiteres zur Veranschaulichung dienendes Beispiel eines Randabschlusses, bei dem eine Halbleiterzone eines Innenbereiches bis an den Graben im Randbereich reicht, 7 a further illustrative example of an edge termination, in which a semiconductor zone of an inner region reaches as far as the trench in the edge region,

8 ein als MOSFET ausgebildetes Halbleiterbauelement mit einer Randstruktur, 8th a semiconductor component designed as a MOSFET with an edge structure,

9 ein weiteres zur Veranschaulichung dienendes Beispiel eines Randabschlusses mit einem stufenförmig ausgebildeten Graben, 9 another illustrative example of an edge termination with a step-shaped trench,

10 ein MOSFET mit einer Kompensationsstruktur in der Driftzone und einer Randstruktur, 10 a MOSFET with a compensation structure in the drift zone and an edge structure,

11 ein weiteres zur Veranschaulichung dienendes Beispiel eines Randabschlusses, 11 another illustrative example of edge termination,

12 ein zur Veranschaulichung dienendes Beispiel eines Randabschlusses mit einer oberhalb des Halbleiterkörpers angeordneten Feldplatte, 12 an illustrative example of an edge termination with a field plate arranged above the semiconductor body,

13 ein als Diode ausgebildetes Halbleiterbauelement mit einem abgestuften Rand und einer unmittelbar auf den Rand aufgebrachten Isolationsschicht und einer komplementär zu der Driftzone dotierten, sich an die Isolationsschicht anschließenden Halbleiterzone, 13 a semiconductor component designed as a diode having a stepped edge and an insulation layer applied directly to the edge and a semiconductor zone doped in a complementary manner to the drift zone and adjoining the insulation layer,

14 ein als Kompensationsbauelement ausgebildeter MOSFET mit einem erfindungsgemäßen Randabschluss, 14 a compensation element designed as a MOSFET with an edge termination according to the invention,

15 einen Querschnitt durch das Bauelement gemäß der 15 a cross section through the device according to the

1 bei einer ersten zur Veranschaulichung dienenden Ausführungsform, 1 in a first illustrative embodiment,

16 einen Querschnitt durch das Bauelement gemäß 2 in einer zweiten Ausführung. 16 a cross section through the device according to 2 in a second embodiment.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleich Teile und Halbleiterbereiche mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals equal parts and semiconductor regions with the same meaning.

1 zeigt zur Veranschaulichung ausschnittsweise ein als Diode ausgebildetes Halbleiterbauelement in Seitenansicht in Querschnitt. Das Bauelement umfasst einen Halbleiterkörper 100 mit einer Vorderseite 101 und einer Rückseite 102, die erste und zweite Seiten des Halbleiterkörpers 100 bilden, sowie mit einem Rand 105. Der Halbleiterkörper 100 ist unterteilt in eine Innenzone 103 und eine zwischen der Innenzone 103 und dem Rand angeordnete Randzone 104. Die Innenzone 103, die flächenmäßig üblicherweise den größten Teil des Halblei terkörpers 100 einnimmt, dient zur Realisierung aktiver Bauelementstrukturen, in dem dargestellten Beispiel zur Realisierung einer Diode, während im Randbereich 104 noch zu erläuternde Maßnahmen zur Steigerung der Spannungsfestigkeit getroffen sind. Das Bauelement umfasst eine in dem Beispiel n-dotierte erste Halbleiterzone 20, die die Driftzone des Bauelements bildet und die sowohl in der Innenzone 103 als auch in der Randzone 104 angeordnet ist, und eine in der Innenzone 103 im Bereich der Vorderseite 101 angeordnete p-dotierte zweite Halbleiterzone 30, wobei im Innenbereich 103 zwischen der ersten Halbleiterzone 20 und der zweiten Halbleiterzone 30 ein pn-Übergang gebildet ist. 1 shows by way of illustration a detail of a semiconductor device designed as a diode in side view in cross section. The component comprises a semiconductor body 100 with a front side 101 and a back 102 , the first and second sides of the semiconductor body 100 form, as well as with a border 105 , The semiconductor body 100 is divided into an inner zone 103 and one between the inner zone 103 and the edge arranged edge zone 104 , The inner zone 103 , The area usually the largest part of the semicon terkörpers 100 is used to implement active device structures, in the illustrated example for the realization of a diode, while in the edge region 104 to be explained measures to increase the dielectric strength. The component comprises a first semiconductor zone n-doped in the example 20 that forms the drift zone of the device and that both in the inner zone 103 as well as in the border zone 104 is arranged, and one in the inner zone 103 in the area of the front 101 arranged p-doped second semiconductor zone 30 , being indoors 103 between the first semiconductor zone 20 and the second semiconductor zone 30 a pn junction is formed.

Die p-dotierte zweite Halbleiterzone 30 bildet die Anodenzone der in 1 dargestellten Diode. Rückseitig schließt sich an die Driftzone 20 eine stärker als die Driftzone 20 dotierte vierte Halbleiterzone 70 an, die die Kathodenzone der Diode bildet. Diese Kathodenzone 70 kann beispielsweise durch ein Halbleitersubstrat gebildet sein, auf das mittels Epitaxie die Driftzone 20 aufgebracht ist, in die über die Vorderseite die Anodenzone 30 unter Verwendung einer Maskentechnik mittels eines Implantations- oder Diffusionsverfahrens eingebracht wird.The p-doped second semiconductor zone 30 forms the anode zone of in 1 represented diode. The back connects to the drift zone 20 a stronger than the drift zone 20 doped fourth semiconductor zone 70 which forms the cathode zone of the diode. This cathode zone 70 For example, it may be formed by a semiconductor substrate onto which the drift zone by means of epitaxy 20 is applied, in the front of the anode zone 30 is introduced using a masking technique by means of an implantation or diffusion process.

Das Bauelement umfasst im Randbereich einen Graben 40, der sich ausgehend von der Vorderseite 101 in senkrechter Richtung in den Halbleiterkörper 100 hinein erstreckt, wobei der Halbleiterkörper 100 in dem Graben 40 mit einer elektrisch isolierenden Schicht 50 bedeckt ist. Der Graben 40 ist in dem Ausführungsbeispiel vollständig mit der elektrisch isolierenden Schicht 50 aufgefüllt, die sich in dem Beispiel an der Vorderseite 101 bis an den Rand 105 und in der entgegengesetzten Richtung bis über die Anodenzone 30 erstreckt.The component comprises a trench in the edge region 40 which is starting from the front 101 in the vertical direction in the semiconductor body 100 extends, wherein the semiconductor body 100 in the ditch 40 with an electrically insulating layer 50 is covered. The ditch 40 is in the embodiment completely with the electrically insulating layer 50 filled in, which in the example at the front 101 to the edge 105 and in the opposite direction to beyond the anode zone 30 extends.

Anschließend an den Graben 40 sind p-dotierte dritte Halbleiterzonen 60, 61, 62 angeordnet, wobei eine diese Halbleiterzonen 60 in dem Ausführungsbeispiel unterhalb des Grabens 40 und die beiden anderen Halbleiterzonen 61, 62 entlang der Seitenwand des Grabens 40 an der dem Rand 105 abgewandten Seite angeordnet sind. Eine Halbleiterzone 62 dieser dritten Halbleiterzonen ist dabei unmittelbar unterhalb der Vorderseite 101 angeordnet, während die andere 61 dieser Halbleiterzonen 61, 62 zwischen der Halbleiterzone 62 an der Vorderseite 101 und der Halbleiterzone 60 angeordnet ist. Die unterhalb des Grabens 40 angeordnete Halbleiterzone 60 reicht in lateraler Richtung des Halbleiterkörpers über die unteren Ränder des Grabens 40 hinaus.Then to the ditch 40 are p-doped third semiconductor zones 60 . 61 . 62 arranged, one of these semiconductor zones 60 in the embodiment below the trench 40 and the other two semiconductor zones 61 . 62 along the side wall of the trench 40 at the edge 105 are arranged on the opposite side. A semiconductor zone 62 this third semiconductor zones is immediately below the front 101 arranged while the other 61 of these semiconductor zones 61 . 62 between the semiconductor zone 62 on the front side 101 and the semiconductor zone 60 is arranged. The below the trench 40 arranged semiconductor zone 60 extends in the lateral direction of the semiconductor body over the lower edges of the trench 40 out.

Der Graben 40 umgibt die Innenzone 103 ringförmig, wie dies beispielhaft in 15 dargestellt ist, die einen Querschnitt durch das Halbleiterbauelement gemäß 1 entlang der dort dargestellten Schnittlinie A-A zeigt. Es sei darauf hingewiesen, dass 15 lediglich dazu dient, die die Innenzone 103 umgebende Randstruktur zu erläutern, dass diese 15 aber nicht maßstäblich ist, da bei üblichen Bauelementen die Innenzone flächenmäßig einen wesentlich größeren Raum als die Randzone einnimmt. Die dritten Halbleiterzonen 60, 61, 62, die als Feldringe dienen, umgeben die Innenzone 103 vorzugsweise ebenfalls vollständig.The ditch 40 surrounds the inner zone 103 annular, as exemplified in 15 which is a cross section through the semiconductor device according to 1 along the section line AA shown there. It should be noted that 15 only serves the inner zone 103 surrounding edge structure to explain that this 15 but not to scale, since in conventional components, the inner zone occupies a much larger area in space than the edge zone. The third semiconductor zones 60 . 61 . 62 , which serve as field rings, surround the inner zone 103 preferably also completely.

Der Randabschluss mit dem Graben 40 und den dritten Halbleiterzonen 60, 61, 62 benachbart zu dem Graben 40 dient zur Erhöhung der Spannungsfestigkeit des Bauelementes im Randbereich bei Anlegen einer Sperrspannung, wie nachfolgend erläutert ist.The edge of the ditch 40 and the third semiconductor zones 60 . 61 . 62 adjacent to the ditch 40 serves to increase the dielectric strength of the device in the edge region upon application of a reverse voltage, as explained below.

Bei Anlegen einer Sperrspannung zwischen dem Anodenanschluss A und dem Kathodenanschluss K bzw. zwischen der zweiten Halbleiterzone 30 und der stark dotierten vierten Halbleiterzone 70 breitet sich in der als Driftzone dienenden ersten Halbleiterzone 20 eine Raumladungszone ausgehend von dem pn-Übergang aus. Die gestrichelten Linien in 1 zeigen die Grenzen dieser Raumladungszone für verschiedene Sperrspannungen U1, U2, U3 und U4, wobei U1 betragsmäßig kleiner als U2, U2 betragsmäßig kleiner als U3 und U3 betragsmäßig kleiner als U4 ist. Die p-dotierten Feldringe 60, 61, 62 bewirken an der dem Rand 105 abgewandten Seite des Grabens 40, dass sich die Raumladungszone benachbart zu dem Graben bei einer gegebenen Sperrspannung in vertikaler Richtung weniger weit in dem Halbleiterkörper ausbreitet als in der Innenzone 103. Der Spannungsdurchbruch des Bauelements tritt ein, wenn die Raumladungszone die stärker dotierte Halbleiterzone 70 im Bereich der Rückseite 102 erreicht, wie dies für die Sperrspannung U4 dargestellt ist. Der Graben 40 mit der Isolationsschicht 50 bewirkt, dass sich erst kurz vor Erreichen der Durchbruchspannung die Raumladungszone unterhalb des Grabens 40 in Richtung des Randes ausbreitet, wobei selbst im Durchbruchsfall große Teile des ersten Halbleiterbereiches 20 zwischen dem Graben 40 und dem Rand 105 nicht von der Raumladungszone erfasst sind.When a blocking voltage is applied between the anode terminal A and the cathode terminal K or between the second semiconductor zone 30 and the heavily doped fourth semiconductor region 70 spreads in serving as a drift zone first semiconductor zone 20 a space charge zone starting from the pn junction. The dashed lines in 1 show the limits of this space charge zone for different reverse voltages U1, U2, U3 and U4, U1 amount is smaller than U2, U2 amount smaller than U3 and U3 amount less than U4. The p-doped field rings 60 . 61 . 62 effect on the edge 105 opposite side of the trench 40 in that the space charge zone adjacent to the trench propagates less widely in the semiconductor body than in the inner zone for a given reverse voltage in the vertical direction 103 , The voltage breakdown of the device occurs when the space charge zone, the more heavily doped semiconductor zone 70 in the area of the back 102 achieved, as shown for the reverse voltage U4. The ditch 40 with the insulation layer 50 causes only shortly before reaching the breakdown voltage, the space charge zone below the trench 40 spreads in the direction of the edge, even in the breakdown case, large parts of the first semiconductor region 20 between the ditch 40 and the edge 105 are not detected by the space charge zone.

Zusammenfassend ist festzuhalten, dass der Graben 40, von dem wenigstens die Seitenwände in dem Halbleiterköper 100 mit einer Isolationsschicht 50 bedeckt sind, zusammen mit den komplementär zu der Driftzone 20 dotierten Feldringen 60, 61, 62 die Ausbreitung der Raumladungszone im Randbereich, und damit die Feldstärken im Randbereich, reduziert, wodurch die Spannungsfestigkeit im Randbereich 104 gegenüber der Spannungsfestigkeit im Innenbereich 103 erhöht ist.In summary, it should be noted that the trench 40 of which at least the side walls in the semiconductor body 100 with an insulation layer 50 are covered, along with the complementary to the drift zone 20 doped field rings 60 . 61 . 62 the spread of the space charge zone in the edge area, and thus the field strengths in the edge area, reduced, whereby the dielectric strength in the edge area 104 opposite the dielectric strength indoors 103 is increased.

Wie für ein veranschaulichendes Beispiel in dem Querschnitt in 16 dargestellt ist kann der Graben 50 auch mehrere beabstandet zueinander angeordnete Abschnitte aufweisen, die zusammen die Innenzone 103 ringförmig umgeben.As for an illustrative example in the cross section in FIG 16 the ditch can be shown 50 Also have a plurality of spaced-apart sections, which together form the inner zone 103 surrounded by a ring.

Wenngleich der Randabschluss in 1 im Zusammenhang mit einer Diode erläutert wurde, so sei darauf hingewiesen, dass der Randabschluss nicht auf Dioden beschränkt ist. Dieser Randabschluss kann vielmehr bei beliebigen vertikalen Halbleiterbauelementen verwendet werden, die in ihrer Innenzone einen pn-Übergang aufweisen, der bei Anlegen einer Sperrspan nung an das Bauelement sperrt und ausgehend von dem sich im Sperrfall eine Raumladungszone in dem Halbleiterbauelement ausbreitet.Although the marginal ending in 1 was explained in connection with a diode, it should be noted that the edge termination is not limited to diodes. Rather, this edge termination can be used with any vertical semiconductor components which have a pn junction in their inner zone, which blocks when a blocking voltage is applied to the component and from which, in the blocking case, a space charge zone propagates in the semiconductor component.

2 zeigt ein weiteres veranschaulichendes Beispiel eines Randabschlusses anhand einer Diode, wobei sich dieser Randabschluss von dem in 1 dargestellten dadurch unterscheidet, dass mehrere Gräben 40, 42, 44 vorhanden sind, die in dem Randbereich 104 in lateraler Richtung des Halbleiterkörpers beabstandet zueinander angeordnet sind und die sich ausgehend von der Vorderseite 101 unterschiedlich tief in den Halbleiterkörper hinein erstrecken. Der dem Rand 105 am nächsten liegende Graben 40 besitzt dabei sowohl in vertikaler Richtung als auch in lateraler Richtung die größten Abmessungen der in dem Beispiel dargestellten drei Gräben, wobei die Abmessungen der Gräben 40, 42, 44 in Richtung der Innenzone 103 abnehmen, d. h. der am nächsten zur Innenzone 103 gelegene Graben erstreckt sich von den vorhandenen Gräben 40, 42, 44 am wenigsten tief in den Halbleiterkörper hinein und besitzt in lateraler Richtung die kleinsten Abmessungen der drei Gräben. Der äußerste, dem Rand 105 am nächsten liegende Graben 40 umgibt die Innenzone 103 vorzugsweise ringförmig in einer Weise, die bereits anhand von 15 erläutert wurde. Die weiteren Gräben 42, 44 können die Innenzone 103 ebenfalls ringförmig umgeben, können jedoch auch aus einer Vielzahl beabstandet zueinander angeordneter Löcher bestehen, die die Innenzone 103 zusammen ringförmig umgeben, wie dies beispielsweise anhand von 16 erläutert wurde. 2 shows another illustrative example of edge termination by means of a diode, this edge termination being different from the one shown in FIG 1 illustrated differs in that several trenches 40 . 42 . 44 are present in the border area 104 are spaced apart in the lateral direction of the semiconductor body and extending from the front side 101 extend at different depths into the semiconductor body. The edge 105 nearest trench 40 It has the largest dimensions of the three trenches shown in the example, both in the vertical direction and in the lateral direction, the dimensions of the trenches 40 . 42 . 44 in the direction of the inner zone 103 decrease, ie the closest to the inner zone 103 located ditch extends from the existing trenches 40 . 42 . 44 least deeply into the semiconductor body and in the lateral direction has the smallest dimensions of the three trenches. The outermost, the edge 105 nearest trench 40 surrounds the interior Zone 103 preferably annular in a manner already described with reference to 15 was explained. The other trenches 42 . 44 can the inner zone 103 However, also surrounded annularly, but may also consist of a plurality of spaced-apart holes, which are the inner zone 103 surrounded together in a ring, as shown for example by 16 was explained.

Bei dem Bauelement gemäß 2 ist jedem der Gräben 40, 42, 44 eine p-dotierte Zone 60, 63, 64 zugeordnet, wobei diese p-dotierten Zonen 60, 63, 64 jeweils unterhalb der Gräben 40, 42, 44 angeordnet sind. Diese p-dotierten Zonen 60, 63, 64 werden beispielsweise nach dem Herstellen der Gräben 40, 42, 44 und noch vor dem Abscheiden der Isolationsschicht 50 dadurch hergestellt, dass p-Dotiertstoffatome in die Böden der Gräben 40, 42, 44 implantiert und anschließend ausdiffundiert werden. Aufgrund der Diffusion erstrecken sich die p-Gebiete 60, 63, 64 in lateraler Richtung über die Abmessungen der Gräben 40, 42, 44 hinaus. Entsprechend dem Beispiel in 1 sind auch die Gräben 40, 42, 44 in dem veranschaulichenden Beispiel gemäß 2 vollständig mit einem Isolationsmaterial 50 aufgefüllt, das abschnittsweise auch oberhalb der Vorderseite 101 des Halbleiterkörpers angeordnet ist und das in einer Richtung bis an den Rand 105 und in der anderen Richtung bis über die p-dotierte zweite Halbleiterzone 30 reicht. Wenngleich auch das Bauelement in 2 als Diode ausgebildet ist, so sei darauf hingewiesen, dass der dargestellte Randabschluss für beliebige Bauelemente mit einem pn-Übergang in der Innenzone geeignet ist.In the device according to 2 is each of the trenches 40 . 42 . 44 a p-doped zone 60 . 63 . 64 associated with these p-doped zones 60 . 63 . 64 each below the trenches 40 . 42 . 44 are arranged. These p-doped zones 60 . 63 . 64 For example, after the trenches have been made 40 . 42 . 44 and even before the deposition of the insulation layer 50 prepared by p-dopant atoms in the bottoms of the trenches 40 . 42 . 44 implanted and then diffused out. Due to the diffusion, the p regions extend 60 . 63 . 64 in the lateral direction over the dimensions of the trenches 40 . 42 . 44 out. According to the example in 1 are also the trenches 40 . 42 . 44 in the illustrative example according to FIG 2 completely with an insulation material 50 filled, the sections also above the front 101 of the semiconductor body is arranged and in a direction to the edge 105 and in the other direction to beyond the p-doped second semiconductor region 30 enough. Although the component in 2 is designed as a diode, so it should be noted that the illustrated edge termination is suitable for any components with a pn junction in the inner zone.

3 zeigt ein weiteres veranschaulichendes Beispiel eines Randabschlusses für ein, wobei sich dieser Randabschluss von dem in 1 dargestellten dadurch unterscheidet, dass lediglich eine p-dotierte Halbleiterzone 60 unterhalb des Grabens 40 und nur die p-dotierte Halbleiterzone 62 unterhalb der Vorderseite 101 vorhanden ist, während auf die in 1 dargestellte weitere p-dotierte Halbleiterzone an der Seitenwand des Grabens 40 verzichtet ist. 3 FIG. 12 shows another illustrative example of edge termination for which this edge termination is different from the one in FIG 1 differs characterized in that only a p-type semiconductor region 60 below the trench 40 and only the p-type semiconductor region 62 below the front 101 is present while on the in 1 shown further p-doped semiconductor region on the side wall of the trench 40 is omitted.

4 zeigt eine Abwandlung des in 3 dargestellten Randabschlusses, wobei sich der Randabschluss in 4 von dem in 3 dargestellten dadurch unterscheidet, dass neben dem Graben 40 und den unmittelbar benachbart zu dem Graben angeordneten Halbleiterzonen 60, 62 zusätzliche Feldringe 65, 66, die beabstandet zueinander und beabstandet zu der Halbleiterzone 62 angeordnet sind, unterhalb der Vorderseite 101 des Halbleiterkörpers liegen. 4 shows a modification of the in 3 illustrated edge termination, wherein the edge termination in 4 from the in 3 illustrated by the fact that next to the ditch 40 and the semiconductor regions disposed immediately adjacent to the trench 60 . 62 additional field rings 65 . 66 spaced apart from each other and spaced apart from the semiconductor zone 62 are arranged below the front 101 of the semiconductor body.

5 zeigt eine weitere Abwandlung des in 3 dargestellten Randabschlusses, wobei das Bauelement gemäß 5 eine stark n-dotierte Feldstopzone 80 anschließend an den Rand 105 und unterhalb der Vorderseite 101 des Halbleiterkörpers 100 aufweist. Der Graben 40 ist wiederum vollständig mit dem Isolationsmaterial 50 aufgefüllt. Oberhalb der Vorderseite 101 ist bei diesem veranschaulichenden Beispiel keine Isolationsschicht angeordnet, wobei darauf hingewiesen wird, dass das Vorhandensein einer Isolationsschicht für das grundsätzliche Funktionieren des Randabschlusse nicht notwendig ist. Die gestrichelte Linie in 5 veranschaulicht die Grenze der Raumladungszone im Durchbruchsfall. 5 shows a further modification of the in 3 illustrated edge termination, wherein the device according to 5 a heavily n-doped field stop zone 80 then to the edge 105 and below the front 101 of the semiconductor body 100 having. The ditch 40 is again complete with the insulation material 50 refilled. Above the front 101 In this illustrative example, no isolation layer is arranged, it being understood that the presence of an isolation layer is not necessary for the basic operation of the edge termination. The dashed line in 5 illustrates the boundary of the space charge zone in the breakdown case.

6 zeigt ein Halbleiterbauelement, bei dem sich der Graben 40 ausgehend von der Vorderseite 101 durch die als Driftzone dienende erste Halbleiterzone 20 bis in die stark dotierte Halbleiterzone 70 im Bereich der Rückseite 102 des Halbleiterkörpers 100 erstreckt. Entlang der dem Rand 105 abgewandten Seite des Grabens 40 sind p-dotierte Feldringzonen 61, 67, 68 in der Driftzone 20 angeordnet. Die p-dotierte zweite Halbleiterzone 30, die bei einer Diode deren Anodenzone bildet, erstreckt sich in dem veranschaulichenden Beispiel in lateraler Richtung bis an den Graben 40, der mit dem Isolationsmaterial 50 aufgefüllt ist. Da sich der Graben 40 bei diesem veranschaulichenden Beispiel bis in die stark dotierte Halbleiterzone 70 erstreckt, kann sich in dem Abschnitt des Halbleiterkörpers 100 zwischen dem Graben 40 und dem Rand 105 im Sperrfall keine Raumladungszone ausbilden. 6 shows a semiconductor device in which the trench 40 starting from the front 101 by the first semiconductor zone serving as drift zone 20 into the heavily doped semiconductor zone 70 in the area of the back 102 of the semiconductor body 100 extends. Along the edge 105 opposite side of the trench 40 are p-doped field ring zones 61 . 67 . 68 in the drift zone 20 arranged. The p-doped second semiconductor zone 30 , which forms its anode zone in a diode, extends in the illustrative example in the lateral direction to the trench 40 that with the insulation material 50 is filled up. As the ditch 40 in this illustrative example into the heavily doped semiconductor zone 70 may extend in the portion of the semiconductor body 100 between the ditch 40 and the edge 105 form no space charge zone in the blocking case.

7 zeigt ein weiteres veranschaulichendes Beispiel eines Halbleiterbauelementes mit einem Randabschluss, bei dem sich die p-dotierte zweite Halbleiterzone 30 in lateraler Richtung bis an den Graben 40 erstreckt. Der Graben 40, der mit dem Isolationsmaterial 50 aufgefüllt ist, reicht in vertikaler Richtung nicht bis an die stark-dotierte Halbleiterzone 70. Benachbart zu dem Graben 40 sind zwei p-dotierte Feldringzonen 60, 61 angeordnet, wobei eine der Feldringzone 60 unterhalb des Grabens 40 und die andere an einer dem Rand 105 abgewandten Seite des Grabens 40 beabstandet zu der Vorderseite 101 angeordnet ist. Unterhalb der Vorderseite 101 erstreckt sich in lateraler Richtung zwischen dem Graben 40 und dem Rand eine stark n-dotierte Kanalstopzone 80. 7 FIG. 12 shows another illustrative example of a semiconductor device having an edge termination where the p-doped second semiconductor region. FIG 30 in a lateral direction to the ditch 40 extends. The ditch 40 that with the insulation material 50 is filled, does not extend in the vertical direction to the heavily-doped semiconductor zone 70 , Adjacent to the ditch 40 are two p-doped field ring zones 60 . 61 arranged, one of the field ring zone 60 below the trench 40 and the other at one of the edge 105 opposite side of the trench 40 spaced to the front 101 is arranged. Below the front 101 extends laterally between the trench 40 and the edge of a heavily n-doped channel stop zone 80 ,

8 zeigt ausschnittsweise einen Querschnitt durch einen MOSFET bzw. IGBT mit einem erfindungsgemäßen Randabschluss. Die erste n-dotierte Halbleiterzone 20, die im Innenbereich 103 und im Randbereich 104 angeordnet ist, bildet die Driftzone des MOSFET 20. Im Gegensatz zu den bislang erläuterten Dioden weist der MOSFET/IGBT mehrere p-dotierte Halbleiterzonen 30 im Bereich der Vorderseite 101 auf, die die Body-Zonen des Bauelements bilden. In diesen Body-Zonen 30 sind jeweils stark n-dotierte Source-Zonen 35 angeordnet, die an der Vorderseite 101 mittels einer Source-Elektrode 92 kontaktiert sind, wobei diese Source-Elektrode in den Ausführungsbeispielen die Source-Zonen 35 und die Body-Zonen 30 kurzschließt. Bei dem dargestellten Bauelement, das als sogenanntes DMOS-Bauelement ausgebildet ist, sind oberhalb der Vorderseite 101 Gate-Elektroden 90 angeordnet, die mittels Gate-Isolationsschichten 52 isoliert gegenüber dem Halbleiterkörper 100 angeordnet sind. Das Bauelement ist zellenartig aufgebaut, besitzt also eine Vielzahl gleichartiger Strukturen mit jeweils einer Body-Zone 30, einer Source-Zone 35 und einer Gate-Elektrode 90, wobei allen Zellen die rückseitige Drain-Zone 70 gemeinsam ist. 8th shows a detail of a cross section through a MOSFET or IGBT with an edge termination according to the invention. The first n-doped semiconductor zone 20 in the interior 103 and in the edge area 104 is arranged, forms the drift zone of the MOSFET 20 , In contrast to the diodes explained so far, the MOSFET / IGBT has several p-doped semiconductor zones 30 in the area of the front 101 on, which form the body zones of the device. In these body zones 30 are each heavily n-doped source zones 35 arranged at the front 101 by means of a source electrode 92 contacted, said source electrode in the embodiments, the source zones 35 and the body zones 30 shorts. In the illustrated device, which is designed as a so-called DMOS device, are above the front 101 Gate electrodes 90 arranged by means of gate insulation layers 52 isolated from the semiconductor body 100 are arranged. The device is cell-like, so has a variety of similar structures, each with a body zone 30 , a source zone 35 and a gate electrode 90 where all cells are the backside drain zone 70 is common.

Im Randbereich 104 des Bauelementes erstreckt sich ein Graben 40 ausgehend von der Vorderseite 101 in vertikaler Richtung in den Halbleiterkörper, wobei der Graben 50 mit einem Isolationsmaterial aufgefüllt ist und wobei benachbart zu dem Graben 40 Ringzonen 60, 61, 67 angeordnet sind, von denen eine Ringzone 60 unterhalb des Grabens 40 und die beiden anderen 61, 67 an der dem Rand 105 abgewandten Seite des Grabens 40 angeordnet sind.At the edge 104 of the component, a trench extends 40 starting from the front 101 in the vertical direction in the semiconductor body, wherein the trench 50 is filled with an insulating material and wherein adjacent to the trench 40 ring zones 60 . 61 . 67 are arranged, of which a ring zone 60 below the trench 40 and the other two 61 . 67 at the edge 105 opposite side of the trench 40 are arranged.

An die Driftzone 20 schließt sich an der der Vorderseite 101 abgewandten Seite die stark dotierte Halbleiterzone 70 an, die bei MOSFET n-dotiert ist und bei IGBT stark p-dotiert ist und die die Drain-Zone bildet. Eine der Body-Zonen 30 reicht bei dem dargestellten Bauelement bis an den Graben 40 mit der Isolationsschicht 50, wobei die in dieser Body-Zone 30 angeordnete Source-Zone 35 nicht durch die Source-Elektrode 92 kontaktiert ist.To the drift zone 20 joins the front 101 side facing away from the heavily doped semiconductor zone 70 which is n-doped in MOSFET and heavily p-doped in IGBT and which forms the drain region. One of the body zones 30 extends in the illustrated device to the trench 40 with the insulation layer 50 , being in this body zone 30 arranged source zone 35 not through the source electrode 92 is contacted.

Die gestrichelte Linie im Randbereich 104 veranschaulicht die Grenze der Raumladungszone im Sperrfall bei Erreichen der Durchbruchspannung. Wie auch bei den zuvor erläuterten Dioden breitet sich bei dem dargestellten MOSFET/IGBT ausgehend von den pn-Übergängen zwischen den Body-Zonen 30 und der Driftzone 20 eine Raumladungszone aus, wenn eine entsprechende Sperrspannung zwischen der rückseitigen Drain-Zone 70 und der Source-Elektrode S, 92 angelegt wird und wenn die Gate-Elektroden G nicht angesteuert sind.The dashed line in the border area 104 illustrates the boundary of the space charge zone in the case of blocking when reaching the breakdown voltage. As with the previously discussed diodes, in the MOSFET / IGBT illustrated, it propagates from the pn junctions between the body zones 30 and the drift zone 20 a space charge zone when a corresponding reverse voltage between the back drain zone 70 and the source electrode S, 92 is applied and when the gate electrodes G are not driven.

9 zeigt ein weiteres veranschaulichendes Beispiel eines Halbleiterbauelementes mit einem Randabschluss. Bei dem dargestellten Bauelement ist der Graben 40, der sich ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 hineinerstreckt stufenförmig ausgebildet und weist sowohl in Richtung der Innenzone 103 als auch in Richtung des Randes 105 Stufen 41, 42, 43, 44 auf. P-dotierte Feldringzonen 60, 60A, 60B, 60C, 60D sind dabei unterhalb des tiefsten Punktes (der untersten Stufe) des Grabens und unterhalb jeder der weiteren Stufen 41, 42, 43, 44 des Grabens angeordnet. Der Halbleiterkörper 100 ist in dem Graben von der Isolationsschicht 50 überdeckt, die auch Teile der Vorderseite 101 des Halbleiterkörpers überdeckt. 9 shows another illustrative example of a semiconductor device with an edge termination. In the illustrated device is the trench 40 which is starting from the front 101 in the semiconductor body 100 hineinerstreckt stepped and points both in the direction of the inner zone 103 as well as in the direction of the edge 105 stages 41 . 42 . 43 . 44 on. P-doped field ring zones 60 . 60A . 60B . 60C . 60D are below the lowest point (the lowest level) of the trench and below each of the other levels 41 . 42 . 43 . 44 of the trench. The semiconductor body 100 is in the trench of the insulation layer 50 covered, which also includes parts of the front 101 of the semiconductor body.

10 zeigt einen Randabschluss mit abgestuftem Graben 40 für einen als Kompensationsbauelement ausgebildeten MOSFET. Der MOSFET weist im Bereich der Vorderseite 101 des Halbleiterkörpers 100 eine bereits anhand von 8 erläuterte zellenartige Struktur mit Body-Zonen 30, Source-Zonen 35 und Gate-Elektroden 90 auf. Die Driftzone des MOSFET ist bei dem dargestellten Bauelement nicht homogen dotiert sondern umfasst abwechselnd n-dotierte Halbeiterzonen 20 und p-dotierte Halbleiterzonen 22, die im dargestellten Beispiel streifen förmig ausgebildet sind, die jedoch eine beliebige hinlänglich bekannte Struktur besitzen können. Diese abwechselnd n-dotierten und p-dotierten Halbleiterzonen 20, 22 räumen sich bei Anlegen einer Sperrspannung in hinlänglich bekannter Weise gegenseitig aus, woraus eine gegenüber Bauelementen ohne derartige Kompensationsstruktur erhöhte Sperrspannung resultiert. 10 shows an edge termination with graded trench 40 for a MOSFET designed as a compensation component. The MOSFET points in the area of the front 101 of the semiconductor body 100 one already by means of 8th illustrated cellular structure with body zones 30 , Source zones 35 and gate electrodes 90 on. The drift zone of the MOSFET is not homogeneously doped in the illustrated device but includes alternately n-doped Halbeiterzonen 20 and p-doped semiconductor zones 22 , which are strip-shaped in the example shown, but which may have any well-known structure. These alternating n-doped and p-doped semiconductor zones 20 . 22 clear each other when applying a reverse voltage in a well-known manner, resulting in a comparison with components without such compensation structure increased blocking voltage results.

Der Graben 40 weist in dem veranschaulichenden Beispiel Stufen 43, 44, 45 an der dem Rand 105 abgewandten Seite auf, wobei unterhalb des ausgehend von der Vorderseite 101 tiefsten Punktes des Grabens 40 eine p-dotierte Feldringstruktur 60 angeordnet ist und wobei unterhalb jeder der Stufen 43, 44, 45 p-dotierte Feldringzonen 60C, 60D, 60E angeordnet sind. Eine weitere Feldringstruktur 62 ist benachbart zu dem Graben 40 und unmittelbar unterhalb der Vorderseite 101 an der dem Rand 105 abgewandten Seite des Grabens angeordnet.The ditch 40 has stages in the illustrative example 43 . 44 . 45 at the edge 105 on the opposite side, taking below the starting from the front 101 lowest point of the trench 40 a p-doped field ring structure 60 is arranged and being below each of the stages 43 . 44 . 45 p-doped field ring zones 60C . 60D . 60E are arranged. Another field ring structure 62 is adjacent to the ditch 40 and immediately below the front 101 at the edge 105 arranged away from the side of the trench.

11 zeigt ein weiteres veranschaulichendes Beispiel für einen Randabschluss, wobei in 11 lediglich die Randzone eines Halbleiterkörpers 100 dargestellt ist. In der nicht dargestellten Innenzone des Halbleiterkörpers 100 kann eine beliebige Bauelementstruktur mit einem pn-Übergang, beispielweise eine der zuvor erläuterten Diodenstrukturen oder MOSFET-Strukturen angeordnet sein. Das Bauelement umfasst im Randbereich 104 neben dem Graben 40, der sich ausgehend von der Vorderseite 101 in den Halbleiterkörper hinein erstreckt, in der ersten Halbleiterzone 20 p-dotierte Kompensationszonen 22, die floatend angeordnet sind, wobei dieses Kompensationszonen 22 im Randbereich 104 sowohl an der dem Rand 105 abgewandten Seite des Grabens 40 als auch unmittelbar benachbart zu dem Rand 105 angeordnet sind. Diese Kompensationszonen 22 erstrecken sich in dem Beispiel säulenförmig ausgehend von der Vorderseite 101 in vertikaler Richtung in den Halbleiterkörper hinein und sind im Querschnitt beispielsweise als Säulen ausgebildet, können jedoch auch eine beliebige andere Geometrie aufweisen. 11 shows another illustrative example of edge termination, wherein 11 only the edge zone of a semiconductor body 100 is shown. In the inner zone, not shown, of the semiconductor body 100 For example, any device structure with a pn junction, for example one of the previously explained diode structures or MOSFET structures, can be arranged. The component comprises in the edge area 104 next to the ditch 40 which is starting from the front 101 extending into the semiconductor body, in the first semiconductor region 20 p-doped compensation zones 22 which are arranged floating, these being compensation zones 22 at the edge 104 both at the edge 105 opposite side of the trench 40 as well as immediately adjacent to the edge 105 are arranged. These compensation zones 22 extend in the example columnar starting from the front 101 in the vertical direction in the semiconductor body and are formed in cross section, for example, as columns, but may also have any other geometry.

Entlang beider Seiten des Grabens 40, also entlang der dem Rand 105 zugewandten Seite und auch entlang der dem Rand 105 abgewandten Seite sind p-dotierte Feldringzonen 61A, 61B, 67A, 67B, 68A, 68B jeweils beabstandet zueinander angeordnet. Die Dotierung der Kompensationszonen 22 und der Driftzone 20 des Bauelementes sind so aufeinander abgestimmt, dass sich die n-dotierten Abschnitte 20 der Driftzone und die p-dotierten Abschnitte 22 im Sperrfall vollständig ausräumen, während die Feldringzonen 61A68B so stark p-dotiert sind, dass diese im Sperrfall nicht vollständig ausgeräumt werden.Along both sides of the trench 40 , so along the edge 105 facing side and also along the edge 105 opposite side are p-doped field ring zones 61A . 61B . 67A . 67B . 68A . 68B each spaced from each other. The doping of the compensation zones 22 and the drift zone 20 of the component are coordinated so that the n-doped sections 20 the drift zone and the p-doped sections 22 completely clear out in the blocking case, while the field ring zones 61A - 68B are so heavily p-doped that they are not completely cleared in the case of blocking.

Der Randabschluss mit wenigstens einem sich in den Halbleiterkörper 100 hinein erstreckenden Graben 40 und der darin genannte angeordneten Isolationsschicht sowie mit der wenigstens einen sich an den Graben anschließenden Feldringzone kann mit beliebigen weiteren Maßnahmen zur Steigerung der Spannungsfestigkeit im Randbereicht kombiniert werden, wie beispielhaft anhand von 12 erläutert wird. 12 zeigt einen Randabschluss mit einem Graben 40, der sich ausgehend von der Vorderseite 101 in den Halbleiterkörper hinein erstreckt. Unmittelbar anschließend an den Graben 40 sind mehrere Feldringzonen 60A, 60B, 61A, 61B, 62A, 62B angeordnet, wobei in dem Beispiel eine der Feldringzonen unterhalb des Grabens 40 und andere Feldringzonen 61A62B entlang der Seiten des Grabens 40 angeordnet sind. Im Anschluss an den Rand 105 und unterhalb der Vorderseite 101 ist eine stark n-dotierte Kanalstoppzone 80 angeordnet, die elektrisch leitend mit einer Feldplatte 94 verbunden ist, die isoliert gegenüber dem Halbleiterkörper 100 oberhalb der Vorderseite 101 angeordnet ist. Diese Anordnung mit der Kanalstoppzone 80 und der Feldplatte 94, die eine bekannte Anordnung zur Erhöhung der Spannungsfestigkeit im Randbereich 104 darstellt, ist in dem Beispiel gemäß 12 mit dem Randabschluss zur weiteren Steigerung der Spannungsfestigkeit im Randbereich kombiniert. Die gestrichelte Linie in 12 veranschaulicht die Raumladungszone im Durchbruchsfall, wobei deutlich wird, das die se Raumladungszone an der stark n-dotierten Kanalstopzone 80 endet und in lateraler Richtung des Halbleiterkörpers dank der Randstruktur mit dem Graben 40 nicht bis an den Rand 105 des Halbleiterkörpers 100 reicht.The edge termination with at least one in the semiconductor body 100 into extending trench 40 and the arranged therein arranged insulating layer and with the at least one subsequent to the trench field ring zone can be combined with any further measures to increase the dielectric strength in Randbereicht, as exemplified by 12 is explained. 12 shows an edge termination with a trench 40 which is starting from the front 101 extends into the semiconductor body. Immediately after the ditch 40 are several field ring zones 60A . 60B . 61A . 61B . 62A . 62B arranged, in the example, one of the field ring zones below the trench 40 and other field ring zones 61A - 62B along the sides of the trench 40 are arranged. Following the edge 105 and below the front 101 is a heavily n-doped channel stop zone 80 arranged, which is electrically conductive with a field plate 94 is connected, which is insulated from the semiconductor body 100 above the front 101 is arranged. This arrangement with the channel stop zone 80 and the field plate 94 , which is a known arrangement for increasing the dielectric strength in the edge region 104 is in the example according to 12 combined with the edge termination to further increase the dielectric strength in the edge area. The dashed line in 12 illustrates the space charge zone in the breakdown case, it being clear that the se space charge zone at the heavily n-doped channel stop zone 80 ends and in the lateral direction of the semiconductor body thanks to the edge structure with the trench 40 not to the edge 105 of the semiconductor body 100 enough.

Das Randabschlusskonzept mit einer in vertikaler Richtung eines Halbleiterkörpers verlaufenden Isolationsschicht und sich einer an die Isolationsschicht anschließenden wenigstens einen Feldringzone erfordert nicht notwendigerweise einen sich in den Halbleiterkörper hinein erstreckenden Graben, wie nachfolgend anhand des veranschaulichenden Beispiels in 13 und des erfindungsgemäßen Ausführungsbeispiels in 14 erläutert wird. Bei diesen Bauelementen wird ein Randabschluss im Randbereich 104 des Halbleiterkörpers 100 dadurch gebildet, dass eine Isolationsschicht 52 unmittelbar auf den Rand 100 des Halbleiterkörpers aufgebracht ist. Im Halbleiterkörper 100 schließt sich in der ersten Halbleiterzone 20 unmittelbar an die Isolationsschicht 52 wenigstens eine Feldringzone 61 (in 13) bzw. 61, 62, 67, 68 (in 14) an. Die Bauelemente gemäß der 13 und 14 umfassen im Bereich der Rückseite 102 jeweils eine stark n-dotierte Halbleiterzone 70, die bei dem als Diode ausgebildeten Bauelement in 13 die Kathodenzone bildet und die bei dem als MOSFET ausgebildeten Bauelement in 14 dessen Drain-Zone bildet. Der Halbleiterkörper 100 ist im Randbereich 104 derart abgestuft, dass der Rand 105 einen vertikalen Abschnitt 105A und einen lateralen Abschnitt 105B entlang der starkdotierten Halbleiterzone 70 aufweist. Die Isolationsschicht 52 überdeckt beide Abschnitte 105A, 105B des Randes und reicht im Randbereich 104 bis über die Vorderseite 101 des Halbleiterkörpers. Die Driftzone 20 kann, wie bei dem Bauelement in 13, homogen dotiert sein. Die Driftzone kann jedoch auch wie bei dem erfindungsgemäßen Bauelement in 14 eine Kompensationsstruktur mit abwechselnd p-dotierten und n-dotierten Bereichen 20, 22 aufweisen. Die Feldringzonen 61, 62, 67, 68 bei dem Kompensationsbauelement gemäß 14 sind dabei so stark dotiert, dass diese Feldringzonen 6168 im Sperrfall nicht vollständig ausgeräumt werden, während die in der Driftzone benachbart zueinander angeordneten n-dotierten und p-dotierten Halbleiterzonen 20, 22 im Sperrfall vollständig ausgeräumt werden.The edge termination concept with an insulation layer extending in the vertical direction of a semiconductor body and an at least one field ring zone adjoining the insulation layer does not necessarily require a trench extending into the semiconductor body, as described below with reference to the illustrative example in FIG 13 and the embodiment according to the invention in 14 is explained. In these components, a border termination in the edge area 104 of the semiconductor body 100 formed by an insulation layer 52 directly on the edge 100 of the semiconductor body is applied. In the semiconductor body 100 closes in the first semiconductor zone 20 directly to the insulation layer 52 at least one field ring zone 61 (in 13 ) respectively. 61 . 62 . 67 . 68 (in 14 ) at. The components according to the 13 and 14 include in the area of the back 102 each a heavily n-doped semiconductor zone 70 , which in the diode-formed component in 13 forms the cathode zone and in which formed as a MOSFET device in 14 whose drain zone forms. The semiconductor body 100 is in the edge area 104 graded so that the edge 105 a vertical section 105A and a lateral section 105B along the heavily doped semiconductor zone 70 having. The insulation layer 52 covers both sections 105A . 105B of the edge and extends in the edge area 104 over the front 101 of the semiconductor body. The drift zone 20 can, as with the device in 13 , be homogeneously doped. However, the drift zone can also as in the inventive device in 14 a compensation structure with alternating p-doped and n-doped regions 20 . 22 exhibit. The field ring zones 61 . 62 . 67 . 68 in the compensation device according to 14 are so heavily doped that these field ring zones 61 - 68 not completely cleared in the blocking case, while in the drift zone adjacent to each other arranged n-doped and p-doped semiconductor regions 20 . 22 be completely cleared in the blocking case.

100100
HalbleiterkörperSemiconductor body
101101
Vorderseite des Halbleiterkörpersfront of the semiconductor body
102102
Rückseite des Halbleiterkörpersback of the semiconductor body
105105
Randedge
103103
Innenzoneinner zone
104104
Randzoneborder zone
4040
Grabendig
50, 5250, 52
Isolationsmaterialinsulation material
AA
Anodenanschlussanode
KK
Kathodenanschlusscathode
SS
Source-AnschlussSource terminal
GG
Gate-AnschlussGate terminal
DD
Drain-AnschlussDrain
60–6860-68
FeldringzonenField ring zones
2020
erste Halbleiterzone, Driftzonefirst Semiconductor zone, drift zone
3030
zweite Halbleiterzone, Anodenzonen, Bodyzonesecond Semiconductor zone, anode zones, body zone
7070
vierte Halbleiterzone, Kathodenzone, Drainzonefourth Semiconductor zone, cathode zone, drain zone
3535
fünfte Halbleiterzone, Source-Zonefifth semiconductor zone, Source zone
9090
Gate-ElektrodeGate electrode
9292
Soruce-ElektrodeSoruce electrode
105A105A
vertikaler Randabschnittvertical edge section
105B105B
lateraler Randabschnittlateral edge section

Claims (5)

Halbleiterbauelement, das folgende Merkmale aufweist: – einen Halbleiterkörper (100) mit einer ersten und zweiten Seite (101, 102) und einem Rand (105), sowie einer Innenzone (103) und einer zwischen der Innenzone (103) und dem Rand (105) angeordneten Randzone (104), – eine erste Halbleiterzone (20) eines ersten Leitungstyps in der Innenzone (103) und der Randzone (104) und wenigstens eine zweite Halbleiterzone (30) eines zweiten Leitungstyps, wobei zwischen der ersten und zweiten Halbleiterzone (20, 30) ein Halbleiterübergang in der Innenzone (103) gebildet ist, gekennzeichnet durch, – eine auf den Rand (105) aufgebrachte elektrisch isolierende Schicht (50), – wenigstens zwei in der Randzone (104) beabstandet zueinander angeordnete, sich an den Rand anschließende dritte Halbleiterzonen des zweiten Leitungstyps.Semiconductor device, comprising: - a semiconductor body ( 100 ) with a first and second page ( 101 . 102 ) and a border ( 105 ), as well as an inner zone ( 103 ) and one between the inner zone ( 103 ) and the edge ( 105 ) arranged edge zone ( 104 ), - a first semiconductor zone ( 20 ) of a first conductivity type in the inner zone ( 103 ) and the marginal zone ( 104 ) and at least one second semiconductor zone ( 30 ) of a second conductivity type, wherein between the first and second semiconductor zone ( 20 . 30 ) a semiconductor junction in the inner zone ( 103 ), characterized by, - one on the edge ( 105 ) applied electrically insulating layer ( 50 ), - at least two in the marginal zone ( 104 ) spaced apart, adjoining the edge third semiconductor zones of the second conductivity type. Halbleiterbauelement nach Anspruch 1, bei dem sich an die erste Halbleiterzone (20), eine stärker als die erste Halbleiterzone (20) vierte dotierte Schicht (70) des ersten oder zweiten Leitungstyps anschließt.Semiconductor component according to Claim 1, in which the first semiconductor zone ( 20 ), a stronger than the first semiconductor zone ( 20 ) fourth doped layer ( 70 ) of the first or second conductivity type connects. Halbleiterbauelement nach Anspruch 2, bei dem der Rand im Bereich der stärker dotierten Schicht (70) eine Stufe aufweist.Semiconductor component according to Claim 2, in which the edge in the region of the more heavily doped layer ( 70 ) has a step. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem in der ersten Halbleiterzone (20) Kompensationszonen (22) des zweiten Leitungstyps ausgebildet sind.Semiconductor component according to one of the preceding claims, in which in the first semiconductor zone ( 20 ) Compensation zones ( 22 ) of the second conductivity type are formed. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem in der zweiten Halbleiterzone (30) eine Halbleiterzone (35) des ersten Leitungstyps ausgebildet ist und bei dem eine Steuerelektrode isoliert gegenüber dem Halbleiterkörper benachbart zu dieser Halbleiterzone (35) und der zweiten Halbleiterzone (35) angeordnet ist.Semiconductor component according to one of the preceding claims, in which in the second semiconductor zone ( 30 ) a semiconductor zone ( 35 ) of the first conductivity type is formed and in which a control electrode is insulated from the semiconductor body adjacent to this semiconductor region ( 35 ) and the second semiconductor zone ( 35 ) is arranged.
DE10312911A 2003-03-22 2003-03-22 Semiconductor component with space-saving edge termination Expired - Fee Related DE10312911B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10312911A DE10312911B4 (en) 2003-03-22 2003-03-22 Semiconductor component with space-saving edge termination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10312911A DE10312911B4 (en) 2003-03-22 2003-03-22 Semiconductor component with space-saving edge termination

Publications (2)

Publication Number Publication Date
DE10312911A1 DE10312911A1 (en) 2004-10-14
DE10312911B4 true DE10312911B4 (en) 2008-09-25

Family

ID=32980655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10312911A Expired - Fee Related DE10312911B4 (en) 2003-03-22 2003-03-22 Semiconductor component with space-saving edge termination

Country Status (1)

Country Link
DE (1) DE10312911B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595238B2 (en) * 2006-07-10 2009-09-29 Fuji Electric Holdings Co., Ltd. Trench MOS type silicon carbide semiconductor device and method for manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734968B2 (en) * 2005-03-04 2011-07-27 トヨタ自動車株式会社 Insulated gate semiconductor device
JP4923416B2 (en) * 2005-03-08 2012-04-25 富士電機株式会社 Super junction semiconductor device
DE102005041838B3 (en) * 2005-09-02 2007-02-01 Infineon Technologies Ag Semiconductor component with space saving edge structure with more highly doped side region
DE102006036347B4 (en) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Semiconductor device with a space-saving edge structure
US9252251B2 (en) 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102007030755B3 (en) * 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Semiconductor device having a trench edge having edge and method for producing a border termination
KR101220568B1 (en) * 2008-03-17 2013-01-21 미쓰비시덴키 가부시키가이샤 Semiconductor device
JP2011066207A (en) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp Semiconductor device
JP2011114028A (en) * 2009-11-24 2011-06-09 Toyota Motor Corp SiC SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING THE SAME
JP5812029B2 (en) 2012-06-13 2015-11-11 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof
JP2014195089A (en) * 2014-04-28 2014-10-09 Toshiba Corp Semiconductor device
CN107293491A (en) * 2016-04-12 2017-10-24 北大方正集团有限公司 The preparation method of VDMOS device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2568724A1 (en) * 1984-08-03 1986-02-07 Centre Nat Rech Scient Semiconductor power component with high breakdown voltage
US5442214A (en) * 1994-08-09 1995-08-15 United Microelectronics Corp. VDMOS transistor and manufacturing method therefor
WO2000038242A1 (en) * 1998-12-18 2000-06-29 Infineon Technologies Ag Power semiconductor element
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2568724A1 (en) * 1984-08-03 1986-02-07 Centre Nat Rech Scient Semiconductor power component with high breakdown voltage
US5442214A (en) * 1994-08-09 1995-08-15 United Microelectronics Corp. VDMOS transistor and manufacturing method therefor
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
WO2000038242A1 (en) * 1998-12-18 2000-06-29 Infineon Technologies Ag Power semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595238B2 (en) * 2006-07-10 2009-09-29 Fuji Electric Holdings Co., Ltd. Trench MOS type silicon carbide semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
DE10312911A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
DE10214151B4 (en) Semiconductor device with increased breakdown voltage in the edge region
DE102004052678B3 (en) Power trench transistor
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE102006036347B4 (en) Semiconductor device with a space-saving edge structure
DE102007061191B4 (en) Semiconductor device with a semiconductor body
DE102005059534B4 (en) Semiconductor device and manufacturing method of the same
EP1051756B1 (en) Mos field effect transistor with an auxiliary electrode
DE10211688B4 (en) Semiconductor device
DE19611045C1 (en) Field effect transistor e.g. vertical MOS type
DE102005041838B3 (en) Semiconductor component with space saving edge structure with more highly doped side region
DE102009038731A1 (en) Semiconductor device with charge carrier compensation structure and method for producing a semiconductor device
DE102006002065A1 (en) Compensation unit e.g. field effect transistor, has compensation field extended parallel to connection direction between electrodes, where field has tapered cross sectional surface in direction of drain electrode
DE10312911B4 (en) Semiconductor component with space-saving edge termination
DE102017127848A1 (en) Silicon carbide semiconductor device with edge termination structure
DE102004041198B4 (en) Lateral semiconductor device with a field electrode and a discharge structure
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same
WO1998038681A1 (en) Field effect controllable semiconductor component
DE19725091A1 (en) Transistor component with insulated gate electrode
DE102004009521B4 (en) High-voltage PMOS transistor, mask for manufacturing a tub and method for manufacturing a high-voltage PMOS transistor
DE102007013848A1 (en) Semiconductor component i.e. MOSFET, has floating doped regions electrically connected with field plates and formed complementary to drift distance, where field plates are coupled with field plates voltage limiting structure
EP1157425B1 (en) Igbt with pn insulation
DE102004047772B4 (en) Lateral semiconductor transistor
DE10057612B4 (en) Vertical semiconductor device with vertical edge termination
DE10100802C1 (en) Semiconductor component with high avalanche strength and its manufacturing process
DE10214160B4 (en) Semiconductor arrangement with Schottky contact

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee