DE19941684A1 - Halbleiterbauelement als Verzögerungselement und Verwendung eines Halbleiterbauelementes - Google Patents

Halbleiterbauelement als Verzögerungselement und Verwendung eines Halbleiterbauelementes

Info

Publication number
DE19941684A1
DE19941684A1 DE1999141684 DE19941684A DE19941684A1 DE 19941684 A1 DE19941684 A1 DE 19941684A1 DE 1999141684 DE1999141684 DE 1999141684 DE 19941684 A DE19941684 A DE 19941684A DE 19941684 A1 DE19941684 A1 DE 19941684A1
Authority
DE
Germany
Prior art keywords
electrode
lower electrode
intermediate dielectric
channel region
separated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1999141684
Other languages
English (en)
Other versions
DE19941684B4 (de
Inventor
Eric-Roger Bruecklmeier
Herbert Palm
Andreas Kux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999141684 priority Critical patent/DE19941684B4/de
Priority to PCT/DE2000/003002 priority patent/WO2001017025A2/de
Publication of DE19941684A1 publication Critical patent/DE19941684A1/de
Application granted granted Critical
Publication of DE19941684B4 publication Critical patent/DE19941684B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Read Only Memory (AREA)

Abstract

Eine Floating-Gate-Zelle wird als Zeitmaßstab verwendet, indem der Ladevorgang bis zum Erreichen einer vorgegebenen Einsatzspannung durch Anlegen einer ausreichend niedrigen Ladespannung verzögert wird. Ein besonders dünnes Tunneloxid kann dafür vorgesehen sein, eine allmähliche Entladung einer geladenen Zelle herbeizuführen. Vorzugsweise wird die Floating-Gate-Elektrode (5) mit der Kontroll-Gate-Elektrode (16) einer zweiten Zelle verbunden, die dann entsprechend verlangsamt die Floating-Gate-Elektrode (15) der zweiten Zelle lädt.

Description

Die vorliegende Erfindung betrifft einen elektronischen Zeit­ maßstab, der insbesondere zur Verzögerung der Zugriffszeit auf einen Chip verwendet werden kann.
Bei elektronischen Schaltungen stellt sich das Problem, daß bestimmte Funktionen der Schaltungen erst nach Ablauf eines gewissen Zeitintervalles zur Verfügung stehen sollen oder die Anzahl der Zugriffe, in einem bestimmten Zeitintervall, be­ schränkt werden soll. Das ist insbesondere von Bedeutung bei elektronischen Schaltungen, die sicherheitsrelevante Funktio­ nen ausüben, wie das z. B. bei Chipkarten der Fall ist. Ver­ schlüsselungsverfahren, mit denen die Schaltung abgesichert ist, können durch sehr häufiges Ansprechen des Chips mit ei­ nem nur graduell veränderten Signalmuster ausgeforscht wer­ den, z. B. im Rahmen einer DPA (differential power analysis). Wird dagegen die Frequenz der Zugriffe auf den Chip begrenzt, steigt der Zeitaufwand für das Ermitteln eines verwendeten Kodierungsschlüssels so stark an, daß es sehr schwierig, wenn nicht sogar praktisch unmöglich wird, den Kodierungsschlüssel herauszufinden. Das Zeitintervall zwischen zwei Zugriffen auf den Chip soll weder durch ein Zurücksetzen (Reset) der Schal­ tung bzw. ein Trennen von der Spannungsversorgung noch durch ein Aufheizen des Chips verändert werden können.
Eine Zeitverzögerung mittels eines elektronischen Bauelemen­ tes ist beschrieben in der US 5,760,644. Dabei wird eine Zeitschaltfunktion realisiert, indem in einem dielektrischen Material eine bestimmte Ladungsmenge eingeschlossen wird, die dann allmählich aus diesem Material herausdiffundiert, bis die elektrische Potentialdifferenz zwischen der Ladung und der Umgebung abgebaut ist. Die Zeit wird über die Größe des vorhandenen elektrischen Feldes gemessen.
Aufgabe der vorliegenden Erfindung ist es, eine insbesondere auf einem Chip einfach realisierbare Möglichkeit anzugeben, wie eine elektronische Schaltung mit einer Zeitbasis oder ei­ nem Zeitmaßstab versehen werden kann.
Diese Aufgabe wird mit dem Halbleiterbauelement als Verzöge­ rungselement mit den Merkmalen des Anspruches 1 bzw. 4 und mit der Verwendung eines Halbleiterbauelementes mit den Merk­ malen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Der elektronische Zeitmaßstab wird erfindungsgemäß mit einem Halbleiterbauelement gebildet, das eine Transistorstruktur mit Floating-Gate-Elektrode aufweist. Das Bauelement wird so betrieben, daß die Transistorstruktur nach Art einer Floa­ ting-Gate-Zelle eines Halbleiterspeichers aufgeladen wird. Der Vorgang des Ladens (Programmieren) erfolgt in einer Wei­ se, die den Ladevorgang ein bestimmtes vorgegebenes Zeitin­ tervall andauern läßt. Bei besonderen Ausgestaltungen des Bauelementes kann die Floating-Gate-Elektrode mit einem Leck­ strompfad versehen sein, der zu einem Ausgleich der elektri­ schen Potentiale zwischen der Floating-Gate-Elektrode und be­ nachbarten Leitern führt, so daß die Transistorstruktur eben­ falls über einen bestimmten Zeitraum hinweg allmählich entla­ den wird, was ohne anliegende Spannungsversorgung geschehen kann. Eine besonders vorteilhafte Ausgestaltung sieht eine Doppelstruktur aus zwei Floating-Gate-Transistoren vor, bei denen die Floating-Gate-Elektrode des einen Transistors mit der Kontroll-Gate-Elektrode des anderen Transistors leitend verbunden ist. Bei dieser Ausgestaltung des Bauelementes wird nach dem Laden der ersten Transistorstruktur die zweite Tran­ sistorstruktur während eines bestimmten Zeitintervalles über die Floating-Gate-Elektrode der ersten Transistorstruktur aufgeladen, was ohne anliegende Spannungsversorgung geschehen kann.
Es folgt eine genauere Beschreibung von bevorzugten Beispie­ len des erfindungsgemäßen Halbleiterbauelementes und dessen Verwendung anhand der beigefügten Fig. 1 bis 3.
Fig. 1 zeigt den Querschnitt durch ein als Zeitmaßstab ver­ wendbares Halbleiterbauelement.
Fig. 2 zeigt ein Diagramm, in dem die Einsatzspannung einer Floating-Gate-Zelle über der Zeit aufgetragen ist.
Fig. 3 zeigt den in Fig. 1 markierten Schnitt für ein be­ sonders bevorzugtes Ausführungsbeispiel.
Fig. 1 zeigt im Querschnitt eine Transistorstruktur eines Halbleiterbauelementes, das erfindungsgemäß als Zeitbasis oder Zeitmaßstab verwendet werden kann. Es ist darin eine an sich bekannte Struktur eines Feldeffekttransistors im Prinzip in herkömmlicher Weise ausgebildet. Vorzugsweise befinden sich die Source/Drain-Bereiche 3 in einer dotierten Wanne 2 eines Substrates 1, z. B. einem Halbleiterkörper. Zwischen den Source/Drain-Bereichen 3 ist der Kanalbereich 4 als dotierter Bereich an der Oberseite des Halbleitermateriales ausgebil­ det. Die sich bei Anliegen elektrischer Spannungen zwischen den Source/Drain-Bereichen und einer Steuerelektrode einstel­ lende Ladungsträgerdrift, ist durch die schräge gestrichelte Linie angedeutet. Über dem Kanalbereich und von diesem durch ein unteres Zwischendielektrikum 7 getrennt befindet sich ei­ ne untere Elektrode 5, die ohne elektrischen Anschluß als Floating-Gate-Elektrode ausgebildet ist. Über der unteren Elektrode 5 und davon durch ein oberes Zwischendielektrikum 8 getrennt befindet sich eine obere Elektrode 6, die als Kon­ troll-Gate-Elektrode dieser Transistorstruktur vorgesehen und mit einem elektrischen Anschluß 9 versehen ist. Die elektri­ schen Anschlüsse, die durch aufgebrachte Metallisierungen als Kontakte sowie durch Leiterbahnen oder Kontaktlochfüllungen oder dergleichen gebildet sind, können in der von Halbleiter­ bauelementen an sich bekannten Weise ausgebildet sein und sind in Fig. 1 nur schematisch als Anschlüsse dargestellt. Das Design (Dimensionierung, Dotierungskonzentrationen und dergleichen) dieser Transistorstruktur kann weitgehend über­ einstimmend mit herkömmlichen Strukturen einer Floating-Gate- Zelle gewählt sein.
Eine Floating-Gate-Zelle besitzt eine Kennlinie, die die je­ weilige Drainstromstärke in Abhängigkeit von einer an der Floating-Gate-Elektrode anliegenden Gatespannung wiedergibt, die den Kanal letztlich steuert. Wird die Zelle mittels einer an die Kontroll-Gate-Elektrode angelegten Spannung geladen oder entladen, werden Ladungsträger auf die Floating-Gate- Elektrode gebracht oder von der Floating-Gate-Elektrode her­ untergebracht, und es ändert sich die an der Floating-Gate- Elektrode anliegende Spannung, so daß der Drainstrom bei ei­ ner zwischen den Source/Drain-Bereichen 3 anliegenden Span­ nung entsprechend der Steuerung des Kanales geändert wird. Wählt man einen Drainstrom im ansteigenden Bereich dieser Kennlinie, so ist eine Mindest-Gatespannung erforderlich, da­ mit dieser Drainstrom erreicht wird. Diese zu dem gewählten Drainstrom erforderliche Mindest-Gatespannung kann als Ein­ satzspannung VTH der Zelle definiert werden. Das an der Floa­ ting-Gate-Elektrode anliegende Potential wird mit einer Hoch­ spannung, die an die Kontroll-Gate-Elektrode 6 angelegt wird und typisch im Bereich von 15-20 Volt liegt, geändert, d. h. die Floating-Gate-Zelle wird geladen (programmiert) oder ent­ laden (gelöscht). Damit ändert sich ihre Einsatzspannung ab­ hängig von der Zeitdauer, während der diese Hochspannung an­ liegt.
Der Ladevorgang der Floating-Gate-Zelle soll bei den üblichen Anwendungen derartiger Zellen möglichst rasch erfolgen. Bei dem erfindungsgemäßen Bauelement wird jedoch dafür gesorgt, daß die Änderung des elektrischen Potentiales, das an der Floating-Gate-Elektrode anliegt, über ein bestimmtes Zeitin­ tervall hinweg erfolgt, bevor die in der angegebenen Weise definierte Einsatzspannung erreicht ist. Erfindungsgemäß wer­ den daher die an den Source/Drain-Bereichen 3 und an der obe­ ren Elektrode 6 angelegten Potentiale so gewählt, daß sich innerhalb einer vorgegebenen, nicht zu kurzen Zeit auf der unteren Elektrode 5, die als Floating-Gate-Elektrode den Ka­ nalbereich 4 der Transistorstruktur steuert, ein bestimmtes Potential einstellt. Anhand des Drainstromes kann kontrol­ liert werden, ob das Potential bereits erreicht ist und somit der Ladevorgang bereits eine vorgegebene Mindestzeit andau­ ert. Durch Anlegen von Spannungen und Messen von Spannungen und/oder Strömen kann daher auf einfache Weise der Ablauf ei­ nes bestimmten vorgegebenen Zeitintervalles kontrolliert wer­ den.
Falls das Halbleiterbauelement die Eigenschaften einer nicht- flüchtigen Floating-Gate-Zelle besitzt, kann erfindungsgemäß im Unterschied zum Betrieb herkömmlicher Floating-Gate-Zellen mit den nachfolgend beschriebenen Maßnahmen der Zeitmaßstab eines Auf- oder Entladevorgangs festgelegt werden. Diese Maß­ nahmen werden anhand des in Fig. 2 dargestellten Diagrammes beschrieben, in dem über der Zeit t die an der unteren Elek­ trode 5 anliegende Spannung V aufgetragen ist. Als Schwell­ wert ist in dem Diagramm als Waagrechte die Linie der Ein­ satzspannung VTH eingetragen. Die eingezeichnete Kurvenschar, die mit der an der oberen Elektrode 6 anliegenden Ladespan­ nung parametrisiert ist, gibt als Beispiele drei Kurvenver­ läufe für Ladespannungen von 15 V, 14 V und 13 V an. Je nied­ riger die Ladespannung ist, um so länger dauert es, bis die Einsatzspannung VTH erreicht wird. Wählt man die für den La­ devorgang einer solchen Zelle übliche Hochspannung von 15 V als Ladespannung, kann man die Ladezeit dadurch verlängern, daß man den Programmiervorgang in kurze Ladeabschnitte zer­ legt, indem man die Ladespannung nur jeweils über kurze Zeit­ intervalle anlegt, zwischen denen Pausen eingelegt werden. In Fig. 2 ist dieser intermittierende Ladevorgang durch die Pfeile 11, die im Abstand zueinander angeordnet sind, ange­ deutet. Der Arbeitspunkt 10 der Transistorstruktur wird auf diese Weise erst zu einem späteren Zeitpunkt erreicht, als der eingezeichneten Kurve zum Parameter der Ladespannung 15 V entspräche. Zum anderen kann die Ladespannung geeignet herab­ gesetzt werden, so daß der Arbeitspunkt (Schnittpunkt der Kurve mit der Geraden zur Spannung VTH erst entsprechend spä­ ter, nämlich bei dem Pfeil 12 in dem Diagramm der Fig. 2, erreicht wird.
Die Programmierzeit ändert sich typisch um den Faktor 2 für je 0,3 V, um die die Ladespannung vermindert wird; die Ein­ teilung der Zeitachse in dem Diagramm der Fig. 2 ist etwa logarithmisch, aber nicht maßstabsgetreu. Mit den angegebenen Maßnahmen ist ein sehr weiter Bereich der Ladezeiten reali­ sierbar. Diese Zeiten reichen z. B. aus, um die elektronische Schaltung auf einem Chip zwischen zwei zugelassenen Zugriffen ausreichend lange zu blockieren oder ein Intervall zu defi­ nieren, innerhalb dessen nur eine bestimmte Anzahl von Zu­ griffen erlaubt ist. Der Ladevorgang kann während des Ablaufs der Nutzung der elektronischen Schaltung, dabei auch evtl. in mehreren Teilschritten, oder vor oder nach der Nutzung erfol­ gen. Erst wenn das Ende dieses Aufladevorganges mit dem Er­ reichen der vorgegebenen Einsatzspannung festgestellt wird, wird die erneute Nutzung der Schaltung ermöglicht oder zumin­ dest ein neuer Zugriffsversuch ermöglicht.
Für den Anwender ist es unter Umständen am günstigsten, wenn der Ladevorgang parallel während der Benutzung der elektroni­ schen Schaltung abläuft. Wird die Nutzung der Schaltung un­ terbrochen, kann das bei der nächsten Inbetriebnahme detek­ tiert werden, da die Transistorstruktur des erfindungsgemäßen Bauelementes nicht vollständig geladen ist. In diesem Fall muß die vollständige Aufladung abgewartet werden, bis erneut auf die Schaltung zugegriffen werden kann. Der neutrale Zu­ stand der Transistorstruktur, der sich z. B. mittels UV- Bestrahlung herstellen läßt, entspricht dem Zustand vor dem Ladevorgang. Eine Bestrahlung mittels UV hat daher ein Zu­ rücksetzen (Reset) des Ladevorganges und damit des abzuwar­ tenden Zeitintervalles zur Folge.
Falls der Zeitmaßstab mit der an der oberen Elektrode anlie­ genden Hochspannung gesteuert wird, kann die Spannung an der Transistorstruktur begrenzt werden. Das geschieht dadurch, daß die dotierten Bereiche, insbesondere der Kanalbereich 4, so hoch dotiert werden, daß eine an der oberen Elektrode 6 anliegende Durchbruchspannung, bei der die untere Elektrode 5 mit dem Halbleitermaterial darunter über einen Durchbruch durch das untere Zwischendielektrikum 7 kurzgeschlossen wird, deutlich unter der Spannung liegt, die üblicherweise für das Laden von Floating-Gate-Zellen verwendet wird und möglicher­ weise auch für entsprechende Zellen der zu schützenden elek­ tronischen Schaltung eingesetzt wird. Auf diese Weise kann sichergestellt werden, daß das abzuwartende Zeitintervall nicht durch Anlegen einer höheren Spannung von außen verkürzt werden kann. Für eine zusätzliche Sicherung können die Zulei­ tungen und der Anschluß der für die obere Elektrode vorgese­ henen Ladespannung mit verdeckten Verdrahtungen (Kontakten und Leiterbahnen) ausgeführt sein.
Für den beschriebenen Zeitmaßstab genügt es, wenn als Bauele­ ment eine herkömmliche Floating-Gate-Zelle entsprechend den voranstehenden Angaben verwendet wird. Bauelemente, die eine spezielle, an die Erfindung angepaßte Struktur besitzen, sind aber in besonderer Weise als Zeitmaßstab geeignet. Ein erfin­ dungsgemäßes Bauelement, das sich in der Funktionsweise grundsätzlich von einer Floating-Gate-Zelle unterscheidet, erhält man, wenn in der Bauelementstruktur, die als Beispiel in Fig. 1 gezeigt ist, das untere Zwischendielektrikum 7 oder das obere Zwischendielektrikum 8 oder das untere Zwi­ schendielektrikum 7 und das obere Zwischendielektrikum 8 be­ sonders dünn ist bzw. sind, und zwar so dünn, daß Leck­ strompfade von der unteren Elektrode 5 zu dem Halbleitermate­ rial bzw. zu der oberen Elektrode ausgebildet sind. Es han­ delt sich dann um eine flüchtige Floating-Gate-Zelle.
Diese Zelle wird zunächst vollständig aufgeladen, dann von der Ladespannung getrennt und einem nachfolgenden, von selbst ablaufenden Entladevorgang ausgesetzt. Infolge eines Ladungs­ trägerstromes über den Leckstrompfad reduziert sich allmäh­ lich die elektrische Spannung zwischen der unteren Elektrode und dem Kanalbereich. Die Transistorstruktur entlädt sich da­ her während einer durch die Dicke des jeweiligen Zwischendi­ elektrikums einstellbaren Zeitspanne. Das Bauelement funktio­ niert daher im Prinzip wie ein Kurzzeitmesser, den man auf­ ziehen kann und der dann bis zu einer Stopposition abläuft. Dafür kann insbesondere vorzugsweise eine Transistorstruktur verwendet werden, die an sich von einer Floating-Gate- Tunneloxid-Zelle (FLOTOX-EEPROM-Zelle) bekannt ist. Bei einer solchen Zelle wird als unteres Zwischendielektrikum 7 ein Oxid verwendet und als oberes Zwischendielektrikum 8 häufig die Schichtfolge Oxid-Nitrid-Oxid (ONO). Es kann bei dieser Struktur erfindungsgemäß das untere Zwischenoxid (Tunneloxid) besonders dünn sein, oder von der Schichtfolge des oberen Zwischendielektrikums sind die Nitridschicht und eine Oxid­ schicht weggelassen. Eine solche Transistorstruktur verliert mit einer durch die Dicke des Zwischenoxids vorgegebenen Leckrate die die Gatespannung erzeugende Ladung. Mit einer dadurch entsprechend vorgegebenen Zeitkonstante entleert sich diese Zelle daher von selbst. Die geforderte Sicherungsfunk­ tion wird ausgeübt, indem der Zugriff auf die abzusichernde Schaltung erst freigegeben wird, wenn dieser Entladevorgang ausreichend weit fortgeschritten ist.
Ein Vorteil dieses Ausführungsbeispiels besteht darin, daß die Zeituhr auch läuft, während das erfindungsgemäße Bauele­ ment und die damit bestückte Schaltung nicht an eine elektri­ sche Spannung angeschlossen sind. Das bietet insbesondere den Vorteil, daß die damit einstellbaren Zeitintervalle deutlich größer gewählt werden können, ohne daß die Nutzung der Schal­ tung dadurch zusätzlich beeinträchtigt würde. Es sind Lade­ zeiten von Bruchteilen von Sekunden bis zu einigen Stunden realisierbar. Der Ladungsverlust kann zwar durch eine Be­ strahlung mit UV-Licht beschleunigt werden; es bietet sich aber die Möglichkeit, eine zweite Transistorstruktur vorzuse­ hen, deren Eigenschaften mit denen des erfindungsgemäßen Bau­ elementes verglichen werden. Dieses Referenzbauelement kann z. B. eine nichtflüchtige Floating-Gate-Zelle sein, die eben­ falls aufgeladen wird, aber ihre Ladung nicht oder allenfalls sehr langsam verliert. Bei einer Manipulation der Bauelemente durch UV-Bestrahlung wird aber auch diese Referenzzelle ent­ laden. Wird bei einem Vergleich der Zellen daher festge­ stellt, daß beide auf demselben Entladeniveau sind, kann das als Indiz dafür gewertet werden, daß die Bauelemente in unzu­ lässiger Weise manipuliert wurden.
In Fig. 3 ist ein Querschnitt durch ein bevorzugtes weiteres Ausführungsbeispiel des Bauelementes gezeichnet, der der in Fig. 1 markierten Schnittrichtung entspricht. Wie bei dem vorhergehenden Ausführungsbeispiel läuft bei diesem Bauele­ ment ein den Zeitmaßstab liefernder Vorgang ab, während das Bauelement von einer Spannungsversorgung getrennt sein kann. Hier handelt es sich aber nicht notwendig um den Entladevor­ gang, sondern vorzugsweise um den Ladevorgang einer Transi­ storstruktur. Bei diesem Ausführungsbeispiel sind zwei Tran­ sistorstrukturen nach Art von Floating-Gate-Zellen vorhanden, die vorzugsweise in dem Substrat 1 nebeneinander angeordnet sind. In Fig. 3 sind entsprechend ein erster Kanalbereich 4 und ein zweiter Kanalbereich 14 dargestellt. Darüber sind je­ weils eine erste untere Elektrode 5 und eine erste obere Elektrode 6 bzw. eine zweite untere Elektrode 15 und eine zweite obere Elektrode 16 angeordnet, die von dem Halbleiter­ material und voneinander durch ein erstes unteres Zwischen­ dielektrikum 7, ein erstes oberes Zwischendielektrikum 8, ein zweites unteres Zwischendielektrikum 17 und ein zweites obe­ res Zwischendielektrikum 18 elektrisch isoliert sind. Die un­ teren Zwischendielektrika 7, 17 sind zum Laden der beiden Floating-Gate-Zellen ausreichend dünn und z. B. durch ein Tun­ neloxid gebildet. Die als Floating-Gate-Elektrode vorgesehene erste untere Elektrode 5 ist elektrisch leitend mit der als Kontroll-Gate-Elektrode vorgesehenen zweiten oberen Elektrode 16 verbunden. Vorzugsweise ist das zweite untere Zwischendie­ lektrikum 17 etwas dünner ausgebildet als das erste untere Zwischendielektrikum 7.
Die erste Zelle wird aufgeladen, indem an die als erste Kon­ troll-Gate-Elektrode vorgesehene erste obere Elektrode 6 eine übliche Hochspannung zum Laden der Zelle angelegt wird. Das Aufladen geschieht daher in relativ kurzer Zeit, vergleichbar mit dem Laden herkömmlicher Floating-Gate-Zellen. Wenn sich die erste untere Elektrode 5 als Floating-Gate-Elektrode auf dem dem geladenen Zustand entsprechenden Potential befindet, befindet sich auch die damit elektrisch leitend verbundene zweite obere Elektrode 16 auf diesem Potential. Die zweite obere Elektrode 16 wirkt dann als auf hohes Potential gelegte Kontroll-Gate-Elektrode der zweiten Zelle und lädt diese ebenfalls auf. Da die erste untere Elektrode nicht auf die volle Hochspannung, die beim Laden an die erste obere Elek­ trode 6 angelegt wird, aufgeladen wird, läuft der Ladevorgang der zweiten Zelle langsamer ab, und es dauert länger, bis die Einsatzspannung der zweiten Zelle erreicht wird. Damit die zweite Zelle geladen wird, ohne daß sich die erste Zelle über das erste untere Zwischendielektrikum 7 entlädt, wird das zweite untere Zwischendielektrikum 17 vorzugsweise wesentlich dünner hergestellt. Beim Ladevorgang der ersten Zelle muß un­ ter Umständen unterhalb des Tunnelfensters der zweiten Zelle, d. h. unterhalb des zweiten Kanalbereichs 14 der zweiten Tran­ sistorstruktur, eine Kompensationsspannung angelegt werden, die verhindert, daß die zweite Zelle bereits zusammen mit der ersten Zelle aufgeladen wird.
Bei der nächsten Nutzung des Bauelementes als Zeitmaßstab sind beide Zellen zunächst geladen. Es wird dann in umgekehr­ ter Weise vorgegangen, indem die erste Zelle durch ein kurz­ zeitiges Anlegen einer geeigneten Spannung an die erste obere Elektrode 6 entladen wird und anschließend in dem langsamer ablaufenden Vorgang auch die zweite Zelle entladen wird. Die­ ser langsame Entladevorgang kann ebenfalls als Zeitmaßstab herangezogen werden. Über eine geeignete Einrichtung der Schaltung, z. B. über ein sogenanntes und an sich bekanntes Flag-Bit, kann protokolliert werden, ob der Lade- oder Entla­ devorgang abgewartet und bewertet werden muß. Die Anwen­ dungsgmöglichkeiten und die Sicherung gegen Manipulation mit UV-Bestrahlung entsprechen denen des vorhergehend beschriebe­ nen Ausführungsbeispiels.
Der Vorteil der erfindungsgemäßen Verwendung einer an sich bekannten Floating-Gate-Zelle als Zeitmaßstab ist vorrangig darin zu sehen, daß in den zu schützenden Schaltungen, insbe­ sondere auf den IC-Chips, in der Regel ohnehin nichtflüchtige Speicherzellen vorhanden sind, so daß im Rahmen der üblichen Herstellungsverfahren ohne wesentlichen zusätzlichen Aufwand weitere derartige Zellen speziell zur Verwendung als Zeitmaß­ stab hergestellt werden können. Wie dargelegt, läßt sich er­ reichen, daß der Lade- und Entladevorgang nicht künstlich be­ schleunigt werden kann. Wenn die Zelle durch den temperatur­ unabhängigen Fowler-Nordheim-Tunnelstrom aufgeladen oder ent­ laden wird, kann auch ein Aufheizen des Chips diesen Vorgang nicht beschleunigen. Die beschriebenen speziellen Ausfüh­ rungsformen der Bauelemente haben zudem den Vorteil, daß die eigentliche Zeitmessung passiv, d. h. ohne angeschlossene Spannungsversorgung, abläuft.

Claims (6)

1. Halbleiterbauelement als Verzögerungselement,
das dotierte Bereiche als Source-/Drainbereiche (3) und als Kanalbereich (4) aufweist,
das über dem Kanalbereich (4) eine untere Elektrode (5) auf­ weist, die von dem Kanalbereich (4) durch ein unteres Zwi­ schendielektrikum (7) getrennt ist, und
das über der unteren Elektrode (5) eine obere Elektrode (6) aufweist, die von der unteren Elektrode (5) durch ein oberes Zwischendielektrikum (8) getrennt ist,
dadurch gekennzeichnet, daß zwischen der unteren Elektrode (5) und dem Kanalbereich (4) und/oder zwischen der unteren Elektrode (5) und der oberen Elektrode (6) ein Leckstrompfad vorhanden ist, der so ausge­ bildet ist, daß eine elektrische Potentialdifferenz zwischen der unteren Elektrode (5) und dem Kanalbereich (4) durch Ab­ fluß von Ladungsträgern von der unteren Elektrode (5) in ei­ nem Zeitintervall unter einen bestimmten Wert sinkt.
2. Halbleiterbauelement nach Anspruch 1, bei dem der Leckstrompfad dadurch ausgebildet ist, daß das untere Zwischendielektrikum (7) und/oder das obere Zwischen­ dielektrikum (6) ausreichend dünn ist bzw. sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem das obere Zwischendielektrikum (7) eine einzelne Oxidschicht ist.
4. Halbleiterbauelement als Verzögerungselement,
das dotierte Bereiche als erste Source-/Drainbereiche (3) und als ersten Kanalbereich (4) aufweist,
das über dem ersten Kanalbereich (4) eine erste untere Elek­ trode (5) aufweist, die von dem ersten Kanalbereich (4) durch ein erstes unteres Zwischendielektrikum (7) getrennt ist, und
das über der ersten unteren Elektrode (5) eine erste obere Elektrode (6) aufweist, die von der ersten unteren Elektrode (5) durch ein erstes oberes Zwischendielektrikum (8) getrennt ist,
dadurch gekennzeichnet, daß
weitere dotierte Bereiche als zweite Source-/Drainbereiche und als zweiter Kanalbereich (14) vorhanden sind,
über dem zweiten Kanalbereich (14) eine zweite untere Elek­ trode (15) vorhanden ist, die von dem zweiten Kanalbereich (14) durch ein zweites unteres Zwischendielektrikum (17) ge­ trennt ist,
über der zweiten unteren Elektrode (15) eine zweite obere Elektrode (16) vorhanden ist, die von der zweiten unteren Elektrode (15) durch ein zweites oberes Zwischendielektrikum (18) getrennt ist, und
die erste untere Elektrode (5) mit der zweiten oberen Elek­ trode (16) elektrisch leitend verbunden ist.
5. Halbleiterbauelement nach Anspruch 4, bei dem das zweite untere Zwischendielektrikum (17) dünner ist als das erste untere Zwischendielektrikum (7).
6. Verwendung eines Halbleiterbauelementes,
das dotierte Bereiche als Source-/Drainbereiche (3) und als Kanalbereich (4) entsprechend einer Transistorstruktur auf­ weist,
das eine untere Elektrode (5) aufweist, die als Floating- Gate-Elektrode ausgebildet und von dem Kanalbereich (4) durch ein unteres Zwischendielektrikum (7) getrennt ist, und
das eine obere Elektrode (6) aufweist, die als Kontroll-Gate- Elektrode ausgebildet und von der unteren Elektrode durch ein oberes Zwischendielektrikum (8) getrennt ist,
dadurch gekennzeichnet, daß zwischen die obere Elektrode (6) und einen Source-/Drainbe­ reich eine elektrische Spannung angelegt wird, die niedriger ist als eine für eine Programmierung einer Floating-Gate- Zelle vorgesehene Spannung und/oder die mit Unterbrechungen angelegt wird, so daß der Wert einer elektrischen Potential­ differenz zwischen der unteren Elektrode (5) und dem Kanalbe­ reich (4) während eines Zeitintervalles geändert wird, und durch Messen von Spannungen und/oder Strömen in der Transi­ storstruktur eine vorgegebene Änderung des Wertes der Poten­ tialdifferenz zwischen der unteren Elektrode (5) und dem Ka­ nalbereich (4) und damit der Ablauf eines vorgegebenen Zeit­ intervalles festgestellt wird.
DE1999141684 1999-09-01 1999-09-01 Halbleiterbauelement als Verzögerungselement Expired - Fee Related DE19941684B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1999141684 DE19941684B4 (de) 1999-09-01 1999-09-01 Halbleiterbauelement als Verzögerungselement
PCT/DE2000/003002 WO2001017025A2 (de) 1999-09-01 2000-09-01 Halbleiterbauelement als verzögerungselement und verwendung eines halbleiterbauelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999141684 DE19941684B4 (de) 1999-09-01 1999-09-01 Halbleiterbauelement als Verzögerungselement

Publications (2)

Publication Number Publication Date
DE19941684A1 true DE19941684A1 (de) 2001-04-05
DE19941684B4 DE19941684B4 (de) 2004-08-26

Family

ID=7920456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999141684 Expired - Fee Related DE19941684B4 (de) 1999-09-01 1999-09-01 Halbleiterbauelement als Verzögerungselement

Country Status (2)

Country Link
DE (1) DE19941684B4 (de)
WO (1) WO2001017025A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856581B1 (en) 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US7630941B2 (en) 2000-10-31 2009-12-08 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
DE10108913A1 (de) 2001-02-23 2002-09-12 Infineon Technologies Ag Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements
WO2004015745A2 (en) * 2002-08-13 2004-02-19 General Semiconductor, Inc. A dmos device with a programmable threshold voltage
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
FR2926400A1 (fr) 2008-01-11 2009-07-17 St Microelectronics Rousset Cellule eeprom a perte de charges

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555571A (en) * 1978-10-17 1980-04-23 Sanyo Electric Co Ltd Semiconductor non volatile memory
DE69025939T2 (de) * 1989-06-21 1996-08-01 Xicor Inc Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht
US5485423A (en) * 1994-10-11 1996-01-16 Advanced Micro Devices, Inc. Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5481492A (en) * 1994-12-14 1996-01-02 The United States Of America As Represented By The Secretary Of The Navy Floating gate injection voltage regulator
KR0142604B1 (ko) * 1995-03-22 1998-07-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
US5687118A (en) * 1995-11-14 1997-11-11 Programmable Microelectronics Corporation PMOS memory cell with hot electron injection programming and tunnelling erasing
US5856946A (en) * 1997-04-09 1999-01-05 Advanced Micro Devices, Inc. Memory cell programming with controlled current injection
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping

Also Published As

Publication number Publication date
DE19941684B4 (de) 2004-08-26
WO2001017025A3 (de) 2001-06-07
WO2001017025A2 (de) 2001-03-08

Similar Documents

Publication Publication Date Title
DE69003321T2 (de) MOS-integrierte Schaltung mit regelbarer Schwellspannung.
DE4440539C2 (de) Programmierbarer Halbleiterspeicher
DE2937337C2 (de) Elektrisch schaltbares energieunabhängiges Speicherstem
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE19704999C2 (de) Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE69018328T2 (de) Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE2916884B2 (de) Programmierbare Halbleiterspeicherzelle
DE3035484C2 (de) Leseschaltung
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE3236469C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE102007007585B4 (de) Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
DE2920966A1 (de) Schaltungsanordnung mit isolierschicht-feldeffekttransistoren
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2614698A1 (de) Halbleiterspeicher
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
DE19941684A1 (de) Halbleiterbauelement als Verzögerungselement und Verwendung eines Halbleiterbauelementes
DE2429836A1 (de) Verfahren zur bestimmung des stabilitaetsverhaltens von halbleiterschaltungen
WO2013102660A1 (de) Ladungsmesseinrichtung
EP1362332B1 (de) Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
WO1995008190A1 (de) Halbleiter(detektor)struktur
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee