DE19938060A1

DE19938060A1 - Elektrische Schaltung mit einer Testeinrichtung zum Testen der Güte elektronischer Verbindungen in der elektrischen Schaltung

Info

Publication number: DE19938060A1
Application number: DE19938060A
Authority: DE
Inventors: Ulf Pillkahn
Original assignee: Siemens AG
Current assignee: Nokia Solutions and Networks GmbH and Co KG
Priority date: 1999-08-12
Filing date: 1999-08-12
Publication date: 2001-03-15
Anticipated expiration: 2019-08-13
Also published as: US6617869B1; DE19938060B4

Abstract

Bei der erfindungsgemäßen elektrischen Schaltung mit Einrichtung zum Test von Verbindungen in elektrischen Schaltungen wird die Veränderung eines Testsignals (27) aufgrund der Wirkung der langen Leitung zur Bestimmung der Güte einer elektrischen Verbindung, beispielsweise eines Pins, benutzt. Insbesondere wird durch Bestimmung eines Maximalwerts des am Leitungsende reflektierten Testsignals (28) eine Aussage über den Abschlußwiderstand und somit die Güte der Verbindung getroffen. Dabei kann eine vorhandene Boundary Scan Testimplementierung mit entsprechenden Erweiterungen benutzt werden, einschließlich eines vorhandenen Testcontrollers. Übliche digitale Signale können als Testsignal verwendet werden, wenn ihre Laufzeit durch ein Verzögerungsglied verlängert wird.

Description

Die vorliegende Erfindung betrifft eine elektrische Schaltung mit einer Testeinrichtung zum Testen von elektrischen Verbindungen in der elektrischen Schaltung. Weiterhin betrifft die vorliegende Erfindung ein elektrisches Bauelement mit einer derartigen elektrischen Schaltung in integrierter Form. Die vorliegende Erfindung betrifft weiter ein Verfahren zum Testen der Güte elektrischer Verbindungen in elektrischen Schaltungen.

Es ist bekannt, die Qualität der Verbindungen elektronischer Baugruppen durch einen In-Circuit Tester zu überprüfen. Dabei wird ein externer Tester mittels eines Nadelbett adapters mit der oder den zu prüfenden Baugruppen verbunden. Auf zumeist schon auf der Schaltung vorgesehenen Meßpunkten, Meßpads genannt, werden Nadeln mechanisch positioniert. Durch diese mechanisch plazierten und elektrisch angesteuerten Nadeln werden die Testpunkte bzw. Bauelemente selektiert und mit definierten Spannungswerten belegt. Fehler werden durch Messen und Vergleichen der Spannungen an den Meßpunkten ausgangsseitig mit erwarteten Werten erkannt.

Diese bekannte Testmethode besitzt den Nachteil, daß mit der Anzahl der beabsichtigten Tests und der Anzahl der für einen Test zu selektierenden Baugruppen die Anzahl der separat vorzusehenden Testpads stark anwächst. Dies behindert insbe sondere die gewünschte Integration und hohe Verdichtung der Baugruppen auf einer Leiterplatte. Eine mechanisch auf einen Meßpunkt (Meßpad) aufgesetzte Nadel benötigt eine gewisse Mindestgröße, da mechanische Toleranzen und der Kostenaufwand für die weitere Miniaturisierung zu berücksichtigen sind. Sonderbauteile, z. B. mit Kühlkörper versehene Bauteile, oder hochintegrierte Bauelemente mit mehreren 100 Pins können daher aufgrund des beschränkten Platzes auf der Platine nicht gemessen werden.

Bei modernen Ball Grid Array (BGA) Bauelementen, die sich dadurch auszeichnen, daß sich alle Verbindungen zur Leiterplatte unter dem Bauelement befinden, ist es praktisch unmöglich für alle diese Anschlüsse Meßpads vorzusehen, ohne die Vorteile dieser platzsparenden Bauart wieder zunichte zumachen.

Weiterhin muß für jede Platine und meist auch für verschiedene Tests auf derselben Platine ein mechanisch hochpräziser und teurer Nadelbettadapter gefertigt werden. Die Anfertigung benötigt viel Zeit, dies verzögert die Entwicklung einer Schaltung und der Nadelbettadapter selbst ist störanfällig.

Weiter ist bekannt, Schaltungen durch einen Boundary Scan Test zu überprüfen. Bei diesem ist ein Teil der Testlogik in das Bauelement integriert. Grundgedanke ist, zwischen jedem Pinanschluß und der eigentlichen integrierten Schaltung als Teil der integrierten Schaltung selbst eine Boundary Scan Zelle einzufügen. Zum Prüfen einer Verbindung ist dabei eine Senderzelle und eine Empfängerzelle notwendig. Im Normalbe triebszustand überträgt die Boundary Scan Zelle die empfa ngenen Werte von Eingang zu Ausgang. Im Testmodus liest sie den Eingangswert aus und gibt an den Ausgang einen wählbaren Testwert. Alle Boundary Scan Testzellen sind untereinander durch einen Prüfbus verbunden. Über diesen Prüfbus werden die Daten während des Tests auf einen externen Tester geschaltet. Der nach IEEE 1149.1 genormte Testbus ermöglicht die Teststeuerung und den Datenaustausch.

Nachteilig an diesem Stand der Technik ist, daß das Verfahren aufgrund der sehr hohen Rechenleistung auf externe Testein richtungen angewiesen ist. Es sind viele Testvektoren nötig, d. h. Sätze von an den Meßpunkten anzulegenden Testwerten, mit denen zum Beispiel ein bestimmter Befehl an die zu testende Schaltung übermittelt wird. Als Ergebnis ergibt sich wieder ein Vektor für die resultierenden Werte an den Pins. Um die richtige Verbindung der Bauelemente mit der Leiter platte zu prüfen muß die Funktionalität bestimmter Elemente und Baugruppen getestet werden. Hierzu müssen jedoch viele Testvektoren eingesetzt und die erhaltenen Ergebnisvektoren mit den erwarteten Werten verglichen werden. Die externe Testeinrichtung muß daher eine erhebliche Rechenleistung erbringen, meist wird hierzu ein eigener Computer eingesetzt. Auch enthalten die Ergebnisvektoren, wenn sie nicht mit den erwarteten Werten übereinstimmen regelmäßig keine oder nur aufwendig bestimmbare Informationen über die Art des Fehlers.

Keine der bekannten Testeinrichtungen kann vollständig in ein Bauelement integriert werden, um elektrische Verbindungen in der Schaltung, in der sie verwendet wird, zu testen. Die Güte der Verbindung kann erst nach einem übergeordneten Vergleich erfolgen, zu dem die Werte ausgegeben werden müssen und der meist nicht auf der elektrischen Schaltung selbst erfolgt, sondern in einer der obengenannten externen Testeinrichtungen.

Folglich ist es nicht oder nur mit großem Aufwand möglich, in die Schaltungen Selbsttests zu integrieren. Dies ist jedoch eine Anforderung an zukünftige Baugruppen und Schaltungen.

Bisher ist als Selbsttest (während der Lebenszeit) einer Schaltung das Durchführen eines Logiktests bekannt, bei dem ein "Programm" in Übereinstimmung mit der normalen Funktion durchlaufen und bei den erwarteten "richtigen" Ergebnissen davon ausgegangen wird, daß die Schaltung insgesamt in Ordnung ist.

Daneben ist auch bekannt, Unterbrechungen in Übertragungs leitungen, wie Koaxialleitungen zu finden, indem ein Signal an der Fehlerstelle reflektiert wird und aus der Signal laufzeit der Ort der Unterbrechung bestimmt wird.

Der Erfindung liegt daher die Aufgabe zugrunde, eine elek trische Schaltung bereitzustellen, die keine äußeren Testein richtungen zum Testen der Güte elektrischer Verbindungen auf der Schaltung benötigt und trotzdem Aussagen über die Güte der elektrischen Verbindungen auf einfache Weise ermöglicht. Weiterhin ist Aufgabe der vorliegenden Erfindung, ein entsprechendes Verfahren zum Testen der Güte elektrischer Verbindungen in elektrischen Schaltungen bereitzustellen.

Die zuvor beschriebene Aufgabe wird erfindungsgemäß gelöst durch eine elektrische Schaltung gemäß Anspruch 1 bzw. ein Verfahren gemäß Anspruch 18. Die abhängigen Ansprüche bilden den Grundgedanken der Erfindung in vorteilhafter Weise aus.

Die erfindungsgemäße elektrische Schaltung umfaßt eine Testeinrichtung bestehend aus einem Testsignalgenerator zum Erzeugen eines Testsignals und Zuführen dieses Testsignals zu einer zu testenden elektrischen Verbindung.

Weiter ist eine Auswerteeinrichtung vorgesehen zum Empfang eines Antwortsignals auf ein zugeführtes Testsignal von der zu testenden Verbindung, wobei die Auswerteeinrichtung die Laufzeit zwischen Testsignal und Antwortsignal aufnimmt, das Antwortsignal mit einem erwarteten Signal vergleicht und die Güte der getesteten elektrischen Verbindung auf der Basis der Laufzeit und des Signalvergleiches bewertet.

Vorteilhaft wird damit gerade der ansonsten in digitalen Schaltungen unerwünschte Effekt der Veränderung eines elektrischen Signals oder Impulses während des Signallaufs genutzt. Ausgenutzt wird die Tatsache, daß elektrische Verbindungen nicht ideal sind und nur näherungsweise von einer idealen, die Form des Signals nicht verändernden Übertragung ausgegangen werden kann. Es kommt zu kapazitiven, induktiven, dämpfenden und reflektierenden Einflüssen. Entgegen der bisherigen Ansicht der Technik, die diesen Veränderungen der digitalen Signale keinen Informationsgehalt beimaß, und gerade zu vermeiden suchte, daß das Signal sich über die Laufzeit verändert, werden erfindungsgemäß eben diese Signalveränderungen beim Betrieb digitaler Schaltungen ausgewertet. Das Bild des Antwortsignals ist typisch für die durchlaufene Strecke. Betrachtet man das Testsignal, bei spielsweise einen Rechteckimpuls, zerlegt in seine Wellen funktionen, enthält das Antwortsignal Informationen über den Wellenwiderstand, den das Testsignal auf der zu testenden elektrischen Verbindung erfuhr.

Weiter ist es vorteilhaft, wenn der Testsignalgenerator das Testsignal an demselben Ende der zu testenden elektrischen Verbindung zuführt, an dem die Auswerteeinrichtung das Ant wortsignal empfängt. Hierdurch kann als Antwortsignal das durch die elektrische Schaltung am Ende der zu testenden elektrischen Verbindung oder durch eine Fehlerstelle zuvor reflektierte Signal empfangen werden. Dies ermöglicht, die gesamten für die elektrische Schaltung mit Testeinrichtung der hier beschriebenen Art notwendigen Bauelemente kompakt an einer Stelle zu konzentrieren. Insbesondere können diese in einer integrierten Schaltung auf einem Bauelement konzen triert werden.

Weiterhin ist es vorteilhaft, die elektrische Schaltung derart auszubilden, daß der Testsignalgenerator ein Test signal mit einer Signalbreite t_ab erzeugt, so daß bei der zugehörigen Wellenlänge λ ≈ 2t_ab × V_p die Länge, über die das Testsignal auf der zu messende Verbindung läuft, größer als ca. λ/2, ist. Das Testsignal ist hierbei als Halbwelle eines periodischen Signals angesehen. Als V_p ist die typische Ausbreitungsgeschwindigkeit eines elektrischen Signals in einer digitalen Schaltung anzusetzen.

In digitalen Schaltkreisen übliche Ausbreitungsgeschwindig keiten betragen ca. 60%-70% der Lichtgeschwindigkeit. Der Wert V_p ist somit mit ca. 60 Prozent der Lichtgeschwindigkeit anzusetzen, oder im Einzelfall einem der Schaltung entsprechenden Wert.

Wenn diese Signalbreite unterschritten ist, ist ein Test der zuvor beschriebenen Art besonders günstig zu realisieren. Nach der Theorie der langen Leitung ist unter diesen Beding ungen die Länge der Leitung, über die das Testsignal läuft, zu berücksichtigen. Der für den Fall des normalen Betriebs einer digitalen Schaltung hierdurch auftretende Fehler kann dann nicht mehr vernachlässigt werden. Da bei der hier beschriebenen Testeinrichtung der Test auf dem Prinzip der Veränderung des Testsignals beruht, ist es daher vorteilhaft, die Signalbreite an diese Laufzeitbedingung anzupassen. Dabei ist es günstig, soweit möglich zu dieser Bedingung noch einen Sicherheitszuschlag von 100% zu geben und dann die Lauflänge des Testsignals größer als λ einzustellen, um die Anwendbarkeit der Theorie der langen Leitung in jedem Fall sicherzustellen.

Eine technisch günstige Lösung ist es, die Laufzeit des Test signals auf der zu testenden elektrischen Verbindung dadurch zu verlängern, daß zwischen Testsignalgenerator und zu testender Verbindung ein Verzögerungsglied geschaltet ist, welches bei einem von dem Testsignalgenerator erzeugten Testsignal mit einer Signalbreite t_ab, die Laufzeit des Testsignals über die zu testende elektrische Verbindung so verlängert, daß bei der zugehörigen Wellenlänge λ ≈ 2t_ab × V_p die scheinbare Länge, über die das Testsignal auf der zu messende Verbindung läuft, größer als ca. λ/2 ist.

Die für die hier beschriebenen Testeinrichtung günstige Bedingung, daß die Gesetze der langen Leitung anwendbar sind, ist auch erreichbar, wenn der Testsignalgenerator ein Test signal mit einer Signalanstiegszeit t_r, definiert als Zeit raum in dem der Signalwert von 10% seines Wertes auf 90% seines Wertes ansteigt, erzeugt, so daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung größer als ca. t_r ist.

Genauso, wie in den zuvor beschriebenen Ausführungsformen, ist es auch hier günstig, soweit möglich zu dieser Bedingung noch einen Sicherheitszuschlag von 100% zu geben und dann die Laufzeit des Testsignals größer als 2t_r einzustellen. Die Signalanstiegszeit ist somit klein im Vergleich zur Test signallaufzeit über die zu testende elektrische Verbindung.

Dieser Vorteil wird auch erreicht, indem zwischen Testsignalgenerator und zu testender Verbindung ein Verzögerungsglied geschaltet ist, welches bei einem von dem Testsignalgenerator erzeugten Testsignal mit einer Signal anstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von ca. seines Wertes auf 90% seines Wertes ansteigt, die Laufzeit des Testsignals über die zu testende elektrische Verbindung auf mehr als t_r verlängert.

Vorteilhaft kann bei den zuvor beschriebenen Ausgestaltungen auch mit üblichen Impulsen als Testsignal gearbeitet werden, ohne daß aufwendige und teuere Bauelemente für besonders schnelle Signalanstiegszeiten oder kurze Signalbreiten vorgesehen werden müßten. Da der Effekt einer Laufzeitverlängerung eines Signals im normalen Betrieb bei einer digitalen Schaltung nicht erwünscht ist, da hierdurch Fehler auftreten und die Arbeitsgeschwindigkeit der Schaltung herabgesetzt wird, geschieht dies nur, wenn die Schaltung mit den zu testenden elektrischen Verbindungen sich im Testbe trieb befindet. Nur dann wird zwischen der zu testenden elektrischen Verbindung, zum Beispiel dem Pin eines inte grierten Bauelements, und Testsignalgenerator bzw. Auswerte einrichtung ein Verzögerungsglied geschaltet.

Vorteilhaft bestimmt die Auswerteeinrichtung einen Maximal wert des Antwortsignals, prüft, ob der Maximalwert des Antwortsignals innerhalb einer Zeitspanne t₁ bis t₂ liegt und vergleicht dann das Antwortsignal mit dem erwarteten Signal. Die Beschränkung auf die Bestimmung des Maximalwertes und die Feststellung, ob dieser in einem zeitlichen Fenster eines erwarteten Antwortsignals liegt, vereinfacht die Auswertung. Es muß nicht das vollständige Signalbild erfaßt werden. Das Signal muß vor allem nicht abgetastet werden, was entsprechend dem Abtasttheorem sehr aufwendig wäre. Durch eine zeitliche Beschränkung, z. B. eine Torschaltung werden eventuelle andere Signale, die nicht auf das Testsignal zurückzuführen sind herausgefiltert.

Die Auswerteeinrichtung kann zur Bestimmung des Maximalwertes das Antwortsignals analog mit Referenzspannungen vergleichen und für jede überschrittene Referenzspannung einen Wert, zum Beispiel eine "1", in einem Latch speichern und sodann diese Werte in einem Decoder in ein Datenwort bestimmter Breite umsetzten. Das Antwortsignal wird somit zunächst analog quantisiert und in einen Thermometercode umgewandelt. Wird ein bestimmter Wert auch nur einmal überschritten, so ist für den Wert in dem Latch eine "1" gesetzt. Folglich stehen nach der Meßzeit in dem Latch bis zu dem Wert, der dem Maximalwert entspricht eine Reihe mit Werten "1", ansonsten Werte "0".

Dieser Thermometercode kann dann von einem Decoder in einen üblichen Digitalwert bestimmter Datenwortbreite umgesetzt werden. Vorteilhaft ist, daß die Bestimmung des Maximalwertes schnell ist und keinen Rechenaufwand verursacht, da nur der Maximalwert erfaßt wird.

Die Auswerteeinrichtung kann günstigerweise den Maximalwert des Antwortsignals mit einem erwarteten Wert unter Zulassung einer Toleranz vergleichen und dadurch die Güte der elektri schen Verbindung bewerten. Die Auswertung des Antwortsignals erfolgt somit letztlich durch die Analyse des Reflexions koeffizienten P. Dieser ist hier als Verhältnis des Testsignalmaximums zum Antwortsignalmaximum definiert. Durch Vorgabe eines erwarteten Wertes für den Maximalwert des Antwortsignals wird letztlich getestet, welcher Wert für P vorliegt. Der eigentliche Vergleich kann beispielsweise durch Bildung eines digitalen Wertes bestimmter Bitbreite aus dem Analogwert und Vergleich mit einem ebenfalls digitalisierten erwarteten Wert erfolgen. Da eine Vielzahl von Fehlern durch die Analog-Digitalwandlung bedingt sind, sind genaue Über einstimmungen von Maximalwert und zu erwartendem Wert bei Vergleich der codierten Meßwerte nicht zu erreichen. Daher ist eine definierte Toleranz vorzusehen, indem beispielsweise eine bestimmte Anzahl letzter Bits beim Vergleich der Code wörter unberücksichtigt bleibt. Auch bei einer sonstigen üblichen Art des Vergleichs ist eine Toleranz zuzulassen, um Streuungen und Meßungenauigkeiten zu berücksichtigen. Da die Reflexion des Testsignals am Ende der zu testenden elektri schen Verbindung im wesentlichen vom Abschlußwiderstand abhängt, erlaubt der Vergleich des Maximalwertes des Antwort signals mit einem erwarteten Wert und somit der Test auf einen bestimmten Wert von P vorteilhaft bereits Aussagen nicht nur über das Vorliegen eines Fehlers sondern im Fehler fall auch in gewissem Umfang über die Art des Fehlers, wenn für bestimmte Fehler signifikante Werte als erwartete Werte abgefragt werden. Der im Gutfall erwartete Abschlußwiderstand einer elektrischen Verbindung ist für die Schaltung eindeutig bestimmt, wenn diese selbst in einem bestimmten, definierten Zustand ist. So ist beispielhaft für einen bestimmten Eingang eines Bauelements mit integrierter Schaltung, wenn sich dieser am Ende der zu testenden Verbindung befindet, ein definierter Eingangswiderstand zu erwarten, falls sich das Bauelement in einem definierten Zustand befindet.

Weiter kann die Auswerteeinrichtung den Maximalwert des Antwortsignals mit dem negativen Maximalwert des Testsignals als erwarteten Wert vergleichen und dadurch eine elektrische Verbindung zur Masse als in Ordnung und eine fehlerhafte Verbindung als kurzgeschlossen zur Masse erkennt. Dadurch ergibt sich eine weitere vorteilhafte Vereinfachung der Test einrichtung. Es wird geprüft ob der Wert P ≈ -1 vorliegt. Für den erwarteten Gutfall ist eine Verbindung zur Masse (GND) gegeben. Der Abschlußwiderstand ist dann null. Für den Fall daß bereits ein Fehler erkannt wurde, kann durch den Test auf diesen Wert der Kurzschluß einer Verbindung gegen Masse (stuck at 0) erkannt werden. Vorteilhaft ist, daß dieser Gutfall und der beschriebene Fehler ohne große Berechnung und Simulation der Schaltung bestimmt werden können.

Vorteilhaft kann die Auswerteeinrichtung den Maximalwert des Antwortsignals mit Null vergleichen und dadurch eine elektri sche Verbindung zu einem anderen Bauelement mit angepaßtem Eingangswiderstand als in Ordnung und eine fehlerhafte Verbindung zu einem Bauelement mit hochohmigem Eingang als kurzgeschlossen zu einer anderen elektrischen Verbindung erkennen, wenn nach erkanntem Fehler die Art des Fehlers analysiert werden soll.

Die Auswerteeinrichtung kann den Maximalwert des Antwort signals mit dem positiven Maximalwert des Testsignals als erwarteten Wert vergleichen und dadurch eine elektrische Verbindung zu einem offenen Anschluß als in Ordnung und eine fehlerhafte Verbindung als unterbrochen erkennen.

Erfindungsgemäß kann ein Testcontroller vorgesehen sein, der die Testergebnisse sammelt und über eine Schnittstelle ausgibt.

Gemäß der Erfindung ist weiter ein elektrisches Bauelement mit integrierter Schaltung vorgesehen, das eine integrierte Schaltung mit einer oben beschriebenen elektrischen Schaltung aufweist. Die Analyse eventueller Fehler kann somit auf jedem Bauelement mit integrierter Schaltung selbst erfolgen. Günstig ist weiterhin gegenüber den bisher bekannten Ausführungsformen nach dem Stand der Technik, daß die notwendige Rechenleistung und der logistische Aufwand verringert sind. Die Anschlüsse eines Bauelements, beispielhaft eines IC, können auf diese Weise ohne externe Register oder mechanische Adaptierung auf korrekte Verbindungen überprüft werden. Bei der hier beschriebenen elektrischen Schaltung mit Testeinrichtung ist kein übergeordneter Vergleich zwischen den Werten der einzelnen Bauelemente einer elektrischen Schaltung nötig.

Dieses Bauelement kann günstig ausgeführt werden, indem alle Anschlüsse (Pins) des Bauelementes zum Anschluß weiterer Bauelemente, sternförmig mit einem einzigen Testsignalgenerator verbunden sind und ihnen nacheinander ein Testsignal von dem Testsignalgenerator zugeführt wird und ebenso sternförmig alle Anschlüsse mit einer einzigen Auswerteeinrichtung verbunden sind, die nacheinander die Antwortsignale empfängt.

Vorteilhaft können eventuell vorhandene Boundary Scan Zellen nach JTAG das Testsignal zu den zu testenden Verbindungen führen, wobei diese Zellen erweitert sind um zwei Treiber.

Es ist günstig, ein elektrisches Bauelement der zuvor be schriebener Art mit einer elektrischen Schaltung mit Test controller, der die Testergebnisse sammelt und über eine Schnittstelle ausgibt, wie oben beschrieben, so auszuführen, daß der bei einer Testarchitektur nach der Boundary Scan Methode vorhandene Testcontroller die Testergebnisse ausgibt, wobei der Steuerbefehlssatz des Testcontrollers um einen Befehl zur Ausgabe der Testergebnisse erweitert ist. Diese Ausführung ist in mehreren Varianten durchführbar. So ist es möglich, den Testcontroller auf der im Bauelement integrier ten elektrischen Schaltung auszuführen. Es ist jedoch auch möglich, den Testcontroller in der elektrischen Gesamtschaltung vorzusehen, in der das Bauelement eingesetzt ist. Dadurch ist es möglich, mit Hilfe eines Testcontrollers die Ergebnisse der Tests in einer Mehrzahl von Bauelementen der zuvor beschriebenen Art auszugeben.

Gemäß der Erfindung ist weiterhin ein Verfahren zum Testen der Güte elektrischer Verbindungen in elektrischen Schal tungen vorgesehen.

Dabei wird zunächst ein Testsignal erzeugt, dieses wird einer zu testenden elektrischen Verbindung zugeführt. So dann wird ein Antwortsignal auf ein zugeführtes Testsignal von der zu testenden Verbindung empfangen, wobei die Laufzeit zwischen Testsignal und Antwortsignal bestimmt wird. Das Antwortsignal wird mit einem erwarteten Signal verglichen, um die Güte der elektrischen Verbindung zu bewerten.

Günstigerweise wird das Testsignal an demselben Ende der zu testenden elektrischen Verbindung zugeführt wird, an dem das Antwortsignal empfangen wird. Dadurch kann das reflektierte Signal empfangen werden, wie oben anhand der elektrischen Schaltung beschrieben.

Es kann ein Testsignal mit einer Signalbreite t_ab verwendet werden, so daß bei der zugehörigen Wellenlänge λ die Länge, über die das Testsignal auf der zu messenden Verbindung läuft, größer als ca. λ/2 ist.

Die Laufzeit des Testsignals über die zu testende elektrische Verbindung wird günstigerweise so verlängert, daß bei der zugehörigen Wellenlänge λ die scheinbare Länge, über die das Testsignal auf der zu messenden Verbindung läuft, größer als ca. λ/2 ist. Wie bei der elektrischen Schaltung beschrieben, können so übliche Methoden der Signalerzeugung verwandt werden, ohne besonderen Aufwand.

Das Testsignal kann eine Signalanstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von 10% seines Wertes auf 90% seines Wertes ansteigt, haben, so daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung größer als ca. t_r ist.

Die Laufzeit des Testsignals über die zu testende elektrische Verbindung kann so verlängert werden, daß bei einer Signal anstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von 10% seines Wertes auf 90% seines Wertes ansteigt, die Laufzeit mehr als t_r beträgt.

Günstig wird der Maximalwert des Antwortsignals bestimmt und geprüft, ob der Maximalwert des Antwortsignals innerhalb einer Zeitspanne t1 bis t2 liegt und dann das Antwortsignal mit dem erwarteten Signal verglichen.

Zur Bestimmung des Maximalwertes des Antwortsignals können analog mit Referenzspannungen verglichen und für jede über schrittene Referenzspannung einen Wert in einem Latch ge speichert und sodann diese Werte in einem Decoder in ein Datenwort bestimmter Breite umgesetzt werden.

Der Maximalwert des Antwortsignals kann mit einem erwarteten Wert unter Zulassung einer Toleranz verglichen und dadurch die Güte der elektrischen Verbindung bewertet werden.

Vorteilhaft wird der Maximalwert des Antwortsignals mit dem negativen Maximalwert des Testsignals als erwarteten Wert verglichen und dadurch eine elektrische Verbindung zur Masse als in Ordnung und eine sonstige Verbindung als kurzge schlossen zur Masse erkannt.

Der Maximalwert des Antwortsignals kann mit Null verglichen und dadurch eine elektrische Verbindung einem anderen Bau element mit angepaßtem Eingangswiderstand als in Ordnung und eine sonstige Verbindung zu einem Bauelement mit hochohmigem Eingang als kurzgeschlossen zu einer anderen elektrischen Verbindung erkannt werden.

Der Maximalwert des Antwortsignals kann mit dem positiven Maximalwert des Testsignals als erwartetem Wert verglichen und dadurch eine elektrische Verbindung zu einem offenen Anschluß als in Ordnung und eine sonstige Verbindung als unterbrochen erkannt werden.

Weiter kann innerhalb eines integrierten Bauelements zu allen seinen zu testenden elektrischen Verbindungen zur sonstigen elektrischen Schaltung, den Pins, nacheinander ein Testsignal von einem einzigen Testsignalgenerator aus zugeführt werden, wobei die Antwortsignale nacheinander empfangen und in einer einzigen Auswerteeinrichtung bewertet werden.

Schließlich können ein Testcontroller bereitgestellt und die Testergebnisse über diesen gesammelt und über eine Schnitt stelle ausgegeben werden.

Die Erfindung wird nun anhand eines Ausführungsbeispiels einer in ein elektrisches Bauelement integrierten elektri schen Schaltung näher erläutert. Dargestellt wird eine Ausführung mit Testcontroller bei gleichzeitig bestehender Boundary Scan Testarchitektur.

Die Zeichnungen, auf die Bezug genommen wird, zeigen in

Fig. 1 ein elektrisches Bauelement mit einer zu testenden elektrischen Verbindung am Beispiel einer sogenannten SMD Verbindung,

Fig. 2 eine Prinzipskizze zwei Bauelemente und diese verbindende elektrische Verbindung,

Fig. 3 das Aufbauprinzip einer Testsignalzuleitung und einer Auswerteeinrichtung

Fig. 4 eine modifizierte Boundary Scan Zelle,

Fig. 5 das Schaltbild einer Auswerteeinrichtung,

Fig. 6 eine Ausführung der erfindungsgemäßen elektrischen Schaltung mit externem Testcontroller,

Fig. 7 eine Testsignalbildveränderung für einen Abschlußwiderstand R = 0,

Fig. 8 eine Testsignalbildveränderung für einen angepaßten Abschlußwiderstand,

Fig. 9a eine Testsignalbildveränderung für einen Abschlußwiderstand R = ∞ und

Fig. 9b eine Testsignalbildveränderung für einen Abschlußwiderstand R = ∞.

Fig. 1 zeigt einen Teil eines elektrisches Bauelementes 1 mit integrierter Schaltung 2. Dargestellt ist eine elektrische Verbindung von der integrierten Schaltung 2 zur Leiterbahn 8. Die hier beispielhaft gezeigte Verbindung ist eine sogenannte SMD (surface mounted device) Verbindung, bei der die Verbin dungen von dem Bauelement 1 zur Leiterplatte 9, die Pins, ohne durch eine Bohrung in der Leiterplatte 9 geführt zu werden, direkt auf die Leiterplatte 9 gelötet werden. Die elektrische Verbindung besteht, ausgehend von ihrem Endpunkt 3 auf der integrierten Schaltung 2 aus einem Bonddraht 4, dem Verbindungspunkt 5 des Bonddrahts zum Pin 6, dem Pin 6 selbst und dem Lötpunkt 7 des Pins 6. Weiter eingezeichnet sind die anschließende Leiterbahn 8 und die Leiterplatte 9. Diese führt zur restlichen elektrischen Schaltung, in die das Bauelement eingebaut ist.

Darunter befindet sich ein Ersatzschaltbild der elektrischen Verbindung. Bei diesem werden Bonddraht 4, Verbindungspunkt 5, Pin 6 und Lötpunkt 7 als eigenständige Abschnitte der elektrischen Verbindung angesehen. Jeder Abschnitt kann zur Analyse seines elektrischen Verhalten ersetzt werden durch den auf den Abschnitt entfallenden Ohm'schen Leitungswider stand ΔR, eine Induktivität ΔL und eine Kapazität ΔC sowie einen Abschlußwiderstand ΔG, den ein Signal in diesem Ab schnitt beim Übergang in den nächsten Abschnitt, sofern man das Signal als sich ausbreitende Welle betrachtet. Für die integrierte Schaltung selbst ist ein Innenwiderstand R_in angesetzt. Der Lötpunkt 7 auf der Leiterbahn 8 ist ersatz weise als R_out angesetzt. Die Abschnitte sind hier zur Verdeutlichung direkt durch Pfeile von der darüber gezeichneten elektrischen SMD Verbindung zugeordnet.

Die Testeinrichtung ist in die integrierte Schaltung integriert. Die Erzeugung des Testimpulses durch einen Testimpulsgenerator kann zum Beispiel durch einen im Takt gesteuerten Univibrator erfolgen. Alternativ zu dieser kostengünstigen und platzsparenden Lösung sind Tunneldioden geeignet, um noch steilere Flanken zu erzeugen.

Durch ein Verzögerungsglied kann sichergestellt werden, daß die oben beschriebenen Bedingungen für die Signalanstiegszeit t_r eingehalten wird. t_r soll kleiner als die Signallaufzeit sein. Alternativ kann die Signallaufzeit soweit verzögert werden, daß bei der zur Signalbreite korrespondierenden Wel lenlänge λ die scheinbare Länge, über die das Testsignal auf der zu messenden Verbindung läuft, größer als ca. λ/2 ist. Durch das Verzögerungsglied ist es nicht unbedingt nötig, als Testsignalgenerator eine aufwendige Lösung zu implementieren, die sehr steile Impulsflanken erzeugen kann, sondern eine standardmäßige Lösung ist ausreichend.

Fig. 2 zeigt zwei Bauelemente 1 mit der hier beschriebenen Testeinrichtung, zur weiteren Unterscheidung noch mit A, B bezeichnet, und eine skizzierte elektrische Verbindung in Form der Leiterbahn 8 zwischen zwei Anschlüssen der Bau elemente 1. Jedes der beiden Bauelemente kann nun mit der hier beschriebenen Testeinrichtung selbständig testen, ob die elektrische Verbindung bis einschließlich der Leiterbahn in Ordnung ist. Dies ist durch den kreisförmigen Pfeil in der Zeichnung angedeutet. Er steht für den Weg des Testsignals, das reflektiert zum im Bauelement gelegenen Ende der elektri schen Verbindung zurückläuft.

Somit ist im Gegensatz zum Stand der Technik, beispielsweise der Testmethode mit Logiktests und Boundary Scan Elementen, kein übergeordneter Vergleich nötig. Eine Aussage über die Verbindungen ist nicht erst möglich, wenn von einem Bau element Logikbefehle (Testvektoren) an die Pins gelegt werden und das Ergebnis beim anderen Bauelement ausgelesen wird und übergeordnet verglichen wird.

Nach der hier beschriebenen Ausführungsform kann abhängig von den erwarteten Abschlußwiderständen am anderen Ende der elektrischen Verbindungen, hier von Bauelement A aus gesehen der Eingangswiderstand des Pins von Bauelement B, bereits von dem Bauelement selbst ein Test durchgeführt werden, ohne daß das sonstige logische Verhalten der Schaltung, in die die Bauelemente eingebaut sind, berücksichtigt werden muß.

Fig. 3 zeigt den weiteren Aufbau der Testeinrichtung in einem Bauelement 1. Demnach ist es ausreichend, einen Testsignal generator 10 und eine Auswerteeinrichtung 11 vorzusehen. Weiter ist ein Multiplexer vorgesehen, der das Testsignal nacheinander auf die einzelnen zu testenden elektrischen Verbindungen, hier die Pins, legt. Dies ist in der Zeichnung durch den Pfeil zu Pin Nr. 1 gezeigt und die nacheinander erfolgende Zuschaltung durch den kreisförmigen gestrichelten Pfeil.

An jedem Pin, oder dem Beginn der zu testenden elektrischen Verbindung, ist dabei eine Schaltfunktion zu implementieren, die die aktive, gerade zu testende elektrische Verbindung mit dem Testsignalgenerator und der Auswerteeinrichtung verbindet.

Die Zuleitung des Auswertesignals zur Auswerteeinrichtung erfolgt umgekehrt, indem die Verbindung an der gerade ein Antwortsignal erwartet wird ebenso nacheinander mit der Auswerteeinrichtung 11 verbunden wird durch einen Multi plexer.

Fig. 4 erläutert, wie die Zuleitung des Testsignals zu den Pins erfolgt unter Verwendung der vorhandenen Boundary Scan Testarchitektur. Die Figur zeigt eine Boundary Scan Zelle nach dem JTAG Standard, die um zwei Treiber 13 und 14 erwei tert ist. Zusätzlich ist noch ein Multiplexer 12 vorgesehen für die zuvor beschriebene Selektion des zu testenden Pins. Ist am Eingang ENB, dem Eingang für Testbetriebsart 15, das Signal für Testbetrieb angelegt, so wird das Testsignal über einen Treiber 13 und den Multiplexer 12 an den Ausgang geleitet. Ist der Testbetrieb nicht eingeschaltet, so wird das Eingangssignal direkt auf Ausgang weitergeleitet. Das Antwortsignal wird am Auswertesignalausgang 16 empfangen. Die Integration in eine vorhandene Testarchitektur bietet den Vorteil, daß beide Tests ausgeführt werden können. Der Mehr aufwand hierfür ist relativ gering. Bei Bauelementen mit sehr geringer Pinanzahl scheint jedoch eine Lösung ohne eine gleichzeitige Implementierung von Boundary-Scan-Zellen günstiger.

Fig. 5 zeigt das Schaltbild einer hier beispielhaft beschrie benen Ausführung der Auswerteeinrichtung 11. Diese besteht aus einem Referenzspannungsteiler der über Widerstände 19 in festen Abstufungen Referenzspannungen vorgibt, die aus der am Referenzspannungseingang 18 anliegenden abgeteilt werden. Diesen nachgeschaltet sind Analogkomparatoren 20. Die Analog komparatoren geben ihr Ergebnis in ein nachfolgendes Latch 22. Mit diesem verbunden ist ein Dekodierer 21 und die eigen tliche Bewertungseinheit, bestehend aus einem Register 23 und einem digitalen Komparator 24.

Das Auswertesignal wird an den Auswertesignaleingang 17 angelegt. Dieses wird dann mit allen durch den Referenz spannungsteiler durch die Widerstände 19 vorgegebenen Werten verglichen. Überschreitet das Auswertesignal den Wert einer bestimmten Stufe, gibt der jeweilige Analogkomparator 20 ein Signal an das nachfolgende Latch 22.

Die "Abtastung" selbst erfolgt über eine Torschaltung, die zwischen den Werten t₁ und t₂ das Antwortsignal erfaßt. Soweit elektrische Verbindungsleitungen in einfachen Schal tungen zu testen sind, bei denen nicht mehrfache Reflexionen zu erwarten sind, wird es ausreichend sein, das Zeittor zwischen t₁ und t₂ so zu wählen, daß t₁ der Startzeit des Testsignals und t₂ einem Wert 2τ + t mit τ als erwarteter Laufzeit eines Signals über die zu testende elektrische Verbindung in einfacher Richtung und t als Sicherheits zuschlag entspricht. In diesem Fall wird das reflektierte Signal in jedem Fall erfaßt.

Der Dekodierer 21 wandelt die Information in ein Datenwort, hier mit 8 Bit Breite um. Notwendig ist demnach bei einer Datenwortbreite des Dekodierers von 8 Bit ein Vergleich mit 255 abgeteilten Referenzwerten.

Das Ergebnis wird in ein Register 23 geschrieben und an schließend in einem digitalen Komparator 24 mit dem erwar teten Wert verglichen. Um eine Toleranz zuzulassen, sind eine geeignete Anzahl letzter Bits nicht zu berücksichtigen, da. aufgrund der zuvor beschriebenen mehrfachen Umsetzung des Antwortsignals eine genaue Übereinstimmung ausgeschlossen sein dürfte. Im beschriebenen Ausführungsbeispiel sind drei Bits vernachlässigt.

Im Gegensatz zu üblichen A/D Wandlern wird das Antwortsignal zuerst quantisiert. Bei jedem überschrittenen Wert der in Stufen vorliegenden Referenzspannung wird die entsprechende Speicherzelle des nachgeschalteten Latch gesetzt. Es liegt ein sogenannter Thermometercode vor, wobei jedem der durch die abgeteilte Referenzspannung vorgegebenen Werte ein Wert "1" zugewiesen wird, wenn der Wert überschritten wird. Das Latch speichert folglich den höchsten erreichten Wert, den Maximalwert, des Antwortsignals, indem in einer Reihe bis zu der Position, die dem auch nur einmal kurzzeitig erreichten Maximalwert des Antwortsignals entspricht, der Wert "1" steht. Der Vorteil einer solchen parallelen Quantisierung ist die hohe Prozeßgeschwindigkeit.

Fig. 6 zeigt eine Ausführung mit externem Testcontroller bei vorhandener Boundary-Scan Testarchitektur. Bauelemente 1, hier sind beispielhaft drei eingezeichnet, mit jeweils einer Testeinrichtung der bisher beschriebenen Art sind mit einem Testcontroller 25 verbunden, der über eine Datenleitung die Ergebnisse der auf jedem Bauelement 1 integrierten Testein richtung abruft. Der Controller besitzt eine Schnittstelle 26 zur Ausgabe der Daten außerhalb der elektrischen Schaltung. Dabei ist vorteilhafterweise bei einer vorhandenen Testarchi tektur nach der Boundary Scan Methode der vorhandene TAP- Testcontroller, der die Testergebnisse des Boundary Scan Tests ausgibt, zu verwenden, indem er entsprechend erweitert wird und hierzu sein Steuerbefehlssatz um einen Befehl erwei tert wird zur Ausgabe der Testergebnisse der hier beschrie benen Testeinrichtung.

Es ist alternativ denkbar, den Testcontroller in eines oder mehrere der Bauelemente 1 zu integrieren.

Die in der Figur gezeigte Ausführung hat den Vorteil, daß man per Datenabruf von Außen die Testergebnisse abfragen kann. Es ist somit möglich, bei digitalen Schaltungen, die an eine Datenübertragungsleitung angeschlossen sind oder mit einer solchen verbunden werden können, wie dies bei Telefon vermittlungsanlagen zum Beispiel der Fall ist, eine Fern diagnose zu stellen, ob ein Fehler in einer Verbindung auf der Schaltung vorliegt oder im Umkehrschluß ein Bauelement fehler wahrscheinlicher ist.

Anhand von Fig. 7 bis 9b wird die vorteilhafte Möglichkeit erläutert, sich auf den Test weniger typischer Fehler zu beschränken um eine einfache Testauswertung zu erhalten. Die Figuren zeigen das Ergebnis jeweiliger Simulations rechnungen. Als Modell für die elektrische Verbindung wurde das Ersatzschaltbild, wie in Fig. 1 dargestellt gewählt.

Jedoch wurde weiter vereinfacht, indem keine Unterteilung in Abschnitte vorgenommen wurde. Entscheidend für das Signalbild ist überwiegend der Abschlußwiderstand am Ende der elektri schen Verbindung. Wird die Simulation weiter verfeinert, so kommt es zu weiteren Reflexionen an den Übergangswiderständen der Abschnitte, jedoch sind diese in der hier gewählten Vereinfachung vernachlässigbar, da der Abschlußwiderstand am Ende der zu testenden Verbindung den größten Effekt bewirkt. Natürlich sind die idealen berechneten Signalbilder bei realer Messung so nicht erreichbar. Aber bei genügend großer Wahl der Meßtoleranz läßt sich das Ergebnis übertragen.

Fig. 7 zeigt die Testsignalbildveränderung für einen Ab schlußwiderstand R = 0, entsprechend dem Fall P ≈ -1. Der Rechtswert ist die Strecke der zu testenden elektrischen Verbindung. Der linke Rand entspricht dem Ausgangspunkt, an dem Testsignalgenerator und Auswerteeinrichtung liegen. Der Rechte Rand entspricht dem Ort, an dem die Reflexion erfolgt, der Stelle des Abschlußwiderstandes. Das Testsignal läuft von links nach Rechts und zurück. Eingezeichnet ist das Testsig nal 27 kurz nach dem Start des Tests, das Testsignal 28 kurz nach der Reflexion und das Antwortsignal 29. Dies ist das Verhalten einer elektrische Verbindung zur Masse im Gutfall und bei einer fehlerhaften Verbindung wird diese als kurzgeschlossen zur Masse erkannt.

Fig. 8 zeigt die Testsignalbildveränderung für einen ange paßten Abschlußwiderstand. Dies entspricht dem Fall P ≈ 0. Dargestellt ist das Testsignal 27 nach Testbeginn und das Testsignal 30 am Ende der zu testenden elektrischen Verbin dung. Hier entspricht der Wellenwiderstand dem Abschluß widerstand, es kommt zu keiner Reflexion. Eine elektrische Verbindung zu einem anderen Bauelement mit angepaßtem Eingangswiderstand wird als in Ordnung und eine fehlerhafte Verbindung zu einem Bauelement mit hochohmigem Eingang als kurzgeschlossen zu einer anderen elektrischen Verbindung erkannt.

Die Fig. 9a und 9b zeigen die Testsignalbildveränderung für einen Abschlußwiderstand R = ∞. Das Testsignal 27 nach Test beginn und das Testsignal 28 kurz nach der Reflexion am Ende der zu testenden elektrischen Verbindung zeigt Fig. 9a. Das Antwortsignal 29 zeigt Fig. 9b. In diesem Fall ist der Ab schlußwiderstand sehr groß gegenüber dem Wellenwiderstand ( R → ∞). Dies entspricht als Fehler einer fehlenden Verbin dung (fehlender Kontakt) und für den erwarteten Gutfall einem offenen Anschluß.

Der Test anhand dieser drei Werte des Reflexionskoeffizienten ermöglicht einen Test ohne zuvor die genauen Werte des Gut falls berechnen zu müssen, wie es für andere Zwischenwerte des Reflexionskoeffizienten nötig wäre. Dabei muß lediglich eine relativ große Toleranz zugelassen werden. Die Fehlerka tegorisierung ist für diese Werte recht eindeutig. Es kann folglich aus einer Bestimmung der an den Pins in einem definierten Zustand anliegenden Widerständen ein Testprogramm für das Bauelement entwickelt werden, ohne die Schaltung insgesamt einer Messung oder Berechnung erwarteter Werte zu unterziehen.

Weiter kann vorteilhaft zusätzlich zum bekannten Boundary Scan Testverfahren eine erfindungsgemäße Testeinrichtung auf einer elektrischen Schaltung integriert werden, die speziell die Verbindungen testet. Diese können mit der erfindungs gemäßen Testeinrichtung auch während der Lebensdauer der digitalen Schaltung getestet werden im Gegensatz zum Produk tionstestverfahren nach der Boundary Scan Methode.

Claims

1. Elektrische Schaltung mit einer Testeinrichtung zum Testen der Güte elektrischer Verbindungen in der elektrischen Schaltung, mit

- einem Testsignalgenerator (10) zum Erzeugen eines Test signals und Zuführen des erzeugten Testsignals zu einer zu testenden elektrischen Verbindung
- einer Auswerteeinrichtung (11) zum Empfang eines Antwort signals auf ein zugeführtes Testsignal von der zu testenden Verbindung, wobei die Auswerteeinrichtung die Laufzeit zwischen Testsignal und Antwortsignal aufnimmt, das Antwort signal mit einem erwarteten Signal vergleicht und die Güte der getesteten elektrischen Verbindung auf der Basis der Laufzeit und des Signalvergleiches bewertet.

2. Elektrische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Testsignalgenerator (10) das Testsignal an demselben Ende (3) der zu testenden elektrischen Verbindung zuführt, an dem die Auswerteeinrichtung (11) das Antwortsignal empfängt.

3. Elektrische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Testsignalgenerator (10) ein Testsignal mit einer Signalbreite t_ab erzeugt, so daß bei der zugehörigen Wellen länge λ die Länge, über die das Testsignal auf der zu messende Verbindung läuft, größer als ca. λ/2 ist.

4. Elektrische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen Testsignalgenerator (10) und zu testende Ver bindung ein Verzögerungsglied geschaltet ist, welches bei einem von dem Testsignalgenerator (10) erzeugten Testsignal mit einer Signalbreite t_ab, die Laufzeit des Testsignals über die zu testende elektrische Verbindung so verlängert, daß bei der zugehörigen Wellenlänge λ die scheinbare Länge, über die das Testsignal auf der zu messende Verbindung läuft, größer als ca. λ/2 ist.

5. Elektrische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Testsignalgenerator (10) ein Testsignal mit einer Signalanstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von 10% seines Wertes auf 90% seines Wertes ansteigt, erzeugt, so daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung größer als ca. t_r ist.

6. Elektrische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Testsignalgenerator (10) und der zu tes tenden Verbindung ein Verzögerungsglied geschaltet ist, welches bei einem von dem Testsignalgenerator (10) erzeugten Testsignal mit einer Signalanstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von 10% seines Wertes auf 90% seines Wertes ansteigt, die Laufzeit des Testsignals über die zu testende elektrische Verbindung auf mehr als t_r verlängert.

7. Elektrische Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Auswerteeinrichtung (11) einen Maximalwert des Antwortsignals bestimmt, prüft, ob der Maximalwert des Antwortsignals innerhalb einer Zeitspanne t1 bis t2 liegt und dann das Antwortsignal mit dem erwarteten Signal vergleicht.

8. Elektrische Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Auswerteeinrichtung (11) zur Bestimmung des Maximal wertes das Antwortsignal (29) analog mit Referenzspannungen vergleicht und für jede überschrittene Referenzspannung einen Wert in einem Latch (22) speichert und sodann diese Werte in einem Decoder (21) in ein Datenwort bestimmter Breite umsetzt.

9. Elektrische Schaltung nach den Ansprüchen 7 bis 8, dadurch gekennzeichnet, daß die Auswerteeinrichtung (11) den Maximalwert des Antwortsignals mit einem erwarteten Wert unter Zulassung einer Toleranz vergleicht und dadurch die Güte der elektrischen Verbindung bewertet.

10. Elektrische Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die Auswerteeinrichtung (11) den Maximalwert des Antwort signals mit dem negativen Maximalwert des Testsignals als erwarteten Wert vergleicht und
dadurch eine elektrische Verbindung zur Masse als in Ordnung und
eine fehlerhafte Verbindung als kurzgeschlossen zur Masse erkennt.

11. Elektrische Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die Auswerteeinrichtung (11) den Maximalwert des Antwortsignals mit Null vergleicht und
dadurch eine elektrische Verbindung zu einem anderen Bau element mit angepaßtem Eingangswiderstand als in Ordnung und eine fehlerhafte Verbindung zu einem Bauelement mit hoch ohmigem Eingang als kurzgeschlossen zu einer anderen elektrischen Verbindung erkennt.

12. Elektrische Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die Auswerteeinrichtung (11) den Maximalwert des Antwort signals mit dem positiven Maximalwert des Testsignals als erwarteten Wert vergleicht und
dadurch eine elektrische Verbindung zu einem offenen Anschluß als in Ordnung und
eine fehlerhafte Verbindung als unterbrochen erkennt.

13. Elektrische Schaltung nach Anspruch 1 bis 12, dadurch gekennzeichnet, daß ein Testcontroller (25) die Testergebnisse sammelt und über eine Schnittstelle ausgibt.

14. Elektrisches Bauelement mit integrierter Schaltung, dadurch gekennzeichnet, daß die integrierte Schaltung eine elektrische Schaltung nach einem der vorherigen Ansprüche aufweist.

15. Elektrisches Bauelement mit integrierter Schaltung nach Anspruch 14, dadurch gekennzeichnet, daß alle Anschlüsse des Bauelementes zum Anschluß anderer Bauelementen sternförmig mit einem einzigen Testsignal generator (10) verbunden sind zum aufeinanderfolgenden Zu führen eines Testsignales zu den Anschlüssen und ebenso sternförmig alle Anschlüsse mit einer einzigen Auswerte einrichtung (11) verbunden sind zum aufeinanderfolgenden Empfang der Antwortsignale.

16. Elektrisches Bauelement mit integrierter Schaltung nach Anspruch 14 und 15, dadurch gekennzeichnet, daß vorhandene Boundary Scan Zellen nach JTAG das Testsignal zu den zu testenden Verbindungen führen, wobei die Boundary Scan Zellen erweitert sind um zwei Treiber.

17. Elektrisches Bauelement nach Anspruch 16, mit elektrischer Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß der bei einer Testarchitektur nach der Boundary Scan Methode vorhandene Testcontroller die Testergebnisse ausgibt und der Steuerbefehlssatz des Testcontrollers um einen Befehl zur Ausgabe der Testergebnisse erweitert ist.

18. Verfahren zum Testen der Güte elektrischer Verbindungen in elektrischen Schaltungen, mit den Schritten:

- Erzeugen eines definierten Testsignals
- Zuführen des erzeugten Testsignals zu einer zu testenden elektrischen Verbindung (2)
- Empfangen eines Antwortsignals auf ein zugeführtes Testsignal von der zu testenden Verbindung,
- Bestimmen der Laufzeit zwischen Testsignal und Antwortsignal, und
- Vergleichen des Antwortsignales mit einem erwarteten Signal zum Bewerten der Güte der elektrischen Verbindung.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß das Testsignal an demselben Ende der zu testenden elektrischen Verbindung zugeführt wird, an dem das Antwort signal empfangen wird.

20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß ein Testsignal mit einer Signalbreite t_ab verwendet wird, so daß bei der zugehörigen Wellenlänge λ die Länge, über die das Testsignal auf der zu messende Verbindung läuft, größer als ca. λ/2 ist.

21. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung so verlängert wird, daß bei der zugehörigen Wellenlänge λ die scheinbare Länge, über die das Testsignal auf der zu messenden Verbindung läuft, größer als ca. λ/2 ist.

22. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß ein Testsignal mit einer Signalanstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von ca. 10% seines Wertes auf ca. 90% seines Wertes ansteigt, verwendet wird, so daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung größer als ca. t_r ist.

23. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Laufzeit des Testsignals über die zu testende elektrische Verbindung so verlängert wird, daß bei einer Signalanstiegszeit t_r, definiert als Zeitraum in dem der Signalwert von ca. 10% seines Wertes auf ca. 90% seines Wertes ansteigt, die Laufzeit mehr als t_r beträgt.

24. Verfahren nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, daß ein Maximalwert des Antwortsignals bestimmt und geprüft wird, ob der Maximalwert des Antwortsignals innerhalb einer Zeitspanne t1 bis t2 liegt und dann das Antwortsignal mit dem erwarteten Signal verglichen wird.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Bestimmung des Maximalwertes das Antwortsignal (29) analog mit Referenzspannungen verglichen und für jede über schrittene Referenzspannung ein Wert in einem Latch (22) gespeichert und sodann diese Werte in einem Decoder (21) in ein Datenwort bestimmter Breite umgesetzt werden.

26. Verfahren nach Anspruch 24 bis 25, dadurch gekennzeichnet, daß der Maximalwert des Antwortsignals mit einem erwarteten Wert unter Zulassung einer Toleranz verglichen und dadurch die Güte der elektrischen Verbindung bewertet wird.

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß der Maximalwert des Antwortsignals mit dem negativen Maximalwert des Testsignals als erwarteten Wert verglichen wird und dadurch eine elektrische Verbindung zur Masse als in Ordnung und eine fehlerhafte Verbindung als kurzgeschlossen zur Masse erkannt wird.

28. Verfahren nach Anspruch 26, dadurch gekennzeichnet,
daß der Maximalwert des Antwortsignals mit Null verglichen und
dadurch eine elektrische Verbindung einem anderen Bauelement mit angepaßtem Eingangswiderstand als in Ordnung und eine fehlerhafte Verbindung zu einem Bauelement mit hochohmigem Eingang als kurzgeschlossen zu einer anderen elektrischen Verbindung erkannt wird.

29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß der Maximalwert des Antwortsignals mit dem positiven Maximalwert des Testsignals als erwarteten Wert verglichen und dadurch eine elektrische Verbindung zu einem offenen Anschluß als in Ordnung und eine fehlerhafte Verbindung als unterbrochen erkannt wird.

30. Verfahren nach Anspruch 18 bis 29, dadurch gekennzeichnet, daß innerhalb eines integrierten Bauelements zu allen seinen zu testenden elektrischen Verbindungen nacheinander ein Testsignal von einem einzigen Testsignalgenerator (10) aus zugeführt wird und die Antwortsignale nacheinander empfangen werden und in einer einzigen Auswerteeinrichtung (11) bewertet werden.

31. Verfahren nach Anspruch 18 bis 29, dadurch gekennzeichnet, daß ein Testcontroller bereitgestellt wird und die Test ergebnisse über diesen gesammelt und über eine Schnittstelle ausgegeben werden.