DE19836001C2 - Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten - Google Patents

Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten

Info

Publication number
DE19836001C2
DE19836001C2 DE1998136001 DE19836001A DE19836001C2 DE 19836001 C2 DE19836001 C2 DE 19836001C2 DE 1998136001 DE1998136001 DE 1998136001 DE 19836001 A DE19836001 A DE 19836001A DE 19836001 C2 DE19836001 C2 DE 19836001C2
Authority
DE
Germany
Prior art keywords
memory
data
data storage
address
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1998136001
Other languages
English (en)
Other versions
DE19836001A1 (de
Inventor
Karl-Heinz Niemann
Thomas Guenther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Patent GmbH
Original Assignee
ABB Patent GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Patent GmbH filed Critical ABB Patent GmbH
Priority to DE1998136001 priority Critical patent/DE19836001C2/de
Publication of DE19836001A1 publication Critical patent/DE19836001A1/de
Application granted granted Critical
Publication of DE19836001C2 publication Critical patent/DE19836001C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Kommunikation zwischen miteinander vernetzten Rechnersystemen mit unterschiedlichen Datenablageformaten.
Die Entwicklung der Rechentechnik hat in der Vergangenheit verschiedene Formate zur Datenablage im Speicher eines Rechnersystems hervorgebracht. Es ist allgemein bekannt, daß ausgehend von Rechnersystemen mit 8 bit (= 1 Byte) Daten- Verarbeitungsbreite Daten byteweise im Speicher abgelegt werden. Die Erhöhung der Daten-Verarbeitungsbreite auf 16, 32 und 64 bit, entsprechend 2, 4 und 8 Byte, zwingt zur Definition, in welcher Reihenfolge die einzelnen Byte eines Datums mit mehr als einem Byte Länge im Speicher des Rechnersystems abzulegen sind.
Dabei wird in Rechnersystemen der Firmen Digital Equipment Corporation und Intel das sogenannte "little endian"-Format verwendet, bei dem das höchstwertige Datenbyte auch die höchstwertigen Datenbit aufweist. Darüber hinaus ist das sogenannte "big endian"-Format bekannt geworden, das in Rechnersystemen der Firmen IBM und Motorola verwendet wird und bei dem das höchstwertige Datenbyte die niedrigstwertigen Datenbit aufweist. Es ist offensichtlich, daß diese beiden Datenablageformate zueinander inkompatibel sind. Solange ein Rechnersystem für sich allein (stand alone) betrieben wird, ist es unerheblich welches Datenablageformat in diesem Rechnersystem verwendet wird. Jedoch äußert sich die Inkompatibilität bei der heterogenen Vernetzung von Rechnersystemen, in denen unterschiedliche Datenablageformat verwendet werden, dahingehend, daß eine Kommunikation zwischen verschiedenen Rechnersystemen im heterogenen Netz versagt bleibt.
Aus der WO 94/15269 ist bekannt, ein Rechnersystem mit einem zusätzlichen Prozessor und einer Konvertierungsschaltung auszustatten, wobei der zusätzliche Prozessor als sogenannter "bi-endian"-Prozessor geeignet ist, in Abhängigkeit vom darauf ablaufenden Betriebssystem und der gewählten Einstellung der Konvertierungsschaltung beide Datenablageformate lesen und schreiben zu können. Der damit verbundene zusätzliche Aufwand wird als nachteilig angesehen.
In der US 5,516,842 sind Mittel und Methoden zum Datenzugriff in einem Prozessorsystem beschrieben, wobei die Daten in verschiedenen Datenformaten im Datenpeicher abgelegt sein können. Dazu ist der adressierbare Datenspeichers in Segmente unterteilt und jedem Segment ein prozessorinternes Register zugeordnet. In jedem dieser prozessorinternen Register sind Statusinformationen über das zugehörige Speichersegment abgelegt. Zu diesen Statusinformationen gehört auch eine Angabe über das Datenformat, in dem Daten in dem betreffenden Speichersegment abgelegt sind.
Für den Prozessor ist jede logische Speicheradresse im Adreßbereich einer physischen Speicherstelle eineindeutig zugeordnet. Das bedeutet für jede beliebige Speicherstelle, daß die Daten stets in demselben Format entsprechend den in dem prozessorinternen Register hinterlegten Formatangaben für das die ausgewählte Speicherstelle umfassende Speichersegment geschrieben und gelesen werden und zwar unabhängig von der prozessorinternen Datendarstellung. Dementsprechend ist die Anwendung der Formatkonvertierung auf die Anpassung des individuellen Datenformats gespeicherter Daten in das Format der prozessorinternen Datendarstellung beschränkt.
Darüber hinaus sind Mikroprozessoren bekannt, deren Befehlsvorrat spezielle SWAP- Befehle für die Konvertierung von Datenablageformaten umfaßt. Beispielsweise ist es mit dem Typ MC 68000 der Fa. Motorola möglich, mit einem Befehl die zwei Bytes eines 16-bit-Wortes beziehungsweise die zwei 16-bit-Worte eines 32-bit-Wortes zu vertauschen. Es ist zu erkennen, daß zur vollständigen Konvertierung eines 32-bit- Wortes bereits drei Befehle auszuführen sind, deren Ausführung bei jedem Lesezugriff und bei jedem Schreibzugriff auf den Speicher des Rechnersystems erforderlich ist. Es ist offensichtlich, daß die zur Konvertierung jedes einzelnen Datenworts benötigte Rechenzeit insbesondere in Verbindung mit Echtzeitanwendungen und bei großen Datenmengen unerwünscht Rechenkapazitäten bindet und somit von Nachteil ist.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Kommunikation zwischen miteinander vernetzten Rechnersystemen mit unterschiedlichen Datenablageformaten anzugeben, bei dem zusätzlicher Hardware-Aufwand und Rechenkapazitäten zur Konvertierung jedes einzelnen Datenworts vermieden werden.
Diese Aufgabe wird mit den Mitteln des Patentanspruchs 1 gelöst. Eine vorteilhafte Ausgestaltung ist in Anspruch 2 beschrieben.
Die Erfindung geht von einem für sich bekannten "bi-endian"-Prozessor aus, der geeignet ist, sowohl Daten im Datenablageformat "big endian" als auch Daten im Datenablageformat "little endian" aus dem Speicher zu lesen und in den Speicher zu schreiben.
In ihrem Wesen besteht die Erfindung darin, denselben linear adressierbaren, physischen Speicher innerhalb von zwei Speichersegmenten (S1 und S2) zu adressieren, wobei der physisch vorhandene Speicher zum Zugriff auf Daten in dem ersten Datenablageformat mit einem ersten Speicherbereichsoffset in dem ersten Speichersegment (S1) adressiert wird und Zugriff auf Daten in dem zweiten Datenablageformat mit einem zweiten, vom ersten verschiedenen Speicherbereichsoffset in dem zweiten Speichersegment (S2) adressiert wird.
In Abhängigkeit vom zur Kommunikation vorgesehenen Datenformat mit einem anderen Rechnersystem wird mit dem zugehörigen Speicherbereichsoffset auf denselben physisch vorhandenen Speicher in dem ersten oder dem zweiten Speichersegment (S1 oder S2) zugegriffen und der Datenaustausch im zur Kommunikation vorgesehenen Datenformat unmittelbar zwischen dem Speicher und dem anderen Rechnersystem vorgenommen.
Vorteilhafterweise wird dabei auf zusätzliche Konvertierungshardware verzichtet sowie schrittweise Konvertierung der Daten durch Abarbeitung von Rechenschritten vermieden. Der Datenaustausch zwischen Rechnersystemen mit unterschiedlichem Datenablageformat erfolgt in derselben zeitlichen Abfolge und unter denselben Zeitbedingungen wie zwischen Rechnersystemen mit identischem Datenablageformat.
Die Speichersegmente (S1 und S2) werden über einen individuellen Speicherbereichsoffset unterschieden und adressiert. Die Daten in den Speicherzellen des linear adressierbaren, physischen Speichers erscheinen somit in Abhängigkeit vom gewählten Speicherbereichsoffset in dem ersten Datenablageformat oder in dem zweiten Datenablageformat.
Vorteilhafterweise sind die Anzahl, die Größe und die Grenzen jedes logischen Speicherbereichs sowie seine Zuordnung zum ersten Datenablageformat beziehungsweise zum zweiten Datenablageformat frei definierbar. Insbesondere ist während der Laufzeit eines Prozesses jede der angegebenen Variablen veränderbar. Dadurch ist die Speicherverwaltung in höchstem Maße flexibel und an die Applikation anpaßbar.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert.
Die dazu erforderlichen Zeichnungen zeigen
Fig. 1 eine schematische Darstellung einer Speicherbereichszuordnung Fig. 2 eine schematische Darstellung einer Speicherbereichszuordnung bei Segmentgrenzen überschreitendem Speicherausbau
Mikroprozessoren mit einer Adressbusbreite von 32 bit und demzufolge 32 Adressleitungen A0 bis A31 , sogenannte 32-bit-Prozessoren, sind in der Lage, 232 Speicherstellen zu adressieren, die in hexadezimaler Notierung einen Adressraum von 00000000h bis FFFFFFFFh überstreichen. Bei Speicherstellen zu je einem Byte sind 232 Speicherstellen gleich 4 GByte, wobei 1 GByte = 10243 Byte sind. Dieser Adressraum kann prozessorspezifisch segmentiert ansprechbar sein. Beispielsweise ist der Adressraum des Typs 80960CF der Fa. INTEL in genau 16 Speichersegmente zu je 256 MByte eingeteilt.
Bei einem Speichervollausbau von 4 GByte physisch vorhandenem Hauptspeicher zeigt jede Adresse im Adressraum von 00000000h bis FFFFFFFFh jeweils auf eine andere Speicherstelle. Üblicherweise ist jedoch den Mikroprozessoren wesentlich weniger Hauptspeicher zugeordnet. Daher wird im folgenden von einem physisch vorhandenem Hauptspeicher der Größe 256 MByte ausgegangen, der genau einem Speichersegment des Typs 80960CF der Fa. INTEL entspricht.
Die Adressierung eines 256 MByte umfassenden Speichersegments erfolgt über 28 Adressleitungen A0 bis A27, da 228 Adressen einen Adressraum von 256 MByte aufspannen. Über die höherwertigen Adressleitungen A28 bis A31 sind 24 = 16 Speichersegmente zu je 256 MByte adressierbar. In hexadezimaler Notation bilden die höherwertigen Adressleitungen A28 bis A31 die Segmentadressen 0h bis Fh ab.
Die Speicherzellen dieses 256 MByte umfassenden physischen Hauptspeichers sind in der Basis bei Segmentadresse 0h unter den Adressen 00000000h bis 0FFFFFFFh adressierbar. Bei vollständiger Adressdecodierung zeigt jede Adresse 10000000h bis FFFFFFFFh, deren Segmentadresse von 0h verschieden, auf eine Speicherstelle, die physisch nicht vorhanden ist.
Nach der vorliegenden Erfindung erfolgt die Adressdecodierung unvollständig, so daß mehrere Adressen auf dieselbe physische Speicherstelle zeigen.
Insbesondere bei vollständiger Außerachtlassung der Segmentadresse zeigen genau 16 verschiedene logische Speicheradressen auf dieselbe physische Speicherstelle, wie in der folgenden Tabelle 1 am Beispiel einer willkürlich gewählten physischen Speicherstelle gezeigt ist.
Tabelle 1
Zur Unterscheidung eines Speicherbereichs mit Daten in dem ersten Datenablageformat von einem Speicherbereich mit Daten in dem zweiten Datenablageformat wird dem Speicherbereich S2 mit Daten in dem zweiten Datenablageformat der Bereich logischer Speicheradressen unter der Segmentadresse 0h als Speicherbereichsadresse zugeordnet und dem Speicherbereich S1 mit Daten in dem ersten Datenablageformat der Bereich logischer Speicheradressen unter der Segmentadresse Ah als Speicherbereichsadresse zugeordnet.
Jedem der Speicherbereiche S1 und S2 wird eine Anfangsadresse und eine Endadresse derart zugeordnet, daß sich die Speicherbereiche S1 und S2 zumindest teilweise überschneiden. Im Überschneidungsbereich sind dieselben Daten unter dem ersten Speicherbereichsoffset im ersten Datenablageformat und unter dem zweiten Speicherbereichsoffset im zweiten Datenablageformat lesbar und schreibbar.
Jedoch kann auch eine vollständige Überschneidung der Speicherbereiche S1 und S2 vorgesehen sein. Dann sind alle Daten unter dem ersten Speicherbereichsoffset im ersten Datenablageformat und unter dem zweiten Speicherbereichsoffset im zweiten Datenablageformat lesbar und schreibbar.
Tabelle 2
Am Beispiel der Tabelle 2 sei dem Speicherbereich S1 zum Zugriff auf Daten in dem ersten Datenablageformat der Bereich logischer Speicheradressen unter der Segmentadresse Ah gemäß Zeile #1 die Anfangsadresse A0000000h und gemäß Zeile #3 die Endadresse AAFFFFFFh zugeordnet. Dem Speicherbereich S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat unter der Segmentadresse 0h sei gemäß Zeile #2 die Adresse 073D6EFh als Anfangsadresse und gemäß Zeile #4 die Endadresse 0FFFFFFFh zugeordnet.
Gemäß den Adreßangaben in Tabelle 2 ist in Fig. 1 eine adäquate Speicherbereichszuordnung dargestellt. Der Gesamtadreßraum des Mikroprozessors reicht von 00000000h bis FFFFFFFFh. Der physisch vorhandene Speicher ist als vollausgebautes Speichersegment der Größe 256 MByte mit der Anfangsadresse 0000000h und der Endadresse FFFFFFFh dargestellt.
Im Speichersegment mit der Segmentadresse 0h ist dem Speicherbereich S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat die Adresse 0723D6EFh als Anfangsadresse und die Endadresse 0FFFFFFFh zugeordnet. Im Speichersegment mit der Segmentadresse Ah ist dem Speicherbereich S1 logischer Speicheradressen zum Zugriff auf Daten in dem ersten Datenablageformat die Adresse A0000000h als Anfangsadresse und die Endadresse AAFFFFFFh zugeordnet.
Unter Berücksichtigung der vorausgesetzten vollständigen Außerachtlassung der Segmentadresse beim Zugriff auf den physisch vorhandenen Speicher wird bei Adressierung einer Speicherstelle im Adressbereich von A0000000h bis AAFFFFFFh des Speicherbereichs S1 logischer Speicheradressen zum Zugriff auf Daten in dem ersten Datenablageformat auf die Speicherstellen 0000000h bis AFFFFFFh des physisch vorhandenen Speicher zugegriffen. Darüber hinaus wird bei Adressierung einer Speicherstelle im Adressbereich von 0723D6EFh bis 0FFFFFFFh des Speicherbereichs S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat auf die Speicherstellen 723D6EFh bis FFFFFFFh des physisch vorhandenen Speicher zugegriffen.
Bezogen auf den physisch vorhandenen Speicher folgt die Anfangsadresse 0723D6F0h des Speicherbereich S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat unmittelbar auf die Endadresse A723D6EFh des Speicherbereichs S1 logischer Speicheradressen zum Zugriff auf Daten in dem ersten Datenablageformat. Das bedeutet, daß der physisch vorhandene Speicher lückenlos zugeordnet ist. Im Bereich der Speicherstellen 0000000h bis 723D6EEh ist auf die Daten ausschließlich in dem zweiten Datenablageformat und im Bereich der Speicherstellen B000000h bis FFFFFFFh ausschließlich in dem ersten Datenablageformat zugreifbar. Im Überschneidungsbereich der beiden Speicherbereiche S1 und S2 logischer Speicheradressen von A723D6EFh bis AFFFFFFh ist auf die Daten sowohl im ersten als auch im zweiten Datenablageformat zugreifbar.
Vorteilhafterweise sind die Anfangs- und die Endadresse jedes Speicherbereichs S1 und S2 logischer Speicheradressen unabhängig von Segmentgrenzen des physisch vorhandenen Speichers einstellbar.
Bei einem geringeren Speicherausbau, bei dem die Menge physisch vorhandenen Speichers unterhalb der Segmentgröße bleibt, können die Anfangs- und/oder Endadresse von den Segmentgrenzen abweichen. Der adressierbare Speicherbereich beginnt in jedem Speicherbereich S1 und S2 bei der Speicheradresse der ersten physisch adressierbaren Speicherzelle zuzüglich des Speicherbereichsoffsets und endet bei der letzten physisch adressierbaren Speicherzelle zuzüglich des Speicherbereichsoffsets.
Bei einem über die Segmentgrenzen hinaus gehenden Speicherausbau, bei dem die Menge linear adressierbaren, physisch vorhandenen Speichers zumindest eine Segmentgrenze überschreitet, wird durch die prozessorinterne Adreßarithmetik gewährleistet, daß eine Speicherzelle, deren Speicheradresse in einem von der Anfangsadresse verschiedenen Speichersegment liegt, segmentgrenzüberschreitend korrekt adressiert wird. Dazu werden die Speicherbereichsoffset-Adressen der Speicherbereich S1 und S2 so eingestellt, daß ihre Differenz mindestens gleich der Anzahl der vom physisch vorhandenen Speicher überstrichenen Anzahl von Speichersegmenten ist.
Gemäß Fig. 3 beträgt der physische Speicherausbau 384 MByte und ist im Bereich von der Anfangsadresse 00000000h bis zur Endadresse 17FFFFFFh adressierbar. Dabei wird die Segmentgrenze 0FFFFFFFh/10000000h überschritten.
Im Speicherbereich mit dem Speicherbereichsoffset 0h erscheint der physisch vorhandene Speicher im Adreßbereich 00000000h bis 17FFFFFFh und ist vollständig dem Speicherbereich S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat mit der Adresse 00000000h als Anfangsadresse und der Endadresse 17FFFFFFh zugeordnet. Dabei wird die Segmentgrenze 0FFFFFFFh/­ 10000000h überschritten. Im Speichersegment mit dem Speicherbereichsoffset Ah erscheint der physisch vorhandene Speicher im Adreßbereich A0000000h bis B7FFFFFFh und ist vollständig dem Speicherbereich S1 logischer Speicheradressen zum Zugriff auf Daten in dem ersten Datenablageformat mit der Adresse A0000000h als Anfangsadresse und der Endadresse B7FFFFFFh zugeordnet. Dabei wird die Segmentgrenze AFFFFFFFh/B0000000h überschritten. Durch die prozessorinterne Adreßarithmetik erscheint die Speicherzelle mit der Adresse 17FFFFFFh des physisch vorhandenen Speichers mit dem Speicherbereichsoffset Ah unter der logischen Speicheradresse B7FFFFFFh.
Unter teilweiser Außerachtlassung der Segmentadresse beim Zugriff auf den physisch vorhandenen Speicher wird bei Adressierung einer Speicherstelle im Adressbereich von A0000000h bis B7FFFFFFh des Speicherbereichs S1 logischer Speicheradressen zum Zugriff auf Daten in dem ersten Datenablageformat auf die Speicherstellen 0000000h bis 17FFFFFFh des physisch vorhandenen Speicher zugegriffen. Darüber hinaus wird bei Adressierung einer Speicherstelle im Adressbereich von 00000000h bis 17FFFFFFh des Speicherbereichs S2 logischer Speicheradressen zum Zugriff auf Daten in dem zweiten Datenablageformat auf die Speicherstellen 00000000h bis 17FFFFFFh des physisch vorhandenen Speicher zugegriffen.
Das bedeutet, daß der physisch vorhandene Speicher lückenlos jedem den beiden Speicherbereichen S1 und S2 logischer Speicheradressen zugeordnet ist. Somit ist jedes Datum im physisch vorhandenen Speicher unter dem Speicherbereichsoffset Ah in dem ersten Datenformat und unter dem Speicherbereichsoffset 0h in dem zweiten Datenformat schreib- und lesbar.
Der physisch vorhandene Speicher überstreicht zwei Speichersegmente. Die Speicherbereichsoffset-Adressen der Speicherbereich S1 und S2 sind mit 0h und Ah mehr als zwei Speichersegmente beabstandet.
In besonderer Ausgestaltung der Erfindung ist vorgesehen, den physisch vorhandenen Speicher unter insgesamt vier Speicherbereichsoffset-Adressen innerhalb von vier Speicherbereichen S1 S2 S3 und S4 logischer Speicheradressen zu adressieren. Dabei wird in den Speicherbereichen S1 und S3 logischer Speicheradressen auf die Daten in dem ersten Datenablageformat und in den Speicherbereichen S2 und S4 logischer Speicheradressen auf die Daten in dem zweiten Datenablageformat zugegriffen. Darüber hinaus wird in den Speicherbereichen S1 und S2 logischer Speicheradressen auf die Daten ungepuffert und in den Speicherbereichen S3 und S4 logischer Speicheradressen auf die Daten gepuffert zugegriffen. In Abhängigkeit von dem gewählten Speicherbereichsoffset wird auf die Speicherzellen des physisch vorhandenen Speichers in folgender Zuordnung zugegriffen:
Speicherbereich S1 ungepuffert im ersten Datenablageformat
Speicherbereich S2 ungepuffert im zweiten Datenablageformat
Speicherbereich S3 gepuffert im ersten Datenablageformat
Speicherbereich S4 gepuffert im zweiten Datenablageformat
Die Art und Weise des gepufferten und ungepufferten Zugriffs auf logische Speicherbereiche innerhalb eines linear adressierbaren, physischen, für sich ungepufferten Speichers ist in der deutschen Patentanmeldung DE (internes Aktenzeichen 71535 Ms/Kie) beschrieben. Der Inhalt der Patentanmeldung DE (internes Aktenzeichen 71535 Ms/Kie) ist ausdrücklich Gegenstand dieser Offenbarung.
Zweckmäßigerweise überstreichen die Speicherbereiche S1 und S2 logischer Speicheradressen den gesamten ungepufferten physisch vorhandene Speicher lückenlos und die Speicherbereiche S3 und S4 logischer Speicheradressen den gesamten gepufferten physisch vorhandene Speicher lückenlos. Der ungepufferte und der gepufferte Speicher sind überschneidungsfrei lückenlos aufeinanderfolgend.
Vorteilhafterweise wird durch diese Speicherbereichszuordnung die Kommunikation zwischen miteinander vernetzten Rechnersystemen mit unterschiedlichen Datenablageformaten unter Einsatz intelligenter Peripherie-Bausteine, die unter Anwendung von Direktzugriffsverfahren den Inhalt des Hauptspeichers verändern, ermöglicht. Folglich ist die Kommunikation in heterogenen Netzen unter Anwendung der Erfindung sehr flexibel.

Claims (2)

1. Verfahren zur Kommunikation zwischen miteinander vernetzten Rechnersystemen mit unterschiedlichen Datenablageformaten mit einem Prozessor, der geeignet ist, Daten in einem ersten und einem zweiten Datenablageformat aus dem Speicher zu lesen und in den Speicher zu schreiben, und dessen Adreßraum größer ist als die Menge physisch vorhandenen Speichers, dadurch gekennzeichnet,
daß der physisch vorhandene Speicher zum Zugriff auf Daten in dem ersten Datenablageformat mit einem ersten Speicherbereichsoffset adressiert wird,
daß der physisch vorhandene Speicher zum Zugriff auf Daten in dem zweiten Datenablageformat mit einem zweiten, vom ersten verschiedenen Speicherbereichsoffset adressiert wird,
daß in Abhängigkeit vom Datenformat zur Kommunikation mit einem anderen Rechnersystem mit dem zugehörigen Speicherbereichsoffset auf den physisch vorhandenen Speicher zugegriffen wird und
daß die Daten im Datenformat zur Kommunikation zwischen dem Speicher und dem anderen Rechnersystem ausgetauscht werden.
2. Verfahren nach Anspruch 1 dadurch gekennzeichnet,
daß in Abhängigkeit vom Datenformat zur Kommunikation mit einem anderen Rechnersystem mit dem ersten oder zweiten Speicherbereichsoffset auf den physisch vorhandenen Speicher ungepuffert zugegriffen wird,
daß der physisch vorhandene Speicher zum gepufferten Zugriff auf Daten in dem ersten Datenablageformat mit einem dritten, vom ersten und zweiten verschiedenen Speicherbereichsoffset adressiert wird und
daß der physisch vorhandene Speicher zum gepufferten Zugriff auf Daten in dem zweiten Datenablageformat mit einem vierten, vom ersten, zweiten und dritten verschiedenen Speicherbereichsoffset adressiert wird.
DE1998136001 1998-08-08 1998-08-08 Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten Expired - Lifetime DE19836001C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998136001 DE19836001C2 (de) 1998-08-08 1998-08-08 Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998136001 DE19836001C2 (de) 1998-08-08 1998-08-08 Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten

Publications (2)

Publication Number Publication Date
DE19836001A1 DE19836001A1 (de) 2000-02-10
DE19836001C2 true DE19836001C2 (de) 2003-03-27

Family

ID=7876951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998136001 Expired - Lifetime DE19836001C2 (de) 1998-08-08 1998-08-08 Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten

Country Status (1)

Country Link
DE (1) DE19836001C2 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519842A (en) * 1993-02-26 1996-05-21 Intel Corporation Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519842A (en) * 1993-02-26 1996-05-21 Intel Corporation Method and apparatus for performing unaligned little endian and big endian data accesses in a processing system

Also Published As

Publication number Publication date
DE19836001A1 (de) 2000-02-10

Similar Documents

Publication Publication Date Title
DE2725718C2 (de) Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE2350884C2 (de) Adreßumsetzungseinheit
DE2556661A1 (de) Steuerschaltung mit adressenerweiterung
EP0230437B1 (de) Verfahren zum komprimieren und dekomprimieren mehrerer strukturverwandter datenfolgen sowie einrichtungen zur durchführung des verfahrens
DE2230987C2 (de)
DE2226382A1 (de) Datenverarbeitungsanlage
DE1956604A1 (de) Datenverarbeitungsanlage mit einem Speichersystem
DE2455803A1 (de) Mehrprozessor-datenverarbeitungsanlage
DE2310631C3 (de) Speicherhierarchie für ein Datenverarbeitungssystem
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE68919669T2 (de) Graphikbilddatenkompressionsverfahren.
DE2703559A1 (de) Rechnersystem
DE2055522B2 (de) Anordnung zur eingabe von daten in eine digitale datenverarbeitungsanlage
EP0010263B1 (de) Verfahren und Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
DE3689217T2 (de) Datenverarbeitungseinrichtung mit einer Schaltung zur Prüfung der Adressgrenzen in einem virtuellen Speicher.
DE602004008712T2 (de) Speicherbandbreiten-Steuereinrichtung
DE2558417A1 (de) Datenverarbeitungssystem
DE2233193A1 (de) Stapel-speichersystem
DE19836001C2 (de) Verfahren zur Kommunikation zwischen Rechnersystemen mit unterschiedlichen Datenablageformaten
DE2749884C2 (de)
EP0101938B1 (de) Schaltungsanordnung zum Adressieren eines Plattenspeichers in einer Datensignale verarbeitenden Anlage, insbesondere Fernschreib- und Datenvermittlungsanlage
DE2556357A1 (de) Adressiereinrichtung
DE3000012A1 (de) Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage
DE3535518A1 (de) Bitoperations-verarbeitungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ABB PATENT GMBH, 68309 MANNHEIM, DE

8127 New person/name/address of the applicant

Owner name: ABB PATENT GMBH, 68526 LADENBURG, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ABB AG, 68309 MANNHEIM, DE

R071 Expiry of right