DE19822000A1 - Haltevorrichtung für einen Wafer und Prüfverfahren für integrierte Schaltungen auf einem Wafer - Google Patents

Haltevorrichtung für einen Wafer und Prüfverfahren für integrierte Schaltungen auf einem Wafer

Info

Publication number
DE19822000A1
DE19822000A1 DE19822000A DE19822000A DE19822000A1 DE 19822000 A1 DE19822000 A1 DE 19822000A1 DE 19822000 A DE19822000 A DE 19822000A DE 19822000 A DE19822000 A DE 19822000A DE 19822000 A1 DE19822000 A1 DE 19822000A1
Authority
DE
Germany
Prior art keywords
temperature
segment
segments
wafer
holding device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19822000A
Other languages
English (en)
Other versions
DE19822000C2 (de
Inventor
Michael Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19822000A priority Critical patent/DE19822000C2/de
Priority to US09/313,422 priority patent/US6359457B1/en
Publication of DE19822000A1 publication Critical patent/DE19822000A1/de
Application granted granted Critical
Publication of DE19822000C2 publication Critical patent/DE19822000C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Haltevorrichtung für einen integrierte Schaltungen aufweisenden Wafer weist eine Auflagefläche (1) für den Wafer auf, die in wenigstens zwei Segmente (2) unterteilt ist, denen jeweils eine Temperaturbeeinflussungseinrichtung (3) zugeordnet ist, die zur unabhängigen Einstellung der Temperatur (T1, T2) des jeweiligen Segments dient. Die Prüfung der integrierten Schaltungen erfolgt, indem der Wafer mit der Auflagefläche (1) thermisch kontaktiert wird. Es werden diejenigen integrierten Schaltungen geprüft, die thermisch mit dem ersten Segment kontaktiert sind, wobei dessen Temperatur im wesentlichen konstant gehalten wird, während gleichzeitig die Temperatur des zweiten Segmentes verändert wird. Anschließend wird das zweite Segment bei der geänderten Temperatur geprüft.

Description

Die Erfindung betrifft eine Haltevorrichtung für einen Wafer sowie ein Prüfverfahren für integrierte Schaltungen auf einem Wafer.
Aus der EP 0 465 017 A1 ist eine Haltevorrichtung für einen Wafer beschrieben, die eine Wafer-Ansaugplatte (Wafer Chuck) aufweist. Der scheibenförmige Wafer aus einem Halbleitermate­ rial, beispielsweise Silizium, wird auf einer Auflagefläche der Ansaugplatte aufgebracht und dort durch Erzeugung von Un­ terdruck festgehalten, wobei der Unterdruck in ringförmigen Strukturen in der Auflagefläche erzeugt wird. Weiterhin ist in diesem Dokument beschrieben, daß die Ansaugplatte weitere ringförmige Strukturen aufweist, denen als Kühlmittel Helium zugeführt wird. Dieses dient dazu, die beim Testen von inte­ grierten Schaltungen des Wafers entstehende hohe thermische Energie abzuleiten, um eine Zerstörung der Schaltungen zu verhindern. Zum gleichen Zweck wird den jeweils zu prüfenden integrierten Schaltungen, die mit Prüfspitzen kontaktiert werden, über die Prüfspitzen aufweisende Prüfsonde ein weite­ res Kühlmittel von der vom Chuck abgewandten Seite lokal zu­ geführt.
Es ist wünschenswert, alle integrierten Schaltungen eines Wa­ fers bei verschiedenen Temperaturen zu prüfen, beispielsweise einer Minimal- und einer Maximaltemperatur, da die Schaltun­ gen im allgemeinen gemäß ihrer Spezifikation in einem be­ stimmten Temperaturbereich funktionsfähig sein müssen. Eine typische Maximaltemperatur ist 90° Celsius, eine typische Mi­ nimaltemperatur -10° Celsius. Somit ergibt sich ein relativ großer Temperaturbereich von 100° Celsius. Um bei der ge­ schilderten EP 0 465 017 A1 einen Wafer bei diesen unter­ schiedlichen Temperaturen testen zu können, bietet es sich an, durch Wahl der Temperatur oder der Menge des als Kühlmit­ tel zugeführten Heliums für jeden Meßvorgang die Temperatur des Wafers wie gewünscht einzustellen und anschließend die integrierten Schaltungen des Wafers nacheinander zu prüfen. Um aber zwischen den Meßdurchgängen den Wafer auf die jeweils neue Temperatur einzustellen (das heißt abkühlen oder erwär­ men um 100°C), wird eine vom Material des Wafers und vom Ma­ terial der Ansaugplatte abhängige Zeitspanne benötigt. Eine Restriktion ist dabei die Wärmespeicherfähigkeit der verwen­ deten Materialien, eine weitere Restriktion besteht darin, daß bei zu schnellen Temperaturwechseln die Schaltungen auf dem Wafer beschädigt werden könnten. Eine typische Zeit zum Umtemperieren eines Wafers mit 200mm Durchmesser beträgt 20 Minuten bei dem genannten Temperaturbereich. Da die Gesamt­ testzeit für alle integrierten Schaltungen des Wafers für ei­ nen Testdurchgang beispielsweise 2,5 Stunden beträgt, fällt die Zeit des Umtemperierens, in der die Prüfung unterbrochen werden muß, da die Schaltungen dann nicht die gewünschte Tem­ peratur aufweisen, erheblich ins Gewicht.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halte­ vorrichtung für einen Wafer und ein Verfahren zum Prüfen von integrierten Schaltungen auf einem Wafer anzugeben, mit dem die Zeit für das erwähnte Umtemperieren des Wafers zwischen zwei Prüfdurchgängen bei verschiedenen Temperaturen verkürzt werden bzw. ganz entfallen kann.
Diese Aufgabe wird mit einer Haltevorrichtung gemäß Anspruch 1 und einem Prüfverfahren gemäß Anspruch 6 gelöst. Vorteil­ hafte Aus- und Weiterbildungen der Erfindung sind Gegenstand von abhängigen Ansprüchen.
Die Haltevorrichtung weist eine Auflagefläche für den Wafer auf, die in wenigstens zwei Segmente unterteilt ist, denen jeweils eine Temperaturbeeinflussungseinrichtung zugeordnet ist, die zur unabhängigen Einstellung der Temperatur des je­ weiligen Segmentes dient. Diese Haltevorrichtung wird nach dem erfindungsgemäßen Prüfverfahren betrieben, indem der Wa­ fer mit der Auflagefläche thermisch kontaktiert wird (d. h., indem er auf ihr aufliegt), wobei zunächst diejenigen inte­ grierten Schaltungen geprüft werden, die thermisch mit dem ersten Segment kontaktiert sind, wobei dessen Temperatur im wesentlichen konstant gehalten wird, während gleichzeitig die Temperatur des zweiten Segmentes verändert wird, und wobei nach Erreichen der geänderten Temperatur des zweiten Segmen­ tes die mit diesem thermisch kontaktierten integrierten Schaltungen geprüft werden.
Die Erfindung ermöglicht es, wenigstens zwei Segmente der Auflagefläche bzw. des Wafers gleichzeitig auf zwei verschie­ dene Temperatur einzustellen, so daß die zur Umtemperierung eines Segmentes notwendige Zeit parallel zur Prüfzeit eines anderen Segmentes laufen kann. Somit addieren sich die Prüf­ zeit und die Umtemperierzeit nicht, sondern überschneiden sich. Im günstigsten Fall hat das zweite Segment bereits die gewünschte neue Temperatur erreicht, bevor die Prüfung des ersten Segmentes abgeschlossen ist. Anschließend kann dann sofort die Prüfung mit der neuen Temperatur fortgesetzt wer­ den. Das erste Segment kann dann wiederum parallel zur Prü­ fung des zweiten Segmentes ebenfalls auf die neue Temperatur gebracht und auf somit auf eine erneute Prüfung vorbereitet werden.
Die Temperaturbeinflussungseinrichtung kann eine Heiz- und/oder eine Kühleinrichtung sein. Eine Heizeinrichtung läßt sich beispielsweise elektrisch durch eine entsprechende Heizwicklung realisieren, während eine Kühleinrichtung durch Zuführung einer geeigneten Kühlflüssigkeit bzw. eines geeig­ neten Kühlgases realisiert sein kann.
Die segmentierte Auflagefläche ist nach einer Weiterbildung der Erfindung Bestandteil einer Wafer-Ansaugplatte (Wafer Chuck). Auf dieser wird der Wafer mittels Unterdruck gehal­ ten, so daß eine einfache Handhabung gewährleistet und die thermische Kontaktierung hergestellt ist.
Eine Weiterbildung der Haltevorrichtung sieht vor, daß zwi­ schen den Segmenten der Auflagefläche eine thermische Isolie­ rung vorhanden ist. Dies ermöglicht das Einstellen von Tempe­ raturunterschieden auch an den Segmentgrenzen.
Die Auflagefläche kann günstigerweise aus einem Metall und ihre thermische Isolierung aus einem keramischen Werkstoff gebildet sein, so daß eine gute thermische Trennung erreicht wird.
Die Auflagefläche kann sowohl horizontal als auch vertikal in die Segmente unterteilt sein, das heißt in jede ihrer zwei Dimensionen eine Segmentierung aufweisen. Dies ermöglicht das Vorhandensein einer großen Anzahl von thermisch getrennt steuerbaren Segmenten. Eine große Anzahl von Segmenten ermög­ licht das Einstellen von kleineren Temperaturdifferenzen zwi­ schen benachbarten Segmenten, so daß die gegenseitige Tempe­ raturbeeinflussung nur gering ist. Die Temperatur kann bei­ spielsweise, in einer Richtung über die Auflagefläche be­ trachtet, intervallmäßig von Segment zu Segment zunehmen. Da­ bei müssen nur die am weitesten voneinander entfernt liegen­ den Segmente die tatsächlich gewünschte, maximale Temperatur­ differenz aufweisen.
Nach einer Weiterbildung des Prüfungsverfahrens sind das er­ ste und das zweite Segment durch ein drittes Segment vonein­ ander getrennt. Das dritte Segment wird während des Zeit­ raums, in dem das erste Segment die erste Temperatur und das zweite Segment die zweite Temperatur hat, auf einer dritten Temperatur gehalten, die zwischen der ersten und der zweiten Temperatur liegt. Hierdurch wird erreicht, daß zwischen zwei benachbarten Segmenten nicht zu große Temperaturdifferenzen auftreten, die zu Beschädigungen der Schaltungen auf dem Wa­ fer oder der Auflagefläche selbst oder zu nicht akzeptabler gegenseitiger Temperaturbeeinflussung zwischen den Segmenten führen können.
Bei der Durchführung einer Prüfung kann zunächst die gesamte Auflagefläche und somit der Wafer auf eine erste Temperatur gebracht werden und die Schaltungen des Wafers nacheinander geprüft werden. Spätestens, wenn die Schaltungen oberhalb des letzten Segmentes geprüft werden, wird ein örtlich von diesem möglichst weit entferntes Segment auf eine zweite Temperatur gebracht. Die zwischen diesen beiden liegenden Segmente wer­ den so temperiert, daß sich zwischen den erstgenannten Seg­ menten von Segment zu Segment günstigerweise intervallmäßig ansteigende Temperaturen ergeben. Während das letzte Segment noch bei der ersten Temperatur geprüft wird, hat das andere Segment bereits die zweite Temperatur erreicht, so daß an­ schließend ohne Unterbrechung mit dem Prüfen der über diesem angeordneten Schaltungen des Wafers bei der zweiten Tempera­ tur fortgefahren werden kann. Die übrigen Segmente werden gleichzeitig nach und nach auch auf die zweite Temperatur ge­ bracht. Somit sind alle Schaltungen ohne Unterbrechung zu­ nächst bei der ersten und anschließend ohne Unterbrechung auch bei der zweiten Temperatur prüfbar.
Nach einer anderen Weiterbildung des erfindungsgemäßen Prüf­ verfahrens werden mehrere der Segmente zu mehreren Segment­ gruppen zusammengefaßt, wobei die Anzahl und Lage der zusam­ mengefaßten Segmente und damit die flächenmäßige Ausdehnung der Segmentgruppen in Abhängigkeit von der Art der durch zu­ führenden Prüfung gewählt wird. Die Segmente jeder Segment­ gruppe werden während der Prüfung der Schaltungen des Wafers jeweils gleich temperiert. Die flexibel zusammenstellbaren Segmentgruppen bieten den Vorteil, daß die getrennt tempe­ rierbaren Bereiche der Auflagefläche an die durch die Schal­ tungen auf dem Wafer und die eingesetzte Prüfvorrichtung vor­ gegebenen Bedingungen angepaßt werden können. Beispielsweise werden zur Durchführung der Prüfung die Schaltungen mit Prüf­ spitzen einer Nadelkarte kontaktiert. Je nach Lage der Kon­ taktflächen der Schaltungen und je nach Anzahl der gleichzei­ tig zu kontaktierenden Schaltungen weist die Nadelkarte eine unterschiedliche Anzahl und Anordnung ihrer Prüfspitzen auf. Die Erfindung ermöglicht nun z. B. eine Anpassung an die ver­ wendete Nadelkarte und an ihre Orientierung relativ zum Wa­ fer, so daß die Segmentgruppen an diese angepaßt werden kön­ nen. Somit kann derselbe Wafer mittels verschiedenen Nadel­ karten mit unterschiedlicher Anzahl von Prüfspitzen bzw. ei­ ner unterschiedlichen Anzahl von gleichzeitig von der Nadel­ karte zu kontaktierenden Chips geprüft werden, wobei die Seg­ mentgruppen an die jeweilige Nadelkarte angepaßt werden kön­ nen.
Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert, die Ausführungsbeispiele darstellen:
Fig. 1 zeigt ein erstes Ausführungsbeispiel einer erfin­ dungsgemäßen Haltevorrichtung in der Draufsicht,
Fig. 2 zeigt vier zeitlich voneinander getrennte Tempera­ turzustände eines zweiten Ausführungsbeispiels der Erfindung,
Fig. 3 zeigt die Draufsicht auf ein anderes Ausführungs­ beispiel der Haltevorrichtung und
Fig. 4 zeigt die Draufsicht auf ein weiteres Ausführungs­ beispiel.
Figur zeigt in einer Draufsicht die Auflagefläche 1 der Wa­ fer-Haltevorrichtung, deren Außenabmessungen an die Form ei­ nes aufzunehmenden Wafers angepaßt ist. Die Auflagefläche 1 ist Teil eines nicht weiter dargestellten Wafer Chucks (dies ist eine Ansaugplatte), so daß ein Wafer mittels in der Figur nicht dargestellter Vacuumringe durch Unterdruck vom Chuck gehalten werden kann. Die Auflagefläche 1 ist bei diesem Aus­ führungsbeispiel in vier Segmente 2 unterteilt, denen jeweils eine Temperaturbeeinflussungseinrichtung 3 zugeordnet ist (in Fig. 1 nur für die beiden oberen Segmente 2 dargestellt).
Bei den beispielhaft gezeigten Temperaturbeeinflussungsein­ richtungen 3 handelt es sich u. a. um Heizspulen, deren Tempe­ ratur unabhängig voneinander eingestellt werden kann, so daß die Temperatur der einzelnen Segmente unabhängig voneinander gewählt werden kann. Um auch eine Kühlung der einzelnen Seg­ mente 2 durchführen zu können, sind für jedes Segment als weitere Temperaturbeeinflussungseinrichtungen (nicht darge­ stellte) Kühlkanäle zur Zuführung einer Kühlflüssigkeit bzw. eines Kühlgases zur Auflagefläche 1 vorgesehen. Auch diese Kühleinrichtungen sind unabhängig voneinander regelbar.
Zwischen den Segmenten 2 in Fig. 1 ist eine thermische Iso­ lierung 4 aus einem keramischen Werkstoff vorhanden. Die Auf­ lagefläche 1 ist in die Segmente 2 sowohl horizontal als auch vertikal unterteilt, das heißt in X- und Y-Richtung der Fig. 1.
Das erfindungsgemäße Prüfverfahren wird im folgenden anhand der Fig. 2 erläutert. Dargestellt sind vier unterschiedliche Temperaturzustände der Auflagefläche 1 eines zweiten Ausfüh­ rungsbeispiels der Haltevorrichtung zu unterschiedlichen Zeitpunkten t1 bis t4. Im unteren Teil der Fig. 2 ist die Zeitachse t eingezeichnet. Bei diesem Ausführungsbeispiel ist die Auflagefläche 1 lediglich in zwei Segmente 2 in vertika­ ler Richtung, also Y-Richtung unterteilt. Zur Durchführung des Prüfverfahrens wird zunächst ein Wafer von der Wafer- Ansaugplatte angesaugt, deren Bestandteil die Auflagefläche 1 ist, so daß der Wafer anschließend auf der Auflagefläche 1 aufliegt und dadurch thermisch mit dieser kontaktiert ist. Anschließend werden die beiden Segmente 2 der Auflagefläche und mit ihnen die darüber angeordneten integrierten Schaltun­ gen des Wafers mittels ihrer Temperaturbeeinflussungseinrich­ tungen 3 auf eine erste Temperatur T1 (beispielsweise +90°C) geheizt (Zeitpunkt t1). Anschließend werden die integrierten Schaltungen des oberen Segmentes 2 nacheinander mittels Prüf­ spitzen einer Nadelkarte kontaktiert und geprüft. Die Prüfung wird fortgesetzt, indem auch die integrierten Schaltungen des unteren Segmentes 2 mit den Prüfspitzen kontaktiert und ge­ prüft werden.
Während des Prüfens des unteren Segmentes 2, das weiterhin die erste Temperatur T1 aufweist, wird bereits das obere Seg­ ment auf eine zweite Temperatur T2 gebracht, die beispiels­ weise -10°C betragen kann. Bei Abschluß des Prüfens des unte­ ren Segmentes zum Zeitpunkt t2 hat das obere Segment bereits die zweite Temperatur T2 erreicht, so daß die Prüfspitzen nun ohne Pause wieder mit den Schaltungen des oberen Segments kontaktiert werden können und die Prüfung fortgesetzt werden kann. Nun wird auch, zeitlich parallel zum Prüfen des oberen Segmentes, das untere Segment von der ersten Temperatur T1 auf die zweite Temperatur T2 abgekühlt, die zum Zeitpunkt t3 vor Abschluß der Prüfung des oberen Segments erreicht ist. Während die Prüfung im unteren Segment bei der zweiten Tempe­ ratur T2 ohne Unterbrechung fortgesetzt wird, wird das obere Segment erneut von der zweiten Temperatur T2 auf die erste Temperatur T1 aufgeheizt, die zum Zeitpunkt t4 erreicht ist, so daß ein zweiter Prüfdurchgang des Wafers bei der ersten Temperatur T1 beginnen kann und der soeben in vier zeitlichen Phasen geschilderte Zyklus erneut beginnen kann.
Fig. 3 ist ein weiteres Ausführungsbeispiel der Haltevor­ richtung zu entnehmen, bei der die Auflagefläche 1 in eine größere Anzahl von Segmenten 2 unterteilt ist. Die Segmente 2 sind zu Segmentgruppen 5 zusammengefaßt. Die Grenzen der Seg­ mentgruppen 5 sind in Fig. 3 dicker gezeichnet, als die ho­ rizontal und vertikal unterteilten Segmente 2. Jede der in Fig. 3 dargestellten Segmentgruppen weist drei Segmente 2 auf. Beispielsweise bilden die drei Segmente 2 links oben auf dem Wafer eine der Segmentgruppen 5. Alle Segmente einer Seg­ mentgruppe weisen während des Prüfens dieselbe Temperatur auf. Da die Segmente 2 beliebig zu den Gruppen 5 zusammenge­ faßt werden können, indem nur ihre Temperaturbeeinflussungs­ einrichtungen 3 entsprechend angesteuert werden, kann die La­ ge und Ausdehnung der Segmentgruppen vorteilhaft an die Lage und Ausdehnung der integrierten Schaltungen des jeweils zu testenden Wafers und die Anzahl der jeweils gleichzeitig durch die Prüfspitzen der Nadelkarte zu kontaktierenden Schaltungen angepaßt werden. Somit kann die Auflagefläche 1 durch Wahl der flächenmäßigen Ausdehnung der Segmentgruppen an die vom jeweils zu prüfenden Wafer und von der verwendeten Nadelkarte bzw. Prüfeinrichtung vorgegebenen Bedingungen an­ gepaßt werden.
Eine große Anzahl von Segmenten 2 der Auflagefläche 1 ermög­ licht zum einen die größtmögliche Flexibilität bei der Zusam­ menstellung der Segmentgruppen 5, zum anderen wird hierdurch das stufenweise Einstellen von Temperaturunterschieden zwi­ schen den Segmenten in Temperaturintervallen ermöglicht. Wäh­ rend nämlich in Fig. 2 aus Gründen der Übersichtlichkeit das Prinzip der Erfindung anhand einer Auflagefläche 1 mit ledig­ lich zwei Segmenten 2 erläutert wurde, ist es vorteilhafter, eine größere Anzahl von Segmenten 2 vorzusehen. Dies soll an­ hand Fig. 4 erklärt werden.
Fig. 4 zeigt eine Auflagefläche 1, die in drei übereinander angeordnete Segmente 2 unterteilt ist. Schon bei dieser um lediglich ein zusätzliches Segment gegenüber Fig. 2 ergänz­ ten Auflagefläche ergibt sich folgender Vorteil: Das oberste Segment kann eine erste Temperatur T1, beispielsweise +90°C annehmen und das unterste Segment eine zweite Temperatur T2 von beispielsweise -10°C, wobei die integrierten Schaltungen des Wafers bei diesen beiden Temperaturen geprüft werden sol­ len. Das mittlere Segment kann nun auf eine dritte Temperatur T3 von beispielsweise 50°C gebracht werden, die zwischen den beiden anderen Temperaturen T1, T2 liegt. Hierdurch wird ver­ mieden, daß an den Segmentgrenzen zu große Temperaturdiffe­ renzen auftreten. Es ist deutlich, daß bei einer größeren An­ zahl von Segmenten 2 weitere Temperaturstufen eingestellt werden können, so daß die Temperaturdifferenzen an Segment­ grenzen weiter gemindert werden.
Es ist offensichtlich, daß bei einer großen Anzahl von Seg­ menten 2 bzw. Segmentgruppen 5 und beim Einstellen von von Segment zu Segment ansteigenden Temperaturen die Temperatu­ runterschiede an den Segmentgrenzen relativ klein gehalten werden können. Daher ist in diesem Fall eine Temperaturanpas­ sung an das jeweils zuvor geprüfte Segment schnell möglich.
Da das Prüfen eines Segmentes 2 in der Regel länger dauern wird als das Umtemperieren auf eine neue Prüftemperatur, ist es günstig, mit dem Umtemperieren erst zu beginnen, wenn die Prüfsonde mit den Prüfnadeln möglichst weit im gerade zu prü­ fenden Segment fortgeschritten ist, so daß der Abstand zum als nächstes umzutemperierenden Segment möglichst groß ist. Dies läßt sich noch einmal anhand der Fig. 2 verdeutlichen. Zwischen den Zeitpunkten t1 und t2 wird mit dem Umtemperieren des oberen Segmentes 2 von der ersten Temperatur T1 auf die zweite Temperatur T2 erst begonnen, wenn bereits alle inte­ grierten Schaltungen, die sich an der Grenze zwischen den beiden Segmenten befinden, geprüft worden sind. Dies hat den Vorteil, daß die (ggf. trotz vorhandener Isolierung 4 vorhan­ dene) gegenseitige Temperaturbeeinflussung an den Segment­ grenzen sich mit zunehmenden Abstand von diesen Grenzen immer weniger bemerkbar macht. Daher können die im unteren Segment am unteren Rand des Wafers angeordneten integrierten Schal­ tungen tatsächlich bei der ersten Temperatur T1 geprüft wer­ den, während das obere Segment bereits die zweite Temperatur T2 erreicht hat. Aus dem gleichen Grund wird zum Zeitpunkt t2 die Prüfung mit denjenigen integrierten Schaltungen begonnen, die am oberen Rand des oberen Segmentes und damit möglichst weit von der Segmentgrenze entfernt angeordnet sind. Während des Fortschreitens der Prüfung in Richtung der Segmentgrenze kann vorteilhafterweise das untere Segment bereits auf die zweite Temperatur T2 gebracht werden, so daß sich möglichst schnell der für den Zeitpunkt t3 gezeigte Zustand einstellt.

Claims (8)

1. Haltevorrichtung für einen integrierte Schaltungen aufwei­ senden Wafer mit einer Auflagefläche (1) für den Wafer, die in wenigstens zwei Segmente (2) unterteilt ist, denen jeweils eine Tempera­ turbeeinflussungseinrichtung (3) zugeordnet ist, die zur un­ abhängigen Einstellung der Temperatur (T1, T2) des jeweiligen Segmentes dient.
2. Haltevorrichtung nach Anspruch 1, bei der zwischen den Segmenten (2) der Auflagefläche (1) eine thermische Isolierung (4) vorhanden ist.
3. Haltevorrichtung nach Anspruch 2, deren Auflagefläche (1) aus einem Metall und deren thermische Isolierung (4) zwischen den Segmenten der Auflagefläche aus einen keramischen Werkstoff gebildet ist.
4. Haltevorrichtung nach einem der vorstehenden Ansprüche, deren Auflagefläche (1) sowohl horizontal als auch vertikal in die Segmente (2) unterteilt ist.
5. Haltevorrichtung nach einem der vorstehenden Ansprüche, deren Auflagefläche (1) Bestandteil einer Wafer-Ansaugplatte ist.
6. Verfahren zum Prüfen von integrierten Schaltungen auf ei­ nem Wafer,
  • - bei dem der Wafer mit einer Auflagefläche (1) einer Halte­ vorrichtung thermisch kontaktiert wird, die in wenigstens ein erstes und ein zweites Segment (2) unterteilt ist,
  • - bei dem diejenigen integrierten Schaltungen geprüft werden, die thermisch mit dem ersten Segment kontaktiert sind, wo­ bei dieses auf einer im wesentlichen konstanten ersten Tem­ peratur (T1) gehalten wird, während gleichzeitig die Tempe­ ratur des zweiten Segmentes verändert wird,
  • - und bei dem die mit dem zweiten Segment thermisch kontak­ tierten integrierten Schaltungen geprüft werden, nachdem dieses eine zweite Temperatur (T2) erreicht hat.
7. Verfahren nach Anspruch 6,
  • - wobei mehrere der Segmente (2) vorhanden sind,
  • - wobei jedem der Segmente (2) eine Temperaturbeeinflussungs­ einrichtung (3) zugeordnet ist, die zur unabhängigen Ein­ stellung der Temperatur (T1, T2) des jeweiligen Segmentes dient, mit folgenden Schritten:
  • - mehrere der Segmente (2) werden zu jeweils flächenmäßig zu­ sammenhängenden Segmentgruppen (5) zusammengefaßt, wobei die Anzahl und Lage der zusammengefaßten Segmente (2) und damit die flächenmäßige Ausdehnung der Segmentgruppen (5) in Abhängigkeit von der Art der durchzuführenden Prüfung gewählt wird,
  • - und die Segmente (2) jeder Segmentgruppe (5) werden während des Prüfens über ihre Temperaturbeeinflussungseinrichtung (3) jeweils gleich temperiert.
8. Verfahren nach Anspruch 6,
wobei das erste und das zweite Segment (2) durch wenigstens ein drittes Segment voneinander getrennt sind,
mit folgendem zusätzlichen Schritt:
das dritte Segment wird während des Zeitraums, in dem das er­ ste Segment die erste Temperatur (T1) und das zweite Segment die zweite Temperatur (T2) hat, auf einer dritten Temperatur (T3) gehalten, die zwischen der ersten Temperatur (T1) und der zweiten Temperatur (T2) liegt.
DE19822000A 1998-05-15 1998-05-15 Prüfverfahren für integrierte Schaltungen auf einem Wafer Expired - Fee Related DE19822000C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19822000A DE19822000C2 (de) 1998-05-15 1998-05-15 Prüfverfahren für integrierte Schaltungen auf einem Wafer
US09/313,422 US6359457B1 (en) 1998-05-15 1999-05-17 Method of holding a wafer and testing the integrated circuits on the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19822000A DE19822000C2 (de) 1998-05-15 1998-05-15 Prüfverfahren für integrierte Schaltungen auf einem Wafer

Publications (2)

Publication Number Publication Date
DE19822000A1 true DE19822000A1 (de) 1999-11-25
DE19822000C2 DE19822000C2 (de) 2002-04-18

Family

ID=7867987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19822000A Expired - Fee Related DE19822000C2 (de) 1998-05-15 1998-05-15 Prüfverfahren für integrierte Schaltungen auf einem Wafer

Country Status (2)

Country Link
US (1) US6359457B1 (de)
DE (1) DE19822000C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006726A1 (en) * 2003-04-01 2005-01-13 Infineon Technologies Ag Apparatus and method for testing semiconductor nodules on a semiconductor substrate wafer
DE202005014918U1 (de) * 2005-09-21 2007-02-01 Att Systems Gmbh Vorrichtung zum Temperieren eines Substrats
DE112006000019T5 (de) * 2006-02-13 2008-07-24 Advantest Corp. Kontaktstößel, Kontaktarm und Prüfgerät für elektronische Bauelemente
SG188036A1 (en) * 2011-08-18 2013-03-28 Asml Netherlands Bv Lithographic apparatus, support table for a lithographic apparatus and device manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465017A1 (de) * 1990-06-29 1992-01-08 Digital Equipment Corporation Fixierung und Verfahren zum Test integrierter Schaltungen
DE3213239C2 (de) * 1981-04-13 1992-12-24 Canon K.K., Tokio/Tokyo, Jp
WO1996011495A1 (en) * 1994-10-07 1996-04-18 Materials Research Corporation Wafer heating chuck with dual zone backplane heating and segmented clamping member

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
DE19681502T1 (de) * 1995-07-10 1999-03-11 Cvc Products Inc Automatisierte Kalibrierung von Temperatursensoren bei schneller thermischer Behandlung
US5881208A (en) * 1995-12-20 1999-03-09 Sematech, Inc. Heater and temperature sensor array for rapid thermal processing thermal core

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213239C2 (de) * 1981-04-13 1992-12-24 Canon K.K., Tokio/Tokyo, Jp
EP0465017A1 (de) * 1990-06-29 1992-01-08 Digital Equipment Corporation Fixierung und Verfahren zum Test integrierter Schaltungen
WO1996011495A1 (en) * 1994-10-07 1996-04-18 Materials Research Corporation Wafer heating chuck with dual zone backplane heating and segmented clamping member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法
CN113078072B (zh) * 2021-04-12 2023-04-07 长春光华微电子设备工程中心有限公司 一种探针检测方法

Also Published As

Publication number Publication date
US6359457B1 (en) 2002-03-19
DE19822000C2 (de) 2002-04-18

Similar Documents

Publication Publication Date Title
DE69731199T2 (de) Verfahren und einrichtung zur berührungslose behandlung eines scheiben förmiges halbleitersubstrats
EP1844342B1 (de) Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung
DE10297763B4 (de) Prüfgerät für elektronische Bauelemente
DE102004057215B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer Sondenkarte unter Verwendung eines temperierten Fluidstrahls
DE10129706A1 (de) Kontaktarm und Prüfgerät mit Kontaktarm für Elektronische Bauelemente
DE19882931T5 (de) Leistungs- und Steuersystem für ein Einspannvorrichtung für ein Werkstück
DE102004002707A1 (de) Handler zum Testen von Halbleitervorrichtungen
CH707480B1 (de) Bondkopf mit einem heiz- und kühlbaren Saugorgan.
EP0916450A1 (de) Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
DE112008003714T5 (de) Temperatursteuerung für elektronische Bauelemente
DE102013103100A1 (de) Verfahren zum Ablösen eines Halbleiterchips von einer Folie
CH651239A5 (de) Verfahren und einrichtung zur beeinflussung von waermedeformationen einer maschine.
DE19822000C2 (de) Prüfverfahren für integrierte Schaltungen auf einem Wafer
DE102012005815B4 (de) Verfahren und Einrichtung zur Ermittlung der Temperaturkalibrierkennlinie eines Halbleiterbauelements der Leistungselektronik
AT525156B1 (de) Bondvorrichtung sowie Verfahren zum Bonden von Substraten
DE60216380T2 (de) Glied-wechsler, verfahren zur steuerung des glied-wechslers, ic-untersuchungsverfahren, ic-handhabungsvorrichtung und ic-untersuchungsvorrichtung
DE102006022475A1 (de) Verfahren zum Ausgleichen einer durch eine Temperaturänderung hervorgerufenen Positionsänderung einer Nadelkarte
DE102007041608A1 (de) Prober zum Testen von Bauelementen
DE102007016553A1 (de) Vorrichtung und Verfahren zur elektrischen Kontaktierung von Halbleiter-Bauelementen auf einem Wafer
DE10159170B4 (de) Polarisierungsvorrichtung und -verfahren
DE2049077A1 (de) Verfahren zur Handhabung von elektri sehen Traganschluss Vorrichtungen
EP1889133B1 (de) Verfahren und vorrichtung zum temperieren von elektronischen bauelementen
DE10115301A1 (de) Linearführung mit einem Luftlager
WO2010031685A1 (de) Verfahren zur prüfung elektronischer bauelemente einer wiederholstruktur unter definierten thermischen bedingungen
DE102021001254A1 (de) Wafer-prüfstation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8325 Change of the main classification

Ipc: H01L 21/68 AFI19991009BHDE

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee