DE19805076A1 - Verfahren zum Herstellen eines Halbleiterbauteils - Google Patents

Verfahren zum Herstellen eines Halbleiterbauteils

Info

Publication number
DE19805076A1
DE19805076A1 DE19805076A DE19805076A DE19805076A1 DE 19805076 A1 DE19805076 A1 DE 19805076A1 DE 19805076 A DE19805076 A DE 19805076A DE 19805076 A DE19805076 A DE 19805076A DE 19805076 A1 DE19805076 A1 DE 19805076A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
copolymer
insulating film
producing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19805076A
Other languages
English (en)
Other versions
DE19805076C2 (de
Inventor
Hong-Hee Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19805076A1 publication Critical patent/DE19805076A1/de
Application granted granted Critical
Publication of DE19805076C2 publication Critical patent/DE19805076C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauteils.
Im allgemeinen wird bei einem Herstellverfahren für ein Halbleiterbauteil ein Photolithographie-Prozeß ausgeführt. Mit der fortschreitenden Größenverringerung von Halbleiter­ bauteilen gelangt der Photolithographie-Prozeß beinahe an seine Grenze, und außerdem sind Dutzende von Masken beim In­ tegrationsprozeß für Halbleiterbauteile erforderlich. Um z. B. DRAMs von 1 GB herzustellen, sind der Abschätzung nach eine Größe einer Einheitszelle von ungefähr 180 nm sowie un­ gefähr vierzig Masken erforderlich.
Hinsichtlich Einzelelektronen-Transistoren, auf die in jün­ gerer Zeit die Forschung und Entwicklung gerichtet ist, ist nicht bekannt, wie diese integriert werden könnten. Ferner weisen Quantenpunkte, wie sie für Einzelelektronen-Transis­ toren erforderlich sind, Größen im Nanometerbereich auf. So besteht noch kein Vorschlag, wie Quantenpunkte mit gewünsch­ ter Größe und gewünschtem Ort hergestellt und angeordnet werden können.
Wie bereits angegeben, bestehen beim herkömmlichen Verfahren zum Herstellen eines Halbleiterbauteils die folgenden Pro­ bleme:
  • - Erstens ist es unmöglich, da Muster mit einer Größe im Na­ nometerbereich aufgrund der Beschränkung des Photolithogra­ phie-Prozesses bei der entsprechenden Technologie nicht strukturiert werden können, superminiaturisierte Halbleiter­ bauteile zu erhalten.
  • - Zweitens ist der Prozeß sehr kompliziert, und die Her­ stellausbeute ist verringert, da bei einem Herstellverfahren für ein Halbleiterbauteil unter Verwendung einer Photolitho­ graphie-Technik Dutzende von Masken zu verwenden sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines superminiaturisierten Halbleiterbauteils ohne Verwendung einer Photolithographie-Technik zu schaffen.
Diese Aufgabe ist durch die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 1, 2, 6, 9 und 13 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Maßnahmen erzielt, wie sie speziell in der Beschreibung, den Ansprüchen und den beigefügten Zeichnungen dargelegt sind.
Es ist zu beachten, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.
Fig. 1 und 2 sind eine Draufsicht bzw. eine Schnittansicht, die eine Copolymer-Architektur zeigen, wie sie durch die Er­ findung erhalten wird;
Fig. 3A bis 3I sind Schnittansichten zum Veranschaulichen von Prozeßschritten eines Verfahrens zum Herstellen eines Halbleiterbauteils gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4A bis 4C sind Schnittansichten zum Veranschaulichen von Prozeßschritten eines Verfahrens zum Herstellen eines Halbleiterbauteils gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 5A bis 5C sind Schnittansichten zum Veranschaulichen von Prozeßschritten eines Verfahrens zum Herstellen eines Halbleiterbauteils gemäß dem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 6A bis 6F sind Schnittansichten zum Veranschaulichen von Prozeßschritten eines Verfahrens zum Herstellen eines Halbleiterbauteils gemäß einem dritten Ausführungsbeispiel der Erfindung.
Gemäß der Erfindung wird zum Erhalten eines superminiaturi­ sierten Halbleiterbauteils keine Photolithographie-Technik verwendet. Statt dessen werden spezielle Copolymere verwen­ det. Gemäß der Erfindung liegen Copolymer-Dreifachblöcke ABC vor. Die Copolymere A, B und C sind alle verschieden. Z. B. ist A Poly(2-Vinylpyridin) (p2vp), B ist Polyisopren (PI) und C ist Polystyrol (PS), wobei diese Copolymere wohlbekannt sind. Gemäß ihren Zusammensetzungen können viele verschiede­ ne Morphologien erhalten werden. Ein Beispiel ist in Fig. 1 dargestellt.
Gemäß Fig. 1 werden die Copolymere im Lösungszustand einer Schleuderbeschichtung unterzogen, und dann erfolgt ein Tem­ perungsprozeß, wie ein Phasensegregations-Prozeß. Im Er­ gebnis werden, wie es in den Fig. 1 und 2 dargestellt ist, Säulen erzeugt, die um einen vorbestimmten Abstand voneinan­ der entfernt sind. Die Molekulargewichte der Copolymere A, B und C der Copolymer-Dreifachblöcke ABC werden so einge­ stellt, daß ein gewünschter Durchmesser der Innensäule, ein gewünschter Durchmesser der Außensäule und ein gewünschter Abstand von einer Säule zur nächsten erhalten werden. Der Abstand von einer Säule zur nächsten beträgt 30 nm, und der Durchmesser der Außensäule beträgt 20 nm, während der Durch­ messer der Innensäule 10 nm beträgt.
Wenn das Copolymer C mit Sternform nach dem Herstellen des Copolymer-Doppelblocks AB aufgetragen wird, oder wenn ein viertes Copolymer verwendet wird, wird ein Mischvorgang dazu verwendet, die Abstände zwischen den Säulen in beiden Rich­ tungen (X- und Y-Achse) verschieden zu machen.
Jedes der Copolymere wird durch ein geeignetes Lösungsmittel gelöst. Demgemäß kann nur die Säule A oder B durch ein ge­ eignetes Lösungsmittel geätzt werden.
Die Dokumente Macromolecules, Vol. 28, No. 21, 1995, S. 7215-7223, "Morphology of ABC Triblock copolymers" sowie Macro­ molecules, Vol. 26, No. 10, 1993, S. 2636-2640, "Observation of a Non-constant Mean Curvature Interface in an ABC Tri­ block Copolymer" beschreiben Copolymere mit den obigen Merk­ malen.
Nun wird unter Bezugnahme auf die beigefügten Fig. 3A bis 31 ein Verfahren zum Herstellen eines Halbleiterbauteils unter Verwendung von Copolymeren mit den obigen Eigenschaften ge­ mäß dem ersten Ausführungsbeispiel der Erfindung beschrie­ ben, wobei diese Figuren Schnittansichten sind, die Verfah­ rensschritte zum Herstellen eines MOSFET unter Verwendung von Copolymeren veranschaulichen.
Gemäß Fig. 3A wird auf einem Halbleitersubstrat 1 eine Me­ tallschicht 2 hergestellt, die als Metalleitung auf der Sourceseite (Sourceelektrode oder Bitleitung) verwendet wird. Auf der gesamten Oberfläche der Metallschicht 2 wird durch eine Schleuderbeschichtungseinrichtung ein ABC-Copoly­ mer-Dreifachblock 3 mit vorbestimmter Dicke hergestellt und dann getempert. Dieses getemperte Copolymer 3 erfährt eine Phasensegregation in solcher Weise, daß das Copolymer A eine Innensäule bildet, während das Copolymer B eine Außen­ säule bildet. Mehrere AB-Copolymer-Doppelblöcke sind in Ma­ trixform ausgebildet, wobei sie mit einem vorbestimmtem Ab­ stand voneinander entfernt sind. D. h., daß das Copolymer A so ausgebildet ist, daß es vom Copolymer B umgeben ist. Es wird eine Vielzahl von AB-Copolymer-Doppelblöcken mit diesem Aufbau ausgebildet. Die Gewichte der Copolymere A und B wer­ den eingestellt, um die Abstände der Säulen in X- und Y-Richtung verschieden zu machen. Die Dicke der Copolymere A, B und C mit dem Bezugszeichen 3 stimmt beinahe mit der eines MOSFET überein.
Gemäß Fig. 3B wird das Copolymer A, das die Innensäule bil­ det, entfernt.
Gemäß Fig. 3C wird im Innenraum des Copolymers B, wo das Co­ polymer A vorlag, eine Metall-Sperrschicht 4 hergestellt. Auf der Metall-Sperrschicht 4 werden aufeinanderfolgend eine n-Siliziumschicht 5, eine p-Siliziumschicht 6 und eine n-Si­ liziumschicht 7 hergestellt. Dann werden eine Metall-Sperr­ schicht 8 und eine Metallschicht 9 aufeinanderfolgend herge­ stellt, um den Auffüllvorgang für die Innensäule abzuschlie­ ßen, aus der das Copolymer A entfernt wurde. Dabei werden durch ein chemisches Abscheideverfahren Phosphin und Silane (SixCl4-x) gleichzeitig erzeugt, um dadurch die n-Silizium­ schicht 5 herzustellen.
Gemäß Fig. 3D entfernt ein geeignetes Lösungsmittel die Außensäule aus dem Copolymer B. Dabei werden die Schichten nicht entfernt, die die zuvor vom Copolymer B umgebene In­ nensäule auffüllen.
In der Außensäule, in der zuvor das Copolymer B vorlag, wird durch ein chemisches Abscheideverfahren eine Siliziumoxid­ schicht 10 (SiO2) mit einer Höhe bis zur Mitte der n-Sili­ ziumschicht 5 hergestellt.
Gemäß Fig. 3E werden nacheinander Siliziumoxidfilme 11 ein­ zeln an der Oberfläche der Innensäule abgeschieden. Dabei hat jeder Siliziumoxidfilm 11 die Dicke eines Moleküls. Die Abscheidung der Siliziumoxidfilme 11 erfolgt durch chemische Absorption eines Quellengases. Anders gesagt, werden unter Verwendung von SiO2 als Quellengas, jeweils ein Molekül di­ cke Filme einzeln wiederholt absorbiert, bis die gewünschte Dicke erzielt ist.
Gemäß Fig. 3F wird auf dem Siliziumoxidfilm 11 auf dieselbe Weise, auf die die Siliziumoxidfilme 11 einzeln hergestellt wurden, eine Siliziumschicht 12 hergestellt. Dabei wird Si­ lizium (Si) als Quellengas verwendet. Die Siliziumschicht wird als Gateelektrode eines MOSFET verwendet.
Gemäß Fig. 3G wird das Copolymer C unter Verwendung eines geeigneten Lösungsmittels entfernt.
Gemäß Fig. 3H wird die Metallschicht 2 mit einem Ionenätz­ prozeß abgeätzt, um Metallmuster 2a von Inselform zu erzeu­ gen. Dabei verfügt jedes Metallmuster 2a über eine größere Fläche als die untere Innensäule.
Gemäß Fig. 3I werden mehrere Atomschichten auf der gesamten Oberfläche abgeschieden, um ein Metall 13 auszubilden, und dann erfolgt ein Tempern in solcher Weise, daß das Metall 13 entweder in Richtung der X- oder der Y-Achse, nämlich derjenigen, in der der kürzere Abstand zwischen den Metall­ mustern 2a besteht, aufgrund der Charakteristik der Minimie­ rung des chemischen Potentials ausgerichtet wird.
D. h., daß der Abstand zwischen den zwei Metallmustern 2a in der Richtung der X-Achse den Wert "a" hat, während er in der Richtung der Y-Achse den Wert "b" hat. Wenn 2a ≦ b gilt, sammelt sich das Metall in der Richtung der X-Achse, so daß das Metall 13 in Form einer Linie in Richtung dieser X-Ach­ se, jedoch nicht auf der gesamten Oberfläche ausgebildet wird. In diesem Fall wird, wenn R/a ≦ 0,91 gilt, wobei "R" der Durchmesser der Metallmuster 2a ist und "a" der Abstand zwischen den Metallmustern 2a in Richtung der X-Achse ist, die Oberflächenspannung minimiert, wenn Metallatome an den Metallmustern 2a anhaften, so daß das Metall 13 Linienform aufweist. Diese Metalleitung wird als Bitleitung verwendet.
Auch kann, wenn der Abstand zwischen den Mustern 2a in Rich­ tung der X-Achse ähnlich demjenigen in Richtung der Y-Achse ist, eine Bitleitung in einer Richtung hergestellt werden. Z. B. wird eine Vorspannung an eine gewünschte Richtung an­ gelegt, in der eine Bitleitung ausgebildet werden soll, und es wird der obige Prozeß ausgeführt. Dann entsteht eine Bitleitung in der Richtung, in der die Vorspannung angelegt ist.
Gemäß Fig. 3J wird ein Siliziumoxidfilm 14 mit einer Höhe bis zur Mitte der p-Siliziumschicht 6 abgeschieden, worauf­ hin eine Siliziumschicht 15 auf der gesamten Oberfläche ab­ geschieden wird, die dann einem Ionenätzprozeß unterzogen wird, um dadurch Wortleitungen auszubilden.
Gemäß Fig. 3K wird ein Siliziumoxidfilm 16 mit einer Höhe bis zur Mitte der n-Siliziumschicht 7 hergestellt. Die Sili­ ziumschicht 12, die nicht durch den Siliziumoxidfilm 16 be­ deckt ist, wird oxidiert, um zu einem Siliziumoxidfilm 17 zu werden.
Es wird schließlich auf Fig. 3I Bezug genommen, gemäß der ein Siliziummetallfilm 28 mit einer Höhe bis zur Mitte der Metallschicht 9 hergestellt wird, um dadurch den Herstell­ prozeß für einen MOSFET abzuschließen.
Nun wird unter Bezugnahme auf die Fig. 4A bis 4C ein Verfah­ ren zum Herstellen eines DRAM gemäß einem anderen Ausfüh­ rungsbeispiel der Erfindung beschrieben. Dabei besteht die DRAM-Zelle aus einem Transistor und einem Kondensator.
Wie es in Fig. 4A dargestellt ist, wird ein dielektrischer Film 18 auf der gesamten Oberfläche abgeschieden, nachdem der Prozeß für den MOSFET gemäß Fig. 3I abgeschlossen wur­ de.
Gemäß Fig. 4B wird auf der gesamten Oberfläche eine Metall­ schicht 19 abgeschieden, und diese wird dann anisotrop so geätzt, daß sie auf der Seite des dielektrischen Films 18 verbleibt. Die Metallschicht 9 wird ein Speicherknoten für den Kondensator, und die Metallschicht 19 wird ein Platten­ knoten des Kondensators.
Fig. 4C ist eine Draufsicht im Zustand, nachdem die Metall­ schicht 19 hergestellt wurde.
Das Verfahren gemäß den Fig. 4A bis 4C beschreibt nur ein solches zum Herstellen eines Kondensators eines DRAM. Auf der Oberfläche der Metallschicht 9 wird eine weitere Metall­ schicht hergestellt, um die Kapazität zu erhöhen. Andern­ falls wird an der Oberfläche der Metallschicht 9 ein aufge­ rauhter Abschnitt erzeugt, um die Fläche der Metallschicht 9 zu erhöhen, um dadurch die Kapazität zu erhöhen.
Die Fig. 5A bis 5C sind Schnittansichten, die Prozeßschrit­ te eines Verfahrens zum Herstellen eines Kondensators gemäß dem zweiten Ausführungsbeispiel der Erfindung veranschauli­ chen.
Wie es in Fig. 5A dargestellt ist, werden mehrere Atom­ schichten einzeln abgeschieden, um nach dem in Fig. 3T dar­ gestellten Prozeß eine Metallschicht auszubilden, und dann werden sie getempert, um eine Metallschicht 20 nur um die Metallschicht 9 herum auszubilden. Dieses Prinzip beruht auf einem Sintervorgang.
Gemäß Fig. 5B wird auf dem Siliziumoxidfilm 17 einschließ­ lich der Metallschicht 20 ein Isolierfilm 21 wie ein Nitrid­ film mit hohem Ätzverhältnis gegenüber dem Siliziumoxidfilm 17 hergestellt. Als nächstes werden mehrere einatomige Schichten einzeln abgeschieden, um eine Metallschicht auszu­ bilden, und sie werden dann getempert, woraufhin ein Iso­ lierfilm 23 ausgebildet wird. Diese Prozesse werden wieder­ holt ausgeführt, um Metallschichten 22 und 24 mit Flügelform zu beiden Seiten der Metallschicht 9 auszubilden.
Gemäß Fig. 5C werden die Isolierschichten alle entfernt, um einen Speicherknoten eines Kondensators zu erzeugen. Auf der Oberfläche des Speicherknotens wird ein dielektrischer Film 25 abgeschieden, woraufhin eine Metallschicht abgeschieden wird und ein Plattenknoten 26 des Kondensators ausgebildet wird.
Nun wird unter Bezugnahme auf die Fig. 6A bis 6F, die Schnittansichten durch ein Halbleiterbauteil während dessen Herstellung sind, ein Verfahren zum Herstellen eines Einzel­ elektronen-Transistors gemäß einem dritten Ausführungsbei­ spiel der Erfindung beschrieben.
Der durch die Fig. 3A bis 3G dargestellte Prozeß wird bei einem Verfahren zum Herstellen eines Einzelelektronen-Tran­ sistors verwendet.
Mittels einer Schleuderbeschichtungseinrichtung wird, wie es in den Fig. 3A bis 3G dargestellt ist, ein ABC-Co­ polymer-Dreifachblock 3 mit vorbestimmter Dicke auf der gesamten Oberfläche eines Halbleitersubstrats 1 hergestellt. Als nächstes wird der ABC-Copolymer-Dreifachblock 3 getempert, damit AB-Doppelblocksäulen mit jeweils einem Copolymer A und einem Copolymer B so ausgebildet werden, daß sie mit einem vorbestimmten Abstand voneinander entfernt sind.
Ein geeignetes Lösungsmittel entfernt das Copolymer A auf selektive Weise. In der Innensäule, wo das Copolymer A ent­ fernt wurde, werden aufeinanderfolgend eine n-Silizium­ schicht 5, eine p-Siliziumschicht 6 und eine n-Silizium­ schicht 7 hergestellt. Anschließend werden eine Metall-Sperr­ schicht 8 und eine Metallschicht 9 aufeinanderfolgend auf der n-Siliziumschicht 7 hergestellt. Wenn die p-Silizi­ umschicht 6 hergestellt wird, wird der Dotierpegel so einge­ stellt, daß der mittlere Abschnitt dieser p-Siliziumschicht 6 die höchste Dotierungskonzentration aufweist. Je geringer die Dotierungskonzentration ist, desto weiter ist der ent­ sprechende Abschnitt vom mittleren Abschnitt entfernt.
Danach entfernt ein anderes geeignetes Lösungsmittel das Co­ polymer B. Als nächstes werden die n-Halbleiterschicht 5, die p-Halbleiterschicht 6 und die n-Halbleiterschicht 7 bei einem chemischen Ätzprozeß mit geringer Geschwindigkeit ge­ ätzt. Dabei nimmt der mittlere Abschnitt der p-Silizium­ schicht 6 eine Form mit einer den Umfang umlaufenden Ausspa­ rung ein, da der Abschnitt mit hoher Dotierungskonzentration mit höherer Ätzrate als die anderen Abschnitte mit niedrige­ ren Dotierungskonzentrationen im Dotierungsprofil der p-Si­ liziumschicht 6 geätzt werden.
Gemäß Fig. 6B wird in der Außensäule, wo das Copolymer B entfernt wurde, ein Siliziumoxidfilm 10 (SiO2) bis zur Mitte der n-Siliziumschicht 5 hergestellt. Auf der Oberfläche der Innensäule werden Siliziumoxidfilme 11 einzeln hergestellt. Dabei wird der Siliziumoxidfilm 11 durch eine chemische Ab­ sorption von Quellengas hergestellt. D. h., daß, unter Ver­ wendung von SiO2 als Quellengas, Filme mit einer Dicke von einem Molekül einzeln wiederholt absorbiert werden, bis der Siliziumoxidfilm 11 gewünschte Dicke aufweist.
Gemäß Fig. 6C werden nach dem Abscheiden einer Silizium­ schicht 31 durch chemische Absorption und Abscheidung sowie durch Tempern desselben kleine Quantenpunkte durch Sintern erzeugt. Um den Abschnitt der entlang dem Umfang verlaufen­ den Aussparung der p-Siliziumschicht 6 wird das Silizium aufgrund des Wicklungseffekts ein kleiner Punkt. In diesem Fall ist dieser Punkt größer als andere in anderen Berei­ chen.
Gemäß Fig. 6D wird das Silizium 31 unter Verwendung eines Quellengases, das Sauerstoffatome, wie Ozon, enthält, oxi­ diert. Bei diesem Prozeß werden die kleinen Quantenpunkte vollständig oxidiert, um zu einem Siliziumoxidfilm 32 zu werden. Nur die Oberfläche eines Siliziumpunkts um den Ab­ schnitt mit der umlaufenden Aussparung wird oxidiert, und der zentrale Abschnitt verbleibt noch als Silizium 31. Dabei kann der Quantenpunkt eine gewünschte Größe dadurch erhal­ ten, daß die Oxidationszeit und die Oxidationsbedingungen eingestellt werden.
Gemäß Fig. 6E werden Siliziumfilme 33 mit jeweils der Dicke eines Atoms einzeln und wiederholt durch chemische Absorp­ tion abgeschieden, bis eine gewünschte Dicke erzielt ist.
Gemäß abschließender Bezugnahme auf Fig. 6F wird der Prozeß der Fig. 3G bis 3I ausgeführt, um den Einzelelektronen-Tran­ sistor fertigzustellen.
Ein derartiges erfindungsgemäßes Verfahren zum Herstellen eines Halbleiterbauteils verfügt über die folgenden Vortei­ le:
  • - Als erstes ist kein Photoätzprozeß zum Herstellen von Feldbereichen und aktiven Bereichen erforderlich, was den Gesamtprozeß vereinfacht, da Copolymer-Dreifachblöcke ABC mit einer Innensäule und einer Außensäule mit Matrixanord­ nung erzeugt werden, bei der Paare aus einer Innen- und einer Außensäule, wobei die letztere die erstere umgibt, mit einem vorbestimmten Abstand voneinander entfernt sind.
  • - Zweitens ist es möglich, ein superminiaturisiertes Halb­ leiterbauteil herzustellen, da Säulen so hergestellt werden, daß sie eine Höhe unter 30 nm aufweisen, wobei keine Photo­ lithographie-Technik verwendet wird.
  • - Drittens ist es möglich, ein Speicherbauteil mit einer Größe unter Nanometergröße herzustellen, da die säulenförmi­ gen Copolymere A und B selektiv entfernt werden und ein Halbleiterbauteil mit Vertikalstruktur innerhalb der Säulen hergestellt wird.

Claims (18)

1. Verfahren zum Herstellen eines Halbleiterbauteils (4-9), gekennzeichnet durch die folgenden Schritte:
  • - Herstellen eines ABC-Copolymer-Dreifachblocks (3) auf ei­ nem Halbleitersubstrat (1), mit einem Copolymer A als Innen­ säule, einem Copolymer B als Außensäule und einem das Copo­ lymer B umgebenden Copolymer C;
  • - selektives Entfernen des Copolymers A;
  • - Herstellen des Volumens des Halbleiterbauteils in der In­ nensäule, wo das Copolymer A entfernt wurde;
  • - selektives Entfernen des Copolymers B und Herstellen einer Elektrode (12), die das Potential des Volumens steuert; und - Entfernen des Copolymers C.
2. Verfahren zum Herstellen eines Halbleiterbauteils, ge­ kennzeichnet durch die folgenden Schritte:
  • - Herstellen eines ABC-Copolymer-Dreifachblocks (3) auf einem Halbleitersubstrat (1), mit einem Copolymer A einer Innensäule, einem Copolymer B einer Außensäule und einem als Rest des Dreifachblocks ausgebildeten Copolymers C;
  • - Entfernen des Copolymers A der Innensäule;
  • - aufeinanderfolgendes Herstellen einer ersten Halbleiter­ schicht (5) von erstem Leitungstyp;
  • - einer zweiten Halbleiterschicht (6) von zweitem Leitungs­ typ und einer dritten Halbleiterschicht (7) vom ersten Lei­ tungstyp in der Innensäule, wo das Copolymer A entfernt wur­ de;
  • - Entfernen des Copolymers B der Außensäule;
  • - Herstellen eines Isolierfilms (10) mit einer Höhe bis zur Höhe der Mitte der ersten Halbleiterschicht in der Außensäu­ le;
  • - Herstellen eines Gateisolierfilms (11) auf der Oberfläche der ersten, zweiten und dritten Halbleiterschicht;
  • - Herstellen einer vierten Halbleiterschicht (12) auf der Oberfläche des Gateisolierfilms;
  • - Entfernen des Copolymers C;
  • - Herstellen eines zweiten Isolierfilms (14) mit einer Höhe bis zur Mitte der dritten Halbleiterschicht auf der gesamten Oberfläche; und
  • - Oxidieren der freigelegten vierten Halbleiterschicht zum Ausbilden einer Gateelektrode.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste, zweite und dritte Halbleiterschicht (5, 6, 7) durch ein chemisches Absorptionsverfahren hergestellt wer­ den.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß der Gateisolierfilm (11) dadurch herge­ stellt wird, daß ein Molekül dicke Schichten mit Silizium­ oxid als Quellengas absorbiert werden, bis der Gateisolier­ film die gewünschte Dicke aufweist.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die vierte Halbleiterschicht (12) da­ durch hergestellt wird, daß ein Molekül dicke Schichten einzeln absorbiert werden, wobei Silizium als Quellengas dient, bis die vierte Halbleiterschicht die gewünschte Dicke aufweist.
6. Verfahren zum Herstellen eines Halbleiterbauteils, ge­ kennzeichnet durch die folgenden Schritte:
  • - Herstellen einer ersten Metallschicht (2) auf einem Halb­ leitersubstrat (1);
  • - Herstellen eines ABC-Dreifachblock-Copolymers (3) auf dem Halbleitersubstrat, mit einem Copolymer A einer Innensäule, einem Copolymer B einer Außensäule und einem Copolymer C, das den Rest des Dreifachblocks bildet;
  • - Entfernen des Copolymers A der Innensäule;
  • - aufeinanderfolgendes Herstellen einer ersten Halbleiter­ schicht (5) von erstem Leitungstyp, einer zweiten Halblei­ terschicht (6) von zweitem Leitungstyp, einer dritten Halb­ leiterschicht (7) vom ersten Leitungstyp und einer zweiten Metallschicht (9) in der Innensäule, wo das Copolymer A ent­ fernt ist;
  • - Entfernen des Copolymers B der Außensäule;
  • - Herstellen, in der Außensäule, wo das Copolymer B entfernt wurde, eines ersten Isolierfilms (10) mit einer Höhe bis zur Mitte der ersten Halbleiterschicht;
  • - Herstellen eines Gateisolierfilms (11) auf der Oberfläche der ersten, zweiten und dritten Halbleiterschicht;
  • - Herstellen einer vierten Halbleiterschicht (12) auf der Oberfläche des Gateisolierfilms;
  • - Entfernen des Copolymers C;
  • - selektives Entfernen der ersten Metallschicht unter Ver­ wendung der vierten Halbleiterschicht und des ersten Iso­ lierfilms als Masken;
  • - Herstellen einer mit der geätzten, ersten Metallschicht verbundenen Bitleitung (13) auf dem Halbleitersubstrat;
  • - Herstellen eines zweiten Isolierfilms mit einer Höhe bis zur Mitte der zweiten Halbleiterschicht auf der gesamten Oberfläche;
  • - Herstellen einer mit der vierten Halbleiterschicht verbun­ denen Wortleitung (15) auf dem zweiten Isolierfilm;
  • - Herstellen eines dritten Isolierfilms (16) bis zur Mitte der dritten Halbleiterschicht auf dem zweiten Isolierfilm mit der Wortleitung;
  • - Oxidieren der freigelegten, vierten Halbleiterschicht, um eine Gateelektrode auszubilden;
  • - Abscheiden eines vierten Isolierfilms (28) mit einer Höhe bis zur Mitte der zweiten Metallschicht, und Freilegen der Oberfläche der zweiten Metallschicht; und
  • - aufeinanderfolgendes Herstellen eines dielektrischen Films (18) und einer Metallschicht (19) auf der zweiten Metall­ schicht, um einen Kondensator herzustellen.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zwischen der ersten Metallschicht (2) und der ersten Halb­ leiterschicht (5) sowie zwischen der dritten Halbleiter­ schicht (7) und der zweiten Metallschicht (9) jeweils eine Metall-Sperrschicht (4 bzw. 8) hergestellt wird.
8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß der Schritt des Herstellens des Konden­ sators folgende Schritte umfaßt:
  • - Abscheiden mehrerer einzelner Atomschichten zum Herstellen eines Metalls, und Tempern des Metalls, um eine dritte Me­ tallschicht (20) nur um die zweite Metallschicht herum aus­ zubilden;
  • - Herstellen eines vierten Isolierfilms (21) auf dem dritten Isolierfilm mit der dritten Metallschicht;
  • - aufeinanderfolgendes Herstellen einer vierten Metall­ schicht, eines fünften Isolierfilms, einer fünften Metall­ schicht und eines sechsten Isolierfilms durch Wiederholen des vorigen Prozesses;
  • - Entfernen des vierten, fünften und sechsten Isolierfilms; - Herstellen eines dielektrischen Films (25) auf der Ober­ fläche der zweiten, dritten, vierten und fünften Metall­ schicht und
  • - Herstellen einer sechsten Metallschicht (26) auf dem di­ elektrischen Film.
9. Verfahren zum Herstellen eines Halbleiterbauteils, ge­ kennzeichnet durch die folgenden Schritte:
  • - Herstellen einer ersten Metallschicht (2) auf einem Halb­ leitersubstrat (1);
  • - Herstellen eines ABC-Copolymer-Dreifachblocks (3) mit einer Vielzahl von Paaren aus einer Innensäule (A) und einer Außensäule (B) in Matrixform, wobei die Vielzahl von Paaren jeweils mit einem vorbestimmten Abstand voneinander entfernt sind;
  • - Entfernen der Innensäule;
  • - aufeinanderfolgendes Herstellen einer ersten Halbleiter­ schicht (5) von erstem Leitungstyp, einer zweiten Halblei­ terschicht (6) von zweitem Leitungstyp, einer dritten Halb­ leiterschicht (7) vom ersten Leitungstyp und einer zweiten Metallschicht (9) in der Innensäule;
  • - Entfernen der Außensäule;
  • - Herstellen eines ersten Isolierfilms (10) mit einer Höhe bis zur Mitte der ersten Halbleiterschicht in der Außensäu­ le;
  • - Herstellen eines Gateisolierfilms (11) auf der Oberfläche der freigelegten ersten, zweiten und dritten Halbleiter­ schicht;
  • - Herstellen einer vierten Halbleiterschicht (12) auf der Oberfläche des Gateisolierfilms;
  • - Entfernen des restlichen Copolymers;
  • - selektives Entfernen der ersten Metallschicht unter Ver­ wendung der vierten Halbleiterschicht und des ersten Iso­ lierfilms als Masken;
  • - Herstellen einer Vielzahl von Bitleitungen (13) auf dem Substrat in solcher Weise, daß sie alle geätzten ersten Me­ tallschichten in einer Richtung verbinden;
  • - Herstellen eines zweiten Isolierfilms (14) mit einer Höhe bis zur Mitte der zweiten Halbleiterschicht auf der Oberflä­ che;
  • - Herstellen einer Vielzahl von Wortleitungen (15) auf der zweiten Isolierschicht in solcher Weise, daß die vierte Halbleiterschicht rechtwinklig mit den Bitleitungen verbun­ den wird;
  • - Herstellen, auf dem zweiten Isolierfilm einschließlich der Wortleitungen, eines dritten Isolierfilms (16) mit einer Hö­ he bis zur Mitte der dritten Halbleiterschicht;
  • - Oxidieren der freigelegten vierten Halbleiterschicht zum Ausbilden einer Gateelektrode;
  • - Abscheiden eines vierten Isolierfilms (28) mit einer Höhe bis zur Mitte der zweiten Metallschicht, und Freilegen der Oberfläche der zweiten Metallschicht; und
  • - Herstellen eines dielektrischen Films (18) auf der Ober­ fläche der zweiten Metallschicht, und dann einer dritten Me­ tallschicht (19) auf der gesamten Oberfläche.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß durch Einstellen der Gewichte der Copolymere A, B und C des ABC-Copolymer-Dreifachblocks (3), oder unter Verwendung ei­ nes vierten Copolymers, oder durch Mischen die Abstände der Säulen in Richtung einer X-Achse von denen in Richtung einer Y-Achse verschieden gemacht werden.
11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß der Schritt des Herstellens der Bitlei­ tungen (13) folgende Schritte umfaßt:
  • - Abscheiden mehrerer einzelner Atomschichten auf der gesam­ ten Oberfläche, um ein Metall auszubilden; und
  • - Tempern des Metalls in solcher Weise, daß es nur entweder in Richtung der X- oder in Richtung der Y-Achse verbleibt, nämlich in derjenigen, in der der Abstand zwischen den ers­ ten Metallschichten enger ist, wobei diese Richtung aufgrund des chemischen Potentials eingenommen wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Schritt des Herstellens der Bitlei­ tungen (13) die folgenden Schritte umfaßt:
  • - Anlegen einer Vorspannung an das Substrat in der Richtung, in der die Bitleitungen herzustellen sind, und Abscheiden mehrerer einzelner Atomschichten auf der gesamten Oberflä­ che, um ein Metall auszubilden; und
  • - Tempern des Metalls in solcher Weise, daß das Metall in derjenigen Richtung verbleibt, in der die Vorspannung ange­ legt wird.
13. Verfahren zum Herstellen eines Halbleiterbauteils, ge­ kennzeichnet durch die folgenden Schritte:
  • - Herstellen eines ABC-Copolymer-Dreifachblocks (3) auf einem Substrat (1), mit einem Copolymer A einer Innensäule, einem Copolymer B einer Außensäule und einem Copolymer C, das als Rest des Dreifachblocks ausgebildet ist;
  • - Entfernen des Copolymers A der Innensäule;
  • - Herstellen einer ersten Halbleiterschicht (5) von erstem Leitungstyp in der Innensäule, wo das Copolymer A entfernt wurde;
  • - Herstellen einer zweiten Halbleiterschicht (6) von zweitem Leitungstyp auf der ersten Halbleiterschicht unter Einstel­ lung der Dotierungskonzentration in solcher Weise, daß der mittlere Abschnitt der zweiten Halbleiterschicht die höchste Konzentration aufweist, während diese Konzentration um so stärker abnimmt, je weiter der entsprechende Abschnitt vom mittleren Abschnitt entfernt liegt;
  • - aufeinanderfolgendes Herstellen einer dritten Halbleiter­ schicht (7) vom ersten Leitungstyp und einer zweiten Metall­ schicht (9) auf der zweiten Halbleiterschicht;
  • - Entfernen des Copolymers B aus der Außensäule;
  • - Ätzen der ersten, zweiten und dritten Halbleiterschicht in solcher Weise, daß die zweite Halbleiterschicht eine in Um­ fangsrichtung verlaufende Aussparung um den mittleren Ab­ schnitt herum aufweist;
  • - Herstellen eines ersten Isolierfilms (10) in der Außensäu­ le, dessen Höhe bis zur Mitte der ersten Halbleiterschicht reicht;
  • - Herstellen eines ersten Gateisolierfilms (11) auf der Oberfläche der ersten, zweiten und dritten Halbleiter­ schicht;
  • - Herstellen eines Quantenpunkts (31) an der Oberfläche des Gateisolierfilms um die in Umfangsrichtung verlaufende Aus­ sparung der zweiten Halbleiterschicht herum;
  • - Herstellen eines zweiten Gateisolierfilms (32) auf der Oberfläche des ersten Gateisolierfilms mit dem Quantenpunkt;
  • - Herstellen einer vierten Halbleiterschicht auf der Ober­ fläche des zweiten Gateisolierfilms;
  • - Entfernen des Copolymers C;
  • - Herstellen eines zweiten Isolierfilms mit einer Höhe bis zur Mitte der dritten Halbleiterschicht auf der gesamten Oberfläche; und
  • - Oxidieren der freigelegten vierten Halbleiterschicht zum Herstellen einer Gateelektrode.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß beim Ätzen der ersten, zweiten und dritten Halbleiter­ schicht die zweite Halbleiterschicht (6) deswegen eine Aus­ sparung in Umfangsrichtung im mittleren Abschnitt dieser zweiten Halbleiterschicht aufweist, da Abschnitte mit hoher Konzentration eine höhere Ätzrate als solche mit geringer Konzentration aufweisen.
15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, daß der Schritt des Herstellens des Quan­ tenpunkts (31) folgende Schritte umfaßt:
  • - chemisches Absorbieren und Abscheiden mehrerer einzelner Siliziumatomschichten, um Silizium auszubilden;
  • - Tempern des Siliziums in solcher Weise, daß das Silizium um die in Umfangsrichtung verlaufende Aussparung der zweiten Halbleiterschicht (6) aufgrund des Wicklungseffekts größer als in anderen Bereichen ist; und
  • - Oxidieren des Siliziums, um einen Quantenpunkt nur um die in Umfangsrichtung verlaufende Aussparung herum zu erzeugen.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß dann, wenn das Silizium oxidiert wird, ein Sauerstoff, wie Ozon enthaltendes Gas, als Quellengas bei einem photo­ chemischen Verfahren verwendet wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß der erste und der zweite Gateisolier­ film (11, 32) dadurch hergestellt werden, daß ein Molekül dicke SiO2-Schichten einzeln bei einem chemischen Absorpti­ onsprozeß abgeschieden werden, bis der erste und der zweite Gateisolierfilm die jeweils gewünschte Dicke aufweisen.
18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, daß die vierte Halbleiterschicht dadurch hergestellt wird, daß ein Atom dicke Schichten einzeln ab­ sorbiert werden, bis die gewünschte Dicke erhalten ist.
DE19805076A 1997-06-04 1998-02-09 Verfahren zum Herstellen von Halbleiterbauelementen mit einem vertikalen Feldeffekttransistor Expired - Fee Related DE19805076C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023177A KR100223807B1 (ko) 1997-06-04 1997-06-04 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
DE19805076A1 true DE19805076A1 (de) 1998-12-10
DE19805076C2 DE19805076C2 (de) 2001-07-05

Family

ID=19508646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19805076A Expired - Fee Related DE19805076C2 (de) 1997-06-04 1998-02-09 Verfahren zum Herstellen von Halbleiterbauelementen mit einem vertikalen Feldeffekttransistor

Country Status (6)

Country Link
US (1) US5899734A (de)
JP (1) JP2929439B2 (de)
KR (1) KR100223807B1 (de)
DE (1) DE19805076C2 (de)
GB (1) GB2326022B (de)
TW (1) TW413846B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
WO2005008770A1 (de) * 2003-07-11 2005-01-27 Infineon Technologies Ag Dram-halbleiterspeicherzelle sowie verfahren zu deren herstellung

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9724642D0 (en) * 1997-11-21 1998-01-21 British Tech Group Single electron devices
KR20000065395A (ko) 1999-04-02 2000-11-15 김영환 단전자 트랜지스터의 제조 방법
US6656568B1 (en) 1999-05-28 2003-12-02 The Regents Of The University Of Colorado Ordered arrays of nanoclusters
US6518194B2 (en) 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6483125B1 (en) * 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
KR100396432B1 (ko) * 2001-09-10 2003-09-02 주식회사 미뉴타텍 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
KR100396433B1 (ko) * 2001-09-10 2003-09-02 주식회사 미뉴타텍 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
FR2830686B1 (fr) 2001-10-04 2004-10-22 Commissariat Energie Atomique Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
JP4920872B2 (ja) * 2002-03-28 2012-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤの製造方法
US6673717B1 (en) 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7507987B2 (en) * 2002-10-11 2009-03-24 Massachusetts Institute Of Technology Method of making packets of nanostructures
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
WO2004087564A1 (en) * 2003-04-04 2004-10-14 Startskottet 22286 Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
WO2004088755A1 (en) * 2003-04-04 2004-10-14 Startskottet 22286 Ab Nanowhiskers with pn junctions and methods of fabricating thereof
EP1642300A2 (de) * 2003-07-08 2006-04-05 Qunamo AB Sondenstrukturen mit nanoschnurrhaaren, herstellungsverfahren dafür und verfahren zur bildung von nanoschnurrhaaren
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US6930322B1 (en) * 2004-03-26 2005-08-16 Matsushita Electric Industrial Co., Ltd. Combination insulator and organic semiconductor formed from self-assembling block co-polymers
WO2006000790A1 (en) * 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
CA2572798A1 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
DE102004040238A1 (de) * 2004-08-13 2006-02-23 Hahn-Meitner-Institut Berlin Gmbh Flexibler Nanotransistor und Verfahren zur Herstellung
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
KR100734266B1 (ko) 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
US7826336B2 (en) * 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
KR100771886B1 (ko) 2006-09-27 2007-11-01 삼성전자주식회사 블럭 공중합체를 사용한 미세 콘택홀 형성 방법 및 반도체소자 제조 방법
EP2126986B1 (de) 2006-12-22 2019-09-18 QuNano AB Led mit aufrechter nanodrahtstruktur und herstellungsverfahren dafür
US8227817B2 (en) 2006-12-22 2012-07-24 Qunano Ab Elevated LED
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US9494615B2 (en) * 2008-11-24 2016-11-15 Massachusetts Institute Of Technology Method of making and assembling capsulated nanostructures
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
FR2959349B1 (fr) * 2010-04-22 2012-09-21 Commissariat Energie Atomique Fabrication d'une memoire a deux grilles independantes auto-alignees
US9595605B1 (en) 2016-04-07 2017-03-14 International Business Machines Corporation Vertical single electron transistor formed by condensation
US11174545B2 (en) 2019-11-06 2021-11-16 International Business Machines Corporation Oblique deposition for quantum device fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
WO2005008770A1 (de) * 2003-07-11 2005-01-27 Infineon Technologies Ag Dram-halbleiterspeicherzelle sowie verfahren zu deren herstellung

Also Published As

Publication number Publication date
KR19990000339A (ko) 1999-01-15
DE19805076C2 (de) 2001-07-05
GB2326022B (en) 2001-11-14
GB2326022A (en) 1998-12-09
KR100223807B1 (ko) 1999-10-15
GB9808687D0 (en) 1998-06-24
US5899734A (en) 1999-05-04
JPH118366A (ja) 1999-01-12
JP2929439B2 (ja) 1999-08-03
TW413846B (en) 2000-12-01

Similar Documents

Publication Publication Date Title
DE19805076C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem vertikalen Feldeffekttransistor
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3841588C2 (de)
DE4418352B4 (de) Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
EP0010624A1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE3940674C2 (de)
WO2003050868A2 (de) Verfahren zum herstellen einer schicht-anordnung und schicht-anordnung
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
EP0012863B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE19845058A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE112014000543B4 (de) Verfahren zum Fertigen eines Halbleiterbauelements
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902