DE19755374C1 - Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung - Google Patents

Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung

Info

Publication number
DE19755374C1
DE19755374C1 DE19755374A DE19755374A DE19755374C1 DE 19755374 C1 DE19755374 C1 DE 19755374C1 DE 19755374 A DE19755374 A DE 19755374A DE 19755374 A DE19755374 A DE 19755374A DE 19755374 C1 DE19755374 C1 DE 19755374C1
Authority
DE
Germany
Prior art keywords
atm
memory
fifo
sar
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19755374A
Other languages
English (en)
Inventor
Reinhard Dipl Ing Deml
Gunnar Dipl Ing Boll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19755374A priority Critical patent/DE19755374C1/de
Priority to EP98963377A priority patent/EP1040713A1/de
Priority to JP2000539671A priority patent/JP2002509409A/ja
Priority to US09/555,912 priority patent/US6757287B1/en
Priority to PCT/DE1998/003462 priority patent/WO1999031923A1/de
Application granted granted Critical
Publication of DE19755374C1 publication Critical patent/DE19755374C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

Durch den zunehmenden Bedarf an einer Übertragung von Video-In­ formation in der modernen Kommunikationstechnik, wie z. B. Fest- und Bewegtbilder bei Bildtelefonanwendungen, oder die Darstellung von hochauflösenden Graphiken an modernen Perso­ nalcomputern, steigt die Bedeutung von Übertragungs- und Ver­ mittlungstechniken für hohe Datenübertragungsraten (größer 100 Mbit/s). Ein bekanntes Datenübertragungsverfahren für ho­ he Datengeschwindigkeiten ist der Asynchrone Transfer Modus (ATM). Eine Datenübertragung auf Basis des Asynchronen Trans­ fer Modus ermöglicht derzeit eine variable Übertragungsbitra­ te von bis zu 622 Mbit/s.
Bekannte Vermittlungseinrichtungen, auch solche auf Basis des Asynchronen Transfer Modus, sind üblicherweise modular aufge­ baut. Dabei sind in der Regel eine Vielzahl von Baugruppen - die z. B. eine Schnittstelle zum Anschluß von Teilnehmerlei­ tungen, eine zentrale Steuerung oder eine Durchschalteein­ richtung realisieren - auf einer, allen Baugruppen gemeinsa­ men, zentralen Steckerbaugruppe, einer sogenannten "Back­ plane" einsteckbar und über diese miteinander verbunden. Die dadurch erzielte Modularität der Vermittlungseinrichtungen ermöglicht unter anderem eine leichte Anpassung einer Ver­ mittlungseinrichtung an unterschiedliche Konfigurationen, so­ wie eine vereinfachte Fehleranalyse bei Serciveleistungen.
Aus dem Datenblatt "MOS INTEGRATED CIRCUIT µPD98410", NEC Cor­ poration, 1997, Document No. S12624EJ1V0DS00 (1st edition) ist ein hochintegrierter Durchschaltebaustein bekannt, der eine Adressierung von mehreren Schnittstellen über eine 16-bit-breite hochfrequente ATM-spezifische-Busschnittstelle (UTOPIA: Universal Test & Operations PHY Interface for ATM) erlaubt.
Für einen Einsatz eines derartigen, für ATM-Anwendungen kon­ zipierten Durchschaltebausteins in einer Durchschalteeinrich­ tung einer ATM-Vermittlungseinrichtung wurde bereits vorge­ schlagen, den Durchschaltebaustein auf der zentralen Stecker­ baugruppe zu plazieren. Durch über einen 16-bit-breiten Da­ tenbus mit dem Durchschaltebaustein verbundene ATM-Multi­ plexereinrichtungen wird eine Umsetzung des 16-bit-breiten Datenbusses auf mehrere 8-bit-breite unidirektionale Daten­ busse realisiert, so daß auf den Baugruppen herkömmliche 8-bit-breite Bausteine einsetzbar sind.
Aus dem Datenblatt "MPC86OSAR-Functional Design Specifica­ tion", Motorola, 6/97 ist ein Steuerbaustein MPC860SAR be­ kannt, der z. B. für einen Anschluß einer zentralen Steuerbau­ gruppe an eine ATM-Vermittlungseinrichtung eine 8-bit-breite bidirektionale ATM-spezifische-Busschnittstelle (UTOPIA-Schnitt­ stelle) aufweist.
Sowohl die ATM-Multiplexereinrichtung als auch der Steuerbau­ stein MPC860SAR realisieren eine Zugriffskoordinierung für an sie anschließbare Datenbusse, d. h. die ATM-Multiplexerein­ richtung und der Steuerbaustein MPC860SAR sind "Master"-Bau­ steine für die an sie anschließbaren 8-bit-breiten Datenbus­ se.
Aus EP 0 492 440 A1 ist eine ATM-Schnittstelleneinrichtung bekannt, über welche eine Datenübermittlung zwischen zwei ATM-Einrichtungen unter Zwischenspeicherung der zu übermit­ telten Daten in einem FIFO-Speicher (First In First Out) rea­ lisiert wird. Ein Einspeichern bzw. Auslesen von Daten aus dem FIFO-Speicher erfolgt mittels einer Aktivierung des FIFO-Spei­ chers durch ein von einer ATM-Einrichtung gesendetes Le­ se- bzw. Schreibsignal.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, mit dem eine Daten­ übertragung zwischen einer ersten und einer zweiten, jeweils als "Master" konfigurierten ATM-Einrichtung realisierbar ist.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den Merkmalen des Patentanspruchs 1 bzw. 6.
Ein wesentlicher Vorteil der Erfindung besteht darin, daß so­ wohl die erste als auch die zweite ATM-Einrichtung weiterhin als "Master"-Einrichtung für den an sie angeschlossenen Da­ tenbus konfiguriert sind, so daß nur geringe Eingriffe in die "Hardware-Struktur" der jeweiligen ATM-Einrichtung nötig sind.
Ein weiterer Vorteil der Erfindung ist, daß durch ein Zwi­ schenschalten einer ATM-Schnittstelleneinrichtung, die über einen ersten Datenbus mit einer ersten ATM-Einrichtung und über einen zweiten Datenbus mit einer zweiten ATM-Einrichtung verbunden ist, Konflikte bei einem gleichzeitigen Zugriff der ersten und der zweiten ATM-Einrichtung auf einen sie verbin­ denden Datenbus vermieden werden.
Durch ein Zwischenspeichern von zu übermittelnden Daten in der ATM-Schnittstelleneinrichtung wird eine zeitliche Ent­ kopplung des ersten und des zweiten Datenbusses realisiert, so daß beide Datenbusse mit einer separaten, voneinander un­ terschiedlichen Taktrate betrieben werden können.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen angegeben.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an­ hand der Zeichnung näher erläutert.
Dabei zeigen:
Fig. 1 ein Strukturbild zur schematischen Darstellung der im Rahmen eines Datentransfers zwischen einer er­ sten ATM-Einrichtung und einer zweiten ATM-Einrich­ tung beteiligten wesentlichen Funktionseinheiten;
Fig. 2 ein Ablaufdiagramm für einen Datentransfer von ei­ ner ersten ATM-Einrichtung zu einem ersten Speicher der ATM-Schnittstelleneinrichtung;
Fig. 3 ein Ablaufdiagramm für einen Datentransfer von ei­ nem ersten Speicher der ATM-Schnittstelleneinrich­ tung zu einer zweiten ATM-Einrichtung;
Fig. 4 ein Ablaufdiagramm für einen Datentransfer von ei­ ner zweiten ATM-Einrichtung zu einem zweiten Spei­ cher der ATM-Schnittstelleneinrichtung;
Fig. 5 ein Ablaufdiagramm für einen Datentransfer von ei­ nem zweiten Speicher der ATM-Schnittstelleneinrich­ tung zu einer ersten ATM-Einrichtung.
Fig. 1 zeigt eine schematische Darstellung der im Rahmen eines Datentransfers zwischen einer ersten ATM-Einrichtung SAR und einer zweiten ATM-Einrichtung MUX beteiligten wesentlichen Funktionseinheiten. Die erste ATM-Einrichtung SAR ist über einen ersten, mit einer ersten Taktrate betriebenen bidirek­ tionalen Datenbus SAR_DAT mit einer ATM-Schnittstellenein­ richtung SS verbunden. Die zweite ATM-Einrichtung MUX ist über einen zweiten und einen dritten, mit einer zweiten, von der ersten verschiedenen Taktrate betriebenen unidirektiona­ len Datenbus ATM_RDAT; ATM_TDAT mit der ATM-Schnittstellen­ einrichtung SS verbunden.
Die ATM-Schnittstelleneinrichtung SS weist ein Kontrollmodul CC, einen ersten FIFO-Speicher R_FIFO und einen zweiten FIFO-Spei­ cher T_FIFO (First In First Out) auf. Der erste FIFO-Spei­ cher R_FIFO dient einer Zwischenspeicherung von, von der ersten ATM-Einrichtung SAR zur zweiten ATM-Einrichtung MUX zu übermittelnden Daten. Der zweite FIFO-Speicher T_FIFO dient einer Zwischenspeicherung von, von der zweiten ATM-Einrich­ tung MUX zur ersten ATM-Einrichtung SAR zu übermittelnden Da­ ten. Das Kontrollmodul CC ermittelt die Speicherfüllstände des ersten FIFO-Speichers R_FIFO und des zweiten FIFO-Spei­ chers T_FIFO.
Ist ein einstellbarer Speicherfüllwert des ersten FIFO-Spei­ chers R_FIFO nicht überschritten, signalisiert das Kontroll­ modul CC durch eine erste Empfängerstatus-Information SAR_TCLAV freie Speicherkapazität des ersten FIFO-Speichers R_FIFO an die erste ATM-Einrichtung SAR. In analoger Weise signalisiert das Kontrollmodul CC durch eine zweite Empfän­ gerstatus-Information ATM_TCLAV freie Speicherkapazität des zweiten FIFO-Speichers T_FIFO an die zweite ATM-Einrichtung MUX, falls ein einstellbarer Speicherfüllwert des zweiten FI- FO-Speichers T_FIFO nicht überschritten ist.
Sind im ersten FIFO-Speicher R_FIFO an die zweite ATM-Ein­ richtung MUX zu übermittelnde Daten zwischengespeichert, si­ gnalisiert das Kontrollmodul CC dies durch eine zweite Sen­ derstatus-Information ATM_RCLAV an die zweite ATM-Einrichtung MUX. In analoger Weise signalisiert das Kontrollmodul CC durch eine erste Senderstatus-Information SAR_RCLAV an die erste ATM-Einrichtung SAR, daß im zweiten FIFO-Speicher T_FIFO an die erste ATM-Einrichtung SAR zu übermittelnde Da­ ten zwischengespeichert sind.
Der erste FIFO-Speicher R_FIFO und der zweite FIFO-Speicher T_FIFO weisen jeweils eingangsseitig einen ersten Speicher­ steuereingang W und ausgangsseitig einen zweiten Speicher­ steuereingang R auf. Wird der erste Speichersteuereingang W eines FIFO-Speichers R_FIFO, T_FIFO durch ein Schreib-Signal SAR_TENB, ATM_TENB aktiviert, so liest der FIFO-Speicher R_FIFO, T_FIFO die über einen eingangsseitig mit dem FIFO- Speicher R_FIFO, T_FIFO verbundenen Datenbus SAR_DAT, ATM_TDAT empfangenen Daten und speichert diese ein. Wird der zweite Speichersteuereingang R eines FIFO-Speichers R_FIFO, T_FIFO durch ein Lese-Signal ATM_RENB, SAR_RENB aktiviert, so liest der FIFO-Speicher R_FIFO, T_FIFO zwischengespeicherte Daten aus und gibt diese auf einen ausgangsseitig mit dem FI- FO-Speicher R_FIFO, T_FIFO verbundenen Datenbus ATM_TDAT, SAR_DAT aus.
An eine zweite ATM-Einrichtung MUX sind über ATM-Schnittstel­ leneinrichtungen SS mehrere erste ATM-Einrichtungen SAR an­ schließbar. Für eine Adressierung der ersten ATM-Einrichtun­ gen SAR, ist jeder ATM-Schnittstelleneinrichtung SS eine in­ dividuelle Port-Adresse PORT_ADDR zugeordnet. Durch eine Emp­ fänger-Adresstatus-Information ATM_TADDR und eine Sender-Adress­ status-Information ATM_RADDR signalisiert die zweite ATM-Einrichtung MUX der ATM-Schnittstelleneinrichtung SS, für welche der adressierbaren ersten ATM-Einrichtungen SAR die zweite ATM-Einrichtung MUX zu übermittelnde Daten aufweist, bzw. von welcher der adressierbaren ersten ATM-Einrichtungen SAR die zweite ATM-Einrichtung MUX Daten empfangen kann.
Bevor auf die weiteren Figuren näher eingegangen wird, er­ scheint es für ein besseres Verständnis derselben angebracht, den wesentlichen Aufbau einer ATM-Nachricht kurz darzulegen. Bei dem als Asynchronen Transfer Modus (ATM) bekannten Über­ tragungsverfahren werden für den Datentransport Datenpakete fester Länge, sogenannte Zellen benutzt. Eine ATM-Zelle setzt sich aus einem, die für den Transport einer ATM-Zelle rele­ vanten Vermittlungs-Daten enthaltenden, fünf Bytes langem Zellkopf, dem sogenannten "header" und einem 48 Bytes langem Nutzdatenfeld, dem sogenannten "payload" zusammen.
Fig. 2 zeigt ein Ablaufdiagramm für einen Datentransfer von der ersten ATM-Einrichtung SAR zum ersten FIFO-Speicher R_FIFO. Weist die erste ATM-Einrichtung SAR eine zur zweiten ATM-Einrichtung MUX zu übermittelnde ATM-Zelle auf, überprüft die erste ATM-Einrichtung SAR, ob die erste Empfängerstatus-In­ formation SAR_TCLAV aktiv ist, d. h. der erste FIFO-Speicher R_FIFO besitzt freie Speicherkapazität. Ist dies der Fall, aktiviert die erste ATM-Einrichtung SAR durch das Schreib-Sig­ nal SAR_TENB den ersten Speichersteuereingang W des ersten FIFO-Speichers R_FIFO und gibt die zu übermittelnde ATM-Zelle byteweise auf den ersten, die erste ATM-Einrichtung SAR mit dem ersten FIFO-Speicher R_FIFO und dem zweiten FIFO-Speicher T_FIFO verbindenden Datenbus SAR_DAT aus. Solange der erste Speichersteuereingang W des ersten FIFO-Speichers R_FIFO ak­ tiviert ist, liest der erste FIFO-Speicher R_FIFO über den ersten Datenbus SAR_DAT empfangene Daten und speichert diese ein.
Weist die erste ATM-Einrichtung SAR eine weitere zur zweiten ATM-Einrichtung MUX zu übermittelnde ATM-Zelle auf, überprüft die erste ATM-Einrichtung SAR, ob die erste Empfängerstatus-In­ formation SAR_TCLAV weiter aktiv ist und setzt gegebenen­ falls das Verfahren fort.
Fig. 3 zeigt ein Ablaufdiagramm für einen Datentransfer vom ersten FIFO-Speicher R_FIFO zur zweiten ATM-Einrichtung MUX. Kann die zweite ATM-Einrichtung MUX Daten von einer ange­ schlossenen ersten ATM-Einrichtung SAR empfangen, übermittelt die zweite ATM-Einrichtung MUX eine, diese erste ATM-Einrich­ tung SAR identifizierende Sender-Adreßstatus-Information ATM_RADDR an das Kontrollmodul CC. Stimmt die Sender-Adreß­ status-Information ATM_RADDR mit der Port-Adresse PORT_ADDR der Schnittstelleneinrichtung SS überein, überprüft das Kon­ trollmodul CC, ob im ersten FIFO-Speicher R_FIFO eine, an die zweite ATM-Einrichtung MUX zu übermittelnde ATM-Zelle gespei­ chert ist. Ist dies der Fall, sendet das Kontrollmodul CC ei­ ne zweite Senderstatus-Information ATM_RCLAV an die zweite ATM-Einrichtung MUX. In einem nächsten Schritt aktiviert die zweite ATM-Einrichtung MUX durch das Lese-Signal ATM_RENB den zweiten Speichersteuereingang R des ersten FIFO-Speichers R_FIFO. Solange der zweite Speichersteuereingang R des ersten FIFO-Speichers R_FIFO aktiviert ist, gibt der erste FIFO-Spei­ cher R_FIFO Daten byteweise auf den zweiten, den ersten FIFO-Speicher R_FIFO mit der zweiten ATM-Einrichtung MUX ver­ bindenden Datenbus ATM_RDAT aus, von dem sie von der zweiten ATM-Einrichtung MUX gelesen werden.
Ist die ATM-Zelle an die zweite ATM-Einrichtung MUX übermit­ telt, überprüft das Kontrollmodul CC, ob im ersten FIFO-Spei­ cher R_FIFO eine weitere ATM-Zelle gespeichert ist. Ist dies der Fall sendet das Kontrollmodul CC erneut eine zweite Sen­ derstatus-Information ATM_RCLAV an die zweite ATM-Einrichtung MUX.
Fig. 4 zeigt ein Ablaufdiagramm für einen Datentransfer von der zweiten ATM-Einrichtung MUX zum zweiten FIFO-Speicher T_FIFO. Weist die zweite ATM-Einrichtung MUX eine, an eine angeschlossene erste ATM-Einrichtung SAR zu übermittelnde ATM-Zelle auf, übermittelt die zweite ATM-Einrichtung MUX ei­ ne, diese erste ATM-Einrichtung SAR identifizierende Empfän­ ger-Adreßstatus-Information ATM_TADDR an das Kontrollmodul CC. Stimmt die Empfänger-Adreßstatus-Information ATM_TADDR mit der Port-Adresse PORT_ADDR der Schnittstelleneinrichtung SS überein, überprüft das Kontrollmodul CC, ob im zweiten FI- FO-Speicher T_FIFO ein einstellbarer Speicherfüllwert über­ schritten ist, d. h. ob der zweite FIFO-Speicher T_FIFO freie Speicherkapazität besitzt. Besitzt der zweite FIFO-Speicher T_FIFO freie Speicherkapazität, sendet das Kontrollmodul CC eine zweite Empfängerstatus-Information ATM_TCLAV an die zweite ATM-Einrichtung MUX. Daraufhin aktiviert die zweite ATM-Einrichtung MUX durch das Schreib-Signal ATM_TENB den er­ sten Speichersteuereingang W des zweiten FIFO-Speichers T_FIFO und gibt die zu übermittelnde ATM-Zelle byteweise auf den dritten, die zweite ATM-Einrichtung MUX mit dem zweiten FIFO-Speicher T_FIFO verbindenden Datenbus ATM_TDAT aus. So­ lange der erste Speichersteuereingang W des zweiten FIFO-Spei­ chers T_FIFO aktiviert ist, liest der zweite FIFO-Spei­ cher T_FIFO über den dritten Datenbus ATM_TDAT empfangene Da­ ten und speichert diese ein.
Weist die zweite ATM-Einrichtung MUX eine weitere zur ersten ATM-Einrichtung SAR zu übermittelnde ATM-Zelle auf, überprüft die zweite ATM-Einrichtung MUX, ob die zweite Empfängersta­ tus-Information ATM_TCLAV weiter aktiv ist und setzt gegebe­ nenfalls das Verfahren fort.
Fig. 5 zeigt ein Ablaufdiagramm für einen Datentransfer vom zweiten FIFO-Speicher T_FIFO zur ersten ATM-Einrichtung SAR. Kann die erste ATM-Einrichtung SAR eine ATM-Zelle von der zweiten ATM-Einrichtung MUX empfangen, überprüft die erste ATM-Einrichtung SAR, ob die erste Senderstatus-Information SAR_RCLAV aktiv ist, d. h. im zweiten FIFO-Speicher T_FIFO ist eine an die erste ATM-Einrichtung SAR zu übermittelnde ATM-Zel­ le zwischengespeichert. Ist dies der Fall, aktiviert die erste ATM-Einrichtung SAR durch das Lese-Signal SAR_RENB den zweiten Speichersteuereingang R des zweiten FIFO-Speichers T_FIFO. Solange der zweite Speichersteuereingang R des zwei­ ten FIFO-Speichers T_FIFO aktiviert ist, gibt der zweite FI- FO-Speicher T_FIFO Daten byteweise auf den ersten Datenbus SAR_DAT aus, von dem sie von der ersten ATM-Einrichtung SAR gelesen werden.
Ist die ATM-Zelle an die erste ATM-Einrichtung SAR übermit­ telt, überprüft das Kontrollmodul CC, ob im zweiten FIFO-Spei­ cher T_FIFO eine weitere ATM-Zelle gespeichert ist. Ist dies der Fall sendet das Kontrollmodul CC erneut eine erste Senderstatus-Information SAR_RCLAV an die erste ATM-Einrich­ tung SAR.

Claims (8)

1. Verfahren für eine Datenübertragung zwischen einer ersten ATM-Einrichtung (SAR) und einer zweiten ATM-Einrichtung (MUX) über eine ATM-Schnittstelleneinrichtung (SS),
wobei die erste ATM-Einrichtung (SAR) ein Daten sendendes ATM-Sendemodul und die zweite ATM-Einrichtung (MUX) ein Daten empfangendes ATM-Empfangsmodul aufweisen,
wobei von einem Kontrollmodul (CC) der ATM-Schnittstellenein­ richtung (SS) eine Empfängerstatus-Information (SAR_TCLAV), zum Signalisieren freier Speicherkapazität eines Speichers (R_FIFO) der ATM-Schnittstelleneinrichtung (SS), an das ATM-Sendemodul übermittelt wird,
  • - in Fällen, in denen das ATM-Sendemodul an das ATM-Empfangs­ modul zu übermittelnde Daten aufweist und der Speicher (R_FIFO) freie Speicherkapazität aufweist, ein erster Speichersteuereingang (W) des Speichers (R_FIFO) durch das ATM-Sendemodul aktiviert wird und die zu übermittelnden Daten vom ATM-Sendemodul auf einen, das ATM-Sendemodul mit dem Speicher (R_FIFO) verbindenden ersten Datenbus (SAR_DAT) ausgegeben werden,
  • - solange der erste Speichersteuereingang (W) aktiviert ist, vom Speicher (R_FIFO) über den ersten Datenbus (SAR_DAT) empfangene Daten zwischengespeichert werden,
wobei vom Kontrollmodul (CC) eine Senderstatus-Information (ATM_RCLAV), zum Signalisieren eines Vorliegens von, vom Speicher (R_FIFO) zum ATM-Empfangsmodul zu übermittelnden Da­ ten, an das ATM-Empfangsmodul übermittelt wird,
  • - in Fällen, in denen das ATM-Empfangsmodul für einen Da­ tenempfang bereit ist und im Speicher (R_FIFO) an das ATM-Emp­ fangsmodul zu übermittelnde Daten zwischengespeichert sind, ein zweiter Speichersteuereingang (R) des Spei­ chers (R_FIFO) durch das ATM-Empfangsmodul aktiviert wird,
  • - solange der-zweite Speichersteuereingang (R) aktiviert ist, vom Speicher (R_FIFO) die zwischengespeicherten Da­ ten auf einen, den Speicher (R_FIFO) mit dem ATM-Empfangs­ modul verbindenden zweiten Datenbus (ATM_RDAT) ausgege­ ben werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste ATM-Einrichtung (SAR) ein Daten empfangendes ATM-Empfangsmodul und die zweite ATM-Einrichtung (MUX) ein Daten sendendes ATM-Sendemodul aufweisen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß von der zweiten ATM-Einrichtung (MUX) mehrere erste ATM-Einrichtungen (SAR) adressierbar sind.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zweite ATM-Einrichtung (MUX) eine Sender-Adresstatus-In­ formation (ATM_RADDR) an das Kontrollmodul (CC) übermit­ telt, die signalisiert, von welcher der adressierbaren ersten ATM-Einrichtungen (SAR) die zweite ATM-Einrichtung (MUX) Da­ ten empfangen kann, und in Fällen, in denen die erste ATM-Ein­ richtung (SAR) durch die übermittelte Sender-Adresstatus-In­ formation (ATM_RADDR) adressierbar ist, die Senderstatus-In­ formation (ATM_RCLAV) an die zweite ATM-Einrichtung (MUX) übermittelt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zweite ATM-Einrichtung (MUX) eine Empfänger-Adreß­ status-Information (ATM_TADDR) an das Kontrollmodul (CC) übermittelt, die signalisiert, für welche der adressierbaren ersten ATM-Einrichtungen (SAR) die zweite ATM-Einrichtung (MUX) zu sendende Daten aufweist, und in Fällen, in denen die erste ATM-Einrichtung (SAR) durch die übermittelte Empfänger-Adreß­ status-Information (ATM_TADDR) adressierbar ist, die Empfängerstatus-Information (ATM_TCLAV) an die zweite ATM-Einrichtung (MUX) übermittelt wird.
6. ATM-Schnittstelleneinrichtung,
mit mindestens einem ersten Datenbus (SAR_DAT) zum Anschluß an eine, eine Zugriffskoordinierung des ersten Datenbusses (SAR_DAT) ausführende erste ATM-Zugriffssteuereinrichtung (SAR), und
mit mindestens einem zweiten Datenbus (ATM_RDAT, ATM_TDAT) zum Anschluß an eine, eine Zugriffskoordinierung des zweiten Datenbusses (ATM_RDAT, ATM_TDAT) ausführende zweite ATM-Zugriffssteuereinrichtung (MUX),
mit einem ersten Speicher (R_FIFO) zum Zwischenspeichern von, von der ersten zur zweiten ATM-Zugriffssteuereinrichtung (SAR; MUX) zu übermittelnden Daten, wobei der erste Speicher (R_FIFO)
  • - einen ersten Speichersteuereingang (W) zum Ansteuern durch die erste ATM-Zugriffssteuereinrichtung (SAR) aufweist, derart daß bei Aktivierung des ersten Speichersteuerein­ gangs (W) ein Einspeichern von, von der ersten ATM-Zu­ griffssteuereinrichtung (SAR) übermittelten Daten erfolgt, und
  • - einen zweiten Speichersteuereingang (R) zum Ansteuern durch die zweite ATM-Zugriffssteuereinrichtung (MUX) aufweist, derart daß bei Aktivierung des zweiten Speichersteuerein­ gangs (R) ein Übermitteln von im ersten Speicher (R_FIFO) gespeicherten Daten an die zweite ATM-Zugriffssteuerein­ richtung (MUX) erfolgt,
mit einem zweiten Speicher (T_FIFO) zum Zwischenspeichern von, von der zweiten zur ersten ATM-Zugriffssteuereinrichtung (MUX; SAR) zu übermittelnden Daten, wobei der zweite Speicher (T_FIFO)
  • - einen ersten Speichersteuereingang (W) zum Ansteuern durch die zweite ATM-Zugriffssteuereinrichtung (MUX) aufweist, derart daß bei Aktivierung des ersten Speichersteuerein­ gangs (W) ein Einspeichern von, von der zweiten ATM-Zu­ griffssteuereinrichtung (MUX) übermittelten Daten erfolgt, und
  • - einen zweiten Speichersteuereingang (R) zum Ansteuern durch die erste ATM-Zugriffssteuereinrichtung (SAR) aufweist, derart daß bei Aktivierung des zweiten Speichersteuerein­ gangs (R) ein übermitteln von im zweiten Speicher (T_FIFO) gespeicherten Daten an die erste ATM-Zugriffssteuereinrich­ tung (SAR) erfolgt,
mit einem Kontrollmodul (CC) zum Ermitteln von freien Spei­ cherkapazitäten des ersten und des zweiten Speichers (R_FIFO; T_FIFO) und zum Übermitteln einer
  • - ersten Empfängerstatus-Information (SAR_TCLAV), zum Signa­ lisieren freier Speicherkapazität des ersten Speichers (R_FIFO) an die erste ATM-Zugriffssteuereinrichtung (SAR) und einer
  • - zweiten Empfängerstatus-Information (ATM_TCLAV), zum Signa­ lisieren freier Speicherkapazität des zweiten Speichers (T_FIFO) an die zweite ATM-Zugriffssteuereinrichtung (MUX),
  • - ersten Senderstatus-Information (SAR_RCLAV), zum Signali­ sieren eines Vorliegens von, vom zweiten Speicher (T_FIFO) zur ersten ATM-Zugriffssteuereinrichtung (SAR) zu übermit­ telnden Daten, an die erste ATM-Zugriffssteuereinrichtung (SAR) und einer
  • - zweiten Senderstatus-Information (ATM_RCLAV), zum Signali­ sieren eines Vorliegens von, vom ersten Speicher (R_FIFO) zur zweiten ATM-Zugriffssteuereinrichtung (MUX) zu übermit­ telnden Daten, an die zweite ATM-Zugriffssteuereinrichtung (MUX).
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der erste und der zweite Speicher (R_FIFO, T_FIFO) FIFO-Spei­ cher (First In First Out) sind.
8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß an die zweite Zugriffssteuereinrichtung (MUX) mehrere er­ ste Zugriffssteuereinrichtungen (SAR) anschließbar sind.
DE19755374A 1997-12-12 1997-12-12 Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung Expired - Fee Related DE19755374C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19755374A DE19755374C1 (de) 1997-12-12 1997-12-12 Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung
EP98963377A EP1040713A1 (de) 1997-12-12 1998-11-24 Anordnung und verfahren zur steuerung einer datenübertragung zwischen einer ersten und einer zweiten atm-einrichtung
JP2000539671A JP2002509409A (ja) 1997-12-12 1998-11-24 第１のａｔｍ装置と第２のａｔｍ装置との間のデータ伝送を制御する装置および方法
US09/555,912 US6757287B1 (en) 1997-12-12 1998-11-24 Device and method for controlling a data transmission operation between a first ATM device and a second ATM device
PCT/DE1998/003462 WO1999031923A1 (de) 1997-12-12 1998-11-24 Anordnung und verfahren zur steuerung einer datenübertragung zwischen einer ersten und einer zweiten atm-einrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19755374A DE19755374C1 (de) 1997-12-12 1997-12-12 Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung

Publications (1)

Publication Number Publication Date
DE19755374C1 true DE19755374C1 (de) 1999-04-15

Family

ID=7851753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19755374A Expired - Fee Related DE19755374C1 (de) 1997-12-12 1997-12-12 Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung

Country Status (5)

Country Link
US (1) US6757287B1 (de)
EP (1) EP1040713A1 (de)
JP (1) JP2002509409A (de)
DE (1) DE19755374C1 (de)
WO (1) WO1999031923A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789730B1 (en) * 2002-08-05 2004-09-14 Diebold, Incorporated Automated banking machine diagnostic system and method
US7163144B1 (en) 2002-08-05 2007-01-16 Diebold, Incorporated Automated banking machine diagnostic system and method
US9342963B1 (en) * 2011-04-14 2016-05-17 Bank Of America Corporation Geo-spatial-awareness-based monitoring, notification and maintenance for self service terminals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492440A1 (de) * 1990-12-20 1992-07-01 Nec Corporation Phasen- und Ratenanpassungsschaltung für Zellenübertragung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548587A (en) 1994-09-12 1996-08-20 Efficient Networks, Inc. Asynchronous transfer mode adapter for desktop applications
US5991295A (en) * 1995-10-10 1999-11-23 Madge Networks Limited Digital switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492440A1 (de) * 1990-12-20 1992-07-01 Nec Corporation Phasen- und Ratenanpassungsschaltung für Zellenübertragung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Datenblatt: MPC860SAR, Functional Design Specification, Motorola, 6/97 *
Datenblatt: uPD98410, NEC Corporation, 1997, Doc. No.: S12624EJ1VODS00 *

Also Published As

Publication number Publication date
EP1040713A1 (de) 2000-10-04
US6757287B1 (en) 2004-06-29
WO1999031923A1 (de) 1999-06-24
JP2002509409A (ja) 2002-03-26

Similar Documents

Publication Publication Date Title
DE69533951T2 (de) Protokoll für asynchrone Zeitvielfachvermittlung
EP0584398B1 (de) Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen innerhalb eines ATM-Netzes
DE69737678T2 (de) Signalisierung im Nutzbereich zum Übergabe-Vorgang in einem mobilen Telekommunikationssystem
DE69534094T2 (de) Gerät zum Empfang von Signalen
EP0528085A1 (de) Fernmeldenetz mit ATM- und STM-Vermittlung
DE4243682A1 (de)
DE69434727T2 (de) Verfahren und Vorrichtung zur Transformation einer Serie von Datenpaketten mit Hilfe von Datenkompression
DE69936840T2 (de) Mobilübertragungssystem mit einer atm-verbindungskonfiguration
EP0365693A1 (de) Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtensignalen in einem Breitband-Kommunikationsnetz
CA2014407A1 (en) Apparatus and method for efficiently coupling digital signals to a communications medium in information packets
DE19755374C1 (de) Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung
DE19755373C1 (de) Anordnung und Verfahren zur Steuerung einer Datenübertragung zwischen einer ersten und einer zweiten ATM-Einrichtung
DE60014178T2 (de) Vorrichtung und verfahren zur speicherteilung in einer konfiguration mit einzelring-datenbusverbindung
DE19829822A1 (de) Kommunikationsanlage
EP0576856A2 (de) Verfahren und Schaltungsanordnung zum Übertragen eines kontinuierlichen ATM-Bitstromes
EP0614296B1 (de) Lokales, nach dem asynchronen Transfermodus (ATM) arbeitendes Netzwerk
DE19751560A1 (de) ATM-Multiplexereinrichtung
DE19809071C2 (de) Verfahren zur Übertragung von isochronen Daten
DE60032888T2 (de) Teilsystem eines Telekommunikationsträger-Prozessors mit Inband-Steuerung und Adressierung via Zelle-Kopffelder
US5506842A (en) Method and apparatus for transmitting message cells via an ATM communication equipment
DE3223878A1 (de) Digitale koppeleinrichtung fuer lokale netze
DE19935437C1 (de) Laufzeitausgleich für einen Invers-Multiplexer
EP1033060B1 (de) Atm-vermittlungseinrichtung für hohe datengeschwindigkeiten
DE19714048C2 (de) Verfahren zur Übertragung von Breitband-Nutzdaten zwischen einer Netzwerkschaltung und einer Datenverarbeitungsschaltung in einem prozessorgesteuertem System
DE19938483B4 (de) Vorrichtung und Verfahren für das Routing von ATM-Zellen zur Implementierung in Hardware oder Software

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee