-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft im allgemeinen Datenverarbeitungssysteme
und im Besonderen ein ATM-Verfahren ("ATM = asynchronous transfer mode"/asynchroner Übertragungsmodus) und
Systeme, die zur Übertragung
von Statusbits verwendet werden.
-
Hintergrund
der Erfindung
-
In
ATM-Systemen wird das UTOPIA-Protokoll verwendet, um 53-Byte-große ATM-Datenzellen zwischen
physikalischen Schichten (PHY-Schichten) und ATM-Schichten zu kommunizieren.
In vielen Fällen
muss mehr Information zwischen den ATM-Schichten und den PHY-Schichten
in dem ATM-System kommuniziert werden, aber es gibt augenblicklich
kein Verfahren oder Protokoll, um dies durchzuführen, das vollständig mit
den bestehenden und weit akzeptierten UTOPIA-Protokoll kompatibel ist
und es nicht zerstört.
Es wäre
also vorteilhaft, wenn eine beliebige Hinzufügung zu einem bestehenden Standard,
wie etwa UTOPIA, keine neuen Steuersignale oder Beschränkungen
hinzufügen würde und
flexibel wäre.
-
Tapia
J. M. et al: "A
VLSI Implementation of a Broadband ISDN internetworking Unit" aus Proceedings
of the Mediterranean Electrotechnical Conference, Antalya, Turkey,
Apr, 12–14,
1994, vol. 1, no. CONF. 7, 12 April 1994, Institute of Electrical
and Electronic Engineers, Seiten 340–343 offenbart eine Implementierung
einer Vernetzungseinheit ("internetworking
unit"), die dazu
verwendet wird, LANs über B-ISDN
basierend auf SDH und ATM zu verbinden.
-
Zusammenfassung
der Erfindung
-
In
einem ersten Aspekt stellt die Erfindung ein ATM-Protokoll ("ATM = asynchronous transfer mode"/asynchroner Übertragungsmodus)
zur Verfügung,
das die Schritte umfasst: Übertragen
mindestens eines Statusbytes von einem Gerät der ATM-Schicht an ein Gerät der physikalischen Schicht; Übertragen
eines Bytes zur physikalischen Identifikation von dem Gerät der ATM-Schicht
an das Gerät
der physikalischen Schicht nach dem Schritt des Übertragens des mindestens einen
Statusbytes; und Übertragen
einer ATM-Datenzelle von dem Gerät
der ATM-Schicht an das Gerät
der physikalischen Schicht nach dem Schritt des Übertragens des Bytes zur physikalischen
Identifikation, wobei eine Bestätigung
eines Steuersignals ein Anfangen der ATM-Datenzelle identifiziert.
-
In
einem weiteren Aspekt stellt die Erfindung ein ATM-Datenverarbeitungssystem
zur Verfügung, das
eine Schaltung der ATM-Schicht, ein Gerät der physikalischen Schicht
und eine Mehrzahl von Leitungen umfasst. Die Mehrzahl der Leitungen
sind zwischen die ATM-Schicht und die Schaltung der physikalischen
Schicht gekoppelt. Eine Untermenge der Mehrzahl der Leitungen wird
dazu verwendet, Statusbytes zwischen der Schaltung der ATM-Schicht
und der Schaltung der physikalischen Schicht vor dem Übertragen
einer ATM-Datenzelle zu kommunizieren, die den Statusbytes entspricht.
-
Die
vorliegende Erfindung wird anhand der unten stehenden detaillierten
Beschreibung in Verbindung mit den begleitenden Zeichnungen klarer verstanden.
-
Kurze Beschreibung
der Zeichnungen
-
1 veranschaulicht
in einem Blockdiagramm ein ATM-Datenverarbeitungssystem gemäß der vorliegenden
Erfindung;
-
2 veranschaulicht
in einem Zeitdiagramm eine Sendesequenz gemäß der vorliegenden Erfindung;
und
-
3 veranschaulicht
in einem Zeitdiagramm eine Empfangssequenz gemäß der vorliegenden Erfindung.
-
Man
sollte verstehen, dass aus Gründen
der Einfachheit und Klarheit der Darstellung die in den Figuren
veranschaulichten Elemente nicht notwendigerweise maßstabsgetreu
gezeichnet sind. Beispielsweise sind die Abmessungen einiger der
Elemente im Vergleich zu anderen Elementen aus Gründen der
Klarheit übertrieben.
Weiterhin wurden, wo es geeignet erschien, Bezugszeichen in den
Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen.
-
Beschreibung
einer bevorzugten Ausführungsform
-
1 veranschaulicht
ein ATM-System ("ATM
= asynchronous transfer mode"/asynchroner Übertragungsmodus)
gemäß der vorliegenden
Erfindung. 1 veranschaulicht eine ATM-Schicht 10 und
eine physikalische Schicht (PHY-Schicht) 12. Die Schichten 10 und 12 sind
durch eine Mehrzahl von Leitungen gekoppelt, die das UTOPIA-ATM-Protokoll unterstützen. Das
System der 1 ist in dem Sinne bidirektional,
dass ATM-Datenzellen von der Schicht 10 zu der Schicht 12 oder
von der Schicht 12 zu der Schicht 10 übertragen
werden können.
-
Übertragungen
von ATM-Datenzellen von der Schicht 10 zu der Schicht 12 finden über die Mehrzahl
der Leitungen 14 statt. Die Leitungen 14 umfassen
ein Sendefreigabesignal (TxEnb*), das aufgrund des "*"-Symbols auf niedrigem Pegel aktiv ("activ low") ist. Das Sendefreigabesignal
ist eine Steuerung, die von der ATM-Schicht 10 an die PHY-Schicht 12 übertragen
wird, um anzuzeigen, dass eine ATM-Datenzelle von der Schicht 10 an
die Schicht 12 zu übertragen
ist. Wenn die PHY-Schicht 12 freien Speicherplatz aufweist
und die ATM-Datenzelle richtig empfangen kann, dann informiert die PHY-Schicht 12 die
ATM-Schicht 10, dass eine Übertragung gestartet werden
kann, indem sie ein Sendezelle-verfügbar-Steuersignal (TxCA) vorbringt,
das von der ATM-Schicht 10 empfangen
wird. Wenn die ATM-Datenzelle übertragen
wird, wird der Acht-Bit-Sendedatenbus (TxData) verwendet, um eine
ATM-Datenzelle Byte für
Byte seriell zu übertragen.
In anderen, dem ATM ähnlichen
Implementierungen kann die Größe von acht
Bit auf eine beliebige Anzahl von Bits variiert werden. Um zu bestimmen,
ob die Übertragung
zwischen der Schicht 10 und der Schicht 12 ohne
eine Datenverletzung abgelaufen ist, wird ein Sendeparitätssignal
(TxPrty) verwendet, um zu bestimmen, ob die ATM-Datenzelle richtig
gesendet wurde. Um den Start der ATM-Datenzelle anzuzeigen, bestätigt die
Schicht 10 ein Sendezellstart-Steuersignal (TxSOC,), das
anzeigt, dass die TxData-Leitungen senden oder sich darauf vorbereiten,
ein erstes Byte der ATM-Datenzelle zu senden.
-
In
vielen Fällen
ist die oben diskutierte Übertragung
nicht vollständig
ausreichend, da manchmal zwischen der Schicht 10 und der
Schicht 20 zusätzliche
Informationen oder eine zusätzliche
Kommunikation notwendig sind. Die zusätzliche Kommunikation umfasst
ein oder mehrere Status bytes und/oder ein Byte zur physikalischen
Identifikation (PHY ID). Es ist wichtig, dass ein System und ein
Verfahren zum Übertragen
dieser zusätzlichen
Bytes leicht mit UTOPIA zu implementieren ist und vollständig kompatibel mit
UTOPIA ist, sodass der UTOPIA-Standard nicht nachteilig auf eine
nicht-kompatible Weise geändert wird.
-
Die
obige Übertragung
läuft vollständig gemäß dem UTOPIA-Protokoll
ab. Zusätzlich
zu der obigen Übertragung
können
Statusbits/Statusbytes und eine physikalische Identifikation (PHY
ID) vor der Kommunikation der ATM-Datenzelle übertragen werden. Diese Hinzufügung von
Bytes vor dem Senden der ATM-Datenzelle beschädigt auf keine Weise den Betrieb
der UTOPIA Schnittstelle und ist vollständig konform mit UTOPIA, was
extrem vorteilhaft ist. Diese Übertragung
zwischen den Schichten 10 und 12 wird vollständig in
den 2–3 diskutiert.
-
In
einer bevorzugten Form umfasst die ATM-Datenzelle, die zwischen
der Schicht 10 und der Schicht 12 übertragen
wird, 53 Acht-Bit-Bytes. Die ersten vier Bytes enthalten Header-Informationen, die
eine VPI ("VPI =
virtual path identifier"/Kennung des
virtuellen Pfads) und eine VCI ("VCI
= virtual connection identifier"/Kennung
der virtuellen Verbindung) enthalten, um einen Kommunikationspfad
zu identifizieren. In den Header-Bytes sind auch weitere Informationen
enthalten. Ein fünftes
Byte besteht aus einem CRC ("CRC
= check redundancy code"/Redundanz-Prüfungscode),
der dazu verwendet wird, sicherzustellen, dass die VPI-VCI-Daten
einschließlich anderer
Header-Informationen richtig gesendet werden. Die nächsten achtundvierzig
Bytes werden Nutzlast genannt, wobei 48 Acht-Bit-Datenbytes zwischen
den Schichten 10 und 12 übertragen werden. Diese 48
Bytes stehen mit dem Header und dem CRC in Bezug. Die
-
2–3 veranschaulichen,
dass ein oder mehrere zusätzliche
Byts vor der Übertragung dieser
Datenzelle angehängt
werden, ohne die UTOPIA-Schnittstelle zu beeinträchtigen.
-
In 1 finden
ATM-Datenzellenübertragungen
von der Schicht der Schicht 12 an die Schicht 10 über die
Mehrzahl von Leitungen 16 statt. Die Leitungen 16 umfassen
ein Empfangsfreigabesignal (RxEnb*), das aufgrund des "*"-Symbols bei niedrigem Pegel aktiv ist.
Das Empfangsfreigabesignal ist ein Steuersignal, das von der ATM-Schicht 10 an
die PHY-Schicht 12 kommuniziert wird, um anzuzeigen, dass
eine ATM-Datenzelle von der PHY-Schicht 12 an die ATM-Schicht 10 zu übertragen
ist. Sowie die PHY-Schicht 12 das vorgebrachte RxEnb*-Signal empfängt, überträgt die Schicht 12 eine
ATM-Datenzelle an die ATM-Schicht 10. Wenn die ATM-Datenzelle
kommuniziert wird, wird der Acht-Bit-Empfangsdatenbus (RxData) verwendet,
um eine ATM-Datenzelle (wie oben diskutiert) Byte für Byte seriell
zu übertragen.
In anderen, dem ATM ähnlichen
Implementierungen kann die Größe von acht
Bit auf eine beliebige Anzahl von Bits variiert werden. Um zu bestimmen,
ob die Übertragung
zwischen der Schicht 10 und der Schicht 12 ohne
Datenbeschädigung stattgefunden
hat, wird ein Empfangsparitätssignal (RxPrty)
von der ATM-Schicht 10 verwendet. Um den Start der ATM-Datenzelle
anzuzeigen, bringt die Schicht 12 ein Empfangszellstartsteuersignal
(RxSOC) vor, das anzeigt, dass die TxData-Leitungen senden oder
sich darauf vorbereiten, ein erstes Byte der ATM-Datenzelle zu kommunizieren
(welches das erste Header-Datenbit sein wird, wie oben stehend diskutiert).
Das Empfangszelle-verfügbar
(RxCA) ist ein Steuersignal, das auf eine dem TxCA ähnlichen Weise
verwendet wird. Das RxCA wird als Antwort auf ein vorgebrachtes
RxEnb* vorgebracht, um anzuzeigen, dass eine ATM-Datenzelle in der PHY-Schicht 12 vollständig ist
und zum Übertragen an
die ATM-Schicht 10 bereit ist.
-
2 veranschaulicht
einen bytebreiten Bitstrom, der von der ATM-Schicht 10 in 1 an
die PHY-Schicht 12 der 1 kommuniziert
wird. Alle in 2 gezeichneten Signale und Busse
wurden vorhergehend über
die 1 definiert. Der TxData-Bus in 2 (der
typischerweise acht Bit breit ist, um Bytegrößen zu senden) ist veranschaulicht,
wie er eine Mehrzahl serieller ATM-Bytes kommuniziert, die aus Gründen der
Einfachheit abgekürzt
sind. Diese Abkürzungen
sind wie folgt definiert:
P48 – ist das 48ste Datenbyte (d.h.,
das letzte ATM-Nutzlastdatenbyte),
das in einer vorhergehenden Übertragung
zwischen der Schicht 10 und der Schicht 12 übertragen
wurde. Es ist wichtig, zu wiederholen, dass die ATM-Zelle dreiundfünfzig Bytes umfasst
und sequentiell in der folgenden Reihenfolge vom Anfang zum Ende
kommuniziert: vier Header-Bytes, ein CRC-Byte ("CRC = check redundancy code") und achtundvierzig
ATM-Nutzlastdatenbytes. P48 ist das letzte ATM-Datenzellenbyte einer
vorausgegangenen Übertragung.
PA – wird auch
als PHY ID bezeichnet und ist eine Nummer für die physikalische Identifikation,
welche das führende
ATM-Datenzelleninformation durch die Schichten 10 und 12 steuert.
IS#
(wobei # eins bis drei in 2 darstellt)-
ist eine ungültige
physikalische ID, die in dem System der 1 als ein
Statusbyte gesehen wird. Eine beliebige Anzahl von Statusbytes oder
Statusbits kann in dem hierin gelehrten Protokoll in beliebiger
Größe kommuniziert
werden.
H# (wobei H eine Zahl von eins bis vier ist) zeigt
das erste, das zweite, das dritte und das vierte Headerbyte an, welche
die zuerst gesendeten vier Bytes in einer beliebigen ATM-Datenzelle
sind.
-
Das
TxEnb* ist bei niedrigem Pegel aktiv und wird am Anfang der ATM-Datenzelle
vorgebracht und bleibt während
der gesamten Übertragung
der ATM-Datenzelle vorgebracht. Mit anderen Worten wird das TxEnb*-Signal
für die
Kommunikation des ersten Headerbytes (H1) in einer ATM-Datenzelle
aktiviert und verbleibt vorgebracht, bis P48 für diese ATM-Datenzelle kommuniziert ist. Der Anfang
der ATM-Datenzelle wird durch einen vorgebrachten Puls identifiziert,
der durch das TxSOC-Signal kommuniziert wird, wie in 2 veranschaulicht.
-
Es
werden die Bytes, die dem H1-Byte und demzufolge der gesamten ATM-Datenzelle
vorausgehen, jetzt weiterhin diskutiert. 2 veranschaulicht,
dass die ATM-Schicht 10 die PHY-Schicht 12 eine
beliebige Anzahl von Malen (d.h., null Mal, einmal oder mehrere
Male) vor dem Übertragen
des Statusbytes (das aus einem oder mehreren Statusbytes bestehen
kann) abfragen kann. Dieses Abfragen wird durchgeführt, indem
das TxEnb* unbestätigt während des Übertragens
von PA- oder PHY-ID-Werten auf dem TxData-Bus nicht vorgebracht
gehalten wird. Dies wird in 2 über die
Tatsache veranschaulicht, dass drei seriell zur Verfügung gestellte PHY-ID-Bytes,
mit PA bezeichnet, in 2 über die TxData-Anschlüsse zur
Verfügung
gestellt werden. Einmal abgefragt kommuniziert die PHY-Schicht 12 an
die ATM-Schicht 10, ob für das Speichern einer ATM-Datenzelle
Platz vorhanden ist. Wenn als Antwort auf die PA-Abfrage durch die
ATM-Schicht 10 von der PHY-Schicht 12 ein bestätigtes TxCA
empfangen wird, kann die ATM-Schicht 10 die Statusbytes,
PHY-ID und die ATM-Datenzelle an die PHY-Schicht 12 übertragen, wie weiterhin in 2 veranschau licht
ist. Wenn kein TxCA- vorgebrachter Puls durch die PHY-Schicht 12 als
Antwort auf die ATM-PHY-ID-Abfrage (PA) zurück gesendet wird, kann die
ATM zu diesem Zeitpunkt keine ATM-Datenzelle aufgrund der Nicht-Verfügbarkeit
von Platz in der PHY-Schicht 12 senden.
-
Nimmt
man an, dass ein TxCA als Antwort auf eine Abfrage bestätigt wird,
wie in 2 veranschaulicht, fährt die ATM-Schicht fort, ein
oder mehrere Statusbytes oder ein oder mehrere Statusbits in Abhängigkeit
von der Busgröße (für ATM sind Acht-Bit-Datenbusse
die Norm) zu senden. Die Statusbytes enthalten eine beliebige Art
von Informationen hinsichtlich des Status von Verbindungen, Systemfehlern,
Systeminformationen, Konfigurationsinformationen oder ähnlichem.
Im Anschluss an das eine oder an die mehreren Statusbytes (drei
Statusbytes sind als Beispiel in 2 veranschaulicht)
wird die PHY-ID (in 2 als PA bezeichnet und manchmal
Verbindungs-ID genannt) gesendet, um die Datenführungspfade zu identifizieren, über die
die ATM-Datenzelle
verarbeitet und übertragen
wird. Im Anschluss an das PA-Byte in 2 wird die
gesamte ATM-Datenzelle in 53 seriellen Byte-Übertragungen übertragen,
wie hierin gelehrt, anfangend mit den Headerbytes H1–H4.
-
3 veranschaulicht
ein Zeitdiagramm, das ein Beispiel einer Datenzellenübertragung
von der Schicht 12 an die Schicht 10 gibt. Die
Abkürzungen,
die für
die Bytes in 3 verwendet wurden, sind mit
den Abkürzungen,
die in 2 verwendet wurden, identisch und werden hier
nicht weiter erläutert.
Zusätzlich
sind die Signale, die in 3 identifiziert sind, oben in 1 vollständig beschrieben.
In 3 wird kein anfängliches Abfragen durchgeführt und
das Statusbyte/die Statusbytes werden gesendet. Speziell drei Statusbytes
bezeichnet mit IS1, IS2 und IS3 sind in 3 veranschaulicht,
obwohl eine andere Anzahl von Bytes als Statusbytes gesendet werden
könnte.
Im Anschluss an die Statusbytes wird die PHY-ID (auf die in 3 als
PA Bezug genommen wird) gesendet, gefolgt von dem Header, CRC und
den 48 Datenbytes, wobei auf die 4 Headerbytes, den CRC und die
48 Datenbytes als die ATM-Datenzelle Bezug genommen wird. Sowohl
in 2 als auch in 3 wird die
Pulsbestätigung
des TxSOC oder RxSOC in enger Nachbarschaft zu dem ersten Headerbyte
(H1) durchgeführt,
um das Anfangen einer ATM-Datenzelle zu bezeichnen.
-
Zusammenfassend
wird hierin ein ATM-Verfahren und eine ATM-Vorrichtung ("ATM = asynchronous
transfer mode")
gelehrt, die es ermöglicht,
Statusbytes und PHY-ID-Werte zwischen Schichten zu übertragen,
während
diese vollständig
kompatibel mit dem UTOPIA-Protokoll sind und es nicht zerstören. Diese
Erfindung überträgt Statusbytes
auf eine Weise, dass keine zusätzlichen
Signale oder Steuersignale darüber
hinaus und zusätzlich
zu dem, was bereits für
UTOPIA notwendig ist/benötigt
wird, und ist vollständig
rückwärtskompatibel
mit vorhergehenden Versionen von UTOPIA.
-
UTOPIA
ist eine breit akzeptierte ATM-Schnittstelle, die die Gruppe des
ATM-Forums verwendet, um die ATM-Schicht und die PHY-Schicht zu
verbinden. Sie wird augenblicklich so definiert, dass eine ATM-Schicht
mit einer PHY-Schicht verbunden wird, obwohl mehrere PHY-Schichten
an eine ATM-Schicht
in einem Multi-PHY-System gekoppelt werden könnten. Wenn eine einzelne ATM-Schicht
an eine einzelne PHY-Schicht gekoppelt ist, wird die Konfiguration
als ein UTOPIA Level 1 bezeichnet. Das Verfahren und die Vorrichtung,
die hierin gelehrt werden, sind vollständig funktionsfähig mit
UTOPIA-Level 1 oder
einem erweiterten Standard, der mehrere PHY-Schichten erlaubt, um mit einer einzelnen
ATM-Schicht zu kommunizieren. Die relevanten Signale, die in dem
ATM-System und -Verfahren, die hierin gelehrt werden, verwendet
werden, sind hier ein weiteres Mal abgekürzt dargestellt:
- 1) TxEnb* ist ein (auf niedrigem Pegel) aktives, das anzeigt,
dass die ATM-Schicht Daten aufweist, die an die PHY-Schicht zu senden
sind. Ist dieses Signal inaktiv, soll die PHY-Schicht für UTOPIA
Level 1 die anderen Signale ignorieren (d.h., die anderen Signale
nicht als Teil einer ATM-Datenzelle empfangen).
- 2) TxData besteht aus 8 Datenbits für die PHY-Schicht und die ATM-Schicht.
- 3) TxCa ist ein (auf hohem Pegel) aktives Signal, das dazu verwendet
wird, anzuzeigen, dass PHY Platz aufweist, um eine Zelle von der
ATM-Schicht zu empfangen.
- 4) TxSoc ist ein (auf hohem Pegel) aktives Signal, das anzeigt,
dass sich der Anfang einer Zelle (53 Bytes) auf dem TxData-Bus befindet.
- 5) RxEnb* ist ein (auf niedrigem Pegel) aktives Signal, das
anzeigt, dass die ATM-Schicht bereit ist, ein Datenbyte von der
PHY-Schicht zu empfangen. Für
UTOPIA Level 1 beginnt diese Übertragung
tatsächlich
nicht, bis ein RxSOC empfangen wird.
- 6) RxData besteht aus 8 Datenbits, die aus der PHY-Schicht stammen.
- 7) RxCa ist ein (auf hohem Pegel) aktives Signal, das anzeigt,
dass die PHY-Schicht eine neue Zelle zum Übergeben an die ATM-Schicht
aufweist.
- 8) RxSoc ist ein (auf hohem Pegel) aktives Signal, das anzeigt,
dass der Anfang einer Zelle (der erste Header H1) von der PHY-Schicht
an die ATM-Schicht sich auf RxData befindet.
-
In
diesem Verfahren werden ATM-Statusbytes ("ATM = asynchronous transfer mode") für eine ATM-Datenzelle
während
der Zeit gesendet, in der normalerweise die PHY-Identifikation (PHY
ID) in bisherigen ATM-Systemen gesendet werden würde. Die Statusbytes (eines
oder mehrere) werden als ungültige
PHY-IDs (Bit 7 ist gesetzt) codiert, so dass ATM-Implementierungen,
die das Senden von Statusbytes nicht unterstützen, diese Statusbits einfach als
ungültige Übertragungen
ignorieren, während ATM-Systeme,
die Statusübertragungen
vor der PHY-ID unterstützen,
diese ungültigen
PHY-IDs als gültige
Statusbytes lesen. Sogar in dem Fall von Level 1 UTOPIA (einzelne
PHY-Schichten, nicht mehrfache PHY-Schichten) werden Statusbytes
zu einer Zeit gesendet, zu der die PHY-Schicht (in der Senderichtung)
die ATM-Daten ("ATM
= asynchronous transfer mode")
ignoriert (d.h. beliebige Daten auf den TxData-Anschlüssen werden
ignoriert).
-
Hierin
ist das Soc-Signal ein Pulssignal, dass normalerweise auf niedrigem
Pegel liegt. Dies ist der voreingestellte Zustand, der PHY (oder
der ATM-Schicht in Abhängigkeit
von der Richtung [entweder Empfangen oder Senden)) mitteilt, dass
die Zellenübertragung
noch nicht stattgefunden hat und entweder keine nützlichen
Informationen oder PHY-IDs/Statusbytes übertragen werden. Demzufolge
muss die PHY-Schicht nicht Statusübertragungen unterstützen, um
mit den PHY-Schichten richtig zusammenzuarbeiten, die Statusübertragungen
unterstützen.
Dies ist vorteilhaft, da es sicherlich eine Zeit geben wird, zu
der eine alte PHY-Schicht (die nicht Statusbytes unterstütz) mit
der gleichen ATM-Schicht ("ATM = asynchronous
transfer mode")
verbunden sein wird wie eine neue PHY-Schicht (die Statusbytes unterstützt). In
diesem MULTI-PHY-Modus, in dem einige PHY-Schichten die Statusbytes unterstützen und
andere nicht, wird dieses UTOPIA-nichtzerstörende und vollständig kompatible
Verfahren sehr vorteilhaft werden.
-
Mit
dieser Erfindung werden ungültige PHY-IDs
verwendet, um die Statusbytes (eines oder mehrere) oder Statusbits
zu senden. Es gibt keine Begrenzung hinsichtlich der Anzahl oder
der Größe des Statusstroms,
der gesendet werden kann. Zusätzlich
wird die Empfängerseite
nicht die PHY-IDs mit den Statusbytes verwechseln, sodass die Empfängerlogik
vereinfacht wird.
-
Während die
vorliegende Erfindung unter Bezugnahme auf spezielle Ausführungsformen
veranschaulicht und beschrieben wurde, werden dem Fachmann weitere
Modifizierungen und Verbesserungen einfallen. Beispielsweise können eine
beliebige Anzahl von PHY-IDs oder Statusbytes gesendet werden. Die
PHY-IDs können
vor den Statusbytes gesendet werden. Obwohl es in dieser Ausführungsform
nicht gezeigt wurde, ist es möglich,
die Statusbytes oder -Bits sogar dann zu senden, wenn Sendezelle-
verfügbar
oder Empfangszelle- verfügbar
(TxCa oder RxCa) nicht bestätigt
werden und eine Zelle nicht übertragen
wird. Die Größe der Busse
kann variieren. Die PHY-Schicht 12 kann aus mehreren PHY-Schichten
bestehen, der jeder eine PHY-ID zugewiesen ist. Es können andere
Steuersignale als die in den 1–3 veranschaulichten Steuersignale hier
hinzugefügt
werden. Es sind andere Ausgabepfade von der ATM-Schicht 10 und
der PHY-Schicht 12 möglich,
die aber zur Erleichterung der Erklärung nicht veranschaulicht
wurden. Dieses Verfahren und diese Vorrichtung zum Übertragen
von Statusbytes könnten
für andere
Kommunikationsprotokolle verwendet werden. Es können andere Bytes zu dem Datenstrom
vor der Bestätigung
des SOC-Signals und dem Anfangen der ATM-Datenzellübertragung
hinzugefügt
werden, ohne die hier diskutierten Verfahren zu beeinflussen. Zusätzlich ist
es möglich,
Statusbits/-bytes und eine PHI-ID ohne das Senden einer ATM-Datenzelle
zu senden. Es ist auch möglich,
Statusbyteströme
und PHY-ID-Pakete seriell ohne dem Kommunizieren einer ATM-Datenzelle
zu senden. Darüberhinaus
ist diese Multi-Status-Kommunikation ohne dem Übertragen einer ATM-Datenzelle
sehr wichtig für
MULTI-PHY-Systeme. Es sollte demzufolge klar sein, dass diese Erfindung
nicht auf die bestimmten veranschaulichten Formen beschränkt ist und
dass es beabsichtigt ist, in den angehängten Ansprüchen alle Modifikationen abzudecken,
die nicht von dem Geltungsbereich dieser Erfindung abweichen.