DE19736787A1 - Verfahren zum Bilden einer Zwischenverbindungsstruktur - Google Patents

Verfahren zum Bilden einer Zwischenverbindungsstruktur

Info

Publication number
DE19736787A1
DE19736787A1 DE19736787A DE19736787A DE19736787A1 DE 19736787 A1 DE19736787 A1 DE 19736787A1 DE 19736787 A DE19736787 A DE 19736787A DE 19736787 A DE19736787 A DE 19736787A DE 19736787 A1 DE19736787 A1 DE 19736787A1
Authority
DE
Germany
Prior art keywords
silicide
layer
silicon
metal
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19736787A
Other languages
English (en)
Inventor
Edward R Myers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19736787A1 publication Critical patent/DE19736787A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Bilden einer Zwi­ schenverbindungsstruktur nach dem Oberbegriff des Anspruchs 1.
Metall-Silicium-Legierungen mit hoher Leitfähigkeit werden bei der Bildung elektrischer Zwischenverbindungsstrukturen von Halbleiter­ bauelementen verwendet.
Diese Silicide enthalten ein Metall wie z. B. Titan, Platin oder Wolfram, es werden jedoch auch Tantal-, Chrom-, Molybdän-, Nickel-, Kobalt- und Rutheniumsilicide verwendet. Im folgenden werden bekannte, Silicide verwendende Verfahren zur Bildung elektrischer Zwischenverbin­ dungsstrukturen, wie die direkte Deposition eines Silicids oder Metalls auf eine Halbleiterbauelementoberfläche aus Targets mit Hilfe von Sput­ tern, die physikalische Aufdampfung ("PVD") oder chemische Aufdampfung ("CVD") nahezu stöchiometrischer Silicide kurz diskutiert.
Ein chemisches Aufdampfungsverfahren ("CVD") umfaßt die Depo­ sition einer unstrukturierten Schicht eines Metallsilicids in nahezu stöchiometrischem Verhältnis zum Bilden eines leitenden Silicids auf ei­ ner Halbleiter-Waferoberfläche. Anschließend werden bekannte Photolitho­ graphietechniken und Plasmaätzen angewandt, um die Silicidschicht zu strukturieren und so die Mikroschaltungsanordnung, z. B. die elektrische Zwischenverbindungsstruktur auf dem Wafer, festzulegen.
Ein typisches Verfahren zur Bildung einer Silicidmikroschal­ tungsanordnung mittels CVD ist das folgende: (A) Bilden und Strukturie­ ren einer Siliciumdioxidschicht zum Freilegen der Bereiche des darunter­ liegenden Siliciums, auf denen Metallsilicid aufgebracht werden soll; (B) Säubern der freigelegten Bereiche des Siliciums und Siliciumdioxids, um jegliche Eigenoxid- oder Fremdschichten zu entfernen; (C) Aufbringen von Metallsilicid mittels chemischer Aufdampfung; (D) Photolithographi­ sches Strukturieren des Metallsilicids; (E) Plasmaätzen des Metallsili­ cids; und (F) Entfernen des Photolacks (nach dem Ätzen).
Das Bilden von Metallsilicid-Mikroschaltungsanordnungen mit­ tels eines CVD-Verfahrens hat den Vorteil, daß thermische Beschränkungen des CVD-Verfahrens nur von der Depositionstemperatur abhängen. Die Bil­ dung von Siliciden mit einem solchen CVD-Verfahren erfordert jedoch eine photolithographische Strukturierung sowie ein Plasmaätzen des Metallsi­ licids zur Bildung der gewünschten Mikroschaltungsanordnung. Diese Strukturierungs- und Ätzschritte erhöhen die Kosten und können die Aus­ beute vermindern.
Bei einem physikalischen Aufdampfungsverfahren (PVD) werden Metallsilicide, wie Titan oder Tantal, aus einem nahezu stöchiometri­ schen Silicidtarget auf die gesamte Waferoberfläche aufgebracht. Das Si­ licid wird zunächst strukturiert und dann zur Festlegung der Silicid-Mi­ kroschaltungsanordnung geätzt. Anschließend wird ein Temperschritt durchgeführt, um das aufgebrachte Silicid von einer metallischen Phase mit hohem elektrischen Widerstand in eine metallische Phase mit niedri­ gem elektrischen Widerstand umzuwandeln.
Ein typisches Verfahren zur Bildung einer Metallsilicid-Mikro­ schaltungsanordnung mittels PVD ist das folgende: (A) Bilden und Struk­ turieren einer Siliciumdioxidschicht zum Freilegen von Bereichen der darunterliegenden Siliciumschicht, auf denen das Metallsilicid gebildet werden soll; (B) Säubern der freigelegten Bereiche des Siliciums und Si­ liciumdioxids, um jegliche Eigenoxid- oder Fremdschichten zu entfernen; (C) Aufbringen von Metallsilicid durch physikalische Aufdampfung; (D) photolithographisches Strukturieren des Metallsilicids; (E) Plasmaätzen des Metallsilicids; (F) Entfernen des Photolacks (nach dem Ätzen); und (G) Tempern des Silicids zur Reduzierung des elektrischen Widerstands der Silicid-Mikroschaltungsanordnung.
Die Herstellung von Silicid-Mikroschaltungsanordnungen mittels eines physikalischen Aufdamfungsverfahrens erfordert ebenfalls das kost­ spielige und zeitraubende photolithographische Strukturieren und Plas­ maätzen des Metallsilicids. Außerdem erfordert ein solches Verfahren ei­ nen separaten Temperzyklus zur Umwandlung des Silicids in eine metalli­ sche Phase mit niedrigem elektrischen Widerstand, was die Kosten und die Herstellungsdauer weiter erhöht.
Ein physikalisches Aufdampfungsverfahren kann mit einem Tem­ perschritt kombiniert werden, was zu einem Verfahren führt, in dem die Silicid-Mikroschaltungsanordnung nicht durch photolithographisches Strukturieren, sondern durch selektive Phasenbildung und selektives che­ misches Ätzen festgelegt wird. Ein solches Verfahren ist allgemein als selbstjustierendes Silicid- oder "Salicid"-Verfahren bekannt.
Ein Salicidverfahren beruht auf den thermodynamischen Unter­ schieden zwischen (1) Reaktionen von Metall mit Silicium und (2) Reak­ tionen von Metall mit Siliciumdioxid. Reaktionen zwischen Metall und Si­ licium, die zur Bildung von Metallsiliciden führen, können bei Tempera­ turen von etwa 600°C angeregt werden, während Reaktionen zwischen Metall und Siliciumdioxid Temperaturen oberhalb von etwa 750°C erfordern. Folg­ lich kann man bei genauer Kontrolle der Reaktionstemperatur steuern, ob ein Metall nur mit Silicium oder mit Silicium und Siliciumdioxid rea­ giert. Bei einem solchen Verfahren wird der elektrische Widerstand der resultierenden Silicidschicht durch die Verfahrenstemperatur und die An­ fangsdicke des Metalls bestimmt.
Ein Salicidverfahren erfordert zwar zahlreiche Verfahrens­ schritte, Photolithographie und Plasmaätzen sind jedoch nicht erforder­ lich. Ein Strukturieren der selbstjustierenden Strukturen wird durch se­ lektives naßchemisches Ätzen erreicht. Die metallische Schicht wird mit Silicium in einer nitrierenden Umgebung thermisch reagiert, um Metallni­ tride in auf Siliciumdioxid liegenden Bereichen und Metallsilicide in auf Silicium liegenden Bereichen zu bilden. Anschließend werden Ätzlö­ sungen, die Metallnitride mit höheren Raten als Metallsilicide ätzen, wie z. B. Ammoniumhydroxid (NH4OH)- und Wasserstoffperoxid (H2O2)-Mi­ schungen, verwendet, um die Silicid-Mikroschaltungsanordnung festzule­ gen.
Ein typisches bekanntes Salicidverfahren ist das folgende: (A) Aufbringen, Dotieren und Strukturieren einer Siliciumschicht; (B) Auf­ bringen einer Verkappungsschicht aus Siliciumoxid oder Siliciumnitrid auf dem Silicium; (C) unstrukturiertes Rückätzen der Verkappungsschicht zur Bildung von Seitenwandsabstandsschichten längs des Siliciums und zum Freilegen von Bereichen des Siliciums, auf denen Metallsilicid gebildet werden soll; (D) Säubern der freigelegten Siliciumoberflächen, um jegli­ che Eigenoxid- oder Fremdschichten zu entfernen; (E) Aufbringen eines Metalls durch unstrukturierte physikalische Aufdampfung; (F) Reagieren des Metalls während einer ersten, in nitrierender Umgebung durchgeführ­ ten thermischen Reaktion mit Silicium zur Bildung von Metallsilicid und mit der Verkappungsschicht zur Bildung von Metallnitrid; (G) Ätzen des Metallnitrids über selektives chemisches Atzen; und (H) Umwandeln des Metallsilicids in einer zweiten thermischen Reaktion in eine Silicidpha­ se mit niedrigem elektrischen Widerstand. Die zweite thermische Reak­ tion ist nicht erforderlich, wenn die Temperatur der ersten thermischen Reaktion ausreichend hoch ist, um direkt die Silicidphase mit niedrigem elektrischen Widerstand zu bilden.
Die Reaktionstemperatur eines solchen Salicidverfahrens ist kritisch. Wenn die Reaktionstemperatur zu gering ist, kann der Schicht­ widerstand der resultierenden Silicidschicht zu groß sein und einen an­ schließenden Temperschritt zum Umwandeln des Silicids in eine metalli­ sche Phase mit niedrigem elektrischen Widerstand erfordern. Wenn ande­ rerseits die Reaktionstemperatur zu groß ist, können die Reaktionen zwi­ schen Metall und Silicium unkontrollierte Reaktionen zwischen Metall und Siliciumdioxid oder Siliciumnitrid bewirken, die zur unerwünschten Bil­ dung von Silicid führen können. Diese unerwünschte Silicidbildung kann verschiedene Mikroschaltungsanordnungen versehentlich kurzschließen, was zu Defekten führt.
Das Temperaturfenster, in dem ein Silicid mit niedrigem elek­ trischen Widerstand ohne unerwünschtes Kurzschließen der Mikroschal­ tungsanordnung gebildet werden kann, kann 15°C betragen. Es gibt jedoch gegenwärtig kein Verfahren, welches solch enge Reaktionstemperaturtole­ ranzen einhalten kann, was dazu führt, daß bekannte Salicidverfahren ei­ nen zweiten thermischen Temperschritt erfordern, um das Silicid in eine Phase mit niedrigem elektrischen Widerstand umzuwandeln.
Aufgabe der Erfindung ist es, ein Verfahren zum Bilden einer Zwischenverbindungsstruktur nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem die oben beschriebenen Nachteile vermieden werden.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst. Hierzu werden beim Beschichten nicht-thermische Energiequellen so angewandt, daß erste Bereiche ein Metallsilicid bilden und zweite Bereiche im metallischen Zustand bleiben, woraufhin mittels eines nassen Ätzmittels die zweiten Bereiche selektiv entfernt und die ersten Bereiche im wesentlichen intakt gelassen werden.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1-4 und Fig. 5 sind jeweils Querschnittsansichten von Be­ reichen erster und zweiter Halbleiterstrukturen mit einem CVD-Salicid­ verfahren.
Gemäß Fig. 1 enthält eine Struktur 10 ein Siliciumsubstrat 12, auf dem eine Gateoxidschicht 14 und Feldoxidregionen 16 gebildet sind. Die Gateoxidschicht 14 kann z. B. eine 1500 Å dicke Siliciumdioxidschicht sein. Zur Bildung eines Gates 18 wird eine Polysiliciumschicht aufge­ bracht und strukturiert. Es können auch Strukturen mit Gates aus kri­ stallinem oder amorphem Silicium sowie Strukturen mit dotierten Gates verwendet werden. Das Gate 18 ist vorzugweise 3000 Å dick, die Dicke kann jedoch im Bereich zwischen 1000 und 6000 Å liegen. Seitenwandab­ standsschichten 20 werden gebildet und können aus Siliciumdioxid, Sili­ ciumnitrid oder einem anderen geeigneten dielektrischen Material beste­ hen.
Gemäß Fig. 2 wird eine Titanschicht 22 auf der Struktur 10 mittels eines CVD-Systems mit zusätzlichen nicht-thermischen Energie­ quellen, wie z. B. RF-Plasmen, aufgebracht. Ein solches CVD-System ist z. B. das Phoenix CVD-System, erhältlich bei der Material Research Corpo­ ration (MRC), Orangeburg, New York. Die Verwendung solcher zusätzlichen Energiequellen führt dazu, daß solche Bereiche 22a der Titanschicht 22, die über dem Gate 18 liegen, Titansilicide, z. B. TiSi2 bilden, während solche Bereiche 22b der Titanschicht 22, die auf den Seitenwandabstands­ schichten 20, der Gateoxidschicht 14 und den Feldoxidregionen 16 liegen, in einem metallischen Titanzustand bleiben. Folglich führt das Aufbrin­ gen einer Titanschicht 22 auf der Struktur 10 mittels eines MRC Phoenix CVD-Systems dazu, daß gemäß Fig. 3 Bereiche 22a aus Titansilicid über dem Gate 18 und Bereiche 22b aus metallischem Titan über den Seitenwand­ abstandsschichten 20, der Gateoxidschicht 14 und den Feldoxidregionen 16 gebildet werden.
Die beim Depositionsverfahren verwendete Dauer, Energie und spezifische chemische Zusammensetzung kann der gewünschten Dicke des zu bildenden Bereichs 22a aus Titansilicid angepaßt werden. Obwohl die Dicke des Bereichs 22a in bevorzugten Ausführungsformen etwa 2000 Å be­ trägt, ist jede Dicke im Bereich von 500 bis 5000 Å akzeptabel. Zu die­ sem Zeitpunkt des Verfahrens befindet sich der Bereich 22a im wesentli­ chen in der hochresistiven C49-Phase.
Das Bilden einer einzelnen Titanschicht 22, welche Bereiche 22a aus Titansilicid über dem Gate 18 und Bereiche 22b aus metallischem Titan über den Seitenwandsabstandsschichten 20, der Gateoxidregion 14 und den Feldoxidregionen 16 enthält, hat den Vorteil, daß die Titan­ schicht 22 nun ohne photolitographisches Strukturieren oder teure oder zeitraubende Maskierungsschritte selektiv geätzt werden kann. In einem nachfolgenden Ätzschritt wird ein nasses Ätzmittel, wie z. B. H2O2 oder NH4OH, auf die Struktur 10 angewandt. Das nasse Ätzmittel entfernt gemäß Fig. 4 selektiv die Bereiche 22b der Titanschicht 22, während es die Be­ reiche 22a der Titanschicht 22 im wesentlichen intakt läßt.
In einem nachfolgenden thermischen Schritt wird die Struktur 10 auf etwa 750°C erhitzt. Wenn die Temperatur des Bereichs 22a etwa 750°C erreicht, wird die C49-Phase von TiSi2 mit höherem elektrischen Widerstand in eine C54-Phase von TiSi2 mit niedrigerem elektrischen Wi­ derstand umgewandelt. Der Widerstand des Bereichs 22a kann so auf ein gewünschtes Niveau abgesenkt werden.
Tabelle 1 faßt das CVD-Salicid-Verfahren zusammen und ver­ gleicht es Schritt für Schritt mit bekannten Verfahren (PVD-Salicidver­ fahren und CVD-Silicidverfahren).
Tabelle 1
Der Bereich 22a wird während des Beschichtens von Titan auf der Struktur 10 gebildet und erfordert daher keinen separaten thermi­ schen Schritt. Folglich ist nur ein thermisches Behandeln, etwa zum Um­ wandeln der C49-Phase mit höherem elektrischen Widerstand in die C54-Phase mit niedrigerem elektrischen Widerstand erforderlich. Das Eli­ minieren eines separaten thermischen Schritts zum Fördern der Silicium­ bildung reduziert nicht nur die Zahl erforderlicher thermischer Zyklen und damit die Belastung eines Grundwafers, auf dem die Struktur 10 ge­ bildet wird, sondern vermindert auch das Auftreten von Gateoxiddefekten und erleichtert die Belastungs- und Haltbarkeitsanforderungen an die bei der Bildung der Seitenwandabstandsschichten 20 verwendeten Materialien. Ferner ist es nicht länger erforderlich, unstrukturierte Schichten ther­ misch zu behandeln, was das Auftreten von Kurzschlüssen im Bauelement wesentlich reduziert.
Die Elimination eines separaten thermischen Schritts beim Bil­ den des Bereichs 22a führt zu zahlreichen weiteren Vorteilen gegenüber bekannten CVD-Verfahren. Zunächst hängt die Dicke des gebildeten Be­ reichs 22a von den Beschichtungsparametern des Titans ab. Im Gegensatz dazu hängt die Dicke einer mit einem bekannten thermisch umgewandelten CVD-Salicidverfahren gebildeten Silicidschicht von thermischen Pulsen ab, die unkontrollierbare Veränderungen aufweisen können. Im Ergebnis können die CVD-Verfahren der Erfindung Silicidschichten mit einer ge­ naueren und gleichmäßigeren Dicke bilden. Da der Endschichtwiderstand des Bereichs 22a durch die Dicke des CVD-Salicids bestimmt wird, statt durch die Anfangsdicke des nach einem ersten thermischen Zyklus gebilde­ ten Silicids, kann der Widerstand des Bereichs 22a mit größerer Genauig­ keit gesteuert werden.
Die Elimination eines thermischen Reaktionsschrittes bei der Silicidbildung beugt außerdem unerwünschten lateralen Diffusionen vor, was Randdefekte, die von Wechselwirkungen zwischen metallischem Titan und Silicium während thermischer Behandlung herrühren und die die Bau­ elementausbeute verhindern würden, effizient vermeidet. Ferner werden ein lokaler Zusammenbruch sowie eine Silicidbildung auf unerwünscht dün­ nen Siliciumoxid/Siliciumnitridschichten, die von der jeweiligen Behand­ lung herrühren, vermieden. Außerdem tragen die beim beschriebenen CVD-Salicidverfahren verwendeten tieferen Temperaturen, verbunden mit einer verminderten Zahl thermischer Behandlungsschritte, dazu bei, daß eine unerwünschte Bildung von Siliciden aus aufgebrachtem Titan und Silicium­ dioxid vermieden wird.
In anderen Ausführungsform können Bereiche der Gateoxidschicht 14, die nicht wesentlich unter dem Gate 18 liegen, vor dem Titanbe­ schichten weggeätzt werden. Auf diese Weise reagiert das beschichtete Titan mit freigelegten Bereichen des Siliciumsubstrats 12 gemäß Fig. 5 zum Bilden einer Titansilicidschicht 22c. Der auf den Seitenwandsab­ standsschichten 20 und den Feldoxidregionen 16 liegende Bereich 22b kann bei einem nachfolgenden Naßätzen entfernt werden, und der verbleibende Bereich 22a und die verbleibende Titansilicidschicht 22c können in die C54-Phase mit nierdrigem elektrischen Widerstand umgewandelt werden.
Die beschriebenen Ausführungsformen können auch bei der Bil­ dung verschiedener anderer Silicide verwendet werden. Ferner ist die Er­ leichterung des selektiven Ätzens zwischen Titansilicid und metalli­ schem Titan nicht auf das Siliciumsubstrat 12 und die Seitenwandab­ standsschichten 20 beschränkt, sondern kann über jeder Silicium/Silici­ umoxid- oder Silicium/Siliciumnitrid-Grenzfläche realisiert werden. Das bedeutet, daß beim Beschichten von Titan sowohl auf Silicium als auch auf Siliciumoxid oder Siliciumnitrid die über dem Silicium beschichten Titanbereiche Titansilicid bilden, während die über Siliciumoxid oder Siliciumnitrid beschichten Titanbereiche metallisches Titan bleiben. An­ schließend kann jedes geeignete Naßätzmittel angewandt werden, um ohne weiteres die metallischen Titanbereiche zu entfernen, ohne wesentliche Bereiche des Titansilicids zu entfernen.
Die CVD-Verfahren der Erfindung ermöglichen ohne weiteres das Bilden selektiver Silicidzwischenverbindungsstrukturen und damit den Entwurf und die Herstellung neuartiger programmierbarer Schaltkreise und Layouts. Ferner sind die Ausführungsformen gleichermaßen auf n-leitende wie p-leitende Materialien anwendbar.

Claims (7)

1. Verfahren zum Bilden einer Zwischenverbindungsstruktur, bei dem eine Polysiliciumstruktur (10) auf einem Substrat (12) und eine die Polysiliciumstruktur (10) umgebende dielektrische Schicht gebildet, und bei dem mittels chemischer Aufdampfung (CVD) die Polysiliciumstruktur (10) und die dielektrische Schicht mit einer daraufliegenden metalli­ schen Schicht (22) beschichtet werden, dadurch gekennzeichnet, daß beim Beschichten mit der metallischen Schicht (22) nicht-thermische Energie­ quellen so angewandt werden, daß erste Bereiche (22a), die im wesentli­ chen über der Polysiliciumstrukur (10) liegen, ein Metallsilicid bilden, und zweite Bereiche (22b), die im wesentlichen über der dielektrischen Schicht liegen, im metallischen Zustand bleiben, und daß mittels eines nassen Ätzmittels die zweiten Bereiche (22b) selektiv entfernt werden, wobei die ersten Bereiche (22a) im wesentlichen intakt gelassen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die metallische Schicht (22) Titan verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Ätzmittel H2O2 verwendet wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Ätzmittel NH4OH verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß ferner die Zwischenverbindungsstruktur auf eine vorbe­ stimmte Temperatur erhitzt wird, um das Metallsilicid aus einem Zustand mit höherem elektrischen Widerstand in einen Zustand mit niedrigerem elektrischen Widerstand umzuwandeln.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als vorbestimmte Temperatur eine Temperatur von etwa 750°C gewählt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß eine C49-Phase als Zustand mit höherem elektrischen Widerstand in eine C54-Phase als Zustand mit niedrigerem elektrischen Widerstand um­ gewandelt wird.
DE19736787A 1996-10-18 1997-08-23 Verfahren zum Bilden einer Zwischenverbindungsstruktur Ceased DE19736787A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US73390496A 1996-10-18 1996-10-18

Publications (1)

Publication Number Publication Date
DE19736787A1 true DE19736787A1 (de) 1998-05-28

Family

ID=24949586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19736787A Ceased DE19736787A1 (de) 1996-10-18 1997-08-23 Verfahren zum Bilden einer Zwischenverbindungsstruktur

Country Status (2)

Country Link
KR (1) KR19980032341A (de)
DE (1) DE19736787A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077209A (ja) * 1999-07-08 2001-03-23 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980032341A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69112293T2 (de) Verfahren zum selektiven Packen einer elektroleitenden Struktur in einer Halbleiteranordnung.
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
EP0090318B1 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
EP1152459A2 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE112005002158T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE19620022A1 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
EP0163871A1 (de) Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden
DE19904065A1 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE10002121A1 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE69127037T2 (de) Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection