DE19735171A1 - Halbleitermodul - Google Patents

Halbleitermodul

Info

Publication number
DE19735171A1
DE19735171A1 DE19735171A DE19735171A DE19735171A1 DE 19735171 A1 DE19735171 A1 DE 19735171A1 DE 19735171 A DE19735171 A DE 19735171A DE 19735171 A DE19735171 A DE 19735171A DE 19735171 A1 DE19735171 A1 DE 19735171A1
Authority
DE
Germany
Prior art keywords
semiconductor module
carrier
module according
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19735171A
Other languages
English (en)
Inventor
Thies Janczek
Erik Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19735171A priority Critical patent/DE19735171A1/de
Publication of DE19735171A1 publication Critical patent/DE19735171A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Description

Die Erfindung betrifft ein Halbleitermodul.
Bei heutigen Chipkarten werden die Halbleiterchips mittels eines zumeist mittels eines aus einem nichtleitenden, flexi­ blen Substrats gebildeten Halbleitermodul in die üblicherwei­ se aus Kunststoff bestehende Karte eingebracht.
Aus der nicht vorveröffentlichten DE 19 62 326 ist ein derar­ tiges Halbleitermodul insbesondere zum Einbau in Chipkarten beschrieben. Dieses Halbleitermodul besteht aus einem einen Chip tragenden Substrat aus Kunststoff, wobei auf der den Halbleiterchip nicht tragenden Seite des Substrats eine lei­ tende Folie auflaminiert ist, die in Kontaktflächen struktu­ riert ist. Weiterhin weist das Substrat Durchgangsöffnungen auf, durch die die auflaminierte leitende Folie von der Substratseite her kontaktierbar ist. Dabei ist für jede Kon­ taktfläche, die in der leitenden Folie durch Strukturierung ausgebildet ist, eine dahinter liegende Durchgangsöffnung im Substrat vorgesehen. Der Halbleiterchip weist auf der dem Substrat abgewandten Seite Kontaktflächen bzw. Kontaktpads auf, die mittels Draht-Bondtechnik mit einer zugeordneten Kontaktfläche der leitenden Folie durch die entsprechende Durchgangsöffnung leitend verbunden sind.
Ein derartiger Aufbau weist den Nachteil auf, daß er für das Zwischenprodukt, Halbleitermodul, verhältnismäßig viele Her­ stellungsschritte benötigt und damit unerwünscht zeitaufwen­ dig und teuer ist. Der Erfindung liegt somit die Aufgabe zu­ grunde, ein Halbleitermodul vorzusehen, daß einfach und ko­ stengünstig herstellbar ist.
Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch 1 angegebenen Maßnahmen gelöst.
Es ist vorgesehen, daß das Halbleitermodul aus einem Träger besteht, der aus einem elektrisch isolierenden Flachmaterial hergestellt ist, auf dem elektrisch leitende Bereiche mittels Drucktechnik ausgebildet sind. Weiterhin ist ein Halbleiter­ chip vorgesehen, der Kontaktflächen aufweist, die auf Kon­ taktabschnitten der leitenden Bereiche haftend aufliegen. Ein derartiges Halbleitermodul ist mit minimaler Anzahl an Ver­ fahrensschritten und somit sehr kostengünstig herstellbar.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Ansprüchen angegeben. Durch das Ausbilden der leitenden Bereiche als mit leitenden Teilen angereicher­ tes Epoxy-Material und Vorsehen von Durchgangsöffnungen im Träger, ist eine Umverdrahtung der Kontaktflächen zur dem Halbleiterchip abgewandten Seite des Trägers hin einfach mög­ lich, wobei durch das Aushärten des Epoxy-Materials mit ein­ fachen Mitteln eine feste Verbindung zwischen dem Träger und dem Halbleiterchip über die leitenden Bereiche ausbildbar ist. Durch das Aufbringen einer Abdeckschicht ist es möglich, zumindest einen chemischen Schutz des aktiven Bereichs des Halbleiterchips vorzusehen.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnungen anhand von Ausführungsbeispielen erläutert.
Es zeigen:
Fig. 1 Das erfindungsgemäße Halbleitermodul in einem ersten Ausführungsbeispiel in einer Schnittan­ sicht dargestellt,
Fig. 2 das in Fig. 1 dargestellte Ausführungsbeispiel in einer Draufsicht, und
Fig. 3 und 4 das in Fig. 1 dargestellte Ausführungsbeispiel mit unterschiedlicher Gestaltung der Abdeck­ schicht.
In Fig. 1 ist ein erstes Ausführungsbeispiel des erfindungs­ gemäßen Halbleitermoduls dargestellt. Ein elektrisch isolie­ render Träger 4, der aus einem Flachmaterial besteht, weist Durchgangsöffnungen 6 auf. Auf dem Träger sind leitende Be­ reiche 2 mittels Drucktechnik aufgetragen. Diese leitenden Bereiche 2 sind aus einem mit elektrisch leitenden Teilen an­ gereicherten Epoxy-Material gebildet. Wie in Fig. 2 aus einer Draufsicht auf die in Fig. 1 dargestellte Ausführungsform von unten zu sehen ist, sind die leitenden Bereiche 2 in Form von Leiterbahnen auf dem Träger 4 ausgebildet. Sie sind von den Durchgangsöffnungen 6 jeweils kommend in einen Bereich ge­ führt, in dem sie unter einen Halbleiterchip 1 enden. Durch das Auftragen der leitenden Bereiche 2 mittels Drucktechnik werden die Durchgangsöffnung 6, an denen die leitenden Berei­ che jeweils beginnen, ebenfalls mit dem selben Material aus­ gefüllt, so daß von der unten liegenden Oberfläche des Trä­ gers 4 eine Durchkontaktierung zu dem Halbleiterchip 1 ausge­ bildet wird. Der Halbleiterchip 1 wird mit Kontaktflächen, die an seiner Oberfläche ausgebildet sind, auf Endbereiche der leitenden Bereiche 2 aufgesetzt, wobei diese Endbereiche wie in Fig. 1 dargestellt ist für eine genaue Kontaktierung Aufwölbungen aufweisen. Durch Aushärten der leitenden Berei­ che 2 kommt es zu einer mechanisch festen Verbindung zwischen dem Halbleiterchip 1 und dem Träger 4. Gleichzeitig ist eine Kontaktierung von Oberflächen der ausgefüllten Durchgangsöff­ nung zu Kontaktflächen des Halbleiterchips 1 ausgebildet. Nicht dargestellt aber auch ausführbar sind Anordnungen mit mehreren Halbleiterchips, wobei ebenfalls mittels Drucktech­ nik aufgetragene Leiterbahnen zwischen den Halbleiterchips, leitende Bereiche zwischen einzelnen Kontaktflächen der Halb­ leiterchips und auch leitende Bereiche zwischen mehreren Lei­ terbahnen 2 ausgebildet werden können.
Weiterhin ist gemäß Fig. 1 eine Abdeckung der zuvor beschrie­ benen Anordnung ganzflächig vorgesehen. Hierfür sind bei­ spielsweise "Hot Melt", Epoxy- oder Acrylatkleber mit ausrei­ chender Flexibilität vorgesehen. Die in Fig. 1 und 2 darge­ stellte Anordnung wird in der Massenherstellung auf einem Nutzen vielfach ausgebildet und anschließend beispielsweise durch Ausstanzen vereinzelt. Ein derartiges Halbleitermodul läßt sich durch Einfärben der Trägerfolie, des Leitmaterials und/oder des Klebers leicht werbewirksam optisch gestalten, so daß ein derart hergestelltes Halbleitermodul leicht beim Einbau in eine Chipkarte der optischen Aufmachung der Chip­ karte anpaßbar ist.
Weiterhin ist durch die Verwendung eines Druckverfahrens für die Ausbildung des leitenden Bereiches 2 deren Struktur sehr schnell veränderten Anforderungen anpaßbar.
Weiterhin besteht die Möglichkeit, daß das Einsetzen des Halbleitermoduls vom Verbraucher erfolgt. Dabei ist sowohl der Einsatz von "Hot Melt"-Klebern aber auch von UV härtenden Klebern denkbar. Die Verwendung von sogenannten Dauerklebern bietet die Möglichkeit, das Modul nach Bedarf in eine Chip­ karte einzusetzen und wieder zu entfernen. Dies hat den Vor­ teil, daß bei Karten aus sehr hochwertigem Material (beispielsweise Silber, Gold oder Platin) das Halbleitermodul auswechselbar und somit die Karte weiterverwendbar ist.
Generell besteht die Möglichkeit, das zuvor beschriebene Mo­ dul auch in anderer Umgebung als einer typischen Chipkarte einzusetzen.
In Fig. 3 und 4 sind weitere Ausgestaltungen der Abdeckung 5 dargestellt. Dabei ist die Grundstruktur bestehend aus dem Träger 4, den leitenden Bereichen 3 mit den Kontaktierungsen­ den 3 in den Durchgangsöffnungen 6 und dem Halbleiterchip 1 wie in Fig. 1 geblieben.
Gemäß rechter Seite in Fig. 3 ist eine derartige Anordnung auch ohne Abdeckung anwendbar. Diese Anordnung ist beispiels­ weise dann vorstellbar, wenn das Halbleitermodul nur als sehr kurzfristiges Zwischenprodukt besteht. Das bedeutet, daß mehr oder weniger sofort nach dem zusammensetzen der Anordnung, wie sie auf der rechten Seite von Fig. 3 dargestellt ist, wird diese Anordnung dann beispielsweise direkt mittels eines Klebers oder kleberlos mit Hochfrequenzschweißen in eine Um­ gebung, wie die Chipkarte beispielsweise eingesetzt.
Entsprechend der linken Seite von Fig. 3 ist die Abdeckung 5 nur teilweise in unterschiedlicher Dicke ähnlich wie auf der linken Seite von Fig. 4 ausgebildet. Schließlich ist eben­ falls eine Anordnung denkbar, wie sie in Fig. 4 auf der rech­ ten Seite dargestellt ist, wobei die Abdeckung 5 bis zur Oberfläche der Rückseite des Halbleiterchips 1 ausgebildet ist, jedoch sich nicht über die ganze Fläche des Trägers 4 erstreckt. Eine derartige teilweise Abdeckung ist schließlich noch entsprechend Fig. 1 möglich, bei der der ganze Halblei­ terchip 1 abgedeckt ist. Dabei erstreckt sich jedoch die Ab­ deckung nicht wie in Fig. 1 parallel über den Träger 4 ganz­ flächig.
Schließlich ist noch eine Ausgestaltung in der Form vorgese­ hen, daß die leitenden Bereiche nicht als Außenkontakte aus­ gebildet sind, sondern daß sie mit weiteren Elementen wie beispielsweise einer Induktionsspule beim Einbau in einer Chipkarte ausgebildet sind. Dabei ist es unabhängig, ob der Übergang zwischen den leitenden Bereichen 2 bzw. 3 mit einer solchen Induktionsspule auf der Seite, auf der der Halblei­ terchip 1 angeordnet ist verbunden wird oder auf der gegen­ überliegenden Seite.

Claims (9)

1. Halbleitermodul mit:
  • - einem Träger (4) aus einem elektrisch isolierenden Flach­ material, das zwei gegenüberliegende Hauptflächen auf­ weist,
  • - elektrisch leitenden Bereichen (2), die auf einer der Hauptflächen mittels Drucktechnik ausgebildet sind,
  • - zumindest einem Halbleiterchip (1), der an einer Oberflä­ che Kontaktflächen aufweist, wobei der Halbleiterchip mit den Kontaktflächen auf Kontaktabschnitten der leitenden Bereiche (2) haftend aufliegen.
2. Halbleitermodul nach Anspruch 1, wobei der Träger (4) Durchgangsöffnungen (6) aufweist, in die ein Kontaktbereich (3) der leitenden Bereiche (2) hindurchgeführt ist.
3. Halbleitermodul nach Anspruch 1 oder 2, wobei die elek­ trisch leitenden Bereiche (2) aus einem Epoxy-Material beste­ hen, das mit elektrisch leitenden Teilen angereichert ist.
4. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitenden Bereiche (2) mittels Druck­ technik aufgetragen sind.
5. Halbleitermodul nach Anspruch 3, wobei durch Aushärten des Epoxy-Materials eine feste Verbindung zwischen dem Halblei­ terchip (1) und dem Träger (4) ausgebildet ist.
6. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die Abdeckschicht (5) den Halbleiterchip (1) seitlich bis zur den leitenden Bereichen (2) abgewandten Rückseite des Halbleiterchips (1) abdeckt.
7. Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei eine Abdeckschicht (5) vorgesehen ist, die zumindest die leitenden Bereiche (2) auf dem Träger (4) und den Halb­ leiterchip (1) seitlich abdeckt.
8. Halbleitermodul nach Anspruch 7, wobei die Abdeckschicht (5) zusätzlich den Halbleiterchip (1) vollständig abdeckt.
9. Halbleitermodul nach Anspruch 7 oder 8, wobei die Abdeck­ schicht (5) den Träger (4) vollständig abdeckt.
DE19735171A 1997-08-13 1997-08-13 Halbleitermodul Ceased DE19735171A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19735171A DE19735171A1 (de) 1997-08-13 1997-08-13 Halbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19735171A DE19735171A1 (de) 1997-08-13 1997-08-13 Halbleitermodul

Publications (1)

Publication Number Publication Date
DE19735171A1 true DE19735171A1 (de) 1999-01-07

Family

ID=7838906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19735171A Ceased DE19735171A1 (de) 1997-08-13 1997-08-13 Halbleitermodul

Country Status (1)

Country Link
DE (1) DE19735171A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
EP1244055A2 (de) * 2001-03-19 2002-09-25 Kabushiki Kaisha Toshiba Tragbares elektronisches Medium und Herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Icカ−ド
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Icカード用モジュール
JPH091970A (ja) * 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Icカード及びその製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Icカ−ド
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Icカード用モジュール
JPH091970A (ja) * 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Icカード及びその製造法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 08063567 A *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
EP1244055A2 (de) * 2001-03-19 2002-09-25 Kabushiki Kaisha Toshiba Tragbares elektronisches Medium und Herstellungsverfahren
EP1244055A3 (de) * 2001-03-19 2003-06-04 Kabushiki Kaisha Toshiba Tragbares elektronisches Medium und Herstellungsverfahren

Similar Documents

Publication Publication Date Title
DE3019207C2 (de)
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69325216T2 (de) Flüssigkristallanzeigevorrichtung, Vorrichtung und Verfahren zum Montieren von Halbleiterelementen und elektronisches Druckgerät
EP1956647B1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE2532421A1 (de) Optische anzeige
DE3029667A1 (de) Traegerelement fuer einen ic-baustein
DE3913221A1 (de) Halbleiteranordnung
CH686325A5 (de) Elektronikmodul und Chip-Karte.
WO2005041295A2 (de) Halbleitermodul mit gehäusedurchkontakten
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
WO1997044823A1 (de) Trägerelement für einen halbleiterchip
DE69808555T2 (de) Drahtloses Modul und drahtlose Karte
DE19511300A1 (de) Antennenstruktur
DE3930858C2 (de) Modulaufbau
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE9109295U1 (de) Elektronische Schaltungsanordnung
DE19539181A1 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE69210423T2 (de) Halbleiteranordnung mit Plastikpackung
DE19533983A1 (de) Chipkarte mit Antennenwicklung
DE19735171A1 (de) Halbleitermodul
DE68914214T2 (de) Zusammenbau- und Packungsverfahren eines Sensorelementes.
DE19809073A1 (de) Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE19749539A1 (de) Halbleiterbaustein
EP3456160B1 (de) Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection