DE19720680A1

DE19720680A1 - Komplementäres Transistorpaar und Verfahren zur Herstellung desselben

Info

Publication number: DE19720680A1
Application number: DE19720680A
Authority: DE
Inventors: Holger Rubel; Albrecht Fischer; Werner Dietsche; Karl Eberl
Original assignee: Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Current assignee: Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date: 1997-05-16
Filing date: 1997-05-16
Publication date: 1998-11-19

Description

Die vorliegende Erfindung betrifft ein komplementäres Transi storpaar, bestehend aus einem ersten Transistor mit Source-, Drain- und Gatebereichen sowie einem vom Gatebereich beein flußbaren n-Kanal und einem zweiten Transistor mit Source-, Drain- und Gatebereichen und einem vom zugeordneten Gatebe reich beeinflußbaren p-Kanal. Dieses komplementäre Transi storpaar wird durch eine Folge von in Wachstumsrichtung über einander angeordneten Halbleiterschichten mit entsprechenden Kontakten realisiert. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung einer Grundstruktur für solche kom plementäre Transistorpaare sowie Verfahren zur Herstellung von komplementären Transistorpaaren.

Ein komplementäres Transistorpaar der eingangs genannten Art ist aus der US-PS 5,192,698 bekannt.

Die Erfindung dient insbesondere der Herstellung von neuarti gen Transistoren, die C-MOD Transistoren genannt werden kön nen und die sich zum Einsatz in integrierten Schaltkreisen besonders eigenen, die auf Materialien beruhen, die sich wie GaAs-Verbindungen mit MBE, MOCVD oder ähnlichen Verfahren in Schichten herstellen lassen.

Im Stand der Technik ist die Kombination von n- und p-Kanal-Feld effekttransistoren der Grundbaustein der komplementären Logik, wie allgemein bekannt. In der Si-Technologie wird dies die CMOS-Technik genannt. Obwohl komplementäre Transistorpaa re in CMOS-Technik in manchen Bereichen gut etabliert sind, haben diese nicht die idealen Eigenschaften für alle Zwecke, so daß beispielsweise großes Interesse besteht an Bausteinen die auf GaAs oder anderen Verbindungshalbleitern basieren. Es ist beispielsweise bekannt, daß GaAs eine viel höhere Elek tronenmobilität aufweist als Si, daß der Leistungsverlust und daher die Wärmeerzeugung geringer ist, daß die breitere Band lücke sich besser für Hochtemperaturbetrieb eignet, daß Bau elemente dieser Art eine bessere Strahlungshärte aufweisen und daß der höhere Widerstand des Substrates für den Hochfre quenzbetrieb besser geeignet ist.

Auf GaAs und verwandten Materialien ist die gleichzeitige Herstellung von n- und p-Kanaltransistoren in planarer Tech nologie jedoch schwierig, weil es keinen, dem SiO₂ äquivalen ten Isolator gibt. Ein Lösungsweg für die GaAs Technologie wird beispielsweise im US Patent 4,814,851 vorgeschlagen, wo die Kontaktierung der leitenden Kanäle über ionenimplantierte Gebiete erfolgt, die durch "self-aligned gates" strukturiert werden müssen. Diese und vergleichbare Methoden, z. B. das Verfahren nach dem US Patent 5,060,031, sind jedoch inhärent unzuverlässig, weil die Kontaktierung nur am Rande des Gates erfolgen kann und Verunreinigungen den Kanal sehr leicht un terdrücken können.

Um das Kontaktierungsproblem zu umgehen, geht man bei III-V Halbleitern üblicherweise zu modulationsdotierten Schichten über, die z. B. mit MBE gewachsen werden, sogenannte MOD-FETs. Zur Herstellung von komplementären MOD-FETs, d. h. C-MODs, kann man aber im allgemeinen die p- und n-dotierten Schichten nicht mehr nebeneinander anbringen, sondern nur noch überein ander. Die Schichten müssen dann zum Teil weggeätzt oder se lektiv kontaktiert werden, um einen Aufbau in der üblichen planaren Geometrie zu ermöglichen. Planar heißt hier, daß sich der p- und der n-Kanal nebeneinander befinden, wie man beispielsweise von der C-MOS Technik gewohnt ist. Verschiede ne Varianten dieser Methode sind u. a. in den Schriften US-PS 5,192,698, EP-A-0 519 830 und EP-A-0 297 508 vorge schlagen worden.

Die Aufgabe der vorliegenden Erfindung liegt darin, ein kom plementäres Transistorpaar vorzustellen, das sich zum Einsatz mit vielen gleichartigen Transistorpaaren in integrierten Schaltkreisen eignet, wobei solche Transistorpaare platzspa rend auf ein Substrat angebracht und relativ leicht herge stellt werden können und sich die so erzeugten komplementären Transistorpaare für den Betrieb bei höheren Geschwindigkeiten mit geringen Leistungsverlusten und mit einer günstigen elek trischen Trennung der beiden Kanäle eignen.

Zur Lösung dieser Aufgabe ist erfindungsgemäß ein komplemen täres Transistorpaar der eingangs genannten Art vorgesehen, das sich dadurch auszeichnet, daß die beiden Transistoren in Wachstumsrichtung übereinander angeordnet sind und daß eine obere und eine untere Lage der Schichtfolge den Gatebereich des ersten, unteren Transistors bzw. den Gatebereich des zweiten, oberen Transistors bilden. Dies führt zu einer Struktur, bei der der n-Kanal und der p-Kanal parallel und im Abstand übereinander zwischen den Gatebereichen angeordnet sind. Das heißt, in der jetzt vorgeschlagenen Struktur befin den sich die beiden Transistoren übereinander, wobei die Ga tes die oberste bzw. die unterste Lage der Schichtstruktur bilden.

Mit dieser Struktur ist es möglich, übliche Inverterelemente zu erzeugen. Beispielsweise können die beiden Gates miteinan der verbunden werden und bilden dann bei einem Inverter den Eingang. Der durch ein 2DEG gebildete n-Kanal und der durch ein 2DHG gebildete p-Kanal sind auf einer Seite miteinander verbunden, d. h. die zwei Drainkontakte sind miteinander ver bunden und bilden den Ausgang des Inverters. Die jeweils an dere Seite der Kanäle, d. h. die beiden Sourcekontakte, werden an die negative bzw. die positive Versorgungsspannung ange schlossen und müssen daher separat kontaktiert werden.

Die Wirkungsweise eines solchen Inverters entspricht voll ständig den bereits verwendeten Prinzipien.

Zur Herstellung dieser Struktur wird im Grunde genommen ent sprechend Anspruch 24 verfahren, wobei die Ansprüche 25 und 26 besonders bevorzugte Varianten dieses Verfahrens angeben.

Das bedeutet, daß zur Herstellung der Grundstruktur eine hochdotierte, quasi-metallische Schicht zunächst auf einem Substrat aufgewachsen wird. Diese Schicht, die später das un tere Gate bildet, wird in geeigneter Weise strukturiert, bei spielsweise durch O₂-Ionenimplantation oder durch Ätzverfah ren, die ein Überwachsen erlauben. Es wird dann die erwünsch te Schichtfolge durch einen epitaxialen Wachstumsprozeß er zeugt. Letztlich wird ein metallisches Gate (top gate) aufge bracht, das einen weiteren Gatebereich definiert bzw. bildet. Dieses metallische Gate kann jedoch alternativ durch eine hochdotierte Schicht ersetzt werden. Im Gleichgewicht hierzu existieren zweidimensionale Elektronen- und Löchergase in dieser Struktur. Beide Kanäle sind elektrisch leitend.

Um den unteren Kanal des unteren Transistors zu kontaktieren, genügt es, den oberen teilweise abzuätzen. Bei Mindestabstän den zwischen den Kanälen von 200 nm stellt dies kein Problem dar. Den oberen Kanal kann man durch eine flache Dotierung kontaktieren, die nicht bis zum zweiten Kanal reicht. Falls sich dies als schwierig erweisen sollte, kann man den unteren Kanal auch durch ein Hilfsgate elektrisch isolieren.

Das neue Verfahren hat mehrere Vorteile.

Erstens geht der Aufbau der neuen Strukturen vollständig kon form mit der Herstellung von Schichtstrukturen mit MBE bzw. MOCVD, die die Standardmethoden zur Herstellung von GaAs He terostrukturen sind. Damit wird die Prozeßführung im Ver gleich zum üblichen, horizontal angeordneten komplementären C-MOD Transistoren stark vereinfacht.

Zweitens wird durch die vertikale Anordnung der Platzbedarf verkleinert. Es lassen sich kompaktere Schaltungen herstellen bzw. mehrere Schaltungen auf ein Substrat vorbestimmter Größe unterbringen.

Drittens können ausgezeichnete elektronische Eigenschaften erreicht werden. Diese Eigenschaften können auch an die je weils vorgesehene Anwendung gut angepaßt werden.

Besonders bevorzugte Ausführungsformen der komplementären Transistorpaare bzw. der Verfahren zur Herstellung solcher komplementären Transistorpaare sind den Unteransprüchen bzw. der nachfolgenden Beschreibung zu entnehmen.

Die Erfindung wird nachfolgend näher erläutert anhand von Ausführungsbeispielen unter Bezugnahme auf der Zeichnung, die zeigt:

Fig. 1 einen schematischen Querschnitt durch ein Substrat bzw. Ausgangsstruktur, auf das bzw. auf die eine er ste hochdotierte Schicht aufgebracht wurde,

Fig. 2 einen schematischen Querschnitt durch eine erfin dungsgemäße Struktur nach dem Aufwachsen von weite ren Schichten zur Erzeugung einer Grundstruktur,

Fig. 3 das Banddiagramm für die Grundstruktur der Fig. 2,

Fig. 4 eine Draufsicht auf die Grundstruktur der Fig. 3 nach deren Strukturierung, um ein komplementäres Transistorpaar zu erzeugen,

Fig. 5 einen Querschnitt an der Schnittebene V-V der Fig. 4,

Fig. 6 einen Querschnitt an der Schnittebene VI-VI der Fig. 4,

Fig. 7 einen Querschnitt an der Schnittebene VII-VII der Fig. 4,

Fig. 8 das Banddiagramm der Fig. 3 bei Anbringung einer po sitiven Spannung an den zwei Gatebereichen,

Fig. 9 das Banddiagramm der Fig. 3 bei Anbringung einer ne gativen Spannung an den beiden Gatebereichen,

Fig. 10 eine mögliche Beschaltung des komplementären Transi storpaares nach der Fig. 4, um einen Inverter zu er zeugen,

Fig. 11 ein Ersatzschaltbild für den Inverter der Fig. 10, wobei die Fig. 11A und 11B der näheren Erläuterung der Wirkung des Bauelementes dienen,

Fig. 12 eine Darstellung ähnlich der Fig. 4, jedoch mit ei ner anderen Art der Strukturierung der Grundstruk tur,

Fig. 13 einen Querschnitt nach der Schnittebene XIII-XIII der Fig. 12,

Fig. 14 ein Banddiagramm ähnlich der Fig. 3, jedoch für eine vereinfachte Struktur, und

Fig. 15 ein Diagramm mit Angaben zum Kristallgitter und Bandlücke von verschiedenen Verbindungshalbleitern.

Fig. 1 zeigt zunächst ein Substrat 10, in diesem Beispiel aus GaAS, wobei in einem ersten Verfahrensschritt eine hochdo tierte GaAs-Schicht 12 mit p-Dotierung auf das Substrat auf gebracht wurde. Ein Teil 14 dieser Schicht 12 soll später ei nen Gatebereich bilden und soll daher leitend bleiben. Ein anderer Teil 16 der Schicht 12 wird nicht als Gatebereich be nötigt und wird in diesem Beispiel durch selektiven Ionenbe schuß mit O₂-Ionen wieder isolierend gemacht, was durch die unterschiedliche Schattierung in Fig. 1 dargestellt ist.

Es soll zum Ausdruck gebracht werden, daß ein Substrat aus GaAS lediglich beispielsweise hier genannt wurde. Es können eine Vielzahl von verschiedenen Substraten oder Aus gangsstrukturen verwendet werden.

Auf dem Substrat 10 mit der ersten hochdotierten p-Schicht 12 werden anschließend weitere Schichten aufgewachsen, und zwar wie folgt:

Auf die Schicht 12 wird zunächst eine Schicht aus in diesem Beispiel AlGaAs oder AlAs als Barriere 18 aufgewachsen. Diese Schicht ist in diesem Beispiel undotiert und weist, wie aus dem Banddiagramm der Fig. 3 hervorgeht, eine vergleichsweise größere Bandlücke auf, und zwar im Vergleich zu der nächsten Schicht 20, die in diesem Beispiel aus GaAs oder InGaAs be steht, und eine vergleichsweise kleinere Bandlücke aufweist, wie aus dem Banddiagramm der Fig. 3 zu ersehen ist.

Um eine klare Zuordnung zwischen den Schichten nach Fig. 2 und dem Banddiagramm der Fig. 3 zu ermöglichen, sind die ein zelnen Schichten im Banddiagramm der Fig. 3 durch senkrechte, gestrichelte Linien voneinander abgegrenzt und mit den glei chen Bezugszeichen versehen wie in Fig. 2. Das Banddiagramm der Fig. 3 enthält aber auch einige Varianten, die später nä her erläutert werden.

Die Dicke der Schicht 20 wird relativ niedrig gewählt, damit in an sich bekannter Weise sich ein Loch-Quantentopf 21 aus bildet. Die Schicht 20 wird von einer Spacerschicht 22 ge folgt, die allerdings nur wahlweise vorhanden ist. Die Schicht 22 besteht in diesem Beispiel aus dem gleichen undo tierten Material wie die Barriere 18. Diese Spacerschicht 22 wird gefolgt von einer p-dotierten Schicht des gleichen Mate rials, wobei die p-Dotierung beispielsweise mit Kohlenstoff erfolgen kann.

Diese Schicht kann sehr dünn sein und kann sich auch um eine Delta-Dotierung handeln.

Die Schicht 24 wird durch eine relativ dicke Barrierenschicht 26 gefolgt, die beispielsweise aus dem gleichen Material be stehen kann wie die Schicht 18, d. h. aus AlGaAs oder AlAs. Auf dieser intrinsischen Barrierenschicht 26 mit größerer Bandlücke wird dann eine weitere, verhältnismäßig dünne Schicht 28 eines Materials mit kleinerer Bandlücke aufgewach sen, wobei es sich hier um das gleiche Halbleitermaterial handeln kann wie für die Schicht 20, d. h. GaAs oder InGaAs, jedoch auch andere Materialien kommen in Frage. Es kommt le diglich darauf an, daß hier die Bandlücke kleiner ist als die Bandlücke des Materials der Barriere 26.

Durch diese Schicht 28 wird ein weiterer Quantentopf, in die sem Fall der Elektronen-Quantentopf, 29 gebildet.

Die Schicht 28 wird dann wiederum von einer Schicht 30 ge folgt, die wiederum aus einem Material mit größerer Bandlüc ke, d. h. größer als die Bandlücke des Materials der Schicht 28, besteht, wobei diese Schicht 30 nicht zwangsweise vorhan den sein muß.

Auf diese Schicht 30, oder im Falle der Abwesenheit dieser Schicht 30 auf die Schicht 28, wird anschließend eine n-dotierte Schicht 32 aufgewachsen, die auch aus einem Material größerer Bandlücke besteht und beispielsweise auch als Delta-Dotierung realisiert werden könnte.

Schließlich befindet sich oberhalb der Schicht 32 eine weite re Schicht 34 aus intrinsischem Barrierenmaterial größerer Bandlücke, beispielsweise aus AlGaAs.

Die gestrichelte, horizontal verlaufende Linie der Fig. 3 stellt die Fermi-Energie dar.

Die Fig. 3 zeigt eine mögliche Abwandlung der Struktur, und zwar in Form einer n-dotierten Schicht 38 aus dem gleichen Material wie die Barriereschicht 18, wobei diese Schicht ge wählt wurde, um eine Krümmung der Bandkanten im Bereich der genannten Barriereschicht 18 zu erzeugen, die sich vorteil haft auswirkt.

Das Banddiagramm der Fig. 3 zeigt aber auch eine weitere, n-dotierte Schicht 40 im Endbereich der Schicht 26 benachbart zur Schicht 28, jedoch wahlweise davon durch eine Abstands schicht 42 abgetrennt.

In an sich bekannter Weise bildet sich im Loch-Quantentopf 21 ein Lochgas aus. Die Schicht 21 bildet dementsprechend eine hochleitfähige, zweidimensionale Lochgasschicht, die in der fertigen Struktur dem p-Kanal des komplementären Transistor paares entspricht.

In ähnlicher Weise entsteht im Quantentopf 29 ein zweidimen sionales Elektronengas, das auch hier eine hochleitfähige Schicht darstellt und den n-Kanal des komplementäres Transi storpaares bildet.

Die Grundstruktur der Fig. 2 wird nunmehr strukturiert und mit entsprechenden Source-, Gate- und Drainkontakten verse hen, um das komplementäres Transistorpaar zu erzeugen. Wie dies erfolgt, wird nunmehr anhand der Fig. 4 bis 7 näher er läutert.

Die Strukturierung erfolgt durch ein Ätzverfahren, und zwar werden durch die Anwendung von geeigneten Masken und Ätz schritten die Bereiche 50 und 52 weggeätzt, um die Anbringung von Source- 54 und Drainkontakten 56 zum p-Kanal 58 des unte ren Transistors zu ermöglichen.

Die eindiffundierten Source- und Drainkontakte 54, 56, die p-Kontakte zum 2DHG bilden, können beispielsweise aus Au/Zn be stehen und erstrecken sich teilweise durch die isolierten Be reiche 16 der Schicht 12 hindurch. Da sie aber in diesen Be reichen von isolierendem Material umschlossen sind und einen ausreichenden Abstand vom Gatebereich 14 aufweisen, ist dies bei der Herstellung unkritisch.

Man merkt aus Fig. 5 auch, daß die Source- und Drainkontakte 54 und 56 keine Verbindung zur n-leitenden Schicht 28 des oberen Transistors aufweisen.

Wie aus Fig. 6 hervorgeht, werden zwei weitere Kontakte, näm lich ein Sourcekontakt 60 und ein Drainkontakt 62 benachbart zu den Source- und Drainkontakten 54 bzw. 56 jedoch auf der Oberseite der Struktur der Fig. 2 angebracht und erzeugen auf diese Weise jeweilige Kontakte zu der n-leitenden Schicht 28, die den n-Kanal eines oberen Transistors bildet. Diese Kon takte können beispielsweise aus AuGeNi bestehen. Man merkt, daß das Hineindiffundieren der Kontakte 60 und 62 nicht so weit reicht, daß sie eine Verbindung zum unteren, p-leitenden Kanal 58 erhalten.

Aus den Fig. 5 und 7 ist ersichtlich, daß der Bereich 70 der Grundstruktur weggeätzt wurde, wodurch die Stufe 72 entstan den ist. Man merkt, daß die Stufe 72 kurz vor der unteren Schicht 12 aufhört, d. h. mitten in der Barrierenschicht 18.

Es werden außerdem zwei weitere Kontakte vorgesehen, und zwar ein erster, streifenförmiger Gatekontakt 64, der sich im Be reich zwischen den zwei Sourcekontakten 54 und 60 und den zwei Drainkontakten 56 und 62 erstreckt und beispielsweise durch eine Ti/Au-Metallisierung realisiert wird, und ein zweiter Gatekontakt 56, der auf der teilweise weggeätzten Barrierenschicht 18 aufgebracht wird, sich durch den leitfä higen Teil 14 der Schicht 12 hindurch erstreckt und als ein legierter p-Kontakt beispielsweise aus Au/Zn realisiert wird.

Das komplementäre Transistorpaar ist nunmehr fertig, wobei die Transistoren durch die Barrierenschicht 50 voneinander isolierend getrennt sind. Der oberste Transistor besteht aus dem Sourcekontakt 60, dem Gatekontakt 64, dem Drainkontakt 62 und dem n-Kanal 28, während der untere Transistor aus dem Sourcekontakt 54, dem Drainkontakt 56, dem Gatekontakt 58 und dem p-Kanal 58 besteht.

An dieser Stelle soll zum Ausdruck gebracht werden, daß ob wohl es im Prinzip möglich ist, einzelne, komplementäre Tran sistorpaare auf diese Weise zu erzeugen, man eigentlich die gleichzeitige Herstellung von einer großen Anzahl von solchen komplementären Transistorpaaren anstrebt. Dies ist aber mit der hier dargestellten Struktur ohne weiteres möglich. Man soll sich die Darstellung der Fig. 2 so vorstellen, daß es sich hier um ein Substrat größerer Oberfläche handelt, wobei die Schicht 12 mit mehreren Gatebereichen 14 versehen wird, die durch isolierende Bereiche voneinander abgetrennt sind. Eine Struktur entsprechend den Fig. 4 bis 7 wird dann über jedem Gatebereich 14 erzeugt, wobei die komplementären Tran sistorpaare entweder voneinander völlig isoliert oder durch gezielt vorgegebene Leiterbahnen 12, die durch leitende Be reiche der Schichten gebildet sein können, miteinander ver bunden sein können.

Es bestehen mehrere Möglichkeiten, solche komplementären Transistoren miteinander und mit anderen Paaren zu beschal ten, um diskrete Schaltkreise und vor allem logische Verknüp fungen oder Speicherbausteine zu erzeugen.

Es ist auf diesem Gebiet anerkannt, daß wenn es gelingt, ei nen sogenannten Inverter zu erzeugen, diese Struktur auch dann für die Herstellung von allen anderen üblichen logischen Verknüpfungen und Speicherelementen verwendet werden kann.

Daß sich die vorliegende Struktur für die Herstellung eines Inverters eignet, ist anhand der Fig. 10 und 11 dargestellt. Man merkt, daß die zwei Gatebereiche 64 und 58 der Fig. 10 miteinander elektrisch verbunden werden können. Dies kann durch einen gesonderten Draht erfolgen, kann aber auch durch eine metallische Verbindung erfolgen, die nach üblichen Tech niken auf die Grundstruktur aufgebracht wird.

Die zwei Drainkontakte 56 und 62 sind ebenfalls über einen Draht miteinander verbunden. Die positive und negative Be triebsspannung werden an den zwei Sourcekontakten 54 bzw. 60 angebracht, wobei der Kontakt 60 ein Massekontakt sein kann.

Obwohl die zwei Drainbereiche miteinander über einen Draht verbunden werden können, können sie auch als gemeinsamer Drainkontakt ausgebildet werden, d. h. ein Kontakt, der sowohl zum n-Kanal, der durch die Schicht 28 gebildet wird, als auch zum p-Kanal, der durch die Schicht 20 gebildet wird, eine Verbindung aufweist.

Das entsprechende Ersatzschaltbild ist der Fig. 11 zu entneh men, die eigentlich dem schematischen Aufbau eines erfin dungsgemäßen vertikalen C-MOD zeigt. Die beiden leitenden Schichten, d. h. die 2D-Elektronengasschicht 28 und die 2D-Lochgasschicht 20, sind zusammen mit ihren jeweiligen Ga teelektroden 58 und 64 übereinander angeordnet. Vom elektri schen Standpunkt aus gesehen ähnelt das Prinzip dieses C-MODs den bereits bekannten Bauelementen. Nehmen wir zum Beispiel an, daß U_ein ungefähr gleich -U_v ist. Das 2DHG leitet auf je den Fall, weil eine Gatespannung immer negativ ist. Sie liegt zwischen 2×U_v am linken Rand und etwa 1×U_v am rechten Rand. Das 2DEG sieht aber am rechten Rand eine negative Gatespan nung, die ausreichen muß, um vom rechten Rand her einen Pinch-Off auszulösen. Dieser wird noch selbst verstärkt, weil das 2DHG umso besser leitet, je mehr sich die Ausgangsspan nung U_aus, die an den miteinander verbundenen Sourcekontakten 56 und 62 zur Verfügung steht, dem Potential von +U_v annä hert. Am Ende ist U_aus gleich +U_v. Das heißt, ein Inverter liegt vor.

Zur weiteren Erläuterung zeigt das Bild der Fig. 11A den Spannungsverlauf zwischen linkem und rechtem Rand. Das 2DHG befindet sich auf konstantem Potential, während es im 2DEG einen Potentialsprung (Pinch-Off) gibt.

Die durchgezogenen Linien der Fig. 11B sind die Gleichge wichtwerte der Dichten, wobei die Elektronen oberhalb und die Löcher unterhalb der Nullinie gezeichnet sind. Bei U_ein = U_v ist die 2DHG-Dichte über den gesamten Kanal konstant, aber durch die negative Gesamtspannung gegenüber dem Gleichge wichtswert erhöht. Die 2DEG Dichte ist zwischen Ausgang (rechter Rand) und "Pinch-Off" Bereich verarmt.

An dieser Stelle soll zum Ausdruck gebracht werden, daß die Hinweise in dieser Anmeldung auf oben und unten sich auf eine vertikale Anordnung nach den hier dargestellten Figuren be zieht. Selbstverständlich muß die Struktur aber nicht unbe dingt in dieser senkrechten Ausrichtung betrieben werden. Sie kann in jeder beliebigen Lage erfolgreich angeordnet werden.

Es soll auch zum Ausdruck gebracht werden, daß obwohl in die sen Beispielen der p-Kanal immer dem Substrat benachbart an geordnet wurde und der n-Kanal oben liegt, die umgekehrte An ordnung genauso möglich ist, d. h. der n-Kanal liegt dem Substrat benachbart, während der p-Kanal oben angeordnet ist.

Zur weiteren Erläuterung der Wirkungsweise des komplementären Transistorpaares ist es nützlich, die Fig. 8 und 9 zu ver gleichen.

Fig. 8 zeigt zunächst das Banddiagramm nach Anbringung einer positiven Spannung sowohl am oberen Gate 64 wie auch am unte ren Gate 58. Man merkt, daß nur der n-Kanal im Bereich des Quantentopfes 29 leitend ist. Der p-Kanal im Bereich des Loch-Quantentopfes 21 ist nicht leitend.

Wird dagegen eine negative Spannung an den beiden Gatekontak ten bzw. an den entsprechenden Gatebereichen angelegt, so sieht das Banddiagramm nunmehr nach Fig. 9 aus. Hier befindet sich nur der p-Kanal im Bereich des Loch-Quantentopfes 21 in leitendem Zustand. Der n-Kanal im Bereich des Elektronen-Quanten topfes 29 ist nicht leitend.

Die Art der Strukturierung nach den Fig. 4, 5, 6 und 7 ist nicht die einzige Möglichkeit, die Grundstruktur zu struktu rieren. Eine Alternative ist in den Fig. 12 und 13 gezeigt. In der Ausführung gemäß Fig. 12 werden die Halbleiterschich ten des oberen Transistors in der in Fig. 12 oberen linken Ecke entfernt und dort der Sourcekontakt 54 zu dem unteren p-Kanal 58 erzeugt. Der Kontakt 54 hat demgemäß keine elektri sche Verbindung zu dem durch die Schicht 28 gebildeten n-Kanal.

Der Sourcekontakt 60 zu der durch die Schicht 28 gebildeten n-Kanal kann wie bisher erfolgen.

Sollte es Schwierigkeiten geben, die Kontaktgabe durch den Kontakt 60 auf den n-Kanal zu beschränken, beispielsweise deshalb, weil das Material des n-Kontaktes 60 weiter in den Halbleiter hineindiffundiert, so daß eine Verbindung zum p-Kanal 58 erfolgt, kann Abhilfe durch ein Hilfsgate 70 erfol gen. Durch Anbringung einer geeigneten Hilfsspannung an den Hilfsgate 70 kann sichergestellt werden, daß trotz einer Ver bindung des Kontaktes 60 zum p-Kanal 58 der Bereich um den Kontakt 60 herum stets verarmt ist, so daß der Kontakt 60 den p-Kanal 58 nicht beeinflußt.

Fig. 13 zeigt aber auch, daß ein gemeinsamer Drainkontakt 56, 62 zu dem durch die n-leitende Schicht 28 definierten n-Kanal und zum p-Kanal 58 erfolgen kann, beispielsweise dann, wenn die Struktur als Inverter konfiguriert, d. h. beschaltet, wer den soll.

Auch hier kann eine umgekehrte Struktur erzeugt werden, d. h. der durch die Schicht 28 definierte n-Kanal kann gegebenen falls benachbart zum Substrat 10 angeordnet werden.

Die Erfindung ist keinesfalls beschränkt auf die Schichtfolge gemäß Fig. 2 und auch nicht darauf, daß die n- und p-Kanäle durch jeweilige, einen Loch-Quantentopf bzw. einen Elektro nen-Quantentopf bildende, diskrete Schichten realisiert wer den. Statt dessen können zu diesem Zweck die Quantenniveaus ausgenutzt werden, die bei einem Heteroübergang entstehen. Dies ist in Fig. 14 näher dargestellt.

In Fig. 14 wurden die gleichen Bezugszeichen verwendet wie in Fig. 3 und sie haben die gleiche Bedeutung.

Demnach wird auf die hochleitende Schicht 12, die den unteren Gatebereich bildet, eine nichtdotierte, intrinsische Schicht 18 vorgesehen, die im Unterschied zu der wahlweisen n-Dotierung der Schicht 38 in Fig. 3 hier eine p-dotierte Schicht 24 aufweist, die wahlweise durch eine Spacerschicht 22 von der dem Substrat 10 abgewandten Oberfläche der Schicht 18 beabstandet ist. An dieser Oberfläche 23 schließt dann ei ne Schicht eines intrinsischen Materials mit einer kleineren Bandlücke 20 an, die in Fig. 14 wesentlich dicker ausgebildet ist als beim Beispiel der Fig. 3.

Es entsteht ein Heteroübergang 21', der den p-Kanal bildet. Das heißt, es sind hier quantisierte Energieniveaus vorhan den, bei denen sich Löcher bei geeigneter Gatespannung ansam meln und bewegen können. Das heißt, der Heteroübergang 21' bildet den p-Kanal.

Die hier relativ dicke Schicht 20 der kleineren Bandlücke ist in diesem Beispiel gefolgt von einer weiteren, nichtdotierten Schicht eines Halbleitermaterials mit größerer Bandlücke 30 und bildet einen Heteroübergang 29', der bei geeigneter Gate spannung Elektronen aufnehmen kann und hierdurch den n-Kanal des obersten Transistors bildet.

Die Elektronen für diesen Heteroübergang werden von einer n-dotierten Schicht 32 zur Verfügung gestellt, die durch die wahlweise Spacerschicht 30 vom Heteroübergang 29' beabstandet ist. Das bedeutet, daß die n-dotierte Schicht 32 in diesem Beispiel in der Schicht 34 der größeren Bandlücke angeordnet ist und einen Abstand von der Grenzfläche zu der Schicht 20 des nichtdotierten, intrinsischen Halbleitermaterials mit der kleineren Bandlücke aufweist.

Die Wirkungsweise dieser Struktur entspricht vollständig der der Struktur der Fig. 2 und 3, sie ist jedoch etwas einfacher herzustellen.

Dadurch, daß in beiden Fällen die n- und p-Kanäle durch je weilige schichtartige Ladungsträgerkonzentrationen gebildet sind, d. h. der n-Kanal durch ein zweidimensionales Elektro nengas und der p-Kanal durch ein zweidimensionales Lochgas, werden höhere Beweglichkeiten erreicht, zumal die Donatoren und Akzeptoren von den entsprechenden Schichten einen Abstand aufweisen.

Auch hier ist es ohne weiteres möglich, die Reihenfolge der Schichten umzukehren, so daß der n-Kanal benachbart zum Substrat 10 liegt und der oberste Transistor des komplementä ren Transistorpaares den p-Kanal aufweist.

Die hier angegebenen Beispiele können in den verschiedensten Materialsystemen realisiert werden, beispielsweise in III-V Halbleitersystemen, in IV-IV Halbleitersystemen, in II-IV Halbleitersystemen oder in anderen Systemen. Voraussetzung ist lediglich, daß zwei verschiedene Halbleitermaterialien verwendet werden, von denen das eine Material eine größere Bandlücke hat und das andere Material eine kleinere.

Fig. 15 gibt Auskunft über die Kristallgitter und Bandlücken für verschiedene Elemente und Verbindungen.

Claims

1. Komplementäres Transistorpaar, bestehend aus einem ersten Transistor mit Source-, Drain- und Gatebereichen sowie einem vom Gatebereich beeinflußbaren n-Kanal und einem zweiten Transistor mit Source-, Drain- und Gatebereichen und einem vom zugeordneten Gatebereich beeinflußbaren p-Kanal, das durch eine Folge von in Wachstumsrichtung übereinander angeordneten Halbleiterschichten mit ent sprechenden Kontakten realisiert ist, dadurch gekenn zeichnet, daß die beiden Transistoren in Wachstumsrich tung übereinander angeordnet sind und daß eine obere und eine untere Lage der Schichtfolge den Gatebereich des er sten Transistors bzw. den Gatebereich des zweiten Transi stors bilden.

2. Komplementäres Transistorpaar nach Anspruch 1, dadurch gekennzeichnet, daß der n-Kanal und der p-Kanal parallel und im Abstand übereinander zwischen den Gatebereichen angeordnet sind.

3. Komplementäres Transistorpaar nach Anspruch 1 oder An spruch 2, dadurch gekennzeichnet, daß die Halbleiter schichten an mindestens zwei Stellen neben dem oberen Transistor entfernt sind und an diesen Stellen Source- und Drainkontakte zum Kanal des unteren Transistors vor gesehen sind.

4. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß die Halblei terschichten an mindestens einer Stelle neben dem oberen und dem unteren Transistor bis zur oder kurz oberhalb der unteren, den unteren Gatebereich bildenden Lage der Schichtfolge entfernt sind und dort ein Kontakt zu diesem Gatebereich vorgesehen ist.

5. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß voneinander einen Abstand aufweisende Source- und Drainkontakte zum Kanal des oberen Transistors vorgesehen sind und der Ga tekontakt zum entsprechenden Gatebereich zwischen diesem Sourcekontakt und diesem Drainkontakt angeordnet ist, wo bei wenigstens dieser Sourcekontakt zum Kanal des zweiten Transistors nicht reicht, die Drainkontakte zu den Kanä len der beiden Transistoren jedoch gegebenenfalls als ge meinsame Drainkontakte realisiert sind.

6. Komplementäres Transistorpaar nach Anspruch 1 oder An spruch 2, dadurch gekennzeichnet, daß die Halbleiter schichten an mindestens einer Stelle neben dem oberen Transistor entfernt sind und dort ein Sourcekontakt zum Kanal des unteren Transistors realisiert ist, und daß ein Sourcekontakt zum Kanal des oberen Transistors vorgesehen ist, jedoch keine Verbindung zum Kanal des unteren Tran sistors aufweist.

7. Komplementäres Transistorpaar nach Anspruch 6, dadurch gekennzeichnet, daß der Sourcekontakt zum Kanal des obe ren Transistors in einem Bereich der Struktur erfolgt, der oberhalb und gegebenenfalls innerhalb eines von einem Hilfsgate zumindest teilweise umgrenzten Bereich der un tersten Lage der Schichtfolge erfolgt.

8. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß der untere Transistor als p-Kanaltransistor realisiert ist.

9. Komplementäres Transistorpaar nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der untere Transistor als n-Kanaltransistor realisiert ist.

10. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß es mittels Verbindungshalbleitern realisiert ist und eine Schicht folge aufweist, die eine Kombination von Halbleiter schichten mit kleinerer Bandlücke und Halbleiterschichten von größerer Bandlücke darstellt.

11. Komplementäres Transistorpaar nach Anspruch 10, dadurch gekennzeichnet, daß die Verbindungshalbleiter Halbleitern der Gruppe III-IV, der Gruppe IV oder der Gruppe II/IV angehören.

12. Komplementäres Transistorpaar nach Anspruch 11, dadurch gekennzeichnet, daß das gewählte Materialsystem aus fol gender Gruppe gewählt ist: AlGaAs/GaAs, AlGaAS/InGaAs, AlInAs/GaInAs, AlInAsSb/GaInAsSb, AlInAsP/GaInAsP, GaAlN/GaInN, ZnSe/CdTe.

13. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß es aus Dia mant/Standardhalbleitern (Si, Ge, Ga, As, InP etc.) be steht.

14. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, gekennzeichnet durch mindestens die fol genden Halbleiterschichten auf einem geeigneten Substrat:

a) einer hochdotierten p-Schicht, die den Gatebereich des unteren Transistors bildet,
b) eine Barriere aus intrinsischem Material mit einer größeren Bandlücke,
c) eine verhältnismäßig dünne Schicht aus einem Material mit einer kleineren Bandlücke, die einen Loch-Quantentopf bildet,
d) eine p-dotierte Schicht, um Löcher für den durch die Schicht nach Merkmal c) erzeugten Loch-Quantentopf zur Verfügung zu stellen, um den p-leitenden Kanal des un tersten Transistors zu bilden,
e) eine im Vergleich zu der Barriere nach Merkmal b)dickere Schicht eines undotierten Materials mit ei ner größeren Bandlücke,
f) eine verhältnismäßig dünne Schicht eines Materials mit einer kleineren Bandlücke, um einen Elektronen-Quanten topf zu bilden,
g) eine n-dotierte Schicht eines Materials mit größerer Bandlücke, um Elektronen für den durch den Elektronen-Quanten topf der Schicht nach Merkmal f) gebildeten n-Kanal zur Verfügung zu stellen und
h) eine Barriere aus intrinsischem Material mit größerer Bandlücke.

15. Komplementäres Transistorpaar nach Anspruch 14, gekenn zeichnet durch eine intrinsische Spacerschicht aus Mate rial mit größerer Bandlücke, die zwischen der Schicht nach Merkmal d) und der Schicht nach Merkmal c) angeordnet ist.

16. Komplementäres Transistorpaar nach Anspruch 14 oder 15, gekennzeichnet durch j) eine Spacerschicht aus Material mit größerer Bandlücke, die zwischen der Schicht nach Merkmal g) und der Schicht nach Merkmal f) angeordnet ist.

17. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche 14, 15 oder 16, gekennzeichnet durch k) ei ne n-dotierte Schicht, die im mittleren Bereich der Bar riere nach Merkmal b) angeordnet ist, um eine günstige Krümmung der Bandkanten in diesem Bereich zu erreichen.

18. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche 14 bis 17, gekennzeichnet durch 1) eine n-dotierte Schicht im Bereich der Schicht nach Merkmal e) benachbart zur Schicht nach Merkmal f).

19. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche 14 bis 18, gekennzeichnet durch m) eine Spacerschicht aus intrinsischem Material mit größerer Bandlücke zwischen der Schicht nach Merkmal f) und der Schicht nach Merkmal g).

20. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche 1 bis 13, gekennzeichnet durch mindestens folgende Halbleiterschichten auf einem geeigneten Substrat:

a) eine hochdotierte, den Gatebereich des unteren Transi stors bildende p-Schicht,
b) eine Barriere aus intrinsischem Material mit einer größeren Bandlücke,
c) in der Barriere nach Merkmal b) eine p-dotierte Schicht,
d) eine im wesentlichen undotierte, im Vergleich zu der Barriere nach Merkmal b) relativ dicke Schicht eines Halbleitermaterials mit kleinerer Bandlücke, wobei der Übergang zwischen der Schicht nach Merkmal b) und der Schicht nach Merkmal d) einen Heteroübergang bildet, der den p-Kanal des unteren Transistors darstellt,
e) eine Barriere aus Material mit einer größeren Bandlüc ke, die mit der Schicht nach Merkmal d) einen Hetero übergang bildet, der den n-Kanal darstellt und
f) eine n-dotierte Schicht innerhalb der Barriere nach Merkmal e), die Elektronen für den n-Kanal zur Verfü gung stellt.

21. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche 13 bis 20, dadurch gekennzeichnet, daß die Schichtfolge bezogen auf das Substrat umgekehrt ist, so daß sich der n-Kanal benachbart zum Substrat befindet.

22. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche in Form eines Inverters, dadurch gekenn zeichnet, daß die Gatebereiche der beiden Transistoren miteinander verbunden sind und den Signaleingang bilden, daß die Drainbereiche der beiden Transistoren miteinander verbunden sind und den Signalausgang bilden und daß die zwei Sourcebereiche der beiden Transistoren an die nega tive Versorgungsspannung bzw. an die positive Versor gungsspannung angeschlossen bzw. anschließbar sind.

23. Komplementäres Transistorpaar nach einem der vorhergehen den Ansprüche, gekennzeichnet durch die Kombination mit mehreren gleichartigen komplementären Transistorpaaren auf einem gemeinsamen Chip.

24. Verfahren zur Herstellung der Grundstruktur eines komple mentären Transistorpaares durch Aufwachsen einer Folge von Halbleiterschichten auf ein Substrat, gekennzeichnet durch folgende Schritte in der angegebenen Reihenfolge, gegebenenfalls mit zusätzlichen Zwischenschritten:

A. Ausbildung einer unteren, einen Gatebereich umfassen den Schicht,
B. Ausbildung einer isolierenden Schicht benachbart zum Gatebereich,
C. Ausbildung einer einen p-Kanal umfassenden Schicht be nachbart zur isolierenden Schicht nach Schritt B.,
D. Ausbildung einer isolierenden Schicht benachbart zum p-Kanal nach Schritt C.,
E. Ausbildung einer einen n-Kanal umfassenden Schicht be nachbart zur isolierenden Schicht nach Schritt D.,
F. Ausbildung einer isolierenden Schicht benachbart zu der den n-Kanal umfassenden Schicht nach Merkmal E. und
G. Ausbildung eines oberen Gatebereiches benachbart zur isolierenden Schicht nach Merkmal F.

25. Verfahren zur Herstellung eines komplementären Transi storpaares, gekennzeichnet durch folgende Schritte:

A. Anbringung einer hochdotierten Schicht auf einem Substrat bzw. auf einer Ausgangsstruktur,
B. Behandlung dieser hochdotierten Schicht, um sie bis auf einen Gatebereich oder mehrere erwünschte Gatebe reiche isolierend zu gestalten,
C. Aufwachsen einer Barriere in einem Material mit einer größeren Bandlücke auf der hochdotierten Schicht,
D. Aufbringen einer Schicht eines Halbleitermaterials mit kleinerer Bandlücke auf die Barriere des Schrittes C., um einen Loch-Quantentopf zu bilden, der den p-Kanal des unteren Transistors darstellt,
E. Aufwachsen einer Spacerschicht aus einem Halbleiterma terial einer größeren Bandlücke auf die Loch-Quantentopfschicht des Verfahrensschrittes D.,
F. Anbringen einer p-dotierten Schicht auf die Spacer schicht des Verfahrensschrittes E.,
G. Anbringen einer Barriere aus einem Halbleitermaterial mit größerer Bandlücke auf der dotierten Schicht gemäß dem Verfahrensschritt F.,
H. Anbringen einer vergleichsweise dünnen Schicht eines Halbleitermaterials mit kleinerer Bandlücke auf die Barriere gemäß Verfahrensschritt G., um einen Elektro nen-Quantentopf zu bilden, der den n-Kanal des oberen Transistors darstellt,
I. Anbringen einer Spacerschicht eines Halbleitermateri- als mit größerer Bandlücke auf die Quantentopfschicht des Verfahrensschrittes H.,
J. Anbringen einer n-dotierten Schicht auf die Spacer schicht gemäß Verfahrensschritt I.,
K. Anbringen einer Schicht eines Halbleitermaterials mit größerer Bandlücke auf die n-dotierte Schicht des Ver fahrensschrittes LT.,
L. Ausbildung eines Gatebereiches bzw. Gatekontaktes auf die Barriereschicht des Verfahrensschrittes K. sowie
M. Vorsehung von jeweiligen Source- und Drainkontakten zu dem p-Kanal des oberen Transistors und dem n-Kanal des unteren Transistors.

26. Verfahren zur Herstellung eines komplementären Transi storpaares, gekennzeichnet durch folgende Schritte:

A. Anbringung einer hochdotierten Schicht auf einem Substrat bzw. auf einer Ausgangsstruktur,
B. Behandlung dieser hochdotierten Schicht, um sie bis auf einen Gatebereich oder mehrere erwünschte Gatebe reiche isolierend zu gestalten,
C. Aufwachsen einer Barriere in einem Material mit einer größeren Bandlücke auf der hochdotierten Schicht,
D. Vorsehen einer p-dotierten Schicht im Bereich der dem Substrat abgewandten Seite der Barrierenschicht gemäß Verfahrensschritt C.,
E. Aufwachsen einer im Vergleich zur Barriere nach Schritt C. dicken Schicht eines weiteren Halbleiterma terials mit kleinerer Bandlücke auf die Barriere schicht des Verfahrensschrittes B., um einen, den p-Kanal des unteren Transistors darstellenden Hetero übergang zu bilden,
F. Aufwachsen einer Schicht eines weiteren Halbleiterma terials mit größerer Bandlücke auf die Schicht gemäß Verfahrensschritt E., um einen, den n-Kanal darstel lenden Heteroübergang zu bilden,
G. Vorsehen einer dotierten Schicht im Bereich der Bar rierenschicht nach Verfahrensschritt F., um Elektronen für den durch den Heteroübergang gebildeten n-Kanal zur Verfügung zu stellen,
H. Ausbildung eines Gatebereiches bzw. Gatekontaktes auf die Barriereschicht des Verfahrensschrittes F. sowie
I. Vorsehung von jeweiligen Source- und Drainkontakten zu dem p-Kanal des oberen Transistors und dem n-Kanal des unteren Transistors.

27. Verfahren nach einem der Ansprüche 24 bis 26, dadurch ge kennzeichnet, daß die Schichtfolge umgekehrt ausgebildet wird, so daß der n-Kanal benachbart zum Substrat bzw. zur Ausgangsstruktur angeordnet ist.

28. Verfahren nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß auf einem Substrat mehrere Ga tebereiche in der leitfähigen Schicht gemäß Verfahrens schritt A ausgebildet werden, daß nach dem Aufwachsen der Struktur durch selektives Ätzen eine entsprechende Mehr zahl von komplementären Transistorpaaren auf dem gleichen Substrat erzeugt werden, die nach einem vorgesehenen Mu ster von Leiterbahnen miteinander verbunden werden, um einen integrierten Schaltkreis mit mehreren gleicharti gen, jedoch gegebenenfalls andersartig geschalteten, kom plementären Transistorpaaren zu erzeugen, wobei nicht al le Source-, Drain- und Gatebereiche jeweils direkt kon taktiert werden, sondern über geeignete Leiterbahnen mit einander und mit entsprechenden Kontakten des Schaltkrei ses verbunden werden können.