DE19653470A1 - Verfahren und Anordnung zur Taktrückgewinnung aus einem Digitalsignal - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine aus einer Phasenregelschleife bestehende Anordnung zur Taktrückgewinnung aus einem Digitalsignal.

Phasenregelschleifen zum Anpassen der Frequenz eines Lokalos­ zillators an die Frequenz eines Bezugssignals sind allgemein bekannt und u. a. in Tietze/Schenk, Halbleiterschaltungstech­ nik, 5. Aufl. 1980, Abschnitt 26.4 auf den Seiten 701 bis 703 unter der Bezeichnung Nachlaufsynchronisation (PLL) beschrie­ ben.

Bei der Taktrückgewinnung aus Digitalsignalen, insbesondere aus PCM30-Signalen oder PCM24-Signalen, können durch die Vorgeschichte eines solchen Digitalsignales, aus dem der Takt rückgewonnen werden soll, Störungen auftreten. Digitale Signale durchlaufen oft Übertragungssysteme, deren Takt sich nicht vom Takt des zu übertragenden Signals ableitet. Solche Übertragungssysteme sind beispielsweise plesiochrondigitalhierarchische Systeme, die auch PDH-Systeme genannt werden oder synchrondigitalhierarchische Systeme, die auch SDH-Systeme genannt werden. Um Datenverlust zu vermeiden wird in solchen Systemen im Übertragungskanal die mittlere Datenrate durch Stopfvorgänge an die Eingangsdatenrate des zu übertragenden Signals angepaßt. Am Ausgang des Übertragungssystems liegt dann das übertragene Signal mit der gleichen mittleren Datenrate vor wie am Eingang. Die Phase eines aus diesem Signal abgeleiteten Taktes unterliegt jedoch zeitlich den Schwankungen die abhängig von der Höhe ihrer Schwankungsfrequenz mit Jitter bezeichnet werden, wenn die Schwankungsfrequenz mehr als 10 Hz beträgt oder als Wander bezeichnet werden, falls die Schwankungsfrequenz weniger als 10 Hz beträgt. Bei der Verarbeitung von Digitalsignalen oder bei der weiteren Übertragung können Jitter oder Wander störende Einflüsse haben. Insbesondere die Taktrückgewinnung aus einem mit Jitter oder mit Wander behafteten Digitalsignal treten bei Verwendung üblicher Phasenregelschleifen Frequenz­ schwankungen auf.

Wenn eine sehr träge Phasenregelschleife zur Taktrückgewinnung eingesetzt wird, wird der Einfluß von Jitter auf das Taktsignal stark gedämpft, sofern die Schwankungsfrequenz oberhalb der Grenzfrequenz der Phasenregelschleife liegt. Der Einfluß von Wander auf das Taktsignal kann üblicherweise nicht ausreichend unterdrückt werden, da die Grenzfrequenz einer Phasenregelschleife nicht beliebig niedrig gewählt werden kann. Eine sehr niedrige Grenzfrequenz führt nämlich zu extrem langen Synchro­ nisationseinschwingvorgängen. Wird die Grenzfrequenz der Pha­ senregelschleife zu niedrig gewählt, so können auch durch Alterung der Taktquelle oder durch Temperaturschwankungen bedingte Frequenzschwankungen nicht ausreichend ausgeregelt werden, so daß die Taktquelle aufgrund eigener Einflüsse Wander erzeugt.

Aufgabe der Erfindung ist es, eine Möglichkeit zur Taktrückgewinnung aus einem Digitalsignal anzugeben, bei der durch Stopfvorgänge bedingte niederfrequente Schwankungen des Digitalsignals berücksichtigt werden können.

Diese Aufgabe löst die Erfindung durch ein Verfahren, bei dem unter Verwendung einer Phasenregelschleife die Phasenabweichung zwischen dem Digitalsignal und einem Ausgangssignal eines Oszillators ermittelt wird und ein Schleifenregler in Abhängigkeit von der ermittelten Phasenabweichung den Oszillator ansteuert, um diese zu minimieren, wobei erfindungsgemäß durch Stopfvorgänge im Digitalsignal (In) bedingte Phasenabweichungen detektiert werden und der durch Stopfvorgänge bedingte Anteil an der dem Schleifenregler zuzuführenden Phasenabweichung minimiert wird.

Außerdem wird die Aufgabe gelöst durch eine Phasenregel­ schleife mit einem Oszillator einstellbarer Frequenz zum Abgeben eines Ausgangssignals, mit einem Detektor zum Ermitteln der Phasenabweichung zwischen dem Digitalsignal und dem Ausgangssignal, mit einem Stopfdetektor zum Detektieren von durch Stopfvorgänge im Digitalsignal bedingten Phasenabweichungen und mit einem Schleifenregler zum - Ansteuern des Oszillators in Abhängigkeit von der ermittelten Phasenabweichung, um diese zu minimieren. Darüber hinaus ist in einer erfindungsgemäßen Phasenregelschleife ein Kompensator vorgesehen, um den durch Stopfvorgänge bedingten Anteil an der dem Schleifenregler zuzuführenden Phasenabweichung zu minimieren.

Die Erfindung macht sich die Erkenntnis zunutze, daß innerhalb eines Übertragungssystems nur eine bestimmte Art von Stopfvorgängen möglich ist und daß jede Stopfvorgangsart zu einer zuordenbaren Phasenverschiebung führt. Ein Stopfdetektor beobachtet folglich den Verlauf der Phasendifferenz am Ausgang des Phasendetektors einer erfindungsgemäßen Phasenregelschleife und trifft aus dem Verhalten von aufeinanderfolgenden Phasendifferenzwerten Entscheidungen darüber, wann welche Stopfvorgänge in einem vorhergehenden Übertragungssystem vorgenommen worden sind. Hierzu kennt der Stopfdetektor vorzugsweise die in dem vorhergehenden Übertragungssystem prinzipiell möglichen Stopfvorgänge bzw. die aufgrund solcher Stopfvorgänge auftretenden Phasendifferenzveränderungen. Bei gängigen Übertragungssystemen wird entweder bitweise, wie z. B. in PDH- Systemen oder oktettweise, wie z. B. in SDH-Systemen gestopft. Diese Stopfvorgänge führen prinzipiell zu sprungartigen Phasenänderungen, während aufgrund von Temperaturdrift und Alterung auftretende Phasenänderungen eine sehr niedrige Schwankungsfrequenz haben. Der Stopfdetektor kann abhängig von der Kenntnis möglicher Stopfvorgänge in vorangegangenen Übertragungssystemen und abhängig von der Kenntnis anderer im System vorhandener Wander-Quellen und Jitter-Quellen optimiert werden.

Unter anderem abhängig von der Art der möglichen vorangegangenen Stopfvorgänge kann es erforderlich sein, daß der Stopfdetektor das Verhalten aufeinanderfolgender Phasendifferenzwerte am Ausgang des Phasendetektors über längere Zeit, d. h. über mehrere Abtastzeitpunkte hin beobachtet.

In diesem Fall sieht eine bevorzugte Ausgestaltungsform eines erfindungsgemäßen Verfahrens vor, dem Phasendetektor eine Verzögerungsschaltung nachzuschalten und eine Kompensation des durch einen Stopfvorgang bedingten Anteils der Phasenabweichung um eine bestimmte Anzahl von Abtasttaktzyklen verzögert an einem entsprechend verzögerten Signal zu kompensieren.

Wenn der Detektor zum Ermitteln der Phasenabweichung zwischen dem Eingangsdigitalsignal und dem Ausgangssignal des Oszillators sowohl die Phasendifferenz, als auch die Frequenzabweichung detektieren kann, ist eine entsprechende Phasenregelschleife geeignet, sowohl Wander- als auch Jitter- Einflüsse auszugleichen.

Der Kompensator zum Minimieren des durch Stopfvorgänge bedingten Anteils der Phasenabweichung erzeugt, sobald der Stopfdetektor ihm einen Stopfvorgang meldet, einen Korrekturwert mit dem zu diesem Stopfvorgang gehörenden Phasenhub und umgekehrten Vorzeichen und überlagert diesen Korrekturwert der ermittelten Phasenabweichung. In einer Phasenregelschleife mit Verzögerungsglied überlagert der Kompensator den Korrekturwert dem am Ausgang des Verzögerungsgliedes vorliegenden Phasenhub. In einer besonders günstigen Ausgestaltungsform der Erfindung wird dieser Korrekturwert auch den Phasenabweichungen nachfolgender Abtastvorgänge überlagert, jedoch jeweils mit reduziertem Betrag. Der Korrekturwert wird demnach zeitabhängig reduziert, bis er wieder zu Null wird. Eine solche zeitliche Reduktion des Korrekturwertes führt dazu, daß die mittlere Frequenz von Signalen auch dann richtig erfaßt wird, wenn Stopfvorgänge bevorzugt mit demselben Vorzeichen auftreten. Der zeitliche Verlauf des Reduzierens des Korrekturwertes wird so langsam gewählt, daß eine geforderte Frequenzgenauigkeit des Taktsignales auch während eines Korrekturvorganges eingehalten wird. Tritt während eines solchen über mehrere Abtastzeitpunkte ausgeführten Korrekturvorganges ein weiterer Stopfvorgang auf, so werden die zeitlichen Verläufe der Korrekturwerte vorzugsweise linear addiert.

Durch Anwendung eines erfindungsgemäßen Verfahrens zur Taktrückgewinnung aus einem Digitalsignal wird es u. a. ermöglicht, zum Anbinden von Basisstationen an die Netzkomponenten eines Mobilfunknetzes PCM30-Verbindungen oder PCM24-Verbindungen transparent zu betreiben, selbst wenn solche Verbindungen über SDH-Netze geführt sind.

Nachstehend wird die Erfindung unter Bezugnahme auf die Figur eines Ausführungsbeispieles näher erläutert.

Die Figur zeigt das Blockschaltbild einer erfindungsgemäßen Phasenregelschleife.

Die Figur zeigt eine Phasenregelschleife mit einem Oszillator 3 mit einstellbarer Frequenz zum Abgeben eines Ausgangssignals Out, mit einem Detektor 4 zum Ermitteln der Phasenabweichung zwischen dem Digitalsignal In und dem Ausgangssignal Out und mit einem Schleifenregler 5 zum Ansteuern des Oszillators 3. Der Detektor 4 zum Ermitteln der Phasenabweichung ist hierbei als Frequenz- und Phasendetektor ausgestaltet, wird nachstehend jedoch als Phasendetektor 4 bezeichnet. Die am Ausgang 10 des Phasendetektors 4 bereitgestellte Phasenabweichung wird von einem Stopfdetektor 6 auf für vorangegangene Stopfvorgänge signifikante Phasenänderungen überwacht. Der Stopfdetektor 6 meldet erfaßte Stopfvorgänge sowie die diesen zuzuordnenden Phasensprünge an eine Steuereinheit 7 eines Kompensators 7, 9. Außerdem wird das am Ausgang 10 des Phasendetektors 4 bereitgestellte, jeweils eine Phasenabweichung dargestellende Signal über eine Verzögerungsschaltung 8 verzögert und dann einer Vorrichtung 9 zum Überlagern von Signalen zugeführt. In dieser Vorrichtung 9 zum Überlagern von Signalen, die Teil des Kompensators ist, wird ein von der Steuereinheit 7 des Kompensators bereitgestelltes Korrektursignal dem Ausgangssignal der Verzögerungsschaltung 8 mit negativem Vorzeichen überlagert. Das hieraus resultierende Signal dient als Eingangsgröße des Schleifenreglers 5. Der Schleifenregler 5, der auch Schleifenfilter genannt wird, liefert abhängig von dieser Eingangsgröße eine Stellgröße zum Einstellen des Oszillators 3.

Nachstehend werden Dimensionsvorschriften für eine einfache typische Realisierungsform einer erfindungsgemäßen Phasenregelschleife gemäß Fig. 1 angegeben. Die Phasenregelschleife wird als zeitdiskrete Regelung mit einer Abtastrate von 1 Hz betrieben. Das Digitalsignal In wird durch in der Figur nicht dargestellte lineare Vorfilterung gemäß dem Abstasttheorem von Schwankungsfrequenzanteilen von mehr als 0,5 Hz weitgehend befreit am Eingang 1 des Phasendetektors 4 eingespeist. Am Eingang 2 des Phasendetektors 4 wird das Ausgangssignal Out des Oszillators 3 eingespeist. Der Stopfdetektor 6 berechnet die Differenz zwischen dem aktuellen Abtastwert am Phasendetektorausgang 4 und dem um eine Sekunde zurückliegenden Abtastwert. Diese Differenz wird auf ganzzahlige Vielfache einer Bitdauer UI (Unit Intervall) derart gerundet, daß der verbleibende Rest größer oder gleich -0,5 UI oder kleiner als 0,5 UI ist. Bei einem PCM30-Signal ist ein Ui beispielsweise (1/2048) ms. Der gerundete, ganzzahlige Wert der Phasenabweichung stellt die Zahl und das Vorzeichen der festgestellten Bitstopfvorgänge dar und wird dem Kompensator 7, 9 mitgeteilt. Hierbei werden die bei SDH-Geräten auftretenden TU-12-Pointeränderungen als Oktettstopfen erkannt, also als acht gleichzeitige Bitstopfvorgänge, und auf gleiche Weise wie einzelne Bitstopfvorgänge behandelt.

Die Steuerung 7 des Kompensators 7, 9 verwendet bei einem ersten Korrekturvorgang den gerundeten, ganzzahligen Wert der von dem Stopfdetektor 6 mitgeteilten Phasenabweichung mit umgekehrtem Vorzeichen als Korrekturwert. Daraufhin wird der Betrag des Korrekturwertes linear um 1 µs pro 1000 s und pro Bitstopfvorgang zeitlich reduziert. Demnach wird die Frequenzgenauigkeit der Taktwelle durch den Korrekturvorgang um nicht mehr als ± 1 × 10⁹ pro Bitstopfvorgang beeinträchtigt. In SDH-Systemen mit Oktett-Stopfvorgängen führt dies dann zu einem maximalen relativen Frequenzfehler von ± 8 × 10⁹.

Wird das Schleifenfilter 5 als Proportionalregler dimensioniert, so ergibt sich der Kehrwert der Zeitkonstanten der Phasenregelschleife, nämlich 2 π multipliziert mit der Grenzfrequenz, als Produkt der Steilheit des Phasendetektors 4, des Proportionalgliedanteils des Schleifenfilters 5 und der Taktquellenabstimmsteilheit des Oszillators 3. Der maximale Frequenzfehler des Ausgangstaktes Out ergibt sich aus der maximal auftretenden Phasenänderung (nach der Korrektur, also am Eingang des Schleifenreglers 5) und der Zeitkonstante. Eine Zeitkonstante der Phasenregelschleife von 25 s, die einer Grenzfrequenz von ca. 6 mHz entspricht, erhält man folglich eine durch nach der Korrektur verbleibende Phasenänderungen bedingte Frequenzgenauigkeit von ± 1 × 10⁸.

Wird der Schleifenregler 5 gemäß dem vorstehend beschriebenen Ausführungsbeispiel als PI-Regler ausgestaltet, so beeinträchtigt eine zusätzliche Einführung eines Integrators die Dimensionierung des Proportionalgliedes des Schleifenfilters in erster Näherung nicht.

Wenn vorstehend die Erfindung unter Bezugnahme auf eine Phasenregelschleife mit Verzögerungsglied beschrieben worden ist, so ist doch klar, daß eine solche Phasenregelschleife auch ohne Verzögerungsschaltung, also mit einer Verzögerungszeit von Null realisiert werden kann, da die Entscheidung des Stopfdetektors 6 jeweils für den aktuellen am Ausgang 10 des Phasendetektors 4 bereitgestellten Abtastwert gültig ist und die Korrektur somit sofort durchgeführt werden kann.

Claims (12)

1. Verfahren zur Taktrückgewinnung aus einem Digitalsignal (In) unter Verwendung einer Phasenregelschleife, wobei die Phasenabweichung zwischen dem Digitalsignal (In) und einem Ausgangssignal (Out) eines Oszillators (3) ermittelt wird und ein Schleifenregler (5) in Abhängigkeit von der ermittelten Phasenabweichung den Oszillator (3) ansteuert, um diese zu minimieren, gekennzeichnet durch das Detektieren von durch Stopfvorgänge im Digitalsignal (In) bedingten Phasenabweichungen und durch Minimieren des durch Stopfvorgänge bedingten Anteils an der dem Schleifenregler (5) zuzuführenden Phasenabweichung.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sowohl die Phasenabweichung als auch eine Frequenzabweichung zwischen dem Digitalsignal (In) und dem Ausgangssignal (Out) des Oszillators (3) ermittelt werden.

3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zum Detektieren von durch Stopfvorgänge im Digitalsignal (In) bedingten Phasenabweichungen mehrere aufeinanderfolgend ermittelte Phasenabweichungen ausgewertet werden.

4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf das Detektieren einer durch einen Stopfvorgang bedingten Phasenabweichung hin der ermittelten Phasenabweichung ein Korrekturwert mit einem diesem Stopfvorgang zugehörigen Phasenhub und umgekehrtem Vorzeichen überlagert wird und dieser korrigierte Wert der Phasenabweichung dem Schleifenregler (5) zugeführt wird.

5. Verfahren nach einem der vorangehenden Ansprüche, gekenn­ zeichnet durch Verzögern der ermittelten Phasenabweichung in einer Verzögerungseinrichtung (8).

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Korrekturwert zeitabhängig reduziert wird.

7. Anordnung zur Taktrückgewinnung aus einem Digitalsignal (In), bestehend aus einer Phasenregelschleife mit einem Oszillator (3) mit einstellbarer Frequenz zum Abgeben eines Ausgangssignals (Out), mit einem Detektor (4) zum Ermitteln der Phasenabweichung zwischen dem Digitalsignal (In) und dem Ausgangssignals (Out), und mit einem Schleifenregler (5) zum Ansteuern des Oszillators (3) in Abhängigkeit von der ermittelten Phasenabweichung, um diese zu minimieren, gekennzeichnet durch einen Stopfdetektor (6) zum Detektieren von durch Stopfvorgänge im Digitalsignal (In) bedingten Phasenabweichungen, und durch einen Kompensator (7, 9), um den durch Stopfvorgänge bedingten Anteil an der dem Schleifenregler (5) zuzuführenden Phasenabweichungen zu minimieren.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Detektor zum Ermitteln der Phasenabweichung auch zum Ermitteln einer Frequenzabweichung vorgesehen ist.

9. Anordnung nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, daß der Stopfdetektor (6) durch Stopfvorgänge im Digitalsignal (In) bedingte Phasenabweichungen durch Auswerten mehrerer aufeinanderfolgend ermittelter Phasenabweichungen detektiert.

10. Anordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Kompensator (7, 9) auf das Detektieren einer durch einen Stopfvorgang bedingten Phasenabweichung hin der ermittelten Phasenabweichung als Korrekturwert einen diesem Stopfvorgang zugehörigen Phasenhub mit umgekehrtem Vorzeichen überlagert.

11. Anordnung nach einem der Ansprüche 7 bis 10, gekennzeichnet durch eine Verzögerungseinrichtung (8), um die ermittelte Phasenabweichung verzögert dem Kompensator (7, 9) zuzuführen.

12. Anordnung nach Anspruch 11, gekennzeichnet durch ein zeitabhängiges Reduzieren des Korrekturwerts durch den Kompensator (7, 9).