DE19639680C2

DE19639680C2 - Verfahren zum schnellen Anzeigen von großen Datensätzen, die von digitalen Speicheroszilloskopen und Logikanalysatoren zurückgewonnen werden

Info

Publication number: DE19639680C2
Application number: DE19639680A
Authority: DE
Inventors: Matthew S Holcomb; Michael L Beyers
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1996-02-27
Filing date: 1996-09-26
Publication date: 2001-02-22
Anticipated expiration: 2016-09-27
Also published as: DE19639680A1; US5790133A; JPH09236622A

Description

Diese Erfindung bezieht sich auf digitale Oszilloskope und Logikanalysatoren und insbesondere auf ein Verfahren zum schnellen Anzeigen von großen Datensätzen, die von digitalen Speicheroszilloskopen und Logikanalysatoren wiedergewonnen werden. Eine Schaltung zum Implementieren des Verfahrens ist ebenfalls offenbart.

Ein erstes Problem bei gegenwärtigen digitalen Speicher oszilloskopen und Logikanalysatoren besteht darin, daß sie Datensätze viel schneller erfassen und speichern können, als sie dieselben anzeigen können.

Gegenwärtig verfügbare A/D-Wandler (A/D = Analog/Digital) können ein Signal mit einer Rate von mehreren Gigaabtast werten pro Sekunde abtasten. Gegenwärtig verfügbare Video prozessoren können diese Abtastwerte lediglich mit einer Rate von mehreren Megaabtastwerten pro Sekunde verarbeiten. Es wird beispielsweise ein Oszilloskop mit einem A/D-Wand ler, der mit der Rate von 1 Gigaabtastwert pro Sekunde ab tastet, ein Speicher, ein Videoprozessor, der mit einer Rate von 2 Megaabtastwerten pro Sekunde arbeitet, und eine Daten satzgröße von 1 Megaabtastwert betrachtet (siehe Fig. 6). Ein solches Oszilloskop kann Datensätze mit einer Rate von 1.000 Datensätzen pro Sekunde erfassen und im Speicher spei chern, wobei dasselbe diese Datensätze jedoch lediglich mit einer Rate von 2 Datensätzen pro Sekunde verarbeiten und videomäßig anzeigen kann. Die resultierende Differenz zwi schen den Erfassungs- und den Anzeigeraten ist ein sehr wichtiges Problem.

Die US-5 255 365 beschreibt ein Verfahren und eine Vorrich tung, die eine Datenverdichtung von zeitseriellen Daten für eine Anzeige auf einem Digitaloszilloskop durchführt, wenn die Auflösung M des Anzeigebildschirms viel kleiner als die Anzahl der Datenpunkte N ist. Alle extremen Datenauslenkun gen werden angezeigt, wobei die Form des ursprünglichen Si gnals im wesentlichen erhalten bleibt.

Mehrere Lösungen wurden für dieses Problem vorgeschlagen. Eine erste Lösung besteht darin, die Anzahl von angezeigten Abtastwerten auf eine relativ kleine Anzahl, üblicherweise 500, zu begrenzen. Diese Lösung ergibt eine schnellere An zeigerate, dieselbe begrenzt jedoch künstlich die Abtastrate auf die Verarbeitungsrate. Eine begrenzte Abtastrate wird es jedoch zulassen, daß viele Signal-Störspitzen unerfaßt blei ben.

Eine zweite Lösung besteht darin, einem Benutzer eine unab hängige Steuerung sowohl über die Aktualisierungsrate als auch über die Datensatzlänge zu geben. Ein Benutzer kann dann bestimmen, welches Attribut am wichtigsten ist, z. B. eine hohe Aktualisierungsrate oder eine lange Datensatz länge. Alternativ kann ein Benutzer beide opfern, um eine optimale Kombination zu erreichen. Es ist jedoch unmöglich, sowohl eine hohe Aktualisierungsrate als auch eine lange Datensatzlänge zu erreichen.

Eine weitere Lösung betrifft die Verwendung eines Datenre duktionsalgorithmus, wie z. B. einer "Spitzenerfassung". Ein Spitzenerfassungsalgorithmus teilt ein Signal in Zeitinter valle. Für jedes Zeitintervall werden Abtastwerte in der Form eines Minimal/Maximal-Paars gespeichert. Somit kann ein Spitzenerfassungsdatensatz mit 500 Paaren verwendet werden, um schnell die Höhepunkte (oder Störspitzen) eines sehr großen Datensatzes anzuzeigen. Wenn ein Datensatz jedoch auf 500 Abtastwertpaare reduziert wird, wird eine große Menge der kleinen Details, die in einem größeren Datensatz (d. h. in einem "tiefen" Datensatz von mehreren Megaabtastwerten) verfügbar sind, verloren. Als Ergebnis ist es nicht möglich, zu einem kleineren Abschnitt eines Spitzenerfassungsdaten satzes zu schwenken und denselben zu zoomen. Der Verlust der Schwenk- und Zoom-Fähigkeiten kann durch Erhöhen der Anzahl von Spitzenerfassungsabtastwertpaaren wieder wettgemacht werden. Sobald sich jedoch die Anzahl von Abtastpaaren er höht, wird die Anzeigezeit für einen Datensatz ebenfalls er höht.

Weitere Datenreduktionsalgorithmen umfassen: 1) Summieren (Mitteln aller Abtastwerte in einem gegebenen Zeitinter vall), 2) Niederfrequenzrastern (zufälliges Herausnehmen eines Abtastwerts in einem Zeitintervall), wie es in dem U.S. Patent Nr. 5,115,189, das an Holcomb erteilt wurde, beschrieben ist, das hierin durch Bezugnahme aufgenommen ist, oder 3) Spitzenerfassen (Verfolgen, ob ein Abtastwert über oder unter einer digitalen Schwelle liegt). Alle diese Kompressionsalgorithmen weisen jedoch die Probleme auf, die der Spitzenerfassung zugeordnet sind.

Ein zweites Problem, welches eine schnelle Anzeige von großen Datensätzen in Speicheroszilloskopen und Logikanaly satoren verhindert, ist die Speicherzuweisung.

Gegenwärtige Oszilloskope und Logikanalysatoren weisen zwei Speicher zum Speichern von Datensätzen auf. Datensätze wer den anfänglich in einem ersten Speicher gespeichert und dann in einen zweiten Speicher geladen. Der zweite Speicher wird verwendet, um Schwenk- und Zoom-Daten zu bewahren, da der erste Speicher mit neu erfaßten Datensätzen durchgehend überschrieben wird. Zwei Speicher sind deswegen unerwünscht, da das Lesen und Schreiben von großen Datensätzen wertvolle Verarbeitungszeit verbraucht und Videoanzeigen verlangsamt.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine schnelle Anzeige von großen Datensätzen bei digitalen Oszil loskopen und Logikanalysatoren zu erreichen.

Diese Aufgabe wird durch ein Verfahren zum Anzeigen von di gitalisierten Datensätzen nach Anspruch 1 oder 26, durch ei ne Schaltung zum Anzeigen von Datensätzen nach Anspruch 11 und durch ein digitales Speicheroszilloskop oder einen Lo gikanalysator nach Anspruch 20 gelöst.

Ein Vorteil der vorliegenden Erfindung besteht darin, daß dieselbe ein Verfahren zum schnellen Anzeigen von großen Datensätzen, die von digitalen Speicheroszilloskopen und Logikanalysatoren wiedergewonnen werden, erlaubt.

Ein weiterer Vorteil dieser Erfindung besteht darin, einen kleineren Datensatz zur unmittelbaren Anzeige und einen größeren Datensatz für anschließende Schwenk- und Zoom-An forderungen zu schaffen.

Ein weiterer Vorteil dieser Erfindung besteht darin, daß die vorher genannten Vorteile erreicht werden, ohne daß die Größe eines für das Schwenken und Zoomen verfügbaren Daten satzes wesentlich verringert wird.

Noch ein weiterer Vorteil dieser Erfindung besteht darin, daß sie die Datenübertragung von einem Speicher zu dem an deren eliminiert.

Bei dem Erreichen der vorher genannten Aufgabe und der vor her genannten Vorteile wurde ein Verfahren zum schnellen An zeigen von großen Datensätzen, die von digitalen Speicheros zilloskopen und Logikanalysatoren wiedergewonnen werden, mit folgenden Schritten geschaffen. Zuerst wird der Speicher des Oszilloskops in eine erste und in eine zweite Aufteilung un terteilt. Anschließend läuft ein digitalisierter Datensatz, der aus einem Eingangssignal erzeugt wurde, durch eine erste Datenreduktionsschaltung. Das Ausgangssignal der ersten Da tenreduktionsschaltung wird in einem ersten Abschnitt ent weder der ersten oder der zweiten Speicherunterteilung ge speichert und läuft ferner durch eine zweite Datenredukti onsschaltung. Das Ausgangssignal der zweiten Datenreduk tionsschaltung wird in einem zweiten Abschnitt entweder der ersten oder der zweiten Speicherunterteilung gespeichert und ebenfalls auf einer Videoanzeige angezeigt. Für den Spei cherunterteilungsschritt werden die obigen Schritte wieder holt, wobei die Daten abwechselnd in der ersten und der zweiten Speicherunterteilung gespeichert werden. Wenn eine Schwenk- und Zoom-Anforderung empfangen wird, wird ein An teil des Ausgangssignals, das in dem ersten Abschnitt der Speicherunterteilung gespeichert ist, in die nicht geschrie ben wird, angezeigt.

Das oben beschriebene Verfahren und die Schaltung zum Imple mentieren des Verfahrens erlauben es, daß digitale Speicher oszilloskope und Logikanalysatoren große Datensätze schnell anzeigen. Ankommende Signale werden durch mehrere Datenre duktionsschaltungen "zweifach" verarbeitet, um mindestens zwei Datensätze zu erzeugen und zu speichern. Ein kleinerer Datensatz ist für eine schnelle und unmittelbare Anzeige verfügbar. Ein größerer Datensatz ist für ein darauffolgen des Schwenken und Zoomen verfügbar. Durch Speichern von sequentiellen Datensätzen in abwechselnden Speicheruntertei lungen und durch Beseitigen von Datenübertragungen kann der größere Datensatz ebenfalls schneller betrachtet werden.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich nungen detaillierter erläutert. Es zeigen:

Fig. 1 ein Flußdiagramm eines ersten Ausführungsbeispiels eines hierin offenbarten Verfahrens;

Fig. 2 ein Blockschaltbild einer Schaltung, die das Ver fahren von Fig. 1 implementiert;

Fig. 3 ein Flußdiagramm eines zweiten Ausführungsbeispiels eines hierin offenbarten Verfahrens;

Fig. 4 ein Blockschaltbild einer Schaltung, die das Ver fahren von Fig. 3 implementiert;

Fig. 5 ein Blockschaltbild einer Schaltung, die eine Va riation eines Verfahrens von Fig. 3 implementiert; und

Fig. 6 ein Blockdiagramm, das die Probleme darstellt, die von dem hierin offenbarten Verfahren gelöst werden.

Die Schritte für ein Verfahren zum schnellen Anzeigen von großen Datensätzen, die von digitalen Speicheroszilloskopen und Logikanalysatoren 68 (welche zusammen als Signalanzeige geräte bezeichnet werden) wiedergewonnen werden, sind in Fig. 1 gezeigt. Das Verfahren kann allgemein die Schritte des Verarbeitens eines digitalisierten Datensatzes, der von einem Eingangssignal erzeugt wird, durch eine erste Datenre duktionsschaltung 10 (Fig. 2), des Speicherns eines Aus gangssignals 12 der ersten Datenreduktionsschaltung 10 in einem ersten Abschnitt 14 eines Speichers 16, des Verarbei tens des Ausgangssignals 12 der ersten Datenreduktions schaltung 10 durch eine zweite Datenreduktionsschaltung 18, des Speicherns eines Ausgangssignals 20 der zweiten Datenre duktionsschaltung 18 in einem zweiten Abschnitt 22 des Spei chers 16 und des graphischen Anzeigens des Ausgangssignals 20 der zweiten Datenreduktionsschaltung 18 umfassen.

Nach der allgemeinen Beschreibung des Verfahrens wird das Verfahren nachfolgend detaillierter beschrieben.

Bei einem ersten Ausführungsbeispiel des Verfahrens (Fig. 1 und 2) beginnt das Verfahren, sobald ein Signal in einen A/D-Wandler 24 eingegeben wird. Das Eingangssignal kann mehrere Kanäle aufweisen, wobei jedoch aufgrund der Einfach heit der Erklärung lediglich einer betrachtet wird. Vorzugs weise weist der A/D-Wandler 24 eine Abtastrate von mehreren Gigaabtastwerten pro Sekunde auf. Der Wandler 24 erzeugt ei nen digitalisierten Datensatz, der viele diskrete Abtastwer te umfaßt. Das Wandlerausgangssignal 34 kann ferner durch einen Dezimator 26 mit niedrigem Verhältnis verarbeitet wer den, bevor dieselbe in einem Abschnitt 28 eines Speichers 60 gespeichert wird (der Speicher 60 ist ein Speicher, der in der Lage ist, mehrere Megaabtastwerte zu speichern).

Das Ausgangssignal 34 des Wandlers (oder das Ausgangssignal des Dezimators 40 mit niedrigem Verhältnis) wird ebenfalls in eine erste Datenreduktionsschaltung 10 eingespeist. Die Datenreduktionsschaltung umfaßt einen Logikblock 30 und einen Dezimator 32 mit mittlerem Verhältnis. Der Dezimator 32 mit mittlerem Verhältnis liegt in dem Rückkopplungsweg des Logikblocks 30 und dient als ein Zähler zum Bestimmen des Kompressionsintervalls. Ein Abtastwert (oder ein Abtast wertpaar) wird für jedes Intervall gespeichert. Wenn die Datenreduktionsschaltung 10 vom Spitzenerfassungstyp ist, wird dieselbe Minimal/Maximal-Abtastwertpaare bilden. Wenn die Datenreduktionsschaltung 10 vom Störspitzenerfassungstyp ist, wird sie einzelne Abtastwerte speichern. Die Abtast werte (oder Abtastwertpaare), die von der Datenreduktions schaltung 10 erzeugt worden sind, werden in einem ersten Abschnitt 14 des Speichers 16 gespeichert.

Das Ausgangssignal 12 der ersten Datenreduktionsschaltung 10 wird ebenfalls in eine zweite Datenreduktionsschaltung 18 eingespeichert. Die zweite Datenreduktionsschaltung 18 ist der ersten 10 ähnlich, außer der Tatsache, daß dieselbe einen Dezimator 38 mit hohem Verhältnis umfaßt. Durch serielles Verbinden der zweiten Datenreduktionsschaltung 18 mit der ersten 10 und durch Verarbeiten derselben neben dem Ausgangssignal 12 der ersten 10 muß die zweite Datenredukti onsschaltung 18 weniger Abtastwerte verarbeiten. Als Ergeb nis läuft sie schneller und effizienter, als wenn sie direkt mit der Wandlerausgangssignal 34 verbunden sein würde. Der Logikblock 30 der zweiten Datenreduktionsschaltung 18 imple mentiert vorzugsweise den gleichen Kompressionsalgorithmus wie der Logikblock 36 der ersten 10.

Die Abtastwerte (oder Abtastwertpaare), die von der zweiten Datenreduktionsschaltung 18 erzeugt werden, werden zahlen mäßig kleiner sein als die Abtastwerte, die von der ersten Datenreduktionsschaltung 10 erzeugt werden. Dieser zweite Satz von reduzierten Daten wird als "Zweifachrate"-Daten bezeichnet. Er wurde "zweifach" durch die mehreren Datenre duktionsschaltungen 10, 18 verarbeitet. Die Zweifachraten- Daten werden in einem zweiten Abschnitt 22 des Speichers 16 gespeichert.

Es wird beispielsweise ein Oszilloskop 68 mit der Schal tungsanordnung von Fig. 2 betrachtet. Das Oszilloskop 68, das gezeigt ist, kann einen A/D-Wandler 24 mit einem Gigaab tastwert pro Sekunde, Dezimatoren mit niedrigem, mit mittle rem und mit hohem Verhältnis 26, 32, 38, die bei Verhältnis sen von 1 : 2, 1 : 8 bzw. 1 : 250 arbeiten, einen 1-Megaabtast wert-Speicher 16 und einen Videoprozessor 64 mit 2 Megaab tastwerten pro Sekunde umfassen. Es wird angenommen, daß das Oszilloskop 68 eingestellt ist, um einen Datensatz mit 1 Me gaabtastwert zu verwenden, und daß beide Logikblöcke 30, 36 programmiert sind, um Spitzenerfassungsreduktionsalgorithmen zu implementieren. Sobald ein 1-Megaabtastwert-Datensatz aus dem A/D-Wandler 24 kommt, wird er mittels des Dezimators 26 mit niedrigem Verhältnis dezimiert, wonach 500.000 Abtast werte in dem Speicherabschnitt A 28 gespeichert werden. Der 1-Megaabtastwert-Datensatz wird ferner durch eine erste Datenreduktionsschaltung 10 (die den Dezimator 32 mit dem mittleren Verhältnis 1 : 8 verwendet) gespeist. Diese Schal tung 10 erzeugt 125.000 Spitzenerfassungsabtastwertpaare (oder 250.000 einzelne Abtastwerte), welche in dem Speicher abschnitt B 14 gespeichert werden. Das Ausgangssignal der ersten Datenreduktionsschaltung 10 wird ebenfalls durch eine zweite Datenreduktionsschaltung 18 (die den Dezimator 38 mit dem hohen Verhältnis 1 : 250 verwendet, geleitet. Die zweite Datenreduktionsschaltung 18 erzeugt 500 Spitzenerfassungsab tastwertpaare (oder 1.000 einzelne Abtastwerte), welche in dem Speicherabschnitt C 22 gespeichert werden.

Somit sind zwei Sätze von Spitzenerfassungsabtastwerten in dem Speicher 16 gespeichert. Der kleinere Satz von 500 Ab tastwertpaaren wird verwendet, um eine Signalform unmittel bar anzuzeigen. Der größere Satz von 125.000 Abtastwert paaren (oder sogar der 500.000-Abtastwerte-Datensatz) ist verfügbar, falls ein Benutzer später auf einen kleineren Anschnitt einer Signalform schwenken will und denselben zoomen will.

Es ist wichtig, anzumerken, daß das Problem des schnellen Anzeigens eines großen Datensatzes gelöst ist. Der A/D- Wandler 24 mit 1 Gigaabtastwert pro Sekunde wird 1.000 Datensätze pro Sekunde erzeugen, von denen jeder einen Megaabtastwert lang ist. Wenn die Anzeigedaten 500 Mini mal/Maximal-Abtastwertpaare umfassen, kann der Videopro zessor 64, der bei 2 Megaabtastwerten pro Sekunde arbeitet, bis zu 2.000 Datensätze pro Sekunde auf der Videoanzeige 66 anzeigen. Dies ist mehr als schnell genug, um mit dem A/D- Wandler 24 Schritt zu halten.

Ferner existieren ein Datensatz von 125.000 Minimal/Maxi mal-Abtastwertpaaren und ein Datensatz von 500.000 einzelnen Abtastwerten für spätere Schwenken- und Zoomen-Anforderun gen. Bei einem alternativen Ausführungsbeispiel könnte der nicht reduzierte Datensatz mit 500.000 Abtastwerten be seitigt werden, wobei ein größerer reduzierter (z. B. durch Spitzenerfassung) Datensatz zum Schwenken und Zoomen gespei chert werden könnte.

Da der Speicher 16 von neu erfaßten Datensätzen durchgehend überschrieben wird, müssen die in dem Speicher 16 ge speicherten Daten in einen zweiten Speicher kopiert werden. Siehe dazu Fig. 6. Wenn dies nicht durchgeführt wird, können größere Schwenken- und Zoomen-Datensätze zerstört werden, bevor sie angezeigt werden. Das Kopieren von Daten von einem Speicher zu einem anderen bewirkt jedoch eine wesentliche Verzögerung. Wenn gerade ein großer Datensatz kopiert wird, ist eine große Verzögerungszeit vorhanden, bevor eine weite re Datensatzerfassung beginnen kann. Da es ein Ziel dieser Erfindung ist, große Datensätze schnell anzuzeigen, ist ein zweites bevorzugtes Ausführungsbeispiel in den Fig. 3 und 4 gezeigt, welches dieses zusätzliche Anzeigeproblem löst.

Statt des Lesens von Daten aus einem ersten Speicher und in einen zweiten wurde ein "Ping-Pong"-Speicherungsverfahren entwickelt. Bei der Ping-Pong-Speicherung wird der Speicher 16 des Oszilloskops oder des Logikanalysators zuerst in zwei Unterteilungen 42, 44 unterteilt. In jeder dieser beiden Unterteilungen 42, 44 wird der Speicher 16 ferner sektio niert, wie es weiter oben beschrieben ist. Auf diese Art und Weise werden Abschnitte AA 46, BB 48 und CC 50 sowie XX 52, YY 54 und ZZ 56 erzeugt. Zwei Speicher sind nicht nötig. Als Konsequenz werden Videoanzeigen während Speicher-Le sen/Schreiben-Operationen nicht verlangsamt. Sequentiell erfaßte Datensätze (eine Serie von Datensätzen) werden in abwechselnden Unterteilungen 42, 44 des Speichers 16 unter Verwendung von Ping-Pong-Toren A 58, B 60 und C 62 gespeichert. Jedes Tor spricht auf den Empfang eines neu digitalisierten Datensatzes an, derart, daß das Tor in der Lage ist, ab wechselnd Daten in einer Speicherunterteilung 42 oder der anderen 44 zu speichern.

Bei einer Variation des Verfahrens von Fig. 3, wie es in dem Blockschaltbild von Fig. 5 implementiert ist, könnte der Einsatz der Ping-Pong-Tore durchgeführt werden, bevor die Daten in die Datenreduktionsschaltungen 10, 18, 72, 74 ein treten. Bei dieser Anordnung würden ein einziges Ping-Pong- Tor 88 und vier Datenreduktionsschaltungen 10, 18, 72, 74 notwendig sein. Zwei der Datenreduktionsschaltungen 10, 18 würden einer Speicherunterteilung 42 zugeordnet sein, wäh rend zwei Datenreduktionsschaltungen 72, 74 der anderen Speicherunterteilung 44 zugeordnet sein würden. Die Daten würden abwechselnd durch entweder die erste 10 und die zwei te 18 Datenreduktionsschaltung oder durch die dritte 72 und die vierte 74 Datenreduktionsschaltung gespeichert.

Um die Vorteile des Einsatzes von Ping-Pong-Toren zu würdi gen, wird angenommen, daß jede Aufteilung 42, 44 eines 1-Me gaabtastwert-Speichers 16500.000 Byte umfaßt. Jede Auftei lung 42, 44 könnte einen unreduzierter Datensatz mit 250.000 Abtastwerten, einen Spitzenerfassungsdatensatz mit 125.000 Abtastwerten, der 62.500 Abtastwertpaare aufweist, und einen Spitzenerfassungsdatensatz mit 1.000 Abtastwerten, der 500 Abtastwertpaare umfaßt, speichern. Wenn ein Benutzer eine Anforderung eingibt, auf einen Abschnitt einer Signalform zu schwenken und denselben zu zoomen, sind Daten in einer Un terteilung 42, 44 verfügbar, während gerade gleichzeitig in der anderen Aufteilung 44, 42 ein neuer Datensatz gespei chert wird.

Aufgrund der obigen Beispiele ist es offensichtlich, daß ein Oszilloskop, das Zweifachraten-Datensätze anzeigt, 2.000 Da tensätze pro Sekunde anzeigen kann, wohingegen das gleiche Oszilloskop ohne die Zweifachraten-Daten lediglich zwei Da tensätze pro Sekunde anzeigen kann. Dies stellt eine 1.000 : 1-Erhöhung der Anzeigerate dar. Selbst wenn das Zwei fachraten-Oszilloskop die Ping-Pong-Speicherung verwendet, entsteht lediglich eine 4 : 1-Abnahme der Datensatzgröße, die für das Schwenken und Zoomen verfügbar ist. Da die Ping- Pong-Speicherung ferner Datenübertragungen eliminiert, wird eine Verzögerungszeit beim Zugreifen auf größere Schwenken- und Zoomen-Datensätze eliminiert, wodurch die Videoanzeige raten weiter erhöht werden.

Obwohl die Ping-Pong-Speicherung bei irgendeinem Satz von Betriebsbedingungen (selbst bei einem Oszilloskop oder einem Logikanalysator, welcher die Zweifachraten-Daten nicht im plementiert) vorteilhaft sein kann, sind die Zweifachraten- Daten speziell für Oszilloskope oder Logikanalysatoren vor teilhaft, die hohe Abtastraten und Speicher verwenden. So bald sich die Abtastrate an die Rate des Videoprozessors annähert, werden Zweifachraten-Daten nicht mehr benötigt, da der Videoprozessor schnell genug arbeitet, um die ankommen den Datensätze anzuzeigen. Eine Video-"Totzeit" ist nicht vorhanden. Wenn ein Oszilloskop oder ein Logikanalysator einen begrenzten Speicher besitzt, wird ferner ein erfaßter Datensatz bereits in kleiner Größe vorhanden sein, weshalb kein Bedarf besteht, einen noch kleineren Datensatz für eine schnelle Anzeige zu erzeugen.

Claims

1. Verfahren zum Anzeigen von digitalisierten Datensätzen, die von einem digitalen Speicheroszilloskop oder einem Logikanalysator (68) wiedergewonnen werden, mit folgen den Schritten:

a) Verarbeiten eines digitalisierten Datensatzes (34), der aus einem Eingangssignal erzeugt wird, durch eine erste Datenreduktionsschaltung (10);
b) Speichern eines Ausgangssignals (12) der ersten Da tenreduktionsschaltung (10) in einem ersten Abschnitt B (14) eines Speichers (16);
c) Verarbeiten des Ausgangssignals (12) der ersten Da tenreduktionsschaltung (10) durch eine zweite Daten reduktionsschaltung (18);
d) Speichern eines Ausgangssignals (20) der zweiten Da tenreduktionsschaltung (18) in einem zweiten Ab schnitt C (22) des Speichers (16); und
e) graphisches Anzeigen des Ausgangssignals (20) der zweiten Datenreduktionsschaltung (18).

2. Verfahren gemäß Anspruch 1, das ferner den Schritt des Speicherns des digitalisier ten Datensatzes des Schritts a) in einem dritten. Ab schnitt A (28) des Speichers (16) umfaßt, bevor derselbe durch eine der Datenreduktionsschaltungen (10, 18) ge führt wird.

3. Verfahren gemäß einem beliebigen der vorhergehenden An sprüche, das ferner folgende Schritte aufweist:

1. a') vor dem Schritt a), Unterteilen des Speichers (16) in eine erste (42) und in eine zweite (44) Untertei lung; und
2. nach dem Schritt e) Wiederholen der Schritte a)-e) mit einer Serie von digitalisierten Datensätzen (34), die von dem Eingangssignal erzeugt werden, wo bei bei ungeradzahlig numerierten Wiederholungen der Schritte der erste (48) und der zweite (50) Spei cherabschnitt Abschnitte BB, CC (48, 50) der ersten Speicherunterteilung (42) sind, während bei gerad zahlig numerierten Wiederholungen der Schritte der erste (54) und der zweite (56) Speicherabschnitt YY, ZZ Abschnitte (54, 56) der zweiten Speicheruntertei lung (44) sind.

4. Verfahren gemäß Anspruch 3, das ferner folgende Schritte aufweist:

a) graphisches Anzeigen eines Abschnitts des Ausgangssi gnals, das in dem ersten Abschnitt BB (48) der ersten Speicherunterteilung (42) gespeichert ist, immer wenn eine Schwenken- und Zoomen-Anforderung von dem digi talen Speicheroszilloskop oder dem Logikanalysator (68) während einer geradzahlig numerierten Wiederho lung der Schritte a)-e) empfangen wird; und
b) graphisches Anzeigen eines Abschnitts des Ausgangssi gnals, das in dem ersten Abschnitt YY (54) der zwei ten Speicherunterteilung (44) empfangen wird, immer wenn die Schwenken- und Zoomen-Anforderung von dem digitalen Speicheroszilloskop oder dem Logikanalysa tor (68) während einer ungeradzahlig numerierten Wie derholung der Schritte a)-e) empfangen wird.

5. Verfahren gemäß Anspruch 3 oder 4, das ferner den Schritt des Speicherns des digitalisier ten Datensatzes (34) des Schritts a) zu einem dritten Abschnitt AA, XX (46, 52) des Speichers (16) umfaßt, oh ne denselben durch eine der Datenreduktionsschaltungen (10, 18) zu verarbeiten, wobei dieser Schritt zusammen mit den Schritten a)-e) wiederholt wird, wobei bei un geradzahlig numerierten Wiederholungen der Schritte der dritte Speicherabschnitt AA (46) ein Abschnitt der er sten Speicherunterteilung (42) ist, während der dritte Speicherabschnitt XX (52) bei geradzahlig numerierten Wiederholungen der Schritte ein Abschnitt der zweiten Speicherunterteilung (44) ist.

6. Verfahren gemäß Anspruch 5, das ferner folgende Schritte aufweist:

a) graphisches Anzeigen eines Abschnitts entweder des digitalisierten Datensatzes, der in dem dritten Ab schnitt AA (46) der ersten Speicherunterteilung (42) gespeichert ist, oder des Ausgangssignals, das in dem ersten Abschnitt BB (48) der ersten Speicheruntertei lung (42) gespeichert ist, immer wenn während einer geradzahlig numerierten Wiederholung der Schritte a) -e) von dem digitalen Speicheroszilloskop oder dem Logikanalysator (68) eine Schwenken- und Zoomen-An forderung empfangen wird; und
b) graphisches Anzeigen eines Abschnitts entweder des digitalisierten Datensatzes, der in dem dritten Ab schnitt XX (52) der zweiten Speicherunterteilung (44) gespeichert ist, oder des Ausgangssignals, das in dem ersten Speicherabschnitt YY (54) der zweiten Spei cherunterteilung (44) gespeichert ist, immer wenn während einer ungeradzahlig numerierten Wiederholung der Schritte a)-e) von dem digitalen Speicheroszil loskop oder dem Logikanalysator (68) die Schwenken- und Zoomen-Anforderung empfangen wird.

7. Verfahren nach Anspruch 1, mit folgenden Schritten:

a) Unterteilen eines Speichers in eine erste und in eine zweite Unterteilung (42, 44);
b) Verarbeiten eines Datensatzes in einer Serie von di gitalisierten Datensätzen durch die erste Datenreduk tionsschaltung (10), wobei die Serie von digitali sierten Datensätzen aus einem Eingangssignal erzeugt wird;
c) Speichern eines Ausgangssignals der ersten Datenre duktionsschaltung (10) in einem ersten Abschnitt BB (48) der ersten Speicherunterteilung (42);
d) Verarbeiten des Ausgangssignals der ersten Datenre duktionsschaltung (10) durch die zweite Datenreduk tionsschaltung (18);
e) Speichern eines Ausgangssignals der zweiten Datenre duktionsschaltung (18) in einem zweiten Abschnitt CC (50) der ersten Speicherunterteilung (42);
f) graphisches Anzeigen des Ausgangssignals der zweiten Datenreduktionsschaltung (18);
g) Verarbeiten eines anderen Datensatzes in der Serie von digitalen Datensätzen durch eine dritte Datenre duktionsschaltung (72), wobei der Datensatz unmittel bar dem Datensatz des Schritts b) in der Serie von digitalisierten Datensätzen folgt;
h) Speichern eines Ausgangssignals der dritten Datenre duktionsschaltung (72) in einem ersten Abschnitt YY (54) der zweiten Speicherunterteilung (44);
i) Verarbeiten des Ausgangssignals der dritten Datenre duktionsschaltung (72) durch eine vierte Datenreduk tionsschaltung (74);
j) Speichern eines Ausgangssignals der vierten Datenre duktionsschaltung (74) in einem zweiten Abschnitt ZZ (56) der zweiten Speicherunterteilung (44);
k) graphisches Anzeigen des Ausgangssignals der vierten Datenreduktionsschaltung (74); und
l) Wiederholen der Schritte b)-k), wobei der eine Da tensatz in einer Serie von digitalisierten Datensät zen, auf den in dem Schritt b) verwiesen wird, unmit telbar dem Datensatz des Schritts g) in der Serie von digitalisierten Datensätzen nachfolgt.

8. Verfahren gemäß Anspruch 7, das ferner folgende Schritte aufweist:

a) graphisches Anzeigen eines Abschnitts des gespeicher ten Ausgangssignals der ersten Datenreduktionsschal tung (10), immer wenn von dem digitalen Speicheros zilloskop oder dem Logikanalysator (68) eine Schwen ken- und Zoomen-Anforderung während des Durchführens irgendeines der Schritte g)-k) empfangen wird; und
b) graphisches Anzeigen eines Abschnitts des gespeicher ten Ausgangssignals der dritten Datenreduktionsschal tung (72), immer wenn während des Durchführens ir gendeines der Schritte b)-f) von dem digitalen Speicheroszilloskop oder dem Logikanalysator (68) ei ne Schwenken- und Zoomen-Anforderung empfangen wird.

9. Verfahren gemäß Anspruch 7 oder 8, das ferner folgende Schritte aufweist:

1. b') Speichern des digitalisierten Datensatzes des Schritts b) in einem dritten Abschnitt AA (46) der ersten Speicherunterteilung (42), ohne denselben durch entweder die erste (10) oder die zweite (18) Datenreduktionsschaltung zu verarbeiten; und
2. g') Speichern des digitalisierten Datensatzes des Schritts g) in einem dritten Abschnitt XX (52) der zweiten Speicherunterteilung (44), bevor derselbe durch entweder die dritte (72) oder die vierte (74) Datenreduktionsschaltung verarbeitet wird.

10. Verfahren gemäß Anspruch 9, das ferner folgende Schritte aufweist:

a) graphisches Anzeigen eines Abschnitts entweder des digitalisierten Datensatzes, der in dem dritten Ab schnitt AA (46) der ersten Speicherunterteilung (42) gespeichert ist, oder des gespeicherten Ausgangssi gnals der ersten Datenreduktionsschaltung (10), immer wenn eine Schwenken- und Zoomen-Anforderung von dem digitalen Speicheroszilloskop oder dem Logikanaly sator (68) während des Durchführens irgendeines der Schritte g)-k) einschließlich des Schritts g') emp fangen wird; und
b) graphisches Anzeigen eines Abschnitts entweder des digitalisierten Datensatzes, der in dem dritten Ab schnitt XX (52) der zweiten Speicherunterteilung (44) gespeichert ist, oder des gespeicherten Ausgangssi gnals der dritten Datenreduktionsschaltung (72), im mer wenn eine Schwenken- und Zoomen-Anforderung von dem digitalen Speicheroszilloskop oder dem Logikana lysator (68) während des Durchführens irgendeines der Schritte b)-f) einschließlich des Schritts b') emp fangen wird.

11. Schaltung zum Anzeigen von Datensätzen, die von einem digitalen Speicheroszilloskop oder einem Logikanalysator (68) wiedergewonnen werden, mit folgenden Merkmalen:

a) einem abschnittsweisen Speicher (16);
b) einer ersten Datenreduktionsschaltung (10) mit einem Eingang (34) für digitalisierten Datensätze und mit einem ersten Ausgang (12) für reduzierte Daten, wobei der erste Ausgang (12) für reduzierte Daten einem er sten Speicherabschnitt B (14) zugeordnet ist;
c) einer zweiten Datenreduktionsschaltung (18) mit einem Eingang, der mit dem ersten Ausgang (12) für redu zierte Daten verbunden ist, und mit einem zweiten Ausgang (20) für reduzierte Daten, wobei der zweite Ausgang (20) für reduzierte Daten einem zweiten Spei cherabschnitt C (22) zugeordnet ist.

12. Schaltung gemäß Anspruch 11, bei der die erste und die zweite Datenreduktionsschaltung (10, 18) jeweils folgen de Merkmale aufweisen:

a) einen ersten (30) und einen zweiten (36) Logikblock mit einer ersten und mit einer zweiten Rückkopplungs schleife; und
b) einen ersten (32) und einen zweiten (38) Dezimator, die jeweils in der ersten und der zweiten Rückkopp lungsschleife des ersten (30) und des zweiten (36) Logikblocks positioniert sind.

13. Schaltung gemäß Anspruch 12, bei der der erste Dezimator (32) ein kleineres Verhält nis als der zweite Dezimator (38) aufweist.

14. Schaltung gemäß einem beliebigen der Ansprüche 11 bis 13, bei der der abschnittsweise Speicher (16) in eine erste (42) und in eine zweite (44) Unterteilung aufge teilt ist, wobei die Schaltung ferner folgende Merkmale aufweist:

a) ein erstes Tor B (60) mit einem Eingang (12), der mit dem ersten Ausgang (12) für reduzierte Daten verbun den ist, und mit einem ersten Torausgangssignal, wo bei das erste Torausgangssignal auf den Empfang eines neuen digitalisierten Datensatzes (34) anspricht, wo bei das erste Torausgangssignal abwechselnd zu einem ersten Abschnitt BB (48) der ersten Speicheruntertei lung (42) und zu einem ersten Abschnitt YY (54) der zweiten Speicherunterteilung (44) geleitet wird; und
b) ein zweites Tor C (62) mit einem Eingang, der mit dem zweiten Ausgang (20) für reduzierte Daten verbunden ist, und mit einem zweiten Torausgangssignal, wobei das zweite Torausgangssignal auf den Empfang eines neu digitalisierten Datensatzes (34) anspricht, wobei das erste Torausgangssignal abwechselnd zu einem zweiten Abschnitt CC (50) der ersten Speicherunter teilung (42) und zu einem zweiten Abschnitt ZZ (56) der zweiten Speicherunterteilung (44) geleitet wird.

15. Schaltung gemäß einem beliebigen der Ansprüche 11 bis 13, die ferner folgende Merkmale aufweist:

a) eine dritte Datenreduktionsschaltung (72) mit ei nem Eingang für digitalisierte Signalabtastwerte, und mit einem dritten Ausgang für reduzierte Da ten, der einem ersten Speicherabschnitt YY (54) zugeordnet ist;
b) eine vierte Datenreduktionsschaltung (74) mit ei nem Eingang, der an dem dritten Ausgang für redu zierte Daten angebracht ist, und mit einem vierten Ausgang für reduzierte Daten, der einem zweiten Speicherabschnitt ZZ (56) zugeordnet ist; und
c) eine Einrichtung (88), die auf den Empfang eines neu digitalisierten Datensatzes anspricht, zum ab wechselnden Speisen des digitalisierten Abtast wertdatensatzes durch die erste und die zweite Da tenreduktionsschaltung (10, 18) oder durch die dritte und die vierte Datenreduktionsschaltung (72, 74).

16. Schaltung gemäß Anspruch 15, bei der der erste und der zweite Speicherabschnitt eine erste Speicherunterteilung (42) umfassen, wobei der dritte und der vierte Speicherabschnitt eine zweite Speicherunterteilung (44) umfassen.

17. Schaltung gemäß Anspruch 16, bei der die erste und die zweite Speicherunterteilung (42, 44) jeweils einen zusätzlichen Speicherabschnitt umfassen, wobei die Einrichtung (88) zum abwechselnden Speisen des digitalisierten Datensatzes abwechselnd in jeden der zu sätzlichen Speicherabschnitte der ersten und der zweiten Speicherunterteilung (42, 44) einspeist.

18. Schaltung gemäß einem beliebigen der Ansprüche 11 bis 17, bei der jede der Datenreduktionsschaltungen (10, 18, 72, 74) vom Spitzenerfassungstyp ist.

19. Schaltung gemäß einem beliebigen der Ansprüche 11 bis 17, bei der jede der Datenreduktionsschaltungen (10, 18, 72, 74) vom Störspitzenerfassungstyp ist.

20. Digitales Speicheroszilloskop oder Logikanalysator (68) zum Anzeigen von Datensätzen, mit folgenden Merkmalen:

a) einem A/D-Wandler (24), der einen Eingang für analoge Signale und einen Ausgang (34) für digitalisierte Da ten aufweist;
b) einem abschnittsweisen Speicher (16);
c) einem Videoprozessor (64), der mit dem abschnittswei sen Speicher (16) verbunden ist;
d) einer Videoanzeige (66), die mit dem Videoprozessor (64) verbunden ist;
e) einer ersten Datenreduktionsschaltung (10), die einen Eingang, der mit dem Ausgang (34) für digitalisierte Daten des A/D-Wandlers (24) verbunden ist, und einen ersten Ausgang (12) für reduzierte Daten aufweist, wobei der erste Ausgang (12) für reduzierte Daten ei nem ersten Speicherabschnitt B (14) zugeordnet ist; und
f) einer zweiten Datenreduktionsschaltung (18), die ei nen Eingang, der mit dem ersten Ausgang (12) für re duzierte Daten verbunden ist, und einen zweiten Aus gang (20) für reduzierte Daten aufweist, wobei der zweite Ausgang (20) für reduzierte Daten einem zwei ten Speicherabschnitt C (22) zugeordnet ist.

21. Digitales Speicheroszilloskop oder Logikanalysator (68) gemäß Anspruch 20, bei dem die erste und die zweite Da tenreduktionsschaltung (10, 18) jeweils folgende Merkma le aufweisen:

a) einen ersten und einen zweiten Logikblock mit einer ersten und mit einer zweiten Rückkopplungsschleife; und
b) einen ersten und einen zweiten Dezimator (32, 38), die in der ersten bzw. zweiten Rückkopplungsschleife des ersten bzw. des zweiten Logikblocks (30, 36) po sitioniert sind.

22. Digitales Speicheroszilloskop oder Logikanalysator (68) gemäß Anspruch 21, bei dem der erste Dezimator (32) ein kleineres Verhält nis als der zweite Dezimator (38) aufweist.

23. Digitales Speicheroszilloskop oder Logikanalysator (68) gemäß einem beliebigen der Ansprüche 20 bis 22, bei dem der abschnittsweise Speicher (16) in eine erste und in eine zweite Unterteilung (42, 44) unterteilt ist, wobei das digitale Speicheroszilloskop oder der Logikanalysa tor (68) ferner folgende Merkmale aufweist:

a) ein erstes Tor B (60) mit einem Eingang, der mit dem ersten Ausgang für reduzierte Daten verbunden ist, und mit einem ersten Torausgangssignal, das auf den Empfang eines neuen digitalisierten Datensatzes an spricht und das abwechselnd zu einem ersten Abschnitt BB (48) der ersten Speicherunterteilung (42) und zu einem ersten Abschnitt YY (54) der zweiten Speicher unterteilung (44) geleitet wird; und
b) ein zweites Tor C (62) mit einem Eingang, der mit dem zweiten Ausgang für reduzierte Daten verbunden ist, und mit einem zweiten Torausgangssignal, das auf den Empfang eines neuen digitalisierten Datensatzes an spricht, wobei das erste Torausgangssignal abwech selnd zu einem zweiten Abschnitt CC (50) der ersten Speicherunterteilung (42) und zu einen zweiten Ab schnitt ZZ (56) der zweiten Speicherunterteilung (44) geleitet wird.

24. Digitales Speicheroszilloskop oder Logikanalysator (68) gemäß einem beliebigen der Ansprüche 20 bis 23, bei dem jede der Datenreduktionsschaltungen (10, 18) vom Spitzenerfassungstyp ist.

25. Digitales Speicheroszilloskop oder Logikanalysator (68) gemäß einem beliebigen der Ansprüche 20 bis 23, bei dem jede der Datenreduktionsschaltungen (10, 18) von dem Störspitzenerfassungstyp ist.

26. Verfahren zum Anzeigen von digitalisierten Datensätzen, die von einem digitalen Speicheroszilloskop oder einem Logikanalysator (68) wiedergewonnen werden, mit folgen den Schritten:

a) Unterteilen eines Speichers (16) in eine erste (42) und in eine zweite (44) Unterteilung;
b) Speichern eines Datensatzes in einer Serie von digi talisierten Datensätzen (34) in der ersten Speicher unterteilung (42), wobei die Serie von digitalisier ten Datensätzen (34) aus einem Eingangssignal erzeugt wird;
c) Speichern eines anderen Datensatzes in der Serie von digitalisierten Datensätzen in der zweiten Speicher unterteilung (44), wobei der Datensatz dem Datensatz des Schritts b) in der Serie von digitalisierten Da tensätzen (34) unmittelbar nachfolgt;
d) Wiederholen der Schritte b)-c), wobei der eine Da tensatz in einer Serie von digitalisierten Datensät zen (34), auf den im Schritt b) verwiesen wird, dem Datensatz des Schritts c) in der Serie von digitali sierten Datensätzen unmittelbar nachfolgt.