DE19632248C1 - Anzeigevorrichtung mit einer Recheneinheit zur Erkennung eines Reizsignals und Verfahren zum Erkennen eines Reizsignals - Google Patents

Description

Die Erfindung betrifft eine Anzeigevorrichtung mit einer Re­ cheneinheit zur Erkennung eines Reizsignals gemäß dem Oberbe­ griff des Anspruchs 1 und ein Verfahren zum Erkennen eines Reizsignales für eine Anzeigevorrichtung gemäß dem Oberbe­ griff des Anspruchs 4.

Anzeigevorrichtungen werden zum Beispiel im Kraftfahrzeug zur Anzeige der Temperatur, der Geschwindigkeit oder weiterer Pa­ rameter, die das Kraftfahrzeug oder die Umgebung des Kraft­ fahrzeuges betreffen, eingesetzt. Entsprechende Anzeigevor­ richtungen weisen eine Recheneinheit und eine serielle Schnittstelle auf, über die eine Kommunikation mit der Re­ cheneinheit möglich ist, die beispielsweise mit einem Reizsi­ gnal eingeleitet wird.

Reizsignale werden dazu verwendet, um die Recheneinheit in einen vorgegebenen Betriebszustand, beispielsweise in einen Diagnosebetrieb umzuschalten. Um verschiedene Recheneinheiten ansteuern zu können, werden Reizsignale mit verschiedenen Si­ gnalmustern verwendet. Die Reizsignale werden an die serielle Schnittstelle der Anzeigevorrichtung geführt und die Rechen­ einheit tastet die Schnittstelle dahingehend ab, ob ein Reiz­ signal angelegt wird, das die Recheneinheit betrifft.

Aus der Patentschrift DE 41 36 968 C1 ist eine Anordnung zur Registrierung von Fahrdaten bekannt, bei der Meßsignale stän­ dig mit zwei unterschiedlichen Frequenzen abgetastet und in zwei parallel angeordnete Ringspeicher gespeichert werden. Beim Erkennen eines Unfallereignisses werden Meßsignale in einem mit der höheren Frequenz getakteten Halbleiterspeicher gespeichert.

Einfach aufgebaute Recheneinheiten weisen keinen Zeittakt auf, der sich für eine entsprechende Abtastung des Reizsigna­ les eignet, so daß aus einen in der Recheneinheit vorliegenden Zeittakt über entsprechende Programmschritte ein schnellerer oder langsamerer Zeittakt berechnet werden muß, um entspre­ chend dem Abtasttheorem das Reizsignal abtasten zu können. Dies belegt jedoch einen großen Teil der Rechenkapazität der Recheneinheit und verringert dadurch die Rechengeschwindig­ keit der Recheneinheit für andere Aufgaben.

Die Aufgabe der Erfindung beruht darin, eine Anzeigevorrich­ tung und ein Verfahren bereitzustellen, mit dem ein Reizsi­ gnal erkannt wird und trotzdem nur ein geringer Teil der Re­ chenkapazität benötigt wird.

Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 und durch die Merkmale des Anspruchs 4 gelöst. Die Anzeigevorrichtung nach Anspruch 1 und das Verfahren nach An­ spruch 4 haben den Vorteil, daß das Erkennen des Reizsignals nur eine geringe Rechenkapazität erfordert.

Weitere vorteilhafte Ausbildungen und Verbesserungen der Er­ findung sind in den Unteransprüchen angegeben.

Die Erfindung wird anhand der Figuren näher erläutert; Es zeigen

Fig. 1 eine Anzeigevorrichtung mit einem Diagnosegerät,

Fig. 2 ein Reizsignal,

Fig. 3 eine zweite Phase des Reizsignales und

Fig. 4 einen schematischen Programmablauf.

Im folgenden wird die Erfindung anhand der Figuren näher er­ läutert:

Es zeigt Fig. 1 eine Anzeigevorrichtung 7, die über eine se­ rielle Schnittstelle 6 und über eine Diagnoseleitung 2 mit einem Diagnosegerät 1 verbunden ist. Die Schnittstelle 6 ist mit einem seriellen Schnittstellenbaustein 10 verbunden, der in einer Recheneinheit 3 implementiert ist, die beispielswei­ se einen ST6281 Prozessor der Firma SGS Thomson darstellt. Der Schnittstellenbaustein 10 kann eine Abtastfrequenz von 9600 Baud abtasten, jedoch eine Abtastung von 200 Baud nicht durchführen. Die Recheneinheit 3 ist zudem über eine Taktlei­ tung 8 mit einem Timer 5, über eine Datenleitung mit einem Speicher 11 und über eine Ansteuerleitung 9 mit einer Anzeige 4 verbunden.

Der Timer 5 gibt somit alle 3,072 ms ein Interrupt-Signal an die Recheneinheit 3, wobei jedoch die Recheneinheit 3 auch jederzeit den aktuellen Wert des Zählers, der zwischen 0 und 256 liegt, im Zeittakt von 12 µs auslesen kann. Dies erfor­ dert jedoch zusätzliche Rechenzeit der Recheneinheit 3.

Der Timer 5 stellt einen Auto Reload Timer Counter dar, der als freilaufender 8-Bit Up-Counter ausgebildet ist und alle 12 µs einen internen Zähler um einen Wert hochzählt und bei dem Wert 256 ein Interrupt-Signal an die Recheneinheit 3 wei­ tergibt und dann erneut vom Wert Null bis zum Wert 256 hoch­ zählt.

Fig. 2 zeigt ein Reizsignal, das von dem Diagnosegerät 1 an die Recheneinheit 3 abgegeben wird, wenn eine Diagnose der Anzeigevorrichtung 7 durchgeführt werden soll. In diesem Aus­ führungsbeispiel besteht das Reizsignal aus Signalbits, die jeweils eine Zeitdauer von 5 ms betragen. Als Reizsignal wird in diesem Fall der Hexadezimalwert E4H, das der Binärfolge 11100100 entspricht und den Zahlenwert 228 darstellt, über­ tragen und durch folgende Bitfolge dargestellt: Zuerst ein Startbit STAB, dann ein erstes Bit B0 und ein zweites Bit B1, die beide einen Low-Zustand darstellen, folgend ein drittes Bit B2, das einen High-Zustand darstellt, daraufhin ein vier­ tes Bit B3 und ein fünftes Bit B4, die beide einen Low- Zustand darstellen und anschließend ein sechstes Bit B5, ein siebtes Bit B6, ein achtes Bit B7 und ein Stop-Bit STOB, die jeweils einen High-Zustand darstellen. Das Reizsignal wird mit einer Datenübertragungsrate von 200 Baud +/- 2% übertra­ gen.

Das Startbit STAB und die ersten zwei Bits B0, B1 werden als erstes Signalmuster und als erste Phase Ph1, das dritte Bit B2 als zweites Signalmuster und als zweite Phase Ph2, das vierte und das fünfte Bit B3, B4 als dritte Phase Ph3, das sechste bis achte Bit B5, B6, B7 und das folgende Stopbit STOB als vierte Phase Ph4 bezeichnet. Die dritte Phase und die vierte Phase stellen ein drittes Signalmuster dar. Die erste Phase Ph1 dauert 15 ms, die zweite Phase Ph2 5 ms, die dritte Phase Ph3 10 ms und die vierte Phase Ph4 20 ms.

Während der ersten Phase werden maximal 15 ms/3,072 ms = 4,8, d. h. 4 Interrupt-Signale vom Timers 5 an die Recheneinheit 3 gegeben. Die Interrupt-Signale des Timers 5 sind in Form von I schematisch in Fig. 2 dargestellt. Da jedoch der Timer 5 und das Reizsignal nicht aufeinander synchronisiert sind, kommt es bei einer entsprechenden zeitlichen Verschiebung ge­ geneinander dazu, daß nur (15 ms - 3,072 ms)/3,072 ms= 3,8, d. h. 3 Interrupt-Signale während der ersten Phase an die Rechenein­ heit 3 gemeldet werden. Damit erkennt die Recheneinheit 3 das erste Signalmuster, das aus dem ersten, dem zweitem und dem dritten Bit SB, B0, B1 besteht, wenn drei oder vier Überläufe stattfinden und zu den Zeitpunkten der Überläufe das an der Schnittstelle 6 anliegende Signal jeweils ein Low-Signal dar­ stellt.

Für die weitere Beurteilung des Reizsignals wird von der Re­ cheneinheit 3 ein erstes Beurteilungsbit im Speicher 11 ge­ setzt, wenn nur 3 Interrupt-Signale während der Phase 1 abge­ geben wurden.

Die zweite Phase Ph2 ist in Fig. 3 in einem größerem Maß­ stab noch einmal dargestellt und besteht aus dem dritten Bit 32, das 5 ms lang ist und einen High-Zustand darstellt. Wäh­ rend der Zeitdauer des dritten Bits B2 gibt der Timer 5, je nachdem wie die zeitliche Korrelation zwischen dem Anfang und dem Ende des Bits und den Überläufen des Timers 5 erfolgt, entweder ein oder zwei Interrupt-Signale an die Recheneinheit 3. Damit erkennt die Recheneinheit 3, daß als zweites Signal­ muster ein einziges High-Bit an der Schnittstelle 6 anliegt, wenn nur während eines einzigen Überlaufs, d. h. eines Inter­ rupt-Signals ein High-Signal an der Schnittstelle 6 anliegt und bei dem darauffolgenden Interrupt-Signal wieder ein Low- Signal an der Schnittstelle 6 anliegt.

Werden während der zweiten Phase Ph2 nur ein Interrupt-Signal abgegeben, bei dem ein High-Signal an der Schnittstelle 6 an­ liegt, dann setzt die Recheneinheit 3 ein zweites Beurtei­ lungsbit im Speicher 11.

Werden von der Recheneinheit 3 während der zweiten Phase 2 bei zwei aufeinander folgenden Überläufen, d. h. Interrupt- Signalen des Timers 5 jeweils ein High-Signal an der Schnitt­ stelle 6 gemessen, so ist nicht sicher, ob die zweite Phase nur ein einziges Bit mit High-Signal umfaßt. Deshalb über­ prüft in diesem Fall die Recheneinheit 3, ob das erste Beur­ teilungsbit gesetzt ist. Ist dies nicht der Wall, so ent­ scheidet die Recheneinheit 3, daß keine zweite Phase Ph2 an­ liegt, und die Überprüfung des Reizsignals wird abgebrochen. Die Recheneinheit 3 wartet dann auf ein neues Reizsignal.

Ist jedoch das erste Beurteilungsbit gesetzt und während der zweiten Phase Ph2 bei zwei aufeinanderfolgenden Interrupt- Signalen ein High-Signal an der Schnittstelle 6 abgetastet worden, dann startet die Recheneinheit 3 sofort mit einem Pollingverfahren, damit die Recheneinheit 3 eindeutig zwi­ schen einem einzigen Bit und zwei aufeinanderfolgenden Bits mit jeweils einem High-Signal während der zweiten Phase Ph2 unterscheiden kann. Dazu tastet die Recheneinheit 3 das Reiz­ signal mit einer zweiten Abtastfrequenz in einem Pollingver­ fahren ab. Die zweite Abtastfrequenz weist im Vergleich zur ersten Abtastfrequenz eine höhere Frequenz auf, die vorzugs­ weise der Taktfrequenz von 12 µs des Timers 5 entspricht. Dazu muß jedoch die Recheneinheit 3 das Hochzählen des Timers 5 laufend überwachen und bei jedem Hochzählvorgang, bei dem der Wert des Timers 5 alle 12 µs um den Wert Eins erhöht wird, die Schnittstelle 6 abtasten, was jedoch eine hohe Belastung der Recheneinheit 3 beinhaltet, so daß andere Rechenvorgänge nicht oder zumindestens nur verzögert durchgeführt werden können.

Mit dem Pollingverfahren wird die Zeitdauer bestimmt, die das High-Signal nach dem zweiten Überlauf OF2 des Timers 5 noch an der Schnittstelle 6 anliegt, und die mit Nachlaufzeit TN bezeichnet wird.

Geht man davon aus, daß die Vorlaufzeit TV, die zwischen dem Ansteigen des Signals von Low auf High und dem ersten Über­ lauf OF1 des Timers 5 während der zweiten Phase den Wert 0 beträgt, so kann die Nachlaufzeit TN innerhalb eines einzigen Bits maximal für eine Zeitdauer von maximal einer Bitzeit TB = 5 ms minus dem zeitlichen Abstand zwischen zwei Überläufen von 3,072 ms = 1,928 ms betragen.

Stellt nun die Recheneinheit 3 im Pollingverfahren fest, daß die Nachlaufzeit TN kleiner oder gleich als 1,928 ms ist, so ist eindeutig eine 1-Bit-High-Phase und damit eine zweite Phase Ph 2 erkannt worden.

Beträgt jedoch die Nachlaufzeit TN mehr als 1,928 ms, so ist dies ein Zeichen dafür, daß zwei aufeinander folgende Bits mit jeweils einem High-Signal abgetastet wurden und somit keine zweite Phase erkannt wurde.

Die dritte Phase Ph3 mit dem vierten und dem fünften Bit B3, B4, die jeweils ein Low-Signal aufweisen, wird erkannt, wenn nach der zweiten Phase Ph2 bei zwei oder drei folgenden In­ terrupt-Signale des Timers 5 jeweils ein Low-Signal von der Recheneinheit 3 an der Schnittstelle 6 detektiert wird. Es werden somit maximal drei Interrupt-Signale mit jeweils einem Low-Signal (10 ms/3,072 ms = 3,25) aber mindestens zwei In­ terrupt-Signale des Timers 5 während der dritte Phase (10 ms = 3,072 ms/3,072ms = 2,25) gemessen.

Werden nur zwei Interrupt-Signale mit einem Low-Signal wäh­ rend der dritten Phase Ph3 gemessen, dann überprüft die Re­ cheneinheit 3, ob das zweite Beurteilungsbit gesetzt ist. Ist dies der Fall, dann wird eine dritte Phase erkannt. Bei drei Interrupt-Signalen mit einem Low-Signal erkennt die Rechen­ einheit 3 immer eine dritte Phase Ph3.

Die vierte Phase, die aus mindestens vier aufeinanderfolgen­ den Bits mit einem High-Signal nach der dritten Phase Ph3 an der Schnittstelle 6 besteht, wird dadurch ermittelt, daß min­ destens 7 Überläufe des Timers 5 von der Recheneinheit 3 er­ kannt werden, wobei jeweils zu den Zeitpunkten der Überläufe ein High-Signal an der Schnittstelle 6 anliegt (20 ms/3,072 ms = 6,5).

Die erste, zweite, dritte und vierte Phase werden auch als erstes, zweites, drittes oder viertes Signalmuster bezeich­ net. Das erste Signalmuster umfaßt die ersten drei Bits (STAB, B0, B1) mit einem Low-Signal, das zweite Signalmuster das dritte Bit (B2) mit einem High-Signal, das dritte Signal­ muster das vierte und fünfte Bit (B3, B4) mit einem Low-Signal und das vierte Signalmuster das sechste, siebte, achte und neunte Bit (B5, B6, B7, STOB) mit einem High-Signal.

Im folgenden wird anhand der Fig. 2 und der Fig. 4 das er­ findungsgemäße Verfahren an einem Beispiel erläutert: In Fig. 4 tastet die Recheneinheit 3 bei Programmpunkt 10 das Signal, das an der Schnittstelle 6 anliegt, jeweils dann ab, wenn der Timer 5 bei einem Überlauf ein Interrupt-Signal an die Recheneinheit 3 abgibt. Erkennt nun die Recheneinheit 3 zum Zeitpunkt T1 (Fig. 2) ein Low-Signal, so überwacht die Recheneinheit 3, bei wievielen weiteren Interrupt-Signalen des Timers 5 noch ein Low-Signal anliegt.

Beim folgendem Programmpunkt 11 überprüft die Recheneinheit 3, ob eine erste Phase Ph1 vorliegt, bei der bei drei oder vier Interrupt-Signalen jeweils ein Low-Signal und anschlie­ ßend ein Interrupt-Signal mit einem High-Signal an der Schnittstelle 6 anliegt. Wird eine erste Phase Ph1 mit drei Interrupt-Signale mit einem Low-Signal erkannt, so setzt die Recheneinheit 3 das erste Beurteilungsbit im Speicher 11.

Wird keine erste Phase Ph1 erkannt, so wird nach Programm­ punkt 10 zurückverzweigt. Wird jedoch eine erste Phase Ph1 erkannt, so wird anschließend bei Programmpunkt 12 überprüft, bei wievielen folgenden Interrupt-Signalen des Timers 5 ein High-Signal an der Schnittstelle 6 anliegt. Erkennt die Re­ cheneinheit 3 nur während eines einzigen Interrupt-Signals ein High-Signal an der Schnittstelle 6 und anschließend beim nächsten Interrupt-Signal ein Low-Signal, so liegt eindeutig eine zweite Phase Ph2 mit einem High-Bit vor und es wird nach Programmpunkt 16 verzweigt.

Werden von der Recheneinheit 3 jedoch zwei Interrupt-Signale mit einem High-Signal an der Schnittstelle 6 erkannt, so überprüft die Recheneinheit 3 bei Programmpunkt 13, ob das erste Beurteilungsbit gesetzt ist. Ist dies der Fall, dann entspricht das Reizsignal nicht einer zweiten Phase Ph2 und es wird nach Programmpunkt 10 zurückverzweigt.

Ist jedoch das erste Beurteilungsbit nicht gesetzt, dann schaltet die Recheneinheit 3 bei Programmpunkt 14 auf eine zweite, verkürzte Abtastfrequenz um und tastet den Verlauf des Signals nach dem zweiten Interrupt-Signal mit einer Ab­ tastfrequenz f von vorzugsweise f=1/12 µs ab, so daß zwischen zwei Abtastzeitpunkten 12 µs vergehen. Die Anzahl der Ab­ tastpunkte, für die das Signal während des Pollingverfahrens ein High-Signal aufweist, werden als Pollingzahl im Speicher 11 von der Recheneinheit 3 abgelegt.

Anschließend überprüft die Rechneinheit 3 bei Programmpunkt 15, ob die Pollingzahl kleiner als 161 ist, was ungefähr ei­ ner Zeitdauer von 1,928 ms entspricht. Ist dies nicht der Fall, so wird nach Programmpunkt 10 zurückverzweigt, da die Zeitdauer, in der ein High-Signal anlag, größer als die Zeit­ dauer eines einzigen Bits ist und damit nicht nur ein Bit mit einem High-Signal an der Schnittstelle 6 anlag. Damit ent­ spricht das Signal nicht dem vorgegebenen Referenzsignal für eine Diagnoseabfrage.

Ergibt jedoch die Abfrage bei Programmpunkt 15, daß die Pollingzahl kleiner als 161 ist, so entspricht das abgetaste­ te Reizsignal einer zweiten Phase Ph2 und die Recheneinheit 3 tastet die Schnittstelle 6 bei Programmpunkt 16 bei den fol­ genden Interrupt-Signalen des Timers 5 weiter ab.

Anschließend erfolgt bei Programmpunkt 17 die Abfrage, ob bei der Abtastung durch die Recheneinheit 3 eine dritte Phase Ph3 mit zwei aufeinanderfolgenden Bits mit jeweils einem Low- Signal an der Schnittstelle 6 erkannt wurde. Ist dies nicht der Fall, so wird nach Programmpunkt 10 zurückverzweigt. Wur­ de eine dritte Phase erkannt, so wird beim folgenden Pro­ grammpunkt 18 die Schnittstelle 6 von der Recheneinheit wei­ ter bei den Interrupt-Signalen abgetastet.

Bei Programmpunkt 19 erfolgt die Abfrage, ob eine vierte Pha­ se erkannt wurde. Ist dies nicht der Fall, so wird nach Pro­ grammpunkt 10 zurückverzweigt. Ergibt jedoch die Abfrage bei Programmpunkt 19, daß eine vierte Phase erkannt wurde, so wird beim folgenden Programmpunkt 20 die Recheneinheit 3 in einen Diagnosebetrieb umgeschaltet, in dem die Recheneinheit 3 über die Diagnoseleitung 2 mit dem Diagnosegerät 1 eine Diagnose nach einem vorgegebenen Datenprotokoll und einer vorgegebenen Datenrate durchführt. Nach Abschluß der Diagnose wird nach Programmpunkt 10 zurückverzweigt.

Die wesentliche Idee der Erfindung beruht darin, immer eine geeignete Frequenz zum Abtasten des Reizsignales zu verwen­ den, die notwendig ist, um das Reizsignal zu erkennen und die gleichzeitig eine geringe Belastung der Recheneinheit erfor­ dert. Deshalb ist es vorteilhaft, daß die Recheneinheit 3 das an der Schnittstelle anliegende Signal zuerst mit einer er­ sten Frequenz abtastet, daß die Recheneinheit 3 nach Erkennen eines ersten Signalmusters Ph1 das weitere Reizsignal mit ei­ ner zweiten Frequenz abtastet, die unterschiedlich zur er­ sten Frequenz ist und je nach Reizsignal, das erwartet wird, größer oder kleiner als die erste Frequenz sein kann. Nach Erkennen eines zweiten Signalmusters Ph2 tastet die Rechen­ einheit 3 vorzugsweise das weitere Signal mit einer dritten Frequenz ab, die wieder in Abhängigkeit von dem erwarteten Reizsignal entsprechend gewählt wird, so daß die Belastung der Recheneinheit 3 so niedrig wie möglich ist und trotzdem noch das Reizsignal sicher erkannt wird.

Claims (8)

1. Anzeigevorrichtung (7) mit einer Recheneinheit (3) zum Er­ kennen eines Reizsignals, die eine Schnittstelle (6) auf­ weist und zum Abtasten eines Signals ausgebildet ist, das über die Schnittstelle (6) zugeführt wird, dadurch gekenn­ zeichnet,

• - daß die Recheneinheit (3) das zugeführte Signal mit einer ersten Frequenz abtastet,
• - daß die Recheneinheit (3) nach Erkennen eines ersten Si­ gnalmusters (Ph1) des zugeführten Signals, das restliche Signal mit einer zweiten Frequenz abtastet, und
• - daß nach Erkennen eines zweiten Signalmusters (Ph2) des zu­ geführten Signals die Recheneinheit das zugeführte Signal als das Reizsignal erkennt und in einen dem Reizsignal zu­ geordneten Betriebszustand übergeht.

2. Anzeigevorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß nach Erkennen des zweiten Signalmusters (Ph2) die Rechenein­ heit (3) das restliche Signal mit einer dritten Frequenz ab­ tastet, die unterschiedlich zur zweiten Frequenz ist, und daß die Recheneinheit nach dem Erkennen eines dritten Signalmusters (Ph3) das zugeführte Signal als das Reizsignal erkennt und in den zugeordneten Be­ triebszustand übergeht.

3. Anzeigevorrichtung nach Anspruch 2, dadurch gekennzeich­ net, daß nach dem Erkennen des dritten Signalmusters (Ph3) die Rechen­ einheit (3) das Signal weiterhin mit der dritten Frequenz ab­ tastet und nach Erkennen eines viertes Signalmusters (Ph4) das zugeführte Signal als das Reizsignal erkennt und in den zugeordneten Betriebs zu­ stand übergeht.

4. Verfahren zum Erkennen eines Reizsignales für eine Anzei­ gevorrichtung, dadurch gekennzeichnet, daß ein zugeführtes Signal zuerst mit einer ersten Frequenz abgetastet wird, daß nach Erkennen eines ersten Signalmusters (Ph1) des zugeführten Signals das restliche Signal mit einer zweiten Frequenz abgetastet wird, die unterschiedlich zur er­ sten Frequenz ist, und daß nach Erkennen eines zweiten Si­ gnalmusters (Ph2) das zugeführte Signal als das Reizsignal erkannt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach Erkennen des zweiten Signalmusters (Ph2) das restliche Signal mit einer dritten Frequenz abgetastet wird, die unter­ schiedlich zur zweiten Frequenz ist, und daß nach Erkennen eines dritten Signalmusters (Ph3) das Reizsignal erkannt wird.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach Erkennen des Reizsignals eine Recheneinheit (3) in einen dem Reizsignal zugeordneten Betriebszustand geschaltet wird.

7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das erste Signalmuster drei Bits (STAB, B0, B1) mit einem Low- Signal, das zweite Signalmuster ein Bit (B2) mit einem High- Signal, das dritte Signalmuster zwei Bits (B3, B4) mit einem Low-Signal und das vierte Signalmuster mindestens vier Bits (B5, B6, B7, STOB) mit einem High-Signal aufweist.

8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das zweite Signalmuster anfangs mit der ersten Frequenz abgeta­ stet wird, und daß das zweite Signalmuster mit der zweiten Fre­ quenz abgetastet wird, wenn das zweite Signalmuster minde­ stens bei den ersten zwei Abtastzeitpunkten einen vorgegebe­ nen Signalwert aufweist.