DE1963195A1

DE1963195A1 - Analog-Digital-Umsetzer

Info

Publication number: DE1963195A1
Application number: DE19691963195
Authority: DE
Inventors: Masterson Robert John
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-12-23
Filing date: 1969-12-17
Publication date: 1970-07-09
Also published as: US3569957A; DE1963195B2; FR2026844A1; GB1276517A; DE1963195C3

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 10. Dezember 1969 sa-rz

Anmelderin: - International Business Machines

Corporation/ Armonk, N.Y. 10 504

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket SA 968 011

Analog-Digital-Umsetzer

Die Erfindung betrifft eine Anordnung zur Analog-Digital-Umsetzung von Signalen, bei welcher eine durch Integration der zerhackten Analogsignale über eine bestimmte Zeit sranmierte Ladung als Maß zur Bildung des entsprechenden Digitalwertes dient, mit einer Reihe von Eingangskanälen, über welche die modulierten Analogsignale mittels Tranformatorkopplung zuführbar sind.

Bei großen Systemen zur Informationsverarbeitung sind vielfach gleichzeitig in großen Mengen anfallende, in analoger Form vorliegende Daten zu erfassen. Diese Daten werden für ihre Verarbeitung in den Maschinen des Systems gewöhnlich in digitale Form umgesetzt, und es wird angestrebt, nur einen einzigen Analog-Digital-Umsetzer zu verwenden, der in möglichst zeitsparender Weise die von den Eingangskanälen einzeln abgefragten Daten umsetzt. Aus vielerlei Gründen ist es dabei erwünscht, daß die Analog-Signalquellen sowohl gegeneinander als auch gegenüber anderen Teilen des Systems möglichst gut abgeschirmt «Ind.

Die zur Bewältigung derartiger Aufgaben bekannten Analog-Digital-

009828/1610

Umsetzer der genannten Art sind kostspielig und technisch schwierig herzustellen, da sie außerordentlich hohe Anforderungen an die Qualität der verwendeten übertrager stellen und Demodulatoren und Filter mit besonders exakter Charakteristik erfordern.

Aufgabe der Erfindung ist es, einen konstruktiv vereinfachten, mit hoher Geschwindigkeit.arbeitenden Analog-Digital-Umsetzer mit voneinander isolierten Eingangskanälen anzugeben, bei welchem die Eingangskanäie während der Umwandlung eines Analog-Signals in den digitalen Wert nicht beiastet sind und bei welchem eine große Genauigkeit bei der Umwandlung erreicht wird.

Erfindungsgemäß wird diese Aufgab© bei einer Anordnung der eingangs genannten Art dadurch gelöst, daS die einzelnen Eingangskanäle, von denen jeder einen Serhacker und ein® damit verbundene übertrageranosdnuxig aufweist, über ©iae Kanalwählmatrisc ansteuer-. bar und mit dem Integrator verbindbar sind, und daß dem Integrator durch einen. - BezugsspanxmngsgeneratOE' ©rsetigte Impulse mit seiner jeweiligen Spannu&g entgegengesetzter Polarität unter Fortschaltung eines Wählers zuführbar si&d* der bei Reduzierung der Integratorspaniraag auf den Anfangsswert. ein dem jeweiligen Zählerstand entsprechendes Ausgangssignal abgibt.

in vorteilhafter Weise sind die den einzelnen Eingangskanälen zugeordneten Zerhacker sowie der zur Erzeugung der Bezugsspannungsimpulse mit der jeweiligen Bezugsspannungsquelle zusammenwirkende Zerhacker durch einen gemeinsamen Rechteckoszillator steuerbar. Dabei werden in vorteilhafter Weise die Analog-Eingangssignale jeweils fiber die Quelle/Senke-Strecken zweier von einem ersten übertrager mit der Frequenz des Rechteckgenerator s gesteuerten Feldeffekttransistoren der Primärwicklung eines zweiten Übertragers zugeführt, dessen Sekundärwicklung durch die Quelle/Senke-Strecke eines durch den Rechteckgenerator steuerbaren Feldeffekttransistors überbrückbar ist.

Vorteilhaft ist es bei der erfindungsgemäßen Anordnung, daß die Zeitsteuerung des Integrators zur Aufnahme der Analog-Signal-Docket sä 968 on 000858/1610

impulse durch den die nach Beendigung der Aufnahme zugeführten Bezugsspannungsimpulse registrierenden Zähler erfolgt. Eine besonders vorteilhafte Ausbildung der erfindungsgemäßen Anordnung besteht darin, daß eine aus mehreren Bezugsspannungen auswählbar ist und daß die Schrittgröße des die Anzahl der Bezugsspannungsimpulse registrierenden Zählers entsprechend der Größe der jeweiligen Bezugsspannung einstellbar ist. .

Die erfindungsgemäße Anordnung enthält in vorteilhafter Weise eine durch einen Oszillator beeinflußte Steuereinrichtung, durch welche ein Eingangskanal über die Kanalauswahlmatrix adressierbar " und über Schalter mit dem Integrator verbindbar ist, der die Zuführung der Analogsignalimpulse zum Integrator regelnde Fehler erregbar ist, die Höhe und Polarität der über Schalter zuführbaren Bezugsspannungen steuerbar ist und bei Beendigung der Umwandlung die Abgabe des digitalen Ausgangssignals steuerbar ist. Hierzu sind Vergleicher vorgesehen, die bei der Reduzierung der Integratorladung auf einen bestimmten Zwischenwert zur Umschaltung auf eine andere Bezugsspannung, bzw. bei der Reduzierung auf den Anfangswert zur Beendigung der Umwandlung ein Signal an die Steuereinrichtung abgeben und es ist zur Steuerung der für die Bezugsspannungsimpulse auszuwählenden, den Analog-Signalimpulsen entgegengesetzten Polarität eine bistabile Schaltung vorgesehen, i die über ein vom Integrator und von einem durch die Steuerschaltung erregbaren, monostabilen Multivibrator beeinflußtes UND-Glied einstellbar ist.

Die Erfindung wird anhand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigen

Fig. 1 im schematischen Blockschaltbild ein erstes Ausführungsbeispiel des Analog-Digital-Umwandlers, bei welchem zwei Gefällebereiche der Integratorladung vorgesehen sind,

Fig. 2 ein Zeit-Spannungs-Diagramm der Integratorladungen

und der Steuersignale für die in Fig. 1 dargestellte Docket SA 968 011 009828/1610

-A-

Schaltung,

Fig. 3 ebenfalls im schematischen Blockschaltbild, ein weiteres Ausführungsbeispiel des Analog-Digital-Umsetzers, bei welchem ein ansteigender und zwei abfallende Gefällebereiche des Integrators vorgesehen sind, und

Fig. 4 ein Zeit-Spannungs-Diagramm der Integratörladungen und der Steuersignale für die in Fig. 3 dargestellte Schaltung.

In Fig. 1 sind mit 10a, 10b, .., 1On Eingangskanäle bezeichnet, über welche jeweils eine nicht bekannte Analog-Spannung zur Umwandlung in einen digitalen Wert mit dem Analog-Digital-Umsetzer verbunden werden kann. Alle Funktionsabläufe des Analog-Digital-Umsetzers werden von der Steuereinrichtung 18 beeinflußt» Durch die Kanalwählmatrix 14 wird einer der Eingangskanäle ausgewählt und sein Signal wird dem Integrator 16 zugeführt, in welchem das nicht bekannte Analog-Signal über eine bestimmte Zeit integriert wird, so daß sich eine, in Fig. 2 mit R bezeichnete, ansteigende Ladung bildet. Am Ende des bestimmten Zeitintervalls wird die Integration des Eingangssignals abgebrochen und die Polarität des Eingangssignals durch die Detektoranordnung 22 festgestellt. Danach wird über den Eingangskanal 12 ein Signal mit der nicht bekannten Analogspannung entgegengesetztem Vorzeichen dem Integrator 16 zugeführt. Die Integration dieser Bezugsspannung wird solange fortgesetzt, bis der Vergleicher 24 feststellt, daß das Ausgangspotential des Integrators seinen anfänglichen Wert wieder erreicht hat. Durch diese Integration wird eine abnehmende -Spannung erzeugt, die in Fig. 2 mit R„ bezeichnet ist. Der digitale Wert der nicht bekannten Analogspannung wird dann durch den Zähler 20 als Ausgangssignal abgegeben.

Die Umwandlung eines Analog-Signals wird eingeleitet durch ein Startsignal auf die Steuerschaltung 18, das beispielsweise von der zentralen Recheneinheit gegeben wird. Gleichzeitig wird der Steuerschaltung 18 auch ein Adress-Signal zugeführt, das in der Docket SA 968 011 0 0.3 828/1610"'

Kanalwählmatrix 14 zur Auswahl von einem der Eingangskanäle 10a bis 1On decodiert wird.

Jeder Eingangskanal 10 weist zwei Anschlüsse 32a, 32b auf, über welche ein Eingangssignal über den Kondensator 34 und die Primärwicklung des Übertragers 36 angekoppelt wird. Ein moduliertes Signal, dessen Zuführung über das UND-Glied 40 steuerbar ist, wird über den übertrager 38 eingekoppelt. Der eine Eingang des UND-Gliedes 40 wird von der Steuerschaltung 18 beeinflußt und dieser Eingang ist erregt, wenn ein Eingangskanal für ein Analogsignal oder ein Eingangskanal für eine Bezugsspannung ausgewählt g wird. Am anderen Eingang des UND-Gliedes 40 liegt eine, vom Rechteckoszillator 41 dauernd erzeugte Rechteckspannung. Das modulierende Signal auf der Leitung 43 besteht somit im wesentlichen aus einem Rechtecksignal, wie es in Fig. 2 dargestellt ist, das auftritt, wenn ein Eingangskanal ausgewählt wird. Dieses Signal wird über die Primärwicklung des Übertragers 38 angekoppelt. Die Sekundärwicklung dieses Übertragers ist mit den Feldeffekttransistoren 42, 44 verbunden, die als Zerhacker geschaltet sind und die das an den Anschlüssen 32a, b liegende Signal mit der durch den Rechteckoszillator 41 gegebenen Frequenz zerhacken. Die Feldeffekttransistoren sind als Sperrschicht-Feldeffekttransistoren ausgebildet, deren Quellen und Senken in der Eingangsleitung liegen und deren Tor mit einem Ende der Sekundärwicklung des ( Übertragers 38 verbunden ist. Die Zerhackerfrequenz liegt ferner am Feldeffekttransistor 46, der die Sekundärwicklung des Übertragers 36 überbrückt. Der Ausgang der Sekundärwicklung des Übertragers 36 ist über den Widerstand 48 und den als Kanalwahlschalter dienenden Feldeffekttransistor 30 mit dem Eingang des Integrators 16 verbunden.

Für die Kanäle 10b bis 1On sind Schaltmittel vorgesehen, die den beschriebenen entsprechen. .

Der Integrator 16 ist von üblicher Bauart. Er besteht aus dem Operationsverstärker 50, der durch den Kondensator 52 überbrückt ist und einem Reihenwiderstand 54, der mit dem Eingang des Ver-

Docket SA 968 011 009028/161Ö

stärkers 50 verbunden ist. Gleichzeitig mit dem Beginn der Integration des nicht bekannten Signals wird auch der später den digitalen Wert angebende Zähler 20 erregt. Dies geschieht dadurch, daß Impulse des Oszillators 56 über die Steuerschaltung 18 dem Zähler 20 zugeführt werden. Der Zähler 20 fängt beim Beginn der Integration des unbekannten Signales bei 0 an zu zählen und wird durch den Oszillator mit vorgegebener Geschwindigkeit weitergeschaltet. Wenn der Zähler 20 seine volle Kapazität erreicht hat, wird über die Leitung 58 ein Signal an die Steuereinrichtung gegeben, die ihrerseits ein Signal abgibt, durch welches die Integration beendet wird. Das Signal der Leitung wird gleichzeitig dem Polaritätsdetektor 22 zugeführt.

Der Detektor 22 besteht aus dem monostabilen Multivibrator 60 und der UND-Schaltung 21. Wenn die Polarität des nicht bekannten Eingangssignals festgestellt werden soll, wird der vom monostabilen Multivibrator 60 erzeugte Impuls mit dem Ausgang des Integrators 16 in der UHD-Schaltung 21 kombiniert. Das Ausgangssignal des Multivibrators 60 ist positiv? so daß bei positivem Ausgang des Integrators 16 ein Ausgangssignal des UND-Schalters 60 erzeugt wird. Dieses Signal wird über die Leitung 62 der bistabilen Kippstufe 64 zugeführt. Diese Kippstufe wird jedesmal beim Beginn einer Umwandlung durch die Steuereinrichtung 18 über die Leitung 66 zurückgestellt und erzeugt ein mit +BEZ. bezeichnetes Signal, welches dazu dient, über den Feldeffekt-Transistor-Schalter 70 eine positive Bezugsspannung zuzuführen. Wenn der Schaltzustand der Kippstufe 64 durch ein Signal auf der Leitung 62 geändert wird (gestrichelte Linie in Fig."2), bewirkt das mit -BEZ. bezeichnete Signal, daß der Feldeffekttransistor 74 eine negative Bezugsspannung anlegt. Da in dem dargestellten Aus- ^/ führungsbeispiel die Signale im Integrator invertiert werden, liefert die beschriebene Anordnung Signale, die der Integrator ladung entgegengesetzt polarisiert sind.

Wenn das Vorzeichen der Eingangsspannung festgestellt ist, erzeugt die Steuereinrichtung 18 ein Signal zur Erregung des Transistorschalters 76, durch welchen über den Eingangskanal Docket SA 968 011 009828/16Ί0

12 eine der nicht bekannten Eingangsspannung entgegengesetzt polarisierte Bezugsspannung dem Integrator 16 zugeführt wird. Im Bezugsspannungseingangskanal 12 ist die Bezugsspannungsguelle

V_ angeordnet, die mit der Mittelanzapfung der Primärwicklung κ. -

des Übertragers 68 verbunden ist. Das an der Leitung 43 liegende Hodulationssignal wird dem Zerhackertransistor 72 zugeführt, der die Sekundärwicklung des Übertragers 68 überbrückt. Der übertrager 68 hat dieselbe Charakteristik wie der übertrager 36, der im Eingangskanal 10 liegt. Da somit sowohl bezüglich des Eingangskanals für die nicht bekannte Spannung als auch des Eingangskanals für die Bezugsspannung der Übertragerausgang mit derselben Frequenz moduliert wird, werden Fehler weitgehend " kompensiert, so daß die charakteristischen Daten der übertrager nicht kritisch sind.

Das Ausgleichspotentiometer 71, das dazu dient, eine eventuelle Ungleichheit der positiven und negativen Bezugsspannungen zu kompensieren, wird dadurch justiert, daß an einen Eingang ein bekanntes, den Umsetzer voll aussteuerndes Signal gelegt wird und daß der Umsetzer auf kontinuierliche Konvertierung geschaltet wird. Das Potentiometer wird solange nachgestellt, bis eine Polaritätsumkehr der bekannten Eingangsspannung gleichgroße digitale Anzeigen ergibt.

Der veränderliche Widerstand 75 dient zur Aussteuerungsregelung. Hierzu wird eine bekannte, den Umsetzer voll aussteuernde Analogspannung an die Eingänge 32a, b gelegt und der Umsetzer mit kontinuierlicher Umwandlung betrieben. Der Widerstand 75 wird dabei solange verändert, bis als digitale Ausgangsanzeige der richtige Wert erscheint. Die Justierungen des Potentiometers 71 und des Widerstands 75 sind nicht ganz unabhängig voneinander, und es kann erforderlich sein, daß die beschriebenen Justierungen mehrere Male wiederholt werden müssen.

Um festzustellen, ob die Ausgangsspannung des Integrators 16 durch die Integration der Bezugsspannung den Anfangswert vor Beginn der Integration der unbekannten Spannung erreicht hat, ist der

Docket SA 968 011 009828/1610

Vergleicher 24 vorgesehen. Diese Anfangsspannung liegt, wie in Fig. 1 angedeutet, auf Erdpotential.

Wenn am Ausgang des Integrators 16 das Anfangspotential wieder auftritt, wird über die Leitung 78 der Steuerschaltung 18 ein Impuls zugeführt, durch welchen der Transistorschalter 76 abgeschaltet und die Integration der Bezugsspannung unterbrochen wird. Gleichzeitig wird die Zufuhr der Oszillatorimpulse zum Zähler 20 gestoppt so daß der Zähler zu diesem Zeitpunkt eine digitale Repräsentation der unbekannten Analogspannung enthält.

Bei dem in Fig. 3 dargestellten Ausfülirungsbeispiel des Analog-Digital-Umsetzers treten drei Spannungsgefälle im Integrator auf. Diese Anordnung ermöglicht eine erhöhte Geschwindigkeit und einen Kompromiß zwischen höherer Geschwindigkeit und Genauigkeit in einem bestimmten Falle. Die Wirkungsweise dieser Anordnung ist ähnlich derjenigen des ersten Ausführungsbeispieles mit der Ausnahme, daß die Abwärtsintegrierung in zwei Schritten ausgeführt wird. Bei dem in Fig. 3 dargestellten Ausführungsbeispiel ist der Zähler 120, der am Ende der Umwandlung eine digitale Repräsentation der an die Anschlüsse 132 angelegten, nicht bekannten Analogspannung enthält, in zwei gleiche Abteilungen unterteilt und es sind zwei Bezugsspannungen V und V₂ vorgesehen. Die Auswahlsignale für die Eingangskanäle 110a, 110b, .., 11Qn werden von der Kanalauswahlmatrix 114 dem jeweiligen Transistorschalter 130 zugeführt. Der Ausgang des Integrators 116 ist mit den Vergleichern 124 und 125 verbunden.

Der Umsetzungsablauf beginnt bei einer gegebenen Anfangszeit T_Q. Zu dieser Zeit sind die beiden Gruppen 12Oa und 120b des Zählers 120 auf 0 gestellt und der ausgewählte Kanalschalter 130 ist durch ein von der Steuerschaltung 118 auf die Kanalttfählmatrix 114 gegebenes Signal geschlossen. Dadurch wird ein nicht bekanntes Analog-Eingangssignal dem Eingang des Integrators 116 während einer bestimmten Zeit zugeführt, die der Auffüllung der Zählergruppe 120a entspricht. Dabei werden der Zählergruppe 120a Taktimpulse vom Oszillator 156 durch die Steuereinrichtung 118 Docket SA 968 011 00 982 8/1610

zugeführt. Wenn die Zählergruppe 12Oa vollgelaufen ist wird von diesem Zähler über die Leitung 158 ein Signal an die Steuereinrichtung 118 und an den aus dem monostabilen Multivibrator 160 und dem UND-Glied 122 gebildeten Polaritätsdetektor gegeben. Die Steuerschaltung bewirkt dadurch die Öffnung des Schalters 130 und die Unterbrechung der Integration des nicht bekannten analogen Signals, Während das Zeitintegral der unbekannten Analogspannung über das gewählte Intervall nunmehr im Integrator 116 gespeichert wird, wird, wie in Fig. 4 dargestellt, die Bezugsspannung V erzeugt.

Der weitere Verlauf der Umsetzung geschieht mit Hilfe von zwei · Bezugsspannungen von dem nicht bekannten Signal entgegengesetztem Vorzeichen bis die digitale Repräsentation der nicht bekannten Analog-Spannung im Zähler 120 erscheint. Die Vorzeichenbestimmung geschieht in ähnlicher Weise wie im vorhergehenden Ausführungsbeispiel unter Verwendung des monostabilen Multivibrators 160, des UND-Gliedes 122 und der bistabilen Schaltung 164. Durch das Signal der bistabilen Schaltung 164 wird der entsprechende der Feldeffekttransistoren 170 oder 174 ausgewählt. Die Steuerschaltung 118 gibt ferner ein Signal an den Schalter 176 und an den Schalter 180 zur Auswahl der ersten Bezugsspannung.

Diese erste Bezugsspannung wird sodann solange integriert, bis i der Vergleicher 124 am Ausgang des Integrators 116 ein Zwischenpotential V feststellt, das am Ende des Abfalls R₃ (Fig. 4) auftritt. Das erzeugte Signal wird der Steuereinrichtung 118 über die Leitung 178 zugeführt, die den Transistorschalter 180 unterbricht und den Transistorschalter 182 öffnet. Dadurch wird die zweite Bezugsspannung, die niedriger als die erste Bezugsspannung ist, zugeschaltet und so lange integriert bis der Vergleicher 125 feststellt, daß der Integrator den Ausgangswert erreicht hat (Abschnitt R₃ in Fig. 4). Zu diesem Zeitpunkt wird der Steuereinrichtung 118 über die Leitung 184 ein Signal zugeführt durch welches die Integration der Bezugsspannung beendet wird, so daß nunmehr die digitale Repräsentation der nicht bekannten Analog-Spannung im Zähler 120 enthalten ist. Docket SA 968 OU -009828/1610

Claims

- 10 PATENTANSPRÜCHE

Anordnung zur Analog-Digital-Umsetzung von Signalen, bei welcher eine durch Integration der zerhackten Analogsignale über eine bestimmte Zeit summierte Ladung als Maß zur Bildung des entsprechenden Digitalwertes dient, mit einer Reihe von Eingangskanälen, über welche die modulierten Analogsignale mittels Transformatorkopplung zuführbar sind, dadurch gekennzeichnet, daß die einzelnen Eingangskanäle (10a bis 1On) von denen jeder einen Zerhacker (42, 44, 46) und eine damit verbundene Übertrageranordnung (36, 38) aufweist, über eine Kanalwählmatrix (14) ansteuerbar und mit dem Integrator (16) verbindbar sind, und daß dem Integrator (16) durch einen Bezugsspannungsgenerator erzeugte Impulse mit seiner jeweiligen Spannung entgegengesetzter Polarität unter Fortschaltung eines Zählers (20) zuführbar sind, der bei Reduzierung der Integratorspannung auf den Anfangswert ein dem jeweiligen Zählerstand entsprechendes Ausgangssignal abgibt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die den einzelnen Eingangskanälen zugeordneten Zerhacker (42, 44, 46) sowie der zur Erzeugung der Bezugsspannungsimpulse mit der jeweiligen Bezugsspannungsquelle zusammenwirkende Zerhacker (72) durch einen gemeinsamen Rechteckoszillator (41) steuerbar sind.
3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Analog-Eingangssignale jeweils über die Quelle/Senke-Strecken zweier von einem ersten Übertrager (38) mit der Frequenz des Rechteckgenerators (41) gesteuerten Feldeffekttransistoren (42, 44) der Primärwicklung eines zweiten Übertragers (36) zugeführt werden, dessen Sekundärwicklung durch die Quelle/Senke-Strecke eines durch den Rechteckgenerator (41) steuerbaren Feldeffekttransistors (46) überbrückbar ist.

Docket SA 968 Oll 0 0 9 8 2 8/1610
4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Zeitsteuerung des Integrators (16) zur Aufnahme der Analog-Signalimpulse durch den die nach Beendigung der Aufnahme zugeführten Bezugsspannungsimpulse registierenden Zähler (20) erfolgt.
5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine aus mehreren Bezugsspannungen (V., V.) auswählbar ist, und daß die Schrittgröße des die Anzahl der Bezugsspannung s impul se registrierenden Zählers (120a, 120b) entsprechend der Größe der jeweiligen Bezugsspannung einstell- λ bar ist.
6. Anordnung nach den Ansprüchen 1 bis 5, gekennzeichnet durch eine durch einen Oszillator (56) beeinflußte Steuereinrichtung (18), durch welche ein Eingangskanal (10a bis IQn) über die Kanalauswählmatrix (14) adressierbar und über Schalter (30) mit dem Integrator (16) verbindbar ist, der die Zuführung der Analog-Signalimpulse zum Integrator (16) regelnde Zähler (20) erregbar ist, die Höhe und Polarität der über Schalter (76) zuführbaren Bezugsspannung steuerbar ist und bei Beendigung der Umwandlung die Abgabe des digitalen Ausgangssignals steuerbar ist.
7. Anordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß Vergleicher (24 bzw. 124, 125) vorgesehen sind, die bei der Reduzierung der Integratorladung auf einen bestimmten Zwischenwert zur Umschaltung auf eine andere Bezugsspannung, bzw. bei der Reduzierung auf den Anfangswert zur Beendigung der Umwandlung ein Signal an die Steuereinrichtung (18 bzw. 118) abgeben.
8. Anordnung nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß zur Steuerung der für die Bezugsspannungsimpulse auszuwählenden, den Analog-Signalimpulsen entgegengesetzten Polarität eine bistabile Schaltung (64) vorgesehen ist,

Docket SA 968 on 009828/16 10

die über ein vom Integrator (16) und von einem durch die Steuerschaltung (18) erregbaren, monostabilen Multivibrator (60) beeinflußtes UND-Glied (21) einstellbar ist.

Docket SA 968 011 009828/16 10

L e e r s e i t e