DE19618940A1 - Datenleseeinrichtung - Google Patents

Description

Die Erfindung betrifft eine Datenleseeinrichtung mit einem Host-Prozessor und mindestens einem Massenspeichermedium, das über eine Schnittstelleneinrichtung an den Host-Prozessor an­ geschlossen ist.

Beispiele für solche Datenleseeinrichtungen sind die hinläng­ lich bekannten CD-Player im Audio-Bereich und die sogenannten CD-ROM-Laufwerke im Bereich der Personal-Computer. Sowohl CD- Player als auch das CD-ROM-Laufwerk zeichnen sich in der Re­ gel dadurch aus, daß die einmal in die jeweiligen Geräte ein­ gelegten Compactdiscs mit jedem handelsüblichen CD-Player bzw. CD-ROM-Laufwerk abgespielt werden können ohne daß eine Sicherungsprozedur gegen unbefugtes Abspielen der CD ange­ wandt wird.

Ein Schutz des Dateninhaltes des Massenspeichermediums, hier der Compactdisc, ist meist nicht möglich und kann, wenn über­ haupt, bisher nur umständlich realisiert werden. So werden im Bereich der Personal-Computer für den Softwareschutz bisher häufig sogenannte "Dongles" benutzt. Hierbei handelt es sich um einen Adapter, der in der Regel an die parallele Schnitt­ stelle des Personal-Computers anzuschließen ist. Dieser Adap­ ter muß von der Software des Personal-Computers mit einer ihm bekannten Datensequenz angesprochen werden, damit er mit ei­ ner anderen, vorgegebenen Datensequenz erwidert. Nur wenn die Software im Personal-Computer diese erwiderte Datensequenz als richtig erkennt, ist ein Zugriff auf die Software mög­ lich. Falls diese Antwort von der Software jedoch nicht als richtig erkannt wird, ist ein weiterer Zugriff auf die Soft­ ware ausgeschlossen.

Nachteilig bei dieser Lösung ist die zwingende Notwendigkeit eines Hardware-Elementes, das an eine Schnittstelle des Per­ sonalcomputers anzuschließen ist. Des weiteren muß in der zu sichernden Software eine entsprechende Abfrage-Routine im­ plementiert werden.

Im Bereich von Datennetzwerken wird ein unberechtigter Zu­ griff auf eine zentral gespeicherte Software dadurch ver­ mieden, daß die einzelnen Arbeitsstationen im Netzwerk von einem sogenannten "Supervisor" für bestimmte Zugriffe freige­ geben werden. Hierfür besitzt jede Arbeitsstation über eine werksseitig installierte vielstellige Identifikationsnummer, die im Hauptrechner des Netzwerkes, ebenfalls manuell, als angeschlossene Arbeitsstation implementiert werden muß. Der "Supervisor" legt dann anhand dieser Identifikationsnummer fest, auf welche Software im Hauptrechner diese Arbeitsstati­ on zugreifen kann. Die Benutzer oder Arbeitsstationen eines Netzwerkes können vom Verwalter des Netzwerkes unterschied­ lichste Zugriffsberechtigungen erhalten. Neben der Möglich­ keit, nur Dateien zu lesen, kann die Berechtigung vergeben werden, die Dateien auch zu ändern oder zu löschen. Des wei­ teren besteht die Möglichkeit, eine Zugriffsberechtigung zu erhalten, die es ermöglicht, neue Dateien anzulegen.

Allgemein ist festzustellen, daß eine wirksame und zuverläs­ sige Zugriffskontrolle auf die Daten für einen wirksamen Software-Schutz unerläßlich ist. Bei den eingangs erwähnten Compactdiscs als Massenspeichermedium ist aufgrund der tech­ nisch nicht realisierbaren Möglichkeit, auf der Compactdisc irgendwelche Logik unterzubringen, ein unbefugter Zugriff auf den Dateninhalt der Compactdisc nicht möglich.

Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrun­ de, die eingangs erwähnte Datenleseeinrichtung so weiterzu­ bilden, daß ein wirksamer und einfach technisch zu realisie­ render Schutz des Dateninhalts auf dem Massenspeichermedium gegen unbefugte Zugriffe gewährleistet ist.

Diese Aufgabe wird dadurch gelöst, daß das Massenspeicherme­ dium ein Trägerelement mit einem oder mehreren Halbleiter­ speicherchips aufweist, daß das Trägerelement mit einer indi­ viduellen Identifikationsnummer versehen ist, und daß durch den Host-Prozessor das Trägerelement anhand der Identifikati­ onsnummer identifizierbar und erst bei Akzeptanz dieser Iden­ tifikationsnummer das Trägerelement vom Host-Prozessor über ein Steuersignal in einen Datenübertragungsmodus schaltbar ist.

Dank der erfindungsgemäßen Verwendung eines oder mehrerer Halbleiterspeicher als Massenspeichermedium für Daten, kann eine auf dem Halbleiterchip ohnehin vorhandene integrierte Schnittstellenlogik vorteilhaft für einen intelligenten Da­ tenzugriffschutz benutzt werden. Das Trägerelement, das vor­ zugsweise eine Speicherkarte ist, wird mit der Applikations­ hardware, z. B. einen Host-Prozessor mit geeigneter Schnitt­ stelleneinrichtung, verbunden. Der Host-Prozessor fragt die Identifikationsnummer zu Beginn der gegenseitigen Kommunika­ tion zwischen Trägerelement und Host-Prozessor ab. Nur wenn die Identifikationsnummer des Trägerelements vom Host- Prozessor akzeptiert wird, folgt ein Datentransfer. Damit wird jeder Speicherzugriff auf eine vorherige Berechtigung überprüft. Falls eine Berechtigung nicht vorhanden ist, wird dieser Speicherzugriff verweigert. Hierdurch ist ein indivi­ dueller Datenzugriffschutz möglich.

In einer Weiterbildung der Erfindung ist vorgesehen, daß der Host-Prozessor ebenfalls eine individuelle Identifikations­ nummer aufweist und daß das Trägerelement nur dann eine Da­ tenübertragung ausführt, wenn die vom Host-Prozessor übertra­ gene Identifikationsnummer als eine zulässige Identifikati­ onsnummer erkannt wird. Dies stellt sicher, daß das Trägere­ lement nur von bestimmten Host-Prozessoren gelesen werden kann. Ein unbefugter Zugriff auf den Dateninhalt des Trägere­ lementes ist somit weiter erschwert.

Eine andere Weiterbildung der Erfindung sieht vor, daß die Identifikationsnummer auf dem Trägerelement einen Nummernbe­ reich aufweist, durch welchen festlegbar ist, ob das Träger­ element als Nur-Lese-Speicher, beschreibbarer Speicher, unbe­ grenzt - lesbarer Speicher oder von nur einem Host-Prozessor mit einer vorgegebenen Identifikationsnummer lesbar ist. Auf diese Weise ist es möglich, das Trägerelement nur für eine bestimmte Art von Applikation freizugeben.

Zur Erzielung einer störungsfreien Signalübertragung zwischen Host-Prozessor und Trägerelement ist es zweckmäßig als Schnittstelleneinrichtung sowohl im Trägerelement als auch im Host-Prozessor jeweils einen Interface-Controller vorzusehen, die beide über eine serielle Hochgeschwindigkeitsdatenleitung miteinander in Verbindung stehen. Diese Verbindung ist vor­ zugsweise lösbar gestaltet, so daß das Trägerelement einfach ausgetauscht werden kann.

Eine andere Fortbildung der Erfindung sieht vor, daß minde­ stens einer der beiden Interface-Controller mit einem Log­ buch-Register verbunden ist, in welchem alle Speicherinhalts­ zugriffe auf das Trägerelement protokollierbar sind. Auf die­ se Weise ist es beispielsweise möglich, das Trägerelement nur für eine vorgegebene Anzahl von Speicherzugriffen freizuge­ ben. Eine solche Anwendung ist beispielsweise dann sinnvoll, wenn die Trägerelemente gegen Bezahlung verliehen werden sol­ len und der Entleiher nur für eine beschränkte Anzahl auf den Speicherinhalt zugreifen darf. Das Logbuch-Register ist zweckmäßigerweise vom Host-Prozessor rücksetzbar, so daß die­ ser Vorgang, beispielsweise gegen erneute Bezahlung, jeder­ zeit wiederholt werden kann.

Eine andere Weiterbildung der Erfindung sieht vor, daß meh­ rere Trägerelemente parallel zueinander an den Host-Prozessor bzw. dessen Schnittstelle geschaltet sind. Hierdurch kann die Datenmenge, auf die der Host-Prozessor zugreifen kann, be­ trächtlich erhöht werden. Werden beispielsweise Speicherkar­ ten als Trägerelemente eingesetzt, so könnte beispielsweise ein ganzer Kartenstapel in einem Datenlesegerät, das z. B. als Audio-Player ausgebildet ist, abgelegt werden. Jede der Speicherkarten im Kartenstapel ist an den Host-Prozessor des Datenlesegerätes angeschlossen, so daß der Host-Prozessor wahlweise auf eine dieser Speicherkarten zugreifen kann.

Die Datenleseeinrichtung kann beispielsweise als tragbares Gerät mit Batterien oder einem Akku als Spannungsversorgung ausgebildet werden.

Die Halbleiterspeicher in dem Trägerelement können prinzipi­ ell jegliche Art von Speicher sein. Es bietet sich jedoch an, hierfür ROM-Speicher vorzusehen. Darüber hinaus ist die Er­ findung nicht darauf beschränkt, daß von dem Halbleiterspei­ cher nur Daten ausgelesen werden. Vielmehr ist es auch mög­ lich, daß der Host-Prozessor den Halbleiterspeicher mit Daten beschreibt.

Das Datenlesegerät nach der Erfindung kann beispielsweise als Audioabspielgerät, als Fremdsprachentrainer, als Lexikon, als Telefon- oder Adressregister, als Bildspeicher oder derglei­ chen eingesetzt werden.

Die Datenleseeinrichtung nach der Erfindung wird nachfolgend anhand eines Ausführungsbeispieles im Zusammenhang mit drei Figuren näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild der Datenleseeinrichtung nach der Erfindung mit einem Host-Prozessor und Speicherkarten,

Fig. 2 eine perspektivische Ansicht einer möglichen Speicherkarte zum Anschluß an einen Host-Prozessor gemäß Fig. 1,

Fig. 3 ein weiteres Blockschaltbild der Datenleseeinrichtung nach der Erfindung.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen, gleiche Teile mit gleicher Bedeutung.

Im nachfolgenden Ausführungsbeispiel wird davon ausgegangen, daß als Massenspeichermedium eine Speicherkarte mit einer Speicherkapazität von beispielsweise 64 Mbit eingesetzt wird. Die Speicherkarte verfügt über eine geeignete Schnittstellen­ einrichtung, die einerseits mit dem Halbleiterspeicher in Verbindung steht und andererseits ausgangsseitig an Kontakte der Speicherkarte angeschlossen ist. Diese Kontakte sind mit der Schnittstelleneinrichtung eines Host-Prozessors verbind­ bar.

Ein Blockschaltbild der Datenleseeinrichtung nach der Erfin­ dung ist in Fig. 1 dargestellt. Die Datenleseeinrichtung weist einen Host-Prozessor 1 auf, der über hier drei Leitun­ gen CLK, CMD und DAT mit drei Speicherkarten 10, 11 in Ver­ bindung steht. Jede dieser drei Speicherkarten 10, 11 ist ebenfalls an die erwähnten Leitungen CLK, CMD und DAT ange­ schlossen. Die beiden mit dem Bezugszeichen 10 bezeichneten Speicherkarten sind ROM-Karten. Von diesen beiden Speicher­ karten 10 können die Daten nur gelesen werden. Die mit dem Bezugszeichen 11 bezeichnete Speicherkarte 11 erlaubt dagegen auch ein Beschreiben des Halbleiterspeichers mit neuen Daten.

Wie aus Fig. 1 ersichtlich, weist der Host-Prozessor zwei Register 1a und 1b auf. Die Speicherkarten 10 und 11 verfügen ebenfalls über jeweils zwei Register 10a, 10b bzw. 11a, 11b. Diese Register 1a, 1b, 10a, 10b, 11a und 11b sind in vorlie­ gendem Ausführungsbeispiel für den Identifikationsvorgang zwi­ schen dem Host-Prozessor 1 und den Speicherkarten 10, 11 von Bedeutung. Im Register 1a ist beispielsweise ein den Host- Prozessor kennzeichnender Identifiaktionscode abgespeichert, während in den Registern 10a, 11a jeweils ein die entspre­ chende Speicherkarte kennzeichnender Code abgespeichert ist. Das Register 1b im Host-Prozessor 1 enthält dagegen einen oder mehrere Codes für solche Speicherkarten, mit denen der Host-Prozessor 1 zur Datenkommunikation freigegeben werden soll. Dieser Code kann z. B. identisch mit dem im Register 10a der einen Speicherkarte 10 sein. Bei einem 1 : 1 Vergleich wird der Host-Prozessor dann feststellen, daß sein im Register 1b gespeichert er Code identisch zum Code des Registers 10a in der Speicherkarte 10 ist. Erst wenn diese Übereinstimmung in­ nerhalb des Host-Prozessors 1 festgestellt ist, wird eine Da­ tenkommunikation zur Speicherkarte 10, d. h. ein Zugriff auf den gesamten Speicherinhalt des Massenspeichers, freigegeben.

In einer Weiterbildung kann natürlich auch innerhalb der Speicherkarte eine Logik vorhanden sein, die in ähnlicher Weise einen Codevergleich durchführt, um sicherzustellen, daß nicht mit beliebigen Host-Prozessoren 1 ein Datenaustausch durchführbar ist. Hierfür dienen die erwähnten Register 10b und 11b in den Speicherkarten 10, 11. In diesen Registern sind z. B. Codenummern von zulässigen Host-Prozessoren gespei­ chert.

Auf den erwähnten Leitungen CLK, CMD und DAT werden einer­ seits Taktsignale (CLK), Befehls-, Adress- oder Antwortsigna­ le (CMD) und Datensignale (DAT) übertragen. Die beiden Lei­ tungen CMD und DAT sind z. B. jeweils über einen Lastwider­ stand RL, RP an eine Versorgungsspannung VDD angeschlossen.

In Fig. 2 ist schematisch die in Fig. 1 bereits erwähnte Speicherkarte 10 in perspektivischer Ansicht dargestellt. Die Speicherkarte 10, die beispielsweise scheckkartenähnlich ge­ staltet sein kann, verfügt an der zum Betrachter von Fig. 2 zugewandten Stirnseite über sechs Kontakte A . . . F, welche in­ tern in der Speicherkarte mit einem Interface-Controller 13 und einem Halbleiterspeicher 12 verbunden sind. Zusätzlich kann zwischen dem Interface-Controller 13 und dem Halbleiter­ speicher 12 eine Fehlerkorrektureinheit 14 vorgesehen werden. Der Halbleiterspeicher 12 verfügt über Eingangsklemmen für Adressignale und Ausgangsklemmen, an denen Daten an den In­ terface-Controller 13 abgegeben werden.

Wie aus den in Fig. 1 und Fig. 2 dargestellten Pfeilen er­ sichtlich, steuert der Host-Prozessor 1 über sein Taktsignal CLK den Signaltransfer zwischen Host-Prozessor und Speicher­ karten 10, 11.

Die prinzipielle Funktionsweise der in Fig. 1 dargestellten Einrichtung stellt sich folgendermaßen dar.

Nach dem Einschalten der Spannungsversorgung oder einem Reset werden zunächst Schnittstellentreiber sämtlicher Karten 10, 11 durch den Host-Prozessor 1 in einen offenen Drain-Modus umgeschaltet. Dies geschieht durch einen besonderen Befehl. Hierdurch wird der Kartenidentifikationsmodus gestartet.

In diesem Kartenidentifikationsmodus beginnen sämtliche Kar­ ten synchron ihre individuelle Identifikationsnummer über den Bus, und zwar über die CMD-Leitung zu senden. Jede Speicher­ karte überwacht hierbei ihren ausgehenden Bitstrom. Wenn das augenblicklich ausgesendete Bit und der Zustand auf dem Bus nicht zueinander passen, stoppt die Karte weitere Bits zu senden und wartet für einen anderen Identifikationszyklus. Hierdurch wird sichergestellt, daß nur eine Karte vom Host- Prozessor 1 aufgrund der individuellen Identifizierungsnummer angesprochen wird. Der Host-Prozessor 1 identifiziert diese Karte z. B. anhand eines 1 : 1 Vergleiches des von der Speicher­ karte gesendeten Codes mit dem in seinem Register gespeicher­ ten Code und sendet dieser Speicherkarte bei einem positiven Vergleichsergebnis ein Steuersignal, so daß diese Speicher­ karte in den Datenübertragungsmodus schaltet. Ist der Ver­ gleich nicht positiv, also unterscheiden sich die Codes, so findet kein weiterer Zugriff auf die Speicherkarte statt. Anschließend reagiert diese Karte nicht mehr auf weitere Identifikationszyklen. Der Host-Prozessor 1 wiederholt diesen Identifikationsprozeß bis alle Karten identifiziert sind. An­ schließend erzeugt der Host-Prozessor auf der Taktleitung CLK einen Datenübertragungstakt mit einer zweiten Frequenz und schaltet alle Karten in den Datenübertragungsmodus. Im Daten­ übertragungsmodus spricht der Host-Prozessor 1 die entspre­ chende Speicherkarte 10, 11 über Steuersignale an und ruft die dortigen Daten ab bzw. beschreibt den Halbleiterspeicher.

In Fig. 3 ist ein weiteres Blockschaltbild der erfindungsge­ mäßen Einrichtung dargestellt. Das Bezugszeichen 1 bezeichnet wieder den Host-Prozessor, wobei der besseren Übersichtlich­ keit wegen der Prozessor selbst nicht dargestellt ist, son­ dern lediglich dessen Interface-Controller 2. An diesen In­ terface-Controller 2 ist ein ID-Register 3 und ein Logbuch- Register 4 angeschlossen. Das ID-Register 3 beinhaltet die individuelle Identifikationsnummer des Host-Prozessors 1. Das Logbuch-Register 4 enthält die Information über alle Spei­ cher-Inhaltszugriffe auf die Speicherkarte 10. Dieses Log­ buch-Register 4 ist vom Host-Prozessor 1 rücksetzbar.

Der Interface-Controller 2 des Host-Prozessors 1 ist über ei­ ne serielle Datenleitung 20 mit dem Interface-Controller 13 der Speicherkarte 10 in Verbindung. Der Interface-Controller 13 ist mit einem ID-Register 15 und einem Logbuch-Register 14 verbunden. Das ID-Register 15 enthält die individuelle Iden­ tifikationsnummer der Speicherkarte 10, während das Logbuch- Register Informationen über die Speicherinhaltszugriffe bei dieser Speicherkarte 10 enthält.

Die Logbuch-Register 4, 14 können beispielsweise dazu verwen­ det werden, bestimmte Zugriffskostenmodelle einzusetzen. Die vorzugsweise rücksetzbaren Logbuch-Register 4, 14 können u. a. dazu verwendet werden, nach einer bestimmten Anzahl von Zu­ griffen auf die jeweilige Speicherkarte einen weiteren Zu­ griff auf die Speicherkarte zu vermeiden. Das Logbuch- Register kann hierfür beispielsweise einen Rückwärtszähler enthalten.

Bezugszeichenliste

1 Hostprozessor
2 Interface-Controller
3 ID-Register
4 Logbuch-Register
10 Trägerelement, Speicherkarte
11 Trägerelement, Speicherkarte
12 Halbleiterspeicher
13 Interface-Controller
14 Fehler-Korrektureinheit
20 serielle Datenleitung
A . . . F Kontakte des Trägerelementes
CLK Taktleitung
CMD Befehlsleitung
DAT Datenleitung
VDD Versorgungsspannung
VSS Bezugspotential
RP Lastwiderstand
RL Lastwiderstand

Claims (17)

1. Datenleseeinrichtung mit einem Host-Prozessor und minde­ stens einem Massenspeichermedium, das über eine Schnitt­ stelleneinrichtung an den Host-Prozessor angeschlossen ist, dadurch gekennzeichnet, daß das Massenspeichermedium ein Trägerelement (10, 11) mit einem oder mehreren Halbleiterspeicherchips (12) aufweist, daß das Trägerelement (10, 11) mit einer individuellen Iden­ tifikationsnummer versehen ist, und daß durch den Host- Prozessor (1) das Trägerelement (10, 11) anhand der Iden­ tifikationsnummer identifizierbar und bei Akzeptanz die­ ser Identifikationsnummer das Trägerelement (10, 11) vom Host-Prozessor (1) über ein Steuersignal in einen Daten­ übertragungsmodus schaltbar ist.

2. Datenleseeinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Host-Prozessor (1) ebenfalls eine indi­ viduelle Identifikationsnummer aufweist, und daß das Trä­ gerelement (10, 11) eine Datenübertragung nur dann er­ laubt, wenn die Identifikationsnummer des angeschlossenen Host-Prozessors (1) mit einer vorgegebenen Identifikati­ onsnummer übereinstimmt.

3. Datenleseeinrichtung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Identifikationsnummer einen Num­ mernbereich aufweist, durch welchen festlegbar ist, ob das Trägerelement (10, 11) als Nur-Lese-Speicher, be­ schreibbarer Speicher, unbegrenzt-lesbarer Speicher oder nur von einem Host-Prozessor (1) mit einer vorgegebenen Identifikationsnummer ansprechbar ist.

4. Datenleseeinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schnittstelleneinrichtung sowohl im Trägerelement (10, 11) als auch im Host- Prozessor (1) jeweils einen Interface-Controller (13, 2) aufweist.

5. Datenleseeinrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Interface-Controller (2, 13) über eine serielle Datenleitung (20) miteinander in Verbindung ste­ hen.

6. Datenleseeinrichtung nach Anspruch 4 oder 5, dadurch ge­ kennzeichnet, daß mindestens einer der beiden Interface- Controller (2, 13) mit einem Logbuch-Register (4, 14) verbunden ist, in welchem alle Speicherinhaltszugriffe auf das Trägerelement (10, 11) protokollierbar sind.

7. Datenleseeinrichtung nach Anspruch 6, dadurch gekenn­ zeichnet, daß das Logbuch-Register (4, 14) vom Host- Prozessor (1) rücksetzbar ist.

8. Datenleseeinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß mehrere Trägerelemente (10, 11) parallel zueinander geschaltet an den Host-Prozessor (1) angeschlossen sind.

9. Datenleseeinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Trägerelement (10, 11) mit Kontakten (A . . . F) für eine Spannungsversorgung, Be­ fehls- und/oder Adressignale, einen Takteingang und Da­ tensignalen versehen ist.

10. Datenleseeinrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Trägerelement (10, 11) als Speicherkarte ausgebildet ist.

11. Datenleseeinrichtung nach Anspruch 8 und 10, dadurch ge­ kennzeichnet, daß die Speicherkarten in Form eines Kar­ tenstapels mit jeweils zueinander ausgerichteten Kontak­ ten (A . . . F) angeordnet sind, und daß diese Kontakte (A . . . F) jeweils an die Schnittstelleneinrichtung des Host-Prozessors (1) parallel angeschlossen sind.

12. Datenleseeinrichtung nach einem der Ansprüche 1 bis 11 dadurch gekennzeichnet, daß die Datenleseeinrichtung als tragbares Gerät mit einer oder mehreren Batterien bzw. Akkus ausgebildet ist.

13. Datenleseeinrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Halbleiterspeicherchips ROM-Speicher aufweisen.

14. Datenleseeinrichtung nach einem der Ansprüche 1 bis 12 dadurch gekennzeichnet, daß der oder die Halbleiterspei­ cherchips (12) vom Host-Prozessor (1) über die Schnitt­ stelleneinrichtung (2, 13) auch mit Daten beschreibbar sind.

15. Verwendung des Datenlesegerätes nach einem der Ansprüche 1 bis 12 als Audioabspielgerät, als Fremdsprachentrainer, als Lexikon, als Telefon- und/oder Adressregister, als Bildspeicher oder dergleichen.

16. Massenspeichermedium für eine Datenleseeinrichtung mit einem Host-Prozessor, welcher über eine Schnittstellenein­ richtung mit dem Massenspeichermedium verbindbar ist, dadurch gekennzeichnet, daß das Mas­ senspeichermedium ein Trägerelement (10, 11) mit einem oder mehreren Halbleiterspeicherchips (12) aufweist, daß das Trägerelement (10, 11) mit einer individuellen Iden­ tifikationsnummer versehen ist, und daß durch den Host- Prozessor (1) das Trägerelement (10, 11) anhand der Iden­ tifikationsnummer identifizierbar und bei Akzeptanz die­ ser Identifikationsnummer das Trägerelement (10, 11) vom Host-Prozessor (1) über ein Steuersignal in einen Daten­ übertragungsmodus schaltbar ist.

17. Host-Prozessor für eine Datenleseeinrichtung mit einem über eine Schnittstelleneinrichtung an den Host-Prozessor angeschlossen Massenspeichermedium, dadurch gekennzeichnet, daß das Mas­ senspeichermedium ein Trägerelement (10, 11) mit einem oder mehreren Halbleiterspeicherchips (12) aufweist, daß das Trägerelement (10, 11) mit einer individuellen Iden­ tifikationsnummer versehen ist, und daß durch den, Host- Prozessor (1) das Trägerelement (10, 11) anhand der Iden­ tifikationsnummer identifizierbar und bei Akzeptanz die­ ser Identifikationsnummer das Trägerelement (10, 11) vom Host-Prozessor (1) über ein Steuersignal in einen Daten­ übertragungsmodus schaltbar ist, wobei der Host-Prozessor (1) ein oder mehrere Register (1a) aufweist, innerhalb der Identifaktionsnummern von akzeptierbaren Trägerele­ menten (10, 11) gespeichert sind.