DE19516487C1 - Vertical integration process for microelectronic system - Google Patents

Vertical integration process for microelectronic system

Info

Publication number
DE19516487C1
DE19516487C1 DE19516487A DE19516487A DE19516487C1 DE 19516487 C1 DE19516487 C1 DE 19516487C1 DE 19516487 A DE19516487 A DE 19516487A DE 19516487 A DE19516487 A DE 19516487A DE 19516487 C1 DE19516487 C1 DE 19516487C1
Authority
DE
Germany
Prior art keywords
substrate
characterized
method according
via holes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19516487A
Other languages
German (de)
Inventor
Peter Dr Ramm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19516487A priority Critical patent/DE19516487C1/en
Application granted granted Critical
Publication of DE19516487C1 publication Critical patent/DE19516487C1/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06524Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/94Laser ablative material removal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Abstract

The vertical integration process uses 2 separately prepared substrates (1,8), each incorporating at least one circuit structure layer (3,10) and at least one metallisation plane (5,10), brought together to provide a substrate stack. The thickness of one substrate (1) is reduced until metallised holes formed in this substrate are reached, with subsequent deepening of the holes until the metallisation of the metallisation plane of the other substrate is reached for formation of an electrical connection between the substrate metallisation planes.

Description

Die Erfindung betrifft ein Verfahren zur vertikalen Integration mikroelektronischer Systeme. The invention relates to a method for vertical integration of microelectronic systems. Vertikale Verbindungen ermöglichen die Herstellung dreidimensional integrierter Schaltungen. Vertical connections enable the production three-dimensional integrated circuits. Die Vorteile eines dreidimensional integrierten mikroelektronischen Systems sind ua die bei gleichen Designregeln erreichbaren höheren Packungsdichten und Schaltgeschwindigkeiten gegen über zweidimensionalen Systemen (Planartechnologie). The advantages of a three-dimensional integrated microelectronic system include achievable with the same design rules higher packing densities and switching speeds compared to two-dimensional systems (planar technology). Letzteres ist zum einen bedingt durch kürzere Leitungswege zwischen den einzelnen Bauelementen oder Schaltungen, zum anderen durch die Möglichkeit der parallelen Informa tionsverarbeitung. The latter is the one due to shorter cable paths between the individual devices or circuits, on the other hand by the possibility of parallel processing informa tion. Die Steigerung der Leistungsfähigkeit des Systems ist bei Realisierung einer Verbindungstechnik mit örtlich frei wählbaren höchstinte grierbaren vertikalen Kontakten optimal. The increase in efficiency of the system is optimal for the realization of a connection technique with locally freely selectable Hoechsmann ink grierbaren vertical contacts.

Zur Herstellung dreidimensionaler Schaltungsanordnungen mit frei wählbaren vertikalen Kontakten sind folgende Verfahren bekannt: For the production of three-dimensional circuitry with freely selectable vertical contacts following methods are known:
Y. Akasaka, Proc. Y. Akasaka, Proc. IEEE 74 (1986) 1703, schlägt vor, auf eine fertig prozessierte Bauelementeschicht polykristallines Silizium abzuscheiden und zu rekri stallisieren, so daß in der rekristallisierten Schicht weitere Bauelemente gefertigt werden können. IEEE 74 (1986) 1703 proposes to deposit on a fully processed device layer and polycrystalline silicon stallisieren to rekri so that other components can be fabricated in the recrystallized layer. Nachteile dieser Methode sind die ausbeutereduzierende De gradation der Bauelemente in der unteren Ebene durch die hohe thermische Belastung beim Rekristallisierungsprozeß, sowie die notwendigerweise serielle Prozessierung des Gesamtsystems. Disadvantages of this method are the ausbeutereduzierende De gradation of the devices in the lower level by the high thermal load during the recrystallization process, and the necessarily serial processing of the overall system. Letzteres bedingt zum einen entsprechend lange Durchlaufzei ten bei der Fertigung und hat zum anderen eine Ausbeuteminderung durch Aufsummierung der prozeßbedingten Ausfälle zur Folge. The latter requires for a correspondingly long Durchlaufzei th in production and has secondly a reduction in yield by summing up the process-related outage. Beides erhöht die Fertigungskosten beträchtlich gegenüber einer Prozessierung der einzelnen Ebenen getrennt voneinander in verschiedenen Substraten. Both increase the production costs considerably compared with a processing of the individual layers separated from each other in different substrates.

In der US 4,902,637 ist ein Verfahren zur Herstellung einer dreidimensionalen Halbleiteranord nung beschrieben, bei dem auf eine fertigprozessierte Bauelementeschicht eine Isolationsschicht sowie eine weitere Bauelementeschicht aufgebracht werden. In US 4,902,637 a method for producing a three-dimensional Halbleiteranord described voltage, wherein an insulating layer and a further layer components are applied to a ready-processed device layer. Übereinanderliegende Bauelemente der unterschiedlichen Schichten werden durch die Isolationsschicht hindurch über Vialöcher direkt miteinander verbunden, um die Leitungswege kurz zu halten. Superimposed components of the different layers are connected through the insulating layer to pass through via holes to each other directly, to maintain the conduction paths short. Nachteilig an diesem Verfahren ist jedoch auch hier, wie bei dem bereits genannten Verfahren, die serielle Prozessierung des Ge samtsystems und die damit verbundenen langen Durchlaufzeiten bei der Fertigung. The disadvantage of this method, however method as in the above-mentioned, the serial processing of Ge entire system and the associated long lead times in the production is also here.

Aus Y. Hayashi et al., Proc. From Y. Hayashi et al., Proc. 8th Int. 8th Int. Workshop on Future Electron Devices, 1990, Seite 85, ist es bekannt, zunächst die einzelnen Bauelementeebenen getrennt voneinander in verschiedenen Substraten herzustellen. Workshop on Future Electron Devices, 1990, page 85, it is known to first prepare the individual component planes separated from each other in different substrates. Anschließend werden die Substrate auf wenige Mikrometer gedünnt, mit Vorder- und Rückseitenkontakten versehen und mittels eines Bondverfahrens vertikal verbunden. Subsequently, the substrates are thinned to a few micrometers, provided with front and back contacts and connected vertically by means of a bonding process. Für die Bereitstellung der Vorder- und Rückseitenkontakte sind jedoch Sonderprozesse notwendig, die in der Standard-Halbleiterfertigung (CMOS) nicht vorgesehen sind, nämlich Bearbeitung MOS- inkompatibler Materialien (z. B. Gold) und Rückseitenstrukturierung des Substrates. However, special processes for providing the front and rear side contacts necessary, which are not provided in the standard semiconductor manufacturing (CMOS), namely processing MOS incompatible materials (eg. gold) and back structuring the substrate.

Ein weiteres Verfahren zur Herstellung dreidimensionaler Schaltungsanordnungen ist in der US 4,612,083 beschrieben. Another process for producing three-dimensional circuits is described in US 4,612,083. Bei dem Verfahren werden die einzelnen Bauelementeebenen getrennt voneinander in verschiedenen Substraten prozessiert. In the method of the individual component planes are processed separately in different substrates. Durch eine Isolationsschicht und eine Adhä sionsschicht auf den Bauelementeebenen werden über Kontaktlöcher leitende Verbindungen, die an der Oberfläche der Adhäsionsschicht freiliegen, zu den einzelnen Bauelementen des jeweiligen Substrates hergestellt. By an insulating layer and a Adhä sion layer on the component planes are produced through contact holes conductive connections which are exposed at the surface of the adhesive layer to the individual components of the respective substrate. Die Oberflächen der beiden Substrate werden schließlich über die Adhäsi onsschichten so miteinander verbunden, daß sich die freiliegenden Kontakte berühren. The surfaces of the two substrates are finally onsschichten on the Adhäsi interconnected such that contact the exposed contacts.

Bei der Verbindung zweier fertig prozessierter Bauelementesubstrate ist eine genaue Justage der beiden Substrate über Justiermarken vor dem Zusammenfügen erforderlich. When connecting two fully processed substrates components precise adjustment of the two substrates via alignment prior to assembly is required. Soll eine Rückseiten strukturierung vermieden werden, so wurden die Justiermarken bisher im Bereich der Vorderseite der Substrate aufgebracht und die Justage erfolgt im infraroten Durchlichtverfahren (bekannt z. B. vom sogenannten Flip-Chip-Bonden). If a structuring backs are avoided, the alignment marks have been applied in the region of the front side of the substrates and the alignment takes place in the infrared transmitted light process (known eg. As the so-called flip-chip bonding). Die zum Zeitpunkt des Zusammenfügens vorliegende Schichtfolge des oberen Substrats schließt eine optische Durchlichtjustierung der Bauelemente ebenen zueinander im sichtbaren Spektralbereich aus. The present at the time of assembling sequence of layers of the upper substrate includes an optical transmitted light from adjustment of the structural elements flat to one another in the visible spectral range.

Die Anwendung des infraroten Durchlichtverfahrens bedingt jedoch eine in der Halbleiterfertigung unübliche Spezialausrüstung, insbesondere ein Bondgerät mit integrierter Infrarotdurchlichtjustie rung. The application of the infrared transmitted-light method, however, an unusual tion in the semiconductor manufacturing special equipment, in particular a bonding apparatus with integrated Infrarotdurchlichtjustie conditionally. Die zu justierenden Substrate müssen zudem ausschließlich polierte Oberflächen aufweisen (Handling-Substrat und unteres Bauelementesubstrat), da sonst das Infrarotlicht an den Grenzflä chen diffus gestreut wird und somit die Justiermarken nicht abgebildet werden können. The substrates to be adjusted must also only have polished surfaces (handling substrate and lower substrate components), otherwise the infrared light to the Grenzflä chen is diffusely scattered, and hence the alignment marks can not be displayed. Die Ju stiergenauigkeit ist selbst bei Verwendung von polierten Oberflä chen aufgrund der größeren Wellenlänge des Infrarotlichtes im Vergleich zu sichtbarem Licht um etwa einen Faktor zwei kleiner als bei Justierung im sicht baren Spektralbereich, so daß die Packungsdichte der vertikalen Verbindung nur ca. 25% des mit sichtbarem Licht erreichbaren Wertes beträgt. The Ju is bull accuracy even when using polished Oberflä surfaces because of the greater wavelength of infrared light in comparison to visible light by a factor of two smaller than in adjustment in view cash spectral range, so that the packing density of the vertical connection only about 25% of the with visible light attainable value is. Darüber hinaus bewirkt der komplexe Schichtaufbau einer Integrierten Schaltung mit einer Vielzahl von Grenzflächen und den damit verbundenen Reflexionen eine weitere Verringerung der Justiergenauigkeit beim Durchlichtverfahren. In addition, the complex layer structure of an integrated circuit operates with a plurality of interfaces and the associated reflections further reducing the alignment accuracy when the transmitted light method. Weiterhin bewirkt diese Methode eine Einschränkung der Designfreiheit und der Substratauswahl, da in den Bereichen der Justiermarken eine gute Strah lungstransmission erforderlich ist. Furthermore, this method results in a restriction of the freedom of design and substrate selection, as in the areas of the alignment marks a good radia tion transmission is required.

Aus der JP 63-213943 A2 ist schließlich ein Verfahren zur vertikalen Integration mi kroelektronischer Systeme bekannt, bei dem die Prozessierung zweier Bauele menteebenen in unterschiedlichen Substraten (Top- und Bottomsubstrat) erfolgt. From JP 63-213943 A2 a method of vertical integration mi kroelektronischer finally systems is known, wherein the processing of two planar elements Bauele in different substrates (top and bottom substrate) is carried out. Bei dem Verfahren wird das Topsubstrat zunächst mit Vialöchern verse hen, die sämtliche Lagen mit Schaltungsstrukturen dieses Substrates durch dringen. In the method the Topsubstrat is first shipping via holes with hen that penetrate all the layers with circuit structures of this substrate through. Das Topsubstrat wird dann vorderseitig mit einem Hilfssubstrat ver bunden, rückseitig gedünnt und auf die Vorderseite des Bottomsubstrates auf gebracht. The Topsubstrat is then connected, at the back thinned and placed on the front side with an auxiliary substrate ver on the front of the bottom substrate to. Das Hilfssubstrat wird entfernt und die vorhandenen Vialöcher werden bis zur Metallisierung des Bottomsubstrates geöffnet. The auxiliary substrate is removed and the existing via holes are opened up to the metallization of the bottom substrate. Die Vialöcher werden aufgefüllt und die Verbindung zur Metallisierungsebene des Topsubstrates wird über Kontaktlöcher hergestellt. The via holes are filled up and the connection to the metallization of Topsubstrates is produced via contact holes. Das Dünnen des Topsubstrates vor dem Zu sammenfügen mit dem Bottomsubstrat erfordert jedoch eine spezielle Handling technik für das Topsubstrat. However, the thinning of Topsubstrates to piece together before the bottom substrate requires special handling technology for the Topsubstrat. Die Handlingtechnik besteht im Aufbringen und späteren Entfernen eines Hilfssubstrates (Handlingsubstrat). The handling technique consists of applying and subsequent removal of an auxiliary substrate (handle substrate). Diese zusätzlichen Fertigungsschritte erhöhen die Herstellungskosten. These additional manufacturing steps increase the cost of production. Das Wiederentfernen des Hilfssubstrates nach erfolgtem Dünnen des Topsubstrates verringert zudem die Ausbeute der Bauteile, da hierbei Bauelementeschichten beschädigt werden können. The reclaiming of the auxiliary substrate after completion of thinning the Topsubstrates also reduces the yield of the components, as this device layers can be damaged.

Ein weiteres Merkmal des Verfahrens besteht darin, daß nach dem Zusammen fügen der Substrate zu einem Bauelementestapel die Strukturierung der Verbindungsmetallisierung, die durch Abscheidung metallischen Materials auf der Oberfläche der oberen Bauelementeebene erzeugt wurde, erforderlich ist. Another feature of the method is that concentrations of the substrates to add a component stacks the patterning of the interconnection metallization, which was produced by deposition of metallic material on the surface of the upper component level, is required after. Die hierzu notwendigen Lithographieschritte bringen ua die folgenden Nach teile mit sich: Hohe Anforderungen an die Lack- und Belichtungstechnik wegen des nicht dem Standard entsprechenden Substratmaterials (Stapel gedünnter und geklebter Substrate) sowie Ausbeuteminderung bei der Lithographie für die Metallstrukturierung wegen der vorliegenden starken Topographie nach ausge führter Via-Technik in Folge von Lackdickeninhomogenitäten und Lackbenet zungsproblemen bis hin zu Lackabrissen. The necessary lithography steps bring include the following after share with you: High demands on the coating and exposure technique because of the non-standard substrate material (stack thinned and bonded substrates) and yield reduction in lithography for the metal structure for the present strong topography after being convicted Via technology as a result of Lackdickeninhomogenitäten and lacquer wetting problems to resist breaks.

Die Nachteile der genannten Verfahren bestehen also insbesondere in hohen Durchlaufzeiten der Substrate bei der Fertigung, hohen Fertigungskosten, Aus beuteminderung oder in der notwendigen Anwendung von Sonderprozessen, die inkompatibel zur Standard-Halbleiterfertigung sind. The disadvantages of the processes mentioned thus consist in particular in high throughput times of the substrates in the production, high production costs, from yield reduction or in the necessary application of special processes that are incompatible with standard semiconductor manufacturing.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur vertikalen In tegration mit frei wählbaren vertikalen Kontakten anzugeben- das mit CMOS- kompatiblen Standard-Halbleitertechnologien durchführbar ist und eine hohe Ausbeute aufweist. The invention is therefore based on the object, a method for vertical in tegration with freely selectable vertical contacts anzugeben- with the CMOS compatible standard semiconductor technology is feasible and has a high yield.

Diese Aufgabe wird erfindungsgemäß mit dem Verfahren nach Anspruch 1 ge löst. This object is according to the invention solves ge with the method of claim. 1 Besondere Ausgestaltungen des Verfahrens sind Gegenstand der Unter ansprüche. Particular embodiments of the method are subject of the claims.

Beim erfindungsgemäßen Verfahren werden die einzelnen Bauelementelagen in unterschiedlichen Substraten unabhängig voneinander prozessiert und nachfolgend zusammengefügt. In the present process the individual component layers are processed independently in different substrates, and subsequently joined. Zunächst wird das fertigprozessierte Substrat (erstes Substrat; im folgenden als Topsubstrat bezeichnet) mit einem oder mehreren Bauelementelagen und Metallisierungsebenen, dessen Bauelemente lagen in der fertigen integrierten Schaltungsstruktur oberhalb der Bauele mentelagen eines weiteren Substrates (zweites Substrat; im folgenden als Bottomsubstrat bezeichnet) liegen sollen, vorderseitig mit Vialöchern versehen. First, the ready-processed substrate (first substrate; hereinafter referred to as Topsubstrat) with one or more component layers and metallization layers, the component layers in the finished integrated circuit structure above the Bauele elements were of another substrate (second substrate; hereinafter referred to as a bottom substrate) are intended to , the front side provided with via holes.

Vorzugsweise kann hierzu eine Maskierungsschicht verwendet werden, die vor zugsweise eine planarisierende Funktion übernimmt oder planarisiert wird. Preferably, this masking layer may be used that takes a planarizing function before or preferably is planarized.

Die Vialöcher werden an der Stelle geöffnet (z. B. durch Ätzen), an der später ein vertikaler Kontakt zwischen Metallisierungslagen des Topsubstrates und des Bottomsubstrates erzeugt werden soll, und durchdringen alle im Topsubstrat vorhandenen Bauelementelagen und Metallisierungsebenen. The via holes are opened at the location (eg., By etching), a vertical contact between the metallization layers Topsubstrates and the bottom substrate is to be produced later on the, and penetrate all existing component layers and metallization in Topsubstrat. Die Vialöcher, die vorzugsweise gemäß Anspruch 2 die zu kontaktierende Metallisierungsschicht öffnen, enden vorzugsweise einige Mikrometer unterhalb der Bauelementelagen des Topsubstrates, bei Verwendung eines SOI-Substrates vorzugsweise an der vergrabenen Oxidschicht (Anspruch 4). The via holes, which are preferably opening according to claim 2 to be contacted by metallization layer, preferably forming several micrometers below the component layers of the Topsubstrates, when using an SOI substrate preferably on the buried oxide layer (claim 4).

Anschließend wird ein weiteres fertigprozessiertes Substrat mit einem oder meh reren Bauelementelagen und Metallisierungsebenen, das Bottomsubstrat, mit dem Topsubstrat verbunden. Subsequently, a further substrate with one or fertigprozessiertes meh reren component layers and metallization layers, the bottom substrate, connected to the Topsubstrat. Hierzu wird vorzugsweise gemäß Anspruch 7 die Vorderseite des Bottomsubstrates, dh die Oberfläche der oberen Bau elementelage des Bottomsubstrates, mit einer transparenten Haftschicht verse hen. To this end, preferably, according to claim 7, the front side of the bottom substrate, ie, the upper surface of the construction elements of the location Bottom substrate with a transparent adhesive layer verse hen. Die Haftschicht kann gleichzeitig eine passivierende und/oder planarisie rende Funktion übernehmen (Anspruch 8). The adhesive layer can be simultaneously a passivating and / or planarisie-saving function is performed (claim 8). Alternativ kann gemäß Anspruch 9 auf die Haftschicht verzichtet, vorzugsweise gemäß Anspruch 10 eine planarisie rende oder planarisierte Schicht erzeugt, und nach entsprechender Oberflä chenaktivierung eine direkte Bindung mit der Oberfläche der oberen Bauelemen telage des Topsubstrates hergestellt werden (Direct Bonding Verfahren). Alternatively, according to claim 9 dispense with the adhesive layer, preferably produced according to claim 10 or a planarisie Rende planarized layer, and after appropriate Oberflä chenaktivierung a direct bond with the surface of the upper Bauelemen Telage of Topsubstrates prepared (Direct Bonding method). Dann werden Topsubstrat und Bottomsubstrat aufeinander justiert und die Vorderseite des Topsubstrates mit der Vorderseite des Bottomsubstrates verbunden. Then Topsubstrat and bottom substrate are aligned with each other and the front of the Topsubstrates connected to the front of the bottom substrate. Die Justage kann dabei mit Hilfe einer Splitoptik anhand von Justiermarken im sichtbaren Spektralbereich erfolgen (Anspruch 2). The adjustment can in this case based on the alignment marks in the visible spectrum carried out by means of a split optics (claim 2). Die Justiermarken können hierbei im Topsubstrat und im Bottomsubstrat jeweils in der obersten Metallisie rungsebene enthalten sein oder im Topsubstrat analog zu den Vialöchern, dh vorzugsweise durch Ätzung von Justierstrukturen von der Vorderseite des Topsubstrates, hergestellt sein. The alignment marks can in this case in Topsubstrat and bottom substrate be approximately planar contained respectively in the top metallization or Topsubstrat analogous to the via holes, that is preferably be made of adjustment structures by etching from the front of Topsubstrates.

Anschließend wird das mit dem Bottomsubstrat verbundene Topsubstrat von der Rückseite her bis an die Vialöcher gedünnt. Subsequently, the Topsubstrat connected to the bottom substrate is thinned from the rear side up to the via holes. Das Dünnen kann beispielswei se durch naß- oder trockenchemisches Ätzen und/oder durch mechanisches und/oder chemomechanisches Schleifen erfolgen (Anspruch 5). The thinning can beispielswei se by wet or dry chemical etching and / or by mechanical and / or chemo mechanical grinding carried out (claim 5). Bei Verwen dung eines SOI-Substrates als Topsubstrat kann hierbei das SOI-Silizium als Ätzstopp dienen (Anspruch 6). In USAGE dung an SOI substrate as Topsubstrat this case, the SOI silicon can serve as an etch stop (claim 6).

Die nun geöffneten Vialöcher werden durch die verbleibenden Schichten (z. B. Haftschicht und Passivierungsschicht des Bottomsubstrates) bis auf die Metal lisierungsschicht einer Metallisierungsebene des Bottomsubstrates vertieft (z. B. durch Ätzen). The now open via holes are through the remaining layers (z. B. adhesive layer and passivation layer of the bottom substrate) to the metal lisierungsschicht a metallization of the bottom substrate recessed (eg., By etching). Hierbei ist kein Lithographieschritt erforderlich, da das mit Vialö chern strukturierte Topsubstrat als Maskierung dient (sog. Hardmask; Anspruch 11). In this case, no lithographic step is necessary because the structured with Vialö Chern Topsubstrat serves as a mask (so-called hard mask;. Claim 11).

Über diese Vialöcher wird schließlich der elektrische Kontakt zwischen der Me tallisierung einer Metallisierungsebene des Top- und der Metallisierung einer Metallisierungsebene des Bottomsubstrates hergestellt. This via holes, electrical contact between the metallization Me is finally a metallization of the top metallization and the metallization of the bottom of a substrate made.

Hierzu wird vorzugsweise gemäß Anspruch 12 metallisches Material auf dem Substratstapel abgeschieden, welches die Vialöcher durch die Metallisierung des Topsubstrates bis hinab zur Metallisierung des Bottom substrates bedeckt, und anschließend mit Hilfe eines anisotropen Ätzprozesses oder eines chemomechanischen Schleifprozesses auf der Substratoberfläche entfernt, so daß lediglich in den Vialöchern Material verbleibt (sog. Plug- Technik). These preferably metallic according to claim 12 material on the substrate stack is deposited which the via holes by the metallization of the Topsubstrates down to the metallization of the bottom substrate covered, and then removed using an anisotropic etching process or a chemo mechanical grinding process on the substrate surface, so that only in the material remains via holes (so-called. plug technique). Durch diese metallischen Plugs ist die vertikale Integration der Bau elementelagen von Top- und Bottomsubstrat hergestellt. Through these metal plugs the vertical integration of construction elements is lying on top and bottom substrate made. Abschließend kann durch Aufbringen einer dielektrischen Schicht die Vorderseite des Bauelemen testapels passiviert werden. Finally, the front of the test Bauelemen Apel can be passivated by depositing a dielectric layer.

Diese Ausführungsform ermöglicht die Durchführung des erfindungsgemäßen Verfahrens ohne Lithographieschritte am zusammengefügten Substratstapel. This embodiment makes it possible to carry out the process without lithography steps on the assembled substrate stack. Hierdurch wird das Verfahren vereinfacht und dessen Ausbeute zusätzlich er höht. In this way the process is simplified and the yield thereof in addition he increased.

Die vertikale Integration mit einer weiteren Bauelementeebene kann gemäß dem beschriebenen Verfahren realisiert werden, indem der vorliegende Substratsta pel analog einem Bottomsubstrat mit den metallischen Plugs als Bottommetalli sierung behandelt wird. The vertical integration with another component level can be realized according to the process described by the present Substratsta pel is treated analogously to a bottom substrate with the metal plug as Bottommetalli tion. Die vertikale Verbindung zwischen zwei oder mehreren Bauelementeebenen wird hierbei durch das Design der entsprechenden Metal lisierungsebenen festgelegt. The vertical connection between two or more component planes is here defined lisierungsebenen by the design of the corresponding metal.

Aufgrund der Prozessierung einzelner Bauelementelagen getrennt voneinander in unterschiedlichen Substraten (parallele Prozessierung) ergibt sich mit dem er findungsgemäßen Verfahren eine deutliche Verringerung der Durchlaufzeiten bei der Fertigung der vertikalen Schaltungsstruktur und somit eine Senkung der Fertigungskosten. Due to the processing of individual component layers from each other in different substrates separately (parallel processing) is obtained with which he inventive method, a significant reduction in the cycle times in the production of the vertical circuit structure and thus a reduction in manufacturing costs.

Beim erfindungsgemäßen Verfahren werden vorteilhafterweise nur CMOS- kompatible Technologien eingesetzt, da insbesondere auf eine Rückseiten strukturierung der Substrate verzichtet werden kann. In the present process advantageously only CMOS compatible technologies are used, as in particular a back structuring of the substrates can be dispensed with.

Die Fertigung der Vialöcher noch am einzelnen Substrat (dh auf Scheiben ebene) ermöglicht die Einbeziehung dieses Verfahrensschrittes in die Prozes sierung des einzelnen Substrates (parallele Prozessierung). The production of the via holes even at the single substrate (ie, on slices level) allows for the inclusion of this process step in the Prozes tion of the individual substrate (parallel processing). Der Verzicht auf Hilfssubstrate und die Vermeidung jeglicher Lithographieschritte an zusam mengefügten Bauelementestapeln führt in vorteilhafter Weise zu einer Reduzie rung der Durchlaufzeiten und zu einer Ausbeutesteigerung. Abandoning auxiliary substrates and the avoidance of any lithography steps to together amount added components stacking leads advantageously to a Reduzie tion of lead times and an increase in yield.

Ein weiterer Vorteil des Verfahrens besteht darin, daß zur Justage der einzelnen Bauelementelagen übereinander eine Split-Optik im sichtbaren Spektralbereich eingesetzt werden kann. A further advantage of the method is that the adjustment of the individual component layers a split-optics can be used in the visible spectral range above the other. Daher müssen im Gegensatz zu Durchlichtverfahren weder die Schichtfolge unterhalb der Justiermarken im Topsubstrat noch die Schichtfolge unterhalb der Justiermarken im Bottomsubstrat transparent sein. Therefore, neither the layer sequence below the alignment marks in Topsubstrat nor the layer sequence as opposed to transmitted light process must be transparent below the alignment marks in the bottom substrate. Eine höhere Justiergenauigkeit und somit eine höhere Packungsdichte sind damit im Vergleich zu Infrarotdurchlichtverfahren erreichbar. A higher alignment accuracy and thus a higher packing density are therefore accessible compared to infrared light method. Das Aufbringen von Justiermarken kann hierbei bereits bei der Prozessierung der einzelnen Substrate in der jeweils obersten Bauelementelage jedes Substrates erfolgen und erfordert keine zusätzlichen Techniken. The application of the alignment marks can be performed in the processing of individual substrates in the uppermost component layer of each substrate in this case already and does not require additional techniques.

Das erfindungsgemäße Verfahren wird im folgenden anhand eines Ausfüh rungsbeispiels und der Zeichnungen näher erläutert. The inventive method is explained below with reference to an exporting approximately embodiment and the drawings.

Dabei zeigen: They show:

Fig. 1 beispielhaft den Verfahrensablauf des erfindungsgemäßen Verfahrens anhand der Strukturen eines Top- und eines Bottomsubstrates nach unterschiedlichen Verfahrensschritten; Figure 1 is an example of the process flow of the method of the invention with reference to the structures of a top and a bottom substrate after different process steps. hierzu: For this:

Fig. 1a ein Topsubstrat mit Bauelementeebenen Dreilagenmetallisierung und passivierter Oberfläche; FIG. 1a is a Topsubstrat with component planes Dreilagenmetallisierung and passivated surface;

Fig. 1b das Topsubstrat nach FIG. 1b the Topsubstrat

  • - Plasmaoxid-Deposition, - plasma oxide deposition,
  • - Aufbringen einer Lackmaske, - applying a resist mask,
  • - Fototechnik für die Vialöcher, und - Photo technology for the via holes, and
  • - anisotropem Ätzen der Vialöcher; - anisotropic etching of via holes;

Fig. 1c das Topsubstrat nach Fig. 1c by the Topsubstrat

  • - Lackentfernen und - paint removal and
  • - Trenchätzen der Vialöcher bis ins Silizium; - trench etching of the via holes down to the silicon;

Fig. 1d das Zusammenfügen von Top- und Bottomsubstrat nach Fig. 1d the joining of top and bottom substrate after

  • - Passivierung der Oberfläche des Bottomsubstrats und - passivation of the surface of the bottom substrate and
  • - Aufbringen einer Klebeschicht auf das Bottomsubstrat; - applying an adhesive layer on the bottom substrate;

Fig. 1e das Top- und Bottomsubstrat (den Substratstapel) nach Fig. 1e, the top and bottom substrate (the substrate stack) by

  • - justiertem Zusammenfügen (Kleben) und - the adjusted joining (bonding) and
  • - Dünnen auf der Seite des Topsubstrates bis an die Vialöcher; - thinning on the side of Topsubstrates up to the via holes;

Fig. 1f den Substratstapel nach dem Vertiefen der Vialöcher bis auf eine Metallisierung des Bottomsubstrates; Fig. 1f the substrate stack after the recessing the via holes to a metallization of the bottom substrate;

Fig. 1g den Substratstapel nach Fig. 1g the substrate stack by

  • - Abscheidung einer Barriere- und Haftschicht und - depositing a barrier and adhesive layer and
  • - nachfolgender Abscheidung metallischen Materials; - subsequent deposition of metallic material;

Fig. 1h den Substratstapel nach Fig. 1h the substrate stack by

  • - Abschleifen der Stapeloberfläche und - grinding the surface and pile
  • - Aufbringen einer Schutzschicht; - applying a protective layer;

Das Topsubstrat 1 ist in diesem Beispiel eine Bulk-Siliziumscheibe ( 2 : Silizium) mit fertig prozessierten MOS-Schaltungen in der Chipebene 3 und Dreilagenme tallisierung, passiviert mit einer Oxid/Nitrid-Schutzschicht 4 , wie in Fig. 1a gezeigt. The Topsubstrat 1 is in this example a bulk silicon wafer (2: silicon) with completely processed MOS circuits in the chip plane 3 and Dreilagenme metallization passivated shown with an oxide / nitride protective layer 4 as in Fig. 1a. Die Metallisierung 5 der obersten Metallisierungsebene ist z. The metallization 5 of the top metallization is z. B. eine Aluminiumlegierung. As an aluminum alloy. Unterhalb der Metallisierungsebene befinden sich undo tierte und dotierte Oxidschichten. Below the metallization are undo oriented and doped oxide layers. Als Maskierung für späteres Trockenätzen wird zunächst eine als Hardmask dienende Schicht wie z. As masking for future dry etching serving as a hard mask layer such as is first. B. Plasmaoxid 6 ab geschieden und eine Fototechnik für die Vialöcher 7 durchgeführt. B. 6 from plasma oxide divorced and conducted a photographic technique for the via holes. 7 Mit Hilfe einer Lackmaske 18 werden das Plasmaoxid 6 , die Oxid/Nitrid-Schutzschicht 4 , die Metallisierung 5 sowie darunterliegende Oxidschichten der Chipebene 3 anisotrop geätzt. Using a resist mask 18, the plasma oxide 6, the oxide / nitride protective layer 4, the metallization 5 as well as underlying oxide layers of the chip level 3 are etched anisotropically. Das Ergebnis ist in Fig. 1b dargestellt. The result is shown in Fig. 1b. Nach dem Lackentfer nen wird im sogenannten Trenchätzverfahren ca. 10 µm tief ins Silizium 2 geätzt (siehe Fig. 1c). After Lackentfer NEN about 10 microns (see Figure 1c.) Is deeply etched into the silicon 2 in the so called Trenchätzverfahren. Bei Verwendung von SOI-Material als Topsubstrat 1 wird bis zur Oberfläche des vergrabenen Oxids geätzt (SiO₂ als Ätzstopp). When using SOI material as Topsubstrat 1 is etched until the surface of the buried oxide (SiO₂ as an etch stop).

Auf die Bottomscheibe 8 ( 9 : Silizium) mit fertig prozessierten MOS-Schaltungen in der Chipebene Bottom 10 , Dreilagenmetallisierung (Metallisierung 11 ) und Passivierung 12 wird eine Polyimidschicht 13 als Inter-Chip-Kleber aufge schleudert, so daß die Oberflächentopographie eingeebnet wird. On the bottom plate 8 (9: silicon) with completely processed MOS circuits in the chip plane bottom 10, Dreilagenmetallisierung (metallization 11) and passivation 12 is a polyimide layer spin-13 set as inter-chip adhesive so that the surface topography is leveled. Dann erfolgt das Kleben von Top- 1 und Bottomsubstrat 8 (Polyimidschicht 13 auf Plasma oxid 6 ) in einem Scheibenbondgerät mit Splitoptik-Justierung, wie es beim Flip- Chip-Bonden standardmäßig Verwendung findet (vgl. Fig. 1d). Then the bonding of top 1 and bottom substrate (see FIG.. 1d) is carried 8 (polyimide layer 13 on the plasma oxide 6) in a disc bonding apparatus using split optics adjustment, as default, the use is in the flip-chip bonding.

Nach dem optisch justierten Kleben des Top- 1 und Bottomsubstrates 8 wird der nun vorliegende Substratstapel 14 mechanisch, naßchemisch und chemome chanisch gedünnt, bis die Vialöcher 7 geöffnet sind (vgl. Fig. 1e). After the optically-aligned bonding the top 1 and bottom substrate 8 of the now present substrate stack 14 is mechanical, wet-chemically and mechanically chemome thinned until the via holes 7 are opened (see. FIG. 1e). Bei Ver wendung von SOI-Material statt Bulksilizium 2 wird hierbei zunächst bis auf die Oberfläche des vergrabenen Oxids geätzt (Ätzstopp: SiO₂) und nachfolgend die Oxidschicht entfernt (Ätzstopp: Silizium). In Ver application of SOI material rather than bulk silicon 2 is in this case first etched down to the surface of the buried oxide (etch stop: SiO₂) and then the oxide layer is removed (etching stop: silicon). Nach dem Dünnen kann der Substratstapel 14 wie eine Standardscheibe prozessiert werden. After thinning the substrate stack 14 as a standard disc can be processed. Die Polyimid schicht 13 und die Schutzschicht 12 über dem Metall 11 der Bottommetallisie rung werden in den Vialöchern mit dem Silizium 2 als Hardmask anisotrop geätzt. The polyimide layer 13 and the protective layer 12 over the metal 11 of the Bottommetallisie tion are etched in the via holes with the silicon 2 as a hard mask anisotropic. Als Ätzstopp dient hierbei die Metallisierung 11 . As an etch stop this metallization 11 serves. Das Ergebnis ist in Fig. 1f dargestellt. The result is shown in Fig. 1f.

Zur elektrischen Verbindung der Topmetallisierung 5 und der Bottommetallisie rung 11 wird zunächst eine Titannitridschicht 15 als Haft- und Barriereschicht für die nachfolgende Wolframmetallisierung 16 (durch W-Deposition) abgeschieden. For electrically connecting the Topmetallisierung 5 and the Bottommetallisie tion 11 is a titanium nitride film is first deposited as an adhesion and barrier layer 15 for the subsequent tungsten metallization 16 (by W Deposition).

Mit Hilfe chemomechanischen Schleifens mit einem CMP-Gerät wird die Wolfram(Titannitridschicht 15, 16 von der Oberfläche des Siliziums 2 entfernt, so daß die verbleibenden isolierten Wolfram/Titannitrid-"Stöpsel" (sog. Plugs) die vertikale Verbindung zwischen Top- und Bottombauelementen realisieren. Zur Passivierung des Bauelementestapels wird schließlich eine Oxid/Nitrid-Schutz schicht 17 abgeschieden ( Fig. 1h). With the help of chemo mechanical grinding with a CMP apparatus, the tungsten (titanium nitride layer 15 is removed 16 from the surface of the silicon 2 so that the remaining insulated tungsten / titanium nitride (so-called "plug". Plugs) the vertical connection between the top and bottom components . realize For passivation of the components stack an oxide / nitride protection layer 17 is finally deposited (Fig. 1h).

Claims (12)

1. Verfahren zur vertikalen Integration mikroelektronischer Systeme mit fol genden Verfahrensschritten: 1. A method for vertical integration with microelectronic systems fol lowing steps:
  • - Bereitstellen eines ersten Substrates ( 1 ), das im Bereich einer ersten Hauptfläche eine oder mehrere erste Lagen ( 3 ) mit Schaltungsstrukturen und zumindest eine erste Metallisierungsebene mit einer Metallisierung ( 5 ) enthält; - providing a first substrate (1), which contains the region of a first major surface of one or more first layers (3) with circuit structures and at least a first metallization level with a metallization (5);
  • - Öffnen von Vialöchern ( 7 ) in einem ersten Schritt im Bereich der ersten Hauptfläche des ersten Substrates, wobei die Vialöcher sämtliche erste Lagen mit Schaltungsstrukturen und die Metallisierung ( 5 ) durchdringen; - opening of via holes (7) in a first step in the area of the first major surface of the first substrate, wherein the via holes penetrate all first layers with circuit structures and metallization (5);
  • - Bereitstellen eines zweiten Substrates ( 8 ), das im Bereich einer zweiten Hauptfläche zumindest eine zweite Lage ( 10 ) mit Schaltungsstrukturen und zumindest eine zweite Metallisierungsebene mit einer Metallisierung ( 11 ) enthält; - providing a second substrate (8) containing at least a second layer (10) with circuit structures and at least one second metal with a metallization (11) in the area of a second major surface;
  • - Verbinden des ersten Substrates ( 1 ) mit dem zweiten Substrat ( 8 ), wobei die Seite der ersten Hauptfläche des ersten Substrates und die Seite der zweiten Hauptfläche des zweiten Substrates justiert zusammengeführt werden, so daß ein Substratstapel ( 14 ) entsteht; - bonding the first substrate (1) with the second substrate (8), wherein the side of the first major surface of the first substrate and the side of the second major surface of the second substrate aligned are brought together, so that a substrate stack (14) is formed;
  • - Dünnen des Substratstapels ( 14 ) auf der Seite des ersten Substrates ( 1 ) bis die Vialöcher ( 7 ) auf dieser Seite geöffnet sind; - thinning the substrate stack (14) on the side of the first substrate (1) through the via holes (7) is opened on this side;
  • - Vertiefen der vorhandenen Vialöcher ( 7 ) in einem zweiten Schritt bis zur Metallisierung ( 11 ) der zweiten Metallisierungsebene des zweiten Substrates ( 8 ); - deepening the existing via holes (7) in a second step up to the metallization (11) of the second metallization of the second substrate (8);
  • - Herstellen einer elektrisch leitfähigen Verbindung zwischen der Metalli sierung ( 5 ) der ersten und der Metallisierung ( 11 ) der zweiten Metallisie rungsebene über die vertieften Vialöcher ( 7 ). - producing an electrically conductive connection between the Metalli tion (5) of the first and the metallization (11) of the second metallization plane approximately over the recessed via holes (7).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das justierte Zusammenführen des ersten und zweiten Substrates mittels einer Split-Optik im sichtbaren Spektralbereich anhand von Justier marken erfolgt, die das erste Substrat ( 1 ) im Bereich der ersten Hauptflä che und das zweite Substrat ( 8 ) im Bereich der zweiten Hauptfläche ent hält. 2. The method according to claim 1, characterized in that the adjusted merge of the first and second substrates on the basis of readjustment marks by means of a split optics in the visible spectral range, the surface, the first substrate (1) in the region of the first Hauptflä and the second substrate holding (8) ent in the area of the second major surface.
3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß das Öffnen der Vialöcher durch Ätzen erfolgt. 3. A method according to any one of claims 1 to 2, characterized in that the opening of the via holes is performed by etching.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Vialöcher im ersten Schritt zunächst mit einem anisotropen Ätzver fahren durch alle ersten Lagen mit Schaltungsstrukturen und dann mit einem Trenchätzverfahren bis etwa 10 µm unterhalb der ersten Lagen ge öffnet werden, wobei eine vergrabene Oxidschicht als Ätzstopp dienen kann. 4. The method according to claim 3, characterized in that the via holes in the first step, with an anisotropic Ätzver go through all first layers with circuit structures and then with a Trenchätzverfahren to about 10 microns below the first layers ge open are, with a buried oxide layer as can serve etch stop.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Dünnen des Substratstapels ( 14 ) mittels Ätzens und/oder Schleifens erfolgt. 5. The method according to any one of claims 1 to 4, characterized in that the thinning of the substrate stack (14) by means of etching and / or grinding takes place.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei Verwendung eines SOI-Substrates als erstes Substrat ( 1 ) das Dünnen durch Ätzen bis an die vergrabene Oxidschicht des SOI-Substra tes als Ätzstoppschicht und nachfolgendes Entfernen dieser Oxidschicht mit dem Substratmaterial als Ätzstoppschicht erfolgt. 6. The method according to claim 5, characterized in that, when using an SOI substrate as the first substrate (1) thinning by etching up to the buried oxide layer of the SOI Substra tes takes place as a etch stop layer and then removing this oxide layer with the substrate material as an etch stop ,
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Verbinden der Substrate mittels einer transparenten Haftschicht erfolgt, die auf die zweite Hauptfläche des zweiten Substrates aufgebracht wird. 7. A method according to any one of claims 1 to 6, characterized in that, the joining of the substrates takes place by means of a transparent adhesive layer which is applied to the second major surface of the second substrate.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine passivierende und/oder planarisierende Haftschicht verwendet wird. 8. The method according to claim 7, characterized in that a passivating and / or planarizing adhesive layer is used.
9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Verbinden der Substrate mittels direkter Bindung (Direct Bonding Verfahren) erfolgt. 9. A method according to any one of claims 1 to 6, characterized in that the bonding of the substrates by means of direct bonding (direct bonding method) is performed.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß vor dem Verbinden eine planarisierende und/oder planarisierte Schicht erzeugt wird. 10. The method according to claim 9, characterized in that a planarizing and / or planarized layer is formed prior to bonding.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Vertiefen der vorhandenen Vialöcher ( 7 ) im zweiten Schritt durch anisotropes Ätzen erfolgt, wobei das Substratmaterial des ersten Substra tes ( 1 ) als Hardmask dient. 11. A method according to any one of claims 1 to 10, characterized in that the deepening of the existing via holes (7) in the second step by anisotropic etching, wherein the substrate material of the first Substra tes (1) serves as a hard mask.
12. Verfahren nach einem der Ansprüche bis 1 bis 11, dadurch gekennzeichnet, daß die Herstellung einer elektrisch leitfähigen Verbindung zwischen der ersten und der zweiten Metallisierungsebene folgende Verfahrensschritte umfaßt: 12. The method according to any one of claims 1 to 11, characterized in that the production of an electrically conductive connection between the first and second metallization comprises the steps of:
  • - Abscheidung einer Haft- und Barriereschicht in den Vialöchern ( 7 ); - deposition of an adhesive and barrier layer in the via holes (7);
  • - Abscheidung eines metallischen Materials in den Vialöchern; - deposition of a metallic material in the via holes;
  • - Chemomechanisches Abschleifen der Haft- und Barriereschicht und des metallischen Materials von der Oberfläche des Substratstapels ( 14 ). - Chemo Mechanical grinding of the adhesive and barrier layer and the metallic material from the surface of the substrate stack (14).
DE19516487A 1995-05-05 1995-05-05 Vertical integration process for microelectronic system Expired - Lifetime DE19516487C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19516487A DE19516487C1 (en) 1995-05-05 1995-05-05 Vertical integration process for microelectronic system

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19516487A DE19516487C1 (en) 1995-05-05 1995-05-05 Vertical integration process for microelectronic system
GB9608877A GB2300518B (en) 1995-05-05 1996-04-30 A method of vertical integration for microelectronic systems
FR9605555A FR2734664B1 (en) 1995-05-05 1996-05-03 Method to achieve vertical integration systems for microelectronics
US08/642,047 US5851894A (en) 1995-05-05 1996-05-03 Method of vertically integrating microelectronic systems
JP11277296A JP3999828B2 (en) 1995-05-05 1996-05-07 How to integrate microelectronic system in the vertical direction

Publications (1)

Publication Number Publication Date
DE19516487C1 true DE19516487C1 (en) 1996-07-25

Family

ID=7761140

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19516487A Expired - Lifetime DE19516487C1 (en) 1995-05-05 1995-05-05 Vertical integration process for microelectronic system

Country Status (5)

Country Link
US (1) US5851894A (en)
JP (1) JP3999828B2 (en)
DE (1) DE19516487C1 (en)
FR (1) FR2734664B1 (en)
GB (1) GB2300518B (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049509A1 (en) * 1998-03-26 1999-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
DE19818968A1 (en) * 1998-04-28 1999-11-11 Fraunhofer Ges Forschung Transponder used in military aircraft
DE19853703A1 (en) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Chip production, especially for a chip card, comprises applying metallization onto a thinned finished chip wafer, bonded to a handling wafer, for connection by vias to the chip metallization and/or circuit structure
WO2000035007A1 (en) * 1998-12-08 2000-06-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for vertically integrating active circuit planes and vertically integrated circuit produced using said method
DE19946715C1 (en) * 1999-09-29 2001-05-03 Infineon Technologies Ag A method for three-dimensional integration of microelectronic systems
DE102005022017B3 (en) * 2005-05-12 2006-10-26 Infineon Technologies Ag Semiconductor chip stack manufacturing method, involves holding stabilization layer at chemical mechanical polishing- or etched stop layer while thinning wafer of isolated semiconductor chips
WO2010104610A2 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
US8076788B2 (en) 2006-10-10 2011-12-13 Tessera, Inc. Off-chip vias in stacked chips
US8426957B2 (en) 2006-10-10 2013-04-23 Tessera, Inc. Edge connect wafer level stacking
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8513794B2 (en) 2007-08-09 2013-08-20 Tessera, Inc. Stacked assembly including plurality of stacked microelectronic elements
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6935023B2 (en) 2000-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Method of forming electrical connection for fluid ejection device
JPH11191575A (en) * 1997-12-25 1999-07-13 Shinkawa Ltd Parts for flip chip bonding, component for confirming flip chip bonding, and flip chip bonding method
US6365488B1 (en) * 1998-03-05 2002-04-02 Industrial Technology Research Institute Method of manufacturing SOI wafer with buried layer
US5986344A (en) * 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1195808B1 (en) * 2000-10-04 2007-08-15 Infineon Technologies AG Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
US6902872B2 (en) 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2005150686A (en) 2003-10-22 2005-06-09 Sharp Corp Semiconductor device and its manufacturing method
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US20060185582A1 (en) * 2005-02-18 2006-08-24 Atwater Harry A Jr High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
DE102009030958B4 (en) * 2008-07-23 2014-01-23 Infineon Technologies Ag A semiconductor device comprising a connecting element and methods for producing such
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7977227B2 (en) * 2005-08-15 2011-07-12 Macronix International Co., Ltd. Method of manufacturing a non-volatile memory device
TWI427646B (en) 2006-04-14 2014-02-21 Bourns Inc Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US8158515B2 (en) * 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5957840B2 (en) 2011-10-04 2016-07-27 ソニー株式会社 A method of manufacturing a semiconductor device
FR2990298A1 (en) * 2012-05-04 2013-11-08 St Microelectronics Sa Semiconductor structure e.g. electronic die for three dimensional electronic module, has pillar extended from conducting zone of interconnection levels, and substrate whose lower face is opposite to face in contact with layer
JP6302644B2 (en) * 2013-11-11 2018-03-28 株式会社ディスコ Processing method of the wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) * 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
JPS63213943A (en) * 1987-03-03 1988-09-06 Sharp Corp Three-dimensional semiconductor integrated circuit
US4902637A (en) * 1986-03-03 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Method for producing a three-dimensional type semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
JPH0215652A (en) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
DE69121041D1 (en) * 1990-10-12 1996-08-29 Axis Spa The fuser that includes a temperature control device
JP2839376B2 (en) * 1991-02-05 1998-12-16 三菱電機株式会社 A method of manufacturing a semiconductor device
DE4314913C1 (en) * 1993-05-05 1994-08-25 Siemens Ag Method for producing a semiconductor component having a contact structure for vertical contact-making with other semiconductor components
JP3360919B2 (en) * 1993-06-11 2003-01-07 三菱電機株式会社 Method for manufacturing a thin-film solar cells, and thin-film solar cell
DE69322630D1 (en) * 1993-07-22 1999-01-28 Raytheon Co High density integrated circuit device
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
DE4433845A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung A process for producing a three-dimensional integrated circuit
DE4433833A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung A process for producing a three-dimensional integrated circuit while achieving high system yields

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) * 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
US4902637A (en) * 1986-03-03 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Method for producing a three-dimensional type semiconductor device
JPS63213943A (en) * 1987-03-03 1988-09-06 Sharp Corp Three-dimensional semiconductor integrated circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AKASAKA, Y.: Three-Dimensional IC Trends. In: Proc. IEEE, Vol. 74, No. 12, Dec. 1986, pp. 1703-1714 *
HAYASHI, Y. et.al.: Culmulatively Bonded IC" (Cubic) Technology for 3D-IC Fabrication. In: Proc. 8th International Workshop on Future Electron Devices, March 14-16, 1990, in Kochi, Japan, p. 85-88 *

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19813239C1 (en) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung A wiring method for manufacturing a vertical integrated circuit structure and vertical integrated circuit structure
WO1999049509A1 (en) * 1998-03-26 1999-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
DE19818968A1 (en) * 1998-04-28 1999-11-11 Fraunhofer Ges Forschung Transponder used in military aircraft
DE19818968C2 (en) * 1998-04-28 2000-11-30 Fraunhofer Ges Forschung A process for producing a transponder method of manufacturing a chip card having a transponder, as well as by the novel process produced transponder and by the inventive process produced chip card
DE19853703A1 (en) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Chip production, especially for a chip card, comprises applying metallization onto a thinned finished chip wafer, bonded to a handling wafer, for connection by vias to the chip metallization and/or circuit structure
WO2000035007A1 (en) * 1998-12-08 2000-06-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for vertically integrating active circuit planes and vertically integrated circuit produced using said method
DE19946715C1 (en) * 1999-09-29 2001-05-03 Infineon Technologies Ag A method for three-dimensional integration of microelectronic systems
US8525347B2 (en) 2005-05-12 2013-09-03 Infineon Technologies Ag Method for producing chip stacks, and associated chip stacks
DE102005022017B3 (en) * 2005-05-12 2006-10-26 Infineon Technologies Ag Semiconductor chip stack manufacturing method, involves holding stabilization layer at chemical mechanical polishing- or etched stop layer while thinning wafer of isolated semiconductor chips
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US8076788B2 (en) 2006-10-10 2011-12-13 Tessera, Inc. Off-chip vias in stacked chips
US8426957B2 (en) 2006-10-10 2013-04-23 Tessera, Inc. Edge connect wafer level stacking
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US8461673B2 (en) 2006-10-10 2013-06-11 Tessera, Inc. Edge connect wafer level stacking
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US8476774B2 (en) 2006-10-10 2013-07-02 Tessera, Inc. Off-chip VIAS in stacked chips
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US9899353B2 (en) 2006-10-10 2018-02-20 Tessera, Inc. Off-chip vias in stacked chips
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8513794B2 (en) 2007-08-09 2013-08-20 Tessera, Inc. Stacked assembly including plurality of stacked microelectronic elements
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
WO2010104610A2 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
WO2010104610A3 (en) * 2009-03-13 2011-01-13 Tessera Technologies Hungary Kft. Stacked microelectronic assembly with microelectronic elements having vias extending through bond pads
US8835223B2 (en) 2010-09-16 2014-09-16 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias

Also Published As

Publication number Publication date
GB2300518B (en) 1999-12-29
US5851894A (en) 1998-12-22
FR2734664A1 (en) 1996-11-29
GB2300518A (en) 1996-11-06
JPH09106963A (en) 1997-04-22
JP3999828B2 (en) 2007-10-31
GB9608877D0 (en) 1996-07-03
FR2734664B1 (en) 1998-08-28

Similar Documents

Publication Publication Date Title
DE60101159T2 (en) Manufacturing method of a stacked chip ic housing on disk plane
DE4314907C1 (en) Method for producing semiconductor components making electrically conducting contact with one another vertically
DE112011102124T9 (en) Micro-electromechanical system
DE112010004204B4 (en) Coaxial silicon via and manufacturing processes
DE10157280B4 (en) A method for connecting circuit units
DE102006021959B4 (en) Power semiconductor device and process for its preparation
US5851894A (en) Method of vertically integrating microelectronic systems
DE112007000267B4 (en) A process for producing a semiconductor device
DE112010005236B4 (en) Back pseudo connector for 3D integration
DE10351875B4 (en) Integrated circuit device with MIM capacitor
US6448174B1 (en) Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
DE69915299T2 (en) to transfer method to tin solder on an arrangement and / or to test the arrangement
DE69838053T2 (en) Electronic circuit, in particular for implantable active medical device such as a cardiac stimulator or defibrillator, and their method of preparation
DE69824481T2 (en) A process for the preparation of FET devices with flat, maskless grave Isolation
DE4441542B4 (en) SOI semiconductor device having island regions and process for their preparation
DE19634125C2 (en) A method of producing interconnect layers in a semiconductor component
DE102011056178B4 (en) Back-illuminated sensor with a bonding pad structure and manufacturing method thereof
DE3922456C2 (en)
DE10056871B4 (en) Field effect transistor of the same with improved gate contact and methods for preparing
EP0666595B1 (en) Method of manufacture of a cubic integrated circuit structure
EP0769209B1 (en) Method of manufacturing three-dimensional circuits
DE10219107B4 (en) SOI transistor element of the same with an improved rear-side contact and a method of manufacturing and methods of making an ohmic contact on a substrate
DE69531244T2 (en) Simplified double-damascene process for the production of a more lay-metallization and a connecting structure
US5766984A (en) Method of making a vertical integrated circuit
DE4319070C2 (en) A semiconductor device having a multilayer interconnection structure and production method thereof

Legal Events

Date Code Title Description
D1 Grant (no unexamined application published) patent law 81
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right