DE19746641B4 - Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card - Google Patents

Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card Download PDF

Info

Publication number
DE19746641B4
DE19746641B4 DE19746641A DE19746641A DE19746641B4 DE 19746641 B4 DE19746641 B4 DE 19746641B4 DE 19746641 A DE19746641 A DE 19746641A DE 19746641 A DE19746641 A DE 19746641A DE 19746641 B4 DE19746641 B4 DE 19746641B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor device
layer
component
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19746641A
Other languages
German (de)
Other versions
DE19746641A1 (en
Inventor
Peter Ramm
Reinhold Buchner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gula Consulting LLC
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19746641A priority Critical patent/DE19746641B4/en
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to JP2000513325A priority patent/JP2001517874A/en
Priority to US09/508,712 priority patent/US6284627B1/en
Priority to AT98951273T priority patent/ATE254803T1/en
Priority to DE59810231T priority patent/DE59810231D1/en
Priority to EP98951273A priority patent/EP1016140B1/en
Priority to PCT/DE1998/002645 priority patent/WO1999016131A1/en
Publication of DE19746641A1 publication Critical patent/DE19746641A1/en
Application granted granted Critical
Publication of DE19746641B4 publication Critical patent/DE19746641B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten:
– Aufbringen und Strukturieren von Schichten (3, 4) zur Erzeugung zumindest einer Bauelementelage und gegebenenfalls weiterer Bestandteile des Halbleiterbauelementes auf einer ersten Seite eines ersten Substrates (1);
– Bereitstellen eines nicht prozessierten zweiten Substrates (6);
– Verbinden der ersten Seite des ersten Substrates (1) mit dem zweiten Substrat (6);
– Bereitstellen von leitenden Strukturelementen (13) auf einer zweiten Seite des ersten Substrates, die der ersten Seite gegenüber liegt, wobei dieser Schritt so ausgeführt wird, daß über elektrische Durchkontaktierungen (11, 12) durch das erste Substrat ein elektrischer Kontakt zwischen den leitenden Strukturelementen (13) und der Bauelementelage hergestellt wird; und
– Fertigstellen des Halbleiterbauelementes.Method for producing a semiconductor component with the following steps:
- Applying and structuring of layers (3, 4) for generating at least one component layer and optionally further components of the semiconductor device on a first side of a first substrate (1);
- Providing a non-processed second substrate (6);
- Connecting the first side of the first substrate (1) with the second substrate (6);
- Providing conductive structure elements (13) on a second side of the first substrate, which is opposite to the first side, wherein this step is carried out so that via electrical vias (11, 12) through the first substrate, an electrical contact between the conductive structure elements (13) and the component layer is produced; and
- Completing the semiconductor device.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements mit den Merkmalen des Patentanspruchs 1 sowie dessen Verwendung in einer Chipkarte gemäß Anspruch 19. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer metallisierten Halbleiter-Schaltungsstruktur, welches mit CMOS-kompatiblen Standard-Halbleitertechnologien durchführbar ist und die Anwendung des sogenannten Reverse Engineering zur Aneignung fremden Technologie-Know-hows bzw. zum Auslesen und/oder zur Manipulation der im Bauelement gespeicherten Information erschwert. Durch das erfindungsgemäße Verfahren ist es darüber hinaus möglich, ein gegenüber Umwelteinflüssen geschütztes Halbleiter-Bauelement herzustellen.The The present invention relates to a process for producing a with one or more conductive structural elements provided semiconductor device with the features of claim 1 and its use in a chip card according to claim 19. In particular, the present invention relates to a method for producing a metallized semiconductor circuit structure, which compatible with CMOS-compatible standard semiconductor technologies and the application of so-called reverse engineering for appropriation foreign technology know-how or for reading and / or manipulation the information stored in the component difficult. By the inventive method is it about it out possible, one opposite environmental influences protected Semiconductor device manufacture.

Ein übliches Verfahren ist beispielsweise aus G. Schumiki, P. Seegebrecht „Prozeßtechnologie", Springer-Verlag Berlin, ISBN 3-540-17670-5 bekannt. 5 zeigt ein durch solch ein Verfahren hergestelltes Halbleiter-Bauelement. In 5 bezeichnen die mit Bezugszeichen 11 bezeichneten Schichten Passivierungs- bzw. Isolatorschichten, die mit Bezugszeichen 12 bezeichneten Schichten stellen leitende Schichten dar, die beispielsweise aus dotiertem Halbleiter-Material oder aus dotierten Poly-Siliziumschichten aufgebaut sind, und die mit Bezugszeichen 13 bezeichneten Schichten stellen Metallisierungen dar. Die Verdrahtung 13 des Bauelementes wird mittels Deposition und Strukturierung von Metallschichten und dazwischenliegenden Isolatorschichten 11 realisiert. Bei diesem modularen Verfahren werden jeweils Kontaktlöcher durch eine Isolatorschicht 11 bis auf eine leitende Struktur 12, 13 geätzt, sodann eine Metallschicht abgeschieden und nachfolgend Leiterbahnen 13 strukturiert und wiederum mit einer Isolatorschicht 11 bedeckt.A common method is known for example from G. Schumiki, P. Seegebrecht "process technology", Springer-Verlag Berlin, ISBN 3-540-17670-5. 5 shows a semiconductor device manufactured by such a method. In 5 denote by reference numerals 11 designated layers Passivierungs- or insulator layers, denoted by reference numerals 12 designated layers represent conductive layers, which are constructed for example of doped semiconductor material or doped polysilicon layers, and denoted by reference numerals 13 designated layers represent metallizations. The wiring 13 of the device is by means of deposition and structuring of metal layers and intervening insulator layers 11 realized. In this modular method each contact holes through an insulator layer 11 except for a conductive structure 12 . 13 etched, then deposited a metal layer and subsequent tracks 13 structured and in turn with an insulator layer 11 covered.

Die mit solchen Halbleiter-Bauelementen verbundenen Probleme bestehen zum einen darin, daß mit Techniken des Reverse Engineering das Design und die Anordnung der Leiterbahnen innerhalb des Bauelements leicht erkannt werden kann und daß daher auch das Verfahren zur Herstellung eines solchen Halbleiter-Bauelements für Dritte leicht nachzuahmen ist.The There are problems associated with such semiconductor devices on the one hand, that with Techniques of reverse engineering the design and arrangement of Tracks within the device can be easily detected and that is why also the method for producing such a semiconductor device for third parties easy to imitate.

Beispielsweise können Halbleiter-Bauelemente optisch durchstrahlt werden, und ihr Design kann mittels Elektronenstrahlmikroskopie entweder unter Verwendung von bildgebenden Verfahren oder aber auch unter Verfolgung eines fließenden Stroms leicht „durchschaut" werden. Desweiteren ist es auch üblich, Schicht für Schicht eines Halbleiter-Bauelements mechanisch oder chemisch abzutragen und anschließend die sich jeweils ergebende Oberfläche zu untersuchen.For example can Semiconductor components can be optically irradiated, and their design can by electron beam microscopy using either Imaging techniques or even under the tracking of a flowing stream can be easily "see through" it is also common Layer for Layer of a semiconductor device mechanically or chemically ablate and subsequently to examine each resulting surface.

Hält man sich die enormen Entwicklungskosten für neuartige Halbleiter-Chips vor Augen, so ist klar erkennbar, daß ein großer Bedarf an Möglichkeiten besteht, die Erfolgsaussichten solcher Reverse Engineering-Methoden entscheidend einzudämmen.Does one hold oneself the enormous development costs for novel semiconductor chips in mind, it is clear that there is a great need at possibilities exists, the chances of success of such reverse engineering methods to curb decisively.

Ein weiteres Problem besteht darin, daß bei der Anwendung solcher Halbleiter-Bauelemente in Chipkarten Manipulationsmöglichkeiten für Dritte gegeben sind, die die Sicherheit von Chipkarten stark beeinträchtigen. Beispielsweise ist es durch spezielle Techniken möglich, die in den Chipkarten gespeicherte Information zu lesen und ggf. zu verändern.One Another problem is that in the application of such Semiconductor devices in chip cards manipulation possibilities for third parties are given, which greatly affect the security of smart cards. For example, it is possible by special techniques that to read information stored in the smart card and possibly to change.

Bisherige Ansätze zur Lösung der vorstehend genannten Probleme beruhten beispielsweise auf der Verbesserung der verwendeten PIN-Codes durch Verwendung einer Geheimzahl mit einer erhöhten Anzahl an Stellen, um den Mißbrauch von Chipkarten zu unterbinden.Previous approaches to the solution The problems mentioned above were based, for example, on Improvement of the PIN codes used by using a PIN with an elevated Number of posts to the abuse to prevent from smart cards.

Ansätze zur Lösung des mit den verwendeten Reverse Engineering-Methoden verbundenen Problems beruhten darauf, das Chipkarten-Design möglichst komplex zu gestalten, um die Erfolgsaussichten der vorstehend erwähnten optischen Durchstrahlungs- oder Elektronenmikroskopierverfahren zu verringern. Bei dem Versuch, eine aufzubauende Schaltung möglichst komplex zu gestalten, tritt jedoch wiederum das Problem auf, daß der Integrationsgrad der Schaltung deutlich verschlechtert werden kann und daß das Herstellungsverfahren technologisch aufwendig wird. Genauer gesagt läßt sich der Komplexitätsgrad insbesondere dadurch steigern, daß mehrere Metallisierungsebenen übereinander angeordnet werden. Aufgrund der Oberflächentopographie ist dafür aber auch eine Anpassung der jeweiligen Größen der Leiterbahnen notwendig, wodurch die Integrationsdichte der Metallisierung bei der entsprechenden Vorrichtung verschlechtert wird.Approaches to solution the problem associated with the reverse engineering methods used were based on making the chip card design as complex as possible, the chances of success of the above-mentioned optical transmission or electron microscopy method. In trying a circuit to be set up as possible In turn, however, the problem arises that the degree of integration the circuit can be significantly deteriorated and that the manufacturing process becomes technologically complex. More specifically, the degree of complexity can be particularly thereby increase that several Metallization levels arranged one above the other become. Due to the surface topography is for that but also an adaptation of the respective sizes of the tracks necessary whereby the integration density of the metallization at the corresponding Device is deteriorated.

Zur Behinderung des Reverse Engineering sind aus der US 5399441 , der US 5258334 und der EP 0771023 A2 Verfahren bekannt bei denen eine undurchsichtige Schicht auf die integrierten Schaltungen aufgebracht wird, bzw. Vorschläge zur geeigneten Zusammensetzung einer derartigen Schicht. In der US 5030796 wird zum gleichen Zweck die integrierte Schaltung in eine besonders ausgestaltete Hülle eingekapselt.To obstruct the reverse engineering are from the US 5399441 , of the US 5258334 and the EP 0771023 A2 Methods are known in which an opaque layer is applied to the integrated circuits, or proposals for the suitable composition of such a layer. In the US 5030796 For the same purpose, the integrated circuit is encapsulated in a specially designed envelope.

Aus der US-Patentschrift Nr. 5 563 084, die der DE 44 33 845 A1 entspricht, ist überdies ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung bekannt. Bei diesem Verfahren werden bereits vollständig fertig prozessierte Chips unter Verwendung eines Handlingsubstrats auf ein weiteres Substrat, das seinerseits ebenfalls mehrere Bauelementelagen enthalten kann, aufgebracht. Um die Ausbeute zu erhöhen, wird die Funktionsfähigkeit der einzelnen Chips vor dem Zusammenfügen überprüft.From US Pat. No. 5,563,084, issued to DE 44 33 845 A1 Moreover, a method for manufacturing a three-dimensional integrated circuit is known. This process already completely finished processed chips using a handling substrate on another substrate, which in turn may also contain a plurality of component layers applied. In order to increase the yield, the functionality of the individual chips is checked before assembly.

Auch die US 5,489,554 bildet eine dreidimensionale integrierte Schaltungsanordnung, wobei jedes Substrat eine Bauelementlage aufweist, wobei jedoch die ersten beiden Substrate mit den aktiven Oberflächen zueinander verbunden werden, und die Kontaktierung beider Substrate mittels Durchkontaktierungen durch eines der beiden Substrate erfolgt.Also the US 5,489,554 forms a three-dimensional integrated circuit arrangement, wherein each substrate has a component layer, wherein, however, the first two substrates are connected to the active surfaces to each other, and the contacting of both substrates by means of vias by one of the two substrates.

Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, das bekannte Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements derart weiterzubilden, daß die Komplexität der Schaltung erhöht werden kann, ohne die Integrationsdichte zu verschlechtern und das Verfahren technologisch zu aufwendig zu gestalten. Ferner liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Halbleiter-Bauelement mit komplexerer Schaltung aber hoher Integrationsdichte bereitzustellen.Of the The present invention is therefore based on the object, the well-known A method of making one having one or more conductive features provided semiconductor device such that the complexity of the circuit elevated without worsening the density of integration and that Technologically too complex to design. Further lies The present invention is based on the object, a semiconductor device to provide with more complex circuitry but high integration density.

Gemäß der vorliegenden Erfindung wird die Aufgabe durch das Verfahren Anspruchs 1 gelöst. Ferner wird gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements, das gegenüber Umwelteinflüssen geschützt ist, nach Anspruch 17, sowie die Verwendung von nach dem Verfahren hergestellten Halbleiter-Bauelementen in einer Chip-Karte bereitgestellt.According to the present Invention, the object is achieved by the method claim 1. Further is in accordance with the present The invention relates to a method for producing one with one or more conductive features provided semiconductor device, the across from environmental influences protected is, according to claim 17, and the use of according to the method prepared semiconductor devices provided in a chip card.

Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Ansprüche.The preferred embodiments are the subject of the dependent Claims.

Die vorliegende Erfindung betrifft somit ein Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten:

  • – Aufbringen und Strukturieren von Schichten zur Erzeugung zumindest einer Bauelementelage und gegebenenfalls weiterer Bestandteile des Halbleiterbauelementes auf einer ersten Seite eines ersten Substrates;
  • – Bereitstellen eines nicht prozessierten zweiten Substrates;
  • – Verbinden der ersten Seite des ersten Substrates mit einem zweiten Substrat;
  • – Bereitstellen von leitenden Strukturelementen auf einer zweiten Seite des ersten Substrates, die der ersten Seite gegenüber liegt, wobei dieser Schritt so ausgeführt wird, daß über elektrische Durchkontaktierungen durch das erste Substrat ein elektrischer Kontakt zwischen den leitenden Strukturelementen und der Bauelementelage hergestellt wird; und
  • – Fertigstellen des Halbleiterbauelementes.
The present invention thus relates to a method for producing a semiconductor component with the following steps:
  • - Applying and structuring of layers for generating at least one component layer and optionally further components of the semiconductor device on a first side of a first substrate;
  • - Providing a non-processed second substrate;
  • - Connecting the first side of the first substrate with a second substrate;
  • Providing conductive features on a second side of the first substrate opposite the first side, this step being performed so as to establish electrical contact between the conductive features and the device layer via electrical vias through the first substrate; and
  • - Completing the semiconductor device.

Bei dem erfindungsgemäßen Verfahren wird die Bauelementelage im Substrat bis vor eine Metallisierungsebene prozessiert. Das heißt, der Ausgangspunkt ist jeweils eine Bauelementelage innerhalb eines Substrates ohne Metallisierung, mit einer oder mit mehreren Metallisierungsebenen. Nachfolgend wird das nun vorliegende Bauelementesubstrat mit einem Handlingsubstrat Vorderseite zu Vorderseite zusammengefügt, und zusätzlich kann das Bauelementesubstrat von der Rückseite her gedünnt werden. Die darauffolgende Bereitstellung elektrischer Kontakte zum Bauelement, d.h. die Bereitstellung der auf die Bauelementelage innerhalb des Substrats ohne Metallisierung, mit einer oder mehreren Metallisierungsebenen folgenden Metallisierungsebene, erfolgt vorzugsweise, indem Kontaktlöcher nach einem entsprechenden Lithographieschritt durch die ggf. gedünnte Bauelementesubstratschicht bis auf die zu kontaktierenden Gebiete geätzt und nachfolgend metallisiert werden.at the method according to the invention becomes the component layer in the substrate to a metallization level processed. This means, The starting point is in each case a component layer within a Substrates without metallization, with one or more metallization levels. Hereinafter, the now present component substrate with a Handling substrate assembled front to front, and additionally The component substrate can be thinned from the back. The subsequent provision of electrical contacts to the device, i.e. the provision of the on the component layer within the Substrate without metallization, with one or more metallization levels following metallization, preferably, by contact holes after a corresponding lithography step through the optionally thinned component substrate layer until etched on the areas to be contacted and subsequently metallized become.

Durch die Abfolge der Schritte des erfindungsgemäßen Verfahrens wird ein zusätzliches Substrat in das Bauelement eingebracht. Dieses Substrat kann entweder das Bauelementesubstrat selbst oder, bei einer iterativen Wiederholung der Verfahrensschritte gemäß Patentanspruch 12, dasjenige Handlingsubstrat sein, welches in dem vorangehenden Iterationsschritt eingebracht wurde und entsprechend die Rolle des Bauelementesubstrats übernommen hat. Gemäß einer bevorzugten Ausführungsform kann dabei das zusätzliche Substrat beispielsweise zwischen dem Halbleiter-Bauelement an sich und der oder den zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet sein. Das zusätzliche Substrat kann aber auch zwischen einzelnen zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet sein. Der Ausdruck „Metallisierungsebenen" umfaßt dabei sämtliche leitende Strukturelemente des Halbleiter-Bauelements, also beispielsweise Leiterbahnen, Verdrahtungen usw..By the sequence of steps of the method according to the invention becomes an additional substrate introduced into the device. This substrate can be either the Component substrate itself or, in an iterative repetition the method steps according to claim 12, the handling substrate, which in the preceding Iteration step was introduced and, accordingly, the role of Component substrate taken over Has. According to one preferred embodiment can do the extra Substrate, for example, between the semiconductor device itself and the one or more for electrically contacting the semiconductor device be provided for metallization levels. The additional substrate but also between individual for electrical contact arranged on the semiconductor device provided metallization levels be. The term "metallization levels" includes all conductive structural elements of the semiconductor device, so for example Tracks, wiring, etc.

Durch eine derartige Einbringung eines zusätzlichen Substrats ist es möglich, die Komplexität der sich ergebenden Schaltung beträchtlich zu erhöhen, ohne den Integrationsgrad der Vorrichtung zu verschlechtern oder das Herstellungsverfahren zu sehr kompliziert zu machen.By such an introduction of an additional substrate, it is possible, the Complexity of resulting circuit considerably to increase, without deteriorating the degree of integration of the device or to make the manufacturing process too complicated.

Bei dem erfindungsgemäßen Verfahren werden das Bauelementesubstrat und das Handlingsubstrat derart fest miteinander verbunden, daß daraufhin keine zerstörungsfreie Trennung des Schichtenstapels erfolgen kann.In the method according to the invention, the component substrate and the handling substrate are so firmly connected to each other, that thereupon no non-destructive separation of the layers Stack can be done.

Gemäß einer bevorzugten Ausführungsform ist das zusätzlich in das Bauelement eingebrachte Substrat aus einem Material, das im Bereich sichtbarer Wellenlängen nicht transparent ist, beispielsweise aus Silizium, so daß die Verwendung optischer Durchstrahlungsverfahren verhindert wird. Das zusätzliche Substrat kann zusätzlich noch ein Material enthalten oder aus einem solchen hergestellt sein, das im Bereich kurzwelliger Strahlung, beispielsweise Röntgenstrahlen, nicht transparent ist, so daß die Verwendung von Röntgen-Durchstrahlungsverfahren verhindert wird.According to one preferred embodiment the additional Substrate introduced from the substrate of a material, the in the range of visible wavelengths is not transparent, for example of silicon, so that the use optical transmission method is prevented. The extra Substrate may additionally still contain or be made of a material that in the range of short-wave radiation, for example X-rays, is not transparent, so the use prevented by X-ray transmission method becomes.

Gemäß der vorliegenden Erfindung kann das zusätzliche Substrat auch ein sogenanntes SOI-Substrat sein, so daß die vergrabene Isolatorschicht bei einem Ätzschritt als ein Ätzstopp dient. Dadurch kann das Herstellungsverfahren weiter vereinfacht werden, und seine Kosten können reduziert werden. Ferner ist es bei Verwendung eines SOI-Substrats möglich, das zusätzliche Substrat gleichmäßiger zu ätzen.According to the present Invention may be the additional Substrate may also be a so-called SOI substrate, so that the buried Insulator layer in an etching step as an etch stop serves. This further simplifies the manufacturing process can, and its costs can be reduced. Further, it is using an SOI substrate possible, the extra Etch the substrate more uniformly.

Für die Verbindung der Vorderseite des Bauelementesubstrats mit dem Handlingsubstrat wird die Vorderseite des Bauelementesubstrats vorzugsweise mit einer Haftschicht versehen. Die Haftschicht kann dabei gleichzeitig eine passivierende und/oder planarisierende Funktion übernehmen. Anschließend wird das Bauelementesubstrat von der Rückseite her gedünnt. Das Dünnen kann dabei beispielsweise durch naßchemisches Ätzen oder durch mechanisches oder chemomechanisches Schleifen erfolgen. Der nach dem Zusammenfügen und Dünnen vorliegende Substratstapel kann darauf folgend wie ein Standardsubstrat weiterbearbeitet werden, wobei die Oberfläche des gedünnten Bauelementesubstrats nun die Vorderseite darstellt. Diese wird zunächst durch Abscheidung einer dielektrischen Schicht isoliert, wobei bei Verwendung eines SOI-Substrates unter Umständen auf diese Isolierung verzichtet werden kann. Nach einem Standardlithographieschritt werden durch die Isolatorschicht und die dünne Bauelementesubstratschicht Kontaktlöcher auf die zu kontaktierenden Gebiete geätzt und die Seitenwände der Kontaktlöcher isoliert. Über diese Kontakte wird schließlich die Verdrahtung mittels Standardmetallisierung, die aus einer oder mehreren Metallisierungsebenen bestehen kann, hergestellt. Die Kontakte können hierbei zwischen beliebigen Metallisierungsebenen des Bauelementesubstrats und der Verdrahtung realisiert werden. Schließlich kann, wie bei der Bauelementeherstellung gemäß dem Stand der Technik, die Substratscheibe auf die notwendige Dicke reduziert werden, indem der Substratstapel von der Handlingsubstratseite her mechanisch oder/und chemisch gedünnt wird.For the connection the front of the component substrate with the handling substrate the front side of the component substrate is preferably provided with a Adhesive layer provided. The adhesive layer can at the same time a assume passivating and / or planarizing function. Subsequently, will the component substrate thinned from the back. The thin can, for example, by wet chemical etching or done by mechanical or chemomechanical grinding. Of the after joining and thinning The present substrate stack may subsequently be like a standard substrate be further processed, the surface of the thinned component substrate now represents the front. This is done by first depositing a insulated dielectric layer, wherein when using an SOI substrate under circumstances can be dispensed with this isolation. After a standard lithography step through the insulator layer and the thin device substrate layer vias etched on the areas to be contacted and the side walls of the vias isolated. about These contacts eventually become the wiring by means of standard metallization, consisting of one or several metallization levels can be made. The contacts can do this between any metallization levels of the device substrate and the wiring can be realized. Finally, as with component manufacturing according to the state of Technique that reduces substrate disk to the necessary thickness be prepared by the substrate stack from the handling substrate side mechanically or / and chemically thinned becomes.

Bei dem erfindungsgemäßen Verfahren wird gegenüber den nach dem heutigen Stand der Technik bekannten Verfahren zur Mehrlagenverdrahtung vorteilhafterweise den Möglichkeiten der Produktpiraterie und der Produktmanipulation begegnet, da Teile der Bauelementeverdrahtung auf die Seite des Bauelementesubstrats verlagert werden, die dem Bauelement an sich oder aber auch weiteren Teilen der Bauelementeverdrahtung gegenüberliegt. Bei den bekannten Verfahren zur Mehrlagenverdrahtung sind demgegenüber übereinander angeordnete strukturierte Metallschichten durch optisch transparente dielektrische Schichten, beispielsweise SiO2, voneinander isoliert, wie in 5 gezeigt.In the method according to the invention, the possibilities of product piracy and product manipulation are advantageously counteracted with respect to the multilayer wiring methods known today, since parts of the component wiring are displaced to the side of the component substrate which is the component itself or other parts of the component Component wiring opposite. In contrast, in the known methods for multilayer wiring, structured metal layers arranged one above another are insulated from one another by optically transparent dielectric layers, for example SiO 2 , as in FIG 5 shown.

Durch Einbringen des zusätzlichen Substrats, das, wie vorstehend erläutert, das Bauelementesubstrat selbst oder auch ein Handlingsubstrat sein kann, kann die Komplexität der Verdrahtung erhöht werden, wodurch die üblicherweise eingesetzten Techniken zur Analytik des Schaltungsaufbaus und Techniken zur Manipulation der in den Bauelementen gespeicherten Information verhindert bzw. erschwert werden. Wenn das zusätzliche Substrat zusätzlich optisch nicht transparent ist, werden zum einen Verfahren zur optischen Durchleuchtung oder Analyse mittels Elektronenstrahlmikroskopie verhindert, zum anderen sind Verfahren zur Manipulation oder zum Auslesen der in der Schaltung bzw. der in der Chipkarte enthaltenen Information nicht mehr anwendbar.By Introducing the additional Substrate, which, as explained above, the device substrate itself or even a handling substrate can be the complexity of the wiring increase, which usually techniques used to analyze the circuitry and techniques for manipulating the information stored in the components prevented or impeded. If the additional substrate is additionally optically is not transparent, are on the one hand a method for optical Fluoroscopy or analysis by electron beam microscopy prevents, on the other hand, methods for manipulation or reading the information contained in the circuit or in the chip card no longer applicable.

Darüber hinaus kann das erfindungsgemäße Verfahren verwendet werden, um ein gegenüber Umwelteinflüssen geschütztes Halbleiter-Bauelement herzustellen. Insbesondere dient die erste Substratschicht, die ja nunmehr eine Zwischenschicht innerhalb des Halbleiter-Bauelements darstellt, als eine Schutzschicht gegenüber Umwelteinflüssen. Durch Auswahl eines geeigneten Materials für das erste Substrat kann diese Schutzfunktion erhöht werden.Furthermore can the inventive method used to be opposite environmental influences protected Semiconductor device manufacture. In particular, the first serves Substrate layer, which now yes an intermediate layer within the Semiconductor device, as a protective layer against environmental influences. By selection a suitable material for the first substrate can be increased this protective function.

Ferner können vor dem Schritt zum Bereitstellen des oder eines von den mehreren leitenden Strukturelementen noch weitere Schutzschichten aufgebracht werden, um die Schutzfunktion zu erhöhen. Beispiele für solche Schutzschichten können Passivierungsschichten, beispielsweise aus SiO2 sein.Further, further protective layers may be applied prior to the step of providing the one or more conductive features to enhance the protection function. Examples of such protective layers may be passivation layers, for example of SiO 2 .

Insbesondere ist es bei einer iterativen Wiederholung der Verfahrensschritte, wenn also mehrere Substratschichten in das Bauelement eingebracht werden, möglich, das Halbleiter-Bauelement oder Teile davon einzukapseln, ggf. mit verschiedenen, geeignet ausgewählten Substrat- und/oder Zusatzschutzschichten.Especially it is in an iterative repetition of the process steps, if several substrate layers are introduced into the device, possible, Encapsulate the semiconductor device or parts thereof, possibly with different, suitably selected Substrate and / or additional protective layers.

Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen detaillierter beschrieben werden.The present invention will be described below will be described in more detail with reference to the accompanying drawings.

1 zeigt ein Bauelementesubstrat mit fertig prozessierten MOS-Schaltungen und einer Metallisierungsebene vor der Verbindung mit einem Hilfssubstrat. 1 shows a device substrate with ready processed MOS circuits and a metallization level prior to connection to an auxiliary substrate.

2 zeigt das in 1 gezeigte Bauelementesubstrat nach Verbinden mit dem Hilfssubstrat und Dünnen des Bauelementesubstrats. 2 shows that in 1 shown component substrate after connection to the auxiliary substrate and thinning of the component substrate.

3 zeigt den in 2 gezeigten Scheibenstapel, der wie eine Standardscheibe prozessiert wird. 3 shows the in 2 shown disk stack, which is processed like a standard disk.

4 zeigt den in 3 gezeigten Scheibenstapel, der nun auf seiner Oberfläche mit einer Verdrahtungsebene versehen worden ist. 4 shows the in 3 shown disk stack, which has now been provided on its surface with a wiring level.

5 zeigt einen typischen Schichtaufbau eines gemäß Standardverfahren hergestellten Halbleiterbauelementes mit mehreren leitenden Strukturelementen. 5 shows a typical layer structure of a semiconductor device manufactured according to standard method having a plurality of conductive structure elements.

In 1 bezeichnet Bezugszeichen 1 ein Bauelementesubstrat, das beispielsweise eine Siliziumscheibe 2 mit fertig prozessierten MOS-Schaltungen und eine Metallisierungsebene 3 umfaßt. Die Metallisierungsebene 3 ist mit einer Oxidschutzschicht passiviert. Die Metallisierung umfaßt beispielsweise eine Aluminiumlegierung. Auf die Bauelementescheibe wird eine Polyimidschicht 5 als Haftschicht aufgeschleudert, so daß die Oberflächentopographie eingeebnet wird.In 1 denotes reference numeral 1 a component substrate, for example, a silicon wafer 2 with fully processed MOS circuits and a metallization level 3 includes. The metallization level 3 is passivated with an oxide protective layer. The metallization includes, for example, an aluminum alloy. On the component wafer is a polyimide layer 5 spin coated as an adhesive layer, so that the surface topography is leveled.

Die Einebnung der Oberflächentopographie kann auch bereits vor dem Aufbringen der Haftschicht durch einen Planarisierungsschritt erfolgt sein. Anschließend erfolgt das Verbinden der Bauelementescheibe mit einem Hilfssubstrat 6, beispielsweise einer weiteren Siliziumscheibe. Anschließend wird der nun vorliegende Scheibenstapel mechanisch, nachchemisch und/oder chemomechanisch von der Seite des Bauelementesubstrats her gedünnt, so daß die Siliziumrestdicke des Bauelementesubstrats einige Mikrometer beträgt.The leveling of the surface topography can also be carried out before the application of the adhesive layer by a planarization step. Subsequently, the bonding of the component wafer with an auxiliary substrate 6 , for example, another silicon wafer. Subsequently, the disk stack now present is thinned mechanically, chemically and / or chemically from the side of the component substrate so that the silicon residual thickness of the component substrate is a few micrometers.

Nach dem Dünnen kann der Scheibenstapel 7, der beispielsweise in 2 gezeigt ist, wie eine Standardscheibe prozessiert werden.After thinning, the disk stack can 7 , for example, in 2 it is shown how a standard disk is processed.

Beispielsweise wird die Siliziumoberfläche passiviert, z.B. mit einer Oxidschicht 8. Kontaktlöcher 9 werden nach einem entsprechenden Lithographieschritt bis auf die zu kontaktierenden Gebiete der Metallisierung geätzt, wie in 3 gezeigt ist. Anschließend werden, wie in 4 gezeigt, vorzugsweise die Seitenwände der Kontaktlöcher mit Isolierschichten 10 isoliert. Gemäß einer besonders bevorzugten Ausführungsform erfolgt dies durch eine sogenannte Spacer-Oxid-Prozeßsequenz, die eine konforme Oxidabscheidung und ein nachfolgendes anisotropes Rückätzen umfaßt.For example, the silicon surface is passivated, for example with an oxide layer 8th , vias 9 are etched after a corresponding lithography step down to the areas of the metallization to be contacted, as in 3 is shown. Subsequently, as in 4 shown, preferably the side walls of the contact holes with insulating layers 10 isolated. According to a particularly preferred embodiment, this is done by a so-called spacer oxide process sequence comprising a conformal oxide deposition and a subsequent anisotropic back-etching.

Die Verdrahtung der Schaltungen erfolgt beispielsweise durch Abscheidung einer Titannitridschicht 11 als Haft- und Barriereschicht für die nachfolgende Wolframmetallisierung 12, die beispielsweise durch W-Deposition erfolgen kann. Anschließend wird unter Verwendung von chemomechanischem Schleifen mit einem CMP-Gerät die Wolfram/Titannitridschicht von der Substratoberfläche entfernt, so daß die verbleibenden Wolfram/Titannitrid-"Stöpsel" (sog. Plugs) die vertikale Verbindung zur Bauelementemetallisierungsebene realisieren. Schließlich wird durch einen Standardmetallisierungsprozeß, beispielsweise mit einer Aluminiumlegierung 13 und nachfolgende Passivierung 14 die Verdrahtung des Bauelements durchgeführt, wie in 4 gezeigt ist. Dabei kann die Verdrahtung des Bauelements auch mehrere Metallisierungsebenen umfassen.The wiring of the circuits takes place for example by deposition of a titanium nitride layer 11 as adhesion and barrier layer for the subsequent tungsten metallization 12 , which can be done for example by W-deposition. Subsequently, using chemomechanical grinding with a CMP apparatus, the tungsten / titanium nitride layer is removed from the substrate surface so that the remaining tungsten / titanium nitride "plugs" (plugs) realize the vertical connection to the device metallization level. Finally, by a standard metallization process, for example with an aluminum alloy 13 and subsequent passivation 14 the wiring of the device is performed as in 4 is shown. In this case, the wiring of the component may also comprise a plurality of metallization levels.

Es sind aber auch andere Verfahren zur Herstellung einer Verdrahtung der Schaltungen denkbar.It but are also other methods for making a wiring the circuits conceivable.

Abschließend wird der Scheibenstapel von der Hilfssubstratseite her vorzugsweise mechanisch auf die notwendige Restdicke, z. B. 180 μm, gedünnt.Finally, it will the disk stack preferably mechanically from the auxiliary substrate side the necessary residual thickness, z. B. 180 microns, thinned.

Es ist den Fachleuten offensichtlich, daß die vorliegende Erfindung wie vorstehend beschrieben in zahlreichen Ausführungsformen modifiziert werden kann.It It will be apparent to those skilled in the art that the present invention as described above can be modified in numerous embodiments.

Beispielsweise können das Hilfssubstrat 6 und/oder das Bauelementesubstrat 1 nach ggf. Dünnen des Bauelementesubstrats auf verschiedene Weisen prozessiert und/oder strukturiert werden. Insbesondere können virtuelle Leiterbahnen, die keinerlei Anschlüsse zu dem Bauelement aufweisen, in diesen Substraten hergestellt werden, um beim Reverse Engineering bewußt fehlerhafte Informationen zu liefern. Ebenso ist es möglich, die planarisierte Oberfläche des gemäß 4 prozessierten Bauelements mit einem weiteren Hilfssubstrat zu verbinden, um eine weitere Hilfssubstratschicht in das sich ergebende Bauelement einzubringen.For example, the auxiliary substrate 6 and / or the component substrate 1 after any thinning of the component substrate processed and / or structured in various ways. In particular, virtual tracks that have no connections to the device can be made in these substrates to deliberately provide erroneous information in reverse engineering. It is also possible, the planarized surface of the according to 4 Processed device to connect with another auxiliary substrate to introduce a further auxiliary substrate layer in the resulting device.

Auf diese Weise können beispielsweise bei einer Verdrahtung, die mehrere Verdrahtungsebenen umfaßt, diese jeweils durch ein zusätzlich hinzugefügtes Hilfssubstrat voneinander getrennt werden.On this way you can For example, in a wiring that includes multiple wiring levels, this each by an additional add gefügtes Auxiliary substrate are separated from each other.

Das durch das erfindungsgemäße Verfahren hergestellte Halbleiter-Bauelement läßt sich besonders vorteilhaft in Chipkarten verwenden, da durch seinen speziellen Aufbau die Manipulationsmöglichkeiten von außen stark eingeschränkt sind.The produced by the method according to the invention Semiconductor device can be Use particularly advantageous in smart cards, as by its special Build up the manipulation possibilities from the outside highly limited are.

Insbesondere wird es Fälschern erschwert, beispielsweise mit Metallstiften durch die einzelnen Bauelementeschichten durchzudringen, um dadurch die in dem Chip gespeicherte Information auszulesen und/oder zu fälschen.Especially it will be counterfeiters difficult, for example, with metal pins through the individual component layers to penetrate thereby the information stored in the chip to read and / or to fake.

Claims (19)

Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: – Aufbringen und Strukturieren von Schichten (3, 4) zur Erzeugung zumindest einer Bauelementelage und gegebenenfalls weiterer Bestandteile des Halbleiterbauelementes auf einer ersten Seite eines ersten Substrates (1); – Bereitstellen eines nicht prozessierten zweiten Substrates (6); – Verbinden der ersten Seite des ersten Substrates (1) mit dem zweiten Substrat (6); – Bereitstellen von leitenden Strukturelementen (13) auf einer zweiten Seite des ersten Substrates, die der ersten Seite gegenüber liegt, wobei dieser Schritt so ausgeführt wird, daß über elektrische Durchkontaktierungen (11, 12) durch das erste Substrat ein elektrischer Kontakt zwischen den leitenden Strukturelementen (13) und der Bauelementelage hergestellt wird; und – Fertigstellen des Halbleiterbauelementes.Method for producing a semiconductor component with the following steps: application and structuring of layers ( 3 . 4 ) for generating at least one component layer and optionally further components of the semiconductor component on a first side of a first substrate ( 1 ); Providing a non-processed second substrate ( 6 ); Connecting the first side of the first substrate ( 1 ) with the second substrate ( 6 ); - providing conductive structural elements ( 13 ) on a second side of the first substrate, which is opposite to the first side, this step being carried out so that via electrical vias ( 11 . 12 ) by the first substrate, an electrical contact between the conductive structural elements ( 13 ) and the component layer is produced; and - completing the semiconductor device. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Substrat (1) im Bereich sichtbarer Wellenlängen nicht transparent ist.Method according to claim 1, characterized in that the first substrate ( 1 ) is not transparent in the visible wavelength range. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Substrat (1) ein Si-Substrat ist.Method according to claim 1 or 2, characterized in that the first substrate ( 1 ) is a Si substrate. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Substrat (1) ein SOI-Substrat ist.Method according to claim 1 or 2, characterized in that the first substrate ( 1 ) is an SOI substrate. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach dem Verbinden des ersten Substrates mit dem zweiten Substrat das erste Substrat (1) von der zweiten Seite her gedünnt wird.Method according to one of Claims 1 to 4, characterized in that after the first substrate has been bonded to the second substrate, the first substrate ( 1 ) is thinned from the second side. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Dünnen durch Ätzen, mechanisches oder chemomechanisches Schleifen oder eine Kombination dieser Verfahren erfolgt.Method according to claim 5, characterized in that that this thin by etching, mechanical or chemomechanical grinding or a combination this procedure takes place. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Schritt zum Verbinden der ersten Seite des ersten Substrates (1) mit dem zweiten Substrat (6) den Schritt zum Aufbringen einer haftvermittelnden Schicht (5) umfaßt.Method according to one of claims 1 to 6, characterized in that the step for connecting the first side of the first substrate ( 1 ) with the second substrate ( 6 ) the step of applying an adhesion-promoting layer ( 5 ). Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die haftvermittelnde Schicht (5) eine Polyimidschicht ist.Process according to Claim 7, characterized in that the adhesion-promoting layer ( 5 ) is a polyimide layer. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß beim Schritt des Aufbringens und Strukturierens der Schichten (3, 4) nur die Bauelementelage ohne Metallisierungsebene(n) auf der ersten Seite des ersten Substrates (1) erzeugt wird, wobei die leitenden Strukturelemente (13) auf der zweiten Seite des ersten Substrates die Metallisierungsebene(n) des Halbleiterbauelementes bilden, so daß beim fertiggestellten Halbleiterbauelement das erste Substrat (1) zwischen der Bauelementelage und der/den Metallisierungsebene(n) liegt.Method according to one of claims 1 to 8, characterized in that in the step of applying and structuring the layers ( 3 . 4 ) only the component layer without metallization plane (s) on the first side of the first substrate ( 1 ), wherein the conductive structural elements ( 13 ) on the second side of the first substrate form the metallization level (s) of the semiconductor component, so that in the finished semiconductor component the first substrate ( 1 ) lies between the component layer and the metallization plane (s). Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß beim Schritt des Aufbringens und Strukturierens der Schichten (3, 4) als weitere Bestandteile des Halbleiterbauelementes eine oder mehrere Metallisierungsebene(n) auf der ersten Seite des ersten Substrates (1) erzeugt werden, wobei die leitenden Strukturelemente (13) auf der zweiten Seite des ersten Substrates zumindest eine weitere Metallisierungsebene des Halbleiterbauelementes bilden, so daß beim fertiggestellten Halbleiterbauelement das erste Substrat (1) zwischen einzelnen Metallisierungsebenen liegt.Method according to one of claims 1 to 8, characterized in that in the step of applying and structuring the layers ( 3 . 4 ) as further constituents of the semiconductor component one or more metallization level (s) on the first side of the first substrate ( 1 ), the conductive structural elements ( 13 ) on the second side of the first substrate form at least one further metallization level of the semiconductor component, so that the finished substrate in the semiconductor device, the first 1 ) lies between individual metallization levels. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß beim Schritt des Aufbringens und Strukturierens der Schichten (3, 4) als weitere Bestandteile des Halbleiterbauelementes eine oder mehrere Metallisierungsebene(n) auf der ersten Seite des ersten Substrates (1) erzeugt werden, wobei die leitenden Strukturelemente (13) auf der zweiten Seite des ersten Substrates eine Ver drahtung zur elektrischen Kontaktierung der Metallisierungsebene(n) des Halbleiterbauelementes bilden, so daß beim fertiggestellten Halbleiterbauelement das erste Substrat (1) zwischen der/den Metallisierungsebene(n) und der Verdrahtung liegt.Method according to one of claims 1 to 8, characterized in that in the step of applying and structuring the layers ( 3 . 4 ) as further constituents of the semiconductor component one or more metallization level (s) on the first side of the first substrate ( 1 ), the conductive structural elements ( 13 ) on the second side of the first substrate Ver a wiring for making electrical contact with the metallization of the semiconductor device (s) form, so that in the finished semiconductor device, the first substrate ( 1 ) lies between the metallization level (s) and the wiring. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Schritt zum Fertigstellen des Halbleiterbauelementes die weiteren Schritte umfaßt: – Verbinden des aus den vorangehenden Verfahrensschritten resultierenden Substratstapels mit einem weiteren Substrat; – Bereitstellen eines weiteren leitenden Strukturelementes auf der freien Seite des weiteren Substrates; – gegebenenfalls Wiederholung der vorangehenden beiden Verfahrensschritte.Method according to one of claims 1 to 8, characterized that the Step to complete the semiconductor device, the further steps comprising: - Connect of the substrate stack resulting from the preceding process steps with another substrate; - Provide another conductive structural element on the free side of the further substrate; - possibly Repetition of the preceding two process steps. Verfahren nach einem der Ansprüche 1 bis 8 und 12, dadurch gekennzeichnet, daß vor dem Schritt des Bereitstellens von leitenden Strukturelementen die zweite bzw. freie Seite des ersten bzw. weiteren Substrates strukturiert wird.Method according to one of claims 1 to 8 and 12, characterized in that before the step of providing conductive structural elements, the second or free side of the first or further substrate is structured. Verfahren nach einem der Ansprüche 1 bis 8, 12 und 13, dadurch gekennzeichnet, daß auf die zweite bzw. freie Seite des ersten bzw. weiteren Substrates eine zusätzliche leitende Schicht (teilweise) aufgebracht wird.Method according to one of claims 1 to 8, 12 and 13, characterized characterized in that the second or free side of the first or further substrate an additional conductive layer (partially) is applied. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die mit der zusätzlichen leitenden Schicht versehene Seite des ersten bzw. weiteren Substrates mit einem zusätzlichen Substrat verbunden wird.Method according to claim 14, characterized in that that the with the additional conductive layer provided side of the first or further substrate with an additional Substrate is connected. Verfahren nach einem der Ansprüche 1 bis 8, 12 und 13, gekennzeichnet durch wiederholtes Durchführen der folgenden aufeinanderfolgenden Schritte: – (teilweises) Aufbringen einer zusätzlichen leitenden Schicht auf den aus den vorangehenden Verfahrensschritten resultierenden Substratstapel; – Verbinden der zusätzlichen leitenden Schicht mit einem zusätzlichen Substrat.Method according to one of claims 1 to 8, 12 and 13, characterized by repeatedly performing the following sequential steps: - (partial) Applying an additional conductive layer on the from the preceding process steps resulting substrate stack; - Connecting the additional conductive layer with an additional Substrate. Verfahren nach einem der Ansprüche 1 bis 16, zur Herstellung eines gegen Umwelteinflüsse geschützten Halbleiterbauelements.Method according to one of claims 1 to 16, for the production one against environmental influences protected Semiconductor device. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß vor dem Schritt des Bereitstellens von leitenden Strukturelementen eine oder mehrere Schutzschichten auf die zweite bzw. freie Seite des ersten bzw. weiteren Substrates aufgebracht werden.Method according to claim 17, characterized in that that before the step of providing conductive features or more protective layers on the second or free side of the first or other substrate can be applied. Verwendung eines Halbleiterbauelementes, das mit dem Verfahren nach einem der Ansprüche 1 bis 18 hergestellt ist, in einer Chipkarte.Use of a semiconductor device that with the method according to any one of claims 1 to 18 is produced, in a chip card.
DE19746641A 1997-09-19 1997-10-22 Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card Expired - Fee Related DE19746641B4 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19746641A DE19746641B4 (en) 1997-09-19 1997-10-22 Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card
US09/508,712 US6284627B1 (en) 1997-09-19 1998-09-04 Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductors component made according to this method and use of said semi-conductor component in a chip card
AT98951273T ATE254803T1 (en) 1997-09-19 1998-09-04 WIRING METHOD FOR SEMICONDUCTOR COMPONENTS TO PREVENT PIRATERY AND PRODUCT MANIPULATION, SEMICONDUCTOR COMPONENT PRODUCED BY THE METHOD AND USE OF THE SEMICONDUCTOR COMPONENT IN A CHIP CARD
DE59810231T DE59810231D1 (en) 1997-09-19 1998-09-04 WIRING PROCESS FOR SEMICONDUCTOR COMPONENTS FOR PREVENTING PRODUCT PIRACY AND PRODUCT MANIPULATION BY THE PROCESS PRODUCED SEMICONDUCTOR COMPONENT AND USE OF THE SEMICONDUCTOR COMPONENT IN A CHIPKAR
JP2000513325A JP2001517874A (en) 1997-09-19 1998-09-04 Semiconductor element wiring method for preventing product plagiarism and product operation, semiconductor element manufactured by this method, and method of using semiconductor element in chip card
EP98951273A EP1016140B1 (en) 1997-09-19 1998-09-04 Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card
PCT/DE1998/002645 WO1999016131A1 (en) 1997-09-19 1998-09-04 Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19741507.5 1997-09-19
DE19741507 1997-09-19
DE19746641A DE19746641B4 (en) 1997-09-19 1997-10-22 Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card

Publications (2)

Publication Number Publication Date
DE19746641A1 DE19746641A1 (en) 1999-04-01
DE19746641B4 true DE19746641B4 (en) 2006-02-23

Family

ID=7843033

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19746641A Expired - Fee Related DE19746641B4 (en) 1997-09-19 1997-10-22 Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card
DE59810231T Expired - Lifetime DE59810231D1 (en) 1997-09-19 1998-09-04 WIRING PROCESS FOR SEMICONDUCTOR COMPONENTS FOR PREVENTING PRODUCT PIRACY AND PRODUCT MANIPULATION BY THE PROCESS PRODUCED SEMICONDUCTOR COMPONENT AND USE OF THE SEMICONDUCTOR COMPONENT IN A CHIPKAR

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59810231T Expired - Lifetime DE59810231D1 (en) 1997-09-19 1998-09-04 WIRING PROCESS FOR SEMICONDUCTOR COMPONENTS FOR PREVENTING PRODUCT PIRACY AND PRODUCT MANIPULATION BY THE PROCESS PRODUCED SEMICONDUCTOR COMPONENT AND USE OF THE SEMICONDUCTOR COMPONENT IN A CHIPKAR

Country Status (1)

Country Link
DE (2) DE19746641B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940759B4 (en) * 1999-08-27 2004-04-15 Infineon Technologies Ag Circuit arrangement and method for the production thereof
EP2287916A3 (en) 2001-08-24 2012-01-25 Schott AG Method of contacting and housing integrated circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5258334A (en) * 1993-01-15 1993-11-02 The U.S. Government As Represented By The Director, National Security Agency Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
DE4433833A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method for producing a three-dimensional integrated circuit while achieving high system yields
DE4433845A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method of manufacturing a three-dimensional integrated circuit
EP0771023A2 (en) * 1995-10-27 1997-05-02 Honeywell Inc. Method of applying a protective coating on a semiconductor integrated circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739714A (en) * 1995-10-24 1998-04-14 Lucent Technologies, Inc. Apparatus for controlling ground bounce

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5258334A (en) * 1993-01-15 1993-11-02 The U.S. Government As Represented By The Director, National Security Agency Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings
DE4433833A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method for producing a three-dimensional integrated circuit while achieving high system yields
DE4433845A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method of manufacturing a three-dimensional integrated circuit
EP0771023A2 (en) * 1995-10-27 1997-05-02 Honeywell Inc. Method of applying a protective coating on a semiconductor integrated circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KANG, W.G. et al., in: IEEE Electron Device Letters, Vol. 16, No. 1, January 1995, S. 2-4 *
SCHUMIKI, G., SEEGEBRECHT, "Prozeßtechnologie", Springer-Verlag Berlin, ISBN 3-540-17670-5 *

Also Published As

Publication number Publication date
DE19746641A1 (en) 1999-04-01
DE59810231D1 (en) 2003-12-24

Similar Documents

Publication Publication Date Title
DE19813239C1 (en) Wiring method for manufacturing a vertical integrated circuit structure and vertical integrated circuit structure
DE19516487C1 (en) Vertical integration process for microelectronic system
DE4433846C2 (en) Method of making a vertical integrated circuit structure
DE4433330C2 (en) Method for producing semiconductor structures with advantageous high-frequency properties and a semiconductor wafer structure
EP0698288B1 (en) Process for producing vertically connected semiconductor components
DE102004004532B4 (en) Semiconductor device
DE112010000142B4 (en) Cost-optimized method of forming high-density passive capacitors to replace discrete capacitors using a cost-optimized modular 3D wafer-wafer integration scheme
WO2000079589A1 (en) Electronic component with flexible contact structures and method for the production of said component
DE19853703A1 (en) Chip production, especially for a chip card, comprises applying metallization onto a thinned finished chip wafer, bonded to a handling wafer, for connection by vias to the chip metallization and/or circuit structure
WO2003067646A2 (en) Semiconductor substrate comprising an electrically isolated region, in particular for vertical integration
DE69015564T2 (en) FULLY EFFECTED CONNECTING STRUCTURE WITH TITANIUM / TUNGSTEN AND SELECTIVE CVD TUNGSTEN.
DE102011085084A1 (en) A method of making an electrical via in a substrate and a substrate having an electrical via
DE102020117547A1 (en) PACKAGES WITH ALTERNATELY STACKED THICK RDLS AND THIN RDLS
EP1016140B1 (en) Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card
DE3881360T2 (en) METHOD FOR ATTACHING AN ELECTRONIC COMPONENT ON A SUBSTRATE.
EP1346413A2 (en) Circuit
DE19746641B4 (en) Wiring method for semiconductor devices for preventing product piracy and product manipulation and use of the semiconductor device in a smart card
WO2000035007A1 (en) Method for vertically integrating active circuit planes and vertically integrated circuit produced using said method
DE19748666C2 (en) Wiring method for microelectronic systems for preventing product piracy and product manipulation, microelectronic system produced by the method and use of the microelectronic system in a chip card
WO2004109591A1 (en) Chip card module
EP0221351B1 (en) Integrated circuit with an electroconductive flat element
DE19746642C2 (en) Method for producing a semiconductor component and its use in a chip card
DE19918671B4 (en) Vertically integrable circuit and method for its manufacture
DE102021200519A1 (en) Landing pad for a silicon via, substrate, process
WO2000014679A1 (en) Method for contacting a circuit chip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ROLAND GAGEL, DE

Representative=s name: ROLAND GAGEL, 81241 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: CAMBRIDGE PLATEAU HOLDINGS LLC, DOVER, US

Free format text: FORMER OWNER: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V., 80686 MUENCHEN, DE

Effective date: 20120425

R082 Change of representative

Representative=s name: GAGEL, ROLAND, DIPL.-PHYS.UNIV. DR.RER.NAT., DE

Effective date: 20120425

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501