DE19502731C2 - Schaltungsanordnung zur Verpolsicherung bei integrierten Schaltungen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Anspruches 1.

Der Einsatz integrierter Schaltungen (IC's) wird derzeit zunehmend auch im Bereich der Kfz-Elektrik zur Steuerung bspw. von Antiblockier- oder Einspritzsystemen diskutiert. Dabei ergibt sich das Problem, daß beim Anschluß der integrierten Schaltungen oder Ausgangstreiberstufen an die Fahrzeugversorgungsspannung stets auf die richtige Polung geachtet werden muß. Andernfalls würde das IC oder die Ausgangstreiberstufe wegen zu hoher Ströme zerstört. Beispielsweise führt bei einer auf einem p-Substrat aufgebauten integrierten Schaltung, die n-Kanal MOS-Transistoren umfaßt, der Anschluß einer Drainelektrode an negative anstelle der vorgeschriebenen positiven Versorgungsspannung dazu, daß die durch das Drain-Gebiet und das Substrat gebildete Diode in Flußrichtung gepolt wird und durch zu hohen Strom zerstört wird.

Im Stand der Technik wurde dieses Problem bislang dadurch gelöst, daß man vor dem Versorgungsanschluß einer integrierten Schaltung oder einer aus Transistoren aufgebauten Ausgangstreiberstufe als Verpolschutz eine pn-Diode vorgesehen hat. Diese Diode ist bei falscher Polung in Sperrichtung geschaltet und ihre Durchbruchsspanunng besitzt einen Wert größer als der der Betriebsspannung. Nachteilig an dieser Anordnung ist, daß bei richtig angelegter Betriebsspannung und damit Schaltung der als Verpolschutz vorgesehenen Diode in Flußrichtung über der Diode eine Spannung abfällt, die nicht mehr an der nachfolgenden integrierten Schaltung zur Verfügung steht. Ein weiterer Nachteil der bisherigen Schaltungsanordnungen besteht darin, daß die Verpoldiode überwiegend extern angeordnet ist.

Aus der Literatur "Elektor" 9/91, Seite 75, mit dem Titel "Universeller Leistungs-MOSFET-Treiber mit optimalen Schutzfunktionen" ist ein universeller MOSFET-Leistungs­ treiber bekannt, der optimale Schutzfunktionen besitzt. Bei dem Leistungs-MOSFET-Treiber handelt es sich um eine Schaltungsanordnung, die einen Leistungs-MOSFET dauernd überprüft und gegen Strom- und Spannungsspitzen sowie gegen Unterspannungs- und Überstromverhältnisse schützt. Dies geschieht dadurch, daß die Betriebsbedingungen ständig überwacht und ein den Betriebsbedingungen entsprechendes korrigiertes Gate-Treibersignal erzeugt wird. Ein Schutz gegen eine Verpolung der Betriebsspannung läßt sich auf diese Weise jedoch nicht erreichen.

Aufgabe der Erfindung ist es daher eine Schaltungsanordnung zur Verpolsicherung bei Halbleiterschaltungen zur Verfügung zu stellen, die ohne äußere Diode auskommt, im Verpolungsfall die Halbleiterschaltung sicher schützt und sich durch niedrigen Spannungsabfall auszeichnet, wenn die Halbleiterschaltung richtig gepolt an die Versorgungsspannung angeschlossen ist.

Gelöst wird die Aufgabe dadurch, daß ein MOS-Transistor, der in einem p- oder n-Substrat aufgebaut ist, mit der zu versorgenden Schaltung in Reihe geschaltet ist, und daß diejenige Elektrode des MOS-Transistors als Anschlußelektrode dient, die wenigstens in Höhe der Betriebsspannung (V_B) negativ gegenüber p-Substrat bzw. positiv gegenüber n-Substrat sein darf.

Unter Substrat wird dabei eine elektrisch angeschlossene Halbleiterschicht verstanden, in der der MOS-Transistor bzw. andere Bauteile aufgebaut sind.

Im Verpolungsfall sperrt der erfindungsgemäße MOS-Transistor und es fließt kein Strom durch die in Reihe geschaltete Halbleiterschaltung, die dadurch vor Zerstörung geschützt wird. Im normalen Betrieb, d. h. wenn die Halbleiterschaltung richtig gepolt an die Versorgungsspannung angeschlossen ist, kann man durch Ansteuerung des Gate den Widerstand zwischen Source und Drain erniedrigen und damit einen niedrigen Spannungsabfall am MOS-Transistor erreichen.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Besonders kostengünstig ist es, wenn der als Verpolschutz dienende MOS-Transistor Bestandteil der zu versorgenden Schaltungsanordnung ist.

Die erfindungsgemäße Schaltungsanordnung kann zur Verpolsicherung vorteilhafterweise mit einer gesamten oder einem Teil einer integrierten Schaltung, verschiedene Ausgangstreiberstufen in bipolarer, MOS- oder kombinierter Technik als zu versorgender Schaltung in Reihe geschaltet werden.

Eine besonders kompakte Schaltungsanordnung mit niedrigem Widerstand wird erzielt, wenn in einer bevorzugten Ausführungsform vorgesehen ist, den MOS-Transistor zur Verpolsicherung zusammen mit weiteren MOS-Transistoren oder anderen Bauteilen in derselben Wanne oder Insel anzuordnen.

Wegen der gegenüber herkömmlichen MOS-Transistoren höheren Durchbruchspannungen und weiterer Vorteile ist der in der Schaltungsanordnung zur Verpolsicherung eingesetzte MOS-Transistor zweckmäßigerweise als D-MOS (double diffused mataloxide semiconductor) Transistor ausgeführt.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles und der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 das Schaltbild einer Schaltungsanordnung zur Verpolsicherung nach dem Stand der Technik,

Fig. 2 ein in einer Schaltungsanordnung zur Verpolsicherung eingesetzter D-MOS-Transistor,

Fig. 3 das Schaltbild einer Schaltungsanordnung zur Verpolsicherung unter Einsatz eines D-MOS-Transistors gemäß Fig. 2,

Fig. 4 das Schaltbild einer Schaltungsanordnung zur Verpolsicherung unter Einsatz eines D-MOS-Transistors in Reihenschaltung mit einem Treibertransistor,

Fig. 5 ein zur Verpolsicherung eingesetzter D-MOS-Transistor, der zusammen mit anderen Bauelementen der integrierten Schaltung beispielsweise einem Treibertransistor, in derselben Wanne angeordnet ist.

Bei der bekannten Schaltungsanordnung nach Fig. 1 ist eine (externe) Diode 1 zur Verpolsicherung eines integrierten Ausgangstreibern angeschaltet. Das p-Substrat B_T liegt mit dem Sourceanschluß S_T des Transistors auf gleichem Potential. Die Gateelektrode G_T wird über eine nicht gezeigte Einrichtung angesteuert. Ist die Versorgungsspannung positiv gegenüber dem Substratpotential, so ist die Diode 1 in Durchflußrichtung geschaltet, der n-Kanal-D-MOS-Transistor befindet sich im Betriebszustand und kann durch die Gatespannung gesteuert werden. An der Diode fällt in diesem Fall die Diodenspannung U_D in Flußrichtung ab. Wird eine negative Versorgungsspannung gegenüber dem Substratpotential an die Schaltungsanordnung angelegt, so befindet sich die Diode im Sperrzustand und verhindert einen Stromfluß durch den in Reihe nachgeschalteten D-MOS-Transistor, der dadurch vor Zerstörung geschützt wird.

Um den unerwünschten Spannungsabfall U_D der Diode in Durchflußrichtung zu verringern, wird anstelle der Diode erfindungsgemäß ein Transistor mit den Eigenschaften des kennzeichnenden Teil des Anspruches 1 verwandt. Beispielhaft für einen solchen Transistor ist in Fig. 2 ein D-MOS-Transistor gezeigt. Der D-MOS-Transistor 8 gemäß Fig. 2 ist auf einem p-Substrat 10 in einer n-dotierten Insel bzw. Wanne 12 aufgebaut. An der Unterseite der n-dotierten Insel befindet sich zur Verringerung des Leitungswiderstandes am Übergang zum p-Substrat ein hochdotierter n⁺-Bereich 13. Der Drainanschluß D ist im Bereich der n-dotierten Wanne 12 angeordnet. Unterhalb des Sourceanschlusses S ist in die n-dotierte Wanne ein p-dotiertes Bulk-Gebiet 14 mit den n-dotierten Source-Elektroden 16 eindiffundiert. Direkt neben der Sourceelektrode befindet sich das Gateoxid, das sich aus einem dünnen Bereich 18 und einem dickeren Bereich 20 zusammensetzt. Auf das Gateoxid 18, 20 ist eine Gatemetallschicht oder Polysiliziumschicht 22 aufgebracht. Durch Ansteuerung des Gates G mit einer positiven Gatespannung U_G, wird ein gesteuerter n-Kanal 24 im Bereich des p-Bulk-Gebietes 14 gebildet, so daß ein gesteuerter Elektrodenstrom I₁ von der Source S zum Drain D entlang des Weges mit dem geringsten Widerstand durch den n⁺-Bereich fließt. Wird der dargestellte Transistor erfindungsgemäß zum Verpolschutz eingesetzt, so wird die Sourceelektrode als externer Anschluß verwendet. Legt man anstelle einer positiven Sourcespannung gegenüber dem p-Substrat eine negative Sourcespannung an, so wird der pn-Übergang zwischen dem p-Gebiet 14 und der n-dotierten Wanne 12 in Sperrichtung betrieben. Zwischen dem p-Substrat 10 und der Drainelektrode D kann kein größerer Strom fließen, womit sowohl der Verpolschutztransistors 8 als auch die an den Drainanschluß D in Reihe angeschalteten Elemente eines integrierten Schaltkreises 30 (siehe Fig. 3) vor Zerstörung geschützt werden.

Der dargestellte D-MOS Transistor ist symmetrisch um die Source mit beiderseitiger Gate- und Drainelektrode aufgebaut. In anderen Ausführungsformen ist es denkbar, daß der D-MOS Transistor mit anders ausgestalteten Elektroden ausgestattet ist und sowohl in vertikaler als auch horizontaler Richtung aufgebaut sein kann.

Die erfindungsgemäße Verwendung eines D-MOS Transistor als Verpolschutztransistor 8 in einer Reihenschaltung mit einem IC ist beispielhaft in Fig. 3 dargestellt.

Der Sourceanschluß S und der Substratanschluß B des n-Kanal-Verpolschutztransistors 8 liegen an der Versorgungsspannung V_B an und der Gateanschluß G auf Potential U_G. Der Drainanschluß D des Verpolschutztransistors 8 wiederum ist in Reihe mit einer integrierte Schaltung 30 geschaltet. Liegt an dieser Schaltungsanordnung eine negative Versorgungsspannung V_B an, so sperrt der n-Kanal Verpolschutztransistor 8 den Stromfluß durch die in Schaltung 30 abhängig vom Potential U_G. Ist die Versorgungsspannung V_B positiv, so befindet sich der Verpolschutztransistor 8 im Betriebszustand und wirkt als Flußdiode, an der eine Diodenspannung abfällt. Durch geeignete Ansteuerung des Gates G über das Potential V_B hinaus, erreicht man, daß der Spannungsabfall am Verpolschutztransistor 8 nicht mehr durch die Diode gegeben ist, sondern allein vom Einschaltwiderstand R_DS-on des nunmehr aktiven Transistors bestimmt wird. Hierdurch wird gegenüber den bisherigen Schaltungsanordnungen (s. auch Fig. 1) der Spannungsabfall am Verpolschutzelement deutlich herabgesetzt.

Fig. 4 zeigt das Schaltbild einer besonderen Ausführungsform der zuvor beschriebenen Verpolschutzschaltung, bei der Verpolschutztransistor 8 in Reihe mit einem Treibertransistor 40 geschaltet wird.

Besonders vorteilhaft ist es, den Verpolschutztransistor 8 mit der zu versorgenden integrierten Halbleiterschaltung, die bespielsweise wie in Fig. 4 gezeigt ein Treibertransistor 40 sein kann, auf demselben Substrat und in derselben n-Insel oder Wanne 12 zu realisieren.

Fig. 5 zeigt einen solchen Aufbau, der neben der Platzersparnis den Vorteil hat, daß der Einschaltwiderstand R_DS-on niedriger als bei Verwendung eines isolierten Verpolschutztransistor 8 ist. In der in Fig. 5 dargestellten speziellen Anordnung fließt im normalen Betriebszustand der Strom 12 von der Source des Verpolschutztransistors 8 durch den gesteuerten n-Kanal 24 und das n-dotierte Gebiet der Wanne 12 direkt zum gesteuerten n-Kanal 44 des Treibertransistors 40 und von dort zum Sourceanschluß S_TR, nur in geringem Maße über das hochdotierte n⁺-Gebiet 13 zu fließen.

Die erfindungsgemäße Schaltungsanordnung ermöglicht es somit erstmals, eine Halbleiterschaltung, die in beliebiger Technik (bipolare Technik, MOS-Technik) ausgeführt sein kann, mit integrierten Bauelementen gegen Verpolung zu sichern, wobei im Betriebsfall nur ein minimaler Spannungsabfall am Verpolschutzelement auftritt.

Claims (6)

1. Schaltungsanordnung zur Verpolsicherung bei Halbleiterschaltungen dadurch gekennzeichnet, daß ein MOS-Transistor (8), der in einem p- oder n-Substrat (10) aufgebaut ist, mit der zu versorgenden Schaltung (30, 40), in Reihe geschaltet ist, und daß diejenige Elektrode (S) des MOS-Transistors als äußere Anschlußelektrode dient, die wenigstens in Höhe der Betriebsspannung (V_B) negativ gegenüber einem p-Substrat bzw. positiv gegenüber einem n-Substrat sein darf.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zu versorgende Schaltungsanordnung ein Ausgangstreiber (40) ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zu versorgende Schaltungsanordnung eine integrierte Schaltung (30) oder ein Teil einer integrierten Schaltung ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der MOS-Transistor Bestandteil der zu versorgenden Schaltungsanordnung ist.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der MOS-Transistor in der gleichen Wanne (12) der integrierten Schaltung (30, 40) zusammen mit weiteren MOS-Transistoren oder anderen Teilen der integrierten Schaltung angeordnet ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der MOS-Transistor ein D-MOS-Transistor ist.