DE1815418A1 - Schaltungsanordnung in Rechnern mit einer Vielzahl von Anforderern und einer Vielzahl von Antwortern - Google Patents

Schaltungsanordnung in Rechnern mit einer Vielzahl von Anforderern und einer Vielzahl von Antwortern

Info

Publication number
DE1815418A1
DE1815418A1 DE19681815418 DE1815418A DE1815418A1 DE 1815418 A1 DE1815418 A1 DE 1815418A1 DE 19681815418 DE19681815418 DE 19681815418 DE 1815418 A DE1815418 A DE 1815418A DE 1815418 A1 DE1815418 A1 DE 1815418A1
Authority
DE
Germany
Prior art keywords
line
address
requester
pulse
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681815418
Other languages
German (de)
English (en)
Inventor
Rosenfeld Jack L
Lehmann Meir M
Schlaeppi Hans P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1815418A1 publication Critical patent/DE1815418A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Communication Control (AREA)
DE19681815418 1967-12-28 1968-12-18 Schaltungsanordnung in Rechnern mit einer Vielzahl von Anforderern und einer Vielzahl von Antwortern Pending DE1815418A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69421667A 1967-12-28 1967-12-28

Publications (1)

Publication Number Publication Date
DE1815418A1 true DE1815418A1 (de) 1969-07-10

Family

ID=24787893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681815418 Pending DE1815418A1 (de) 1967-12-28 1968-12-18 Schaltungsanordnung in Rechnern mit einer Vielzahl von Anforderern und einer Vielzahl von Antwortern

Country Status (4)

Country Link
US (1) US3551894A (OSRAM)
DE (1) DE1815418A1 (OSRAM)
FR (1) FR1599112A (OSRAM)
GB (1) GB1264620A (OSRAM)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924241A (en) * 1971-03-15 1975-12-02 Burroughs Corp Memory cycle initiation in response to the presence of the memory address
US3815095A (en) * 1972-08-29 1974-06-04 Texas Instruments Inc General-purpose array processor
US3806886A (en) * 1972-12-29 1974-04-23 Gte Information Syst Inc Apparatus for storing several messages received simultaneously
US3974479A (en) * 1973-05-01 1976-08-10 Digital Equipment Corporation Memory for use in a computer system in which memories have diverse retrieval characteristics
US4149242A (en) * 1977-05-06 1979-04-10 Bell Telephone Laboratories, Incorporated Data interface apparatus for multiple sequential processors
US4908749A (en) * 1985-11-15 1990-03-13 Data General Corporation System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal
US4710769A (en) * 1985-12-30 1987-12-01 Ibm Corporation Transmit-secure non-blocking circuit-switched local area network
US5522083A (en) * 1989-11-17 1996-05-28 Texas Instruments Incorporated Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors
US10430215B1 (en) * 2015-06-25 2019-10-01 Cadence Design Systems, Inc. Method and system to transfer data between hardware emulator and host workstation

Also Published As

Publication number Publication date
GB1264620A (OSRAM) 1972-02-23
FR1599112A (OSRAM) 1970-07-15
US3551894A (en) 1970-12-29

Similar Documents

Publication Publication Date Title
DE3786298T2 (de) Verfahren und Schalter zum Vermitteln von Informationen.
DE3873838T2 (de) Einrichtung zur wiedergestaltung und zum multiplexieren von rahmen von verschiedenen quellen, bestehend aus einer variablen anzahl von paketen fester laenge.
DE69810132T2 (de) Multiport drams mit internen cache-speichern
DE69033213T2 (de) Verbindungsstruktur zur Verbindung zwischen einem Eingang und willkürlichen Ausgängen aus einer Gruppe von Ausgängen
DE1218761B (de) Datenspeidbereinrichtung
DE3933361A1 (de) Einrichtung und verfahren zur warteschlangenbildung von anforderungen und antworten auf einem pipeline-paketbus
DE2045052A1 (de) System zum Identifizieren von Mehraufgabensituationen und zum Steuern der Durchführung dieser Aufgaben
DE2332734A1 (de) Datenverarbeitungssystem
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE2222855A1 (de) Schienentransportsystem fuer Selektionsinformation und Daten
DE3044792A1 (de) Elektronisches multiprozessor-system zur behandlung digitaler und analoger daten
DE3218741A1 (de) Datentransfersystem
DE3606650A1 (de) Hardware logik-simulator
DE2214769A1 (de) Zeitmultiplex Vermittlungsanlage
DE2921419A1 (de) Schaltungsanordnung und verfahren zur uebertragung digitaler information zwischen wenigstens einer ersten und einer zweiten sammelleitung
DE1815418A1 (de) Schaltungsanordnung in Rechnern mit einer Vielzahl von Anforderern und einer Vielzahl von Antwortern
DE3856394T2 (de) Zwischenverbindungssystem für Multiprozessorstruktur
DE69110192T2 (de) Vermittlungsmodul digitaler Datenpakete zur Zuweisung leerer Pakete an einen Koppelpunkt.
DE19756591B4 (de) Vorrichtung zum hierarchischen Verbinden einer Mehrzahl von Funktionseinheiten in einem Prozessor
DE69323692T2 (de) Optimale Entwurfmethode für synchrone digitale Schaltkreise durch Hertakten und selektives Setzen von Kipp-schaltungen
DE2707800C3 (de) Datenverarbeitungsanlage
DE2855856C2 (OSRAM)
DE2430362C2 (de) Multiplex-/Demultiplexeinrichtung
DE69315785T2 (de) Modulare Vorrichtung zum Koppeln und zum Multiplexen von unterschiedlichen Bussen
DE2630711A1 (de) Speichersteuersystem