DE1812963A1 - Festwertspeicher - Google Patents

Description

Die Erfindung bezieht sich auf einen Festwertspeicher mit Widcrctandskopplung zwischen sich kreuzenden Wort- und Leselei tungcn.

Festwertspeicher, die zur Einbringung einer Information eine Widcrstandskopplung zwischen Wortlcitungen und Lesclcitungen benutzen, sind an sich bekannt. Bei ihnen wird eine Information dadurch gespeichert, daß zwischen den Wort- und Leseleitungen ein Widerstand angebracht oder nicht angebracht wird (s. z.B. Steinbuch, Taschenbuch der Nachrichtenverarbeitung, 1967, S. 567). In Figo 1 ist ein solcher bekannter Festwertspeicher dargestellt. Die Wortleitungen sind rait VM - WM, die Leselcitungcn mit L1 - LN bezeichnet. Jede der Wortleitungcn W1 VM ist über einen Wider stand R an ein festes Potential gelegt« Jede der Leseleitungen L1 - LN ist durch einen Ausgangswidcrstand RL abgeschlossen. Über diesen Widerstand RL wirrt die Lesespannung abgenommen und einer Auswerteschaltung zugeführt. Die Einbringung einer Information erfolgt dadurch, daß zwischen die Wort- und die Leseleitungen ein Koppclwidcrstand RK eingefügt wird oder nicht eingefügt wird. Wenn also eine Information der einen Art, Z₅B. eine logische "t" gespeichert werden soll, dann wird eine Wortleitung über einen Widerstand RK mit einer Leseleitung verbunden. Soll eine Information der anderen Art, also z.B, oine logische "0" gespeichert werden, dann v/erden an der entsprechenden Krcuzungsstelle die Wortleitungen und die Loreleitungen nicht über einen Koppelwiderstand RK miteinander verbunden. Die Zuordnung zwischen Informationsart und

PA 9/415/613 Il/Hoi

009842/U42

Einfügung eines Koppelwiderstandes RK kann auch umgekehrt erfolgen. Soll ein Informationswort ausgelesen werden, dann v/ird die entsprechende Wortleitung an eine Spannungsquelle US gelegt (in Fig. 1: Wortleitung V/1). Es fließt dann ein Strom IS durch diese Wortleitung und überall dort, wo ein Koppelwiderstand RK zu einer Lesolcitung führt_}zweigt ein Teil dieses Stromes IS auf die entsprechenden leseloitungenab» Dieser Strom in den Leseleitungen fließt z.T. über die Abschlußwiderstände RL und erzeugt dort Spannungen, die als Lcsospannungen ausgewertet werden Besteht bei der Speicheiimg einer logischen "1" eine WiderStandskopplung, bei der Speicherung einer logischen "0" keine Widerstandskopplung zYJischen den Wort- und Leseleitungen, dann entsteht über dem Widerstand RL beim Auslesen einer logischen "1" eine große Spannung, beim Auslesen einer logischen "0" eine kleine Spannungο Beide Lesesignale sind unipolar» Beim Lesen einer logischen "0" fliessen nämlich Störströme über den Widerstand RL, die über andere Leseleitungen, über nicht angesteuerte Wortloitungen und über Koppelv/iderstände RK zu der betrachteten Leseleitung gelangen» Der Abstand ζγ/ischen 1-Si-' gnal und O-Signal (Störabstand) hängt also sehr stark von der Inforrnationsverteilung der Spe'icherrnatrix ab. Unter ungünstigsten Verhältnissen kann der Störabstand so klein werden, daß eine Auswertung der Lesesignale nicht mehr möglich ist. Dies ist ein großer Nachteil des bekannten Festwertspeichers» Weitere Nachteile sind₅ daß der aufgenommene Ansteuerstrom IS von dor Informationsverteilung abhängt und Streukapasitäten zusätzlich den Störabstand der Lesesignale verringern und die Zugriffzeit verzögern.

Die Aufgabe der Erfindung besteht deshalb darin, einen Festwertspeicher mit Widerstandskopplung su schaffen, bei dem der Störabstand größer ist als bei dem bekannten Festwertspeicher. Diese Aufgabe v/ird dadurch gelöst, daß jede der Lessleitungen aus einen Leitungspaar besteht und daß zur Speicherung einer Information der einen Art eine Widerstandskopplung zwischen "■".■

PA 5/415/613 _ 3 -

009842/1442

I 3 1 ? 9 6

einer V/ortleitung und der ernten Leitung den Loitungsparires und zur Speicherung einer Information der anderen Art eine l/iderstandskopplung zwischen einer Wortlcitung und der zweiten Leitung des Lcitungspanres vorgesehen ißt

Die Leitungspaare können auf die beiden Eingänge einen differenzbildenden Elementes geführt werden. Auf diene V/eise können die durch die Streukapazitäten erzeugten Störungen weitgehend eliminiert werden.

Der erfindungsgemüße Festwertspeicher v/ird anhand der Figuren weiter erläutert. Es zeigen:

Fig. 2 einen erfindungsgemäßen Festwertspeicher, Fig, 3 den konstruktiven Aufbau eines solchen Festwertspeichers.

In Fig. 2 sind die V/ortleitungen wiederum mit V/1 - V/M, die Leseleitungen rait L1 - LN bezeichnet. Die Worileitungcn sind über Widerstünde R mit einem festen Potential verbunden Am anderen Ende v/erden sie angesteuert. Jede Leseioitung besteht aus einem Leitungspnar, z.B. L1 aus L11 und L,?1, L2 aus L12 und L22, LN aus L1N und L?M. Jede Leitung der; Leitungspaares ist durch einen Abrchluß\/iderslar.d IiL abgeschlossen« An diesen Widerständen HL wird \;iederur:i die Lesespannung abgenommen:

Die Einspeicherung einer Inforr.aticn der einen Art, z.B. einer logischen "1", erfolgt dadurch, Jaß ein Koppelwiderst-ind RK zwischen eine Viortlcitung und die erste Leitung den Lc-itungspaares eingefügt \;ird, z.B. zwischen W1 und L11 Die Einspeicherung einer Information der anderen Art, z.B einer logischen "0", geschieht dadurch, dai3 eir. Koppelvidc-rstar.d RK zwischen eine Viortlcitung und die zweite Leitung des Leitungspaares eingefügt wird, z.B. zwischen V/2 und L21 Die Zuordnung zwischen der Inforrnticrpart und der Widerstandskcpplung zwischen de:: '.'or-. -iu I:ii.i j:r_ci Ic α Lcitungspaarcc lca:;n auch u::gc-PA 9/415/613 _&

009842/UÄ2

kehrt sein.

Zum Auslesen des Festwertspeichers v/ird eine Ansteuerspannung US an die ausgewählte Wortleitung gelegt (in Fig. 2: die Wortleitung W1). Es fließt dann der Ansteucrstrom IS, der sich über die Koppelwiderstündc RK auf die einzelnen Leitungen des Leitungspaares, mit denen eine Widerstandskopplung "besteht, aufteilt. Ist z.B. eine logische "1" an einer Kreuzungsstclle zwischen Wort- und Lesolcitungen eingespeichert, dann fließt ein Teil dieses Stromes zu der ersten Leitung des Leitungspaares, z.B. zu L11 in Tig. 2. Ist eine logische "0" eingespeichert, dann fließt ein Teil des Annteuerstromes IS su der zweiten Leitung des Leitungspaares, z.B. zu L22 in Fig.. 2, An den Abrchlußwiderstanden RL entsteht dann die Lesespannung, die der Ausv/erteschaltung zugeführt wird. Da die Lesespannungen des Leitungspaares, z.B. L11, L21 den Eingingen eines differenzbildenden Elementes, z.B. eines DifferenEverotärkers zugeführt v/erden, wird immer die rifferena der beiden Lesespannungen des Leitungspaares rcbildet-. V/ird eine "1". gelesen, dann ist diese Differenz positiv, wird eine "0" gelesen, dann ist diese Differenz negativ. Am Ausgang der differenzbildenden Elemente entstehen also bipolare Lesesignale für die ¹¹1" und die "0",

2or Störabstand zwischen O-Signal und 1-Signal ist bei den erfindungsgemäßen Festwertspeicher gegenüber dem bekannten Festwertspeicher etwa um den Faktor 2 größer.. !Dabei ist vorausgesetzt, daß die Speichermatrizen gleich groß sind ο Die Werte der Lesespannungen und der Differenzen dieser Spannungen lassen sich bei vorgegebener Wortwahl H und Bitzahl H durch die Wahl der Betriebsspannung US und die Dir.enoionierung der Widerstände RK, RL, R variieren, Eer maximal aufgenommene Ansteuerstrom IS

PA 9/415/613 - 5 _

009842/1442

hängt la ei· vorgegebenem M und N ebenfalls von der Spannung US und den Widerständen RK, RL und R ab. Die InformationB-abhängigkeit des Ansteuerstromes IS ist jedoch bei dem erfindungsgemäßen Festwertspeicher vernachlässigbar klein.

Wie der erfindungsgemäße Festwertspeicher praktisch ausgebaut werden kann, ergibt sich aus Fig. 3. Auf einer nichtleitenden Grundplatte bilden die voneinander isolierten Wort- und Leseleitungen ein sich orthogonal kreuzendes Leiternetzwerk. An den Kreuzungsstellen ist zwischen den Leitungen des Leitungspaares L1N und L2IT und den Wortleitungen W ein Isolierflecken IF angebracht« In jeder durch Wort- und Leseleitungen begrenzten Fläche befindet sich ein Koppclwidcrstand RK. Bei einer zu speichernden logischen "1" werden die Wortleitungi-W und die Leitung LUT an den Koppelwiderstand RK angeschlossen (schwarze Pfeilspitzen), bei einer zu speichernden logischen "0" werden die Wortleitung W an die Leitung L2N an den Koppelwiderstand RK angeschlossen (unausgefüllte Pfeilspitzen). Die Herstellung eines solchen Festwertspeichers kann z.B. im Siebdruckverfahren oder im Atz- und Aufdampfverfahren erfolgen,. Im Siebdruckverfahren werden auf einen Isolator alle Koppelwiderstände RK aufgedruckt. Anschließend werden nacheinander die horizontalen Leiterbahnen, die Isolationsflecken IF für die Leiterbahnkreuzungen und die vertikalen Leiterbahnen gedruckt., Alle Leiterbahnen erhalten an den entsprechenden Stellen in Abhängigkeit von der Information Anschlußfahnen für die bereits vorhandenen Widerstände und verbinden damit Wort- und Leseleitungen in dem gewünschten Informationsmuster. Bei Ätz- und Aufdainpfverfahren werden auf den Isolator alle Koppclwiderstände aufgedampft, dann abgedeckt und anschließend die gesamte Fläche mit Kupfer beschichtete Aus dem Kupfer werden die horizontalen und vertikalen Leiterbahnen in Ätztechnik hergestellt. Alle Leitorbahnen werden informationsabhängig mit den vorhandenen Koppelwidcrständen verbunden.

2 Patentansprüche - 6 -

3 Figuren 009842/U42

Claims (2)

1, Festwertspeicher mit Widorstandskopplung zv/lschen sich kreuzenden lfort- und Leseleitungen, dadurch gekennzeichnet, daß jede der Leseleitungen (L1 LIl) aus einen Leitungspaar besteht und daß zur Speicherung einer Information der einen Art eine Widcrstandskopp lung zwischen einer Y/Ortleitung (U1 -· V/M) und der ersten Leitung dos Leitungspaares und zur Speicherung einer Information der anderen Art eine WiderstandslcoppJimg zv/ischen einer Wortleitung (V/1 - V/H) und Aev zv/eiten Leitung des Leitungspaares vorgesehen ist.

2. Festwertspeicher nach Anspruch 1, dadurch ge kennzeichnet, daß die einen Enden des Leitungs paares einem differenzbildenden Element zugeführt werden.

PA 9/415/613

009842/U42

Leerseite