DE1809687A1 - Verfahren zur Vermeidung bzw.Herabsetzung von speichereffektartigen parasitaeren Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehoerigen Transistoren - Google Patents

Verfahren zur Vermeidung bzw.Herabsetzung von speichereffektartigen parasitaeren Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehoerigen Transistoren

Info

Publication number
DE1809687A1
DE1809687A1 DE19681809687 DE1809687A DE1809687A1 DE 1809687 A1 DE1809687 A1 DE 1809687A1 DE 19681809687 DE19681809687 DE 19681809687 DE 1809687 A DE1809687 A DE 1809687A DE 1809687 A1 DE1809687 A1 DE 1809687A1
Authority
DE
Germany
Prior art keywords
zone
transistors
transistor
integrated circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681809687
Other languages
English (en)
Other versions
DE1809687C3 (de
DE1809687B2 (de
Inventor
Wei-Wha Woo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1809687A1 publication Critical patent/DE1809687A1/de
Publication of DE1809687B2 publication Critical patent/DE1809687B2/de
Application granted granted Critical
Publication of DE1809687C3 publication Critical patent/DE1809687C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821Combination of lateral and vertical transistors only

Description

  • Verfahren zur Vermeidung bzw. Herabsetzung von speichereffektartigen parasitären Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehörigen Transistoren Die vorliegende Erfindung betrifft ein Verfahren zur Vermeidung bzw. EIerabsetzung von speichereffektartigen parasitären Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehörigen Transistoren mit gemeinsamer Kollektorzone. Zur Realisierung von Standardschaltungen in integrierter Bauweise, mit welchen sich wahlweise verschiedene Anwendungsmöglichkeiten verwirklichen lassen sollen, beispielsweise für digitale logische Schaltungen, ist es üblich, die Zahl der Transistoren, an die ein Eingangssignal gelegt werden soll, so gross zu machen, wie es demjenigen Anwendungsfall entspricht, der die höchste Zahl der Eingänge benötigt. Ebeispielsweise besitzt eine logische Schaltung nach derr. Stromübernahmeprinzip je einen Transistor für jedes Eingangssignal. Je nach der gewünschten Art der Anwendung kann es crforderlich sein, allt Eingangstransistoren oder nur einen Teil hiervon in die Schaltung einzubeziehen. Im Extremfall wird nur ein Transistor ausgenutzt.
  • Die nicht benutzten Transistoren verbleiben dann elektrisch in Verbindung init den aktiven Komponenten da sie wegen der monolithischen Struktur mindestens eine gemeinsame Zone besitzen.
  • Nian stellte nun fest, daß in den Fällen, in denen ein oder mehrere Eingänge derartiger Schaltungen ohne Anschluss bleiben und daher ein elektrisch gleitendes Potential aufweisen, sich wesentlich schlechtere Sättigungscharakteristiken einstellen, als es der Fall ist, wenn ;ile Eingänge mit einem Signal beaufschlagt werden.
  • Wird der Transistor in Sättigung betrieben, so ist bekanntlich der Basis-Kollektor-Ubergang in Flußrichtung vorgespannt und der genannte Übergang injiziert Minoritätsladungsträger. Bevor nun ein derartiger Transistor in die Schaltstellung "AUS" gebracht wird, müssen diese Ladungsträger aus dem Transistor entfernt werden.
  • Da hierfür eine gewisse Zeit benötigt wird, ergibt sich eine geringere Arbeitsgeschwindigkeit, wenn mindestens ein Transistor im Sättigungsbereich betrieben wird. In einer integrierten Schaltung, bei der mindestens zwei Transistoren eine gemeinsame Kollektorzone besitzen, neigen die Ladungsträger, welche in die Kollektorzone eines aktiven, d. h. eines in Rahmen der Schalung ausgenutzten Transistors injiziert werden» dazu, in die Basiszone eines benachbarten Trarsistors einzutreten, sofern dieser nicht in die Schaltung einbezogen und dessen Basiszone ohne Anschluss geblieben ist. In einer integrierte Struktur besitzen unter der genannten Voraussetzung die Transistoren eine sehr viel schlechtere Sättigungscharakteristik. Dieser Effekt wird für de1l speziellen iii den Figuren 1 , 2 und 3 gezeigten Fall auch PNP-Effekt genannt, weil die P-leitende Basiszone des aktiven Transistors, die N-leitende gemeinsame Kollektorzone und die P-leitende Basiszone des in der Schaltung nicht ausgenützten Transistors zusammen die Arbeitsweise eines PNP-Transistors aufweisen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das geeignet ist, die Sättigungscharakteristik unbenutzter Transistoren inncrllnl, einer integrierten Schaltung zu verbessern.
  • Das die genannte Aufgabe lösende Verfahren zielt darauf ab, den die Sättigungs charakteristik verschlechternden Parasitäreffekt zu vermeiden oder wenigstens stark herabzusetzen und ist dadurch gekennzeichnet, daß zwischen beiden zu entkoppelnden Transistoren 13, 14 innerhalb der beiden Transistoren gemeinsamen Kollektorzone eine Trennzone mit einem der Kollektorzone entgegengesetzten Leitfähigkeitstyp eingebaut wird.
  • Im Rahmen einer weiteren Ausgestaltung der Erfindung wird die eingebaute Trennzone auf ein Potential gelegt, das geeignet ist, eine unerwünschte Kopplung der Transistoren bewirkenden Ladungsträger zu unterbinden.
  • Ausserdem hat es sich als vorteilhaft erwiesen, nicht nur im Zwischengebiet zwischen den zu entkoppelnden Transistoren sondern auch an anderen Stellen der gemeinsamen Kollektorzone Trennzonen vorzusehen.
  • Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im folgenden näher beschrieben. Es zeigen Fig. 1 ein Schaltbild zur Erläuterung einer integrierten Struktur nach der vorliegenden Erfindung; Fig. 2 eine Draufsicht auf die integrierte Realisierung der schematischen Schaltung nach Fig. 1; Fig. 3 eine Schnittzeichnung der integrierten Schaltungsrealisierung des in Fig. 1 gezeigten schematischen Schaltbildes; Fig. 4 eine etwas modifizierte Anordnung der Trennzonen nach der Lehre der vorliegenden Erfindung.
  • Im Schaltbild von Fig, 1 sind die NPN-Transistoren 12, 13 und 14 in konventioneller Weise in Verbindung mit den Widerständen 17 und 22 dargestellt, wobei sich eine für logische Schaltzwecke gebräeuchliche nach dem Stromübernahmeprinzip arbeitende Digitalschaltung ergibt.
  • Der PNP-Transistor 23 gehört dahingegen der logischen Schaltung nicht an, er versinnbildlicht schematisch einen der integrierten Schaltungsstruktur eigene parasitären Effekt auf den später noch zurückgekommen wird. Die Emitterzonen der Transistoren sind über die Leitung 24 mit dem gemeinsamen Emitterwiderstand 17 verbunden, so daß diese Emitter auf gleicher Spannung liegen. Widerstand 17 und die Spannungsquelle bilden eine Stromquelle, deren Strom auf die Transistoren 12, 13 und 14 aufgeteilt wird, wobei die quantitative Stromaufteilung von dem jeweiligen Potential abhängt, welches an der Basiselektrode eines jeglichen Transistors anliegt. Ein Widerstand 18 liegt zwischen der Basis des Transistors 12 und einem geerdeten Bezugspotential. Die leitenden Verbindungen 25 und 26 verbinden über die Widerstände 19 und 20 die Basiszonen der Transistoren 13 und 14 mit den Eingangsklemmen 27 und 28. Die Kollektorklemmen der Transistoren 13 und 14 sind durch eine Leitung 30 miteinander verbunan dem positiven Potential V an. den und liegen über dem Widerstand 21. Bei einer Inbetriebnahme wird eine Spannung, welche logische Signale in binärer Weise repräsentiert an die Eingangsklemmen 27 gelegt, während die Eingangsklemme 28 ohne Verbindung gelassen wird, wobei an dieser Stelle sich ein gleitencies Potential einstellen wird. Wie bekannt, wird eine genügend positive Spannung an der Eingangsklemme 27 den Transistor 13 in den leitenden Zustand versetzen, während der Transistor 12 ein hierzu inverses Signal hervorbringt, wobei am Ausgang der Schaltung ein niedriges Spannungsniveau erscheint. Ist die Spannung an der Eingangsklemme 27 genügend negativ im Vergleich zum Bezugspotential, so wird der Transistor 13 gesperrt und der Transistor 12 in Durchlass geschaltet, In diesem Zustand liefert die Schaltung ein inverses Ausgangssignal, welches in diesem Fall ein hohes Spannungsniveau aufweist.
  • Die Fig. 2 und 3 zeigen eine Realisierung des Schaltschemas von Fig. 1, als integrierte Schaltung. Ein Teil der Schaltkomponenten sind auch hier in der gleichen schematischen Form gezeigt, wie dies in Fig. 1 der Fall ist. Die Auslegung als integrierte Schaltung umschliesst das Substrat, das aus P-leitendem Silicium 35 besteht und welches als am meisten ausdehnender Bereich Zonen der anderen Komponenten in sich aufnimmt, was in der Fig. 2 gezeigt ist. Die beiden Transistoren 13 und 14 in Fig. 2 und 3 sind von den anderen Komponenten der integrierten Schaltung in bekannter Weise durch ein isolierendes Gebiet 36 getrennt, welches aus P+-leitendem Material besteht und welches mit einem Potential -V verbunden ist. Ein Teil des N -leitenden Materials 37 ist so angebracht, daß es einen Subkollektor bildet. Ein Gebiet aus N-leitendem Material 39 bildet die gemeinsame Kollektorzone für die beiden Transistoren. P-leitende Gebiete 41, 42 und eine N + -leitende Zone 43 und 44 bilden Basis und Emitterzonen der Transistoren. Wie aus Fig. 2 weiter hervorgeht, sind leitende Streifen 24, 25, 26 und 30 auf das Ilalbleiterplättchen zum Zwecke der Kontaktierung der Transistorelektroden aufgebracht.
  • In Fig. 2 sind die konzentrisch angeordneten Rechtecke, die im Uereich der streifenförmigen Zuleitungen liegen, in bekannter Weise durch Kompression erstellte Bereiche, welche bestimmtc Zonen der integrierten Sclialtungsanordnung kontaktieren. Nach der Lehre der Erfindung ist eine Zone 45 aus P-leitendem Material zwischen der Basiszone der beiden Transistoren 43 und 44 angebracht, welche mittels einer elektrischen Zuleitung auf einem Potential -V gehalten werden kann.
  • Vorzugsweise wird diese elektrische Verbindung entsprechend der Fig. 2 dadurch realisiert, daß dem Gebiet 45 eine Gestalt gegeben wird, die sich in das isolierende Gebiet 36 erstreckt, das seinerseits mit dem Potential -V leitend verbunden ist. Zum besseren Verständnis der Wirkungsweise dieser P-leitenden Trennzone, die auf eine Verbesserung der Arbeitsweise der Schaltung abzielt, sei zunächst etwas detaillierter das Problem der Ladungsspeicherung erörtert. In dem beschrieben Bespiel ist die Eingangsklemme des Transistors 14 ohne äusseren Anschluss und besitzt daher ein gleitendes Potential, während der Transistor 13 Eingangssignale über die Klemme 27 empfängt. Wird (hs Potential der Basis 41 des Transistors 13 positiver gemacht als dies für das Potential des Kollektors 39 der Fall ist, so werden Defektelektronen von der Basiszone 41 in die Kollektorzone 39 injiziert. In der integrierten Realisierung der Schaltung, in welcher zunächst keine zwischengeschaltete Zone 45 angenommen sei, werden diese Defektelektronen somit zur Basis zone 42 des Transistors 14 gelangen. Wird der Transistor 13 auf Durchgang geschaltet, so neigen die gespeicherten Defektelektronen dazu, den Transistor im leitenden Zustand zu halten, und hierdurch wird die Sättigungscharakteristik der Vorrichtung verschlechtert.
  • Der Transistor 23 in Fig. 1 dient dazu, diesen parasitären Effekt zu erläutern. Die Emitterzone dieses Transistors repräsentiert die P-leitende Basiszone 41 des Transistors 13. Die Basiszone entspricht der gemeinsamen Kollektorzone 39 und die Kollektorzone entspricht der Basiszone 42 des Transistors 14. Ist der Transistor 14 in Sättigung, so ist der Basis-Emitterübergang des Transistors 23 in Durchlassrichtung vorgespannt und der Transistor ist leitend. Wie aus dem sozusagen als Ersatzbild eingezeichneten Transistor 23 ersichtlich ist, neigt die integrierte Schaltanordnung ohne eingebaute Trennzone 45 dazu, eine hohe Zahl von Ladungsträgern zur Basiszone 42 des Transistors 14 gelangen zu lassen. In den in den Fig. 2 und 3 gezeigten Vorrichtungen diffundieren Defektelektronen nach Injektion aus der P-Zone 41 in die Kollektorzone 39 über den in Durchlassrichtung vorgespannten uebergang zwischen den Zonen 39 und 45.
  • Die Trennzone 45 und die Isolierzone 36 stellen eine relativ widerstandsarme Ableitung zum Potential -V dar. Infolgedessen werden die den parasitären Effekt verursachenden Ladungsträger aufgrund der entsprechend der Fig. 2 und 3 angeordneten Trennzone 45 weitgehend aus der integrierten Schaltungsstruktur entfernt. Diese Arbeitsweise kann auch beschrieben werden, indem man die Änderungen zugrunde legt, denen der sozusagen als Ersatzbild eingezeichnete Transistor 23 der Fig. 1 infolge der Einfügung der Trennzone 45 erlitten hat. Die P-leitende Trennzone 45 kann nunmehr als Kollektorzone dieses Ers atzbildtransistors aufgefasst werden, welche leitend verbunden ist mit dem Punkt -V und nicht wie früher mit der Basis -zone des Transistors 14. So werden infolge der abgeänderten Gesamtstruktur die Defektelektronen von dieser Kollektorzone von dem Transistor 14 ferngehalten.
  • Wegen der Symmetrie der vorstehend besprochenen Halbleiterstruktur lassen sich natürlich bei der Betrachtung der Wirkungsweise die Rollen der Transistoren 13 und 14 vertauschen. Wie aus der Fig. 4 hervorgeht, die ein weiteres, etwas abgeändertes Ausführungsbeispiel darstellt, ist die eingebaute P-leitende Trennzone 45 zwischen beiden zu entkoppelnden aktiven Komponenten wie in Fig. 2 angeordnet, darüber hinaus liegen weitere ähnliche Trennzonen zwischen den zu entkoppelnden Komponenten und der Isolierzone 36. Die Trennzonen 45 werden so schmal wie möglich ausgeführt.

Claims (4)

  1. PAT ENTANSPRÜC 11E Verfahren zur Vermeidung bzw. herabsetzung von speichereffektartigen parasitären Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehörigen Transistoren, dadurch gekennzeichnet, daß zwischen beiden zu entkoppelnden Transistoren 13, 14 innerhalb der beiden Transistoren gemeinsamen Kollektorzone (39) eine Trennzone (45) mit einem der Kollektorzone (39) entgegengesetzten Leitfähigkeitstyp eingebaut wird.
  2. 2, Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß die zwischen den zu entkoppelnden Transistoren (13, 14) anzuordnende Trennzone (45) zur Entfernung der den parasitä ren Effekt verursachenden Ladungsträger auf einem definierten Potential gehalten wird.
  3. 3. Verfahren nach den Patentansprüchen 1 und 2, dadurch gekennzeichnet, daß die Trennzone (45) auf dem Potential der Isolierzone (36) gehalten wird.
  4. 4. Verfahren nach den Patentansprüchen 1 bis 3, dadurch gekennzeichnet, daß ausser der zwischen den zu aufkoppelnden Transistoren (13, 14) liegenden Trennzone (45) zwei weitere gleichartige Trennzonen (55) und (65) zwischen je einem der zu entkoppelnden Zonen und der Isolierzone (36) vorgesehen ist.
DE19681809687 1967-12-18 1968-11-19 Anordnung zur Vermeidung bzw. Herabsetzung von speichereffektartigen, parasitären Effekten zwischen einer integrierten Schaltung zugehörigen Transistoren Expired DE1809687C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69153567A 1967-12-18 1967-12-18
US69153567 1967-12-18

Publications (3)

Publication Number Publication Date
DE1809687A1 true DE1809687A1 (de) 1970-02-26
DE1809687B2 DE1809687B2 (de) 1971-09-30
DE1809687C3 DE1809687C3 (de) 1977-05-05

Family

ID=

Also Published As

Publication number Publication date
DE1809687B2 (de) 1971-09-30
GB1173880A (en) 1969-12-10
FR1594824A (de) 1970-06-08

Similar Documents

Publication Publication Date Title
DE2266040C2 (de)
DE2858190C2 (de)
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE2514466A1 (de) Integrierte halbleiteranordnung
DE2734539A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE2730373C2 (de)
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2913536A1 (de) Halbleiteranordnung
DE2149039C2 (de) Halbleiterbauelement
DE2804500A1 (de) Halbleitervorrichtung
DE1937853C3 (de) Integrierte Schaltung
DE2426447A1 (de) Komplementaere transistorschaltung zur durchfuehrung boole'scher verknuepfungen
DE1809687A1 (de) Verfahren zur Vermeidung bzw.Herabsetzung von speichereffektartigen parasitaeren Effekten zwischen mindestens zwei der gleichen integrierten Schaltung zugehoerigen Transistoren
DE1809687C3 (de) Anordnung zur Vermeidung bzw. Herabsetzung von speichereffektartigen, parasitären Effekten zwischen einer integrierten Schaltung zugehörigen Transistoren
DE2530288C3 (de) Inverter in integrierter Injektionslogik
DE2004090C3 (de) Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor
DE2101279A1 (de) Integrierter, lateraler Transistor
DE2430416C3 (de) Integrierte Koppelpunktschaltung
DE1464971A1 (de) Halbleiterschalter
DE2447867A1 (de) Halbleiteranordnung
DE2914767C2 (de) Halbleiter-Schalteinrichtung
DE1060498B (de) Transistor mit teilweise fallender Charakteristik zum Schalten mit kurzen Sprungzeiten
DE1288200B (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee