DE1774895A1 - Einrichtung zur Speicheradressierung mit mehreren Adressenerzeugungs-Wegen und -Quellen - Google Patents

Einrichtung zur Speicheradressierung mit mehreren Adressenerzeugungs-Wegen und -Quellen

Info

Publication number
DE1774895A1
DE1774895A1 DE19681774895 DE1774895A DE1774895A1 DE 1774895 A1 DE1774895 A1 DE 1774895A1 DE 19681774895 DE19681774895 DE 19681774895 DE 1774895 A DE1774895 A DE 1774895A DE 1774895 A1 DE1774895 A1 DE 1774895A1
Authority
DE
Germany
Prior art keywords
register
memory
circuit
signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681774895
Other languages
German (de)
English (en)
Inventor
Womack Karl Kay
Hanf William Porter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1774895A1 publication Critical patent/DE1774895A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE19681774895 1967-09-27 1968-09-27 Einrichtung zur Speicheradressierung mit mehreren Adressenerzeugungs-Wegen und -Quellen Pending DE1774895A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67091767A 1967-09-27 1967-09-27

Publications (1)

Publication Number Publication Date
DE1774895A1 true DE1774895A1 (de) 1972-01-05

Family

ID=24692417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681774895 Pending DE1774895A1 (de) 1967-09-27 1968-09-27 Einrichtung zur Speicheradressierung mit mehreren Adressenerzeugungs-Wegen und -Quellen

Country Status (3)

Country Link
DE (1) DE1774895A1 (enExample)
FR (1) FR1580604A (enExample)
GB (1) GB1234431A (enExample)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119745A (en) * 1979-03-07 1980-09-13 Hitachi Ltd Information processing unit

Also Published As

Publication number Publication date
FR1580604A (enExample) 1969-09-05
GB1234431A (enExample) 1971-06-03

Similar Documents

Publication Publication Date Title
DE2716369C2 (enExample)
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE2547488C2 (de) Mikroprogrammierte Datenverarbeitungsanlage
DE2540975A1 (de) Multi-mikro-prozessor-einheit
EP0010185B1 (de) Virtuell-Adressiervorrichtung für einen Computer
DE1549523B2 (de) Datenverarbeitungsanlage
DE2717658A1 (de) Anordnung zur ansteuerung eines mikroprogrammspeichers
DE2926322C2 (de) Speicher-Subsystem
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE2640357C2 (de) Wortgruppenprioritätsanordnung
DE2718551A1 (de) Adressenumsetzvorrichtung in einer datenverarbeitungsvorrichtung
DE2744359C2 (enExample)
DE3685844T2 (de) Elektronische schaltung zur verbindung eines prozessors mit einem leistungsfaehigen speicher.
DE68925376T2 (de) In Direktabbildung und in Bankabbildung wirksamer Informationsprozessor und Verfahren zum Schalten der Abbildungsschemas
DE69229424T2 (de) Adressengeneration in einer Datenverarbeitungseinheit
CH495584A (de) Datenverarbeitungsanlage
CH632349A5 (de) Einrichtung zur mikrobefehlssteuerung.
DE2556357A1 (de) Adressiereinrichtung
DE1774895A1 (de) Einrichtung zur Speicheradressierung mit mehreren Adressenerzeugungs-Wegen und -Quellen
DE1774845A1 (de) Einrichtung zur Adressenpruefung und -modifizierung in einem Datenverarbeitungssystem mit dynamischer Adressenverschiebung
DE2217565A1 (de) Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet
DE1549422B2 (de) Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE10107102B4 (de) Verfahren und Anordnung zur Instruktionswortgenerierung bei der Ansteuerung von Funktionseinheiten in einem Prozessor
DE1774896B1 (de) Datenverarbeitungsanlage mit einem rechenwerk, einem hauptspeicher und einem aktivspeicher
DE1774864B1 (de) Mikroprogrammierte datenverarbeitungsanlage mit einem hauptspeicher und einem schnellspeicher