DE1766392A1 - Mikroelektronische Vorrichtung - Google Patents

Mikroelektronische Vorrichtung

Info

Publication number
DE1766392A1
DE1766392A1 DE19681766392 DE1766392A DE1766392A1 DE 1766392 A1 DE1766392 A1 DE 1766392A1 DE 19681766392 DE19681766392 DE 19681766392 DE 1766392 A DE1766392 A DE 1766392A DE 1766392 A1 DE1766392 A1 DE 1766392A1
Authority
DE
Germany
Prior art keywords
units
microelectronic
block
mold
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681766392
Other languages
English (en)
Inventor
Hinchey John Francis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Singer Co
Original Assignee
Singer Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Singer Co filed Critical Singer Co
Publication of DE1766392A1 publication Critical patent/DE1766392A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

PATENTANWXLTE
DR. E. WIEGAND DIPL-ING. W. NIEMANN 1766392
DR. M. KOHLER DIPL-ING. C. GERNHARDT
MDNCHEN HAMBURG
TELEFON, 395314 2000 HAMBURG 50, lO. Mal 1968
TELEGRAMME: KARPATENT KDNIGSTRASSE 28
W. 2J186/68 12/Ma
Friden Inc.,
San Leandro, Kalifornien (V.St.A.) |
Mikroelektronische Vorrichtung.
Die Erfindung bezieht sich auf Mikroelektronik und auf Vorrichtungen, die aus Aufbauten von mikroelektronischen Einheiten bestehen, beispielsweise sogenannte "Chips" oder "Lamellen", die integrierte Stromkreise tragen.
Eine mikroelektronische Einheit kann ein kleiner Gegenstand sein, der 1. eine Komponente, beispielsweise einen Transistor oder eine Diode, 2. einen Stromkreis, beispielsweise einen Verstärker, ein Flip-Flop oder ein Tor, oder 3. eine Mehrzahl solcher Komponenten oder Stromkreise darstellt. Solche Einheiten werden entweder an Halbleiterbasen oder Isolierbasen durch gesteuerte Zugabe und Wegnahme von Materialien gebildet, beispielsweise durch bekannte
100830/0649
Diffusions-, Epitaxial-, Metalloxydsilizium- und Dünnfilmtechniken.
Es ist bekannt, viele solcher mikroelektronischer Einheiten gleichzeitig an einem Plättchen, beispielsweise mit einem Durchmesser von etwa 2,54 cm (1 Zoll) zu bilden und dann das Plättchen in etwa loo Chips oder Lamellen zu schneiden, deren jede dann eine Einheit darstellt.
Es ist vorgeschlagen worden, alle Komponenten oder Elemente, die für eine Anlage von Stromkreisen oder Schaltungen beispielsweise für einen Computerspeicher erforderlich sind, an einem einzigen Plättchen zu bilden und dann solche Elemente mit dünnen Metallfolien oder Drahtverbindern miteinander zu verbinden. Jedoch sind typisch 6o % der so an einem Plättchen erzeugten Elemente unbrauchbar. Es ist somit weiter vorgeschlagen worden, daß das Plättchen mit überflüssigen oder überschüssigen Elementen gestaltet wird, und daß die guten Elemente, wenn von ihnen von jeder erforderlichen Art genug vorhanden sind, für die Anlage miteinander verbunden werden. Jedoch erfordert eine solche Arbeitsweise, daß das Verbindungsmuster nach der Bestimmung der guten Elemente festgelegt wird und allgemein ist einebesondere Gestaltung für jede Plättchen erforderlich. Demgemäß ist weiter vorgeschlagen worden, eine solche Gestaltung durch einen Rechner bilden zu lassen. Jedoch sind selbst dann besondere Maskierungen zur Herstellung jedes Plattchens zum Verbinden der Elemente mittels dünner Folien, erforderlich. Alter-
109830/0649
nativ ist vorgeschlagen worden, daß die Verbindungen durch Anordnung von Hand und Binden einzelner Drähte hergestellt werden.
Es ist vorgeschlagen worden, daß der Würfel oder die Lamellen von dem Plättchen geschnitten werden und daß diejenigen, die brauchbare Elemente darstellen, an einem geeigneten Träger befestigt werden, beispielsweise durch Verkleben mit einer Keramikplatte, und daß die getrennten Elemente mit Drähtenmit- I einander verbunden werden. Jedoch sind solche Drahtvelbindungen teurer und weniger zuverlässig als die Folientechniken.
Gemäß der Erfindung werden die oben genannten Nachteile bekannter Ausführungen dadurch überwunden, daß eine einheitliche mikroelektronische Vorrichtung in Form eines Blockes aus einem gegossenen Einkapselungsmaterial beispielsweise einem Epoxyd oder einem keramischenMaterial geschaffen ist, In dem Block sind eine Mehrzahl mikroelektronischer Einheiten eingebettet, deren jede Verbindungsleiter an einer ihrer Flächen hat. Die mikroelektronischen Einheiten sind in dem Gußblock so eingebettet, daß die die Leiter aufweisenden Flächen mit einer Fläche des Blocks fluchtend liegen, so daß eine im wesentlichen glatte kontinuierliche Fläche geschaffen ist. Über der Fläche liegt ein Muster aus Leitern, welches die Stromkreisvabindungen zwischen den mikroelektronischen Einheiten schafft.
Gemäß einem anderen Merkmal der Erfindung kann die mikro-
109830/0649
elektronische Vorrichtung mit Metallverlängerungen versehen sein, die in dem Block aus Einkapselungsmaterial eingebettet sind und als verbesserte Wäreinsenken und/oder Anschlüsse für die Vorrichtung dienen.
Das Verfahren gemäß der Erfindung umfaßt das Anordnen der mikroelektronischen Einheiten in einer Form, wobei die die Verbindungsleiter enthaltenden Flächen der Einheiten an einer vorbestimmten Fläche der Form anliegen, wonach ein erhärtendes bzw. härtbares Umschließungsmaterial in die Form gegossen wird, um die Einheiten einzubetten. Nach Harfen des Umschiießungsmaterials wird wenigstens die den Verbindungsleitern zugewandte Fläche der Form abgenommen und ein Leitermuster für wahlweise Verbindung der verschiedenen Einheiten wird an der Oberfläche des Blocks gebildet.
Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise erläutert.
Fig. 1 und 2 sind orthographische Ansichten eines integrierten Stromkreiselementes bzw. einer mikroelektronischen Einheit.
Fig. 5 ist eine schaubildliche Ansicht einer eingekapselten mikroelektronischen Vorrichtung mit einer Mehrzahl von Einheiten wie Würfel oder Lamellen gemäß Fig.
Fig. 4 ist eineSchnittansicht nach Linie 4-4 der Fig. 2.
Fig. 5 1st eine in vergrößertem Maßstab gehaltene Einzelansicht der Fig. J.
109830/0649
Pig. 6 ist eine Seitenansicht eines Teiles einer Zusammenbaumaschine.
Fig. 7 ist eine in vergrößertem Maßstab und teilweise schematisch gehaltene Ansicht eines Teils der Maschine gemäß Pig. 6.
Fig. 8 ist eine schaubildliche Anicht einer durchsichtigen Formplatte gemäß der Erfindung.
Fig. 9 1st ein Teil der Ansicht, gesehen von der Bedienungs- ™ person duaSi das Mikroskop der Maschine, gemäß den Fig. 6 und 7 bei Ausführung der Erfindung an der Maschine.
Fig.Io ist eine der Fig. 8 ähnliche schaubildliche Ansieht
einer anderen Formplatte gemäß der Erfindung. Fig.11 ist eine schaubildliche weggeschnittene Ansicht
einer Form und von Einsetzen, die gemäß der Erfindung an der Maschine gemäß den Fig. 6 und 7 zusammengesetzt sind. (I Fig.12 ist eine Gußeinkapselung mit einem Formrahmen daran. Fig.15 ist eine in vergrößertem Maßstab gehaltene auseinandergezogene schematische schaubildliche Ansicht, um die Art und Weise darzustellen, auf welche Isolierschichten und Leitermuster an der Einkapselung gelegt werden.
In der Zeichnung sind manche Abmessungen übertrieben dargestellt und manche Stromkreiskonfigurationen sind zur Er-
109830/0649
leichterung der Beschreibung vereinfacht.
In den Fig. 1 und 2 ist in strlak vergrößertem Maßstab eine integrierte Stromkreislaraelle Io oder dgl. dargestellt, die eine mikroelektronische Einheit darstellt. Eine solche Lamelle bzw. ein solches Element Io hat typisch eine Fläche von annähernd o,645 cm (0,1 Quadratzoll) und eine Dicke von etwa, o,o254 cm (o,ol Zoll). Die Lamelle Io umfaßt ein Substrat 12 aus Halbleitermaterial, beispielsweise Silicium mit einer oder mehreren wirksamen Komponenten 14, beispielsweise Transistoren, Dioden und Widerstände, die in einer Fläche gebildet sind, und dünne Folienmetallverbindungen liegen über diesen Arbeitselementen, um sie miteinander und mit Metallverbindungsstellen 16 entlang einer oder mehrerer Kanten der Lamelle Io zu verbinden. Der elektrische Stromkreis an dieser Lamelle kann beispielsweise ein Flip-Flop :ein. Typisch werden hundert sole eher Mikrostromkreiseinheiten gleichzeitig an einem einzelnen Siliciumplättchen gebildet, die von einem Siliciumkristall geschnitten, angerissen and gebrochen wird, um die einzelnen Lamellen oder dgl. zu bilden. Die gebrochene Kante 18 der Lamelle Io folgt einer natürlichen Spaltebene des Kristalls, von welchem das Plättchen geschnitten wurde, wobei diese Ebene in einem Winkel von etwa 3° zu der Senkrechten zu der Lamelle Io liegt, wie es übertrieben dargestellt ist. Dieser Schnittwinkel für das Plättchen ist im Hinblick auf die das epitaxiale Niederschlagen oder Anlagern und Ätzen beeinflussenden erwünschten
109830/0649
Charakteristiken ausgewählt, welche er dem Plättchen erteilt.
Solche mikroelektronischen Einheiten können durch andere Verfahren in Siliciumsubstraten gebildet werden und sie können weiterhin an anderen Halbleitern wie Germanium, oder a n inerten Substraten wie keramischen Materialien und Glas durch verschiedene Verfahren gebildet werden, MikroelektronischeH Einheiten aller dieser Arten können eingekapselt bzw. umschlossen werden, um mikroelektronische Vorrichtungen durch die Ausführungen und Verfahren gemäß der Erfindung zu bilden.
Die Fig. 2 und 4 sind teilweise schematische Ansichten von Lamellen lo, die mikroelektronische Einheiten darstellen, die eingekapselt sind, um eine Mikrovorrichtung gemäß der Erfindung zu bilden Gemäß diesen Figuren sind mikroelektronische Einheiten ähnlich der Lamelle Io gemäß Fig. 1 darstellende Lamellen Io in einem keramischen Einkapselungsmaterial oder in einem aus einem Epoxyd bestehenden solchen Material abgestützt, das einen Block 2o darstellt. Zweckmäßig ist jede Lamelle Io λ an einen Metallstift 22 gebunden (Fig. 3, 4 und 5), der imife.ll eines Siliciumsubstrats vorzugsweise aus goldplattiertem Kovar besteht, einer Legierung aus Nickel und Eisen, deren Wäremausdehnungskoeffizient demjenigen von Silicium nahe liegt. Um die Lamelle Io an den Stift 22 zu binden, werden diese Teile in Berührung miteinander angeordnet und auf eine Temperatur oberhalb 45o° C erhitzt, wodurch eine eutektische Legierung aus Gold und Silicium gebildet wird, welche die gewünschte Bindung
109830/06A9
H66392
erzeugt. Da von den Stromkreisen einer einzelnen Lamelle lo, die eine Oberfläche von o,ol Quadratzoll oder weniger hat, erwartet werden kann, daß sie eine Leistung von 1 W aufzehren, ist es erwünscht, gute Wärmeleitfähigkeit zu haben, um die Wärme abzuführen. Der Stift 22 verteilt die Wärme auf den Block 2o und kann weiterhin in diöctem Eingriff mit einem äußeren Wärmeleiter oder einer Wärmesenke stehen. Er dient weiterhin als Handgriff für die Lamelle Io während des Zusammenbaus. Andere goldplattierte Kovar-stifte 24 sind in dem Aufbau vorzugsweise vorgesehen, um als Anschlüsse zu dienen und
so zweckmäßig erstreiken sie sich durch den Block 2o,Adaes sie als Haltestifte für den Eingriff mit Steckfassungen 2b gemäß Fig. 4 dienen können.
Die Flächen der Lamellen Io und der Anschlüsse 22 liegen zu der Fläche des Blocks 2o fluchtend bzw. liegen in der gleichen Ebene wie die Fläche des Blocks 2o, und Metallleiter 28 sind an die Fläche des Blocks 2o angelegt, um die Lamellen Io miteinander und mit den Anschlußstiften 24 zu verbinden. Die Verbindungen zu den Lamellen Io sind zu den Verbindungsstellen 16 gemäß Fig. 1 ausgeführt. Der Block 2o gemäß Fig. J
kann typisch eine Fläche von 6,45 cm ( 1 Quadratzoll) haben und die Leiter 28 können typisch eine Breite von o,oYü2 mm (o,ooj Zoll) mit Zwischenräumen zwischen benachbarten Leitern von etwa 0,0762 mm (0,003 Zoll) haben.
Der Aufbau gemäß den Fig. 4 und 3 ist wie folgt ausgeführt:
109830/0649
In Pig. 6 sind Teile einer Maschine zum Zusammensetzen eines mikroelektronischen Stromkreises dargestellt. Die Maschine umfaßt einen Arbeitsblock 3o, der als Wärmesäule bezeichnet wird urd auf einer ausgewählten Temperatur gehalten werden kann. Eine Glasplatte 32, wie sie in Fig. 8 dargestelltjist, ist über einem Spiegel Jl angeordnet, der auf dem oberen Ende der Säule jjo liegt. Die Platte 32 ist g
an ihrer oberen Fläche geätzt oder markiert, wie es in Fig. 8 beispielsweise dargestellt ist, um die Stellung 35 für einen Rahmen 3^·, der die Seitenwände einer Fonri (Fig. Io) zum Bilden des Blocks 2o bildet, Stellungen 25 für die Anschlußstifte 24 und Stellungen 17 für die rechteckigen Verbindungsstellen 16 der Lamellen lo, beispielsweise diejenigen von Fig. 1, anzuzeigen. Über der Platte 32 befindet sich ein Futter 36 zum Halten von. Lamellen Io und ein Betrachtungsmikroskop 38. Die Wärmesäule 30 und das Futter 36 sind Teile einer bekannten Maschine, die Steuerungen umfaßt, durch welche die ^ Bedienungsperson das Futter 36 bewegen und steuern kann, um Lamellen Io aufzunehmen und fallenzulassen, sie seitlich zu bewegen und sie in ihrer Stellung auf der Glasplatte 32 an-zuordnen.
Wie in Fig. 7 dargestellt, betrachtet die Bedienungsperson das Werkstück durch das Mikroskop 38 mittels Reflektionen von dem Spiegel 3I. Beim Betrachten durch das Mikroskop 38 hindurch
109830/0649
- Io -
kann die Bedienungsperson die Lamelle Io auf der Glasplatte 32 so anxdnen, daß die Eckenstellen 16 der Lamelle Io dir%t auf den entsprechenden geätzten oder markierten Punkten I7 auf der Glasplatte 32 der Form ruhen. Wenn die Lamelle Io in die richtige Stellung gebracht ist, sieht die Bedienungspereon nicht nur, daß die Eckenfcellen l6 durch die geätzten Punkte I7 verdeckt werden, wie es in Fig. 9 wiedergegeben ist, sondern sie wird weiterhin dadurch geführt, daß sie sieht, daß die anderen Verbindungsstellen 16 mit den geätzten Purtcten 17 der Glasplatte 32 ausgerichtet und im Abstand von ihnen angeordnet werden. Wenn somit die Lamelle Io in richtiger Stellung auf der Glasplatte 32 angeordnet ist, gibt die Bedienungsperson sie aus dem Futter 36 frei. Dieser Arbeitsvorgang des Anordnens einer Lamelle Io auf der Glasplatte 32 ist der gleich^ unabhängig davon, ob die Lamelle xo mit der Kovarwärmesenke und dem Handgriff 22 gemäß Fig. 5 versehen ist odermicht. Die Lamellen lo, die Anschlüsse 24 und der Seitenrahmen 34 der Forma werden alle auf diese gleiche Weise auf der Glasplatte 32 angeordnet.
Stattdessen kann eine Glasplatte 42 gemäß Fig. Io angerissen werden, um die Stellungen der Teile zu zeigen. Demgemäß markieren angerissene Linien 43 die Stellung für die Innenkante des Rahmens 34, und die kleinen Rechtecke 35, die durch die Schnittpunkte von Linienpaaren gebildet sind, umreißen die Stellungen für die Anschlüsse 24. Schnittlinien können ähn-
109830/0649
licherweise die Stellungen der Lamellen Io umreißen, jedoch markieren vorzugsweise die Schnittpunkte von Linien 47 die Mitten der Eckenverbindungsstellen Ib.
Um das zeitweilige Halten der Lamellen Io auf der Glasplatte 32 bzw. h2 zu sichern, und weiterhin ein Kriechen des Einkapselungsmaterials gemäß nachstehender Beschreibung zu verhindern, ist die obere Fläche der Glasplatte J52 bzw. 42 mit einem sehr dünnen Film oder einer sehr dünnen Folie oder Überzug aus einem Formtrennmaterial versehen, welches an den Lamellen Io anhaftet und zweitweilig deren Bewegung verhindert. Ein geeignetes Material ist ein Siliconmaterial in einem Lösungsmittel, welches als "Ram Mold Release 225" bezeichnet ist und durch "Ram Chemicals, Inc., Gardena, California" verkauft wird. Diese Lösung kann aufgebürstet oder aufgestrichen und in Luft bei Raumtempfeeratur zu einem festen, jedoch klebrigen durchsichtigen Film getrocknet werden. Die Teile haften, wenn sie bei Raumtemperatur auf diesen Film aufgesetzt werden, gut genug an ihm an, so daß der Aufbau gehandhabt werden kann. Ein Erhitzen oder Backen bei Io7° C (225° F) während Jo bis 6o Minuten haltet den Film und vergrößert die Festigkeit der Bindung. Ein Teil der so ausgeführten Form ist in der weggeschnittenen Ansicht der Fig. 11 wieder-gegeben. Stattdessen kann eine dünne Schicht aus Karnaubawachs auf die Glasplatte J2 bzw. 42 aufgebracht werden, und zwar von einer Heißlösung von IichloräthyIen. Wenn dieses Wachs verwendet wird,
109830/0649
wird die Wärmesäule 3° gemäß den Fig. 6 und 7 auf einer Temperatur von 5o° C gehalten, bei welcher Temperatur das Karnaubawachs flüssig und durchsichtig ist. Nach Anordnen der Teile in ihrer Stellung wird dar Aufbau mit einem sanften Strom von Sticksotff gekühlt, um das Wachs zu verfestigen> so daß die sic-h ergebende Form bequem gehandhabt werden kann.
Das Einkapselungsmaterial wird dann in die Form gegossen und es wird ihm ermöglicht, zu härten, wonach die Glasplatte 32 bzw. 42 entfernt wird. Wenn es gewünscht wird, wird das Einkapselungsmaterial, Keanik oder Epoxyd, weiter gehärtet und verfestigt, und zwar durch einen Backvorgang. Vorzugsweise wird der Rahmen 34 an dem Block 2o (Fig. 12) belassen, um die Handhabung zu erieichtern und am als Maß oder Bezug während der wieteren Behandlung und Verarbeitung zu dienen. Hierfür kann der Rahmen J5^ mit genau angeordneten Nuten oder Maßpunkten 4o versehen sein. Nach Reinigung der Oberfläche des Blocks 2o, beispielsweise mittels eines geeigneten Lösungsmittels zum Entfernen irgendwelcher Oberflächenverschmutzungen oder verbell. bender Teile der Formtrennschicht können die Stromkreisverbindungen gemäß Fig. 3 angelegt waden.
Das Material für den Bock 2o sollte starr und stabil sein und einen Wärmeausdehnungskctffizienten haben, der demjenigen des Materials der Lamellen Io naheliegt. Es sollte die Teile benetzen und leicht fließen können so daß es alle Teile der Form füllen kann und so Leerräume vermeidet, ohne
109830/0649
- 13 -
genügend Kraft gegen die Lamellen Io und die Anschlüsse auszuüben, um sie auf der Glasplatte 32 bzw. 42 zu bewegen. Insbesondere muß das Einkapselungsmaterial die Ecken füllen und die Kanten der Lamellen Io für eine gute Bindung benetzen, wie es bei 11 in Fig. 4 dargestellt ist; es soll jedoch nicht an der Formanhaften.
Das Einkapselungsmaterial sollte eine Gußfläche erzeugen, die im wesentlichen glatt und eben ist, um das Anlegen oderAnbringen dünner Leiter an der Fläche zu ermöglichen. Hierfür sollte es feinkörnig oder kornlos sein und in der Lage
zu sein, hinsichtlich der Vermeidung von Blasen gesteuertAwerden, und es sollte zwischen den Lamellen Io und der Glasplatte 32 bzw. 42, oder zwischen den Anschlüssen 24 und der Glasplatte nicht kriechen.
Das Befeuchten bzw. Benetaen wird durch eine hohe Oberflächenspannung des Einkapselungsmaterials erleichtert, jedoch könnte angenommen werden, daß große Oberflächenspannung die _ Probleme der Blasenbildung, des Kriechens und des Anhaftens an der Form verschärft. Jedotih werden diese letzteren Probleme durch andere Mittel überwunden. Der Überzug aus Formtrennmittel oder Karnaubawachs auf derGlasplatte 32 bzw. 42 hält die Lamellen Io und die Anschlüsse 24 an dieser Platte und trägt so dazu bei, das Kriechen des Einkapselungsmaterials zu verhindern, und dazu, den verfestigten Block 2o von der Glasplatte 32 bzw. 42 und von den For«rahmen 34 zu trennen. Sowohl bei keramischem
109830/0649
Material als auch bei Epoxydmaterial kann das Problem der Blasenbildung dadurch verringer-t werden, daß starke Mischvorgänge vermieden werden, die Luft in das Material einführen würden. Weiterhin können Blasen bei den keramischen Materialien verringert und beseitigt werden, indem sie in einer evakuierten Mischmühle zerkleinert werden, wie es bei der Herstellung von feinem Porzellan ausgeführt wird. Die Entfernung solcher Luftblasen kann weiterhin erleichtert werden durch Gießen des gemischten Materais in die Form unter Vakuum.
Für ein keramisches Einkapselungsmaterial hat sich das folgende Material als zufriedenstellend erwiesen: Ein Magnesiumkarbonatmafcerial, das unter dem Warenzeichen "Sauereisen Nr. 3o" von der Sauereisen Company, Pittsburgh, Pennsylvania, verkauft wird, und ein Siliciumdioxydmateriakl, das als "Eccoceram QC" bezeichnet und von der Firma Emmerson und Cumlng, Canton, Massachusetts, verkauft wird.
Unter den Epoxyden haben sich die nachstehenden als zufriedenstellend erwiesen: Ein Epoxydharz, das als "Microcast 2oo" bezeichnet wird und ein Epoxydharz mit Mineralfüller, das als "Microcast 2o3" bezeichnet wird, wobei beide von der Firma Electro-Science Laboratiories, Inc., Philadelphia, Pennsylvania, verkauft werden. Dirne Epoxyde erhärten bei Raumtemperatur. Die Glasplatte 32 und der Rahmen 34 können dann, jenachdem, wie es bevorzugt wird, entfernt werden oder nicht entfernt werden und der Block 2o kann während einer Stunde bei Io5° C gebacken werden,
109830/0649
um ihn zu härten. Stattdessen können Epoxydharze "Tra-Cast j51ol" oder "Tra-Cast 3I03" verwendet werden, die beide von der Firma Tra-Con Inc., Medford, Massachusetts, verkauft werdenj diese Materialien benötigen eine Zeit von mehreren Stunden bei 25° C zum Verfestigen und zwei bis vier Stunden bei 75° C zum Härten.
Die in Fig. 5 wiedergegebenen isolierten Leiter zum Verbinden der Lamellen Io in eine Vorrichtung, können als aufeinanderfolgende mit einem Muster versehene Schichten aus Isoliermaterial und leitendem Material aufgelegt werden, wie es in der auseinandergezogenen Ansicht der Fig. IjJ schematisch wiedergegeben ist. Demgaäß können die Schichten oder Lagen auf den Block 2o, wie beispielsweise in Fig. 3 dargestellt, durch die sogenannte Dünnfilmtechnik bzw. Dünnfolientechnik aufgelegt werden, bei welcher beispielsweise Isolierschichten aus Siliciumdioxyd und Leiter aus Aluminium beide durch Zerstäuben bzw. Aufstauben im Vakuum aufgebracht werden. Beide aufgestaubten Materialien sind durch bekannte Lichtwiferstandstechniken auf ausgewählte Bereiche begrenzt.
Beispielsweise zeigt Fig. 13 einen Teil des Einkapselungs-. blocks 2o und vier Lamellen lo, wobei einige Einzelheiten fortgelassen und einige Abmessungen zur Erleichterung der Erklärung übertrieben dargestellt sind. Beispielsweise kann e ine Isolierschicht 5o aus Siliciumdioxyd auf die gesamte Fläche aufgestaubt werden. Die erste Isolierschicht 50 überdeckt die freigelegten
109830/0649
Leiter der Lamellen Io und weiterhin irgendwelches freigelegtes Silicium, beispielsweise an der Kante als Ergebnis des Brechens der Lamelle Io aus dem Plättchen gemäß vorstehender Beschreibung.
Dann kann eine Lichtwiderstandsschicht aufgebracht werden und photographisch entwickelt werden, um die Bereiche über den Verbindungsstellen 16 freiliegend zu lassen. Dann kann mittels eines Ätzmittels das Siliciumdioxyd aus solchen Bereichen entfernt werden, um Öffnungen 52 über den Verbindungsstellen 16 zu belassen. Dann kann die Lichttiriderstandsschicht entfernt werden und eine Aluminiumschicht kann auf die gesamte Flächfee gestaubt und in ähnlicher Weise mit einem gemusterten Überzug aus Lichtwiderstandsmaterial überzogen und geätzt werden, um einige der StromkreisMter zu belassen, beispielsweise die Leiter 5J5* 5^ und 55· Eine zweite Isolierschicht 56 aus Siliciumdioxyd und eine zweite Aluminiumschicht für Stromkreisleiter und 59 können in ähnlicher Weise aufgebracht werden, um Überkreuzungen zu schaffen. Demgemäß überkreuzt der Leiter 58 einen der Leiter 55* um die beiden Leiter 5^ über Löcher 62 in der' Isolierschicht 56 zu verbinden, und der Leiter 59 überkreuzt in ähnlicher Weise einen der Leiter ^k, um die beiden Leiter 55 über Löcher 63 zu verbinden.
Stattdessen kann das Leitermuster auf den Block 2o gemäß Fig. 15 durch die sogenannte Dickfilmtechnologie aufgebracht werden, bei welcher beispielsweise Isolierflächen oder Isolier-
1 09830/06A9
bereiche aus Glas und leitende Muster aus Cermets (Gemische aus keramischen Materialien und Metallen) ähnlich wie eine Farbe oder eine Tinte über Siebschablonen aufgebracht und durch Brennen fixiert werden. Diese Materialien sollen vorzugsweise thixotropisch sein, d.h. leicht fließen, während sie verarbeitet werden, und danach schnell gelieren. Bei Dickfilmverfahren kann, weil sie dickere Materialschichten aufbringen, etwas größere Ungleichmäßigkeit oder Unebenheit der Oberfläche als bei den Dünnfilmtechniken zugelassen werden.
Aufeinanderfolgende leitende Schichten aus Metall und Isolierschichten aus Siliciumdioxyd können auf die Epoxydblöcke durch die gleichen Dünnfilmtechniken aufgebracht werden. Stattdessen können Schichten auf die Epoxydüöcke durch Dickfilmtechniken unter Verwendung von isolierenden und leitenden Epoxydtinten oder Epoxydfarben aufgebracht werden.
109830/0649

Claims (1)

  1. Patentansprüche
    1. MikroelektronisdB Vorrichtung, dadurch gekennzeichnet, daß eine Mehrzahl von mikroelektronischen Einheiten (lo) vorgesehen ist, deren jede Verbindungsielter (22) auf einer ihrer Flächen aufweist, die fluchtend in einem Block (2o) aus gegossenem Einkapselungsmaterial eingebettet sind, die Flächen der Einheiten freigelegt sind und eine glatte kontinuierliche Oberfläche mit der Oberfläche des Blocks bilden und eine gemusterte Leiterschicht ( z.b. 28)über der Fläche angeordnet ist, um StromkreisVerbindungen zwischen den mirfcoelektronischen Einheiten zu schaffen.
    2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Isoliermaterialschicht (5o) zwischen der genannten Oberfläche und der Leiterschicht (28 bzw. 53* 5^, 55) angeordnet 1st, und die Leiter mit den mikroelektronischen Einheiten (lo) über wahlweise angeordnete Öffnungen (52) in der Isoliermaterialschicht verbunden sind.
    3. Vorrichtung nach Anspruch 1 oder 2, dadurch tekennzelehnet, daß eine über der Leiterschicht (53, 54, 55) liegende Isoliermaterialschicht (56) vorgesehen ist, an deren freigelegter Fläche eine zweite gemusterte Lederschicht (58, 59) gebildet ist, um weitere Verbindungen zwischen den mikroelektronischen Einheiten (lo) zu schaffen, und die zweite Leiterschicht über in dem Iso-
    109830/0649
    liermaterial gebildete öffnungen (62, 6j5) mit den mikroelektronischen Einheiten vabunden ist.
    4. Vorrichtung nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, daß genannte Fläche des Blocks (2o) eben ist und die Flähen der mikroelektronischen Einheiten (lo) mit der Blockfläche in einer Ebene liegen.
    5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Einkapselungsmaterial ein keramisches Material verwendet ist.
    6. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichent,, daß das Einkapselungsmaterial ein Epoxyharz ist.
    7. Vorrichtung nach einem derAnsprüche 1 bis 6, gekennzeichnet durch Metallverlängerungen (22), die in dem Block (2o) aus Einkapselungsmsberial eingebettet und mit wenigstens einigen der mikroelektronischen Einheiten (lo) verbunden sind, um hochleitende Wärmeverbindungen zwischen den mikroelektronischen Einheiten und dsm gegossenen Block zu schaffen. %
    8. Vorrichtung nach einem der Ansprüche 1 bis "J, gekennzeichnet durch Metallanschlüsse (24) für äußere Verbindungen, die in den Block (2o) eingegossen sind und Flächen haben, die ' mit der genannten Fläche des Blocks fluchtend liegen, wobei die daiber liegenden Leiter die mikroelektronischen Einheiten (lo) mit den Anschlüssen verbinden.
    9. Verfahren zum Zusammenbauen einer mjkroelektronischen Vorrichtung gemäß einem der Ansprüche1 bis 8, dadurch gekenn-
    109830/0649
    - 2ο -
    zeichnet, daß die mikroelektronischen Einheiten in einer Form angeordnet werden, wobei die die Verbindungsleiter aufweisenden Flächen an einer einzelnen vorbestimmten Fläche der Form anliegen, eine verfestigungsfähiges bzw. härtbares Einkapselungs-.Tiaferial in die Form eingegossen wird, um die Einheiten einzubetten, die vorbestimmte Fläche der Form entfernt wird, um die genannten Flächen der mikroelektronischen Einheiten in dem veriesuif;'<en Einkapselungsmaterial freizulegen, wobei dann die Flächen öer- mikroelektronischen Einheiten und des verfestigten. Einkapselungsmaterials eine im wesentlichen kontinuierliche Fläche bilden, und ein Muster von Leiern über der kontinuierlichen Fläche liegend gebildet wird, um die Einheiten wahlweise miteinander zu verbinden.
    10. Verfahren nach Anspruch 9* dadurch gekenreeichnet, daß zusammen mit dem Anordnen der mikroelektronischen Einheiten diese mit der vorbesteimmten Fläche der Form dichtend verbunden werden.
    11. Verfahren nach Anspruch 9 oder Iq dadurch gekennzeichnet, daß vor dem Bilden des Musters von Leitern eine Schicht aus Isoliermaterial an der genannten Fläche gebildet wird mit öffnungen an gewünschten Stellen, so daß das Muster von Leitern über der Isoliermaterialschicht liegt und die mikroelektronischen Einheiten über die Öffnungen verbindet.
    12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die vorbestimmte Fläche der Form b*andelt wird, um sie klebrig zu rächen.
    1 O 9 8 3 O / (1 Γ< C 9
    - 21-
    . 13· Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß ein Teil der Form an dem verfestigten Einkapselungsmaterial gehalten wird und das Muster von Leitern relativ zu Meßpunkten an dem genannten Teil der Form angeordnet wird.
    14. Verfahren nach einem der Ansprüche 9 bis 11, dadurch ^kennzeichnet, daß die vorbestimmte Fläche der Form erhitzt wird, um das Abdichten und Verbinden der mikroelektronischen Einheiten mit der Formfläche zu erleichtern.
    15· Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Einkapselungsmaterial zum Entlüften vor dem Gießen hehandelt wird.
    16. Verfahren nach einem der Ansprüche 9, bis 11, dadurch gekennzeichnet, daß das verfestigte Einkapselungsmaterial zu seiner Härtung vor dem Bilden des Leitermusters gebacken wird.
    17. Verfahren nach einem derAnsprüche 9 bis 11, dadurch gekennzeichnet, daß die mikroelektronischen Einheiten in der Form re- M lativ zu Meßmarken sichtbar an der vorbestimmten Formfläche angeordnet werden.
    18. Verfahren nach ejnem der Ansprüche 9 bis Yf, dadurch gekennzeichnet, daß ein Einkapselungsmaterial verwendet wM, das einen Wärmeausdehnungskoeffizienten hat, der demjenigen der mikroelektronischen Einheiten nahe liegt.
    109830/0649
    Leerseite
DE19681766392 1967-05-15 1968-05-13 Mikroelektronische Vorrichtung Pending DE1766392A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US63853667A 1967-05-15 1967-05-15

Publications (1)

Publication Number Publication Date
DE1766392A1 true DE1766392A1 (de) 1971-07-22

Family

ID=24560432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681766392 Pending DE1766392A1 (de) 1967-05-15 1968-05-13 Mikroelektronische Vorrichtung

Country Status (9)

Country Link
US (1) US3489952A (de)
BE (1) BE715204A (de)
CH (1) CH472120A (de)
DE (1) DE1766392A1 (de)
ES (1) ES367720A1 (de)
FR (1) FR1578928A (de)
GB (1) GB1165854A (de)
NL (1) NL6806852A (de)
SE (1) SE334654B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3604099A (en) * 1969-08-18 1971-09-14 Western Electric Co Methods of and apparatus for bonding leaded devices to substrates
US3672046A (en) * 1970-01-14 1972-06-27 Technitrol Inc The method of making an electrical component
US3919602A (en) * 1972-03-23 1975-11-11 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US3774078A (en) * 1972-03-29 1973-11-20 Massachusetts Inst Technology Thermally integrated electronic assembly with tapered heat conductor
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US4392181A (en) * 1981-05-01 1983-07-05 Western Electric Company, Inc. Circuit board and contact assemblies
US4514784A (en) * 1983-04-22 1985-04-30 Cray Research, Inc. Interconnected multiple circuit module
US4559272A (en) * 1984-05-09 1985-12-17 Hughes Aircraft Company Heat curable polyglycidyl aromatic amine encapsulants
US4780795A (en) * 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US7927920B2 (en) * 2007-02-15 2011-04-19 Headway Technologies, Inc. Method of manufacturing electronic component package, and wafer and substructure used for manufacturing electronic component package
US7816176B2 (en) * 2007-05-29 2010-10-19 Headway Technologies, Inc. Method of manufacturing electronic component package
DE102009001371A1 (de) * 2009-03-06 2010-09-09 Hilti Aktiengesellschaft Handgeführtes Eintreibgerät
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2629802A (en) * 1951-12-07 1953-02-24 Rca Corp Photocell amplifier construction
US3029495A (en) * 1959-04-06 1962-04-17 Norman J Doctor Electrical interconnection of miniaturized modules
GB1058296A (en) * 1963-06-28 1967-02-08 Rca Corp Composite insulator-semiconductor wafer and method of making same
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3262022A (en) * 1964-02-13 1966-07-19 Gen Micro Electronics Inc Packaged electronic device
US3312871A (en) * 1964-12-23 1967-04-04 Ibm Interconnection arrangement for integrated circuits
US3457123A (en) * 1965-06-28 1969-07-22 Motorola Inc Methods for making semiconductor structures having glass insulated islands

Also Published As

Publication number Publication date
FR1578928A (de) 1969-08-22
GB1165854A (en) 1969-10-01
NL6806852A (de) 1968-11-18
ES367720A1 (es) 1971-04-16
US3489952A (en) 1970-01-13
BE715204A (de) 1968-09-30
CH472120A (fr) 1969-04-30
SE334654B (de) 1971-05-03

Similar Documents

Publication Publication Date Title
EP0610709B1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
DE69231785T2 (de) Verfahren zum herstellen integrierte schaltungsanordnungen
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE1766392A1 (de) Mikroelektronische Vorrichtung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102019116734A1 (de) Fan-out-package mit einem steuerbaren standoff-abstand
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69531085T2 (de) Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE102016111931B4 (de) Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102010000417A1 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers