DE1665151B1 - Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen - Google Patents

Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen

Info

Publication number
DE1665151B1
DE1665151B1 DE19671665151D DE1665151DA DE1665151B1 DE 1665151 B1 DE1665151 B1 DE 1665151B1 DE 19671665151 D DE19671665151 D DE 19671665151D DE 1665151D A DE1665151D A DE 1665151DA DE 1665151 B1 DE1665151 B1 DE 1665151B1
Authority
DE
Germany
Prior art keywords
etch
layer
resistant material
mask
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671665151D
Other languages
English (en)
Inventor
Dipl-Phys Dr Dr Rer Nat Eicker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MONTAN FORSCHUNG DR HANS ZILLE
Original Assignee
MONTAN FORSCHUNG DR HANS ZILLE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MONTAN FORSCHUNG DR HANS ZILLE filed Critical MONTAN FORSCHUNG DR HANS ZILLE
Publication of DE1665151B1 publication Critical patent/DE1665151B1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105Using an electrical field; Special methods of applying an electric potential
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1366Spraying coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung gedruckter Schaltungsplatten, bei .dem in eine kupferkaschierte Isolierstoffplatte zunächst die erforderlichen Löcher gebohrt und metallisiert werden, anschließend das Leiterbild aus ätzfestem Material als Positiv aufgebracht wird und sodann die Platte geätzt und danach das ätzfeste Material wieder entfernt wird.
  • Bei derartigen Herstellungsverfahren ist es bereits bekanntgeworden, in eine kupferkaschierte Isolierstoffplatte zunächst die erforderlichen Löcher zu bohren und anschließend zu metallisieren. Dann wird das Leiterhild aus ätzfestem Material als Positiv aufgebracht und die bereits metallisierten Löcher mit einem Füllmittel ausgefüllt, anschließend geätzt und danach das Füllmittel aus den Löchern und die Ätzschutzfarbe von der Oberfläche entfernt. Ein solches Verfahren ist umständlich, da viele einzelne Arb°itsgänge erforderlich sind und außerdem meist überschüssige Farbreste durch zusätzliche mechanische Arbeitsgänge von der Platte entfernt werden müssen. Auch durch eine Behandlung der metallisierten Löcher durch Gold- oder Zinnauftrag wird das Verfahren nicht vereinfacht. Es besteht vielmehr die Gefahr, daß die beiden verschiedenartigen Abdeckmittel sich nicht verbinden und so an den Lochkanten Anätzungen auftreten.
  • Nach einem anderen Verfahren zur Herstellung von gedruckten Schaltungen ist es bekanntgeworden, ätzfestes Material in Form des Leiterbildes durch ein zlektrostatisches Verfahren auf eine kupferkaschierte Isolierstoffplatte aufzubringen, um eine Kopie einer gedruckten Schaltung herzustellen. Jedoch geschieht dies dort derart, daß das Pulver zunächst auf ein Muster aufgebracht wird und dann erst elektrostatisch auf die kupferkaschierte Isolierstoffplatte übertragen wird.
  • Die Erfindung sieht zur Verbesserung der vorgenannten Verfahren zur Herstellung von gedruckten Schaltungen bestimmte Verfahrensschritte für ihren Herstellungsgang vor unter Verwendung eines an sich bekannten elektrostatischen Spritzverfahrens oder eines elektrophonetischen Verfahrens. Hierdurch wird die gestellte Aufgabe der Erfindung voll gelöst, indem die metallisierten Löcher und die Leiterzüge in einem Arbeitsgang mit einer Schutzschicht aus ätzfestem Material versehen werden, so daß Anätzungen an den Lochrändern vermieden werden. Dazu soll sich das Verfahren besonders zur Anwendung in vollautomatischen Takt- und Bandstraßen zur Herstellung von gedruckten Schaltungen eignen, indem nur eine geringe Zahl von Verfahrensschritten ausgeübt und auch nur solche Verfahrensschritte angewendet werden, die mit Sicherheit im Tauch-oder Druckverfahren ein einwandfreies Leiterbild größter Genauigkeit sowohl bei einseitigen oder zweiseitigen durchplattierten Schaltungen gewährleisten.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Leiterbild aus ätzfestem Material mittels einer Maske durch ein elektrostatisches Sprühverfahren oder elektrophonetisch aufgebracht wird.
  • Der erfindungsgemäße Verfahrensschritt der elektrophonetischen bzw. elektrostatischen Beschichtung ist absolut sicher und zuverlässig für die Abdeckung aller durch die Negativschablone nicht abgedeckten metallischen Teile der Metallgrundschicht. Der besondere Vorteil liegt außerdem darin, daß die Abscheidung des ätzfesten Materials gleichzeitig, und zwar mit großer Sicherheit auch innerhalb der durchplattierten Bohrungen oder anderen Verbindungsdurchbrüchen stattfindet und so zusammen mit dem Leiterbild eine einheitliche Schutzschicht bildet. Auch verfahrensmäßig ist das Aufbringen einer solchen Schicht einfach und in vollautomatischen Takt- und Bandstraßen .in der Weise durchführbar, daß in entsprechenden Tauchbecken die Kupferkaschierung der Leiterplatte als Anode geschaltet wird, wogegen der aufzubringende Farbstoff elektrisch geladen ist. Von besonderem Vorteil ist auch die Schnelligkeit derartiger Verfahren, da nach Einschalten des Stromes die Abscheidung in Sekundenschnelle auf allen freien Kupferteilen der Leiterplatte erfolgt.
  • Für dieses Verfahren kann als Negativmaske wie bei den bisher bekannten Verfahren entweder eine Lackschicht, eine filmartige oder eine feste Schicht verwendet werden. Das Verfahren gestattet es, auch als Negativschablone eine dünne Metallplatte zu verwenden.
  • Ein weiterer Vorteil der elektrophonetisch bzw. elektrostatisch aufgebrachten Schutzschicht ist noch der, daß solche Schichten außerordentlich scharfrandg abgeschieden werden und selbst das Herstellen feinster Leiterzüge gestatten. Entgegen den vorbekannten Verfahren kann bei einer elektrophonetischen bzw. elektrostatischen Lackabscheidung keine Unterwanderung z. B. beim Lösen bestimmter Schutzschichten erfolgen und somit die Präzision des Leiterbildes beeinflussen. Es ist deshalb verfahrensmäßig einfach und von Vorteil, daß die Negativschablone einerseits und die elektrophonetisch bzw. elektrostatisch aufgebrachte Schutzschicht andererseits in verschiedenen Lösungsmitteln gelöst werden, wobei durch das betreffende Lösungsmittel jeweils nur die eine Schicht indirektem Angriff gelöst wird, während die andere Schicht darin unlösbar ist.
  • Das erfindungsgemäße Verfahren wird in der folgenden Beschreibung und in den Zeichnungen näher erläutert. Es zeigt F i g. Leinen kupferkaschierten Isolierstoffkörper mit einer durchplattierten Bohrung, F i g. 2 .die gleiche Platte nach Aufbringen der Negativschablone, F i g. 3 diese Platte mit galvanisch verstärkten Leiterbahnen und Bohrung, F i g. 4 diese Schichten mit erfindungsgemäß aufgebrachter Schutzschicht und F i g. 5 die fertig hergestellte Schaltung.
  • Die Leiterplatte nach F i g. 1 besteht aus einer Isolierstoffplatte 1, auf der die KupferkaschierunJ 2 üblicherweise aufgeklebt ist. Eine solche Platte weist bereits Löcher 3 auf, die ihrerseits durchplattierte Innenwände 4 besitzen. Auf eine so beschaffene Leiterplatte wird gemäß Fi g. 3 der galvanische Auftrag f an den freigebliebenen Stellen der Negativschablone 5 erfolgen.
  • Auf diese Leiterplatte wird gemäß F i g. 4 elektrophonetisch bzw. elektrostatisch die Schutzschicht 7 aufgebracht, die sich randscharf auf den frei zutage tretenden Kupferschichten abscheidet. Es ist ein besonderer Vorzug des Verfahrens, daß diese Abscheidung auch innerhalb der Löcher 3 erfolgt, besonders gut auch an den Kanten 8 und Vorsprüngen 9. In diesem Zustand kann das Entfernen der Negativschablone ungehindert erfolgen. Besteht z. B. die Negativschablone aus einer Ätzschutzfarbe, so kann die Entfernung mit einem kohlenwasserstoffhaltigen Lösungsmittel vorgenommen werden. Unbeschadet davon bleibt die Schutzschicht 7 auf den metallischen Leiterbahnen 6 und innerhalb der Löcher 3 erhalten, so daß die Platte in bekannter Weise dem nun erforderlichen Ätzvorgang unterworfen werden kann.
  • Nach Entfernen der elektrophoretisch bzw. elektrostatisch aufgebrachten Schutzschicht erhält man dann die gewünschte Form der Leiterplatte gemäß F i g. 5, bei der auf der Isolierstoffplatte 1 nur noch die Leiterzüge 6 mit dem durchplattierten Loch 3 vorhanden sind.

Claims (5)

  1. Patentansprüche: 1. Verfahren zur Herstellung gedruckter Schaltungsplatten, bei dem in eine kupferkaschierte Isolierstoffplatte zunächst die erforderlichen Löcher gebohrt und metallisiert werden, anschließend das Leiterbild aus ätzfestem Material als Positiv aufgebracht wird und sodann die Platte geätzt und danach das ätzfeste Material wieder entfernt wird, dadurch gekennzeichnet, daß das Leiterbild aus ätzfestem Material (7) mittels einer Maske (5) durch ein elektrostatisches Sprühverfahren oder elektrophoretisch aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei .der elektrophoretischen bzw. elektrostatischen Beschichtung die Kupferkaschierung der Leiterplatte als Anode geschaltet wird und der aufzubringende Farbstoff elektrisch geladen ist.
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die elektrophoretische oder elektrostatische Abscheidung nur auf den durch die Maske (5) nicht abgedeckten Teilen (6) der Kupferkaschierung und gleichzeitig in den durchplattierten Bohrungen und/oder Verbindungsdurchbrüchen (3) erfolgt.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß als Maske (5) entweder eine Lackschicht, eine filmartige oder eine feste Schicht, z. B. aus einer dünnen Metallplatte, verwendet wird.
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die aus einer Lackschichtbestehende Maske (5) einerseits und die elektrophoretisch bzw. elektrostatisch aufgebrachte Schutzschicht aus ätzfestem Material (7) andererseits so beschaffen sind, daß sie in verschiedenen Lösungsmitteln gelöst werden können, wobei durch das Lösungsmittel jeweils nur die eine Schicht gelöst wird, während die andere Schicht darin unlösbar ist.
DE19671665151D 1967-08-08 1967-08-08 Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen Pending DE1665151B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEM0075071 1967-08-08

Publications (1)

Publication Number Publication Date
DE1665151B1 true DE1665151B1 (de) 1970-12-17

Family

ID=7316119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671665151D Pending DE1665151B1 (de) 1967-08-08 1967-08-08 Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen

Country Status (1)

Country Link
DE (1) DE1665151B1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0294325A3 (de) * 1987-05-30 1990-02-07 Ciba-Geigy Ag Verfahren zur Herstellung von metallischen Mustern
EP0250366A3 (de) * 1986-06-18 1990-02-07 Ciba-Geigy Ag Verfahren zur Herstellung metallischer Strukturen
EP0517399A1 (de) * 1991-06-05 1992-12-09 Macdermid Incorporated Verfahren zur Herstellung einer Leiterplatte unter Anwendung einer selektiven Versehung mit lötbarer Beschichtung
DE4339019A1 (de) * 1993-11-10 1995-05-11 Atotech Deutschland Gmbh Verfahren zur Herstellung von Leiterplatten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1061401B (de) * 1955-01-03 1959-07-16 Gen Electric Verfahren zur Herstellung von gedruckten Schaltungen
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1061401B (de) * 1955-01-03 1959-07-16 Gen Electric Verfahren zur Herstellung von gedruckten Schaltungen
DE1142926B (de) * 1961-11-15 1963-01-31 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungsplatten

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250366A3 (de) * 1986-06-18 1990-02-07 Ciba-Geigy Ag Verfahren zur Herstellung metallischer Strukturen
EP0294325A3 (de) * 1987-05-30 1990-02-07 Ciba-Geigy Ag Verfahren zur Herstellung von metallischen Mustern
EP0517399A1 (de) * 1991-06-05 1992-12-09 Macdermid Incorporated Verfahren zur Herstellung einer Leiterplatte unter Anwendung einer selektiven Versehung mit lötbarer Beschichtung
DE4339019A1 (de) * 1993-11-10 1995-05-11 Atotech Deutschland Gmbh Verfahren zur Herstellung von Leiterplatten

Similar Documents

Publication Publication Date Title
EP0361192B1 (de) Verfahren zur Herstellung von Leiterplatten
DE1057672B (de) Verfahren zur Herstellung eingelegter Stromkreise
DE1812692A1 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
DE3700910A1 (de) Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE1924775A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1665151B1 (de) Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen
DE1446214A1 (de) Verfahren zum Aufbringen von metallischen UEberzuegen auf Dielektrika
DE3137279A1 (de) Mehrlagige leiterplatte und verfahren zu deren herstellung
DE1665771B1 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1665277A1 (de) Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE1811377A1 (de) Verfahren zur Herstellung gedruckter Leiterplatten
DE2515706A1 (de) Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
DE2400665B2 (de) Verfahren zur herstellung eines lotabweisenden schutzes auf leiterplatten mit durchgehenden loechern
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2202077A1 (de) Verfahren zur Herstellung von Mehrlagenleiterplatten
DE2231614A1 (de) Verfahren zur herstellung gedruckter schaltungen unter verwendung eines photopolymers sowie einer leitfaehigen viskosen dispersion oder paste als stromleiter und vorrichtung zur durchfuehrung des verfahrens
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE2247977B2 (de) Verfahren zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten
DE19820345C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
EP0355194A1 (de) Verfahren zum Herstellen von durchkontaktierten Leiterplatten mit sehr kleinen oder keinen Löträndern um die Durchkontaktierungslöcher
DE1812692C (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
DE2313384C2 (de) Verfahren zum Abdecken von elektrischen Verbindungsbauteilen bei einem Lötvorgang