DE1613548B2

DE1613548B2 - Verfahren zur Parallelschaltung von Anlageteilen

Info

Publication number: DE1613548B2
Application number: DE1967A0056979
Authority: DE
Inventors: Leon Dipl.-Ing. Wettingen Ruffieux (Schweiz)
Original assignee: BBC Brown Boveri AG Switzerland
Current assignee: BBC Brown Boveri AG Switzerland
Priority date: 1967-09-14
Filing date: 1967-10-04
Publication date: 1980-02-14
Also published as: SE355116B; FR1579847A; NL139853B; DE1613548C3; GB1238664A; NL6716276A; DE1613548A1; CH493129A

Description

Die Erfindung betrifft ein Verfahren zur Parallelschaltung von Anlageteilen mit gleichzeitiger Messung des Frequenzschlupfes, bei dem die Frequenzen und/oder Phe$?nwink?! dir durch dift naralielziisehaltenden

Anlageteile gelieferten Wechselspannungen verglichen werden und bei dem je nach der Größe der Frequenzdifferenz beider Anlageteile eine Frequenzangleichungseinrichtung betätigt oder ein Schaltbefehl zum Parallschalten ausgelöst wird und die Spannungen > durch Amplitudenbegrenzung in eine Rechteckform mit zwei möglichen Spannungspegeln umgewandelt und einer Phasenvergleichseinrichtung zugeführt werden.

Die bisher bekannt gewordenen Parallelschaltgeräte dieses Typs, die von diesem Verfahren Gebrauch ι ο machen, arbeiten auf analoger Basis und sind mit allen Mängeln der Analogmessung von Phase und Frequenzschlupf behaftet Fehlerursachen wie Temperatur-, Spannungs- und Frequenzschwankungen können bei diesen Synchronisiergeräten nicht mit Sicherheit ausgeschlossen werden, als Beispiel für ein solches Parallelschaltgerät kann die Einrichtung gemäß DE-PS 14 38 904 angeführt werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Parallelschaltung und synchronisierung anzugeben, das solche Fehler vermeidet und darüber hinaus verbesserte Möglichkeiten zur Berücksichtigung des Frequenzschlupfes, zu seiner raschen und genauen Messung und Auswertung bei der Frequenzangleichung liefert

Die erfindungsgemäße Lösung dieser Aufgabe kennzeichnet sich durch die im Anspruch 1 angegebenen Merkmale.

Eine Schaltungsanordnung zur Durchführung des Verfahrens gemäß der Erfindung ist durch die Merkmale des Anspruchs 2 gekennzeichnet

Es sei bemerkt daß eine digitale Darstellung von Phasendifferenzen durch Zählung von Impulsen konstanter Frequenz z. B. beschrieben wird in K. Steinbuch »Taschenbuch der Nachrichtenverarbeitung« (Springer 1962), S. 765, Abb. 5.8/12.

Die Erfindung wird nachstehend anhand der Figuren näher erläutert: Es zeigt

F i g. 1 eine Logikschaltung für die Schlupfbegrenzung sowie für die Bestimmung der Phasendifferenz mit dem zugehörigen Vor-Rückwärts-Zähler,

Fig.2 ein Impulsdiagramm zur Veranschaulichung der durch die Logik-Schaltkreise gelieferten einzelnen Spannungsformen,

Fig.3 ein schematisches Schaltbild des gesamten digitalen Parallelschaltapparates gemäß der Erfindung,

Fig.4 ein Impulsdiagramm für das Erkennen der Schlupfrichtung,

F i g. 5,6, 7 Logik-Schaltkreise für die Erzeugung von Signalen, die für die Schlupf richtung maßgebend sind,

Fig.8 ein schematisches Gesamt-Schaltbild eines digital-Synchronisiergerätes mit Einbeziehung der Frequenzangleichung und Phasenangleichung.

Wie bekannt, besteht die Aufgabe eines Parallel schaltgerätes in einer Auslösung eines Parallelschaltbefehls entsprechend dem Frequenzschhipf und der Schalter-Eigenzeit, und zwar so, daß die Kontakte des Leistungsschalters genau bei Phasenübereinstimmung schließen. Der Befehl muß also mit einem Voreilwinkel λ abgegeben werden, dessen Wert wie folgt vom Schlupf s und von der Vorgabezeit t abhängt:

(X = KSt,

. 360

^; 100

dabei ist K eine Konstante, so daß α bei fest vorgegebenen / für eine bestimmte Frequenz f dem Schlupf s proportional ist Bei entsprechender Berücksichtigung der Vorgabezeit t und der Konstanten K kann man somit eine Parallelschaltung in der Weise auslösen, daß man den Schlupf und den Voreilwinkel mißt und den Parallelschaltbefehl in dem Moment auslöst, wenn beide Größen in ihrem Wert übereinstimmen.

Auf diesem Prinzip beruht das Schaltgerät gemäß der Erfindung; doch zeigt es sich, daß der dabei eingeschlagene Weg kaum zu brauchbaren Ergebnissen führt, wenn ein unmittelbarer Vergleich der Analogwerte für Schlupf und Voreilwinkel vorgenommen wird. Abgesehen davon, daß es schwierig ist, ein Analog-Signal für den Frequenzschlupf zu gewinnen, bildet das Problem der Oberwellen einen zusätzlichen Unsicherheitsfaktor.

Besser dafür geeignet ist, die erforderlichen Vergleichsvorgänge auf rein digitaler Basis durchzuführen; es muß jedoch betont werden, daß die Idee der Erfindung keineswegs nur in der Digitalisierung von Meß-, Vergleichs- und Steuerungsvorgängen besteht, sondern in einem ganz bestimmten, zeitlich gestaffelten und durch die Spannungen der beiden parallelzuschaltenden Anlageteile (z. B. Netz- und Generator-Spannung direkt gesteuerten Ablauf dieser Vorgänge.

Die Schlupfmessung beruht auf dem Prinzip, daß in einem bestimmten zeitlichen Abstand die Differenz von zwei aufeinanderfolgenden Phasenwinkel-Unterschiede zwischen der Netz- und der Generatorspannung ermittelt wird. Dies erfolgt mit Hilfe eines Vor-Rückwärts-Zählers in einer Weise, über die im weiteren noch genauer zu berichten sein wird.

Der Schlupfwert soll nun (s. o.) mit dem Wert des voreiiwinKeis verguwiw* uuu */«*» ι-».νι»*.»««»»«. «w u^iuuu Werte ein Schaltbefehl ausgelöst werden. Erfindungsgemäß wird beides mittels des bereits für die Schlupfbestimmung verwendeten Vor-Rückwärts-Zählers erzielt, und zwar erfolgt die Winkelmessung wiederum durch Abzählung von Zählimpulen während einer bestimmten Zeit, die dem Phasenwinkel-Unterschied zwischen der Netz- und der Generalorfrequenz entspricht Da im Zähler (s.o.) vor der Winkelmessung die Differenz zwischen zwei konsekutiv gemessenen Phasenwinkel-Unterschieden (also eine dem Schlupf entsprechende digitale Größe) gespeichert ist, kann der Vergleich zwischen Schlupf und Voreilwinkel ganz einfach in der Weise erfolgen, daß man den Zähler während der Winkelmessung in Richtung auf die Stellung »Null« zurückzahlen läßt

Zu beachten ist allerdings, daß bei der Winkelmessung eine Zählfrequenz verwendet werden muß, die einerseits dem Verhältnis der Größenordnung der Phasenwinkelunterschiede zwischenden Spannungen der beiden Anlageteile und der Differenzen zwischen diesen Phasenunterschieden (d. h. also der eigentlichen Schlupfwerte) und andererseits der Schalt-Eigenzeit dei Kontakte angepaßt ist.

Dies ergibt sich deutlicher aus folgenden Überlegungen: Benutzt man für die Schlupfmessung mittel! Impulszählung einen Oszillator mit einer bestimmter Impulsfrequenz und fragt man zunächst bei einei Netzgrundfrequenz von 50 Hz nach der Winkeldifferenz, die bei einem Schlupf von 1% auftritt, so ergibi sich, da dieser Schlupf einer Frequenzänderung von Ο,ί Hz und dies wiederum einer halben Schlupfperiode ir der Sekunde (180°) entspricht, als Winkelabstanc zwischen zwei Winkelmessungen, die der Bestimmung des Schlupfes dienen und, wie später gezeigt wird, ir

einem Zeitabstand von 10 ms (also Vioosec) durchgeführt werden, ein Winkel von ¹^ = 1,8°. Sind Schlupfstufen von z.B. 0,05%, d.h. 20 Impulsen für 1%

die Impulsfrequenz für die

erwünscht, so beträgt
Schlupfmessung

Dies ist die Frequenz des Oszillators F₅ für die Schlupfmessung. Für die eigentliche Messung des Voreilwinkels λ, der bei einer bestimmten Vorgabezeit t mit dem Schlupf verglichen werden soll, ist eine tiefere

t^ t J 1"LJ" * L Γ Λ J Ϊ* "t t_ 1

1» i*^^r* I I ^Λ t^ ^rW ^Λ^Ι Λτπα^ I 1 r^ r^ ^i I C* C* If» *% O 1 1 C Tr\ · rTufi r\ ^Λ r\ 1 I nn Γ* Ι £Λ

gungen ergibt:

Bei Zugrundelegung desselben Schlupfes von 1 % und einer bestimmten Schalt-Vorgabezeit t (die die Schalter-Eigenzeit berücksichtigt) geht man davon aus, daß einer Vorgabezeit von 1 see ein Voreilwinkel von 180° (also bei 10ms ein Winkel von 1,8°. s.o.) und somit einer Vorgabezeit fein Winkel x-t ■ 180" entsprechen soll. Die Festlegung soll so getroffen werden, daß dieser Winkel mittels Rückzählung auf Null mit der bei 1% Frequenzschlupf gegebenen Winkeldifferenz — also 1,8°, s. o. - verglichen wird (dies entspricht praktischen Zweckmäßigkeitserwägungen). Damit der Zähler wirklich die Nullstellung erreicht, muß somit die Zählfrequenz f_w für die Winkelmessung im umgekehrten Verhältnis der beiden Winkel gewählt werden, also

^J" icni ^Ji

100.'

Für f = 0,5 sec ergibt sich für den Winkel α ein Wert

von 90° und /„ = ^ = 4 kHz. Für f=0,05sec — dies 50

entspricht einer praktisch mit Vorteil zu verwendenden Vorgabezeit-ist α = 9° und/„ = 40 kHz.

Man kann somit /„ aus /_s etwa durch Frequenzteilung ableiten, wozu man z. B. in an sich bekannter Weise einen einstellbaren Hilfszähler verwenden kann, der das Teilverhältnis bestimmt. Für verschiedene t sieht dieses

Verhältnis ~ dann wie folgt aus:

(see)

L·

0,1 0,2 0,3 0,4

10
20
30
40

Die Fig. 1 zeigt in Verbindung mit dem Impuisdiagratnm der F i g. 2 die zur Schaffung dieses Kriteriums erforderlichen Logik-Schaltkreise. F ist der Zählfrequenzgenerator für die Schlupfmessung, F₁₁ der Zählfrequenzgenerator für die Winkelmessung, /jund /„ sind die entsprechenden Frequenzen, die mit & bezeichneten Symbole bezeichnen diverse UND-Tore, MSi und MS₂ sind monostabile Multivibratoren. Gemäß dem Impulsdiagramm bekommt man bei Koinzidenz der Spannungen N(z. B. »Netzspannung«) und G(z. B. »Generatorspannung«) einen Wert für den Phasenwinkelunterschied zwischen den Rechteckspannungen N und G und bei Koinzidenz der Spannungen N und G 10 msec später (bei 50 Hz) einen zweiten Wert für diesen

ι ί Winkelunterschied. Die Differenz der beider. Werte ist dann ein Maß für den Frequenzschlupf. Es müssen also (s. Fig. 1) Logik-Schaltkreise vorgesehen sein, die beiden Bedingungen N ■ G und N ■ G verwirklichen können und entsprechend der Dauer dieser Spannungswerte Zählimpulse vom Zählfrequenzgenerator F₅ für die Schlupf messung zum Vor-Rückwärts-Zähler VRZ durchlassen. Letzterer weist einen Vorwärtseingang U und zwei Rückwärtseingänge 0, r₂ auf. Dies geschieht (s. o.) in der Weise, daß während der Dauer von N-Gm

?i einer bestimmten Richtung (z. B. rückwärts, siehe den mit f_s beaufschlagten Eingang η bei VRZ gezählt wird; nach Aufhören dieses Spannungswertes N ■ G wird auch die Zählung gestoppt, da diese Spannung am Eingang des entsprechenden UND-Tores (&\) fehlt und dieses Tor sperrt. Beim Auftreten der Vorderflanke des durch das UND-Tor Sc₂ gelieferten Spannungswertes N- G (F i g. 2) wird nun der Vorwärts-Zähleingang ν des Zählers betätigt, und es werden während der ganzen Dauer des (N ■ G/Spannungswertes Zählimpulse vom

3^r> Generator F₅ in umgekehrter Richtung gezählt als vorher bei N · G. Da der Zähler VRZ (vorzugsweise Binärzähler) den vorhergehenden Zählstand speichert, ergibt sich nach dem Aufhören von N ■ Ό die Differenz zwischen den beiden Zählungen, die also (s.o.) dem Schlupfwert proportional ist. Da für das hier betrachtete Ausführungsbeispiei nur positive Schlupfwerte erfaßt werden und der erste Zählvorgang rückwärts, d. h. in negativer Zählrichtung erfolgte, wird beim zweiten Zählvorgang die Nullstellung des Zählers decodiert, und

-is das Decodiersigna! gibt durch Setzen eines (nicht gezeigten) Flip-Flops den Vergleich Winkel-Schlupf frei.

Der dritte Zählvorgang dient wie oben bereits ausgeführt der Bestimmung des absoluten Winkelwertes (d. h. also der Phasendifferenz zwischen den beiden Spannungen N und G) und wird nach Maßgabe der Vorgabezeit t mit einer kann, f_s verschiedenen (in der Praxis stets tieferen) Zählfrequenz /_w= jijr- ausgeführt

Diese Methode hat den Vorteil der Frequenz-, Temperatur- und Spannungsunabhängigkeit Die Vorgabezeit kann allerdings nur stufenweise eingestellt werden, doch können die Stufen bei entsprechender Zählerkapazität genügend klein gemacht werden. Ist aus irgendeinem Grund eine noch feinere Einstellung der Vorgabezeit erforderlich, so kann natürlich auch ein unabhängiger, einstellbarer Impulsgenerator mit ausreichender Frequenzstabilität für die Winkelmessung Verwendung finden.

Der Parallelschaltbefehl muß abgegeben werden, wenn der Zähler nach der Winkelmessung die Stellung »Null« erreicht, jedoch nicht überschritten hat

Hierbei muß zur Feststellung der Gleichheit beider Vergleichswerte der Zähler in Richtung auf Null (d. h. in Rückwärtsrichtung) fortgeschaltet werden. Wie aus dem Impulsdiagramm (F i g. 2) unmittelbar ersichtlich, eignet sich für die Absolut-Winkelmessung die Kombi nation N - G (selbstverständlich könnte man dazu auch die Kombination N ■ G verwenden). Beim Auftreten der Vorderflanke dieser Kombination werden dem Zähler, der einen positiven Schlupf-Digitalwert gespeichert hat, Zählimpulse mit der Frequenz f_w über den

Rückwärts-Zähleingangr₂ zugeführt

Eine Gleichheit der Zahlenwerte für Schlupf und Winkel wird dann erkannt, wenn am Ende des letzten Zählvorganges — also zum Zeitpunkt der Hinterflanke

von N ■ C — die Nullstellung des Zählers erreicht ist. In diesem — und nur diesem — Fall soll (falls nicht schon nach dem zweiten Zählvorgang die eingestellte Schlupfgrenze überschritten wurde, was eine Zählfrequenzgenerator Parallelschaltbefehls nach sich zieht), τ der Parallelschaltbefehl ausgelöst werden. Kein Schaltbefehl soll also ausgelöst werden, wenn die Nullstellung des Zählers so weit durchlaufen wird daß der Zählvorgang jenseits des Nullpunktes fortgesetzt wird.

Das Kriterium für eine Schaltbefehl-Auslösung ist tu somit eine zeitliche Koinzidenz der Rückflanke der Spannung N ■ G mit der decodierten Nullstellung des Zählers. Die diesbezügliche Prüfung erfolgt mittels eines UND-Tores (&_Ά Fig. 1), dem eingangsseitig einerseits ein bei Decodierung der Zähler-Steüung »0« (mittels einer üblichen NOR-NAND-Schaltung) erzeugtes Signal und andererseits das mittels eines monostabilen Multivibrators MS1 verzögerte, differenzierte Rückflanken-Signal von N ■ G zugeführt werden.

Ober die Größenordnung der Verzögerung läßt sich folgendes sagen: bei Zählung der mit einer Frequenz /„,=40 kHz zugeführten Impulse dauert jede Vor-Rückwärts-Zähler — und somit jede Zählerstellung, d. h. auch die Stellung »Null« — 25 \isec. Es muß also sichergestellt werden, daß ein Spannungs-Rückflankensignal, -?5 das ungefähr mit dem Auftreten des Decodiersignals für die Zählerstellung »Null« zusammenfällt (ihm also eventuell auch etwas voreilt), im UND-Tor &_s mit dem »Nulk-Decodiersignal zur Koinzidenz gebracht werden kann. Dazu dient eine Verzögerungsschaltung in Gestalt eines monostabilen Multivibrators MSl, die das (H ■ G/Rückflankensignal um beispielsweise 5 (oder 10)μςεε verzögert, so daß auch bei Voreilen des Rückflankensignals um wenige Mikrosekunden ein Schaltbefehl abgegeben wird. Bei Zurückbleiben des Rückflankensignals ist für den Schaltbefehl eine »Tolerans« von 25 \Lsec, vermindert um die Verzögerungszeit — also z. B. 10 bzw. 15 [Lsec - gegeben.

Tritt innerhalb dieser Zeit kein Rückflankensignal von N ■ G auf, so erfolgt keine Parallelschaltung, der Zähler zählt über_den Nullpunkt hinaus und wird bei Beendigung von N ■ G nach einer Verzögerungszeit auf Null zurückgestellt, die gleich der schon erwähnten Verzögerung zuzüglich einer durch einen zweiten monostabiien Multivibrator MS 2 gelieferten und in derselben Größenordnung liegenden Verzögerung ist. Bei Abgabe eines Parallelschaltbefehls bleibt der Zähler wohl auf »Null« stehen, erhält aber über die zweite Verzögerungsschaltung trotzdem noch ein Rückstellsignal, was in gewissen Grenzfällen, in denen der Zähler so »irrtümlich« noch einen Schritt weiterläuft, von Nutzen sein kann.

Die mit PC bezeichneten vertikale, gestrichelte Linie in Fig.2 gibt die Phasenübereinstimmung an. Die Fig.3 zeigt ein Gesamt-Blockschema des Parallelschaltgerätes mit Schlupfbegrenzung gemäß Fig. 1, Vor-Rückwärts-Zähler (VRZ), Logik-Schaltkreisen und einem Schlupf-Oszillator F» von dem durch Frequenzteilung (einstellbarer Zähler Z) die langsame Frequenz f_w für die Winkelmessung abgeleitet wird. Es sei nochmals darauf hingewiesen, daß bei der Schlupfmessung mit dem hier gezeigten Verfahren ein Parallelschaltbefehl nur abgegeben wird, wenn beirn_zweiten Zählvorgang (während der Dauer des Signals N ■ ü) die Nullstellung des Vor-Rückwärts-Zählers durchlaufen wird. Das bei der »0«-Decodierung abgegebene Signal wird daher zusammen mit der über ein entsprechendes UND-Tor &2 gebildeten Spannung N - Cr einem weiteren UND-Tor &o zugeführt, dessen Ausgang das Flip-Flop FF »setzt«. Nur bei Vorhandensein des Ausgangssignals dieses gesetzten Flip-Flops (das im übrigen auch für die Schlupfbegrenzung dient) wird über das UN D-Tor &_s der Schaltbefehl ausgelöst.

Die übrigen Einheiten und Schaltkreise sind im wesentlichen schon beschrieben worden. Das besagte UND-Tor &2 steuert über seinen Ausgang auch über die Zählrichtung des Zählers VRZ, und zwar im gezeigten Beispiel in Vorwärts-Richtung. Dementsprechend ist der Rückwärts-Steuereingang r von VKZ mit dem Ausgang eines ODER-Tores V, verbunden, das eingangsseitig entweder die Spannung N ■ G oder die Spannung N ■ G empfängt; dies bedeutet (s. o.), daß der Zähler während des ersten Zählvorganges für die Schlupfmessung sowie auch während des Zählvorganges für die Winkelmessung in Rückwärtsrichtung zählt.

Der Impuls-(Zähl-)Eingang Imp von VRZist mit dem Ausgang eines ODER-Tores V₂ verbunden; dieses liefert Zählimpulse bei Vorliegen einer von drei logischen Bedingungen, die weiter oben beschrieben wurden und aus den Schaltkreisen der F i g. 3 unmittelbar ersichtlich sind. Es sind dies, in schaltalgebraischer Form ausgedrückt, die Bedingungen

A_s · N · G,

A₅ ■ N · G oder

A_w ■ N · H,

wobei A₅ bzw. A_w den logischen Pegel der von den beiden Impulsquellen F» F_w abgegebenen Zählimpulse bedeuten.

Über die Funktion der monostabilen Multivibratoren MS ist weiter oben schon gesprochen worden.

Das soweit beschriebene Parallelschaltgerät führt die Aufgabe aus, einen Schaltbefehl zur Parallelschaltung von zwei Anlageteilen dann auszulösen, wenn der Schlupf unter einer oberen Grenze s_max liegt. Gemäß einem weiteren Erfindungsmerkmal soll bei Überschreitung dieser Grenze, aber auch nach Außerdientstellung des Parallelschaltgerätes infolge Erreichens der Phasenübereinstimmung (s. o.) auf Frequenzangleichung umgeschaltet werden. Dazu soll erfindungsgemäß wieder derselbe Vor-Rückwärts-Zähler verwendet werden, der zur Schlupf- und Winkelmessung dient Je nach Größe und Richtung des Schlupfes soii eine Zähiereinsteiiung erfolgen, die dann durch Zurückzahlen des Zählers mittels Zuführung von Zählimpulsen geeigneter (vorzugsweise niedriger) Frequenz bis zum Erreichen des Zählstandes »Null« ein bestimmtes, der Größe der Frequenzdifferenz (des Schlupfes) proportionales Zeitintervall abmißt, während dessen z. B. auf die Drehzahl des Generators zur Erzeugung der Spannung G ein Frequenzangleichungsbefehl entsprechender Dauer einwirkt und die Drehzahl in der Richtung auf Frequenzangleichung beeinflußt Bei Erreichen der Schlupfgrenze (s_max, s. o.) wird wieder das Parallelschaltgerät entsperrt

Die Kombination des Parallelschaltgerätes mit der Frequenzangleichungseinrichtung wird im folgenden als »Synchronisiergerät« bezeichnet

Zur Bestimmung der Schlupfrichtung kann man eine feste Flanke, z.B. die abfallende Rückflanke der Netzspannung (N) mit der vom parallelzuschaltenden Generator gelieferten Spannung Gin Beziehung setzen. Das Impulsdiagramm der Fig.4 zeigt neben der Signal-Wellenform der Netzspannung N zwei mögliche Wellenformen der Spannung G; und zwar eine für »zu langsame« Frequenz von G(ZL) und eine für »zu

schnelle« Frequenz (ZS). Vor der Phasenübereinstimmung (durch PC angedeutet) fällt, wie aus F i g. 4 ersichtlich, die Rückflanke der Spannung N bei »zu langsamer« Spannung G stets mit G zusammen, bei »zu schnellem« C jedoch mit G, während nach der Phasenübereinstimmung diese Verhältnisse sich umkehren.

Man kann also (s. F i g. 5) die Schlupfrichtung mittels eines Flip-Flops, zweier entsprechend den soeben angeführten logischen Bedingungen ausgelegten NAND-Tore, eines Negationsgliedes im Eingang des einen NAND-Tores und eines monostabilen Multivibrators MS für die Impulsformung der N-Rückflanke eindeutig bestimmen.

Dazu wird der direkte oder der komplementäre Ausgang des Λ-Flip-Flops (also das /4-Signal bzw. ^-Signal) mit einem von einem weiteren ß-Flip-Flop (F i g. 6) gelieferten B-Signal bzw. B-Signal kombiniert, welches angibt, ob man sich vor oder nach der Phasenübereinstimmung befindet. Das B-Signal gewinnt man durch logische Kombination der verzögerten Rückflanke von N ■ G mit N ■ G bzw. der verzögerten Rückflanke von N ■ G mit N ■ G. Wie nämlich aus F i g. 2 ersichtlich fällt vor der Phasenübereinstimmung (durch PC angedeutet) die Rückflanke von N ■ G mit der Vorderflanke von N ■ G zusammen, nach der Phasen-Übereinstimmung ist es umgekehrt, und es koinzidiert die Vorderflanke von N ■ G mit der Rückflanke von N ■ G.

Die F i g. 6 zeigt schematisch eine Schaltung, bei der das B-Flip-Flop je nachdem, ob man sich vor oder nach der Phasenübereinstimmung befindet, an dem direkten (B) oder dem komplementären (B) Ausgang ein Signal abgibt. Kombiniert man diese Signale in der in F i g. 7 wiedergegebenen Weise mit den Λ-Signalen, so ist je nach Schlupfrichtung einer der ausgänge C oder Ü markiert, (Fig.7). Ist der Ausgang C markiert, so bedeutet dies, daß die Frequenz der Spannung G zu hoch ist und die Frequenzangleichung somit durch Drehzahlverlangsamung des Generators mit der Spannung G verwirklicht werden muß. Umgekehrtes gilt für den Fall, daß der Ausgang Cmarkiert ist.

Der Vor-Rückwärts-Zähler VRZ wird nach der Phasenübereinstimmung nicht mehr für die Auslösung des Parallelschaltbefehls verwendet Wie oben bereits bemerkt wurde, wird dieser Zähler erfindungsgemäß in diesen Zeitabschnitten in der Weise eingesetzt, daß er nach Maßgabe des Schlupfwertes Zeitintervalle abzählt, während derer ein Frequenzangleichungsbefehl auf den Drehzahlsteuerungs-Servomotor des Generators G einwirkt.

Nach der Phasenübereinstimmung (s. F i g. 2) kehrt sich die Schlupfrichtung um, so daß der Zähler VRZ mittels der beiden ersten Zählvorgänge einen negativen Schlupfwert bestimmt Die Winkelmessung entfällt durch Sperrung der ip-Impulse nach der Phasenübereinstimmung. Nach erfolgter Schlupfmessung (also bei Auftreten der Spannung N ■ G, s. F i g. 2, rechter Teil, nach durch PC angedeuteter Phasenübereinstimmung wird der Frequenzangleichungsbefehl abgegeben. Die Dauer dieses Befehls wird nun durch den Zähler bestimmt und ist, da dieser Zähler jeweils den (negativen) Schlupfwert speichert, dem Frequenzschlupf direkt proportional.

Da überdies auchdie Richtung des Schlupfes festliegt (Ausgang C bzw. C markiert, s. o.) kann der Angleichungsbefehl auch in der entsprechenden Richtung abgegeben werden, d.h. es wird der Servomotor für »schneller« bzw. »langsamer« während des schlupfproportionalen Zeitintervalls betätigt (5= schnell bzw. L= langsam bei den Ausgängen Cbzw. Cin F i g. 7).
Beim Erscheinen des Spannungswertes N · G

■> (F i g. 2) zählt der Zähler mit tiefen Frequenzen (z. B. 100 Hz, 50 Hz, 25 Hz) zugeführte Impulse, ausgehend von seinem schlupfabhängigen Zählzustand in Richtung auf die Stellung »Null«. Gleichzeitig wird der Frequenzangleichungsbefehl ausgelöst und für die Dauer des

ίο Zählvorganges je nach Schlupf richtung am Ausgang C oder C abgegeben so daß er auf den entsprechenden Servomotor (»schneller« oder »langsamer«) einwirken kann.

Während der Dauer des Frequenzangleichungsbefehls werden der P'arallelschaltbefehl, der Rückstellbefehl für den VRZ und die Steuersignale für das Rückwärtszählen, das Schlupfzählen und das Winkelzählen gesperrt, während der Zähleingang für die Impulse tiefer Frequenz (z. B. 50 Hz) freigegeben wird.

Das Blockschema des gesamten digitalen Synchronisiergerätes (Parallelschaltgerät und Frequenzangleichung) ist in F i g. 8 wiedergegeben.

Die dem Schlupfwert proportionale Dauer des Frequenzangleichungsbefehls kann natürlich auch die Dauer einer Schlupfperiode erreichen oder über sie hinausgehen. In diesem Fall wird ein Dauerbefehl abgegeben.

Die bei der erfiindungsgemäßen Anordnung angewandte Methode der Schlupfbestimmung durch Differenzzählung kann naturgemäß auch zur direkten Schlupfmessung dienen. Man braucht dazu nur den Zählerstand des Vor-Rückwärts-Zählers nach dem zweiten Zählvorgang (N- G)'m irgendeinem gewünschten Zeitpunkt in einen HilfsSpeicher umzuspeichern.

Dieser Speicher enthält dann den Schlupfwert in Gestalt eines binären Dualcodes. Durch Decodierung (bzw. Digital-Analog-Umsetzung) ist eine dezimale (bzw. analoge) Anzeige möglich. Durch Ausgabe des C-Signals in den Hilfsspeicher ist dabei überdies auch die Anzeige der Schlupfrichtung möglich.

Ein Analogsignal für den Schlupf kann auf die soeben beschriebene Weise auch laufend gewonnen und direkt — je nach Markierung des Ausganges A bzw. Ä — zum Drehzahl-Sollwert addiert bzw. von diesem subtrahiert werden.

Andererseits kann die obenbeschriebene Methode der schlupfabhängigen Frequenzangleichung auch unabhängig von den für die Parallelschaltung von Anlageteilen dienenden Maßnahmen Verwendung finden; es ist auch eine Benutzung dieses Synchronisierverfahrens auf anderen Gebieten möglich (z. B. Fernmeldetechnik).

Beim Synchronisiervorgang kann sich folgende Situation ergeben:

beide Anlageteile (Netz und Generator) können eine besonders hohe Frequenzstabilität aufweisen. Wenn in diesem Fall beide Systeme mit gleicher Drehzahl laufen, jedoch in ihrer Phasenlage nicht übereinstimmen, so kann diess Situation ziemlich lange anhalten, da die Frequenzangleichung wegen der Frequenzgleichheit keine Befehle liefert

Zwecks Erzielung einer schnellen Synchronisation in allen Fällen ist deshalb eine zusätzliche Phasenangleichung zweckmäßig.

Zur Verwirklichung dieser Phasenangleichung dient zunächst das Kriterium S=O; d.h. es wird wenn der Vor-Rückwärts-Zähler VRZ am Ende der Schlupfmessung (Rückflanke von N · G) den Zählstand »Null«

erreicht hat, ein Geschwindigkeits-Regelungsbefehl abgegeben. Damit dieser Befehl in der Richtung »Verminderung der Phasenabweichung« wirksam wird, wird er mit dem ß-Signa! kombiniert, so daß man je nachdem, ob man sich diesseits oder jenseits der Phasenübereinstimmung befindet, verschiedene Signalpegel erhält
Die Dauer des Befehls kann bestimmt werden durch:

a) einen Impuls von minimaler Dauer (z. B. Auslösung von Relais mit einer Zeitverzögerung von ca. 50-100 ms),

b) die »Totzeit« des Geschwindigkeitsreglers: tatsächlich wird der Angleichungsbefehl in dem Zeitpunkt, wenn ein Frequenzschlupf neuerlich erscheint, automatisch gesperrt

Bei dem soeben beschriebenen Verfahren wird zwecks Phasenabgleich praktisch die Frequenz geändert; es wird somit bei der Parallelschaltung der Phasengleichheit vor der Frequenzgleichheit der Vorzug eingeräumt. Dies dürfte den praktischen Erfordernissen in den meisten Fällen genügen, da nach der Parallelschaltung ohnehin ein Frequenzausgleich bei den beiden Anlageteilen stattfindet (Beschleunigung des einen Partners und Abbremsen des anderen Partners).

Bei erhöhten Anforderungen an das Parallelschaltgerät würde man naturgemäß den Idealfall bevorzugen, bei welchem nicht nur die Phase, sondern auch die Frequenz im Zeitpunkt des Parallelschaltbefehls übereinstimmt. Dies kann folgendermaßen erzielt werden:

Es wird ein Geschwindigkeits-Regelungsbefehl kon stanter Dauer im erforderlichen Sinn abgegeben. Diese Befehl verändert kurzzeitig die Frequenz und somi auch die Phase. Nach einer gewissen Verzögerungszel· während der infolge der Frequenzungleichheit ein. stetige Phasenänderung erfolgt, wird die ursprünglich Frequenz durch Zuführung eines Befehls derselbe: Dauer, aber in umgekehrter Richtung, wiederherge stellt, so daß wieder Frequenzgleichheit besteht

so Hierbei wird die Phase insgesamt in drei Etappei verändert; und zwar erstens in der gewünschte: Richtung bei der stetigen Frequenzänderung währen< des ersten Befehls, sodann nochmals in der gewünschte: Richtung während der konstanten Frequenzabweichunj

is in der Pause (Verzögerungszeit) zwischen den beidei Befehlen und schließlich in der umgekehrten Richtunj bei der stetigen Frequenzänderung zur ursprüngliche] Frequenz während des zweiten Befehls. Die Phasenän derungen in der ersten und dritten Etappe heben siel

2n auf, es bleibt jedoch per saldo eine »Netto«-Phasenver Schiebung, die während der zweiten Etappe erzielt wird.

Diese Lösung erfordert einigen zusätzlichen Schal

tungsaufwand, hat aber den Vorteil, daß ein aktivei Energieaustausch nach der Parallelschaltung verhinder

2Ί wird.

In F i g. 8 sind die der Phasenangleichung dienender Schaltungseinheiten (in der Figur rechts oben) summa risch mit PA bezeichnet und gestrichelt ausgeführt während die Schaltungseinheiten zur Verwirklichuni

sn der Frequenzangleichung (in der F i g. 8 weiter unten zusammenfassend die Bezeichnung PA tragen.

Hierzu 5 Blau Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Parallelschaltung von Anlageteilen mit gleichzeitiger Messung des Frequenzschlupfes, bei dem die Frequenzen (Phasenwinkel) der durch die parallelzuschaltenden Anlageteile gelieferten Wechselspannungen verglichen werden und bei dem je nach der Größe der Frequenz-(Phasen-)Differenz beider Anlageteile eine Frequenzangleiübungseinrichtung betätigt oder ein Schaltbefehl zum Parallelschalten ausgelöst wird und die Spannungen durch Amplitudenbegrenzung in eine Rechteckform mit zwei möglichen Pegeln umgewandelt und einer Phasenvergleichseinrichtung is zugeführt werden,

gekennzeichnet durch die Verwendung eines Vor-Rückwärts-Zählers (VRZ), der die Phasenunterschiede der ihm von den Ausgangswandlern der parallelzuschaltenden Anlageteile zugeführten Rechteckspannungen in an sich bekannter Weise durch Zählung von Impulsen von einer im Vergleich zu den parallelzuschaltenden Spannungen hochfrequenten Impulsquelle in diesen Phasenunterschieden proportionale digitale Größen umsetzt und spei- 2s chert,

durch die Verwendung von Logikschaltkreisen (&\... &t, Fig.3), die bei Auftreten verschiedener Kombinationen der beiden Pegel der Rechteckspannungen (Netzspannung N, Generatorspannung G) den Zähler in charakteristischer Weise steuern, wobei das Auftreten einer ersten logischen Kombination (z. B. N ■ G) der Spannungspegel einen für die Dauer dieser Kombination fortgesetzten Zählvorgang in einer bestimmten Richtung auslöst, das Auftreten__einer zweiten logischen Kombination (z. B. N ■ G) der Spannungspegel einen Zählvorgang in umgekehrter Richtung in der Weise startet, daß der resultierende Zählerstand der Frequenzdifferenz und somit dem Schlupf entspricht, und das Auftreten einer dritten logischen Kombination (z. B. N-G) einen neuerlichen Zählvorgang in Richtung auf die Nullstellung des Zählers auslöst und diese Kombination (N ■ G) so gewählt ist, daß ihre Dauer und somit die durch sie bewirkte Änderung des Zählstandes der tatsächlichen Phasendifferenz zwischen den Rechteckspannungen entspricht,
und durch Abgabe des Parallelschaltbefehls durch den Zähler nur dann, wenn er nach dem letzten Zählvorgang die Stellung »Null« erreicht hat, d. h. also, wenn der Phasen-Voreilwinkel und der Frequenzschlupf sich gegenseitig kompensieren.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die' Logik-Schaltkreise ein erstes UND-Tor (&u Fig.3), ein zweites UND-Tor (A₂) und ein drittes UND-Tor (&s) umfassen, daß das erste UND-Torr (&\) mit seinen Eingängen direkt und das zweite UND-Tor (&ϊ) mit seinen Eingängen über Negationsglieder mit den Ausgangswandlern der parallelzuschaltenden Anlageteile verbunden ist, daß das dritte UND-Tor (&i) mit seinem ersten Eingang dirkt mit dem einen Ausgangswandler und mit seinem zweiten Eingang über ein Negationsglied mit dem anderen Ausgangswandler verbunden ist und daß die Ausgänge des ersten und dritten UND-Tores mit den beiden Eingängen eines ersten ODER-Tores

I y\) VcfuuIiucPi Sinu, u€5S€ii /-luSgaHg aüt uCn

Steuereingang des Vor-Rückwärts-Zählers (VRZ) für die eine Zählrichtung (z.B. »rückwärts«, »n<, Fig.3) geführt ist, während der Ausgang des zweiten UND-Tores (A₂) direkt mit dem Steuereingang des Vor-Rückwärts-Zählers (VRZ) für die andere Zählrichtung (z.B. »vorwärts«, »v«, Fig.3) verbunden ist

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zählimpulse für den ersten und den zweiten Zählvorgang von einer ersten Impulsquelle (Fs) und die Zählimpulse für den dritten Zählvorgang von einer zweiten Impulsquelle (F_w) geliefert werden, deren Frequenz (f_w) gegenüber der Frequenz (f_s) der ersten Quelle niedriger ist

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet, daß der Zählimpulseingang des Vor-Rückwärts-Zählers (VRZ) mit dem Ausgang eines zweiten ODER-Tores (V2, Fig.3) mit 3 Eingängen verbunden ist und jeder der 3 Eingänge dieses ODER-Tores auf den Ausgang je eines UND-Tores (&*, &% At) geführt ist wobei jedes dieser UND-Tore seinerseits drei Eingänge besitzt und diese Eingänge mit den Ausgangswandlern für die Rechteckspannungen (N und G) der parallelzuschaltenden Anlageteile sowie mit den Ausgängen der die Zählinipulse mit den beiden verschiedenen Frequenzen (f, bzw. f_w) liefernden beiden Impulsquellen (F_s und F_w) unter Zuhilfenahme von Negationsgliedern so verbunden sind, daß für die Ausgänge der drei UND-Tore (A4, As und &₆) logische Kombinationen gelten, die schaltalgebraisch durch die Bedingungen

A₁-N-G, A_s-N G

A_w-N- G

ausgedrückt werden können, wobei A₅ bzw. A_w den logischen Pegel der von den beiden Impulsquellen (F₅; F_w) abgegebenen Zählimpulsen bedeuten.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Impulsquelle ein Oszillator (F_s) mit einer ersten Frequnez (f_s) und die zweite Impulsquelle (F_w) ein voreinstellbarer Zähler (Z) ist, dessen Zähleingang mit dem Oszillator verbunden ist und dessen Zählstufen mit einer Decodierschaltung für den voreingestellten Zählstand in der Weise verbunden sind, daß bei Erreichen des voreingestellten Zählstandes am Ausgang der Decodierschaltung Impulse mit einer zweiten Frequenz (f_w) abgegeben werden, so daß das Verhältnis der Frequenz (f_w und Z₁) durch die Voreinstellung des Zählers (^bestimmt wird.

6. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß der Parallelschaltbefehl nur ausgelöst wird, wenn der Vor-Rückwärts-Zähler (VRZ) nach dem zweiten Zählvorgang einen Zählstand speichert, der einen beliebig voreingestellten Maximalwert (Schlupfgrenze) nicht überschreitet

7. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 6, dadurch gekennzeichnet, daß die Sperrung des Parallelschaltbefehls mittels eines Flip-Flops (FF, Fig.3) und einer Decodierschaltung in der Weise erfolgt, daß bei Decodierung des Grenzschlupf-Zählstandes durch die Decodierschaltung dem Flip-Flop ein Zurückstellsignal zugeführt wird und der komplementäre .AuS⁴¹Sn¹* des FIi¹^-FIo¹¹S ^FF^ auf einen Εϊη^σαησ ^t

UND-Tore (&_s) geschaltet ist, der an seinem Ausgang den Schaltbefehl abgibt, so daß bei Decodierung des Grenzschlupf-Zählstandes dieses UND-Tor (&s) gesperrt ist

8. Verfahren nach Anspruch 1 oder 3 bis 6, dadurch gekennzeichnet, daß ein Parallelschaltbefehl nur dann ausgelöst wird, wenn beim zweiten Zählvorgang die Nullstellung des Vor-Rückwärts-Zählers (VR^fdecodiert wird.

9. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 8 unter Verwendung der Schaltungsanordnung nach Anspruch 7, gekennzeichnet durch eine Deccdierschaltung für den Zählstand »Null« des Vor-Rückwärts-Zählers (VRZ) und eine Verbindung des Ausgangs der Decodier-Schaltung für »0« mit dem Setzeingang des Flip-Flops (FF, Fig.3) in der Weise, daß der Komplementärausgang des gesetzten Flip-Flops (FF) das UND-Tor (8c_s) öffnet, an dessen Ausgang der Parallelschaltbefehl erscheint

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß der Setzeingang des Flip-Flops (FF) mit der Decodierschaltung für »0« über ein weiteres UND-Tor (&o) in der Weise verbunden ist, daß dieses UND-Tor (&o) eingangsseitig einerseits auf den Ausgang der Decodierschaltung und andererseits auf den Ausgang ces zweiten UND-Tores (A₂) geschaltet ist, das die logische Kombination z. B. N ·Ό liefert, während welcher der zweite Zählvorgang erfolgt, so daß für das Setzen des Flip-Flops (FF) nur der während des zweiten Zählvorganges decodierte Zählstand »Null« maßgebend ist.

11. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 3,6 und 8, dadurch gekennzeichnet, daß das UND-Tor (&_s; Fig. 1) für den Parallelschaltbefehl mit seinem einen Eingang mit dem Ausgang der Decodierschaltung für die Stellung »Null« des Vor-Rückwärts-Zählers verbunden ist und sein anderer Eingang über einen monostabilen Multivibrator (MS 1) auf den Ausgang desjenigen UND-Tores (&r, F i g. 1 bzw. A₃, F i g. 3) geschaltet ist, der die dritte logische Kombination (N · GJbildet.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß der monostabile Multivibrator (MSi) das Rückflank-Signal der dritten logischen Kombination (N ■ G) zugleich verzögert.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Ausgang des monostabilen Multivibrators (MS 1) auf den Eingang eines weiteren monostabilen Multivibrators (MS 2) geschaltet ist, der ausgangsseitig mit dem Rückstell-Eingang des Vor-Rückwärts-Zählers (VRT) verbun- den ist, so daß dieser Zähler mit einer durch die Zeitkonstante des weiteren monostabilen Multivibrators (MS 2) definierten Zeitverzögerung nach Abklingen der Rückflanke der dritten logischen Kombination (FJ ■ G) auf die Stellung »Null« zurückgestellt wird.

14. Verfahren nach Anspruch 6 oder 8, dadurch gekennzeichnet, daß zwecks Durchführung der Frequenzangleichung in den Zeitabschnitten, in welchen der Parallelschaltbefehl nicht ausgelöst werden kann, die Schlupfgröße in der beschriebenen Weise mittels des Vor-Rückwärts-Zählers (VRZ) und der UND-Tors für die beiden ?rcti»n in

Kombinationen (N ■ G und N ■ G) ermittelt wird und weitere Logik-Schaltkreise (Fig.5, 6, 7) vorgesehen sind, die aus den von den Ausganswandlern der parallelzuschaltenden Anlageteile gelieferten Rechteckspannungen (N und G) die Schlupf richtung ermitteln und je nach dieser Schlupfrichtung (d.h. je nachdem, ob die Frequenz des einen Anlageteils kleiner oder größer ist als die Frequenz des anderen Anlageteils) einen von zwei Ausgängen (C, Q F i g. 7) markieren, daß bei Frequenzangleichung der dritte Zählvorgang mit einer niedrigen Impulsfrequenz erfolgt und bei Erreichen des Zählstandes »Null« des Vor-Rückwärts-Zählers gestoppt wird und daß während dieses Zählvorganges (d.h. also während einer dem gemessenen Schlupfwert proportionalen Zeit) ein Frequenzangleichungsbefehl abgegeben wird, der je nach der Markierung eines der beiden Ausgänge die Drehzahl-Servomotoren für »schneller« und »langsamer« des in seiner Frequenz anzugleichenden Anlageteiles beeinflußt

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß im Falle der Frequenzgleichheit, d.h. also bei Vorliegen der Bedingung s=0 (s=Schlupf), welches Kriterium durch ein Erreichen des Zählstandes »Null« des Vor-Rückwärts-Zählers (VRZ) um Ende des zweiten Zählvorganges gegeben ist, infolge der Koinzidenz des decodierten Zählstandes »Null« und für die Beendigung des zweiten Zählvorganges maßgebenden Signals (Rückflanke von N ■ G) ein Befehl abgegeben wird, der eine Phasenangleichung in der Weise einleitet, daß die Geschwindigkeit des einen Anlageteiles während einer gewissen Zeitdauer je nach dem durch die besagten Logik-Schaltkreise (F i g. 5, 6, 7) ermittelten Vorzeichen der Phasenabweichung im Sinne einer Verminderung dieser Phasenabweichung verändert wird.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Dauer des Befehls durch ein Zeitglied (z. B. Relais) mit einer definierten Verzögerung bestimmt wird.

17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Dauer des Befehls durch die »Totzeit« des Geschwindigkeitsreglers in dem Sinne vorgegeben wird, daß der Phasenangleichsbefehl in dem Zeitpunkt, wenn ein Frequenzschlupf neuerlich erscheint, automatisch gesperrt wird.

18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Geschwindigkeits-Regelungsbefehl konstante Dauer hat, daß nach Beendigung dieses Befehls während eines ebenfalls definierten Zeitintervalls durch Jie Frequenzungleichheit der beiden Anlageteile eine stetige Phasenangleichung im gewünschten Sinn bewirkt wird und daß nach Beendigung, dieses Zeitintervalls die Frequenzgleichheit durch eine;i neuerlichen Geschwindigkeits-Regelungsbefehl derselben Dauer wie der erste Befehl, jedoch in umgekehrter Richtung, wiederhergestellt wird.