DE1564530B1 - Verfahren zur herstellung von gleichrichtersaeulen - Google Patents

Verfahren zur herstellung von gleichrichtersaeulen

Info

Publication number
DE1564530B1
DE1564530B1 DE19661564530 DE1564530A DE1564530B1 DE 1564530 B1 DE1564530 B1 DE 1564530B1 DE 19661564530 DE19661564530 DE 19661564530 DE 1564530 A DE1564530 A DE 1564530A DE 1564530 B1 DE1564530 B1 DE 1564530B1
Authority
DE
Germany
Prior art keywords
columns
rectifier
insulating material
another
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19661564530
Other languages
English (en)
Inventor
Alfred Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1564530B1 publication Critical patent/DE1564530B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

1 2
Die Erfindung betrifft ein Verfahren zur Herstel- durch die untere Trägerscheibe aufgelöst wird, und lung von Gleichrichtersäulen mit mehreren auf- daß schließlich die einzelnen Gleichrichtersäulen einandergestapelten kontaktierten Halbleitergleich- durch innerhalb des zweiten Isoliermaterials verrichterelementen, deren seitlich an die Oberfläche laufende Schnitte voneinander getrennt werden, tretende PN-Übergänge durch eine elektrisch isolie- 5 Das erfindungsgemäße Verfahren bringt wesentrende Oxidschicht und eine zweite, auf die Oxid- liehe Vereinfachungen bei der Herstellung der Gleichschicht aufgebrachte Schicht aus einem anderen richtersäulen und führt außerdem zu einem beson-Isoliermaterial, insbesondere Glas, gegen äußere Ein- deren Schutz der Gleichrichtersäulen gegen Überflüsse geschützt sind. lastung. Es macht sich die aus der Mesa-Technik Es ist bei einzelnen Halbleitergleichrichterelemen- io bekannten Verfahren in neuartiger Weise für das ten bekannt, die am Rand des Halbleiterkristalls Zusammenfügen der einzelnen Gleichrichterelemente heraustretenden PN-Übergänge gegen die Atmo- zu Säulen zunutze und erzielt durch die für die Passisphäre abzuschirmen, um Verschlechterungen der vierung dieser Säulen angewandte Technik eme aus-Gleichrichtereigenschaften durch Ablagerungen und gezeichnete Hochspannungsfestigkeit und Sperr-Überbrückungen am PN-Übergang zu verhindern. 15 Stromfestigkeit. Das die Oxidschicht umgebende So hat man zwischen den Kontaktplatten, zwischen Isoliermaterial dient gleichzeitig der elektrischen Isoweichen der Halbleiterkristall angeordnet ist, einen lierung und dem mechanischen Schutz, so daß die den Kristall umgebenden Glasring angeordnet, der Gefahr von Beschädigungen bei der Herstellung weitden innerhalb befindlichen Halbleiterkristall gegen gehend vermieden wird und die Ausschußrate daher atmosphärische Einflüsse schützen soll. In ähnlicher 20 klein bleibt.
Weise hat man den zwischen den Kontaktstücken Weitere Ausgestaltungen der Erfindung ergeben
befindlichen Halbleiterkristall mit einer schützenden sich aus den Patentansprüchen 2 bis 4. Die Erfindung Lackschicht umgeben, welche teilweise die Anschluß- ist im folgenden an Hand der Zeichnungen im einstücke überdeckt und den Kristall hermetisch ab- zelnen erläutert. Es zeigt schließt. Ferner ist es bekannt, den Rand des Halb- 25 F i g. 1 eine fragmentarische Vorderansicht einer leiterkristalls durch eme schützende Oxidschicht ab- Scheibe aus Halbleitermaterial, wie sie in dem erfinzudecken, die durch eine zusätzliche Glasschicht dungsgemäßen Verfahren zur Herstellung passivierter verstärkt wird. Einzelne Gleichrichterelemente der Gleichrichtersäulen verwendet wird, vorbeschriebenen Art lassen sich zu Gleichrichter- F i g. 2 eine fragmentarische Ansicht der Scheibe
säulen zusammensetzen, indem sie in eine rohr- 30 nach F i g. 1 unter Veranschaulichung eines Verfahförmige Umhüllung eingeschoben werden und mit rensschrittes bei der Herstellung der Scheibe, ihren Kontaktstücken aneinander bzw. an den End- Fig. 3 eine fragmentarische Schnittdarstellung
kontakten anliegen. Die rohrförmige Umhüllung kann eines Teils eines Induktionsofens, wobei in auseinbekannterweise auch als Kunststoffumgießung der zu andergezogener Darstellung eine Anzahl von Scheieiner Gleiehrichtersäule verlöteten Elemente vorge- 35 ben in einem Verfahrensschritt bei der Herstellung sehen werden. des Bauelementes gezeigt sind,
Die Aufgabe der Erfindung besteht in der Verein- F i g. 4 eine fragmentarische Vorderansicht einer
fachung des Herstellungsverfahrens für Halbleiter- Anzahl von zu einem Stapel zusammengefügten gleichrichtersäulen mit wirksam geschützten PN- Scheiben, wobei die gestrichelten Linien die vorzu-Übergängen der einzelnen Gleichrichterelemente. 40 nehmenden Einschnitte andeuten, Derartige Gleichrichtersäulen werden insbesondere in Fig. 5 eine fragmentarische Grundrißansicht des
Fernsehempfängern für die Hochspannungsversor- in Fig. 4 gezeigten Stapels nach der Herstellung der gung, Strahlfokussierung und zu Dämpfungszwecken Mesa-Anordnungen,
benötigt. Das Herstellungsverfahren für derartige F i g. 6 eme fragmentarische Schnittdarstellung des
Gleichrichtersäulen soll sich besonders für Groß- 45 in F i g. 4 gezeigten Stapels entlang der Linie 6-6 Serienherstellungen eignen und eine preiswertere nach dem Anbringen der Einschnitte entlang der Fertigung der Gleichrichtersäulen ermöglichen. gestrichelten Linien in F i g. 4,
Diese Aufgabe wird bei einem Verfahren der ein- F i g. 7 und 8 fragmentarische Schnittdarstellungen
gangs erwähnten Art erfindungsgemäß dadurch ge- ähnlich wie in F i g. 6, wobei verschiedene Schritte löst, daß zwischen einer unteren und einer oberen 50 des vorliegenden Verfahrens veranschaulicht sind Trägerscheibe aus stark dotiertem Halbleitermaterial und
des N+- bzw. P+-Leitungstyps mehrere, an minde- F i g. 9 eine Schnittdarstellung einer Ausführungs-
stens einer Grundfläche mit einer Schicht aus elek- form der erfindungsgemäßen passivierten Gleichtrisch leitendem Material versehene Halbleiterschei- richtersäule.
ben mit einem zwischen den beiden Grundflächen 55 Fig. 1 zeigt einen Teil einer Scheibe 10 aus einverlaufenden PN-Übergang aufeinandergestapelt und kristallinem Halbleitermaterial, beispielsweise SiIimiteinander verbunden werden, daß der Stapel durch cium, Germanium oder Galliumarsenid. Die Scheibe mehrere quer zu den PN-Übergängen verlaufende, 10, die beispielsweise aus N-leitendem Silicium in den Stapel bis in die untere Trägerscheibe durch- einer Größe von ungefähr 6,45 cm2 und mit einer setzende Einschnitte in mehrere, durch die untere 60 Dicke von 0,1 bis 0,3 mm bestehen kann, hat eine Trägerscheibe noch verbundene Säulen unterteilt obere und eine untere Grundfläche 12 bzw. 14. Richwird, daß die Oberflächen der Säulen mit der Oxid- tungsangaben wie »obere« und »untere« sind hier schicht überzogen werden und die verbleibenden relativ zu verstehen und lediglich um des besseren Zwischenräume zwischen den Säulen mit dem zwei- Verständnisses willen, nicht jedoch im einzuschränten Isoliermaterial ausgefüllt werden, daß das Mate- 65 kenden Sinne gebraucht. Akzeptor- und Donatorrial der Trägerscheiben so weit entfernt wird, daß stoffe können durch die beiden Grundflächen 12 und die zu kontaktierenden Endflächen der Säulen frei 14 in die Scheibe 10, beispielsweise mittels irgendliegen und die Verbindung zwischen den Säulen eines bekannten Zweifachdiffusionsverfahrens, ein-
3 4
diffundiert werden, um in der Scheibe eine P-leitende sehen zwei Kohleplatten 32 und 34 (Fig. 3) ange-Zonelö und eine N+-leitende Zone 18 zu bilden. ordnet, und die beiden Enden des Paketes werden Dieses Zweifachdiffussionsverfahren kann in bekann- in den durch die Pfeile 36 und 38 angedeuteten Richter Weise so kontrolliert werden, daß die P-Zone 16 tungen mit Druck beaufschlagt, während durch den unter Bildung eines PN-Überganges 20 mit der f Induktionsofen 36 die Anordnung so stark erwärmt N-Zone 18 von der Grundfläche 12 aus bis in eine wird, daß die Leiterschichten 24 in die benachbarten Tiefe von ungefähr 0,05 mm reicht. Der PN-Über- Scheiben eindiffundieren, wodurch die benachbarten gang 20 ist ebenflächig ausgebildet und verläuft im Scheiben mechanisch und elektrisch zu einem maswesentlichen parallel zu den Scheiben-Grundflächen siven Block 30 zusammengefügt werden, wie in 12 und 14. Als Folge des Diffusionsvorganges kön- io Fig. 4 gezeigt. Wenn die Schichten 24 aus Chrom, nen die Grundflächen 12 und 14 eine verhältnismäßig Zirkon oder Titan bestehen, kann das Warmpressen hohe elektrische Leitfähigkeit, angedeutet durch die der zweifachdiffundierten Siliciumscheiben 10 sowie Symbole P+ und N+, haben. der Deckscheibe 23 und der Unterlagscheibe 22 bei
Statt der erwähnten Zweifachdiffusion kann man einer Temperatur von 900 bis 1400° C und einem sich zur Herstellung des PN-Überganges 20 auch 15 Druck von 14 bis 350 kg/cm2 und bei einer Behandeines Einfachdiffusionsverfahrens bedienen. So kann lungsdauer von 1 bis 30 Minuten erfolgen. Das man durch die Grundfläche 12 in die Scheibe 10, die Warmpressen soll vorzugsweise im Vakuum oder in z. B. aus N-Halbleitermaterial mit einem spezifischen einer neutralen oder reduzierenden Atmosphäre, bei-Widerstand von 25 bis 60 Ohmzentimetern besteht, spielsweise Argon oder Wasserstoff, erfolgen. Für einen P-leitenden Dotierungsstoff zwecks Bildung 20 Scheiben aus Germanium oder III-V-Halbleiterverdes PN-Überganges 20 eindiffundieren. Der PN- bindungen, wie Galliumarsenid, können niedrigere Übergang 20 kann auch auf einem N+-leitenden Temperaturen und Drücke angewendet werden.
Körper durch sukzessives epitaktisches Aufwachsen Nach dem Zusammenfügen des Blockes 30 werden von N-leitenden und P-leitenden Schichten in be- in diesem eine Anzahl von Mesa-Strukturen 40 herkannter Weise hergestellt werden. 25 gestellt, indem man im Block 30 eine Anzahl von
Mindestens eine Grundfläche der Scheibe 10, bei- Kerben oder Einschnitten 42 anbringt, wie in spielsweise die obere Fläche 12, wird mit einer F i g. 5, 6 und 7 gezeigt. Die Einschnitte 42 werden Schicht 24 aus einem elektrisch leitenden Material durch Einschneiden entlang der in F i g. 4 gezeigten wie Chrom, Germanium, Niobium, Palladium, Platin, gestrichelten Linien hergestellt. Jeder der Einschnitte Silber, Tantal, Titan, Zirkon, Silicium/Germanium- 30 42 durchsetzt die Deckscheibe 23 und die Scheiben Legierung oder einer Legierung der genannten Stoffe 10 vollständig und reicht teilweise in die Unterlagüberzogen. Die Leiterschicht 24 kann auf die Ober- scheibe 22 hinein, so daß eine Anzahl von im wesentfläche 12 durch Aufdampfen, Aufplattieren, Ein- liehen gleichartigen Mesa-Strukturen oder -anordtauchen der Scheibe 10 in ein feines Pulver des nungen 40 entstehen, wie in der Grandrißansicht Leiterstoffes oder Aufsprühen einer Suspension eines 35 nach Fig. 5 angedeutet. Die Einschnitte 42 im Block solchen Pulvers auf die Scheibe 10 oder durch An- 30 können beispielsweise durch chemisches oder bringen einer dünnen Metallfolie auf der Scheibe elektrolytisches Ätzen, Sandstrahlen, Sägen, Schleifen aufgebracht werden. Die Dicke der Leiterschicht 24 oder Ultraschallzerspannung (»cavitroning«) hergebeträgt vorzugsweise zwischen 1000 und 100 000 Ä. stellt werden. Obwohl die einzelnen Mesa-Strukturen
Mehrere derartige Scheiben 10 werden in einem 40 40 in der Zeichnung einen im wesentlichen quadrageschichteten Stapel oder Paket mit einer unteren tischen Querschnitt haben, sind in manchen Fällen Trägerscheibe 22 und einer oberen Trägerscheibe 23 Mesa-Strukturen 40 mit kreisförmigem Querschnitt angeordnet, wie in F i g. 3 in auseinandergezogener vorzuziehen, um die ungleichen elektrostatischen Darstellung gezeigt. Als Träger- oder Unterlag- Felder zu eliminieren, die unter bestimmten Vorausscheibe 22 dient vorzugsweise eine stark dotierte, 45 Setzungen sich in einer Mesa mit scharfeckigem entartete N+-leitende Scheibe aus dem gleichen Querschnitt aufbauen können. Mesa-Strukturen mit Halbleitermaterial wie die anderen Scheiben 10, so runder Querschnittsform können durch Ultraschalldaß die Wärmeausdehnungskoeffizienten der ein- bearbeitung ohne weiteres hergestellt werden,
zelnen Scheiben im wesentlichen die gleichen sind. Zwar ist es wünschenswert, in die Einschnitte 42 Für die obere Träger- bzw. Deckscheibe 23 verwen- 50 in der Wärme erweichtes Glas 46 (F i g. 7) einzudet man ein stark dotiertes, entartetes P+-leitendes pressen; da jedoch die meisten Gläser Verunreini-Halbleitermaterial, das ebenfalls im wesentlichen den gungen enthalten, die die PN-Übergänge 20 in den gleichen Wärmeausdehnungskoeffizienten hat wie die einzelnen Mesa-Strukturen 40 in Mitleidenschaft zie-Scheiben 10. Die obere Fläche 28 der Unterlag- hen können, wird die Oberfläche der Mesa-Strukturen scheibe 22 wird ähnlich wie die Scheiben 10 mit einer 55 40 zunächst mit einer Schicht 44 aus einem elektrisch Leiterschicht 24 überzogen. isolierenden Oxid, beispielsweise Siliciumdioxid
Das in F i g. 3 veranschaulichte Paket aus meh- überzogen. Das Aufbringen der Schicht 44 aus SiIi-
reren Scheiben 10, der Deckscheibe 23 und der ciumoxid auf die Oberfläche der Mesa-Strukturen 40
Unterlagscheibe 22 kann durch Warmpressen zu kann nach irgendeinem bekannten Verfahren, bei-
einem massiven Block 30 (F i g. 4) zusammengefügt 60 spielsweise durch unmittelbare Oxydation der SiIi-
werden. Dieser Verfahrensschritt kann in einem In- ciumscheiben 10, 22 und 23, durch Aufdampfen von
duktionsofen 26 (F i g. 3) durchgeführt werden. Die Siliciumdioxid oder Siliciumoxid, durch Zersetzung
einzelnen Scheiben des Paketes werden dabei so an- von Organosilanverbindungen in der Dampfphase
geordnet, daß ihre Leiterschicht 24 jeweils die be- oder durch Hydrolyse oder Oxydation von Silicium-
nachbarte Scheibe berührt, wobei die PN-Übergänge 65 halogeniden oder Siliciumhydriden erfolgen. Das
der einzelnen Scheiben 10 durch die entsprechenden Siliciumdioxid kann mit anderen Stoffen, beispiels-
Leiterschichten 24 elektrisch in Reihe geschaltet wer- weise Phosphorsilikat, Borsilikat oder Bleisilikat,
den. Die aufeinandergepackten Scheiben werden zwi- modifiziert sein, wenn die Scheibe 10 aus Gallium-
arsenid oder Germanium besteht. Die Dicke der Schicht 44 beträgt vorzugsweise zwischen 2000 und 10 000 Ä.
Nunmehr wird ein bis zum Erweichungspunkt erhitztes Isoliermaterial 46, beispielsweise Glas, in die Einschnitte 42 eingepreßt. Für das Erweichen des Glases 46 kann der in F i g. 3 gezeigte Induktionsofen 26 verwendet werden. Das Glas 46 und die Unterlagscheibe 22 werden unter Druck gesetzt, indem man eine Platte aus Glas 46 auf die obere Fläche der beschichteten Mesa-Strukturen 40 auflegt und die Anordnungen zwischen Kohleblöcken mit einem Druck von 14 bis 350 kg/cm2 verpreßt, wobei die Temperatur des Glases 46 ausreicht, um dieses zum Erweichen zu bringen. Obwohl das Einbringen des Glases 46 in die Einschnitte 42 ohne weiteres durch einen derartigen Warmpreßvorgang oder durch Absinkenlassen des Glases 46 um die Mesa-Strukturen 40 herum erfolgen kann, kann man sich auch anderer Methoden der Glasaufbringung, beispielsweise der Sedimentation, des Einschmelzens oder des Aufdampfens, bedienen.
Eine Reihe von Glasarten 46, die für die Verwendung in Verbindung mit Silicium-, Germanium- oder Galliumarsenid-Halbleitern gut geeignete Wärmeausdehnungseigenschaften haben, stehen auf dem Markt zur Verfügung.
Im allgemeinen sollten Gläser 46, die für die Verwendung im Zusammenhang mit der vorliegenden Erfindung in Frage kommen, einen verhältnismäßig hohen elektrischen Widerstand haben und frei von Chemikalien sein, die das Halbleitermaterial im nachteiligen Sinne dotieren können, und sie sollten außerdem im wesentlichen den gleichen Wärmeausdehnungskoeffizienten wie das betreffende Halbleitermaterial haben. Für Siliciumscheiben sind beispielsweise bestimmte bekannte Erdalkali-Aluminiumsilikatgläser sowie Lithium-Kaliumborsilikatglas geeignet.
Durch die Mesa-Strukturen 40 und das in den Einschnitten 42 zwischen den Mesa-Strukturen 40 befindliche abgekühlte Glas 46 wird ein Massivblock 50 gebildet, wie in F i g. 8 gezeigt. Die obere und die untere Fläche 52 bzw. 54 des Blockes 50 werden nunmehr gelappt, um das Halbleitermaterial auf der oberen und der unteren Seite der Mesa-Strukturen freizulegen. Und zwar werden die obere und die untere Fläche 52 bzw. 54 des Blockes 50 bis auf die Ebenen oder Niveaus 56 bzw. 58 heruntergeläppt, um parallele Endflächen 52 α und 54 a des P+-leitenden und des N+-leitenden Halbleitermaterials der Deckscheibe 23 bzw. der Unterlagscheibe 22 freizulegen.
Das Glas 46 zwischen den einzelnen getrennten Mesa-Strukturen 40 wird nunmehr, beispielsweise durch einen Schnitt entlang der Ebene 60 (F i g. 8), zerschnitten, um die einzelnen isolierten Mesa-Strukturen 40 voneinander zu trennen.
F i g. 9 zeigt im Querschnitt eine einzelne Mesa 40, die eine Gleichrichtersäule im Sinne der Erfindung bildet. Die zuvor geläppten Flächen 52 α und 54a der P+- und N+-Scheiben23 und 22, d.h. die beiden Enden der Gleichrichtersäule, werden nunmehr mit Schichten 62 bzw. 64 aus einem Metall wie Nickel stromlos plattiert und anschließend in schmelzflüssiges Lötmittel eingetaucht. An die Schichten 62 und 64 können ohne weiteres zwei Elektroden 66 bzw. 68 angebracht werden. Die Elektroden 66 und 68 können aus irgendeinem geeigneten elektrisch leitenden, metallischen Material, beispielsweise Kupfer oder Silber, bestehen und haben vorzugsweise die gleiche Querschnittsfläche wie die passivierte Mesa 40. Man kann für die Schichten 62 und 64 auch andere Metalle, Hartlötmittel oder Legierungen verwenden. Die mit Siliciumdioxid und Glas geschützte Gleichrichtersäule nach F i g. 9 kann zusätzlich noch dadurch passiviert werden, daß man Teile der Elektroden 66 und 68 sowie des Glases 46 mit einer Umkapselung 70 aus Isoliermaterial, beispielsweise einem Silikon oder Epoxidharz, abdeckt oder überzieht.
Im Betrieb kann die Gleichrichtersäule nach Fig. 9 (mit 3 PN-Übergängen) eine Wechselspannung von 3000 Volt gleichrichten, wobei jeder der drei PN-Übergänge eine Durchschlagsspannung von über 1000 Volt hat. Die Gleichrichtersäule kann mit beliebig vielen PN-Übergängen ausgebildet werden. Die Gleichrichtersäule nach Fig. 9 kann wiederholten Überlastungen und verhältnismäßig starken Sperrströmen standhalten, ohne dauernden Schaden zu erleiden. Diese Wirkung steht in direktem Gegensatz zu vorbekannten Siliciumgleiehrichtern, die sich gewöhnlich nach dem Durchschlag nicht erholen. Die verbesserte Leistung der erfindungsgemäßen Gleichrichtersäulen gegenüber vorbekannten Gleichrichtern ist wahrscheinlich der Schutzwirkung zuzuschreiben, die sich daraus ergibt, daß die seitliche Fläche, d. h. die zu den PN-Übergängen der Säule querverlaufende Fläche des Halbleitermaterials der Gleichrichtersäule, die sich inniger Berührung mit einer Schicht aus Siliciumdioxid befindet und Glas in inniger Berührung mit dieser Oxidschicht angeordnet ist. Es wird also durch die vereinigte Passivierungs- oder Schutzwirkung sowohl der Oxidschicht als auch des zusätzlichen Isoliermaterials Glas verhindert, daß die PN-Übergänge in Halbleitermaterial verhältnismäßig hohen spezifischen Widerstandes in Mitleidenschaft gezogen werden.
Zusätzlich zu den vorstehend erwähnten Abwandlungsmöglichkeiten bezüglich der Struktur der Gleichrichtersäule sowie der Verfahrensschritte bei der Herstellung ergeben sich dem Fachmann ohne weiteres noch andere mögliche Abwandlungen im Rahmen der vorliegenden Erfindung.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von Gleichrichtersäulen mit mehreren aufeinandergestapelten kontaktierten Halbleitergleichrichterelementen, deren seitlich an die Oberfläche tretende PN-Übergänge durch eine elektrisch isolierende Oxidschicht und eine zweite, auf die Oxidschicht aufgebrachte Schicht aus einem anderen Isoliermaterial, insbesondere Glas, gegen äußere Einflüsse geschützt sind, dadurch gekennzeichnet, daß zwischen einer unteren und einer oberen Trägerscheibe (22, 23) aus stark dotiertem Halbleitermaterial des N+- bzw. P+-Leitungstyps mehrere, an mindestens einer Grundfläche (12, 14) mit einer Schicht (24) aus elektrisch leitendem Material versehene Halbleiterscheiben (10) mit einem einem zwischen den beiden Grundflächen (12,14) verlaufenden PN-Übergang (20) aufeinandergestapelt und miteinander verbunden werden, daß der Stapel (30) durch mehrere quer zu den den PN-Übergängen (20) verlaufende, den Stapel
(30) bis in die untere Trägerscheibe (22) durchsetzende Einschnitte (42) in mehrere, durch die untere Trägerscheibe (22) noch verbundene Säulen (40) unterteilt wird, daß die Oberflächen der Säulen (40) mit der Oxidschicht (44) überzogen werden und die verbleibenden Zwischenräume zwischen den Säulen (40) mit dem zweiten Isoliermaterial (46) ausgefüllt werden, daß das Material der Trägerscheiben (22, 23) so weit entfernt wird, daß die zu kontaktierenden Endflächen (52 a, 54 a) der Säulen (40) frei liegen und die Verbindung zwischen den Säulen (40) durch die untere Trägerscheibe (22) aufgelöst wird, und schließlich die einzelnen Gleichrichtersäulen (40) durch innerhalb des zweiten Isoliermaterials (46) verlaufende Schnitte (60) voneinander getrennt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zwischen den Trägerscheiben (22, 23) aufeinandergestapelten Halbleiterscheiben (10) durch Warmpressen mechanisch und elektrisch miteinander verbunden werden, wobei die zwischen den Halbleiterscheiben (10) liegenden Schichten (24) aus elektrisch leitendem Material in die Halbleiterscheiben (10) eindiffundieren.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als zweites Isoliermaterial (46) ein durch Wärme erweichtes Glas, welches etwa den gleichen Wärmeausdehnungskoeffizienten wie das Halbleitermaterial aufweist, in die durch die Einschnitte (42) gebildeten Zwischenräume zwischen den Säulen (40) eingepreßt wird und daß das Zerschneiden des Stapels (30) in die einzelnen Gleichrichtersäulen (40) nach dem Abkühlen und Erhärten des Isoliermaterials (46) erfolgt.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß an den durch Teile der Trägerscheiben gebildeten Endflächen (52 α, 54 α) der Gleichrichtersäulen (40) metallische Anschlußelektroden (66,68) angebracht und die einzelnen Gleichrichtersäulen (40) samt Teilen der Anschlußelektroden (66, 68) mit einer weiteren Umhüllung (70) aus Isoliermaterial überzogen werden.
Hierzu 1 Blatt Zeichnungen copy
109519/185
DE19661564530 1965-06-09 1966-06-08 Verfahren zur herstellung von gleichrichtersaeulen Withdrawn DE1564530B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US46255765A 1965-06-09 1965-06-09

Publications (1)

Publication Number Publication Date
DE1564530B1 true DE1564530B1 (de) 1971-05-06

Family

ID=23836865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564530 Withdrawn DE1564530B1 (de) 1965-06-09 1966-06-08 Verfahren zur herstellung von gleichrichtersaeulen

Country Status (1)

Country Link
DE (1) DE1564530B1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1054588B (de) * 1955-02-08 1959-04-09 Licentia Gmbh Verfahren zur Herstellung einer Trockengleichrichtereinheit
US2899344A (en) * 1958-04-30 1959-08-11 Rinse in
FR1267686A (fr) * 1959-09-22 1961-07-21 Unitrode Transistor Products Dispositif semi-conducteur
AT226826B (de) * 1960-09-27 1963-04-10 Int Standard Electric Corp Hochspannungsgleichrichter
AT227779B (de) * 1961-01-13 1963-06-10 Western Electric Co Gekapselte Halbleiterdiode mit PN-Übergang
DE1151323B (de) * 1959-08-11 1963-07-11 Rca Corp Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
DE1439254A1 (de) * 1963-07-04 1968-11-28 Siemens Ag Halbleiter-Gleichrichterzelle fuer hohe Spannungen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1054588B (de) * 1955-02-08 1959-04-09 Licentia Gmbh Verfahren zur Herstellung einer Trockengleichrichtereinheit
US2899344A (en) * 1958-04-30 1959-08-11 Rinse in
DE1151323B (de) * 1959-08-11 1963-07-11 Rca Corp Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
FR1267686A (fr) * 1959-09-22 1961-07-21 Unitrode Transistor Products Dispositif semi-conducteur
AT226826B (de) * 1960-09-27 1963-04-10 Int Standard Electric Corp Hochspannungsgleichrichter
AT227779B (de) * 1961-01-13 1963-06-10 Western Electric Co Gekapselte Halbleiterdiode mit PN-Übergang
DE1439254A1 (de) * 1963-07-04 1968-11-28 Siemens Ag Halbleiter-Gleichrichterzelle fuer hohe Spannungen

Similar Documents

Publication Publication Date Title
DE2944913C2 (de)
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2523307A1 (de) Halbleiter-bauelemente mit verbesserter lebensdauer
DE19814115A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1061447B (de) Verfahren zur Herstellung von Halbleiteranordnungen mittels Diffusion und Legieren
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2523055A1 (de) Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung
DE4410354A1 (de) Leistungshalbleiterbauelement
DE1439429A1 (de) Verfahren zum Herstellen eines Halbleiterstromtores vom pnpn-Typ
DE118511T1 (de) Verfahren zum herstellen eines kontakts fuer integrierte schaltung.
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE3626598C2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2654416A1 (de) Verfahren zur herstellung von schottky-dioden mit verbesserter hoehe der barriere
DE1564530C (de) Verfahren zur Herstellung von Gleichrichtersäulen
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
DE1564530B1 (de) Verfahren zur herstellung von gleichrichtersaeulen
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee