DE1544318A1 - Verfahren zum Erzeugen dotierter Zonen in Halbleiterkoerpern - Google Patents

Verfahren zum Erzeugen dotierter Zonen in Halbleiterkoerpern

Info

Publication number
DE1544318A1
DE1544318A1 DE19651544318 DE1544318A DE1544318A1 DE 1544318 A1 DE1544318 A1 DE 1544318A1 DE 19651544318 DE19651544318 DE 19651544318 DE 1544318 A DE1544318 A DE 1544318A DE 1544318 A1 DE1544318 A1 DE 1544318A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor body
doping
atmosphere
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651544318
Other languages
English (en)
Other versions
DE1544318C3 (de
DE1544318B2 (de
Inventor
Kuisl Dipl-Chem Dr Max
Langheinrich Dipl-Chem Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1544318A1 publication Critical patent/DE1544318A1/de
Publication of DE1544318B2 publication Critical patent/DE1544318B2/de
Application granted granted Critical
Publication of DE1544318C3 publication Critical patent/DE1544318C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Description

Patentverwertungegeeellaohaft U 1 m (Donau), Sllsabethenstr· 3 j
Akta.t ψ 15 4% 31Ö.2-43 UIa, 6« Juni 1969
P*ÜL/W 5763
"Verfahren turn Erzeugen dotierter Zonen in Halbleiterkörpern"
Die Erfindung betrifft ein Verfahren zum Erzeugen dotierter Zonen in einen Halbleiterkörper, bei dem der Halbleiterkörper lunäohet alt einer Isolierschicht bedeckt wird, dann diese Isolierschicht mit öffnungen versehen wird und dann der in dieser Art mit einer Isolierschicht versehene Halbleiterkörper unter Anwendung erhöhter Temperaturen einer Dotierungaatmosphäre ausgesetzt wird» wodurch der Halbleiterkörper an den von der Isolierschicht nicht bedeckten Stellen dotiert wird·
In der Halblelterteohnik werden bekanntlich bei verschiedenen technologischen irozeaaen tür Erzeugung von Halblelter-
-Ia-009812/1388 BAD QBK^t
15U318
bauelemente) ζ. B. bei der Eindiffusion von Freradatomon In den Halbleiterkörper Masklerung3sohlohten, z. B. auo einem Eigen- oder Fremdoxyd des Halblelterkurpers benutzt. Bei dem bekannten Planar verfahr en wird z· B. eine Silizium-Halbleiterscheibe duroh thermische Oxydation mit Ginor SiOg-Sohioht bedeokt, in welche dann mit Hilfe bekannter Fotolack- und Xtzteohniken kleine Öffnungen, hilufig "Fenster" genannt« eingebracht werden» Setzt man eine solche SiIiziua-Halblelteraoheibe bei Temperaturen in der Gegend von 1 000° C einer ttusseren Atmosphäre von P2O5 oder B2O,
009812/13 88
BAD ORIGINAL
JJ 233/65
aus (hierbei ist es ohne Bedeutung, ob diese Verbindungen direkt verwendet werden oder intermediär erzeugt werden), ao wird an den Stellen des Halbleiterkörpers, wo dae blanke Silizium an die Oberfläche tritt, P2O^ bzw. B2O5 von Silizium zu elementarem Phosphor oder Bor unter Bildung von SiO2 reduziert. Die so an der maskierungsfreien Halbleiteroberfläche erzeugten Elemente diffundieren dann in den Halbleiterkörper ein und dotieren ihn. Da der Abstand und die Ausdehnung der Fenster in der SiOg-Schicht sehr klein gewählt werden, können auf die beschriebene Weise sehr viele Bauelemente gleichzeitig in einer Halbleiterscheibe erzeugt werden·
Versuche haben nun gezeigt, daß die Anwendung, des beschriebenen, für Silizium eich gut eignenden Planarprozesses auf verschiedene andere Halbleitermaterialien, z. B. Germanium, nicht möglich ist. Bedeckt man z. B. Germanium durch Pyrolyse oder Hydrolyse von Siliziumverbindungen mit SiO2-, so zeigt der Versuch, daß die dabei zur Anwendung gelangenden Oxide, z. B. Ga2O, oder In2OjJ nicht vom Germanium reduziert werden und daher dotierte p-Zonen bei Verwendung von Maskierungsschichten in Germanium-Halbleiterkörpern nicht ohne weiteres erzenfct werden können. Verwendet man dagegen die reinen Elemente, x. B. Gallium oder Indium, so tritt der
009812/1388 BAD
- Sr - W 5763
Naohte11 auf« daee dann die diffusionshemmende Wirkung der SiO2-CChIohten nloht mehr vorhanden lot» die Elemente durohdringen diese vielmehr fast unbehindert· Versuoht man aus diesen Gründen« die Si02-Sohioht auf den Halbleiterkörper sehr dick auszubilden« so treten starke meohanlsohe Spannungen auf« welche bei den nachfolgend angewandten teohnologi-Bohen Verfahrenssohritten zu Sprüngen bzw· Rissen In der leoliersohbht fuhren·
Der Erfindung liegt die Aufgabe zugrunde« ein Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern anzugeben« welches die oben beschriebenen Nachteile vermeldet und mit dessen Hilfe ea möglich ist« dotierte Zonen in einem beliebigen Halbleiterkörper zu erzeugen· Bei einem Verfahren der eingangs angegebenen Art besteht die Erfindung darin« dass mit einer Dotier ungsatmoophUre gearbeitet wird« die reduziertere Verbindungen des Dotierungselementes enthält« und dass vor Einbringendes mit der Isolierschicht versehenen Halbleiterkörpers in die DotierungsatmosphUre in die Öffnungen der Isolierschicht eine das Dotierungsmaterial reduzierende Substanz eingebracht wird* Mit Hilfe des erfindungsgemüeson Verfahrene ist es oöglioh, dotierte Zonen in einem beliebigen Halbleiterkörper zu erzeugen.
Im folgenden wird ein Ausführungabeieplel der Erfindung anhand
00081271388
BAD ORiGfNAL
der Abbildung näher beschrieben. Ein Halbleiterkörper 1, z. B. aus Germanium (von ihm lot In der Figur nur ein Ausschnitt dargestellt)« wird mit einer Isolierschicht 2, z. B. einer SiOg-Sohlqht duroh Pyrolyse oder Hydrolyse von Siliziuraverblndungen überzogen· Dann wird die Isolierschicht 2 durch Anwendung bekannter Fotolack- und Xtzteohniken mit "Fenstern" 3 versehen· Nun wird In die Fenster 3 «Ine Schicht 4 einer reduzierenden Substanz eingebracht» s· B· daduroh« dass man auf den gesamten« mit Isolierschicht und Fenstern versehenen Halbleiterkürpar eine Metallschicht, z. B, aus Aluminium« Zinn oder Titan aufgedampft» Diese Metallsohioht wird an· sohlieäsend über der Isolierschicht 2 z. B, mit Hilfe von Fotolack· und Ätztechnik wieder entfernt« so dass nur die Hetalleohloht in den Fenstern 3 Übrigbleibt. Die Motallsohloht kann auch auf galvanischem oder chemischem Wege abgeschieden werden« Aufgrund unterschiedlicher Haftfestigkeit können manche Metalle auch von der Isolierschicht mohanisoh abgezogen werden, wKhrend sie auf dem Halbleiterkörper haften bleiben. JSrfindungegemäis lit es auoh möglich.
BAD 009812/1388
W 37ο ί 6
die reduzierende Substanz direkt auf eine blanke Halbleiterscheibe stellenweise aufzubringen. Weiterhin kann auch zwischen reduzierender Metallschicht und Halbleiterkörper eine Oxidschicht angebracht sein, d. h. man kann auch stellenweise durch eine dünne Oxidschicht hindurch die Dotierungsaubetanz in den Halbleiterkörper eindiffundieren. Die auf die beschriebene Weise vorbereitete Halbleiteranordnung wird nun der Einwirkung einer Atmosphäre der Dotierungssubstanz ausgesetzt, welche in Form eines Oxids vorliegt, z. B. als Gagö^ oder IngOj. Bei erhöhter Temperatur wird dann ein solches Oxid in der Schicht 4 von der diese Schicht bildenden Substanz reduziert, so daß dann die Dotierungssubstanz in elementarer Form vorliegt und in den Halbleiterkörper 1 eindiffundieren kann» Auf diese Weise wird die dotierte Zone 5 im Halbleiterkörper 1 erzeugt. Bei Anwendung des erfindungsgeaäßen Verfahrene entstehen also im Halbleiterkörper dotierte Zonen nur unterhalb der Stellen, wo eich die reduzieren-
Abbildung den Schichten (4-) befinden. Bas Ausführungsbeispiel der g des erfindungsgemäßen Verfahrens besitzt den Vorteil, daß die reduzierenden Schichten (4) bei späteren Arbeitegängen gleichzeitig als ohmsche Eontaktzonen für die an die Halbleiteranordnung anzubringenden äußeren Stromzuführungen dienen können. Ein weiterer Vorteil dieses Ausführungsbeiapiels des erfindungegemäßen Verfahrene besteht darin,
- fcb-
009812/1388
15U318
daas duroh die Bedeckung des Halbleiterkörper mit einer Sohloht einer reduzierenden Substanz oberhalb der zu dotierenden Zonen die empfindliche Halbleiteroberfläche während der nachfolgenden Arbeitsgänge geschützt wird und Ins* besondere dadurch die Erzielung einer gleichmässieen Diffusionsfront bei einen angeschlossenen Eindiffusionaproscos von Fremdatoraen ermöglicht wird·
• 5 009812/1388

Claims (2)

1 54A318 w 5763 t Patentansprüche
1. Verfahren zum Erzeugen dotierter Zonen in einem Halbleiterkörper* bei dem der Halbleiterkörper zunäohst mit einer Isolierschicht bedeokt wird, dann diese Isolierschicht mit Offnungen versehen wird und dann dor in diener Art alt einer Isollersohioht versehene Halblolterkörper unter Anwendung erhühter Temperaturen einer DotioruncßatraosphUro ausgesetzt wird, wodurch der Halbloitorkörper an den von dar Isolierschicht nicht bedeckten Stellen dotiert wird« dadurch r.ekennzeiohnet. dass mit einer Dotierungsatmosphäre gearbeitet wird« die reduzierbare Verbindungen des Dotierungselementes enthält« und dass vor Einbringen des mit der Isolierschicht versehenen Halblolterkörpers in die Dotierungsatmosphöre in dia Offnungen der Isolierschicht eine das Dotierungematerial reduzierende Substans eingebracht wird«
2. Verfahren nach Anapruoh 1« dadurch gekennzeichnet« dass Gla Halbleiterkürper ein Germanium- oder Silizium-Halbleiterkörper und als Isolierschicht eine SlOg-Sohloht verwendet wird·
6 -
009812/1388 BAD0RIGfNAL
tie.ua Unterlagen iwt 111 ^,, ■», ι s-u 3 *»
3· Verfahren naoh Anspruoh 1 oder 2« dadurch gekennzeichnet, daaa als Sohioht einer reduzierenden Substanz ein Motall, ζ« B. Aluminium« Zinn oder Titan« in die Öffnungen der lao· liersonloht eingebracht wird und dass die Halbleiteranordnung der Einwirkune einer Atmosphäre eines Oxydes, z. B. Ga2O, oder In2Oy bei erhühter Temperatur ausgesetzt wird·
4, Verfahren naoh einem der Ansprtlohe 1 bis jj« dadurch gekennzeichnet« dass das als reduzierende Substanz dienende Metall auch als elektrischer Kontakt verwendet wird·
009812/1388 BAD ORIGINAL
L e e r s e i t e
DE1544318A 1965-10-16 1965-10-16 Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern Expired DE1544318C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0029593 1965-10-16

Publications (3)

Publication Number Publication Date
DE1544318A1 true DE1544318A1 (de) 1970-03-19
DE1544318B2 DE1544318B2 (de) 1973-04-05
DE1544318C3 DE1544318C3 (de) 1973-10-31

Family

ID=7554999

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1544318A Expired DE1544318C3 (de) 1965-10-16 1965-10-16 Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern

Country Status (4)

Country Link
US (1) US3553036A (de)
DE (1) DE1544318C3 (de)
FR (1) FR1496485A (de)
GB (2) GB1166072A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3694707A (en) * 1970-03-27 1972-09-26 Tokyo Shibaura Electric Co Semiconductor device

Also Published As

Publication number Publication date
FR1496485A (fr) 1967-09-29
GB1166072A (en) 1969-10-01
US3553036A (en) 1971-01-05
DE1544318C3 (de) 1973-10-31
DE1544318B2 (de) 1973-04-05
GB1166073A (en) 1969-10-01

Similar Documents

Publication Publication Date Title
DE3036128A1 (de) Verfahren zum direkten verbinden von kupferfolien mit oxidkeramiksubstraten
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2413792A1 (de) Verfahren zum behandeln von galliumhaltiger verbindungshalbleiter
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE1946673A1 (de) Verbesserte Aluminiummetallisierung auf einem Monolithen
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1544318A1 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkoerpern
DE1589830A1 (de) Verfahren zum Herstellen von planaren Halbleiterbauelementen
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE1444538A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1237400C2 (de) Verfahren zum Vakuumaufdampfen eines feuchtigkeitsfesten isolierenden UEberzuges aufHalbleiterbauelemente, insbesondere auf Halbleiterbauelemente mit pn-UEbergang
DE1589866A1 (de) Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
DE1616293B1 (de) Verfahren zum Verbinden eines Mikroschaltungsplaettchens mit einer Unterlage
DE2152011C3 (de) Verfahren zum Metallisieren von Oberflächen keramischer Körper
DE1764937B2 (de) Verfahren zur herstellung von isolationsschichten zwischen mehrschichtig uebereinander verlaufenden metallischen leitungsverbindungen fuer halbleiteranordnungen
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
AT229368B (de) Verfahren zur Herstellung eines elektrischen Kontaktes an einer oxydüberzogenen Halbleiterscheibe
DE2045303A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE2047458A1 (de) Selbstjustierender Kontaktierungs rahmen
DE1958800A1 (de) Mehrfachschutzschichten zur Passivierung von Halbleiterbauelementen und Verfahren zu ihrer Herstellung
DE2152297A1 (de) Verfahren zur Diffusionsbehandlung eines Halbleiters
DE3021574A1 (de) Leitender verbundkoerper in integrierten schaltungsvorrichtungen und verfahren zu seiner herstellung
DE1769571B2 (de) Verfahren zum Herstellen dotierter Zonen in einem Halbleiterkörper
DE1957774C (de) Verfahren zum Herstellen einer gleichrichtenden Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)