DE1514739A1 - Electric semiconductor device - Google Patents

Electric semiconductor device

Info

Publication number
DE1514739A1
DE1514739A1 DE19651514739 DE1514739A DE1514739A1 DE 1514739 A1 DE1514739 A1 DE 1514739A1 DE 19651514739 DE19651514739 DE 19651514739 DE 1514739 A DE1514739 A DE 1514739A DE 1514739 A1 DE1514739 A1 DE 1514739A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
nickel
contacts
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514739
Other languages
German (de)
Inventor
John Hill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB20201/62A external-priority patent/GB1010111A/en
Priority claimed from GB36013/62A external-priority patent/GB1044689A/en
Priority claimed from GB39650/62A external-priority patent/GB1023531A/en
Priority claimed from DEST19973A external-priority patent/DE1179280B/en
Priority claimed from GB378564A external-priority patent/GB1036164A/en
Priority claimed from GB3786/64A external-priority patent/GB1036165A/en
Priority claimed from GB610064A external-priority patent/GB1036166A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514739A1 publication Critical patent/DE1514739A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Elektrische Halbleitervorrichtung Die Erfindung bezieht sich auf Halbleitervorrichtungen und den Aufbau von elektrischen Schaltungen mit Halbleitervorrichtungen und auf dünne metallische Schichteng die als großflächige Kon- takte dienen-und auf heiter autsolchen Vorrichtungen und Schal- tungskonstruktionen. Insbesondere bezieht sich die Erfindung auf- Halbleitervorrichtungen und Festkörperschaltungen, die nach- den Planarverfahren hergestellt sind. Die Elektroden# welche durch die Oxydschicht freigelegt Bind' benötigen großflächige Metallschichtkontakte' wie dies für einzelne Halbleitervorrichtungen oben angegeben wurde» während die Verbindungsleitungen auch auf der Oxydochicht angeordnet sein müssen$ damit die benötigte Schaltung erhalten wird. Es ist üblich' die Kontakte und Verbindungen durch ein einziges Muster aus einer aufgebrachten dünnen Metallschicht zu erzeugen. Es ist auch .möglich, passive Bauelemente durch diese dünnen Schichten auf der Oxydschicht herzustellen. Nach dem Hauptpatent (Patentanmeldung J 23 747 YIIIä/21c) wird eine dünne Metallschicht auf einer isolierenden Unterlage nieder- geschlagen, die sowohl gut an der Unterlage haftet, als auch gut lötbar ist. Die Schicht besteht aus zwei Metallerle von denen ein Metall an. der Unterlage gut haftet und das andere sich weich löten läBt. Die Schicht hat eine abgestufte Zusam- mensetzung derart daß der Gehalt an dem gut haftenden Metall bezüglich. der Menge_an dem weich lötbaren Metall längs der. Schichtdicke mit zunehmender Entfernung von der Unterlage ab- nimmt. Die vorliegende Erfindung stellt eine Anwendung der Erfindung des Hauptpatentes dar. Nach der Erfindung ist bei einem Halb-. leiterkörper, der eine Halbleitervorrichtung enthält, die nach dem planarverfahren hergestellt ist und die einen oder mehrere Nickelkontakte als Elektroden besitzt, mindestens eine flächen- förmige Metallzone so niedergeschlagen' daB die Metallzone oder die Metallzonen mindestens auf einem der genannten Nickelkontakte angeordnet sind und einen Teil der isolierenden Oberflächen- schicht des Halbleiterkörpers bedecken, so daß sie einen oder mehrere großflächige Kontakte für die Elektroden bilden, wobei die Metallschicht nach dem Hauptpatent aufgebaut und hergestellt 3@s t. Der Halbleiterkörper kann auch eine Festkörperschaltung enthalten und die Schicht' welche die großflächigen Kontakte für die Blek- 'troden bildet, kann auch die Verbindungsleitungen für die Schal- tung bilden. Insbesondere sind gemäß der Erfindung bei einem Transistorplätt- chen aus Halbleitermaterial mit Kollektor-#Basis- und Emitter- elektrodeng das nach dem Planarverfahren hergestellt ist und bei dem die Elektroden auf derselben Fläche des Halbleiterplättchens angeordnet sind, die Nickelkontakte der Elektroden durch groß- flächige Metallschichten gemäß dem Hauptpatent über deckt, die sich bis zu den Kanten des Plättchens erstrecken. Eine Ausführungstorm der vorliegenden Erfindung soll in Form eines Beispiels anhand der Figuren näher beschrieben, werden. Figur l zeigt den GrundriB eines Teiles einer Scheibe aus Halb- leitermaterial' der von der Scheibe abgetrennt wurde und ein Transistorplättchen darstellt mit gemäß-der Erfindung arge- brachten Kontakten.- Figur 2 zeigt einen Schnitt durch das Transistorplättchen nach Figur 1-länge der Schnittlinien A -A und B-B» bevor die Kontakte an der Blektrodenzonen angebracht wurden. Figur 3 zeigt einen Schnitt durch das Transistorplättchen von Figur 1-längs-der Schnittlinien A-A und <:@-ao. -Die Form-und- der Aufbau des vollständigen Transiotorplättohens 10 ist in Figur 1 dargestellt und es soll nun das Verfahren zu dessen Herstellung anhantder Figuren 1 bis 3 näher beschrieben werden, Das- Verfahren geht aus-von einer Scheibe aus Silizium] die von einem länglichen Eristall abgeschnitten wurde. Ein Teil des Plättchens 11 ist in den Figuren 1, 2 und 3 dargestellt® Das Verfahren zur Zierstellung eines vollständigen Transistors geht-folgendermaßen vor sieht Die ganze Oberfläche des Silizium- pättchens 11- vom n-Typ Wird zuerst oxydiert und dabei die Oxyd- schickt 1:2 gebildet. Auf die ßxydschicht wird ein Fotolack auf- gebracht und dieser dann durch eine Maske belichtet' die an den Stellen undurchsichtig ist' wo die Oxydschicht entfernt werden soll. Die-Maske ist bezüglich :der Scheibe so ausgerichtet" daB das Ritzen und Zerbrechen der Scheibe in den Richtungen guter Spaltbarken -stattfinden kann, Eine dieser freiliegenden Zonen iidt in Figur 1 -mit 13 .be ze ichne t. Nach dem Entwickeln wird der unbelichtete 2fltolack entfernt und mittels einer chemischen Ätzung die üxydschicht 12 von den nicht belichteten Zonen 13 entfernt' so daB eine Öffnung in der Oxydschicht entsteht, Der entwickelte Potolack wird dann mit einem Lösungsmittel entfernt. Durch die Öffnung wird dann ein Störstoff vom p-Typ eindiffundiert, wobei sich die Basiszone 14 des Transistors bildet. Die Diffusion wird in einer oxydierenden Atmosphäre vorgenommen' so daß danach wieder die ganze Oberfläche des Siliziumplättchens mit einer Oxydschicht 12 bedeckt ist. Durch selektive Ätzung mit Hilfe des Fotolacks und einer Maske werden dann weitere Zonen freigelegt, wie beispielsweise die Zone 15 in Figur 1. Dann wird ein Störstoff vom n-Typ eindiffun- diert und dabei wieder die Oberfläche des Siliziumplättahens 11 mit einer 0=ydachicht 12 bedeckt. Auf diese leise wird die Emitterzone 16 des Transistors erhalten. Durch selektives Ätzen mit Hilfe des Fotolacks und einer Maske -werden schließlich die in Figur 1 mit 17, 18 und 19 bezeichne- ten Zonen unter der 0=ydschicht 12 freigelegt. Die freigelegte Siliziumfläche wird nun mit Metallkontakten tersehenaEine dünne Schicht des Edelmetaller, vorzugsweise Gold oder Palladium, wird auf die freiliegenden Zonen aufge- bracht. E s kann hierzu ein stromloses Plattierung$yerfahren verwendet werden. Die Edelmetallschicht kann auch durch Auf- dampfen in Vakuum aufgebracht werden, jedoch ist eine Plat- tierurig vorzuziehen' weil die Dicke der Schicht besser kontrol- liert werden kann: Eine Schicht von leitenden Metall, vorzugs- weise Nickel, wird anschließend auf die Edelmetallschioht durch Plattieren aufgebracht. Hierzu kann ein stromloses Nickelplattierungsverfahren verwendet werden# oder Nickel kann auf das Gold in Vakuum aufgedampft werden. Es kann auch elektro- lytisches Verfahren hierzu verwendet werden. In jeden falle ist die Menge gering und die Plattierungezeit meist kleiner als eine Minute. .An dieser Stelle des Verfahrens hat die Siliziumscheibe auf- plattierte Schichten aus Gold und Nickel an den freiliegenden Stellen der Siliziumoberfläche in einigen Hundert Öffnungen, die in die Oxydschicht geätzt wurden. Die Scheibe wird nun einer Temperaturbehandlung unterworfen zu den Zweck, daß sieh Gold, .Nickel und Silizium miteinander legieren: Um eine voll- ständige Legierung zu erzielen, wird die Siliziumacheibe auf eine Temperatur zwischen 375°C und 900°C fünf Minuten lang erhitzt. Diese verhältnismäßig niedrige Temperatur ist aus einer Anzahl von Gründen vorzuziehen. Phosphor, der bis zu einem gewissen Grade im-Nickel stets vorhanden ist (insbesondere in dem Nickel' das durch ein stromloses Plattierungsverf'ahren niedergeschlagen wurde), hat bei dieser Temperatur eine niedrige Diffusionsgeschwindigkeit. Eine "Getterung" von Gold, das zu- vor in das Silizium eindiffundiert ist, durch die flüssige Legierung wird beim Erhitzen auf diese verhältnismäßig niedrige Temperatur vermieden, wobei die niedrige Lebensdauer der Minori- tätsträgers die vor dem Erhitzen vorhanden war,aufrechterhalten bleibt. Ausserdem vermindert ein Erhitzen bei 500°C thermische Spannungen, die bei der Herstellung nuftreten,und es wird ein hoher Grad an Gleichmäßgkeit erzielt.. Nach dem legieren wird eine weitere Nickelschicht durch Plat- tieren aufgebracht, um--die Dicke der Nickelschicht zu ver- größern. Es wird hierbei mehr Nickel niedergeschlagen, als. bei dem vorhergehenden Verfahre nsschritt, so daß eine Plat- tierungszet von etwa 2 Minuten erforderlich ist. Die erhaltene Nickel-Silizium-Gold/Nickelschmiiht wird weiter als Nickelkon- takt bezeichnet, und ist in Figur/ ld und 19 bezeichnet. Dann werden großflächige Kontakte auf den Nickelelektrodenkon- takten gebildet, Die großflächigen Kontakte für Kollektor, Basis und Emitter-sind in den Figuren 1 und 3 mit 20,. 21 und 22 bezeichnet. Diese großflächigen Kontakte können aus Metall- schichten aus Gold und Chrom bestehen, mit abgestufter Zusammen- setzurig von reinem Chrom, anschließend an den Nickelkontakt und die Sili.ziumoxydschicht, bis zu reinem Gold. Sie werden nach dem folgenden Verfahren erhalten: Eine Schicht abgestufter Zusammensetzung aus Gold und Chrom wird auf die ganze obere Fläche des Plättchens 11 aufgedampft. Die abgestufte Zusammen- setzung wird dadurch erzielt, daß die relativen Mengen von Chrom und Gold in der'Zusammensetzung des Dampfes während des Auf- danpfverfahrens geändert wird. Die Schicht abgestufter Zusammen- setzung haftet gut an dem Nickel und dem Siliziumozyd und die obere Goldschicht hat eine geeignete Leitfähigkeit und läßt sich weich löten. Durch selektive Atzung mit Hilfe von Fotolack und Maske werden die Goldchromsehichten erhalten, die in den Figuren 1. und 3 mit 2®' 21 und 22 bezeichnet sind. Die großflächigen Kontakte können auch aus einem anderen Metall bestehen, das sich gut löten läßt, beispielsweise aus einer Nickelschicht, die nach einexnatromlosen-Yerfahren oder in Vakuum niedergeschlagen wurde. Schließlich wird die Scheibe längs der Richtungen guter Spalt- barkeit geritzt und gebrochen, so daß sich Plättchen in Form von gleichseitigen Dreiecken ergeben. Bei dem eben beschriebenen Beispiel handelt es sich um ein planares Transistorplättchen aus Silizium mit zwei parallelen, ebenen Flächen in der Form von gleichseitigen Dreiecken, bei denen die Seitenflächen in rechtem Winkel zu diesen Flächen . verlaufen. Die Elektroden für Kollektor, Ba4sis und Emitter sind an der gleichen Fläche des Plättchens angeordnet und groß- flächige Kontakte sind auf den drei Elektroden und auf der Siliziumoxydschicht niedergeschlagen. Es wird der größte Abstand zwischen den drei Kontaktzonen mit einem Minimum an Plättchenfläche erzielt, wenn die Fläche des Plättchens die Form eines gleichseitigen Dreieckes hat und sich die Kontaktzonen in die Ecken des Dreiecks erstrecken. Die Er- findung ist jedoch auch anwendbar bei rechteckigen Plättchen. Ein Transistorplättchen mit-drei Blektrodenkontakten in Abstand Fron einander und auf der gleichen Fläche, das sich direkt zum Aufbringen auf eine Dünnfilmschaltung eignet, wurde bereits vorgeschlagen: Bin solcher Transistor kann direkt auf drei me- tallisierte Zonen aufgelötet werden® welche die Verbindungs- streifen einer Dünnfilmschaltung auf einer isolierenden Unter- lage bildet.. Bisher wurde die Beschreibung auf Transistoranordnungen be- schränkt. Die- Geld-Chrom-Schicht känn aber auch als großflächiger Kontakt für Planare Dioden verwendet werden, d.h. also für Vor- richtungen, die in einer Unterlege nach den gleichen Verfahren erzeugt wurden, das oben für Transistoren beschrieben wurde, wobei jedoch ein® Diffusion iü die Unterlage nur einmal statt- findet, so daß sich ein einziger gleich-ichtender Übergang bildet. Die Nickelkontakte werden nach den oben bGochriebenen - verfahren hergestellt,. - Die Gold-Chrom-Schicht -ann weiter verwendet werden, wenn sie in Form eines geeigneten Mustere niedergeschlagen *wird, um sowohl großflächige Kontakte auf den Elektroden einer Anzahl von-planaren Vorrichtungen zu bilden, die- in einem einzigen Siliziumplättehen.erzeugt wurdeng als auch die Verbindungs- leitengen zwischen den Elektroden dieser Vorrichtungen, so daB sie Teile einer Festkörperaehaltung bilden. Hierbei werden ebenfalls Nickelkontakte wie ®beg beschrieben verwendet. Anstelle .von Chrom und Gold bei allen oben genannten Anwendungen kann auch Mangan. anstelle von Chrom und Silber anstelle von Gold verwendet werden Ein Vorteil der Verwendung von Mangan und Sil- ber besteht darin, daß Mangan einen deutlich-höheren Dampfdruck hat als Silber. Die Vakuumaufdamgfung einer abgestuften Schicht kann daher in der Weise durchgeführt werden, daß ein einziges Metalistü:ck erhitzt wirdß das mehr Silber als Mangan enthält. Das Mangan verdampft zunächst allein# dann. beide, Mangan und Silber, bis a4«chließlich nur noch Silber in. dem Metallstück übrig bleibt und schließlich die letzte Schicht aus reinem Silber niedergeschlagen wird: Anstelle der in den Beispielen beschriebenen n-p-n-Transistoren können auch p-n-p-Transistoren verwendet werden. Anstelle von p, n ®der p+-Schichten werden Schichten mit nj- p oder n+-Leitung verwendet. Bin wesentlicher Teil des Planarprozesses besteht in der Mas- kierung der Oberfläche des- Kristalls für die Diffusion. Zur Zeit ist Silizium das am meisten geeignete Halbleitermaterial für eine Diffusion unter Verwendung einer Maske vom technischen Standpunkt;, .weil Silizium--ein stabiles Dioxyd hat, das in ein- facher Weise durch Wasserdampf oder Sauerstoff während des Diffuaionaverfahrens erzeugt werden kann. Jedoch kann die An- wendung der vorliegenden Erfindung auch auf andere Halbleiter- kristalle ausgedehnt-werden' ohwohl die Technik in diesen Falle nicht so einfach ist. Beispielsweise iet,bei Germanium das Germaniumoxyd nicht so stabil., wie das Biliziumoxydtaber_man kann in dieses falls das Planarverfahren ebenfalls-verwenden, wenn auf dem- Germanium eine Siliziuaoaydschicht niedergeschlagen wird, anstelle von: Germanumoxyd: allein. Die Erfindung ist jedoch iaht auf die dargestellten und be-. schriebenen Auaführungabcapiele beschränkt. Electric semiconductor device The invention relates to semiconductor devices and the Construction of electric circuits with semiconductor devices and on thin metallic layers that form large areas of serve clocks - and cheerfully use such devices and switches construction structures. In particular, the invention relates on- semiconductor devices and solid-state circuits, which after- the planar process are made. The electrodes # which are exposed by the oxide layer bind ' need large area metal layer contacts' like this for individual semiconductor devices was given above »during the connecting lines are also arranged on the oxide layer must be $ so that the required circuit is obtained. It is common 'the contacts and connections through a single To create patterns from an applied thin metal layer. It is also possible to thin passive components through this Create layers on top of the oxide layer. According to the main patent (patent application J 23 747 YIIIä / 21c) a thin metal layer on an insulating base. beaten, which adheres well to the base as well as is easy to solder. The layer consists of two metal alders of to which a metal. the base adheres well and the other can be soldered softly. The layer has a graduated composition composition such that the content of the well-adhering metal in terms of. the amount of soft solderable metal along the. Layer thickness decreases with increasing distance from the substrate. takes. The present invention provides an application of the invention of the main patent. According to the invention is at a half. Conductor body containing a semiconductor device according to the planar process is produced and the one or more Has nickel contacts as electrodes, at least one flat shaped metal zone so deposited 'that the metal zone or the metal zones on at least one of the nickel contacts mentioned are arranged and part of the insulating surface layer of the semiconductor body cover, so that they one or Form several large-area contacts for the electrodes, with the metal layer built and manufactured according to the main patent 3 @ s t. The semiconductor body can also contain a solid-state circuit and the layer 'which the large-area contacts for the sheet metal '' trodes, the connecting lines for the switching formation. In particular, according to the invention in a transistor plate made of semiconductor material with collector # base and emitter elektrodeng that is manufactured according to the planar process and at which the electrodes on the same surface of the semiconductor die are arranged, the nickel contacts of the electrodes by large flat metal layers according to the main patent covers that extend to the edges of the platelet. One embodiment of the present invention is said to be in the form an example will be described in more detail with reference to the figures. Figure 1 shows the plan of part of a disk made of half conductor material 'which was separated from the disc and a Transistor plate represents with according to the invention arge brought contacts. Figure 2 shows a section through the transistor plate Figure 1-length of the cutting lines A-A and BB »before the contacts were attached to the lead electrode zones. FIG. 3 shows a section through the transistor plate from FIG Figure 1-along-the cutting lines AA and <: @ - ao. -The shape-and- the structure of the complete Transiotorplättohens 10 is shown in Figure 1 and it is now the process to its production is described in more detail with reference to FIGS. 1 to 3 The process is based on a silicon disk] which was cut off from an elongated Eristall. A part of the plate 11 is shown in Figures 1, 2 and 3 The process of decorating a complete transistor proceed as follows: The entire surface of the silicon platelets 11- of the n-type Is oxidized first and the oxide sends 1: 2 formed. A photoresist is applied to the oxide layer. brought and this then exposed through a mask 'the to the Places where the oxide layer is removed is opaque target. The mask is aligned with respect to: the disk so "that the scratching and breaking of the disc in the directions of good Fissure barges - can take place, one of those exposed zones iidt in Figure 1 -with 13 .be Ine t. After developing , the unexposed 2fltolack removed and using a chemical Etching the oxide layer 12 from the unexposed zones 13 removes so that an opening is created in the oxide layer, The developed Potolack is then mixed with a solvent removed. A p-type impurity then becomes through the opening diffused in, the base zone 14 of the transistor forms. Diffusion occurs in an oxidizing atmosphere made 'so that afterwards the whole surface of the Silicon wafer is covered with an oxide layer 12. By selective etching with the help of the photoresist and a mask further zones are then exposed, such as the Zone 15 in Figure 1. Then an n-type impurity is diffused in. dated and thereby the surface of the silicon plate 11 again covered with a roof layer 12. The will be quiet on this Received emitter zone 16 of the transistor. By selective etching with the help of the photoresist and a mask - Finally, those in Figure 1 are denoted by 17, 18 and 19- th zones under the 0 = yd layer 12 exposed. The exposed silicon area is now covered with metal contacts A thin layer of the precious metal, preferably Gold or palladium, is applied to the exposed zones. brings. Electroless plating can be used for this purpose be used. The noble metal layer can also be vapor can be applied in a vacuum, but a plate to be preferred because the thickness of the layer is easier to control. can be coated: a layer of conductive metal, preferably wise nickel, is then applied to the precious metal layer applied by plating. For this purpose, a currentless Nickel plating processes can be used # or nickel can be used evaporated onto the gold in vacuum. It can also be electro- lytic method can be used for this. In either case, the amount is small and the plating time is small usually less than a minute. At this point in the process, the silicon wafer has plated layers of gold and nickel on the exposed Place the silicon surface in a few hundred openings, which were etched into the oxide layer. The disc will now subjected to a temperature treatment for the purpose that see Alloy gold, nickel and silicon with one another: To achieve a fully To achieve permanent alloy, the silicon disc is on a temperature between 375 ° C and 900 ° C for five minutes heated. This relatively low temperature is off preferable for a number of reasons. Phosphorus, which is up to to a certain degree im-nickel is always present (in particular in the nickel, that by an electroless plating process has been knocked down), has a low temperature at this temperature Diffusion rate. A "gettering" of gold that before diffused into the silicon, through the liquid Alloy becomes relatively low when heated to this Temperature, whereby the low service life of the minor activity carrier that was present before heating, maintained remain. In addition, heating at 500 ° C reduces thermal Tensions that arise during manufacture, and it becomes a high degree of evenness achieved. After alloying, another layer of nickel is plated through applied animals in order - to the comparable thickness of the nickel layer bigger. More nickel is deposited than. in the previous step, so that a plate 2 minutes is required. The received Nickel-silicon-gold / nickel forging continues to be known as designated clock, and is designated in Figure / ld and 19. Then large-area contacts are made on the nickel electrode con- clocks formed, the large-area contacts for the collector, Base and emitter are in Figures 1 and 3 with 20 ,. 21 and 22 designated. These large-area contacts can be made of metal layers of gold and chrome, with graded composition settled by pure chromium, following the nickel contact and the silicon oxide layer, up to pure gold. You will obtained by the following procedure: One layer more graded Composition of gold and chrome is applied to the whole of the top Surface of the plate 11 evaporated. The graded compilation setting is achieved by the relative amounts of chromium and gold in the composition of the steam during process is changed. The layer of graded composition The settlement adheres well to the nickel and the silicon ozone and the upper gold layer has a suitable conductivity and leaves solder yourself softly. By selective etching with the help of photoresist and mask, the gold chrome layers that are in the Figures 1 and 3 with 2® '21 and 22 are designated. The large-area contacts can also be made of a different metal consist that can be soldered well, for example from one Nickel layer, which is made after an unsatromised process or in Vacuum was depressed. Finally, the disk is made along the directions of good gap scratched and broken, so that platelets are in shape from equilateral triangles. The example just described is a planar transistor plate made of silicon with two parallel, flat surfaces in the shape of equilateral triangles, at which the side faces at right angles to these faces. get lost. The electrodes for the collector, Ba4sis and emitter are arranged on the same surface of the plate and are large- Flat contacts are on the three electrodes and on the Deposited silicon oxide layer. It will have the greatest distance between the three contact zones a minimum of platelet area is achieved when the area of the Plate has the shape of an equilateral triangle and itself the contact zones extend into the corners of the triangle. Which he- However, the invention can also be used for rectangular plates. A transistor plate with three lead electrodes spaced apart Fron each other and on the same surface, facing directly to the Applying it to a thin film circuit has already been made suggested: Such a transistor can be switched directly to three metallized zones are soldered on which form the connection strip of a thin-film circuit on an insulating substrate location forms .. So far the description has been based on transistor arrangements restricts. The money chrome layer can also be used as a larger area Contact can be used for planar diodes, i.e. for directions in one underlay using the same procedure were generated, which was described above for transistors, but ein® diffusion iii the base only once Instead finds, so that there is a single equal-aligning transition forms. The nickel contacts are made according to the above - procedure manufactured. - The gold-chrome layer -can continue to be used if they are in the form of a suitable pattern is deposited * in order to both large-area contacts on the electrodes of a number of-planar devices to form the- in a single Silicon wafers were produced as well as the connection conduct between the electrodes of these devices so that they form part of a solid body attitude. Here will be nickel contacts as described by ®beg are also used. Instead of chrome and gold in all of the above applications can also be manganese. instead of chrome and silver instead of gold be used An advantage of using manganese and sil- About the fact that manganese has a significantly higher vapor pressure has as silver. The vacuum deposition of a graduated layer can therefore be carried out in such a way that a single Metal piece is heated that contains more silver than manganese. The manganese first evaporates on its own # then. both, manganese and Silver, up to a4 “finally only silver in the metal piece remains and finally the last layer of pure Silver is knocked down: Instead of the npn transistors described in the examples PNP transistors can also be used. Instead of p, n ® of the p + layers become layers with nj- p or n + conductors used. An essential part of the planar process consists in the mass kierung the surface DES crystal for the diffusion. To the Time silicon is the most suitable semiconductor material for diffusion using a mask from the technical Point of view; .because silicon - has a stable dioxide, which in one multiple ways by water vapor or oxygen during the Diffuaionaververfahren can be generated. However, the application of the present invention to other semiconductor Crystals are stretched, although the technology in this case is not that easy. For example iet, with germanium that Germanium oxide not as stable. As the silicon oxide taber_man can also use the planar method in this case, when a silicon oxide layer is deposited on the germanium becomes, instead of: germanum oxide: alone. However, the invention is iaht to the illustrated and applied. limited edition abcapiele.

Claims (1)

?atenteneprüohe 1.) Verwendung von metallischen Ubertügen aua mehreren Teil- schichten aus mindestens zwei ltetallea auf einer Unterlage, von denen ein Metall gut an der Unterlage haftet und das andere Betall weich lötbar ist und die Schicht gehaltsmäßig- $o abgestraft ist, daß der Anteil dos gut hatten-. den Metalle längs der Sohichtdicko mit zunehmenden Abstand von der Unterlage abnimmt, nach Patent.*....(Patentan- meldung J 23 -147 YZIIdf2io) als großflächige Kontakte bei _ planarm Halbleitervorrichtungen mit äickelkontakten. 2.) Elektrische Halbleitervorrichtung, insbesondere Festkörper- aehaltung nach Anspruch 1, dadurch gekennzeichnet, da£ die metallischen Uborsüge gleichzeitig die Verbindungeletungen zwischen den mit hlckelkontakten versehenen glektroden der tn .des Halbleiter angeordneten Schiebteniolgen bilden. 3e> halbleitervorric;htuag nach Anspruch 1 und 2, dadurch gekonn-- eechnet# dsß die Nickelkontakte an den -Elektroden durch Bederzohlag®® von Gold auf des freigelegtes Halbleiter, von -Nickel auf dem.;old und durch Irhitsen der Anordnung sui'. eine Temperatur in- dem Bereich von 375°C bis 900°C und weite# r e Niederschlagen von Nickel hergestellt sind. 49) halble itervorri chtung .nach Anspruch 3, dadurch geke nnae ichne t, daß sowohl die Goldschicht als auch die Nickelochioht durch eine etxomlone platttrung au» einer Lösung hergestellt Bind, 5,) HAlbleitervorri®htuuag Nach Anspruch 1 bin 4, dadurch gakonn- zeichnet, da® als gut haftendes Metall: Qhroa und als weich lötbare Metall Gold verwindet ist*
6e) Halbleitervorrichtung nach Anspruch. 1 bis 4, dadurch gekenn- seichnst,daß als gut hattondee iletall Kangan und als weich lötbaren Metall Silber verwendet ist. ?.) fialbleitervorrichtung nach Anspruch 1 bis 6, dadurch ge- krngzeichnet, daaß die lietalls®hicht abgestufter Zuaanmren- o®tamit Hilfe einer Xaake auf die #iokelkontakte und die lsoliereahiaht aufgebracht isst. 8e) Ralbleitesvorriobtung nach Anspruch 1 bis 6, dadurch gekenn- zeichnet, daß die Metallschicht abgestufter Zusammensetzung durch Viederachlagon des Metalls suat den üiokelkontakten und der Isolierrehicht und Wigatzen der nicht benötigten plkchenteile hergeutellt ist. 9. ) Halbleitervorrichtung nach einen der AnsprUche 1 bis dadurch gekenaseichnst, daß die ächicht»nfolge i® Halbleiter- körper durch doppelte Diffusion nach den Planarveräahren he ragetellt ist. 10e) Halbleitervorrichtung nach Anspruch 9s dadurch gekennseichaet, daß an der Oberfläche des Balbleiterkörpers, welche der isolierenden Schicht gegenüberliegt, bin ohmsober Kontakt in iora eines Nickelkontaktes und auf diesen eine dünne ze- tallechieht angeordnet ist, aalt denn gleichen Aufbau, wie diejenige, welche die großflächigen Tontakte auf der Isolier- achicät bildet und daß gegebenenialle eine höher dotierte . Schicht in üalbleiter auf der 3.Ite des ohmschen Kontakten an&sordnet ist, die durch Eindittundierea von Störstoffen roneäer isolierenden Schicht gegentibesliegeaden Oberfläche des Nlbleiterkörpers erzeugt ist* . 11.) üaäbleitervorrichtung nach einen der Aassprüche 1 bin 10, da- durch gekenn:eichuet, daß die nach dein Planarverfahrrn durch Digtusion erzeugten Zonen in einer dehicht den Halbleiter -
materiale angeordnet sind, die nach den epitasalrr®riahren auf einer Unterlage tue Belbleitsrnatoriel niedrigen Wider- standen und de® gleichen leitungstyps erzeugt ist. )c.) tialhleitarvorriahtun«, naob einen der AnsprUcbe 1 bisvlda- durch: geknnziiohnetp da# das Kalbltitermaterial Bilsiroa tat. 13.) Planarer Transistor nach Anspruch 1 bis 12, dadurch -gekon- 9rsichxurt, daH -alle Elektroden auf der gleichen Fläche dis Halbleiterplättchens- angeordnet Sand mit Nickelkontakten versehen sind und die darauf &ogeordnaten groftläcäigen K®n- takte_ech bis sm den Kanten den 2lkttobens erstrecken® 1t) Transistor nach Anspruch 13. - dadurch gekennzeichnet, daß die Blektrodensonen für Basis und Zait3"-- in einer Schicht aus Bslblaiternaterial gebildet .nd, dis nach dem Spitaacia- verfahren auf den Teil einer Fläche den Pltittohene erzeugt ist und. da® die 1Collektorrlektrode auf den restlieben Toll dieser Fläche angeoret ist. 15s-) Transistor nach Anspruch 13 und 14, dadurch g@kennzeichnetR daß das Halbleiterglättehen -ziel ebene paralle Flächen hat# welche dis Zorn eine® ie®k® haban»ä daß die Seiten- - - flachen in rechtem Winkel zu diesen beiden pldohen angeordnet winde- dae die Zollektor-, Basis- und: 8aitterel®ktrode sui' _ der gleichen: Drei®ckeäohe in dreieckiger Anordnung vorhanden sind und eickeikoutakte haben, Uber denen großflächig* ton- talkte am ßhroh bind Gold satt abgestufter Zusammensetzung angeordnet -oinä, die sich nach den Ecken der iecktfläche isretrecken.
Leer sehe ? atente neprüohe 1. ) Use of metallic coverings on several partial layers of at least two ltetallea on one Pad, one of which is metal well attached to the pad adheres and the other Betall is soft solderable and the layer salary- $ o is punished that the proportion dos had good-. the metals along the Sohichtdicko with increasing distance decreases from the document, according to patent. * .... (patent message 23 J -147 YZIIdf2io) as large area contacts at _ planar semiconductor devices with outer contacts. 2.) Electric semiconductor device, especially solid-state posture according to claim 1, characterized in that the metallic Uborsugt at the same time the connection lines between the electrodes of the tn. of the semiconductor arranged sliding tongues form. 3e> semiconductor device according to claims 1 and 2, thereby eechnet # DSSS nickel contacts to the electrodes by Bederzohlag®® from gold to the exposed semiconductor, from -Nickel on the.; Old and by Irhitsen the arrangement sui '. a temperature in the range of 375 ° C to 900 ° C and wide # re precipitation of nickel are made. 49) semiconductor device . according to claim 3, thereby geke nnae ine t, that both the gold layer and the Nickelochioht through an etxomlone plate made from a solution. 5,) HAlbleitervorri®htuu a g According to claim 1 am 4, thereby gakonn- distinguishes da® as a well-adhering metal: Qhroa and as soft solderable metal gold is twisted *
6e) semiconductor device according to claim. 1 to 4, thus identified Seich ns t that as good hattondee iletall Kangan and as soft Solderable metal silver is used. ?.) Foil conductor device according to claim 1 to 6, characterized in that marked, that the lietalls®hicht stepped approach n mren- o®tam with the help of a Xaake on the #iokelkontakte and the insoliereahiaht eats upset. 8e) Ralbleitesvorriobtung according to claim 1 to 6, characterized by draws that the metal layer of graded composition by means of the metal suat the oil contacts and the Isolierrehicht and wigatzen the not needed plk components is manufactured. 9. ) Semiconductor device according to one of claims 1 to by the fact that the non-sequential i® semiconductor body through double diffusion according to the planar process he is ragetellt. 10e) semiconductor device according to claim 9s characterized in that that on the surface of the ball conductor body which the insulating layer is opposite, I have an ohmic contact in iora of a nickel contact and on this a thin ze- tallechieht is arranged, because the same structure as the one that has the large-scale clay contacts on the insulating achic ä t forms and that given all a more highly doped . Layer in semiconductor on the 3rd ite of the ohmic contact which is caused by the introduction of contaminants Roneean insulating layer against the lying surface of the conductor body is generated *. 11.) üaäbleitervorrichtung according to one of the Aassprüche 1 bin 10, that through gekenn: verifies that the planar process through Digtusion created zones in a dehicht the semiconductor -
materials are arranged that sound after the epitasalrr® on a pad, the lead series has low resistance and the same cable type is produced. ) c. ) tialhleitarvorriahtun «, naob one of the claims 1 bisvlda- by: geknnziiohnetp da # did the Kalbltitermaterial Bilsiroa. 13.) Planar transistor according to claim 1 to 12, characterized -gekon- It is certain that all electrodes are disconnected on the same area Semiconductor die-arranged sand with nickel contacts are provided and the large-area K®n- takte_ech up to the edges of the 2 lkttobens extend® 1 t ) transistor according to claim 13. - characterized in that the Blektrodensonen for base and Zait3 " - in one layer Blue sheet material is formed and, according to the Spitaacia- traverse on the part of a surface that creates a flat surface is and. da® the 1 collector electrode on the rest of the Toll this area is located. 15s-) transistor according to claim 13 and 14, characterized in that g @ denotes R. that the semiconductor smoothing target has flat parallel surfaces # what dis anger a® ie®k® haban »ä that the sides - - - flat at right angles to these two pldohen windedae the Zollektor-, Basis- and: 8aitterel®ktrode sui ' _ the same: triangle-shaped in a triangular arrangement available are and have eickeikoutakte, over which large * ton- talkt am ßhroh bind gold full of graduated composition arranged -oinä, following the corners of the corner surface isre stretching.
See empty
DE19651514739 1962-05-25 1965-01-27 Electric semiconductor device Pending DE1514739A1 (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
GB20201/62A GB1010111A (en) 1962-05-25 1962-05-25 Vapour deposition of metallic films
GB36013/62A GB1044689A (en) 1962-09-21 1962-09-21 Improvements in or relating to mountings for semi-conductor devices
GB39650/62A GB1023531A (en) 1962-05-25 1962-10-19 Improvements in or relating to semiconductor devices
DEST19973A DE1179280B (en) 1962-11-09 1962-11-09 Process for the production of solderable contact points
GB48863/62A GB1024216A (en) 1962-05-25 1962-12-28 Improvements in or relating to circuit modules including semiconductor devices
GB378564A GB1036164A (en) 1962-04-16 1964-01-29 Improvements in or relating to semiconductor devices
GB3786/64A GB1036165A (en) 1962-05-25 1964-01-29 Improvements in or relating to semiconductor devices
GB610064A GB1036166A (en) 1964-02-13 1964-02-13 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1514739A1 true DE1514739A1 (en) 1969-07-31

Family

ID=27570745

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514739 Pending DE1514739A1 (en) 1962-05-25 1965-01-27 Electric semiconductor device

Country Status (2)

Country Link
BE (2) BE659001A (en)
DE (1) DE1514739A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601701B (en) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 Three-dimensional packaging method and structure of high-power electronic component with two end surface lead-out pins

Also Published As

Publication number Publication date
BE659002A (en) 1965-07-29
BE659001A (en) 1965-07-29

Similar Documents

Publication Publication Date Title
DE1764281C3 (en) Method of manufacturing a semiconductor device
DE1764951B1 (en) MULTI-LAYER METALIZATION FOR SEMI-CONDUCTOR CONNECTIONS
DE2539234A1 (en) FIELD EMISSION DEVICE AND PROCESS FOR ITS MANUFACTURING
DE1282196B (en) Semiconductor component with a protection device for its pn transitions
DE2730566A1 (en) Semiconductor device and process for its production
DE2422120B2 (en) Method for manufacturing a semiconductor device
DE2340142B2 (en) METHOD FOR MASS PRODUCTION OF SEMI-CONDUCTOR ARRANGEMENTS WITH HIGH BREAKTHROUGH VOLTAGE
DE3643898A1 (en) METHOD FOR FORMING A CONDUCTIVE PATTERN ON A SEMICONDUCTOR SURFACE
EP0174686B1 (en) Semiconductor temperature sensor
DE1564534A1 (en) Transistor and process for its manufacture
DE1639262A1 (en) Semiconductor component with a large area electrode
DE1812130B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR OR THICK FILM ARRANGEMENT
DE1514739A1 (en) Electric semiconductor device
DE2528000B2 (en) Method for producing a soldering surface of relatively large dimensions
DE2608813C3 (en) Low blocking zener diode
DE1439529B2 (en) : Semiconductor component with a planar semiconductor element on a bonding plate and method for producing the same
DE1262348B (en) Integrated circuit information memory with four-layer diodes and process for its manufacture
DE1439938A1 (en) High frequency semiconductor device and method for manufacturing the same
DE2537327A1 (en) SEMICONDUCTOR DEVICE WITH A PN JUNCTION OF UNIFORM CURRENT DENSITY DISTRIBUTION AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE
DE2105164C2 (en) Semiconductor component with base and emitter zone and resistance layer and process for its production
DE1285581C2 (en) Carrier with a microcircuit and method for its manufacture
DE1769271C3 (en) Method of manufacturing a solid-state circuit
DE1923314A1 (en) Electrical connections and contacts for semiconductor devices
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE1924845C3 (en) Semiconductor arrangement with metallic contacts and / or metallic connecting layers