DE1514363B1 - Process for manufacturing passivated semiconductor components - Google Patents

Process for manufacturing passivated semiconductor components

Info

Publication number
DE1514363B1
DE1514363B1 DE19651514363 DE1514363A DE1514363B1 DE 1514363 B1 DE1514363 B1 DE 1514363B1 DE 19651514363 DE19651514363 DE 19651514363 DE 1514363 A DE1514363 A DE 1514363A DE 1514363 B1 DE1514363 B1 DE 1514363B1
Authority
DE
Germany
Prior art keywords
semiconductor
grooves
semiconductor wafer
layer
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514363
Other languages
German (de)
Inventor
Eric Frederick Cavc
Alfred Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US388237A external-priority patent/US3369290A/en
Application filed by RCA Corp filed Critical RCA Corp
Priority claimed from US478351A external-priority patent/US3383760A/en
Publication of DE1514363B1 publication Critical patent/DE1514363B1/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D471/00—Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00
    • C07D471/02—Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00 in which the condensed system contains two hetero rings
    • C07D471/04—Ortho-condensed systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/55—Design of synthesis routes, e.g. reducing the use of auxiliary or protecting groups

Description

1 21 2

Die Erfindung betrifft ein Verfahren zum Her- zusammengepreßt. Die eine Scheibe erhält praktisch stellen von passivierten Halbleiterbauelementen mit parallel zu ihren einander gegenüberliegenden einem zu den zwei einander gegenüberliegenden größeren Flächen eine pn-Schicht, und die andere größeren Flächen einer Halbleiterscheibe parallel- Scheibe dient als Unterlage oder Abstützung und liegenden ebenen pn-übergang, bei dem die Halb- 5 wird metallisiert, um einen guten ohmschen Kontakt leiterscheibe mit ihrer einen Fläche auf einer leiten- zu geben. Nach der Verbindung der beiden Scheiben den Trägerplatte befestigt wird. wird eine Mehrzahl von Rillen in den Block ein-The invention relates to a method for pressing together. The one disk gets practical set of passivated semiconductor components with parallel to their opposite one another one to the two opposite larger surfaces a pn-layer, and the other Larger areas of a semiconductor wafer parallel-disc serves as a base or support and lying flat pn junction where the half-5 is metallized to ensure good ohmic contact to give conductor washer with its one surface on a conductor. After connecting the two panes the carrier plate is attached. a plurality of grooves is made in the block

Es ist bekannt, den Kristall von Halbleiterbau- gearbeitet. Jede dieser Rillen durchdringt die erstelementen auf einer leitenden Trägerplatte aufzu- genannte Scheibe und reicht also in die Unterlagebauen, welche später, je nach Art des Bauelementes, 10 scheibe hinein, so daß eine Mehrzahl von Mesas als Anode oder als Kollektor dient. Ferner ist es entstehen. Die freiliegenden Oberflächen der Scheibe, bekannt, eine große Anzahl von Halbleiterbau- d. h. die zwischen den Rillen liegenden Halbleiterelementen in einem einzigen Halbleiterplättchen aus- flächen, werden mit einem Isoliermaterial überzogen, zubilden und durch rillenartige Vertiefungen von- und zwar vorzugsweise dadurch, daß man das einander zu trennen, welche auf verschiedene Weise i5 Silizium oxydiert, so daß eine Schicht von Siliciumin das Halbleiterplättchen eingearbeitet werden kön- dioxid gebildet wird. Sodann wird ein Isoliermaterial, nen und der späteren Trennung in einzelne Bau- beispielsweise erweichtes Glas, in die Rillen eingeelemente, sei es durch Ätzen, Auseinanderbrechen preßt, und nach Erstarrung werden die einander usw., dienen. gegenüberliegenden Flächen des Blocks geläppt, soIt is known that the crystal is made from semiconductor construction. Each of these grooves penetrates the disk on a conductive carrier plate and thus extends into the sub-structure, which later, depending on the type of component, enters into the disk, so that a plurality of mesas serves as anode or collector. Furthermore, it is created. The exposed surfaces of the disk, known to cover a large number of semiconductor components, ie the semiconductor elements lying between the grooves in a single semiconductor wafer, are coated with an insulating material, formed and formed by groove-like depressions - preferably by the fact that the to separate each other, which, so that a layer of Siliciumin the semiconductor die to be incorporated is formed kön- dioxide oxidizes in various ways i 5 silicon. Then an insulating material, nen and the later separation into individual structural elements, for example softened glass, is pressed into the grooves, be it by etching, breaking apart, and after solidification they will serve each other, etc. opposite faces of the block lapped so

Die Aufgabe der Erfindung besteht nun in der 20 daß die Mesa-Oberflächen in der die pn-Schicht Schaffung eines Verfahrens zum Herstellen passivier- tragenden Scheibe freigelegt werden und eine ter Halbleiterbauelemente, insbesondere zur Massen- leitende Fläche der Halbleiterunterlage ebenfalls herstellung von Mesa-Leistungsgleichrichtern. freigelegt wird. Diese Flächen werden metallisiert,The object of the invention now consists in the fact that the mesa surfaces in the pn-layer Creation of a method for manufacturing passivation-bearing disc are exposed and a ter semiconductor components, in particular for the ground-conducting surface of the semiconductor substrate as well manufacture of mesa power rectifiers. is exposed. These surfaces are metallized,

Bisher hat man Halbleiterbauelemente vielfach und es wird eine Mehrzahl von Elektroden an ihnen dadurch passiviert, daß man sie in luftdichte Ge- 25 angeschmolzen. Wenn man nun durch das in den häuse einschloß. In manchen Fällen wurde das Rillen befindliche Glas hindurch Schnitte führt, so betreffende Halbleiterbauelement dadurch gegen entstehen eine Mehrzahl von gleichartigen HaIb-Feuchtigkeit, Staub und andere Verunreinigungen leiterbauelementen, wobei jedes Bauelement durch geschützt, daß man das Bauelement in ein isolieren- eine Glasschicht passiviert ist.So far, semiconductor components have been used many times over and have a plurality of electrodes on them passivated by melting them into airtight gel. If you go through the housing included. In some cases, the grooved glass was cut through, so The relevant semiconductor component thereby creates a multitude of similar semi-moisture, Dust and other debris on circuit components, with each component through protected that the component is passivated in an insulating glass layer.

des oder abdichtendes Medium einbettete. Zwar 30 Die Erfindung wird im folgenden an Hand der eignen sich diese Verfahren für viele Arbeiten von verschiedenen Figuren der Zeichnung erläutert. Halbleiterbauelementen, lassen sich jedoch dort nur Fig. 1 zeigt eine Scheibe aus Halbleitermaterialembedding or sealing medium. Although the invention is hereinafter based on the These methods are useful for many jobs outlined by different figures of the drawing. Semiconductor components, however, can only be found there. FIG. 1 shows a wafer made of semiconductor material

unter Schwierigkeiten anwenden, wenn das be- jn der Vorderansicht, wie es für das Verfahren nach treffende Halbleiterbauelement sehr klein und zer- der Erfindung verwendet werden soll; brechlich ist. Bei manchen Halbleiterbauelementen 35 F i g. 2 zeigt die in F i g. 1 dargestellte Halbleiterist es auch schwierig, ohne zeitraubende Versuche scheibe nach Durchführung eines weiteren Verdie verschiedenen Elektroden des Halbleiterbau- fahrensschrittes;apply with difficulty when the loading j front view, as the invention is intended to be used for the method of striking semiconductor device very small and decomposed n; is fragile. In some semiconductor components 35 F i g. 2 shows the in FIG. 1, it is also difficult to discard the various electrodes of the semiconductor manufacturing step without time-consuming experiments after having carried out a further test.

elementes während der Fabrikation und vor dem F i g. 3 zeigt einen Schnitt durch einen Induktionserwähnten Einbettungsvorgang zu identifizieren. ofen mit einer Darstellung der Halbleiterscheibe undelement during manufacture and before the F i g. 3 shows a section through an induction mentioned Identify the embedding process. furnace with a representation of the semiconductor wafer and

Demgegenüber soll das Verfahren nach der Er- 40 der Unterlagescheibe, wobei diese Scheiben zur Verfindung eine leichte Identifizierung der Elektroden anschaulichung auseinandergezogen sind; der Bauelemente während ihrer Herstellung erlau- Fig. 4 zeigt eine Vorderansicht der Scheibe undIn contrast, the method according to the invention is intended to 40 the washer, with these disks for the purpose of finding easy identification of the electrodes exploded; of the components during their manufacture. Fig. 4 shows a front view of the disc and

ben, so daß Probieren unnötig wird. Außerdem soll der Unterlage, die aufeinander befestigt sind, so daß das Verfahren die gleichzeitige Passivierung einer sje einen Block bilden, in welchem Rillen eingegroßen Anzahl solcher Bauelemente erlauben. 45 schnitten sind. Die gestrichelten Linien veranschau-practice so that trial and error is unnecessary. In addition to the pad that are attached to each other, so that the method of s j e form a block at the same time passivation in which grooves turned allow large number of such devices. 45 are cut. The dashed lines illustrate

Bei einem Verfahren zum Herstellen von passi- liehen diejenigen Teile des Blocks, die bei der Einvierten Halbleiterbauelementen mit einem zu den arbeitung der Rillen herausgeschnitten wurden; zwei einander gegenüberliegenden größeren Flächen Fig. 4A zeigt einen Schnitt längs der Schnitteiner Halbleiterscheibe parallelliegenden ebenen ebene4A-4A in Fig. 4, und zwar in der Richtung pn-übergang, bei dem die Halbleiterscheibe mit 50 der in F i g. 4 eingetragenen Pfeile gesehen; ihrer einen Fläche auf einer leitenden Trägerplatte Fig. 4B zeigt eine Ansicht des mit Rillen verbefestigt wird, wird diese Aufgabe erfindungsgemäß sehenen Blocks nach Fi g. 4 von oben; dadurch gelöst, daß auf der anderen Fläche der Fig. 5, 6 und 7 zeigen ähnliche Ansichten wieIn one method for manufacturing passibles, those parts of the block that were cut out during the fourth semiconductor components with one for the processing of the grooves; two opposing major surfaces Fig. 4A shows a section along the section of a semiconductor wafer in parallel planes ebene4 A -4 A in Fig. 4, in the direction of the pn junction, in which the semiconductor wafer 50 in F i g. 4 registered arrows seen; one of its surfaces on a conductive carrier plate. 4 from above; solved in that on the other surface of Figs. 5, 6 and 7 show similar views as

Halbleiterscheibe Rillen eingebracht werden, welche Fig. 4A und lassen verschiedene Verfahrensschritte die Halbleiterscheibe in einer Anzahl von Mesas mit 55 erkennen;Semiconductor wafer grooves are introduced, which FIG. 4A and leave various process steps recognize the semiconductor wafer in a number of mesas at 55;

je einem Teil des pn-Überganges zerlegen, daß dann Fig. 8 zeigt einen Schnitt durch einen Blockdisassemble each part of the pn junction so that FIG. 8 shows a section through a block

die Rillen mit Passivierungsmaterial gefüllt werden ähnlich wie Fig. 7, jedoch mit einer größeren An- und daß schließlich Zuleitungen an den freiliegenden zahl von Mesas, und veranschaulicht ferner das VerFlächen der Mesas befestigt werden. fahren zur gleichzeitigen Befestigung einer Mehrzahl Hierbei verhindert das eingebrachte Passivierungs- 60 von äußeren Elektroden an einer Reihe von Gleichmaterial, das die freiliegenden Querschnitte der p- rich tern;the grooves are filled with passivation material similar to Fig. 7, but with a larger and that finally leads to the exposed number of mesas, and further illustrates the area attached to the mesas. drive for simultaneous fastening of a plurality The introduced passivation 60 of external electrodes prevents a number of identical material, the exposed cross-sections of the judges;

und η-Schichten der einzelnen Mesas beschädigt F i g. 9 stellt einen Querschnitt durch einen passi-and η-layers of the individual mesas damaged F i g. 9 shows a cross section through a passive

werden. vierten Gleichrichter dar, der aus einem Block nachwill. fourth rectifier, which is from a block after

Bei einer besonderen Ausführungsform der Er- F i g. 8 herausgeschnitten ist;In a particular embodiment of the invention. 8 is cut out;

findung werden zwei Scheiben aus Halbleitermaterial, 65 Fig. 10 zeigt einen Schnitt durch eine andere beispielsweise aus Silicium, miteinander verbunden, Ausführungsform eines passivierten Gleichrichters indem man sie beispielsweise unter Zwischenfügung nach der Erfindung, eines schmelzenden Metalls unter Wärmeeinwirkung In Fig. 1 ist ein Teil einer Scheibe 10 eines Ein-Two wafers of semiconductor material are found, 65 Fig. 10 shows a section through another for example made of silicon, interconnected, embodiment of a passivated rectifier for example by inserting them according to the invention, of a melting metal under the action of heat In Fig. 1, a part of a disk 10 of an inlet

3 43 4

kristalls aus Halbleitermaterial, beispielsweise aus 22 bewirkt. Wenn die Schicht 24 aus Chrom odercrystal made of semiconductor material, for example from 22 causes. If the layer 24 is made of chrome or

Silicium, Germanium oder Galliumarsenid darge- aus Titan besteht, kann eine Temperatur zwischenSilicon, germanium or gallium arsenide, which consists of titanium, can have a temperature between

stellt. Die Scheibe 10 kann quadratische Form haben 950 und 1400° C und ein Druck zwischen etwarepresents. The disk 10 can have a square shape between 950 and 1400 ° C. and a pressure between approximately

und eine Seitenlänge von beispielsweise 2,5 cm. Ihre 100 kg je 6,5 cm2 und dem 25fachen dieses Wertesand a side length of, for example, 2.5 cm. Your 100 kg per 6.5 cm 2 and 25 times this value

Dicke kann etwa 0,1 bis 0,3 mm betragen. Die obere 5 angewendet werden. Die Zusammenpressung sollteThickness can be about 0.1 to 0.3 mm. The top 5 will be applied. The compression should

und die untere Seite der Scheibe, die als einander in einem Vakuum oder in einer neutralen oder redu-and the lower side of the disc, which as each other in a vacuum or in a neutral or redu-

gegenüberliegende größere Flächen bezeichnet wer- zierenden Atmosphäre, beispielsweise in Argon oderOpposite larger areas are referred to ornamental atmosphere, for example in argon or

den, tragen die Bezugszeichen 12 und 14. Auf der Wasserstoff, vorgenommen werden. Für Germaniumden, have the reference numerals 12 and 14. On the hydrogen, are made. For germanium

Oberseite 12 und der Unterseite 14 können Akzep- und die III-V-Halbleitermaterialien, wie beispiels-Upper side 12 and the lower side 14 can accept and the III-V semiconductor materials, such as

toren und Donatoren eindiffundiert werden. Auf io weise für Galliumarsenid, können tiefere Tempera-gates and donors are diffused. In the same way for gallium arsenide, lower temperatures can

diese Weise werden in der Scheibe eine p-Zone 16 türen und geringere Drücke angewendet werden,In this way, a p-zone 16 will be created in the disk and lower pressures will be applied,

und eine n-Zone 18 gebildet. Dieses Diffusions- Nachdem der Block 30 gebildet worden ist, wer-and an n region 18 is formed. After the block 30 has been formed, this diffusion

verfahren kann in an sich bekannter Weise über- den eine Mehrzahl von Mesas 40 in diesem Blockcan proceed in a manner known per se using a plurality of mesas 40 in this block

wacht werden, so daß die p-Zone 16 von der Ober- dadurch angebracht, daß man eine Reihe von RillenWakes up so that the p-zone 16 is attached from the top by making a series of grooves

fläche 12 aus etwa eine Tiefe von 0,05 mm annimmt 15 42 gemäß Fig. 4, 4A und 4B in diesem Block an-surface 12 from about a depth of 0.05 mm assumes 15 42 according to FIGS. 4, 4A and 4B in this block.

und somit eine pn-Zone 20 als Übergang zur η-Zone bringt. Die punktierten Linien im Block 30 in F i g. 4and thus brings a pn zone 20 as a transition to the η zone. The dotted lines in block 30 in FIG. 4th

18 entsteht. Die pn-Schicht 20 ist also eben und ver- zeigen diejenigen Teile an, welche in dem Block vor18 is created. The pn layer 20 is therefore flat and indicates those parts which are in the block

läuft parallel zu der Oberseite 12 und der Unterseite Anbringung der Rillen 42 noch vorhanden sind. Jederuns parallel to the top 12 and the bottom attaching the grooves 42 are still in place. Every

14 der Scheibe 10. Die Oberseite 12 und die Unter- der Rillen 42 durchsetzt die Halbleiterscheibe 1014 of the wafer 10. The top 12 and the lower grooves 42 penetrate the semiconductor wafer 10

seite 14 können durch den Diffusionsvorgang eine 20 vollständig und dringt in die Trägerscheibe 22 ein,page 14, a 20 completely penetrates through the diffusion process and penetrates into the carrier disk 22,

verhältnismäßig hohe elektrische Leitfähigkeit er- so daß eine Mehrzahl von einander gleichartigenrelatively high electrical conductivity so that a majority of them are identical

halten. Mesas 40 in regelmäßiger Anordnung gemäß der inkeep. Mesas 40 in a regular arrangement according to the in

Statt das obenerwähnte sogenannte doppelte Fig. 4B dargestellten Aufsicht entsteht. Die Rillen Diffusionsverfahren anzuwenden, kann man eine 42 können in dem Block 30 durch chemische oder pn-Schicht auch durch einen einzigen Diffusions- 25 elektrolytische Ätzung, mittels eines Sandstrahlvorgang erzeugen. Ferner kann die Scheibe 10 auch gebläses, mittels einer Säge, mittels eines Schleifaus einem n-Halbleitermaterial bestehen, in welches Werkzeugs oder mit dem Ultraschall (sogenanntes eine p-Verunreinigung eindiffundiert wird, um auf Cavitron-Verfahren) angebracht werden,
diese Weise ein pn-Schicht 20 zu bilden. Es ist zweckmäßig, in die Rillen 42 weiches GlasInstead of the above-mentioned so-called double plan view shown in FIG. 4B. Using the groove diffusion process, one can create a 42 can in the block 30 by chemical or pn-layer also by a single diffusion 25 electrolytic etching, by means of a sandblasting process. Furthermore, the disk 10 can also be blown, by means of a saw, by means of a grinding, made of an n-semiconductor material, into which a tool or with the ultrasound (so-called a p-impurity is diffused in order to use the Cavitron method),
in this way to form a pn layer 20. It is advisable to use soft glass in the grooves 42

Die Scheibe 10 ist gemäß den folgenden Erläute- 30 einzupressen, jedoch ist es zu empfehlen, da dieThe washer 10 is to be pressed in according to the following explanations 30, but it is recommended that the

rungen auf einer geeigneten Unterlagescheibe oder meisten Glassorten Verunreinigungen enthalten,on a suitable washer or most types of glass contain impurities,

Trägerscheibe 22 angebracht. Die Trägerscheibe 22 welche die pn-Schicht 20 verderben könnten, dieCarrier disk 22 attached. The carrier disk 22 which could spoil the pn layer 20, the

kann hoch dotiertes p-Silicium sein, welches ein Oberfläche 14 und diejenigen Teile der Scheibe 10may be highly doped p-type silicon, which has a surface 14 and those parts of the wafer 10

elektrisch leitender Teil des fertigen Halbleiterbau- sowie der Trägerscheibe 22, welche die Rillen 42electrically conductive part of the finished semiconductor component and of the carrier wafer 22, which the grooves 42

elementes wird. Die Halbleiterschale 10 und die 35 definieren, mit einer Schicht 24 aus einem elektrischelement is. The semiconductor shell 10 and 35 define, with a layer 24 of an electrical

Trägerscheibe 22 sollen praktisch den gleichen ther- inerten Material, beispielsweise aus Siliciumdioxid, zuCarrier disk 22 should be made of practically the same thermally inert material, for example made of silicon dioxide

mischen Ausdehnungskoeffizienten besitzen, um ein überziehen,mix have expansion coefficients to coat a,

stabiles Endprodukt zu gewährleisten. Die Schicht 44 aus Siliciumdioxid kann auf derto ensure a stable end product. The layer 44 of silicon dioxide can be deposited on top of the

Die Halbleiterscheibe 10 und die Trägerscheibe 22 Oberseite des mit Rillen versehenen Blocks 30 in an können in einem Warmpreßverfahren miteinander 40 sich bekannter Weise angebracht werden, beispielsverbunden werden. Wenn die aufeinanderliegenden weise durch direkte Oxydation der Silicium-Träger-Flächen der Scheibe 10 und der Trägerscheibe 22 platte 22 und der noch vorhandenen Teile der Halbgeätzt sind, ist es empfehlenswert, die eine dieser leiterscheibe 10 oder durch Aufdampfen von Flächen mit einer Schicht 24 eines Metalls, beispiels- Siliciumdioxid (SiO2) oder von SiO in O2 oder durch weise mit einer Schicht aus Chrom, Nickel, Tantal, 45 Dekomposition von Organosilanen oder durch Wolfram, Niob, Magnesium, Silber, Kobalt, Kupfer, Hydrolyse oder Oxydation von Siliciumhalogenen Titan zu überziehen. Die Schicht 24 des betreffenden hergestellt werden. Das Siliciumdioxid kann mit Metalls kann also auf der Oberfläche 12 der Scheibe anderen Oxyden modifiziert werden, beispielsweise 10, wie in F i g. 2 dargestellt, entweder durch Auf- mit Phosphorsilikat, Borsilikat oder Bleisilikat, wenn dampfen oder auf elektrolytischem Wege oder durch 5° die Halbleiterscheibe 10 aus Galliumarsenid oder Eintauchen der Scheibe in ein feines Pulver des be- aus Germanium besteht. Wenn ein Glas hoher Reintreffenden Metalls angebracht werden oder durch heit, welches dem Halbleitermaterial gegenüber inert Einfügen einer dünnen Metallfolie zwischen der ist, verwendet wird, kann die Schicht 44 fortgelassen Halbleiterscheibe und der Trägerscheibe. Die Dicke werden. Die Dicke der Schicht 44 beträgt vorzugsder Metallschicht 24 kann zwischen 1000 und 55 weise zwischen 3000 und 10000 Ängströmeinheiten. 100000 Angströmeinheiten betragen. Das Aufpressen Das bis zu seinem Erweichungspunkt in dem der Halbleiterscheibe 10 auf die Trägerscheibe 22 Induktionsofen 26 erhitzte Glas 46 kann in die kann in einem Induktionsofen 26, wie er in F i g. 3 Rillen 42 dadurch eingepreßt werden, daß man eine veranschaulicht ist, stattfinden. Dort ist die Metall- Scheibe dieses Glases auf die überzogenen Mesas 40 schicht 24 der Scheibe 10 der Oberseite 28 der 60 auflegt und den Block 30 mit der Glasscheibe dann Trägerscheibe 22 zugewendet, so daß nach dem Auf- zwischen die Blocks oder Stempel 32 und 34 in den pressen ein Block 30, wie er in F i g. 4 veranschau- Ofen einbringt. Wenn das Glas erweicht ist, genügen licht ist, entsteht. Die Halbleiterschale 10 und die ein Druck zwischen 100 kg je 6,5 cm2 und dem Trägerscheibe 22 werden zwischen die Graphit- 25fachen dieses Betrages zur Einpressung des Glases stempel 32 und 34 eingefügt, so daß ein in der Rieh- 65 in die Rillen 42. Zwar läßt sich durch die beschrietung der Pfeile 36 und 38 ausgeübter Druck unter bene Warmpressung das Glas verhältnismäßig leicht gleichzeitiger Induktionsheizung des Ofens eine Ver- in die Rillen einfügen, man kann jedoch auch andere Schmelzung des Metalls 24 mit den Scheiben 10 und Verfahren verwenden, beispielsweise eine Sedimen-The semiconductor wafer 10 and the carrier wafer 22 on the top side of the grooved block 30 in FIG. 3 can be attached to one another in a known manner in a hot pressing process, for example they can be connected. If the superimposed way by direct oxidation of the silicon carrier surfaces of the disc 10 and the carrier disc 22 plate 22 and the remaining parts of the half-etched, it is recommended that one of these conductor disc 10 or by vapor deposition of surfaces with a layer 24 of a Metal, for example silicon dioxide (SiO 2 ) or SiO in O 2 or by wise with a layer of chromium, nickel, tantalum, 45 decomposition of organosilanes or by tungsten, niobium, magnesium, silver, cobalt, copper, hydrolysis or oxidation of To coat silicon halide titanium. The layer 24 of the relevant can be made. The silicon dioxide can be modified with metal so other oxides can be modified on the surface 12 of the wafer, for example 10, as in FIG. 2, either by coating with phosphorus silicate, borosilicate or lead silicate, if steaming or electrolytically or by 5 ° the semiconductor wafer 10 is made of gallium arsenide or by dipping the wafer in a fine powder of the be made of germanium. If a glass of high-purity metal is attached or is used, which is inert to the semiconductor material, inserting a thin metal foil between the layer 44 can be omitted from the semiconductor wafer and the carrier wafer. The thickness will be. The thickness of the layer 44 is preferably the metal layer 24 can be between 1000 and 55, or between 3000 and 10000 angstrom units. 100,000 angstrom units. The pressing The glass 46, which is heated to its softening point in the induction furnace 26 of the semiconductor wafer 10 on the carrier wafer 22, can be put into the can in an induction furnace 26, as shown in FIG. 3 grooves 42 are pressed in that one is illustrated take place. There the metal disk of this glass is placed on the coated mesas 40 layer 24 of the disk 10 of the top 28 of the 60 and the block 30 with the glass disk then turned towards the carrier disk 22, so that after the up between the blocks or stamps 32 and 34 in the presses a block 30 as shown in FIG. 4 demonstration furnace brings in. When the glass is softened and there is enough light, it is created. The semiconductor shell 10 and the pressure between 100 kg per 6.5 cm 2 and the support plate 22 are inserted between the graphite 25 times this amount for pressing in the glass stamps 32 and 34, so that a groove 65 in the grooves 42 Although the pressure exerted by arrows 36 and 38 under low hot pressing allows the glass to be inserted into the grooves relatively easily with simultaneous induction heating of the furnace, other melting of the metal 24 with the disks 10 and methods can also be used, for example a sedimentary

tation, eine Schmelzung oder eine Aufdampfung. Es stehen verschiedene Arten von Glas zur Verfügung, welche einen guten thermischen Expansionskoeffizienten für die Benutzung bei Silicium besitzen.tation, melting or vapor deposition. Different types of glass are available, which have a good coefficient of thermal expansion for use with silicon.

Im allgemeinen sollen Gläser für die Zwecke der Erfindung einen verhältnismäßig hohen elektrischen Widerstand aufweisen und frei von Chemikalien sein, welche auf das Halbleitermaterial eine unerwünschte Dotierungswirkung ausüben könnten. Ferner müssen die Gläser praktisch die gleichen thermischen Expansionskoeffizienten wie das Halbleitermaterial besitzen.In general, glasses for the purposes of the invention should have a relatively high electrical power Have resistance and be free of chemicals which may have an undesirable effect on the semiconductor material Could exercise doping effect. Furthermore, the glasses must have practically the same thermal Have expansion coefficients like the semiconductor material.

Wenn das Glas 46 sich abgekühlt hat, werden die einander gegenüberliegenden größeren Flächen des Blocks 30 geläppt, um die von den Mesas 40 abgewandte Halbleiterfläche 14 und die äußere Fläche 48 der Trägerplatte 22 in F i g. 6 freizulegen.When the glass 46 has cooled, the opposing larger surfaces of the Blocks 30 lapped to the semiconductor surface 14 facing away from the mesas 40 and the outer surface 48 of the carrier plate 22 in FIG. 6 to expose.

Die gereinigte Halbleiterfläche 14 der Mesas 40 und die Unterseite 48 der Trägerplatte 22 werden nun mit einer Schicht 50 eines Metalls, beispielsweise mit Nickel, plattiert und dann in ein geschmolzenes Lot eingetaucht, so daß eine Schicht 52 von Lot über der Metallschicht 50 gebildet wird. Die Schichten 50 und 52 sind zum Anbringen von Elektroden geeignet. An Stelle der erwähnten Schicht 50 kann man auch andere Metalle, Hartlote und Legierungen benutzen. The cleaned semiconductor surface 14 of the mesas 40 and the underside 48 of the carrier plate 22 are now plated with a layer 50 of a metal, for example nickel, and then turned into a molten one Solder dipped so that a layer 52 of solder is formed over the metal layer 50. The layers 50 and 52 are suitable for attaching electrodes. Instead of the mentioned layer 50, one can also use other metals, brazing alloys and alloys.

Man kann nunmehr eine Anzahl von Elektroden, beispielsweise in Form der Kupferelektroden 54 in Fig. 8, an den Lötmittelschichten 52 gleichzeitig anbringen. Die Elektroden 54 werden in Graphitformen 32A und 34/1 angebracht, so daß man je eine Anschlußelektrode 54 auf jedem Mesa 40 und eine getrennte Elektrode 54 auf der Trägerplatte 52 unmittelbar unterhalb dieses Mesas anbringen kann. Die Graphitformen 32.4, 34A und der "Block 40 werden in der in Fig. 8 dargestellten Anordnung beispielsweise durch Einführung in einen Induktionsofen 26 erhitzt, um die Elektroden 54 anzulöten. Die Graphitformen 32 A und 34,4 werden dann entfernt, und der Block 30 wird längs der Ebenen C und C' gemäß Fig. 4B und 8 zerschnitten, um die einzelnen Halbleiterbauelemente, also im vorliegenden Fall die einzelnen Gleichrichter, voneinander zu trennen.A number of electrodes, for example in the form of the copper electrodes 54 in FIG. 8, can now be attached to the solder layers 52 at the same time. The electrodes 54 are attached in graphite molds 32A and 34/1, so that one connection electrode 54 can be attached to each mesa 40 and a separate electrode 54 can be attached to the carrier plate 52 immediately below this mesa. The graphite molds 32.4, 34A and the "block 40 are heated in the position shown in Fig. 8 arrangement, for example by insertion into an induction furnace 26 to the electrode 54 to be soldered. The graphite molds 32 A and 34.4 are then removed, and the block 30 is cut along the planes C and C ' according to FIGS. 4B and 8 in order to separate the individual semiconductor components, that is to say in the present case the individual rectifiers.

Der Querschnitt der getrennten passivierten Gleichrichter 56 ist in Fig. 9 dargestellt. Die Schnitte werden vorzugsweise längs einer senkrecht zu den größeren Flächen der Scheibe 10 verlaufenden Ebene und durch das Glas 46 hindurchgeführt. Dieser Zerschneidungsvorgang kann durch Ätzung, mittels eines Sandstrahlgebläses, mittels einer Ultraschallbearbeitung, mittels einer Reißnadel od. dgl. durchgeführt werden.The cross-section of the separate passivated rectifiers 56 is shown in FIG. The cuts are preferably made along a plane running perpendicular to the larger surfaces of the pane 10 and through the glass 46. This cutting process can be carried out by etching, by means of a sandblasting blower, by means of ultrasonic machining, by means of a scriber or the like.

Man erkennt, daß die pn-Schicht 20 und die p-Zone 16 sowie die n-Zone 18 des Gleichrichters 56 von dem Glase 46 umgeben sind. Der unsymmetrische Aufbau des Bauelementes nach Fig. 9 ermöglicht es, die p-Seite bzw. die η-Seite der Diode ohne weiteres zu unterscheiden.It can be seen that the pn-layer 20 and the p-zone 16 as well as the n-zone 18 of the rectifier 56 are surrounded by the glass 46. The asymmetrical structure of the component according to FIG. 9 makes it possible to easily distinguish the p-side and the η-side of the diode.

Eine andere Ausführungsform eines Gleichrichters 58 gemäß der Erfindung ist in Fig. 10 dargestellt. Der Gleichrichter 58 ist durch Läppung der Unterseite des Blocks 30 in der in Fig. 7 dargestellten Form bis auf die in F i g. 7 durch eine waagerechte strichpunktierte Linie dargestellte Ebene 60 hergestellt, worauf die für den Gleichrichter 56 beschriebenen Bearbeitungsvorgänge folgen. Die Ebene schneidet das Glas 46. Somit bildet das Glas 46 eine vollständige passivierende Hülle um das Halbleitermaterial herum, jedoch unter Freilassung der Kontaktflächen für die Elektroden.Another embodiment of a rectifier 58 according to the invention is shown in FIG. The rectifier 58 is illustrated in FIG. 7 by lapping the underside of the block 30 Form except for the one shown in FIG. 7 produced by a horizontal dash-dotted line shown plane 60, followed by the machining operations described for rectifier 56. The level cuts the glass 46. Thus, the glass 46 forms a complete passivating envelope around the semiconductor material around, but leaving the contact surfaces for the electrodes free.

Das vorstehend beschriebene Verfahren zum Herstellen von passivierten Gleichrichtern ist auf die Herstellung von Dioden in flächenmäßiger Anordnung anwendbar, wobei jede dieser fläclienmäßigen Anordnungen einige oder viele einzelne Dioden enthalten kann. Dabei können die Dioden auch in einer beliebigen gegenseitigen Zuordnung innerhalb der Flächen angeordnet werden. Beispielsweise kann man statt der einzelnen Elektroden 54 die Graphitform 32,4 so modifizieren, daß einzelne leitende Streifen aufgebracht werden, welche gewünschte Mesas überbrücken und einzelne Mesas in einer vorgegebenen Art und Weise zusammenschalten. Die Halbleiterscheibe 10 kann dann derart zerschnitten werden, daß diese gewünschten Anordnungen von Mesas als zusammenhängende konstruktive Einheit gewonnen werden. Solche Anordnungen können für die Herstellung von magnetischen Speichern oder von integrierten Stromkreisen benutzt werden.The method described above for manufacturing passivated rectifiers is based on the Manufacture of diodes in a two-dimensional arrangement applicable, each of these area-wise Arrangements may contain some or many individual diodes. The diodes can also be used in one arbitrary mutual assignment can be arranged within the areas. For example, can instead of the individual electrodes 54, the graphite form 32, 4 is modified so that individual conductive ones Strips are applied, which bridge the desired mesas and individual mesas in a predetermined Interconnect way. The semiconductor wafer 10 can then be cut up in this way that these desired arrangements of mesas as a coherent structural unit be won. Such arrangements can be used for the manufacture of magnetic memories or be used by integrated circuits.

Die Erfindung ist auch auf die Herstellung von Mesatransistoren, auf die Herstellung von gesteuerten Siliciumgleichrichtern und beispielsweise von Zenerdioden anwendbar.The invention also applies to the manufacture of mesa transistors, to the manufacture of controlled ones Silicon rectifiers and, for example, of Zener diodes applicable.

Claims (4)

Patentansprüche:Patent claims: 1. Verfahren zum Herstellen von passivierten Halbleiterbauelementen mit einem zu den zwei einander gegenüberliegenden größeren Flächen einer Halbleiterscheibe parallelliegenden ebenen pn-übergang, bei dem die Halbleiterscheibe mit ihrer einen Fläche auf einer leitenden Trägerplatte befestigt wird, dadurch gekennzeichnet, daß auf der anderen Fläche der Halbleiterscheibe Rillen eingebracht werden, welche die Halbleiterscheibe in eine Anzahl von Mesas mit je einem Teil des pn-überganges zerlegen, daß dann die Rillen mit Passivierungsmaterial gefüllt werden und daß schließlich Zuleitungen an den freiliegenden Flächen der Mesas befestigt werden.1. A method of manufacturing passivated semiconductor devices having one to the two opposing larger surfaces of a semiconductor wafer are parallel planes pn junction, in which the semiconductor wafer with its one surface on a conductive carrier plate is attached, characterized in that on the other surface of the Semiconductor wafer grooves are introduced, which the semiconductor wafer in a number of Separate mesas with one part of the pn junction each, then cover the grooves with passivation material are filled and that finally supply lines on the exposed surfaces of the mesas be attached. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe auf der leitenden Trägerplatte durch Warmpressung befestigt wird, so daß ein einheitlicher Block entsteht, und daß die Rillen durch die Halbleiterscheibe hindurch in den Block eingeschnitten werden.2. The method according to claim 1, characterized in that the semiconductor wafer on the conductive support plate is attached by hot pressing, so that a uniform block is formed, and that the grooves cut into the block through the semiconductor wafer will. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Rillen zuerst mit einer Schicht aus Siliciumdioxid ausgekleidet und dann mit elektrisch isolierendem Passivierungsmaterial gefüllt werden.3. The method according to claim 1, characterized in that the grooves first with a Layer of silicon dioxide lined and then with electrically insulating passivation material be filled. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die leitende Trägerplatte durch Schnitte zerlegt wird, die durch die Mitte der mit Passivierungsmaterial gefüllten Rillen geführt werden, um einzelne Halbleiterbauelemente oder Gruppen von Halbleiterbauelementen zu erzeugen.4. The method according to any one of claims 1 to 3, characterized in that the conductive Carrier plate is disassembled by cuts made through the center of the passivation material Filled grooves are guided to individual semiconductor components or groups of semiconductor components to create. Hierzu 1 Blatt Zeichnungen1 sheet of drawings
DE19651514363 1964-08-07 1965-08-06 Process for manufacturing passivated semiconductor components Pending DE1514363B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US388237A US3369290A (en) 1964-08-07 1964-08-07 Method of making passivated semiconductor devices
US39173264A 1964-08-24 1964-08-24
US46255765A 1965-06-09 1965-06-09
US47797665A 1965-08-06 1965-08-06
US478351A US3383760A (en) 1965-08-09 1965-08-09 Method of making semiconductor devices

Publications (1)

Publication Number Publication Date
DE1514363B1 true DE1514363B1 (en) 1970-06-18

Family

ID=27541415

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19651514363 Pending DE1514363B1 (en) 1964-08-07 1965-08-06 Process for manufacturing passivated semiconductor components
DE19651620294 Pending DE1620294A1 (en) 1964-08-07 1965-08-20 New heterocyclic compounds
DE1620295A Expired DE1620295C3 (en) 1964-08-07 1965-08-20 Isoquinolo square bracket to 2.1 square bracket to benzo square bracket to 1.4 square bracket to diazepin-6-one

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE19651620294 Pending DE1620294A1 (en) 1964-08-07 1965-08-20 New heterocyclic compounds
DE1620295A Expired DE1620295C3 (en) 1964-08-07 1965-08-20 Isoquinolo square bracket to 2.1 square bracket to benzo square bracket to 1.4 square bracket to diazepin-6-one

Country Status (17)

Country Link
BE (1) BE668687A (en)
BG (1) BG17566A3 (en)
BR (4) BR6572393D0 (en)
CA (1) CA953297A (en)
CH (5) CH460033A (en)
CY (1) CY613A (en)
DE (3) DE1514363B1 (en)
ES (1) ES337005A1 (en)
FI (1) FI46968C (en)
FR (2) FR4985M (en)
GB (7) GB1084598A (en)
IL (1) IL24214A (en)
MC (1) MC542A1 (en)
MY (1) MY7100223A (en)
NL (4) NL6510287A (en)
NO (1) NO120580B (en)
SE (5) SE312863B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603973A3 (en) * 1992-12-23 1995-06-28 Philips Electronics Nv Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression.
EP0603971A3 (en) * 1992-12-23 1995-06-28 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device with passivated side and semiconductor device with passivated side.
EP0690495A1 (en) * 1994-04-21 1996-01-03 Goodark Electronic Corp. Method for making circular diode chips through glass passivation

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116264B2 (en) 1971-10-01 1976-05-22
GB201111217D0 (en) 2011-07-01 2011-08-17 Ash Gaming Ltd A system and method
US9570542B2 (en) * 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method
DE1114938B (en) * 1960-02-04 1961-10-12 Intermetall Process for the simultaneous production of several flat semiconductor arrangements, in particular high frequency transistors with the thinnest possible collector zones
DE1173994B (en) * 1961-05-26 1964-07-16 Standard Elektrik Lorenz Ag Process for the production of electrical semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method
DE1114938B (en) * 1960-02-04 1961-10-12 Intermetall Process for the simultaneous production of several flat semiconductor arrangements, in particular high frequency transistors with the thinnest possible collector zones
DE1173994B (en) * 1961-05-26 1964-07-16 Standard Elektrik Lorenz Ag Process for the production of electrical semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603973A3 (en) * 1992-12-23 1995-06-28 Philips Electronics Nv Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression.
EP0603971A3 (en) * 1992-12-23 1995-06-28 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device with passivated side and semiconductor device with passivated side.
EP0690495A1 (en) * 1994-04-21 1996-01-03 Goodark Electronic Corp. Method for making circular diode chips through glass passivation

Also Published As

Publication number Publication date
DE1620295B2 (en) 1974-10-03
DE1620295A1 (en) 1970-02-19
CH460007A (en) 1968-07-31
CA953297A (en) 1974-08-20
NL6510287A (en) 1966-02-08
SE351641B (en) 1972-12-04
DE1620294A1 (en) 1970-02-05
FI46968B (en) 1973-05-02
BE668687A (en) 1966-02-23
FR5364M (en) 1967-09-11
FR4985M (en) 1967-04-10
SE345040B (en) 1972-05-08
SE322227B (en) 1970-04-06
GB1126354A (en) 1968-09-05
FI46968C (en) 1973-08-10
DE1564537B2 (en) 1973-01-25
GB1120488A (en) 1968-07-17
CH460031A (en) 1968-07-31
GB1126352A (en) 1968-09-05
SE312863B (en) 1969-07-28
NL6607936A (en) 1966-12-12
NL6611133A (en) 1967-02-10
MY7100223A (en) 1971-12-31
MC542A1 (en) 1966-04-06
CH466298A (en) 1968-12-15
GB1133376A (en) 1968-11-13
GB1126353A (en) 1968-09-05
BR6681707D0 (en) 1973-09-06
CH460008A (en) 1968-07-31
DE1620295C3 (en) 1975-05-22
BR6572394D0 (en) 1973-08-14
IL24214A (en) 1969-06-25
BG17566A3 (en) 1973-11-10
BR6680263D0 (en) 1973-03-01
GB1084598A (en) 1967-09-27
CY613A (en) 1971-10-01
BR6572393D0 (en) 1973-08-14
NL129867C (en) 1900-01-01
GB1112334A (en) 1968-05-01
SE350500B (en) 1972-10-30
NO120580B (en) 1970-11-09
ES337005A1 (en) 1968-01-16
CH460033A (en) 1968-07-31
DE1564537A1 (en) 1970-07-30

Similar Documents

Publication Publication Date Title
DE1127488B (en) Semiconductor device made of silicon or germanium and process for their manufacture
DE1614283B2 (en) Method for manufacturing a semiconductor device
DE1764155C3 (en) Method for producing a semiconductor component from a silicon body
DE2937050A1 (en) FLAT PACKAGE FOR RECEIVING ELECTRICAL MICRO CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
DE2340142A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE2454605C2 (en) Semiconductor component
DE1514363B1 (en) Process for manufacturing passivated semiconductor components
DE1032405B (en) Surface semiconductor with good heat dissipation
DE2350725A1 (en) SEMI-CONDUCTOR FACILITIES
DE2332822B2 (en) Process for the production of diffused, contacted and surface-passivated semiconductor components from semiconductor wafers made of silicon
DE2039027C3 (en) Semiconductor arrangement with a carrier made of insulating material, a semiconductor component and a connection pad
DE2359840B2 (en) THERMAL PRINT HEAD
DE2608813C3 (en) Low blocking zener diode
DE1188209B (en) Semiconductor component
DE102018204376B4 (en) Silicon carbide devices and methods of making the same
DE1514742A1 (en) Semiconductor device
DE1771344A1 (en) Process for cutting a piece of material by deep etching
DE1298637B (en) Method for serial machine contacting of semiconductor component electrodes
DE1961230C3 (en) Method for passivating a semiconductor body having PN junctions and application of the method for producing a semiconductor component
DE1564444C3 (en) Semiconductor arrangement with an insulating carrier
DE2237616C3 (en) Method for melting a semiconductor element into a glass housing
DE2548528C3 (en) Method for passivating semiconductor arrangements provided with metal contact mountains
DE1285581C2 (en) Carrier with a microcircuit and method for its manufacture
DE2855972A1 (en) SEMICONDUCTOR ARRANGEMENT
DE1061907B (en) Process for the production of surface semiconductor crystal lodes with at least two fused semiconductor parts of opposite conductivity type