DE1564537B2 - METHOD OF MANUFACTURING A SEMICONDUCTOR CIRCUIT MODULE - Google Patents

METHOD OF MANUFACTURING A SEMICONDUCTOR CIRCUIT MODULE

Info

Publication number
DE1564537B2
DE1564537B2 DE19661564537 DE1564537A DE1564537B2 DE 1564537 B2 DE1564537 B2 DE 1564537B2 DE 19661564537 DE19661564537 DE 19661564537 DE 1564537 A DE1564537 A DE 1564537A DE 1564537 B2 DE1564537 B2 DE 1564537B2
Authority
DE
Germany
Prior art keywords
disk
parts
circuit components
circuit
disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564537
Other languages
German (de)
Other versions
DE1564537A1 (en
DE1564537C (en
Inventor
Stanley Sommerville N.J. Shwartzman (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US388237A external-priority patent/US3369290A/en
Priority claimed from US478351A external-priority patent/US3383760A/en
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1564537A1 publication Critical patent/DE1564537A1/en
Publication of DE1564537B2 publication Critical patent/DE1564537B2/en
Application granted granted Critical
Publication of DE1564537C publication Critical patent/DE1564537C/en
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07DHETEROCYCLIC COMPOUNDS
    • C07D471/00Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00
    • C07D471/02Heterocyclic compounds containing nitrogen atoms as the only ring hetero atoms in the condensed system, at least one ring being a six-membered ring with one nitrogen atom, not provided for by groups C07D451/00 - C07D463/00 in which the condensed system contains two hetero rings
    • C07D471/04Ortho-condensed systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00Technologies relating to chemical industry
    • Y02P20/50Improvements relating to the production of bulk chemicals
    • Y02P20/55Design of synthesis routes, e.g. reducing the use of auxiliary or protecting groups

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiter-Schaltungsmoduls, ausgehend von einer planaren Scheibe, die aus einer Vielzahl gleichartig ausgebildeter und angeordneter Schaltungskomponenten aus Halbleitermaterial zusammengesetzt ist, welche durch ein mittels Wärme erweichbares elektrisch isolierendes Material voneinander getrennt sind und an entgegengesetzten Hauptflächen der Scheibe Kontaktflächen besitzen.The invention relates to a method for producing a semiconductor circuit module, based on FIG a planar disk, which is composed of a large number of similarly designed and arranged circuit components made of semiconductor material is, which by means of a heat softenable electrically insulating material from each other are separated and have contact surfaces on opposite major surfaces of the disc.

Bei der Herstellung gewisser integrierter Schaltungen unter Verwendung von Halbleitermaterialien und unter Anwendung photolithographischer Herstellverfahren sind zahlreiche Arbeitsgänge teilweise wiederholt durchzuführen, um die verschiedenen Schaltungskomponenten und Schaltkreisverbindungen auszubilden. So sind beispielsweise in manchen Fällen die ArbeitsgängeIn the manufacture of certain integrated circuits using semiconductor materials and Numerous operations are partially repeated using photolithographic manufacturing processes to form the various circuit components and circuit connections. Such are the operations in some cases, for example

1. Aufbringen einer Photolackschicht auf eine Halbleiterscheibe, 1. Application of a photoresist layer to a semiconductor wafer,

2. Belichten der Photolackschicht und2. Exposing the photoresist layer and

3. Ätzen der Photolackschicht während der Herstellung einer einzelnen Schaltung oftmals zu wiederholen.3. Etching of the photoresist layer during the manufacture of a single circuit often too repeat.

Wenn alle auf oder in einer Halbleiterscheibe auszubildenden Schaltungskomponenten gleich und gleichartig orientiert sind, ist die Anzahl der photolithographischen Arbeitsgänge für ihre Ausbildung gewöhnlich kleiner als dann, wenn einige oder alle von ihnen verschiedenartig sind.If all circuit components to be formed on or in a semiconductor wafer are the same and are similarly oriented, is the number of photolithographic operations for their training usually less than when some or all of them are different.

Bei der' Herstellung von Halbleiterbauelementen, also Halbleiteranordnungen in Form eines Transistors od. dgl., ist es bekannt und allgemein üblich, von einer eine Vielzahl dieser Anordnungen enthaltenden Scheibe auszugehen, die dann in die einzelnen Anordnungen zerteilt wird. Nach einem aus der deutschen Auslegeschrift 1188 731 bekannten Verfahren soll dabei zur Kontaktierung der einzelnen Bauelemente ein metallisches Leiternetz auf die Scheibe aufgeklebt und mit ihr zerteilt werden. Dadurch wird der spätere Einbau der Bauelemente in eine Schaltung erleichtert. Die Zusammenschaltung einzelner Bauelemente zu einem Schaltungsmodul, d. h. zu einer in verschiedenen größeren Schaltungsanordnungen benötigten Grundschaltung, ist hierbei jedoch nicht vorgesehen.In the 'manufacture of semiconductor components, So semiconductor arrangements in the form of a transistor or the like, it is known and common practice, starting from a large number of these arrangements containing disk, which then into the individual Arrangements is divided. According to a method known from the German Auslegeschrift 1188 731 is intended to contact the individual components with a metallic conductor network on the Disc glued on and divided with it. This makes the subsequent installation of the components in a circuit facilitated. The interconnection of individual components to form a circuit module, d. H. to a basic circuit required in various larger circuit arrangements is here but not provided.

Es ist auch ein Verfahren zur Herstellung von Halbleiteranordnungen bekannt (deutsche Auslegeschrift 1193 169), bei dem mehrere Halbleiterbauelemente gegeneinander isoliert in einer gewünschten Konfiguration nebeneinander oder übereinander zusammengefügt und unter Bildung einer Halbleiterscheibe miteinander verbunden werden, und bei dem ausgewählte Kontaktflächen der Schaltungskomponenten unter Bildung der gewünschten Halbleiteranordnungen miteinander verbunden werden können. Die Verbindung der Bauelemente erfolgt durch Oxydieren. Bei einem Ausführungsbeispiel handelt es sich um verschiedenartige Bauelemente.A method for producing semiconductor arrangements is also known (German Auslegeschrift 1193 169), in which several semiconductor components are isolated from one another in a desired Configuration next to one another or one on top of the other joined together to form a semiconductor wafer are connected to one another, and in which selected contact areas of the circuit components can be connected to one another to form the desired semiconductor arrangements. The components are connected by oxidation. In one embodiment it is to different types of components.

Wenn auch eine Anordnung der oben erläuterten Art mit gleichen und gleichartig orientierten Schaltungskomponenten weniger aufwendig ist als eine Anordnung mit ungleichen Komponenten, so sind gewöhnlich die gleichartigen Komponenten so ungeeignet orientiert, daß viele Schaltungsarten nicht realisiert werden können, weil die erforderlichen Schaltverbindungen praktisch nicht herstellbar sind. Die Aufgabe der Erfindung besteht darin, diesen Nachteil zu vermeiden.Even if an arrangement of the type explained above with identical and similarly oriented circuit components is less complex than an arrangement with disparate components Usually the components of the same type are so inappropriately oriented that many types of circuit are not realized can be because the necessary circuit connections are practically impossible to produce. the The object of the invention is to avoid this disadvantage.

Die Erfindung besteht darin, daß bei einem Verfahren der eingangs genannten Art die zusammengesetzte Scheibe längs des Isoliermaterials in mehrere Teile zertrennt wird, die längs ihrer Trennflächen eine Schicht aus dem Isoliermaterial aufweisen, daß wenigstens eines dieser Teile umgewendet wird, daß wenigstens einige der Teile einschließlich des umgewendeten Teiles wieder zusammengesetzt und in dieser Anordnung durch Erweichen und Verbinden des Isoliermaterials durch Erwärmung der Teile unter BiI-The invention consists in that in a method of the type mentioned, the composite Disk along the insulating material is cut into several parts, which along their parting surfaces a Have a layer of the insulating material that at least one of these parts is turned over, that at least some of the parts including the turned part reassembled and in this Arrangement by softening and connecting the insulating material by heating the parts under

dung einer neuen planaren Scheibe aneinander befestigt werden, und daß aus dieser neuen Scheibe wenigstens ein Abschnitt entfernt wird, der wenigstens zwei Schaltungskomponenten des nicht umgewendeten Teiles und mindestens zwei Schaltungskomponenten des umgewendeten Teiles enthält, die unter Bildung des Schaltungsmoduls elektrisch miteinander verbunden werden.a new planar disk can be attached to one another, and that from this new disk removing at least a portion of the at least two circuit components of the non-inverted Part and at least two circuit components of the turned part contains, the below Formation of the circuit module are electrically connected to one another.

Das Verfahren ist besonders vorteilhaft zur Herstellung von integrierten Festkörperschaltungen, beispielsweise aus Dioden. Als Ausführungsbeispiel der Erfindung wird das Verfahren im folgenden im Zusammenhang mit der Herstellung von Gleichrichter-Reihenschaltungen bzw. Gleichrichterbrücken beschrieben. In der Zeichnung zeigt The method is particularly advantageous for producing integrated solid-state circuits, for example made of diodes. As an exemplary embodiment of the invention, the method is described below in connection with the production of rectifier series circuits or rectifier bridges. In the drawing shows

F i g. 1 in Teildarstellung eine Vorderansicht einer Scheibe aus Halbleitermaterial, die beim Verfahren zur Herstellung von Halbleiteranordnungen gemäß der Erfindung verwendet wird,F i g. 1 shows, in partial representation, a front view of a wafer of semiconductor material which is used in the process is used for the production of semiconductor devices according to the invention,

F i g. 2 in Teildarstellung die Scheibe nach F i g. 1 nach einem ersten Verfahrensschritt,F i g. 2 shows the disk according to FIG. 2 in part. 1 after a first process step,

Fig. 3 im Teilquerschnitt einen Induktionsofen und in verkleinerter Darstellung die Teile der Scheibe und ein Substrat in zerlegter Anordnung bei einer weiteren Verfahrensstufe,3 shows an induction furnace in partial cross-section and in a reduced representation, the parts of the disc and a substrate in a disassembled arrangement a further procedural stage,

F i g. 4 in einer Teilansicht die Scheibe und das Substrat, die unter Bildung eines Blockes miteinander verbunden sind; die gestrichelten Linien stellen die Ebenen dar, längs der zwecks Ausbildung der in F i g. 4 a gezeigten Rillen der Block einzuschneiden ist,F i g. 4 is a partial view of the disk and the substrate, which are joined together to form a block are connected; the dashed lines represent the planes along which the in F i g. 4 a grooves shown in the block is to be cut,

F i g. 4 a in einem Teilquerschnitt gemäß der Linie 4 a in Fi g. 4 und in Richtung der Pfeile gesehen den mit Rillen versehenen Block,F i g. 4 a in a partial cross section along the line 4 a in Fi g. 4 and seen in the direction of the arrows grooved block,

Fig. 4b in einer Teilaufsicht den mit Rillen versehenen Block nach F i g. 4 a,Fig. 4b in a partial plan view of the grooved Block according to FIG. 4 a,

F i g. 5 und 6 in Teilquerschnitten ähnlich dem nach F i g. 4 a die Halbleiteranordnung in weiteren Bearbeitungsstufen, ■F i g. 5 and 6 in partial cross-sections similar to that of FIG. 4 a the semiconductor arrangement in further Processing stages, ■

F i g. 7 in einem Teilquerschnitt eine zusammengesetzte Scheibe aus passivierten Halbleiter-Schalr tungskomponenten, die zwischen den in F i g. 6 angedeuteten horizontalen Ebenen liegt, nachdem ein Isoliermaterial in die Rillen des Blockes gepreßt worden ist,F i g. 7 a composite in a partial cross-section Disk made of passivated semiconductor circuit components, which are located between the in F i g. 6 indicated horizontal planes after an insulating material has been pressed into the grooves of the block is,

F i g. 8 eine perspektivische Ansicht der zusammengesetzten Scheibe nach F i g. 7, wobei die unterbrochenen Linien die Ebenen andeuten, längs derer für die Zerlegung der zusammengesetzten Scheibe in Teile Schnitte durchgeführt werden müssen,F i g. 8 is a perspective view of the assembled disk of FIG. 7, being the interrupted Lines indicate the planes along which the composite disk is to be divided into Parts cuts need to be made

F i g. 9 eine perspektivische Aufsicht auf eine gewünschte Konfiguration, die aus den wieder zusammengebauten Teilen der Scheibe nach F i g. 8 hergestellt ist,F i g. Figure 9 is a top perspective view of a desired configuration derived from the reassembled Dividing the disk according to FIG. 8 is made,

Fig. 10 eine Ausführungsform einer Halbleiteranordnung, welche den Streifen umfaßt, der zwischen den durch die unterbrochenen Linien in F i g. 9 angedeuteten parallelen Ebenen liegt,10 shows an embodiment of a semiconductor arrangement, which includes the stripe extending between the broken lines in FIG. 9 indicated parallel planes,

Fig. 10a einen Schnitt gemäß der Linie 1Oa-IOa in Fig. 10, in Richtung der Pfeile gesehen,10a shows a section along the line 10a-IOa in FIG. 10, seen in the direction of the arrows,

Fi g. 11 ein schematisches Schaltungsdiagramm der Anordnung nach Fig. 10,Fi g. 11 is a schematic circuit diagram of FIG Arrangement according to Fig. 10,

F i g. 12 und 12 a in perspektivischer Ansicht einen Teil der zusammengesetzten Scheibe nach F i g. 9, jeweils von oben und unten gesehen, wobei die elektrischen Verbindungen zwischen den Komponenten gemäß einer Brückenschaltung ausgebildet sind, und .')Fig. 13 ein schematisches Diagramm der Briikkenschaltung der in den F i g. 12 und 12 a gezeigten Ausführungsform.F i g. 12 and 12a a perspective view of part of the assembled disk according to FIG. 9, respectively Seen from above and below, showing the electrical connections between the components are designed according to a bridge circuit, and. ') Fig. 13 is a schematic diagram of the bridge circuit the in the F i g. 12 and 12 a shown embodiment.

F i g. 1 zeigt einen Abschnitt einer Scheibe 10, die aus einem Einkristall aus Halbleitermaterial, z. B. Silizium, Germanium oder Galliumarsenid, besteht. Die Scheibe 10 kann eine Größe von etwa 6,5 cm2 und eine Dicke zwischen 0,1 und 0,3 mm besitzen und weist eine obere und eine untere Hauptfläche 12 und 14 auf. Die Beschreibungsangaben, wie z. B. »obere« ίο und »untere«, sind nur relativ und hier nur zur Erleichterung der Beschreibung und nicht im Sinne einer Einschränkung der Erfindung verwendet.F i g. 1 shows a portion of a wafer 10 made from a single crystal of semiconductor material, e.g. B. silicon, germanium or gallium arsenide. The disk 10 may have a size of about 6.5 cm 2 and a thickness between 0.1 and 0.3 mm and has upper and lower major surfaces 12 and 14. The description information, such as B. "upper" ίο and "lower" are only used relatively and here only to facilitate the description and not in the sense of a restriction of the invention.

Akzeptor- und Donatorstörstoffe können durch die einander gegenüberliegenden Flächen 12 und 14 der Scheibe 10 nach irgendeinem bekannten doppelten Diffusionsverfahren eindiffundiert werden, um jeweils p-leitende und η-leitende Zonen 16 und 18 in der Scheibe auszubilden. Diese doppelte Diffusion kann in bekannter "Weise derart gesteuert werden, daß die p-Zone 16 sich von der Oberfläche 12 bis in eine Tiefe von etwa 0,05 mm erstreckt und einen pn-Ubergang 20 mit der η-Zone bildet. Der pn-übergang 20 umfaßt eine Ebene, welche im wesentlichen parallel zu den einander gegenüberliegenden Hauptflächen 12 und 14 der Scheibe 10 liegt.Acceptor and donor impurities can through the opposing surfaces 12 and 14 of the Disk 10 can be diffused in by any known double diffusion process to each to form p-conductive and η-conductive zones 16 and 18 in the disk. This double diffusion can are controlled in a known "manner that the p-zone 16 extends from surface 12 to a depth of about 0.05 mm and has a pn-junction 20 forms with the η zone. The pn junction 20 comprises a plane which is essentially parallel to the opposing main surfaces 12 and 14 of the disc 10 is located.

. An Stelle des vorerwähnten doppelten Diffusionsverfahrens kann der pn-übergang 20 durch eine einfache Diffusion eines p-Leitung erzeugenden Störstoffes in eine η-leitende Scheibe ausgebildet werden. Der pn-Ubergang 20 kann auch nach dem bekannten Verfahren des epitaktischen Aufwachsens hergestellt werden.. Instead of the aforementioned double diffusion process, the pn junction 20 can be through a simple Diffusion of a p-conduction generating impurity can be formed in an η-conductive disk. The pn junction 20 can also be produced using the known method of epitaxial growth will.

Die Scheibe 10 wird auf einem geeigneten Substrat 22 (F i g. 3 und 4) befestigt, um ihre Handhabung und nachfolgende Behandlung zu erleichtern. Das Substrat 22 kann aus einer stark dotierten p-leitenden Scheibe aus Silizium (mit P+ bezeichnet) bestehen und auch ein Teil einer fertigen Halbleiteranordnung werden. Die Scheibe 10 und das Substrat 22 sollten aus Materialien mit im wesentlichen gleichen thermischen Ausdehnungskoeffizienten bestehen, um eine stabile Struktur beim fertigen Erzeugnis zu erhalten.The disc 10 is mounted on a suitable substrate 22 (Figs. 3 and 4) to facilitate its handling and subsequent treatment. The substrate 22 can consist of a heavily doped p-conducting wafer made of silicon ( denoted by P + ) and can also be part of a finished semiconductor arrangement. The disk 10 and the substrate 22 should consist of materials with essentially the same coefficient of thermal expansion in order to obtain a stable structure in the finished product.

Die Scheibe 10 und das Substrat 22 können durch Heißpressen miteinander verbunden werden. Wenn die aufeinanderstoßenden Flächen der Scheibe 10 und des Substrates 22 geätzt sind, wird bevorzugt eine der Berührungsflächen mit einer Schicht 24 aus Metall überzogen, z. B. mit einer Chrom-, Nickel-, Niobium-, Zirkon- oder Titanschicht. Die Metallschicht 24 kann auf die Oberfläche 12 der Scheibe 10 (F i g. 2) entweder durch Aufdampfen, Plattieren oder Eintauchen der Scheibe 10 in ein feines Metallpulver oder durch Zwischenfügen einer dünnen Metallfolie zwischen Scheibe 10 und Substrat 22 aufgebracht werden. Die Dicke der Schicht 24 und auch die Abmessungen der anderen Teile sind deutlichkeitshalber vergrößert dargestellt. Vorzugsweise liegt die Dicke der Metallschicht 24 zwischen 0,1 und 10 um.The disk 10 and the substrate 22 can be joined together by hot pressing. if the abutting surfaces of the wafer 10 and the substrate 22 are etched, is preferably one the contact surfaces covered with a layer 24 of metal, e.g. B. with a chrome, nickel, Niobium, zirconium or titanium layer. The metal layer 24 can be applied to the surface 12 of the disk 10 (Fig. 2) by either vapor deposition, plating, or dipping the disk 10 in a fine metal powder or by inserting a thin metal foil between the disk 10 and the substrate 22 will. The thickness of the layer 24 and also the dimensions of the other parts are for the sake of clarity shown enlarged. Preferably, the thickness of the metal layer 24 is between 0.1 and 10 µm.

Das Heißpressen der Scheibe 10 auf das Substrat 22 kann unter Druck in einem Induktionsofen 26 durchgeführt werden, wie.in der Darstellung in zerlegter Anordnung nach · F i g. 3 angedeutet ist. Die Metallschicht 24 auf der Scheibe 10 wird gegen die benachbarte Oberfläche 28 des Substrates 22 angeordnet, um einen Block30 (Fig. 4) auszubilden. Die Scheibe 10 und das Substrat 22 werden zwischen Kohleplatten 32 und 34 gesetzt, so daß in Richtung der Pfeile 36 und 38 Druck auf die einander gegen-The hot pressing of the wafer 10 onto the substrate 22 can be carried out under pressure in an induction furnace 26 be carried out, as shown in the illustration in a disassembled arrangement according to · F i g. 3 is indicated. the Metal layer 24 on disk 10 is placed against adjacent surface 28 of substrate 22, to form a block 30 (Fig. 4). the Disc 10 and substrate 22 are placed between carbon plates 32 and 34 so that in direction of arrows 36 and 38 pressure on the opposite

überliegenden Seiten 14 und 48 des Blockes 30 ausgeübt werden kann, während ausreichend Wärme vom Induktionsofen 26 geliefert wird, damit die Metallschicht 24 in die Scheibe 10 und in das Substrat 22 eindiffundiert und somit diese zu dem Block 30 verbindet. Wenn die Schicht 24 aus Chrom oder Titan besteht, kann das Heißpressen bei einer Temperatur zwischen 950 und 14000C und bei einem Druck zwischen 14 und 350 kp/cm2 durchgeführt werden. Das Heißpressen sollte im Vakuum oder in einer neutralen oder reduzierenden Atmosphäre durchgeführt werden, z. B. in einer Argon- oder Wasserstoffatmosphäre. Niedrigere Temperaturen und Drücke können für Germanium oder III-V-Halbleitermaterialien, z. B. Galliumarsenid, verwendet werden.overlying sides 14 and 48 of the block 30 can be exerted while sufficient heat is supplied by the induction furnace 26 so that the metal layer 24 diffuses into the disk 10 and into the substrate 22 and thus connects them to the block 30. If the layer 24 consists of chromium or titanium, the hot pressing can be carried out at a temperature between 950 and 1400 ° C. and at a pressure between 14 and 350 kp / cm 2 . The hot pressing should be carried out in a vacuum or in a neutral or reducing atmosphere, e.g. B. in an argon or hydrogen atmosphere. Lower temperatures and pressures can be used for germanium or III-V semiconductor materials, e.g. B. gallium arsenide can be used.

Nach Herstellung des Blockes 30 werden unter Ausbildung einer Vielzahl von Mesas 40 zahlreiche Rillen 42 in den Block 30 eingeschnitten, wie in den Fig. 4a, 4b und 5 dargestellt ist. Die gestrichelten Linien beim Block in F i g. 4 zeigen die Ebenen, längs derer die Schnitte zur Ausbildung der Mesas 40 durchgeführt werden müssen. Jede der Rillen 42 erstreckt sich vollständig durch die Scheibe 10 und teilweise durch das Substrat 22, wobei sich eine Vielzahl von im wesentlichen gleichartigen Mesas 40 in einem weitgehend regelmäßigen Muster ergeben, wie aus der Aufsicht nach Fig. 4b zu ersehen ist. Die Rillen 42 können aus dem Block 30 beispielsweise durch chemische und elektrolytische Ätzverfahren, durch Sandstrahlbehandlung, Sägen, Schleifen oder Ultraschallbearbeitung ausgenommen werden.After the block 30 has been produced, numerous mesas 40 are formed, with the formation of a plurality of mesas 40 Grooves 42 cut into block 30 as shown in FIGS. 4a, 4b and 5. The dashed Lines at the block in FIG. 4 show the planes along which the cuts for forming the mesas 40 are shown must be carried out. Each of the grooves 42 extend completely through the disc 10 and partially through the substrate 22, wherein a plurality of substantially similar mesas 40 in one result in largely regular patterns, as can be seen from the top view according to FIG. 4b. The grooves 42 can be made of the block 30, for example by chemical and electrolytic etching processes Sandblasting, sawing, grinding or ultrasonic machining are excluded.

Es ist nun erforderlich, ein elektrisch isolierendes Material, z. B. erweichtes Glas, in die Rillen 42 zu pressen; da aber die meisten Glasarten Verunreinigungen enthalten, die den pn-übergang 20 nachteilig beeinflussen können, ist es zweckmäßig, die Plateaufläche 14 jedes Mesas 40 und die die Rillen 42 begrenzenden Bereiche der Scheibe 10 und des Substrates 22 mit einer Schicht 44 aus einem elektrisch inerten Material zu überziehen, z. B. mit einer Siliziumdioxydschicht. Die Silizumdioxydschicht 44 kann nach irgendeinem bekannten Verfahren aufgebracht werden, z. B. durch unmittelbare Oxydation der Scheibe 10, falls diese selbst aus Silizium besteht, durch Aufdampfen von Siliziumdioxyd (SiO, oder SiO in O2), durch Dampfphasenniederschlag von Organosilanen oder durch Hydrolyse oder Oxydation von Siliziumhalogeniden. It is now necessary to use an electrically insulating material, e.g. B. softened glass, to be pressed into the grooves 42; However, since most types of glass contain impurities which can adversely affect the pn junction 20, it is expedient to have the plateau surface 14 of each mesa 40 and the areas of the pane 10 and the substrate 22 delimiting the grooves 42 with a layer 44 of an electrically inert material To cover material, e.g. B. with a silicon dioxide layer. The silicon dioxide layer 44 can be applied by any known method, e.g. B. by direct oxidation of the disk 10, if it consists of silicon itself, by vapor deposition of silicon dioxide (SiO, or SiO in O 2 ), by vapor phase deposition of organosilanes or by hydrolysis or oxidation of silicon halides.

Das Siliziumdioxyd kann mit anderen Oxyden, z. B. Phosphorsilikat, Borsilikat oder Bleisilikat, verändert werden, wenn die Scheibe 10 aus Galliumarsenid oder Germanium besteht. Die Dicke der Schicht 44 liegt vorzugsweise zwischen 0,3 und 1 μΐη. Falls ein Glas hoher Reinheit (inert gegenüber dem pn-Übergang) zur Verfügung steht, kann die Schicht 44 weggelassen werden.The silicon dioxide can be mixed with other oxides, e.g. B. phosphorus silicate, borosilicate or lead silicate changed when the disc 10 is made of gallium arsenide or germanium. The thickness of the Layer 44 is preferably between 0.3 and 1 μm. If a glass of high purity (inert to the pn junction) is available, the layer can 44 can be omitted.

Danach wird eine Glasscheibe 46 (Fig. 6), die bis zum Erweichungspunkt erwärmt ist, in die mit Oxyd überzogenen Rillen 42 gepreßt. Der in F i g. 3 gezeigte Induktionsofen 26 kann zum Erweichen des Glases 46 verwendet werden. Zwischen dem Glas 46 und dem Substrat 22 kann ein Druck ausgeübt werden, indem man das Glas 46 auf die Oberfläche 14 jedes der überzogenen Mesas 40 legt und diese Gruppe zwischen den Blöcken 32 und 34 mit einem Druck zwischen 1,4 und 350 kp/cm2 und bei einer zur Erweichung des Glases 46 ausreichenden Temperatur zusammenpreßt. Wenn auch die Einbringung des Glases 46 in die Rillen 42 leicht durch das vorbeschriebene Heißpressen erfolgen kann, kann das Glas auch auf andere Art eingebracht werden, indem man es beispielsweise in diese Räume einsacken läßt oder durch Sedimentation, Schmelzen oder Dampfniederschlag. Verschiedene Glassorten besitzen günstige thermische Expansisonskennlinien im Hinblick auf die Verwendung zusammen mit Silizium oder anderen im Handel erhältlichen Halbleitermaterialien.Thereafter, a sheet of glass 46 (FIG. 6), which has been heated to the softening point, is pressed into the grooves 42 coated with oxide. The in F i g. The induction furnace 26 shown in FIG. 3 can be used to soften the glass 46. Pressure can be applied between the glass 46 and the substrate 22 by placing the glass 46 on the surface 14 of each of the coated mesas 40 and this group between the blocks 32 and 34 at a pressure of between 1.4 and 350 kgf / cm 2 and at a temperature sufficient to soften the glass 46. Although the introduction of the glass 46 into the grooves 42 can easily be done by the above-described hot pressing, the glass can also be introduced in other ways, for example by allowing it to sink into these spaces or by sedimentation, melting or vapor deposition. Different types of glass have favorable thermal expansion characteristics for use with silicon or other commercially available semiconductor materials.

ίο Nachdem das Glas 46 abgekühlt ist und sich in den Rillen 42 erhärtet hat, werden die einander gegenüberliegenden Hauptflächen des Blockes 30 bis zu den Ebenen 47 und 49 geläppt, welche durch die gebrochenen Linien in F i g. 6 angedeutet sind, wobei man eine erste zusammengesetzte Scheibe 50 (F i g. 7) erhält. Die zusammengesetzte Scheibe 50 besitzt nun eine Vielzahl von gleichartig orientierten Gleichrichterkomponenten oder Dioden 52 (die früheren Mesas 40)/ die räumlich und elektrisch durch das Glas 46 Voneinander getrennt sind. Die einander gegenüberliegenden Hauptflächen 54 und 56 der zusammengesetzten Scheibe 50 sind eben und enthalten einander gegenüberliegende exponierte Oberflächen, d. h. Kontaktflächen oder Anschlüsse 14 α und 48 a der Dioden 52, wie in den F i g. 7 und 8 gezeigt ist.ίο After the glass 46 has cooled and has hardened in the grooves 42, the opposing main surfaces of the block 30 are lapped up to the planes 47 and 49, which are indicated by the broken lines in FIG. 6, a first composite disk 50 (FIG. 7) being obtained. The assembled pane 50 now has a multiplicity of rectifier components or diodes 52 (the earlier mesas 40) which are oriented in the same way and which are spatially and electrically separated from one another by the glass 46. The opposing major surfaces 54 and 56 of the composite plate 50 are flat and each include opposed exposed surfaces, that is, contact areas or terminals 14 and α 48 a of the diode 52, as shown in F i g. 7 and 8 is shown.

Die gleichartig orientierten Dioden 52 sind in der zusammengesetzten Scheibe 50 nicht geeignet orientiert, um elektrische Verbindungen zwischen ihnen anzubringen und damit bestimmte Schaltungsanordnungen herzustellen, wie z. B. den Stapel 60 (F i g. 10 und 10 a) aus in Reihe geschalteten Gleichrichtern. Deshalb wird die zusammengesetzte Scheibe 50 in eine Vielzahl von Teilen, z. B. die Teile 62, 64, 66 und 68, durch Schnitte längs der unterbrochenen Linien 55, 57 und 59 (F i g. 8), welche durch das Glas 46 führen, zerlegt.The similarly oriented diodes 52 are not appropriately oriented in the assembled disk 50, to make electrical connections between them and thus certain circuit arrangements to manufacture such. B. the stack 60 (Fig. 10 and 10 a) of series-connected rectifiers. Therefore, the composite disk 50 is made into a plurality of parts, e.g. B. the parts 62, 64, 66 and 68, by sections along broken lines 55, 57 and 59 (Fig. 8) passing through the glass 46 lead, disassembled.

Die Teile 62 bis 68 werden nun in einer gewünschten Konfiguration wieder zusammengebaut. Beispielsweise werden die Teile 64 und 68 umgewendet, d. h.The parts 62 through 68 are now reassembled in a desired configuration. For example the parts 64 and 68 are turned over, i. H.

um 180° um ihre Längsachse gedreht, wie in Fig. 9 gezeigt ist. Die Teile 62 bis 68 werden nun erneut unter Ausbildung der gewünschten Konfiguration zu einer ebenen zusammengesetzten Scheibe 70 zusammengebaut. Die Teile 62 bis 68 können miteinander unter Bildung der zusammengesetzten Scheibe 70 verbunden werden, indem man diese erneut in dem Induktionsofen 26 erhitzt, bis das Glas 46 erweicht und die Teile aneinander festhängen. Erforderlichenfalls kann ein ausreichender Druck auf die Teile 62 bis 68 ausgeübt werden, um deren Zusammenbacken beim Erweichen des Glases zu bewirken. Die Teile 62 bis 68 können auch auf andere Weise, z. B. mittels geeigneter Kitte, Kunststoffe oder metallischer Leiter, z. B. Blei, aneinander befestigt werden. Wenn auch nach der vorstehenden Beschreibung die zusammengesetzte Scheibe 50 in vier Teile getrennt worden ist und. diese Teile in der Konfiguration gemäß der zusammengesetzten Scheibe 70 zusammengefügt worden sind, so kann die zusammengesetzte Scheibe 50 auch in zwei oder in mehr Teile zerlegt werden, um in irgendeiner gewünschten Konfiguration erneut zusammengefügt zu werden. Ferner kann die zusammengesetzte Scheibe 70 auch aus Teilen von verschiedenen zerlegten Scheiben hergestellt werden. Beispielsweise können die Teile 62, 64, 66 und 68 jeweils von vier verschiedenen zusammengesetzten Scheiben 50 stammen.rotated by 180 ° about its longitudinal axis, as shown in FIG. The parts 62 to 68 are now reassembled to form a flat composite disk 70, forming the desired configuration. The parts 62-68 can be bonded together to form the composite disk 70 by reheating them in the induction furnace 26 until the glass 46 softens and the parts are held together. If necessary, sufficient pressure can be applied to the parts 62-68 to cause them to stick together as the glass softens. The parts 62 to 68 can also be used in other ways, e.g. B. by means of suitable putty, plastics or metallic conductors, e.g. B. lead, are attached to each other. Although, as described above, the composite disk 50 has been separated into four parts and. If these parts have been joined together in the configuration according to the assembled disk 70, the assembled disk 50 can also be disassembled into two or more parts in order to be reassembled in any desired configuration. Furthermore, the composite disk 70 can also be made from parts from various disassembled disks. For example, parts 62, 64, 66, and 68 can each come from four different composite disks 50.

Zur Herstellung des Gleichrichterstapels 60To produce the rectifier stack 60

I 564 537I 564 537

7 87 8

(Fig. 10 und 10a), der vier in Reihe geschaltete anordnung 60 durch die Anschlüsse 82 und 84 geDioden 52 umfaßt, wird ein Abschnitt 71, der zwi- bildet werden.(Fig. 10 and 10a), the four series-connected arrangement 60 through the connections 82 and 84 geDioden 52, a section 71, which forms between.

sehen den beiden durch die unterbrochenen Linien In den Fig. 12 und 12a ist als Ausführungsbei-see the two by the broken lines In Figs. 12 and 12a is an exemplary embodiment

72 und 74 (F i g. 9) angedeuteten parallelen Ebenen spiel eine Gleichrichterbrücke 90 dargestellt, welche72 and 74 (F i g. 9) indicated parallel planes play a rectifier bridge 90 shown which

liegt, aus der zusammengesetzten Scheibe 70 heraus- 5 aus einem Abschnitt der wieder zusammengefügtenlies, out of the assembled disc 70- 5 from a portion of the reassembled

genommen. Der Abschnitt 71 kann hierbei längs der Scheibe 70 (F i g. 9) besteht, welcher Abschnitt dietaken. The section 71 can here be along the disk 70 (FIG. 9), which section is the

durch das Glas 46 führenden Linien 72 und 74 nach vier mit 52 e, 52/, 52 g und 52 h bezeichneten DiodenLines 72 and 74 leading through the glass 46 to four diodes denoted by 52 e, 52 /, 52 g and 52 h

irgendeiner geeigneten Art, z.B. durch Ultraschall- umfaßt. Die Anschlüsse 14a und 48a (Fig. 9) derof any suitable type, e.g., by ultrasound. The connections 14a and 48a (Fig. 9) of the

behandlung, Sandstrahlbehandlung oder chemische Dioden 52 e und 52/ sind jeweils elektrisch durchtreatment, sandblasting or chemical diodes 52 e and 52 / are each electrically through

Ätzverfahren, ausgeschnitten werden. 10 einen Leiter 92 (Fig. 12), z.B. metallische Farbe,Etching process to be cut out. 10 a conductor 92 (Fig. 12), e.g. metallic paint,

In Fig. 9 und in den nachfolgenden Figuren sind miteinander verbunden; die Anschlüsse 14a und 48a einige der Dioden 52 mit einem zusätzlichen Bezugs- der Dioden 52 g und 52 h sind in ähnlicher Weise buchstaben versehen, um die relative Lage der ein- über einen Leiter 94 miteinander verbunden. Die zelnen Dioden 52 bei der jeweiligen Anordnung Leiter 92 und 94 können von der Hauptfläche 96 der leichter bezeichnen zu können. An dem heraus- 15 Festkörperschaltung 90 bis zur angrenzenden Obergenommenen Abschnitt 71 werden jetzt geeignete fläche 98 verlaufen, um einen bequemen Zugang für Verbindungen angebracht, um den in den Fig. 10 elektrische Anschlußleitungen zu erzielen. Auf der und 10 a dargestellten Gleichrichterstapel 60 auszu- gegenüberliegenden Hauptfläche 99 sind die Anbilden. Hierbei wird der Anschluß 48 a einer Diode Schlüsse 14 a beider Dioden 52/ und 52 h über einen 52a (Fig. 10a) bei der dargestellten Ausführungs- 20 Leiter 100 miteinander verbunden, und die Anform mit dem Anschluß 14 a der benachbarten Schlüsse 48 a der beiden Dioden 52 e und 52 g sind Diode 526 durch eine Verbindung 76 aus bei- in ähnlicher Weise über einen Leiter 102 miteinander spielsweise metallischer Farbe verbunden, und der verbunden. Die Leiter 100 und 102 können ebenfalls Anschluß 48 α der Diode 52 b wird mit dem An- von der Hauptfläche 99 zur angrenzenden Fläche 104 Schluß 14 a der benachbarten Diode 52 c durch 25 verlaufen, damit die Festkörperschaltung bequem in eine aufgemalte elektrische Leitung 78 verbunden. den gewünschten Gesamtschaltkreis eingeschaltet In ähnlicher Weise wird die Diode 52 d durch eine werden kann.In Fig. 9 and in the subsequent figures are connected to one another; the terminals 14a and 48a some of diodes 52 with an additional reference of the diodes h 52 g and 52 provided letters in a similar manner, the one connected to the relative position via a conductor 94 to each other. The individual diodes 52 in the respective arrangement of conductors 92 and 94 can be identified more easily from the main surface 96. Suitable surfaces 98 will now run on the solid-state circuit 90 up to the adjoining section 71 taken over, in order to provide convenient access for connections in order to achieve the electrical connection lines shown in FIG. The formations are to be found on the rectifier stack 60 shown opposite the main surface 99 shown and 10 a. In this case, the connection 48 a of a diode circuit 14 a of both diodes 52 / and 52 h is connected to one another via a 52 a (FIG. 10 a) in the illustrated embodiment 20 conductor 100 , and the molding is connected to the connection 14 a of the adjacent circuits 48 a of the two diodes 52 e and 52 g, diode 526 is connected to one another by a connection 76 of both in a similar manner via a conductor 102 of, for example, metallic color, and is connected. The conductors 100 and 102 can also connection 48 α of the diode 52 b with the connection from the main surface 99 to the adjoining surface 104 connection 14 a of the adjacent diode 52 c through 25 so that the solid-state circuit is conveniently connected in a painted electrical line 78 . the desired overall circuit switched Similarly, the diode 52 may be a d.

aufgemalte elektrische Leitung 80 in Reihe geschaltet Fig. 13 zeigt schematisch den Schaltkreis der mit der Diode 52c. Die Endanschlüsse 82 und 84 Gleichrichterbrücke 90. In Fig. 13 stellen die Leiter des Gleichrichterstapels 60 können auf die An- 30 92 und 94 die Eingangsklemmen dar, an denen die Schlüsse 14 a und 48 a der Dioden 52 a und 52 d gleichzurichtende Spannung angelegt wird, und die jeweils aufgemalt werden. Wie ersichtlich, können Leiter 100 und 102 stellen die Ausgangsklemmen also benachbarte Dioden, die geeignet in einem dar, an denen die gleichgerichtete Spannung in besolchen Abschnitt orientiert sind, zu einem Stapel mit kannter Weise abgenommen werden kann.
in Reihe geschalteten Gleichrichterelementen ge- 35 Aus den vorstehenden Ausführungen ist ersichtschaltet werden, indem man lediglich benachbarte lieh, daß nach dem beschriebenen Verfahren, ausDioden mittels verhältnismäßig kurzer Verbindungen gehend von verhältnismäßig billigen zusammenan gegenüberliegenden Seiten des Abschnittes ver- gesetzten Scheiben mit gleichartig orientierten, elekbindet. irisch voneinander isolierten Schaltungskomponenten,
Painted electrical line 80 connected in series. Fig. 13 shows schematically the circuit of the with the diode 52c. The end connections 82 and 84 rectifier bridge 90. In FIG. 13, the conductors of the rectifier stack 60 can represent the input terminals at the terminals 14 a and 48 a of the diodes 52 a and 52 d to be rectified and which are each painted on. As can be seen, conductors 100 and 102 can represent the output terminals that are adjacent diodes which can be conveniently removed in a stack in a known manner in one at which the rectified voltage is oriented in such a section.
Rectifier elements connected in series can be seen by merely lending adjacent ones that, according to the method described, elekindes from diodes by means of comparatively short connections from comparatively cheap disks with similarly oriented disks that are offset together on opposite sides of the section . circuit components isolated from each other

Statt die Verbindungen aufzumalen, können diese 40 Festkörperschaltungen hergestellt werden können,Instead of painting the connections, these 40 solid-state circuits can be made,

auch durch Metallaufdampfen, durch Anlöten von Wenn auch beim beschriebenen Ausführungsbeispielalso by metal vapor deposition, by soldering albeit in the described embodiment

Drähten, durch Anbringen von Leitungsklemmen für die Herstellung neuer GleichrichteranordnungenWires, by attaching lead clips for making new rectifier assemblies

oder nach irgendwelchen anderen bekannten Arten eine zusammengesetzte Scheibe verwendet wurde, dieor in any other known manner a composite disk was used which

angebracht werden. eine Vielzahl gleichartiger Dioden besitzt, so könnenbe attached. has a large number of diodes of the same type, so can

Fig. 11 zeigt das Schaltungsdiagramm für die 45 zur Herstellung anderer Festkörperschaltungen auch Gleichrichteranordnung 60, in der die Dioden 52 a zusammengesetzte Scheiben, die andere gleichartige bis 52d durch die Verbindungen 76 bis 80 in Reihe Schaltungskomponenten, z. B. Transistoren, entgeschaltet sind und die Anschlüsse der Gleichrichter- halten, verwendet werden.Fig. 11 shows the circuit diagram for the 45 for the production of other solid-state circuits also rectifier arrangement 60, in which the diodes 52 a composite disks, the other similar to 52 d through the connections 76 to 80 in series circuit components, z. B. transistors are switched off and the connections of the rectifier hold are used.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (4)

Patentansprüche:Patent claims: 1. Verfahren zum Herstellen eines Halbleiter-Schaltungsmoduls, ausgehend von einer planaren Scheibe, die aus einer Vielzahl gleichartig ausgebildeter und angeordneter Schaltungskomponenten aus Halbleitermaterial zusammengesetzt ist, welche durch ein mittels Wärme erweichbares, elektrisch isolierendes Material voneinander getrennt sind und an entgegengesetzten Hauptflächen der Scheibe Kontaktflächen besitzen, dadurch gekennzeichnet, daß die zusammengesetzte Scheibe (50) längs des Isoliermaterials (46) in mehrere Teile (62, 64, 66, 68) zertrennt wird, die längs ihrer Trennflächen eine Schicht aus dem Isoliermaterial aufweisen, daß wenigstens eines (64, 68) dieser Teile umgewendet wird, daß wenigstens einige der Teile einschließlich des umgewendeten Teiles wieder zusammengesetzt und in dieser Anordnung durch Erweichen und Verbinden des Isoliermaterials durch Erwärmung der Teile unter Bildung einer neuen planaren Scheibe (70) aneinander befestigt werden, und daß aus dieser neuen Scheibe wenigstens ein Abschnitt entfernt wird, der wenigstens zwei Schaltungskomponenten (52 a, 52 c oder 52 g, 52 o) des nicht umgewendeten Teiles und mindestens zwei Schaltungskomponenten (52 b, 52 d oder 52/, 52 h) des umgewendeten Teiles enthält, die unter Bildung des Schaltungsmoduls (60, 90) elektrisch miteinander verbunden werden.1. A method for producing a semiconductor circuit module, starting from a planar disk which is composed of a large number of similarly designed and arranged circuit components made of semiconductor material, which are separated from one another by an electrically insulating material that can be softened by means of heat, and contact surfaces on opposite main surfaces of the disk characterized in that the assembled disk (50) is divided along the insulating material (46) into several parts (62, 64, 66, 68) which have a layer of the insulating material along their separating surfaces, that at least one (64, 68) of these parts is turned over, that at least some of the parts, including the turned-over part, are reassembled and secured together in this arrangement by softening and bonding the insulating material by heating the parts to form a new planar disc (70), and that new planar disc (70) is formed from this Disc wh At least one section is removed which contains at least two circuit components (52 a, 52 c or 52 g, 52 o) of the un-turned part and at least two circuit components (52 b, 52 d or 52 /, 52 h) of the turned-over part are electrically connected to one another to form the circuit module (60, 90). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungskomponenten als Dioden (52) ausgebildet sind, die durch die elektrischen Verbindungen (92, 94,100,102) zu einer Gleichrichterbrücke (90) zusammengeschaltet werden.2. The method according to claim 1, characterized in that the circuit components as Diodes (52) are formed, through the electrical connections (92, 94,100,102) to a Rectifier bridge (90) are interconnected. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus der neuen Scheibe (70) ein Abschnitt (60) herausgenommen wird, der eine Reihe von Schaltungskomponenten (52 a bis 52 d) enthält, die bezüglich ihrer Kontaktoberflächen alternierend umgekehrt in dem Abschnitt angeordnet sind.3. The method according to claim 1, characterized in that a section (60) is removed from the new disc (70) which contains a number of circuit components (52 a to 52 d) which are arranged alternately reversed with respect to their contact surfaces in the section are. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltungskomponenten als Dioden (52) ausgebildet sind, die durch die elektrischen Verbindungen (76, 78, 80) miteinander in Reihe geschaltet werden.4. The method according to claim 3, characterized in that the circuit components as Diodes (52) are formed, which through the electrical connections (76, 78, 80) with one another can be connected in series.
DE19661564537 1965-08-09 1966-08-08 Method for manufacturing a semiconductor circuit module Expired DE1564537C (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US388237A US3369290A (en) 1964-08-07 1964-08-07 Method of making passivated semiconductor devices
US39173264A 1964-08-24 1964-08-24
US46255765A 1965-06-09 1965-06-09
US47797665A 1965-08-06 1965-08-06
US478351A US3383760A (en) 1965-08-09 1965-08-09 Method of making semiconductor devices
US47835165 1965-08-09
DER0043862 1966-08-08

Publications (3)

Publication Number Publication Date
DE1564537A1 DE1564537A1 (en) 1970-07-30
DE1564537B2 true DE1564537B2 (en) 1973-01-25
DE1564537C DE1564537C (en) 1973-08-02

Family

ID=

Also Published As

Publication number Publication date
GB1126352A (en) 1968-09-05
GB1112334A (en) 1968-05-01
GB1084598A (en) 1967-09-27
GB1133376A (en) 1968-11-13
BG17566A3 (en) 1973-11-10
DE1620294A1 (en) 1970-02-05
SE322227B (en) 1970-04-06
BR6572394D0 (en) 1973-08-14
DE1620295B2 (en) 1974-10-03
BE668687A (en) 1966-02-23
DE1564537A1 (en) 1970-07-30
GB1120488A (en) 1968-07-17
NL6510287A (en) 1966-02-08
SE312863B (en) 1969-07-28
BR6681707D0 (en) 1973-09-06
IL24214A (en) 1969-06-25
MC542A1 (en) 1966-04-06
FI46968C (en) 1973-08-10
NL129867C (en) 1900-01-01
NL6607936A (en) 1966-12-12
CH466298A (en) 1968-12-15
NO120580B (en) 1970-11-09
CH460031A (en) 1968-07-31
FI46968B (en) 1973-05-02
SE351641B (en) 1972-12-04
NL6611133A (en) 1967-02-10
CH460008A (en) 1968-07-31
CY613A (en) 1971-10-01
CH460007A (en) 1968-07-31
MY7100223A (en) 1971-12-31
BR6680263D0 (en) 1973-03-01
CA953297A (en) 1974-08-20
GB1126354A (en) 1968-09-05
GB1126353A (en) 1968-09-05
ES337005A1 (en) 1968-01-16
DE1620295A1 (en) 1970-02-19
CH460033A (en) 1968-07-31
DE1620295C3 (en) 1975-05-22
BR6572393D0 (en) 1973-08-14
SE345040B (en) 1972-05-08
FR4985M (en) 1967-04-10
DE1514363B1 (en) 1970-06-18
FR5364M (en) 1967-09-11
SE350500B (en) 1972-10-30

Similar Documents

Publication Publication Date Title
DE1514818C3 (en)
DE1298630B (en) Integrated circuit arrangement
DE1298633B (en) Semiconductor body for integrated semiconductor circuits
DE19927046A1 (en) Ceramic-metal substrate, in particular multiple substrate
DE1081619B (en) Process for the production of composite glassy-crystalline bodies
DE2238450A1 (en) SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURING THE SAME
DE2937050A1 (en) FLAT PACKAGE FOR RECEIVING ELECTRICAL MICRO CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
DE2450907A1 (en) METHOD OF MANUFACTURING DEEP DIODES
DE2115455B2 (en) Process for the production of individual semiconductor components with different electrical conductivity characteristics on an insulating substrate
DE2315711A1 (en) METHOD OF CONTACTING INTEGRATED CIRCUITS HOUSED IN A SEMICONDUCTOR BODY WITH THE AID OF A FIRST CONTACTING FRAME
DE2523221A1 (en) CONSTRUCTION OF A PLANAR INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING IT
DE2454605C2 (en) Semiconductor component
DE1614391A1 (en) Multiple semiconductor device
DE1178518C2 (en) Process for the production of semiconductor components
DE1539853A1 (en) Integrated semiconductor electronic circuit and method of manufacturing it
DE1272406B (en) Miniature electronic combination unit
DE1564537C (en) Method for manufacturing a semiconductor circuit module
DE3039009C2 (en) Junction field effect transistor
DE1564537B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR CIRCUIT MODULE
DE1591105A1 (en) Method for manufacturing solid state circuits
DE2359840B2 (en) THERMAL PRINT HEAD
DE2259133A1 (en) METHOD OF CONTACTING A SEMICONDUCTOR ARRANGEMENT
DE1789204C2 (en) Method for manufacturing a semiconductor component
DE1614357B1 (en) Method for manufacturing an integrated semiconductor circuit
DE2537327A1 (en) SEMICONDUCTOR DEVICE WITH A PN JUNCTION OF UNIFORM CURRENT DENSITY DISTRIBUTION AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)