DE1474039A1 - Einrichtung zur Umwandlung von Schluesselwoertern in Speicheradressen - Google Patents

Description

IBM DetltsdUand Internationale Büro-Maschinen GeeetUehaft mbH

Böblingen, 13. August 1968 km-hn

Anmelderin: International Business Machines

Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen: P 14 74 039.7 - J 25 612 IXc/42m³

Aktenzeichen der Anmelderin: Docket 15 156

Einrichtung zur Umwandlung von Schlüsselwörtern in Speicheradressen

Die Erfindung bezieht sich auf eine Einrichtung zur Adressierung eines Speichers mit wahlfreiem Zugriff durch Umwandlung von aus η Bitgruppen bestehenden Schlüsselwörtern, die zugeordnete Informationen bei ihrem Gebrauch außerhalb des Speichers identifizieren, in unterschiedliche, aus m Bitgruppen bestehende Speicheradressen, wobei n>m ist.

Bei der Umwandlung von Schlüsselwörtern bzw. externen Adressen, die auf einen zugeordneten Informationsinhalt bezogen sind und als dessen Name aufgefaßt werden können, in auf den Speicherraum bezogene Adressen bzw. interne Speicheradressen eines Speichers mit wahlfreiem Zugriff ist es notwendig, daß eine zumindest annähernd gleichmäßige Verteilung auf den zur Verfügung stehenden Speicherraum erfolgt, um die durchschnittliche Suchzeit beim Wiederauffinden der unter einer bestimmten Adresse gespeicherten Information gering zu halten. Außerdem ist es erwünscht, daß die Wahrscheinlichkeit, daß mehrere Schlüsselwörter der gleichen Adresse zugeordnet werden, so klein wie möglich gehalten wird, um zu vermeiden, daß der durch eine Adresse bezeichnete Speicherraum zur Aufnahme der darin zu speichernden Informationen nicht ausreicht und ein Überlauf in andere, hilfsweise zuzuordnende Speicherteile auftritt. Hierdurch würde sich ebenfalls die Suchzeit erhöhen. _t

809812/1230 Unterlagen im. 7 s 1 an. s Hr. 1 w» 8 4»

Es wurde bereits vorgeschlagen, Schlüsselwörter in speicherinterne Adressen dadurch umzuwandeln, daß jedes Schlüsselwort in eine Reihe von Binärziffern umgeformt wird, welche in Gruppen gleicher Bitzahl unterteilt ist. Das Schlüsselwort wird als eine Basis ausgedrückt und in die nächst niedrigere Basis umgewertet, wonach das sich ergebende Resultat durch die Anzahl der Speicherstellen des Speichers dividiert wird. Der Rest dieser Divisions-Operation ergibt die gewünschte Adresse. Nach diesem Verfahren wird eine annähernd statistische Adressenzuordnung erreicht.

Ziel der Erfindung ist es, eine verbesserte Anordnung zur Umwandlung von Schlüsselwörtern in interne Speicheradressen zu entwickeln, durch die neben einer statistischen Adressenzuordnung insbesondere sichergestellt wird, daß für Schlüsselwörter, deren Abstand voneinander einen gegebenen Wert unterschreitet, verschiedene Adresseiigebildet werden. Unter Abstand der Schlüsselwörter wird in diesem Zusammenhang die Zahl der unterschiedlichen Bitstellen gleicher Stellenordnung von je zwei Schlüsselwörtern verstanden. Diese Unterschiede können bei bestimmten Schlüsselwortgruppen auf einzelne Bits beschränkt sein. Man spricht dann von Schlüsselworthaufen. Bei der Umwandlung von derartig gebündelten Schlüsselwörtern in interne Adressen mit Hilfe bereits vorgeschlagener Einrichtungen besteht die Gefahr,daß durch die geringen Abstände mehrere Schlüsselwörter auf eine Adresse fallen.

Die er findung s gemäße Lösung, die diese Nachteile vermeidet, besteht darin, daß die Schlüsselwörter und Adressen die Form eines algebraischen Codes aufweisen, dessen Bitgruppen «*i* Galois-Feldelemente sind, daß die Bitgruppen der Schlüsselwörter in je einer Stufe eines Mehr fachte chieberegisters gespeichert und nacheinander jeweils gemeinsam mit einem bei algebraischen Fehlerkorrekturcodes zur Erzielung eines Hamming-Mindestabstandes bekannten, dem verwendeten algebraischen Code angepaßten System von den Bitgruppen der Adressen zugeordneten GaloisfeId-Umrechnungskonstanten einer Umrechnungseinheit zufuhr bar sind, welche über ein

809812/1230

U74039

zur Akkumulation der Resultatwerte dienendes Speicherregister mit dem Adressiereingang des Speichers verbunden ist, und daß ein Anzeige zähler, dessen Zählkapazität der Stufenzahl des Mehrfachschieberegisters entspricht, und dessen Zählstand mit jeder Zuführung einer Schlüsselwort-Bitgruppe zur Umrechnungseinheit um eins geändert wird, bei Zuführung der letzten Schlüsselwort-Bitgruppe einen Impuls zur Anzeige der beendeten Umwandlung und der Informationsauf- oder -entnahmebereitschaft des Speichers liefert.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen in Verbidnung mit einem nachfolgend anhand von Zeichnungen erläuterten Ausführungsbeispiel zu ersehen. Es zeigen:

Fig. 1: ein Blockschaltbild einer erfindungsgemäßen Einrichtung, bei

der die Schlüsselwörter und die Adressen als Polynome dargestellt sind,

Fig. 2, 3: detallierte Blockschaltbilder zur Einrichtung nach Fig. 1,

Fig. 4: eine allgemeine Multipliziereinheit, die sich für die Verwen

dung in der Einrichtung nach Fig. 1 eignet,

Fig. 5, 6: detallierte Blockschaltbilder zur Multipliziereinheit nach Fig. 4,

Fig. 7: ein Zeitdiagramm der Einrichtung nach Fig. 1,

Fig. 8: eiri weiteres Ausführungsbeispiel der Erfindung, nach dem die

Umwandlung eines Schlüsselwortes in einer Adresse durch Multiplikation eines Schlüsselwortes mit einer Galois-Feld-Matrix ausgeführt wird und
Fig. 9: ein Zeäiiagramm der Einrichtung nach Fig. 8

Allgemeine Beschreibung

Die Erfindung gibt eine Anordnung an zum Adressieren eines Speichers mit wahlfreiem Zugriff durch Ausnutzen einee Merkmals eines algebraischen Codes für eine Umwandlung eines Schlüsselwortes in eine Adresse. Schlüsselwörter und Adressen liegen in algebraischer Form vor. Ein Schlüsselwort· wird in eine Adresse umgewandelt durch Bearbeitung mit einem Merkmal des algebraischen Codes.

809812/1230

Ki

Eine AusfUhrungsform der Erfindung wird durch eine Einheit verwirklicht» die eine Adresse A - a^ag ... a_ffl aus einen

Schlüsselwort K - ^1*2 *** ^n ^oi*^det ββπ&β der Unwandlungi

V₁ k, (I - 1, 2, ... β)

worin a_A, k* und tj, Galole-Feldkoraponenten eind, die aus einem Alphabet von 2⁴ Symbolen gebildet werden« ς die Zahl der binHren Bits pro Symbol darstellt und [t«« J ein Matrixmerkmal eines Algebraischen Codes 1st. Die Einheit umfasst logische Elemente zur Bildung des Produkte von zwei Oalois-Peldkomponenten.

Eine andere AusfUhrungsform der Erfindung wird in die Praxis umgesetzt durch eine Einheit» die Koeffizienten einer Adresse aus einem Schlüsselwort bildet,beide dargestellt 4eV als Polynome A(X) und K(X) des Grades (m-1) bzw. (n-1), duroh eine Divisionaoperationi

K (X) - A (X) ♦ Q (X) G (X)

wobei 0(X) ein Oeneratorpolynom eines algebraischen zyklischen Cod·«» Q(X) der Quotient und A(X) der Rest sind.

Eine Xorrelation erhält man durch Anwendung der Erfindung zwischen einem einer Informationsaufzeichnung zugeordneten Schlüsselwort und einer Adresse in einen Speioher mit wahlfreiem Zugriff. Jedes Schlüsselwort 1st algebraisch gekennzeiohnet. Die Gesamtzahl zulässiger SchiUsaalWörter in dem Schlüsselwort* satz wird als p^nc* und die Zahl der Adressen in dem Adressensatz als p^mq angenommen, wobei ρ eine Primzahl und η und m ganze Zahlen sind. Es wird angenommen, daß die Schlüsselwörter in dem Speicher einen kleinen Untersatz des Sohlüsoelwortaatzes zu Jeder beliebigen 3elt bilden. Durch die Einrichtung nach der Erfindung wird der Schlüsselwortsatζ K so In den Adresseneatz A umgewandelt, dad Jeder Untersatz des SchiUsselwortsatzee so gleichachsig wie möglich auf den Adressenbereloh

BAD ORIGINAL 809812/1230

fc" -1 .'> "50 .'■ .-XO-: '■ : ' ^iu

Si^Uu riiiw».. _<y - -"■ —^^¹-

■ - ⁵~ U7A03?

verteilt wird, wobei Schlüsselwörter· deren gegenseitiger Ab» stand innerhalb dea Hamming-Abstandeo D liegt, verschiedenen .Adressen zugeordnet werden. Die SohlUseelwttrter sind dargestellt als n-fecbe (k.. ... k ) von Symbolen eua einem Alphabet von p^q Buchstaben, wobei q die 7ahl der Ziffern pro Symbol ist. Der Abstand zwieohcn zwei beliebigen Schlüsselwörtern in dem SchlUeselwortsatz wird definiert durch die Zahl der voneinander verschiedenen Symbolen gleicher Stol.l»nordnung. Der Abstand zwischen SohlUr.rtelwörtern, die unter derselben Adresse gespeichert sind« muß so groß wie möglich sein.

Ss 1st aber auch möglich, die Sätze K und A als n- bzw. m-dlmensionale VeIc tor abstände über das Galois-Feld von p^q Elementen hinweg zu betrachten. Die Bewertung w(x) jedes Schlüsselwortvektros χ ist die Zahl seiner von Null verschiedenen Komponenten, und der Abstand d(x,y) zwischen zwei Schlüsselwörtern χ und y 1st gleloh der Bewertung des Vektors x-y. Del ihrer praktischen Anwendung benutzt die Erfindung eine derartige Umwandlung TiK -*► A, daß für alle Vektoren u und ν in X_f T (u) gleich T(v) ist, was beinhaltet, daß dor Abstand d(u,v) zwisohen u undv grosser als ein Maximal abstand D 1st. Die Funktion T trennt also Je zwei Schlüsselwörter, deren Abstand nicht größer als der Abstand D 1st*

Der Abstand zwischen zwei Vektoren 1st* von deren Darstellung abhUngig. Z.B. haben ABCD und ACBS einen Abstand 3 voneinander in Jedem Alphabet, das A₄ B, C, D und £ enthält. Wenn Jedoch A, B₉ C, D und £ als 000, 001, 010, 011 bzw. 100 oodlert sind, wird ABCD dargestellt als 0000001010011 und ABCE als 000010000-1100, und der Abstand der beiden SohlUseelwörter ist bei dieser Darstellung gleich 7·

Die Umwandlung eines Schlüsselwortes X « (k< ... k_n) in eine Adresse A- (a^ ... a^) hat bei der praktischen Anwendung der Erfindung folgend· Fons ι

BAD «Π981?. /1230

^ai - f^, *u ^kJ ⁽¹" ^u -· ^m)* U7A039

worin L^₁₁J eine Matrix mit m Reihen und η Spalten ist. Der Abetand zwisohon Jedem Paar von Schlüsselwörtern, die auf dieselbe Adresse durch die Umwandlungsmatrlx Γ t..7 projiziert sindQt Ast grosser ale D# wenn und nur wenn Jede D-Spalte in der Matrix linear selbständig ist. Das besagt, daß D kleiner als oder gleich m ist.

Eine Umwandlungsmatrix [t.^J , die diese Bedingung erfüllt« läeat sich wie folgt bildent Eine beliebige Von Null verschiedene α-fache wird als erste Spalte der Matrix gewählt. Eine beliebige von Null verschiedene m-fache, die nioht eine Vielfache der ersten Spalte ist« wird als zweite Spalte der Matrix gewählt. Die dritte Spalte kann Jede beliebige m-fache sein, die nicht eine linear· Kombination der ersten beiden Spalten 1st. Im allgemeinen wird die 1. Spalte als m-fache gewählt« die keine lineare Kombination von D-2 oder weniger aer vorhergehenden Spalten ist. Daher ist keine lineare Kombination von D-1 oder weniger Spalten gleich O. Eine weitere Spalte kann hinzugefügt werden« wenn der Satz aller linearen Kombinationen von D-2 oder weniger Spalten nicht gleich allen mögliohen m-fachen ist.

Tabelle II Die tjj-Matrlx für m - 5 und η - X> ist»

5 *2-1*2-2*2-3

*4-30

Daher entwickelt sich

t₄₄ k₄ (1 - 1, 2, ... m - 5)

BAD ORiGIMAL

809812/1230

k₁ ♦

^Ä2 * 21 1 22^K2 233 · · · ·

6ΐι ■» ti,^k₁ + t._irsk^ ♦

5> ^

Eine ßleichwertige Barstellung der Umwandlung «ii^liUli; man« wenn dl« Schlüssoiwiirtör und Adressen In Polynomfora ao t«aührieben werden1

K (X) « Σϋ Jc₁ x ¹^¹ · und i - 1 ^x

a (X) - XZ A₁ χ ^le1 .

A(X) wird aus K(X) gebildet duroh folgende Divielons

wobei O(X) der Quotient und A(X) der Heat sind. In der Technik der Pehlerkorrekturoodes wird der Rest A(X) daa Fehlermerkmal oder Syndrom genannt. Es wird hierzu auf das Buch "Error-Correcting Codea" von W.W. Petereon, John Wiley & Sons, Inc., 1961 verwiesen. Ein geeignete» Generatorpolynom für die Aue· Übung der Erfindung erhält man durch Verwendung der dort auf Seite 162 ff. beschriebenen Bose-Chaudhuri-Formel. Wenn £*· ein primitiveβ Element dee Oalda-Feldea OF (a) let (d.h.« cC⁸"¹ - 1 undoC¹ ί 1 für O^i <e~l), dann hat der duroh das Polynom G(X) « (x-06 ) (x-oC²) ♦., (x-oC^d"¹) - ^ s^x¹ cebil dct« Code einen Mindestabstand d in einem Code· dessen Länge kleiner als s ist. Dieses Polynan ist daher ein geeignetes Generutorpolynom für die Einrichtung nach eier Erfindung. Unter Anwendung clea Bose-Chtudhuri-Theore«s iat« wenn n^.fc-1 ist« dfcx· MirUeaUabötand zwischen xwel Schlüsselwörtern, die dasselbe A(X) litfem, mindestens gleich d. Ander« Generator» polynone für spexlellc» zyklische Codea sind in der zitierten

PAD

809812/1230

1Λ74039

Litöraturstelle beschrieben und können für die erfindun&sgeraässe Umwandlung benutzt werden· Z. D. kann das Generatorpolynom für einen Pire-Code zum Auflösen von Bitbüeoheln benutzt werden.

Die hier beschriebenen Umwandlungebe!spiele sollen Schlüsselwörter, die aus einem Alphabet s - 2 - 62 Galoic-Feldkonponenten gebildet sind, in zugeordnete Adressen unwandeln.

Die anderen Parameter «lad η « JO, m - 5 und q - 6. Die Zahl

180 der Schlüsselwörter Im Satz K ist also 2 , und die Zahl

der Adressen im Satz A 1st 2 . Die 64 Symbole werden geschrieben als die 64 möglichen 6-fachen unter Verwendung der Symbole 0 und 1· Die Summe von zwei Komponenten (·-# e«, e», e^, ) und (f_1# f₂, ty Γ₄, fg, f₆) ist Ce₁ ♦ f_1# e_g ♦ fg.

^e3 * ^f3* ^e4 ^{+ f}4* ^e5 "*" %' ^e6 * ^f6^' w°bel die Summe e_A <*> f_A naoh Modulo-2~Art gebildet wird, d. h. 0 ♦ 0 - 1 +I - 0 und 0+1-1+0-1. Die Komponenten des Feldes bilden bei Multiplikation eine zyklische Oruppe, d. h., Jede Komponente 1st .eine Potenz einer Komponente In der Oruppe· Es werden folgende Zuordnungen vorgenommenι

0	0	0	0	0	0	• 0
1	0	0	0	C	0	- 1
0	1	0	0	0	0	■ <*
0	0	1	0	0	0	- cc2
0	0	0	1	0	0	- J
0	0	0	0	1	0	4 " Ot
0	0	0	O	0	1	-» ©(5

und die höheren Potenzen vonoC erhält man. Indem man sie mit Hilfe der Oleiohung oC - oC* 1 reduziert· Daher gilt oCⁿ -oC η . o^k f^_{r die β&ηζβη} zahlen η und k. Daher sind

1 1 0 0 0 0 - cc⁶ 011000 · et⁷ usw.

Tabelle I enthält die Komponenten des Feldes OF (2 ) als Potenzen von cC . Xn der Praxis werden den Feldkomponenten willkürlich alphanumerische Symbole zugeordnet. Ein Schlüsselwort 1st eine Felge von alphanumerischen Symbolen und wird dank der genannten

BAD ORIGINAL

809812/1230

U7A039

/uorununß als Folge von Felükoaiponentea formulleit. Tabelle I (Tafel von CF (2 ) Elementen)

0 Element » 000000

niedrig boeh

0 10 0 0 0 0

1 0 10 0 0 0

2 0 0 10 0 0

3 0 0 0 10 0

4 0 0 0 0 10

5 0 0 0 0 0 1

6 110 0 0 0

7 0 110 0 0

8 0 0 110 0

9 0 0 0 110

10 0 0 0 0 11

11 110 0 0 1

12 10 10 0 0

13 0 10 10 0

14 0 0 10 10

15 0 0 0 10 1

16 110 0 10

17 0 110 0 1

18 11110 0

19 0 11110

20 0 0 1111

21 110 111

22 10 10 11

23 10 0 10 1

24 10 0 0 10

25 0 10 0 0 1

26 1110 0 0

27 0 1110 0

28 0 0 1110

29 0 0 0 111

50 110 0 11

^₁ 10 10 0 1

8Q9812/123Ü

- 1	• 100000	0	0	0	ig	0	hoch	ORIGINAL
η		0	1	0	1	1	0
		1	0	1	0	,0	0
32		1	1	0	0	0	1
y>	nledr	0	1	1	1	1	0
34	1	1	0	1	0	0	0
35	0	0	1	0	1	1	1
36	0	1	1	1	1	1	0
37	1	0	1	1	0	0	1
38	0	1	0	1	1	1	1
39	0	1	1	0	1	1	0
40	1	1	1	1	1	1	1
41	0	1	0	1	0	0	1
42	1	1	0	0	1	1	1
43	1	1	1	0	1	1	0
44	0		1	1	0	0	1
45	1	0	1	0	0	1
46	1	1	0	1	1	0
47	1	0	1	1	1	0
48	0	1	0	0	0	1
49	1	0	1	1	1	1
50	1	1	0	0	0	0
51	1	1	1	1	1
52	1	1	0	0	0
53	1	1	1	1	1
54	1	1	1	1	0
55	1	1	1	1	1
56	0	1	1	1	1
57	0	0	1	1	1
58	0	0	1	1	1
59	0	0	0	0	1
60	0	0	0	0	1
61			0 <	BAD	1
62

U74039

Folgende Erweiterung liefert dU Jeweiligen Ausdrücke für die Multiplikation zweier Elemente oC^x und oC^z in einen OaIoIa-FeId GF (2⁶)x

*^x <*^z - (b_Q + b., <* + b₂ ^ ₅

(o₀ ♦ O₁ « ♦ O₂ ei² ♦ O^ ft^ ♦ c^ tt + O₅ or). Das Produkt lässt sich reduzieren auf

or or ~ d_Q + U₁ or ♦ worin

2 "5 4 ^

or + d» or ♦ d^ oT + dg c*r

^dO " [Vo * Vi * V2 ^{+ b}3°5 * ^b2°4 * ^b1°5 ^d1 " [^b1°0 * ^bO°1 * ^b5°1 * ^b4^c2 ^{+ 0}Λ * ^b2°4 * ^b1

" [^b2^c0 * ^b1^c1 * ^b0^c2 * ^b5°2 * ^b4°i * ^b}^c4 *

" [^b3°0 * ^b2°i * ^b1°2 ^{+ b}O⁰^ * ^b5°? * ^b4^c4 *

" [^b4°0 * Vi * ^b2^c2 ♦ ^bi°3 ♦ ^bo^c4 ^{+ b}5°4 *

o ^{+ b}4°1 * V2 * ^b2°3 * ^b1°4 * ^bO°5 *

Ein Gentrfttorpolynom gemäss dem erwähnten Bose-Chaudhuri-Theoree leti

² ♦ «⁸ X^ 4

O (X) - *¹⁵ ₊ J χ ₊ «" χ

"B₀ * A₁ X ♦ S₂ X² ♦ S^ Χ*⁵ ♦ 84 Daher glitt

- 000101 (b^ - b₅ «- 1, b₀ - b₁ - b^ - O)

- 000100 (b₂ - 1, b₀ - ^ - b^ - b₄ - b₅ - O)

- 110001 Cb₁ - b₀ - b£ - 1, O₄ - b_g - b. - O)

- 001100 (b₂ - b₅ - i_# b₀ - b₄ - b₅ - O)

- 011111 (b₀ -,,g ^ ₄

- 100000 (b₀ - 1, ^ - b₂ - b^ - b₄ . b₅ - O)

₀ - 1, ^ - b₂ ^ ₅

' BAD ORIGINAL

809812/1230

" ¹¹ * U7A039

Demcemäs3 reduzieren sich die Ausdrücke für u_Q ..· d,- auf aie folgenden Li ti ton für die Multiplizieroinheicen Oq . Ii

D O₀ I S₀ · a¹⁵, bj - b£ « 1» b₀ - b, - b₂ - b₄ -

+ Cg ♦

" °2 * °4 ⁺ °5 * ^C5

+ O^ ♦

- ⁰O ♦ °2 ⁺ °5

2) O₁ .1 S₁ - a⁵ # b₂ - 1, b_Q - b., - b^ » b^ « I^ -

" °4 * °5 ^d4 " °2

«0^ 4· Oq + O₅

- O₀ * O₂ * O₅

-C_{2 +}

- 0

¹O ♦ °4 *⁸ ' ^b2 - ^bj> * ^{1# b}0 " ^b1 " ^b4 ** ^b3 "

^d0"

^d1 -

- ^C1 * °5

- C₁ ♦ O₂

. 809812/12^30

* S

5) G4 « B^ · a⁵⁷* ^₀ - 0, b₁ - b₂ - b
U₀-O₁ + C₂ + 0^ + 0^ ·»■

d2.	0O*	°1	*C2
			*°2
	0O +		+ 02
«°.	bo-	bo	- 1.
do-	0O
	0I
d. -	°2

⁰^ * ^C4 * °5
6) O₅ 1 S₅ - a° , b₀ - b₀ « 1, b_t - b₂ · b^ - b₄ · b₅ « 0

Auaflihrungebelsplel· I

Die Einrichtung nach Pig. 1 besteht aus einem Eingangsachieberegister 12, in dom die Oalole-Foldkomponenten kgg, k₂g ... k_Q eines EingangesohlUesolwortes K gespeichert werden, einer Umwandlureinheit I4j der Jedes Sohlttosolwort K zugeführt wird, um daraus eine zugehörige Adresse A zu bilden, und einen Speicher 16, der von der Einheit 14 angesteuert wird. Die Komponenten kpQ, k « . . . k im Schieberegister 12 werden nacheinander über das Kabel I8-I in die Umvrandlereinheit 14 eingeführt. Nachdem die Umwandlereinheit 14 ein Schlüsselwort K bearbeitet hat, befindet sich eine Adresse A mit den Koaiponenten a_Q, A₁ ... a₄ in den Zellen 2Or1, 20-2 .·. 20-5 des Schieberegisters.. Von dort aus wird die Adresse A Über das Kabel 26 dem Speicher 16 zugeführt, um darin die bontttigte Speicher«teile ai zugeben.

BAD ORIGINAL*

809812/1230

P 1

'■■ ■} τ. ' ■"

U7A039

Das Schieberegister 12 weist ZeHen 12-1 bis 1P-30 auf» in die die Komponenten eines Schlüseelwortee K Über das Kabel 13 eingegeben werden. Die Umwandlereinheit 14 besitzt Modulo-2-' Addierwerke 32-1 bis 32-5» die über Kabel 34-1 bis 34-5 an die Schiebcregisterzellcn 20-1 bis 20-5 angeschlossen sind. Das Kabel 18-1 führt vom Schieberegister 12 zu dom Modulo-2-Addlerwerk 32-1, und die Ausgänge der SpelohorzolJ.en 20-1 bis 20-4 sind über Kabel 1Ö-2 bis 18-5 mit don Modulo-2-Addierwerken 32-2 bio 32-5 verbunden. Das Kabol 38 verbindet die Speicherzelle 20-5 mit dem Multiplizierteil 40. Die Maltipiizierelnrichtung 40 besteht aus Multiplizieroinheiten 40-1 bis 40-5, die den oben für das Produkt von zwei Galois-Feldkomponcnten angegebenen Werten O^ bis O^ entsprechen. Durch Zweigkabel 38-1 bis 38-5 1st das Kabel 38 daran angeschlossen. Die Multipliziereinheiten 40-1 bis 40-5 sind über Kabol 42-1 bia 42-5 mit den Modulo-2-Addierwerken 32-1 bis 32-5 verbunden. Zweigkabel 26-1 bis 26-5 verbinden die Speicherzellen 20-1 bis 20-5 alt dem Speicher 16. Die Zelle 12-30 Ues Schieberegisters 12 sendet einen Impuls Ubor Leitung 15-1 ^u der ZUhI- und Ver-Zwgerungeeinheit 15-2 für Jaciea vn dort Über das Kabel I8-I abgegeben« Element k^. Die Zähl·* und Verzugerun&selnhäit 15-2 legt einen Impuls über Leitung 15-3 an den Speichor 16, damit dieser von der Urowandl©reinheit 14 angesteuert werden kann. Der Aussansaimpuls des Spelohore 16 wird Über das Kabel 44 nach aussen geführt.

Die Multiplizierelxirichtung 40 1st in Fig. 2 genauer dargestellt. DIo Eingangeleitunken 50-1 bis 50-6, 64-1 bis 64-6 (Pig. 2a), 72-1 bis 72-6, 84-1 bis 84«6 (Pig. 2b) und 94-1 bis 94-6 (Flg. 2o) verlaufen Jeweils parallel zueln&nder. Sbenso verlaufen die Ausgangsleitungen 52-1 bis 52-6, 66-1 bis S 66-6, 74-1 bie 74-6, 86-1 bis 86^6 und 98-I bis 98-6 Jeweils ^! parallel zueinander. Die Eingangsleitungen von links nach ^ rechts für JtIe Multipliziereinheit entsprechen den oben ange- *~ gebenon Werten c_A bis o_e· Die Ausgangsleitungen von links nach

^u P

σ> rechts für Jede Multipliziereinheit entsprechen den Werten

^ d₀ bis d_r. Zu der Mulitpliziereinheit 40-1 gehören -JIe Ein-GC -osloitungen 50-1 bis 50-6 des Kabels 38-1 und die Ausgangsleitungen 51-1 bia 52-6 des Kabels 42-1. Die Eingangeleitung 50-1 ist an die Modulo-2-Addierwerke 53 und 54 angeaohlosaen,

BAD ORiGSNAL.

- ι* - U7A039

die Eingangsleitung 50-2 an UIe Hodulo-2-Addierworke 55 und 58, Ulf Ein&angslclUung 50-2 an die Modulo-2-Addierworke 52 und 5ό« die Kingangsleitung 50-4 an die Modulo-2-Addierwerke 55 und 57· Der Ausgang des Modulo-2-Addierwerks 55 lot an den Eingang des Modulo-2-Addierwörka 60 und an die Aussangsleitung 52-1 angeschlossen, der Ausgang des Modulo-2-Addierwerks 56 an die Eingänge der Modulo-2-Addierwerke 60 und 61, der Ausgang des Modulo-2-Addierwerks 57 an die Eingänge der Mpdulo-2-Addierwerke 54 und 61, Die Ausgangsleitungen 52-2 und 52-5 sind an die Ausgänge der Modulo-2-Addierwerke 60 bzw. 61 angeschlossen. Die Eingangeleitung 50-5 1st an die Eingänge der Modul0-2-Addierwerke 56, 5Ö und 59 angeschlossen. Die Eingangsleitung 50-6 ist mit den Eingängen der Modulo-2-Addierwerke 57« 62 und 62 verbunden. Die Ausgangsleitung 52-4 ist mit dem Ausgang des Modulo-2-Addierwerka 59 verbunden. Die Ausgänge der Modulo-2-Addierwerke 53 und 54 sind an die Eingänge der Modulo-2-Addierwerke 62 bzw. 59 angeschlossen. Der Ausgang des Modulo-2-Addierwerks 58 ist mit dem Eingang dea Modulo-2-Addierwcrks 62 verbunden· Die Ausgangsleitungen 52-5 und 52-6 sind an die Ausgänge der Modulo-2-Addlorvferke 6.3 bzw. 62 angesohlossen.

Die Mulitpliziereinheit ^0-2 umfasst die Eingangsleitungen 64-1 bis 64-5 des Kabels jJÖ-2 und die Ausgangeleitungen 66-1 bis 66-6 des Kabels 42-2 sowie die Modulo-2-Addlerwerke 63 und 70. Die Eingangaleltung 64-1 1st an den Eingang des Modulo-2-Addierwerks 70 angesohlossen» die Eingangsleitungen 64-2» 64-> und 04-4 sind an die Ausgangsleitungen 66-4 bzw. 66-6 angeschlossen. Die Eingangsleitung 64-6 führt zu den Eingängen der Modulo-2-Addierwerke 68 und 70. Die Eingangeleitung 64-5 1st mit dem Eingang des Modulo-2-Addierwerks 68 und mit der AuBgangeleitung 66-1 verbunden. Die Ausgänge der Modulo-2-Addlerwerke 68 und 70 sind mit den Auegangeleitungen 66-2 bzw. 66-2 verbunden.

Zu der Mulitpliziereinheit 40-2 gehören die Eingangsleitungen 72~ 1 bis 72-6, die Ausgangsleitungen 74-1 bis 74-6 und die

809812/1230

^RAD

Modulo-2-Addierwerke 76 bia 8j>. Die Eingangsleitung 7?-1 let an die Eingang« dor Modulo-2-Addierwerke 76, 77 und 8> angeschlossen, die Eingangsleitung 72-2 an die Eingänge der Mo-. dulο-2-Addierwerke 76 und 60» die Eingangsleitung 72-J an die Eingänge der Modulo-2- Addierwerke 77 und 81, die Eing&ngeleit.ung 72-4 an die Eingänge.der Modulo-2-Addierwerke 80 und 82, die Eingangsleitung 72-5 an die Eingänge der Modulo-2-Addierwerke 81 und Q}, die Eingangeleitunß 72-6 an die Eingänge der Modulo-2- Add ierwerke 73» 79 und 82. Der Ausgang aes Modulo-2-Addierwerks 76 1st mit dem Eingang des Modulen-Addierwerke 78 verbunden, der Ausgang des Modjfulo-2-Addlerwerke 77 mit dem Eingang dea Modulo-2-Addierwerks 79· Die Ausgänge der Modulo-2-Addlervrerke 79 und 80 aindan die Auegangeleitungen 74-2 und 74-3 angeaohlossen, die Ausgänge der Modulo-2-Addierwerk· 81 bis 8> an die Ausgangeleitungen 74-4 bis 7^-6, der Auegans d*e Modulo-2-Addierwerke 78 an die Auagangeleltung 74-1.

Zu dor Multl&^zierelnheit 40-4 gehören die Eingangsleitungen i?4-1 bis 84-6, die Auegangßleitungen 86-1 bia 86-6 und die Modulo-2-Addierwerke 83 bis 92. Die Eingangsleitung 84-1 ist an den Eingang dee Modulo-2-Addierwerka 91 angeschlossen, die Eingangsleitung 84-2 an die Eingänge der Modulo-2-Addierwerke 88 und 92, die Eingangsleitung 64-j> an die Eingänge der Modulo-2-Addierwerke 39 und 92, die Eingangeleitung 84-4 an die Eingänge der Modulo-2-Addierwerke 69 und 90 und an die Ausgangeleitung 86-2, die Eingangsleitung 84-5 an die Eingänge der Modulo-2-Addierwerke 90 und 91 und die Eingangsleitung 84-6 an üen Eingang dee Modulο-2-Addierwerks 88. Die Ausgänge der Modulo-2-Addierwerke 90, 91 und 92 sind alt den Ausgangeleitungen 86-1, 86-2 bzw. 86-5 verbunden, die Ausgänge der Modulo-2-Addlerwerke 88 und 89 nlt den Auagangsleitungen 06-4 bzw. 86-6.

Zu der Multipliziereinheit 40-5 gehören die Eingangeleitungen 94-1 bis 94-6, die Auagangeleitungon 93-1 bis 98-6 und dl· Modulo-2-Addierwerke 100 bis 109. Dl· Eingangeleitung 94-1 let

BAD

.809812/1230

an den Eingang des Modulo-2-Addierwcrks 100 angesc.hlOF.3on,. die Eingangsleitung 9^-2 an den Eingang der Modulo-2-Addierwerk« i00 und 101, die Einsangsleltung 94-3 an die Eingänge der Modu-I⁵O-S-Addierwerk© 101, 102 und 104, die Eingangsleitung 94-4 an die Eingänge der Modulo-2-Addierwerko 102 und 106_f die Eingangeleitung £4-5 an die Eingänge der Modulo-2-Addicrwerko 102 und 107 und die Eingangsleitung 94-6 an den'Eingang des Modulo-2-Addierwerks 103. Der Ausgang; dB Modulo·2-Addierwerke 100 1st an die Ausgangsleitung 98-2 und an die Eingänge dor Modulo-2-Addierwerke 104 und 105 angeschlossen* der Ausgang des Modulo-2-Addierwerks 101 an den Eingang des Modulo-2-Addierwerks 106« der Ausgang des Modulo-2-Addierwerks 102 an den Eingang des Modulo-2-Addierwerka 105, der Ausgang des Modulo*·2-Addierwerke i0> an die Eingänge der Modulo-2-Addierwerke 108 und 1 09, dar Ausgang des Modulo«·2-Addierwerks 104 an die Ausgangeleitung 98- 3, der Ausgang des Modulo*·2-Addierwerks 105 an den Eingang der Modulo»2«Addierwerke 107 und 109 und die Ausgangsleitung 98-4» der Ausgang des Modulo-2-Addierwerke 106 an den Eingang des Modulo-2-Addierwerke 103, der Ausgang des Modulo-2-Addierwerks 107 en die Ausgangeleitung und die Ausgänge der Modulo-2-Addierwerk* 108 und 109 an die Ausgangsleitungen 98-1 bzw· 98-6·

Die Einheit 110 des Umwandlera 14 von Pig. 1« die aus dem Modulo2- Addierwerk 22-1 und der Speicherzeile 20-1 besteht, 1st in Flg. 3 im einzelnen dargestellt» Dia entsprechenden aus den Modulo-2·Addierwerken 32-2 bis 32-5 und -Speicherzellen SO-2 bis 20-5 bestehenden Einheiten gleichen darEinheit 110, DasModul0-2-Addierwerk 32*1 besitzt Bingangsleltungen 112-1 bis 112-6 des Kabels 42-1* Eingangsleitungen II3-I bis 113-6 des Eingangs^ kabeis 18-I, Ausgangsleitungen 114-1 bis 114-6 des Kabels 34-1 und Modulo-2-Addierwerke 116-1 bis 116-6· Bie Eingangsleitungen 112-1 bis 116-6 und 11>1 bis 11>6 sind »1t den Eingangen der Modulo-£-Addierwerke 116-1 bis 116-6 verbunden« deren Ausgänge über Ausgangsleitungen 114-1 bis 114-6 an die EingUng« von Flipflopβ 118-1 bis 118-6 der Speicherzelle 20-1 angeschlossen sind. Die Ausgänge dtr Flipflops H8 -1 bia II8-6 sind mit den

BAD ORIGINAL

• " 809812/1230

Leitungen 120-1 bis 120-6" aes Kabelo 1ü-2 verbunden. Die Schieböi-.öltsteuerlsitungön 122 und 12A &Lx& an Uie Flipflopa . 11S-1 bis 118-6 angeschlossen. Durch die ZeAtsteuorleitang 122 werden die Flipflops 118-1 bis 118-6 rücicgüßtöllt, und durch die Zeitsteuerieitung 124 werden die göapeichorten Werte tier Flipflops don Ausgangsleitun^en 120-1 bis 120-6 des Kabels 18-2 zugeführt. /

Pig, 4 veranschaulicht eine verallgemeinerte .MuftLpliziereinheit 125# die als jede der Multiplialöx-elnheiten 40-1 bis 40-5 von ?is· 1 verwendbar ist. Sie weist mit logischen Schaltungen 1^0 bis 1>5 verbundene Jßlnganßakabel 126 void 128 auf. Die Auegänge der logischen Schaltungen 1jK> - 125 sind eilt Ausgangsleltuneen 1.57 bis 142 vei-bunden. Das Elng&n&ßkabel 126 entspricht einen Kabel 3S-1 bis ^8-5 von Fig. 1 Das Kabel 128 erechoint in Flg. 1 nicht, well es sich im Inneren der Multipliziereinheiten 40-1 bis 40-5 befindet. Für die allgemeine Multiplikation von zwei Qalols-Feldkomponenten in Q? (2 ) werden die entsprechenden Werte b_Q bis bf aus nicht gezeigten Speicherregistern entsprechend den oben für die Multipliziereinheiten 40-1 bis 40-5 aufgeführten Werten auf die Leitungen 128-1 bis 128-6 gegeben. Die Ausgangsleitungen 1j>? bis 142 bilden ein Kabel, das dem entsprechenden der Kabel 42-1 bis 42-5 entspricht· Die Werte für b_Q bis b,- werden auf den Leitungen 123-1 bis 128-6 (Fig. 5 und 6) des Kabel» 128 festgelegt. Die Werte für ο* bis Ce werden auf Leitungen 126*1 bis 126-5 festgelegt. Die Werte für d_Q bis d- weraea auf den Leitungen 1>7 bis 142 gebildet t Die Beziehungen zwischen den b-Werten» den c-Worten und den d-Werten sind oben aufgeführt worden, als da» Produkt von zwei Calois-Feldkomponenten in QF(2 ) erweitert wurde. Die Ausdrücke IUr d^ bis de sind «m den logischen Schaltungen 1}0 bis 1J6 angegeben. Das Produkt von zwei Ausdrücken, z. B. b_Q und C₀, wird von einer Und-Schaltung gebildet. Die Summe von zwei Ausdrücken, z. B. b-o^ + b^o^, wird von einem Modulo-2-Addierwerk gebildet.

Di» logischen Schaltungen ij}0 und 1.55 sind In Fig. 5 und 6 im dargestellt. Einon analogen Aufbau haben die logischen

809812/1230

t . ■■

\ .3chaltunGen 1ji1 bis 1>'t. Die logiaohu Schaltung 130 (Flg. 5) b«3itz\; die KinöüAuSloisun&eii 126-1 bis 126-6 ucs Kabele 126 ΐ , und die Eln^&ngsleitungen 128-1 bis 128-6 du« Kabele 128. Ausserdem enthält sie Und-Schaltungen 114 bis 149 und Modul o- '. 2-Addlerwerke 150 bis 154. Ihre. Ausgansssignale liefert die lo-■ gißche Schaltung 1 j>0 auf AusganeBleltui^; tj>7. Die Ei'n<sangev leitungen 120-1 bis 126-6 exnd an die Eingänge der Und- ζ Schaltungen 144 bis 149 an^eschloesen,, die Elnganesloitungen κ, 12U-1, 128-6, 128-5, 12Ö-4, 1Sb-3 und 12S-2 an Und-Schaltungen 144 bis 149. Die Ausg&ige der Und-Schaltungen 144 und 145 sind aa den Eingang, des Modulo-2-Addierwerks 15Ο angccchloasen, die-Ausgänge der Und-Schaltunken 146 und 147 an den Eingang des Modulo-2-Addierwerks I51 und die Ausgänge der Und-Sohaltungen 148 und 149 an d<en Eingang des Module-2-Addierwerks 152. Die Auegtage der Modulo-2-Addierwerke ISO und 151 sind mit dem Eingang des Module-2-Addierwerks <5f>3 verbunden und die Ausgänge der Modulo-2-Addierwerke 152 und 151? nit dem Eingang des Modulo-2-Äddierwerke 154.

Zu der logischen Schaltung 1^5 (Pig. 6) gehören die üS leitungen 126-1 bis 126-6 des Kabels 128 und die Eingangeleitungen 128-1 bis 128-6 des Kabels 128 sowie die Und-Schaltungen 156 bis 162 und dl© Ilodulo-2-Addierwerke 163 bia I68. Den Sdnltungen 1>O bis xy? werden dieeelben b- und o-Werte zugofuhrt. Die Einjuansaleltungen 126-1 ble-126-5 eiri<3 &n die EIngängo der Und-Schaltungen 156 bia 16Ο angesohloesenj die Eing*ns8leitung 126-6 an dio Einsänge der Und-Schaltungen 161 und 1Ö2, die Eingangeleitungen 128-6, 1SÖ-5, 123-4, 12Ö->, 128-2 und 128-1 an <iie Slnsänso der Urud-Schaltungen 1?6 bia 161. Die Kingangeleiturig 128-6 iafc aueserdem aiit dem Eingang der Und-Schaltun^ 162 verbunden» Di© Ausgange der Und-Sohaltungon 156 und 157 aind an den Eingang deo Modulc-2-Addierwerks i6jk angeschlössen, die Ausgänge der i/nd-Schaltungen 15& und 159 an den Eingang des Modulo-2-Addierwerks 104, die Ausgänge der Und-Schaltungen 16Ο und 161 an den Eingang de« Modul0-2-Addierwerk» 158 und der Ausgang aar Und-schaltung 162 an den Eingang

BAD ORlGiNAL 809812/1230

Modulo-2-Addi.erwerks 167« Die Au^gjänge der Modulo-2-Addleiv werke ¹6j5 und 164 sind mit den Ei-nßSngen dos Mcdulo-2-Addierwerks 106 und der Ausgang des Modulo-2-Addierwerks I65 mit dem Eingang dos Modulo-2-Addierwerks 1.67 verbunden. Die Ausgänge der Modulo-2-Addierwerke 166 und 167 eindmit den Eingängen des Modulo-2-Addierv?erks I68 verbunden, dessen Auagangssignale auf Leitung 142 erscheinen.

7 ist ein Zeltdiagramm für die Wirkungsweise dc» in Pig. 1 gezeigten Außfüiirungsbelapiels 10,. X)Ie .Flipflops der Speicher-• zellen £G-1 bis 20-5, z«. B. die Flipflopß I18-I bia I18-6 (Fig* 33» werden zunächst dureh einen Irapule 200 auf Leitung 122 rtickgestellt. Ein StArtzyklusirapula 202 in der ;3eit Tq legt die zeitliohe Steuerungjfür die Verschiebung der Galois-Fwldkomponenten k_Og* k_ng ... k_Q in die Umwandlcrcinheit 14 fest. Die Taktimpulse 204 bis 203 in den Zeitabschnitten T₁ bis Te führen die Komponenten kgg bis kg« In die Speicherzellen 20-1 bis 20-5 ein. WShrenci des Ünterziyklue 1 im Zeitabschnitt IV werden diese Elemente in afm Speicherzellen 20-1 bis 20-3 eine Stelle verschoben, d, h., die Komponente k^u gelangt in die Speicherzelle 20-I₁ und die Komponente X_Of. in der Speicherzelle 20-5 wird über Kabel 28 der Multipliziereinheit 40 zugeführt. Dor Wert k,_A und die b«Werte werden in den Multi» pliiiieröiimeiten 40-1 bie 40-5 multipliziert, und die Ausgangewert© werden im Zeitabschnitt T^ den Mpdulo-2-Addierwerken ^2-1 bis 2-2-5 zugeleitet, Ber Unterzyklue 2 findet 1« Zeitabschnitt Ty etatt. Im UntrrzykluB T₇ wird der Inhalt der Speicherzelle 20-5 über Kabel 2& der Multipllziereinhelt ^O zugeführt, und kg2 wird aus dem Register 12 über Kftbeli8-1 in die Einheit 14 eingeführt. Die Komponente kg- wird im Modulo-2-Addierwerk 22-1 mit öem Auegangswert üor Multlpli«lereinheit 40-1 kombiniert. Die Inhalte der Speicherzellen 20-1 bis 20-4 werden zu den Modulo-2-Addierwerken J2-2 bis J2-5 übertrageii und dort mit den Ausgai^awerttn der Hultlpliziereirineltcn 40-2 bis 40-5 kombiniert« Die restlichen Unterayklen finden in üen Zeitabschnitten Tg bin T^₀ !statt, Im Zeitabschnitt T₂₀ wird k_Q dem Modul 0-2-Add ic?· werk 32*1 zugeführt. Nach Beendigung der gesamten

BADOBlGiNAL

• . 8 0 9812/1230

;.'-■■■■■ - 20 -

Unteraykluazeit P, die mit dem Ernie des Unterzyklus T₂₀ koinzidiert, sind die Elemente der Adresse A, d. h* a« bis a^, für Speicher 16_# die dem Schlüsselwort K entsprechen, in den Speicherzellen 20-1 bis 20-5 enthalten und werden dem Speicher 16 über Kabel 26-1 bis 26-5 zugeführt. Der Speicher 16 wird durch einen Impuls auf Leitung 15Ό aus der ZUhI- und Verzögorungaeinhüit 15-2 (in den Stand gesetzt) angesteuert zu werden. Die Zfihl- und Verzögörungselnheit 15-2 ist durch Leitung 15-1 mit der

■ zelle 12-JjO des Registers 12 verbunden. Wenn die Zähl- und Verzögerungsschaltung 15-2 30 Schritte abwärts gezählt hat und da-

: mit anzeigt, daß das ganze Schlüsselwort Inj Register 12 in die Umwandlereinheit 14 eingegeben worden ist, wird durch die elnge-

$ baute Verzögerung der Schaltung 15-2 die Zeit zur Verfügung gestellt, die die Adresse A benötigt, um in den Speicherzellen

.-. 20-1 bis 20-5 zu erscheinen, nachdem k^ in die Einheit 14 eingeführt worden ist· Die im Speicher 1ό angesteuerte Information wird Über daa Kabel 44 aus der Anordnung 10 hinausübertragen.

Daher führt die Umwandlereinrichtung in Flg. 1 folgende Division

auei

· Q (X) + A (X)/0 (X)

worin

+ k_£ÖX²⁸ +

Die Division ergibt!

(X) - q₂4^xS4 * ^q8>^x2^ * '' * ^q1^X

A (X) * ft^X ♦ a J? Φ ·.. E₁X + &Q .

Als Resultat der Division wird ein im Schieberegister 12 stehen-

BAD ORIGINAL

' . 809812/1230 ■

des Schlüsselwort

K ·
in die entsprechende Adresse

umgewandelt» ^!

Das Auaführungsbeispiel von Fig. 1 ist so auffijbaut, daß Schlüsselwörter, die, in Galola-Feldkomponenten ausgedrückt, einen Abstand 5 voneinander haben, verschiedene Adressen im Speicher 16,erzeugen»

Auafflhrunflabe!spiel II

Ein zweites Aueführungsbeispiel der Erfindung, das in Flg. 8 dargestellt ist, bildet eine Adresse A aus einem Schlüsselwort K durch Verwendung der allgemeinen Multipliziereinheit 125 von Fig. 4 und der oben beschriebenen Umwandlungt η

a< · ^ U^k₄ (i. m 1_# 2, ,..*, n).

* J - 1 ^iJ J-

Die sechs Bits jeder Feldkomponente (Tabelle I), die einem t_ (Tabelle II) entspricht, worden in die Eingangsleitungen 220-1 bis 220-6 der Verzögerungsleitungen 222-1 bis 222-6 eingeführt. Die Γ t,j T -Werte von Tabelle II werden ausserhalb der Anordnung in nicht gezeigten Einrichtungen gespeichert« Da die Matrix \λ ^ffl " 5 Beinen und η « ^O ..Spalten hat, speichert Jede Verzögerungsleitung 222-1 bis 222-6 150 Bits. Die Bits werden aus den Verzögerungsleitungen 222-1 bis 222-6 Über Lese/Sohreib-Schaltungen 224-1 bis 224-6 den Zellen 226-1 bis 226-6 des Speicherregisters 226 zugeführt. Die Verzögerungsleitungen 222-1 bis 222-6 und die Lese/Schreib-Schaltungen 224-1 bis 224-6 sind also ein Pufferspeicher für die auf Kabel 220 vorliegenden t_li- jyt^ «. r. «. -Element wird dera Kabel 126-und das ent- *·»

BAD 809812/1230

sprechende k,-Element des Schlüsselwortes K dem Kabel 128 aus dem Schieberegister 227 in der richtigen Reihenfolge zugeführt. Die Summe

η
«ι - ΣΙΙ ^tn *i (J - 1, 2, ... n-k)

der in der Multipliziereinheit 125 gebildeten Teilprodukte ^tU^lcJ ^{wlrd ln} ölnem Akkumulator 2^0 aufaddiert, und die- sechs Bits Jeder der Komponenten a_Q, a. ... a^ werden in Akkumulatoren 230-1 bis 230-5 gespeichert.

Die zeltliche Steuerung des Ausführungsbeispiels von PIg. 8 wird anhand von Fig. 9 beschrieben. Die Impulse sind entsprechend dem Jeweiligen Element der t,,-Matrix bezeichnet, das den Verzögerungsleitungen 222-1 bis 222-6 zugeführt wird* z. B. ^_-1, ^2-1* *"* 1* H-1 ^bzw# ^5-1* ^Die tjj-Elemente werden der Multipliziereinheit 125 über das Register 226 durch Zeltsteuerimpulse auf Leitung 225 in folgender Reihenfolge zugeführt·

^t1-30* V^O* V^O' V^O*

Die entsprechenden t₄,-Elemente werden verwendet* um ein her-

¹J auf ._

einkommendes Element k, eines Kabel 128 eracheinden Schlüsselwortes mittels der Multiplizierelnhoit 125 zu multiplizieren. Z. B. dienen die ersten fünf Koeffizienten t.j , ... ^_-1 zum

Multiplizieren der erston Komponente k. des hereinkommenden Schlüsselwortes» und die fünf aufeinanderfolgenden Ergebnisse werden nacheinander durch Schalteinheiten 228-1 bis 228-5 in den Zeitabschnitten T₁ bis T^ zu den Akkumulatoren 2>0-1 bis 230-5 übertragen. Der 6-Bit-Eingang zu den Akkumulatoren 2^0-1 bis 23O-5 wird Jeweils nach Modulo-2-Art zu den darin befindlichen Inhalt addiert/ und die entstehenden Summen verbleiben in den Akkumulatoren. Jede 6-Bit-Komponente k. des hereinkommenden Schlüsselwortes im Register 227 wird durch einen Impuls auf Leitung 229 in die Multipliziereinrichtung 125 eingeführt und dort während der Dauer T₁ bis T~ festgehalten* Ein Zeitsteuer-

809812/1230 ^BAD original

■-S

U7A039

impuls auf Leitung 229 tritt für Jeden fünften der Leitung des Registers 226 zugeführten Zeitsteuerimpuls auf. Wenn alle von der Multipliziereinrichtung 125 gebildeten Produkte in den Akkumulatoren 2JK)-1 bis 230-5 richtig aufaddiert worden sind» stehen darin die Komponenten a« bis a^ der dem Schlüsselwort K entsprechenden Adresse A.

Entsprechend der oben in bezug auf das AusfUhrungsbeispiel I der Fig. 1 beschriebenen Situation wird die Adresse A einem Speicher 1ό aus den Akkumulatoren 230-1 bis 230-5 über die Kabel 26-1 bis 26-5 zugeführt. Dar Sp&cher wird zur Ansteuerung erregt durch einen Impnlg 229 auf Leitung 15-1 zu einer Zähl- und Verzögerungeeinheit 15-2, die für eine Abwärtszählung von 30 Schritten eingestellt ist. Unter diesen Bedingungen genügt die Verzögerung der Einheit 15-2/ um die Verarbeitung der letzten fünf t..-Elemente In der Multipliziereinheit 125 und die absohlleesende Aufaddierung im Akkumulator 230 zu ermöglichen.

BAD OBiGiNAL

809812/1230

Claims (1)

1. PATENTANSPRÜCHE

   1. Einrichtung zur Adressierung eines Speichers mit wahlfreiem

   Zugriff durch Umwandlung von aus η Bitgruppen bestehenden Schlüsselwörtern, die zugeordnete Informationen bei ihrem Gebrauch außerhalb des Speichers identifizieren, in unterschiedliche, aus m Bitgruppen bestehende Speicheradressen, wobei η ">- m ist, dadurch gekennzeichnet, daß die Schlüsselwörter (K) und Adressen (A) die Form eines alsgebraischen Codes aufweisen, dessen Bitgruppen (n, m) Galois-Feldelemente (k., a.) sind, daß die Bit-

   J J

   .gruppen der Schlüsselwörter in je einer Stufe eines Mehrfachschieberegisters (12, 227) gespeichert und nacheinander jeweils gemeinsam mit einem bei algebraischen Fehlerkorrektur codes zur Erzielung eines Hamming-Mindestabstandes (D . ) bekannten, dem verwendeten algebraischen Code angepaßten System von den Bitgruppen der Adressen zugeordneten Galoisf-umrechnungskonstanten (Umwandlungsmatrix oder Generatorpolynom) einer Umrechnungseinheit (Multiplikationseinheit 125 oder Divisionseinheit 14) zuführbar sind, welche über ein zur Akkumulation der Resultatwerte dienendes Speicherregister mit dem Adres sie reingang des Speichers verbunden ist, und daß ein Anzeigezähler (15-2),

   809812/1230

   neue Patentansprüche ? t - J 25 612 IXc/42na

   λ Γ 25. August 1Ö88

   dessen Zählkapazität der Stufenzahl doe lAehrfachschieberogietere enteprlcht und dessen Zühletand mit jodor Zuführung einer Schlüssolwort-Bitgruppe zur Umrechnungeeinheit uxn eine geändert wird, bei Zuführung der letzten Schlüssclwort-Bitgruppe «inen Impuls zur Anzeige der beendeten Umwandlung und der Informaüoneauf- oder -entnahmeboreitschaft dos Speichere liefert.

   2. Einrichtung nach Anspruch 1« dadurch gekennzeichnet, daß die Umrech« nungecinheit (14) die Schlüsselwörter als Polynome K(X) vom Grade (n-1) zugeführt erhält, deren Koeffizienten Symbole eines Alphabete von 2 ^q-Zeichen sind, wobei q die Anzahl der Bits pro Symbol ist« und die errechneten Adressen ale Polynom A(X) vom Grade (m-1) erzeugt» deren Koeffizienten Symbole des gleichen Alphabete sind, und daß die Umrechnungeeinheit zur Lösung der Beziehung

   A(X) - K(X) - Q(X) G(X)

   ausgebildet ist, worin Q(X) der Quotient einer Division von K(X) durch ein/_ Generator-Polynom G(X) einee algebraischen Codes und A(X) der Rest dieser Division und zugleich die zu ermittelnde Adresse 1st.

   3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Umrechnungeeinheit (125) die Schlüsselwörter ale ή-fache (k., k, ... k ) von Symbolen eines Alphabete von 2^-Zoichen zugeführt erhalt, wobei q die Anzahl der Bite pro Symbol ist, und die errechneten Adressen ale xn-facho (a. ... a ) der Symbole dee gleichen Alphabete liefert« und daß die Umrochnungeeinheit zur Lösung der Beziehung

   •ί ■ Jl *n K ( i ■ i ..·.»)

   ¹ j»l * ⁱ

   ausgebildet ist. worin ft.. 1 eine aus einem algebraischen Code abgeleitete' Umwandlungematrix mit m-Reihen und η-Spalten ist und a._# t,. und k. :·. Galoie-Feldkomponenten sind, aus deren Feldern die Summen und die Produkte bestimmbar sind.

   BAD

   809812/1230

   netto Patentansprüche ~ ? ~ «I« J 26 612 IXc/42m

   25. August löOG

   U74039

   . 4. Einrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, dad die ". Umrechnungscinheit (14) ein Mohrfach-Schieborogister aufweist« dessen ' ' Stufen (20-1 bis 20-5), von denen jedo einer Adreseonbitgruppc(a_o bis a.) entspricht, übor Additions schaltungen Modulo 2 (32-1 bis 32-5) miteinander gekoppelt sind, daß die in Schieberichtung erste Stufe mit dem ächlüseclwort-Mehrfachschieberogistcr (12) verbunden let und die letzte Stufe parallel übor je eine Multiplikationsschaltung (40-1 bis 40-5) tür die Koeffizienten des Generatorpolynoms mit den aweiten Eingängen dor Koppel-Additionsschaltungen (32-1 bis 32-5) verbunden ist, und daß von den Stufen dos Mehrfach-Schiebe registers parallel Verbindungsleitungen zum Adressierungeeingang des Speichers führen.

   S. Einrichtung nach Anspruch 1 und 3, dadurch gekennzeichnet, daß für jode dor Bitatellon einer Schlüsaelwortbitgruppe ein Serlcnspeicher (222-1 bis 222-6) zur Aufnahme der Werte der zugeordneten Umwandlungsmatrix (t..) vorgesehen 1st, daß die Sorionapoicher fiber ein Spelchorregister (226) an den einen Eingang einer Multiplikationseinheit (125) angeschlossen sind, deren zweiter Eingang mit dem Schlüsselwort-Mehrfachschieberegister (227) verbunden ist, und daß dor Ausgang der Multiplikationseinheit parallel übor Verteilerschalter (228-1 bis 228-5), die wfihrend der Verarbeitung von zn !.Werte^nacheinander je einmal wirksam werden,, mit Akkumulator ro gistorn (230-1 bis 230-5) verbunden sind, die zur Aufnahme der Adressenkompononten (a^ bis S₄) dienen und ausgange»eitig mit dem Adressierungseingang des Speichers verbunden sind.

   β. Einrichtung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß die Multiplikationsschaltung (125) bzw. jedo der Multiplikationsachaltungen (40-1 bis 40-5) Adrcssenkomponenten (t_Q bis t_&) bilden nach dem Schema

   ^d0 * [^b0V Vl ^+b4^CV

   SAD ORIGINAL 809812/1230

   Patentansprüche - ff- J 25 C12 IXc/4 2m

   %*} 25. August löGG

   ^d2 " [^b2^C0 " ^bi^Cl ^t V₂ ^{+ b}ö^C2 ^{f b}4^C3 ⁺ V₄ * V₆ ^{t b}6 V ^b4^C4 ⁺ Vft] ^d3 ^β EVo * ^b2^cr ^bl^C2 * V₃ ^ V₃ ^{r b}4^C4 ■»■ Vö ^{+ b}5^C4 ⁺ Vö] ^d4 " i^b4^C0 ^{f b}3^Cl^{+ b}2^C2-^{+ b}l^C3 ^{+ b}0^C4 ^{+ b}3^C4* ^b4^C5 ^d5 ■ DsV Vl * V₂ t Vs ¹^ ^bi^C4 ⁺ Vs ^{r b}o

   worin D_n bis b. dio Hits der in Polynom- odor Vektoriorm vorliegenden

   si O

   Galola-Feldölomeute, c_Q bis c. dio Bits der Sclüüßsolwortbitgruppon bzw. dor aus der lotzton Stufe (20-5) des Mobrfacbscbioberegistors stammenden Hückfuhrwurtö sind und worin -f- das Symbol für eine Addition Modulo 2 ist.

   809812/1230