DE1424753B2 - Steuereinrichtung für digitale Recheneinrichtungen - Google Patents

Description

das Addierwerk, ein Register-Selektor-Regjster und
einen Selektor-Decodierer mit einem Rechenwerk
verbunden ist und daß der dritte Abschnitt des In-60 struktions-Zweitregisters über das Addierwerk mit
einem Steuerzähler verbunden ist, so daß nach der
Beschickung des Rechenwerkes und seiner Steuer-

einrichtung während des Arbeitens des Rechenwerkes das Instruktions-Zweitregister gelöscht und 65 sodann der Inhalt des Instruktionsregisters in das

Die Erfindung betrifft eine Steuereinrichtung für Instruktions-Zweitregister übertragen werden kann eine digitale Recheneinrichtung mit einem Speicher und das Instruktionsregister von dem Speicher mit und einem Rechenwerk zur Ermöglichung der gleich- einer neuen Instruktion beschickt werden kann.

Instruktions-Zweitregister (JR2) überführt und eine weitere Instruktion aus dem Hauptspeicher (HSB) in das Instruktionsregister (101) überführt werden kann.

Durch die Anordnung zweier Instruktionsregister hintereinander und die Aufteilung der Instruktionsregister in mehrere Abschnitte, deren Inhalte gleichzeitig verarbeitet werden, können für die gleichzeitig durchzuführenden Rechenoperationen mehrere Instruktionen nacheinander aus dem Speicher entnommen werden. Hierdurch ist es möglich, den Aufwand der Steuereinrichtung gering zu halten.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt. Es zeigt

Fig. 1, welche aus den Fig. la, Ib und Ic zusammengestellt wird, eine Steuereinrichtung für eine Rechenanlage nach der Erfindung in Blockform,

Fig. 2, welche aus den Fig. 2a und 2b zusammengesetzt wird, das Blockdiagramm von Zykluselementen der Rechenanlage.

In dem Ausführungsbeispiel ist vorgesehen, Informationen parallel zu übertragen; alle Impulse, die eine Informationseinheit bilden, werden von einem Element auf ein anderes Element der Steuereinrichtung gleichzeitig übertragen.

In den Zeichnungen ist eine UND-Verknüpfung als Halbmond mit einem Punkt im Innern dargestellt und eine ODER-Verknüpfung als Halbmond mit einem Pluszeichen im Innern. Neben diesen Verknüpfungen kennzeichnet eine Zahl, für wie viele Verknüpfungen die einzelne dargestellte Verknüpfung zu gelten hat.

Die in der Beschreibung verwendete Bezeichnung Codierer bestimmt einen Stromkreis, der eine Mehrzahl von Eingangs- und Ausgangsleitungen hat, wobei die Anwesenheit eines Signals auf einer der Eingangsleitungen ein Signal hervorruft, das auf einer oder mehreren der Ausgangsleitungen erzeugt wird; die Bezeichnung Decodierer bezieht sich auf einen Stromkreis, der eine Mehrzahl von Eingangsund Ausgangsleitungen hat, wobei die gleichzeitige Anwesenheit von Signalen auf mehreren Eingangsleitungen ein Signal hervorruft, das auf einer oder mehreren der Ausgangsleitungen erzeugt wird.

Die Informationseinheit oder das Informationswort besteht aus zwölf Dezimalziffern. Jede der Dezimalziffern wird durch fünf Bits wiedergegeben, von denen ein Bit für Prüfzwecke dient. Die Dezimalziffem des Instruktionswortes sind in Gruppen zusammengefaßt, von denen jede Gruppe einen Teil der Steuerinformation enthält. Das Format eines Instruktionswortes erscheint wie folgt:

Ziffern

12 11 10 9 8 7 6 5 4 3 2 1 T I IAABBMMMMM

In diesem Format sind die beiden /-Ziffern repräsentativ für die durchzuführende Instruktion von 100 möglichen, verschiedenen Instruktionen.

Die beiden A -Ziffern sind hinweisend für die Adresse eines Adreßregisters, welches eine Rechengröße enthält, die bearbeitet werden soll, und für die Adresse des Zwischenspeichers, der das Resultat der Rechnung speichern wird.

Die fünf M-Ziffern geben die Adresse einer Rechengröße im Hauptspeicher an, die bearbeitet werden soll, oder sie können eine Adresse angeben, an welche die Steuerung zu übertragen ist.

Die beiden ß-Ziffern geben die Adresse eines anderen Adreßregisters an, welches einen Wert speichert, der benutzt wird, um die M-Ziffern einer Instruktion zu verändern.

Die zwölfte Γ-Ziffer kann für andere Zwecke benutzt werden oder kann auch unbenutzt bleiben.

Das Instruktionswort 70 25 35 02500 bedeutet demnach:

a) Durchführung einer Addierung (sofern durch die Zahl 70 eine Addition gekennzeichnet ist),

b) eine der Rechengrößen ist in dem Adreß-Register 25;

c) die andere Rechengröße ist im Hauptspeicher gespeichert; ihre Adresse wird ermittelt durch Hinzufügen eines Teils des Inhalts des Adreß-Registers 35 zu dem Wert 02500,

d) Speicherung des Ergebnisses dieser Rechnung im Adreß-Register 25.

Instruktionsworte werden von dem Hauptspeicher HSB (Fig. 1) parallel einem ersten Instruktionsregister 101 der Steuereinrichtung über 60 Signalledtungen zugeführt. Jede einzelne der 60 HSB-Leitungen ist mit einer UND-Verknüpfung 100 verbunden. Diese UND-Verknüpfungen 100 werden durch ein Signal FT-320 angesprochen, welches von den Funktionssteuerstromkreisen 148 erzeugt wird. Das erste Instruktionsregister 101 umfaßt 60 Speichereinheiten, also für jedes der Bits in dem Instruktionswort eine Speichereinheit, welche in vier Abteilungen angeordnet sind. Eine Abteilung von 25 Speichereinheiten speichert die Bits der fünf M-Ziffern, und drei Abteilungen von je zehn Speichereinheiten speichern die B-, A- und /-Ziffern des Instruktionswortes. Die zehn Speichereinheiten der Abteilung /, welche die Bits für die zwei /-Ziffern speichern, und die zehn Speichereinheiten der Abteilung A, welche die Bits für die zwei A-Ziffern speichern, sind mit den Eingängen von zehn UND-Verknüpfungen 102 und zehn UND-Verknüpfungen 103 verbunden, deren Ausgänge mit Registerabschnitten 107 und 107 a verbunden sind, welche einen Teil eines zweiten Instruktionsregisters IR2 bilden.

Ein weiteres Register in dem Rechenwerk 131 (Fig. Ic) nimmt Informationen auf, die von dem Registerabschnitt 107 a stammen, um das Rechenwerk 131 zu steuern.

Ein Selektor-Speicherregister 113 (Fig. 1 b) wird benutzt, um einen Teil der Instruktion zu speichern, der die Adresse darstellt, d. h. eines von 100 Adreß-Registern 121 zur Speicherung des Ergebnisses einer Rechnung durch das Rechenwerk 131 bezeichnet.

Die M-Ziffern, die im Instruktionsregister 101 gespeichert sind, werden zu einer anderen Zeit an einen anderen Abschnitt 108 des zweiten Instruktionsregisters ER-2 weitergegeben. Diese M-Ziffern werden von dem ersten Instruktionsregister 101 durch eine UND-Verknüpfung 136 (Fig. 1 b), angesprochen durch das Signal FT-400, an ein 5-Ziffer-Parallel-Addierwerk 139 geleitet. Der Ausgang des Addierwerkes 139 ist mit UND-Verknüpfungen 105 verbunden, die durch das Signal FT-311 angesprochen werden und ihrerseits mit dem Eingang eines Registerabschnittes 108 verbunden sind. Die Registerabschnitte 107, 107 a und 108 speichern jeweils die /- und A- und die abgeänderten M-Ziffern, die früher im ersten Instruktionsregister 101 gespeichert waren. Das Addierwerk 139 empfängt gleichzeitig mit den M-Ziffern über die Verknüpfungen 136 einen Teil des Inhaltes eines ausgewählten Adreß-Registers 121 über UND-Verknüpfungen 133,

die durch das Signal FT-410 angesprochen werden. Jedes der 100 Adreß-Register 121 kann zwölf Ziffern speichern. Die UND-Verknüpfungen 133 und die Signalleitungen, die mit ihnen verbunden sind, repräsentieren 25 Signalleitungen und 25 UND-Verknüpfungen, so daß die ersten fünf Ziffern, d. h. die fünf weniger wichtigen Ziffern, die in dem Adreß-Register 121 gespeichert waren, den im ersten Instruktionsregister 101 gespeicherten M-Ziffern des

113 gespeichert sind, werden benutzt, um die Adresse für die Speicherung des Resultates einer vom Rechenwerk 131 gerade durchgeführten Operation festzulegen.

Die UND-Verknüpfungen 134 werden von einem Signal FT-403 gesteuert. Die A-Zifiem, die im Registerabschnitt 107 a gespeichert sind, werden in einem normalen Arbeitskreis zwei getrennte Male an das Addierwerk 139 über die UND-Verknüpfun-Instruktionswortes zugefügt werden. Die Summe io gen 134 übermittelt. Das erste Mal bleiben sie im wird als M-Ziffer an den Registerabschnitt 108 Durchgang durch das Addierwerk 139 unverändert; weitergegeben. Wenn die Übertragung der in dem das Addierwerk 139 erzeugt einen Ausgang, der den ersten Instruktionsregister 101 gespeicherten Instruk- A-Ziffern im Registerabschnitt 107« entspricht und tion in abgeänderter Form an das zweite Instruk- über die UND-Verknüpfungen 115 dem Registertionsregister beendet ist, wird eine neue Instruktion 15 Selektor-Register 118 zugeführt wird. Die ^-Ziffern, dem Dauerspeicher entnommen und in dem ersten die auf diese Weise im Register-Selektor-Register Instruktionsregister 101 gespeichert. 118 gespeichert werden, werden benutzt, um eines

Ein Register-Selektor-Decodierer 120 besteht aus der Adreß-Register 121 auszuwählen, welches eine einer Decodiermatrize, die nach Empfang eines Ein- Rechengröße liefert, die durch das Rechenwerk 131 gangssignals eines der hundert Adreß-Register 121 20 bearbeitet wird. Das zweite Mal erzeugt das Addierauswählt. Die Eingänge des Register-Selektor-Deco- werk 139 einen Ausgang, der ebenfalls den A-ZU-dierers 120 sind mit einem Register-Selektor-Register fern im Registerabschnitt 107 a entspricht und über 118 verbunden, welches zwei Ziffern speichert, die UND-Verknüpfungen 112 an das Selektor-Speicherüber UND-Verknüpfungen 114 bis 117, 180 und 181 Register 113 weitergeschleust wird. Das Selektorübermittelt werden können. Jede der Verknüpfungen 25 Speicher-Register 113 gibt die Daten an das Re- 114 bis 117, 180 und 181 vertritt zehn Verknüp- gister-Selektor-Register 118, und die im Selektorfungen, durch die Bits von zwei Dezimalziffern über- Speicher-Register 113 gespeicherten Daten legen mittelt werden können. Die UND-Verknüpfungen letztlich fest, welches der Adreß-Register 121 ein 117 werden durch Signale FT-432 und FJ-320 ge- von dem Rechenwerk 131 errechnetes Resultat aufsteuert. Sie empfangen Informationen einer mit dem 30 nimmt.

Hauptspeicher verbundenen Sammelschiene B, und Die M-Ziffern, die in dem Registerabschnitt 108

zwar die ^-Ziffern des Instruktionswortes, das an gespeichert werden, werden über UND-Verknüpfundas erste Instruktionsregister 101 der in Fig. 1 ge- gen 134, die durch ein Signal FT-402 angesprochen zeigten Steuereinrichtung weitergegeben wird. Gleich- werden, an das Addierwerk 139 weitergegeben und zeitig, wenn die UND-Verknüpfung 100 das gesamte 35 gelangen von diesem an den Adressen-Decodierer Instruktionswort empfangen hat, um es in das erste 141 des Hauptspeichers. Der Ausgang des Addier-Instruktionsregister 101 einzugeben, empfangen die werkes 139 ist über UND-Verknüpfungen 140 und UND-Verknüpfungen 117 nur die ß-Ziffern des In- ODER-Verknüpfungen 152 mit dem Adressen-Destruktionswortes und übermitteln diese zwei Ziffern codierer 141 verbunden, welche durch ein Signal an das Register-Selektor-Register 118. Zur selben 40 FT-363 angesprochen werden, jedoch auch seitens Zeit, wenn die Instruktion im ersten Instruktions- der Funktionssteuerstromkreise 148 gesperrt werden register 101 gespeichert ist, wird eines aus der Mehr- können. Der Ausgang des Adressen-Decodierers 141 zahl der Adreß-Register 121 ausgewählt. verursacht, daß der Inhalt der Adresse aus dem

Das Register-Selektor-Register 118 kann auch Hauptspeicher HSB in die Sammelschiene überzwei Ziffern von jeder der UND-Verknüpfungen 114 45 mittelt wird. Mit der Sammelschiene HSB sind auch und 115 empfangen, die jeweils durch Signale UND-Verknüpfungen 146 verbunden, welche von FT-434 und FT-431 angesprochen werden. Die einem Signal FJ-370 angesprochen werden und Und-Verknüpfungen 115 übermitteln den Ausgang deren Ausgabe mit dem Eingaberegister 150 für das des Addierwerkes 139 an das Register 118, und die Rechenwerk 131 verbunden sind. Der Ausgang des UND-Verknüpfungen 115 übermitteln den Ausgang 50 Addierwerkes 139 dient in dieser Verbindung der des Selektor-Speicher-Registers 113, welches auch Auswahl der Adressen von Instruktionen aus dem zwei Ziffern speichert. Schließlich können UND- Hauptspeicher, die einerseits über die UND-Ver-Verknüpfungen 180, angesprochen durch ein Signal knüpfungen 100 an die Steuereinrichtung weiter-FT-430, die ,4-Ziffern von dem Registerabschnitt gegeben werden, andererseits über UND-Verknüp-107a und UND-Verknüpfungen 181, angesprochen 55 fungen 146 dem Rechenwerk 131 zur weiteren Bedurch ein Signal FT-433, die zwei weniger wichtigen arbeitung zugeleitet werden.

M-Ziffern des zweiten Instruktionsregisters 108 an Der Steuerzähler 104 speichert eine Adresse, die

das Register-Selektor-Register 118 übermitteln. den Ort der Instruktionen anzeigt, welche als letzte

Die Eingänge des Selektor-Speicher-Registers 113 dem Speicher entnommen wurden. Der Ausgang des sind mit den Ausgängen des Addierwerkes 139 über 60 Steuerzählers 104 ist mittels einer UND-Verknüpfung UND-Verknüpfungen 112 verbunden, welche durch 137 an das Addierwerk 139 angeschlossen. Das ein Signal FT-421 angesprochen werden. Das Selek- Addierwerk 139 vermag den Ausgang zu verändern tor-Speicher-Register 113 erhält die zwei A -Ziffern und die neue Angabe sodann über eine UND-Verdes Instruktionswortes, welches in dem zweiten In- knüpfung 140 dem Adressen-Decodierer 141 zuzustruktionsregister 107a gespeichert ist, über UND- 65 führen, der die Selektionsstromkreise des Haupt-Verknüpfungen 134, das Addierwerk 139 sowie Speichers steuert, so daß ein neues Wort dem Haupt-UND-Verknüpfungen 112. Die zwei A -Ziffern, die speicher entnommen wird, auf diese Weise in dem Selektor-Speicher-Register Dieser Ausgang des Addierwerkes 139 wird

gleichzeitig über die UND-Verknüpfung 143 dem Steuerzähler 104 zugeführt, so daß dessen Stand sodann dem Speicherplatz des neuen Instruktionswortes entspricht. In der Regel wird der Steuerzähler 104 jeweils um den Wert 1 weitergeschaltet. Ein weiterer Steuerzähler 106 ist über UND-Verknüpfungen 144 mit dem Ausgang des Addierwerkes 139 verbunden. Dieser Steuerzähler 106 wird während eines Sprunges benutzt.

Rechenwerk 131 über die UND-Verknüpfung 128, an das Addierwerk 139 über die UND-Verknüpfung 133 und an den Hauptspeicher HSB über UND-Verknüpfung 122 und 125 abgeben. Ferner sind die 5 Ausgänge der Adreß-Register 121 über UND-Verknüpfung 171 mit dem Eingaberegister 150 des Rechenwerkes 131 verbunden.

Wenn ein vollständiges Instruktionswort N von dem Instruktionsregister 101 empfangen wird, wer-Die beiden /-Ziffern, welche in dem Abschnitt 107 io den gleichzeitig die zwei B-Ziffern des Instruktionsdes Instruktions-Zweitregisters JR 2 gespeichert sind wortes direkt von der Sammelschiene über UND- und die durchzuführende Operation bestimmen, be- Verknüpfungen 117 in das Register-Selektor-Register einflussen den Instruktions-Decodierer 109, so daß 118 übermittelt. In diesem Zustand der Vorgänge einer der Funktions-Steuerstromkreise 148 aus- ist die Rechenanlage in der sogenannten Statusgewählt wird. Der Instruktions-Decodierer 109 be- 15 1-Stellung.

steht in bekannter Weise aus mehreren UND-Ver- Die Status-1-Stellung für jede Instruktion dauert

knüpfungen und kennzeichnet bei Belegung mehrerer eine Kurzperiode. Während dieser Status-1-Stellung seiner Eingänge eine seiner Ausgangsleitungen. Die wird die Instruktion N, die im Instruktionsregister zehn Bits, welche die beiden /-Ziffern erfassen, 101 gespeichert ist, übermittelt und geändert. Die ermöglichen dadurch die Auswahl einer von 100 Aus- 20 /- und A -Ziffer der Instruktion N werden den entgabeleitungen und damit einen von 100 Funktions- sprechenden Registerabschnitten 107 und 107 a des Steuerstromkreisen 148. Instruktions-Zweitregisters zugeleitet. Die fünf

Der Abschnitt 107 des Instruktions-Zweitregisters M-Ziffern der Instruktion N werden über die Ver- JR 2 ist auch mit einem Decodierer 110 verbunden, knüpfungen 136 an den Eingang des Addierwerkes dessen 100 Ausgangskreise über UND-Verknüpfun- 25 139 geleitet. Zur gleichen Zeit überträgt das angegen 132 mit den Steuerstromkreisen 130 des Rechen- sprochene Register der Adreß-Register 121 einen werkes 131 verbunden sind. Teil der dort gespeicherten Daten an den anderen

Der Register-Selektor-Komparator 142 erhält In- Eingang des Addierwerkes 139 über Verknüpfungen formationen über zwei Gruppen von Eingangs- 133. Nur die fünf weniger wichtigen Ziffern der in leitungen. Die eine Gruppe von Eingangsleitungen 30 dem Adreß-Register gespeicherten Daten werden an wird vermittels ODER-Verknüpfungen 149 aus das Addierwerk 139 übermittelt. Die Summe der UND-Verknüpfungen 145 und 119 gespeist. Ein fünf M-Ziffern von Instruktion N und der fünf we-Eingang der UND-Verknüpfung 119 ist mit den Aus- niger wichtigen Ziffern von dem Adreß-Register, das gangen des Register-Selektor-Registers 118 verbun- von den .B-Ziffern der Instruktion N ausgewählt den. Ein Eingang der UND-Verknüpfungen 145 ist 35 wurde, werden von dem Addierwerk 139 zu dem mit dem Abschnitt B des Instruktionsregisters 101 Abschnitt 108 des Instruktions-Zweitregisters JR 2 verbunden. Über diese UND-Verknüpfungen werden über die Verknüpfungen 105 übertragen. Zur selben die beiden B-Ziffern der Instruktion in den Register- Zeit werden die veränderten M-Ziffern der Instruk-Selektor-Komparator 142 eingegeben. tion N auch in den Adressen-Decodierer 141 ein-

Die andere Gruppe von Eingangsleitungen des 40 gegeben, so daß der Inhalt der Speicherstelle, der Register-Selektor-Komparators ist an das Selektor- damit umrissen ist, entnommen werden kann, um Speicher-Register 113 angeschlossen. Die über beide
Gruppen von Eingangsleitungen eingegebenen Ziffern
werden in dem Register-Selektor-Komparator 142
auf Gleichheit geprüft und erzeugen dann das 45
Gleichheitssignal CAAN oder ein Ungleichheitssignal CAAL.

Das Rechenwerk 131 erhält zu bearbeitende Daten aus zwei Quellen. An UND-Verknüpfungen 146,

deren Eingänge mit dem Hauptspeicher HSB ver- 50 mittelt und um eins erhöht. Die neue Ablesung des bunden sind, ist ein Eingabe-Register angeschlossen, Steuerzählers 104 ist dann N + 1, und diese Adresse welches das Rechenwerk 131 speist. Zum andern wird dann über den Decodierer 141 und die Versind die Adreß-Register 121 über UND-Verknüp- knüpfungen 140 so übermittelt, daß die zweite Infungen 128, ODER-Verknüpfungen 129 und einen struktion N + 1 dem Speicher entnommen und dem Eingabe-Impulsformer 129 a mit dem Rechenwerk 55 Instruktionsregister 101 übergeben werden kann. 131 verbunden. Aus dem Hauptspeicher HSB und Diese beiden Operationen finden zu verschiedenen aus den Adreß-Registern 121 können somit Daten Zeiten innerhalb der gleichen Kurzperiode statt. in das Rechenwerk 131 überführt werden. Nachdem die Instruktion N in dem Instruktions-

Der Ausgang des Rechenwerkes 131 ist über Zweitregister JR2 und die folgende Instruktion UND-Glieder 126 sowie ODER-Verknüpfungen 123 60 N + 1 in dem Instruktionsregister 101 gespeichert und einen Impulsformer 124 mit dem Eingang der sind, befindet sich die Rechenanlage in der sogenann-Adreß-Register 121 verbunden. Die Auswahl des
zugängigen Registers 121 wird von den Ziffern bestimmt, die in dem Selektor-Speicher-Register 113
gespeichert sind und über das Register-Selektor- 65
Register 118 und einen Decodierer 120 die Adreß-Register 121 beeinflussen.

Die Adreß-Register 121 können Daten an das

eine Rechengröße hervorzubringen, die in Übereinstimmung mit den /-Ziffern der Instruktion N bearbeitet werden kann.

Nachdem die Übermittlung und Modifizierung der Instruktion N durchgeführt ist, wird Instruktions-Register 101 durch Befehl FT-321 gelöscht. Während der gleichen Kurzperiode wird der Inhalt des Steuerzählers 104 (jetzt N) an das Addierwerk 139 über-

ten Status-2-Stellung im Hinblick auf die Instruktion N und in der Status-1-Stellung im Hinblick auf die Instruktion N + 1.

Zu Anfang der Status-2-Stellung wird die Adresse N + 2 einer neuen Instruktion durch Erhöhung des Steuerzählers 104 um eins erzeugt. Während des Status-2-Zustandes werden die beiden /-Ziffern der

209 581/356

Instruktion N an den Instruktions-Decodierer 109 weitergeleitet, welcher die zehn Bits, aus welchen diese zwei /-Ziffern bestehen, überprüft und in Übereinstimmung damit einen seiner 100 Ausgänge oder Instruktionsleitungen aktiviert. Die gewählte Instruktionsleitung des Decodierers 109 spricht dann die Elemente der Funktions-Steuerstromkreise 148 an, um richtige Steuersignale FT zu erzeugen.

Es wird angenommen, daß die Instruktion N, die jetzt im Instruktions-Zweitregister JR2 gespeichert ist, erfordert, daß die Recheneinheit 131 für eine Kurzperiode, die eine einfache Instruktion durchführt, eine Rechengröße vom Hauptspeicher und eine Rechengröße vom ausgewählten Adreß-Register 121 benötigt. Während Status 2 müssen die beiden Rechengrößen für die Instruktion N verfügbar gemacht werden.

Der Status-2-Zustand dauert für eine unbestimmte Zeitdauer, weil die Zeit, die erforderlich ist, um die Rechenoperation während des Status 2 durchzuführen, abhängig ist von der besonderen Instruktion, die durchgeführt wird und auf diese Weise eine Mehrzahl von Kurzperioden für die Durchführung erfordern kann. Um den Inhalt des Adreß-Registers zu entnehmen, welches durch die Instruktion N bezeichnet ist, werden die zwei /!-Ziffern der Instruktion N von dem Abschnitt 107 des Instruktions-Zweitregisters JR 2 über Verknüpfungen 134 und das Addierwerk 139 an Verknüpfungen 115 übermittelt, die ihrerseits an ihren Ausgängen mit dem Register-Selektor-Register 118 verbunden sind. Wenn die /4-Ziffern an einer Eingabe des Addierwerkes 139 übertragen werden, erhält die andere Eingabe desselben einen dezimalen Nullwert vom Nullregister 147, so daß das Adreß-Register 121, welches zu wählen ist, bestimmt wird von den zwei Λ-Ziffern der Instruktion im Abschnitt 107 des Instruktions-Zweitregisters JR2. Selektor-Register 118 speichert die zwei /!-Ziffern so, daß sie dem Register-Selektor-Decodierer 120 zugeführt werden können. Dieser Decodierer 120 wählt das besondere Register 121, welches durch die A-Ziffern bestimmt ist. Das Adreß-Register, welches auf diese Weise gewählt wird, übermittelt das Wort (Rechengröße), welches dort gelagert ist, durch Verknüpfungen 128, ODER-Glied 129 und Impulsformer 129 a an die Recheneinheit 131.

Zwei Impulszeiträume, nachdem die /4-Ziffern der Instruktion TV in Abschnitt 107« des Instruktions-Zvveitregisters JR 2 in der vorbeschriebenen Weise weitergeleitet sind, werden sie noch einmal dem Addierwerk 139 zugeführt, und eine dezimale Null oder Eins, wie das von der Instruktion benötigt wird, wird dem anderen Eingang des Addierwerkes 139 zugeleitet. Das Ergebnis dieser Rechnimg wird jetzt dem Selektor-Speicher-Register 113 über die Verknüpfung 112 zugeführt. · Diese zwei A-Ziffern (manchmal abgeändert) der Instruktion N werden im Selektor-Register 113 gespeichert bis zu dem Zeitpunkt, wenn das Rechenwerk 131 auf Grund dieser Instruktion ein Resultat errechnet hat. Die zwei Λ-Ziffern der Instruktion N werden auf diese Weise gespeichert, weil die Instruktion N nicht länger in den Abschnitten 107, 107c und 108 des Instruktions-Zweitregisters JR 2 zur Verfugung bleibt, wenn das Ergebnis der vom Rechenwerk 131 durchgeführten Instruktion verfügbar ist.

Wie bereits angegeben, wählt der Instruktions-Decodierer 109 eine seiner 100 Ausgangsleitungen, um anzugeben, daß die Instruktion, die in Verbindung zu den /-Ziffern im Instruktions-Zweitregister JR2 durchgeführt werden soll, durchgeführt ist. Diese Ausgangsleitungen werden auch einem Rechenwerk-Instruktionscodierer 110 zugeleitet, welcher an seinem Ausgang eine unterschiedliche Mehrzahl von Signalen für jede der 100 vorhandenen Leitungen erzeugt. Die auf diese Weise erzeugten Instruktionssignale werden vom Codierer 110 über die Verknüpfungen 132 den Rechenwerk-Steuerstromkreisen 130 zugeleitet. Dort werden diese Signale in einem statischen Register gespeichert, so daß sie die Operation der verschiedenen Elemente des Rechenwerkes 131 in Übereinstimmung mit Instruktion /V bestimmen. Die Instruktion M im Instruktions-Zweitregister JR 2 muß erst die Funktions-Steuerstromkreise 148 einstellen, bevor ein Ausgang vom Codierer 110 an die Rechenwerk-Steuerstromkreise 130 übermittelt wird.

Die neuen Signale, die von den Funktions-Steuerstromkreisen 148 erzeugt werden, veranlassen die Übermittlung der Instruktion N + 1, die im Instruktionsregister 101 gespeichert ist, an das Instruktions-Zweitregister JR 2. Die Instruktion N + 1 erscheint in den Abschnitten 107, 107a und 108 des Instruktions-Zweitregisters JR 2. Zusätzlich werden Funktionssignale durch die Funktions-Steuerkreise 148 erzeugt, um es möglich zu machen, daß die im Steuerzähler 104 gespeicherten Daten durch das Addierwerk 139 erhöht und dem Adressen-Decodierer 141 zugeführt werden, so daß eine neue Instruktion (N -f- 2) im Instruktions-Register 101 gespeichert werden kann. Demgemäß ist, wenn eine Instruktion N durch die Recheneinheit 131 fast durchgeführt ist, eine zweite Instruktion N + 1 im Instruktions-Zweitregister JR2 und eine dritte Instruktion Λ' + 2 im Instruktionsregister 101 gespeichert. Dann befindet sich die Rechenanlage in der Status-3-Stellung für die Instruktion N, in der Status-2-Stellung für die Instruktion N + 1 und in der Status-1-Stellung für die Instruktion N -f- 2.

Die Status-3-Stellung dauert nur eine Kurzperiode für eine gegebene Instruktion N, und am Ende dieser Kurzperiode steht das Ergebnis dieser Instruktion im Resultatregister der Recheneinheit 131 zur Verfügung. Wieder wird zu Anfang der Status-3-Stellung eine neue Instruktion N + 3 durch den Steuerzähler 104 ins Leben gerufen.

Vorausgesetzt, die Instruktion N + 1, die jetzt im Instruktions-Zweitregister JR 2 gespeichert ist, erfordert nur eine Kurzperiode für ihre Durchführung in der Recheneinheit 131; dann wird während der Status-3-Stellung von Instruktion N + 1 die Instruktion /V -r 2 aus dem Instruktionsregister 101 an das Instruktions-Zweitregister JR2 weitergegeben und wie vorstehend geändert. Die /-Ziffern der Instruktion N — 1 im Instruktions-Zweitregister JR 2 werden gleichfalls an den Decodierer 109 übermittelt, und die A -Ziffern der Instruktion werden an das Selektor-Speicherregister 113 weitergegeben; die zwei A -Ziffern der Instruktion N sind gleichzeitig aus dem Selektor-Speicherregister 113 entnommen und über die Verknüpfungenll4 dem Register-Selektor-Register 118 zugeleitet. An diesem Punkt der Operation steht die Rechenanlage in der Status-4-Stellung hinsichtlich der Instruktion N. Das während der Status-3-Stellung errechnete Ergebnis ist an das

Adreß-Register 121 abgegeben, welches von den /i-Ziffern der Instruktion N ausgewählt wird, die im Register 113 gespeichert waren und dem Register-Selektor-Decodierer 120 am Ende des Status-3-Zeitraumes der Instruktion TV zugeführt wurden. Das Ergebnis der Instruktion N wird von dem Rechenwerk 131 an das Adreß-Register 121 über die Verknüpfungen 126, die ODER-Glieder 123 und einen Regenerationsimpuls 124 während der Status-4-Steilung zugeleitet.

Wenn die Rechenanlage in voller überlagerung ist, erfolgt das Vorgehen der Rechenanlage von der Status-3-Stellung zu der Status-4-Stellung nach einem vorher festgelegten Zeitabschnitt; d. h., nach der letzten Kurzperiode der Rechenwerksoperation für diese Instruktion wird das Ergebnis automatisch an eines der Adreß-Register 121 geleitet. Jedoch hängt das Vorgehen des Rechenanlagen-Überlagerungsablaufes im Hinblick auf die Instruktion im Instruktionsregister 101 und im Instruktions-Zweitregister JR 2 ebenso wie die derzeit vom Steuerzähler 104 angeforderte Adresse, hauptsächlich von der Erzeugung eines Endsignals durch die Funktions-Steuerstromkreise 148 ab, wenn der Programmzähler dort eine vorbestimmte Stellung erreicht hat, d. h., wenn er anzeigt, daß die Instruktion, die derzeit im Instruktions-Zweitregister JRl gespeichert wird, fast durchgeführt ist.

Die Adreß-Register 121 werden benutzt, um Rechengrößen zu liefern und um Ergebnisse aufzunehmen; ebenso wie um eine Änderung zu liefern für die M-Ziffern im Instruktionsregister 101. Wenn die Arbeit voll überlagert ist, können sich eine oder alle der folgenden Lagen ergeben:

1. Das errechnete Resultat, welches durch Instruktion N gespeichert werden soll, ist die Rechengröße, die von den /!-Ziffern der Instruktion N + 1 hervorgerufen wird.

2. Das errechnete Resultat, welches durch Instruktion N gespeichert werden soll, enthält eine Berichtigung, die in ein Adreß-Register für die M-Ziffern der Instruktion N -l· 2 in das Instruktionsregister 101 eingegeben werden soll.

3. Das Resultat, welches auf Grund der Instruktion N + 1 errechnet wird (zur Zeit gespeichert im Instruktions-Zweitregister JR 2), enthält die Berichtigung für die M-Ziffern der Instruktion N + 2.

Der Register-Selektor-Komparator 142 wird benutzt, um die Adressen der Ergebnisse, die im Selektor-Speicher-Register 113 gespeichert werden, mit den Adressen der Rechengrößen, die in Instruktion N + 1 festgelegt sind, und den B-Ziffern der Instruktion N + 1 und iV + 2 zu vergleichen, wenn diese im Instruktionsregister 101 gespeichert werden. Wenn die Ergebnisse eines solchen Vergleichs zeigen, daß die Adresse der Ergebnisse nicht übereinstimmt mit der Adresse der Rechengröße oder der 5-Ziffern, dann geht die Überlagerungs-Operation ohne Unterbrechung weiter. Wenn der Vergleich Übereinstimmung zwischen den Adressen des Ergebnisses und einer der 5-Ziffem in Instruktion N + 1 oder N + 2 zeigt, dann wird die Uberlagerungs-Operation geändert. Wenn jedoch die Adresse des Ergebnisses dieselbe ist wie die Adresse des Adreß-Registers, welches eine Rechengröße als nächste auszuführende Instruktion abgibt, wird die Überlagerungs-Operation nicht geändert, und die errechneten Resultate werden direkt an das Rechenwerk 131 zurückübertragen zwecks weiterer Bearbeitung. Die Rechenanlage wird durch Drücken eines Schalters 300 (F i g. 2) in Betrieb genommen, der es einer Impulsvorrichtung 301 erlaubt, einen ersten Impuls f7 zu übermitteln. Die Impulsvorrichtung 301 ist mit dem Einstelleingang eines Start-Flip-Flops 302 verbunden, so daß dieses Flip-Flop ein

ίο Ausgangssignal zum Zeitpunkt i0 erzeugt. Start-Flip-Flop 302 wird zum Zeitpunkt 15 durch einen Impuls zurückgestellt. Der Einstellausgang des Start-Flip-Flops 302 ist mit einem Eingang zweier UND-Glieder 303 und 334 und mit dem Sperreingang von Sperrgliedern 333 und 306 verbunden. Der Ausgang des UND-Gliedes 303, welches das 11-Signal des Zeitgebers durchläßt, ist durch ein ODER-Glied 304 mit dem Einstelleingang S eines Schlußimpulsspeicher-Flip-Flops 305 verbunden, so daß dieses Flip-Flop ein Ausgangssignal zum Zeitpunkt?2 erzeugt.

Die Ausgabe des UND-Gliedes 334 ist durch ein ODER-Glied 309 mit dem Einstelleingang S eines Ruf-Flip-Flops 310 verbunden. Wenn das Startas Flip-Flop 302 gestellt ist, übermittelt UND-Glied 334 ein Signal zum Zeitpunkt i3, welches das Ruf-Flip-Flop 310 veranlaßt, ein Ausgabesignal zum Zeitpunkte zu erzeugen. Der Einstellausgang des Ruf-Flip-Flops 310 ist mit dem einen Eingang der UND-Glieder 311, 314 und 315 verbunden. Diese UND-Glieder empfangen von dem Zeitgeber je eines der ti-, i4- und das i0-Signal. Zusätzlich empfängt UND-Glied 314 ein CGMB-Signal vom Speicher, welches einen positiven Speicherabruf anzeigt.

Zum Zeitpunkt?2 der zweiten Kurzperiode übermittelt UND-Glied 311 ein Signal, welches dem Eingang eines ODER-Gliedes 312 zugeleitet wird. Dieses ODER-Glied ist seinerseits verbunden mit dem Eingang eines UND-Gliedes 313, welches auch die Aufgäbe des Addierwerkes 139 empfängt.

Wenn das Ruf-Flip-Flop 310 gestellt ist, übermittelt UND-Glied 315 ein Signal über ODER-Glied 316 zum Zeitpunkt i0, welches UND-Gliedern 153 und 137 zugeleitet wird. UND-Glied 315 ist Teil eines Zeitgeber-Decodierers, welcher die Signale FT-401 und FT-411 erzeugt. Das Signal FT-411 und das Signal FT-401 werden den UND-Gliedern 153 und 137 zugeführt, und die UND-Glieder 137 sind auch in ihren Eingängen mit den Ausgaben des Steuerzahlers 104 verbunden, so daß, wenn das Signal iT-401 erzeugt wird, der Inhalt des Steuerzählers 104 (fünf Ziffern) an die Eingänge des Addierwerkes 139 übermittelt wird. UND-Glied 153 übermittelt, wenn durch das Signal FT-411 angesprachen, das codierte Äquivalent der dezimalen Null vom Register 147 an den zweiten Eingang des Addierwerkes 139. Register 147 speichert dauernd dezimale Nullen. Das Addierwerk 139 ist mit Impulsformern sowohl an den Eingangs- als auch an

den Ausgangsleitungen versehen und empfängt die dezimale Null und den Inhalt des Steuerzählers 104 zum Zeitpunkt ti und liefert danach eine Ausgabe zum Zeitpunkt ti. Die Ausgabe des Addierwerkes 139 stellt die Adresse der ersten Instruktion N im Speicher dar, die zu entnehmen ist. Diese Ausgabe wird über die UND-Glieder 313 und Decodierer 141 an die Adressenleitungen des Speichers gegeben, wonach der Inhalt der angegebenen Adresse aus

dem Speicher herausgelesen wird. Die UND-Glieder 313 werden zum Zeitpunkt 12 von der Ausgabe der ODER-Glieder 312 angesprochen, so daß ein Ruf nach Instruktion gemacht werden kann.

Nachdem der Speicher positiv angesprochen ist, wird das Cß/Vß-Signal zum Zeitpunkt ?4 erzeugt und dem UND-Glied 314 zusammen mit der Einstellausgabe des Ruf-Flip-Flops 310 und der Ausgabe/4 des Zeitgebers zugeleitet. Infolge dieser Si-

sen Ausgabe verbunden ist mit dem Einstelleingang eines Status-1-Flip-Flops 335. UND-Glied 324 erhält ebenfalls ein iO-Signal von dem Zeitgeber, so daß UND-Glied 324 zur ZeitiO der dritten Zeitperiode ein Signal abgibt, um das Status-1-Flip-Flop 335 zu stellen. Das Status-1-Flip-Flop 335 erzeugt ein Einstell-Ausgabesignal CQBA zum Zeitpunkt ti. Das Stellen des Status-1-Flip-Flops bedeutet, daß der Ruf für eine Instruktion im Speicher zufrieden

weiches eine Ausgabe zum Zeitpunkt?5 erzeugt, die als CSCL bezeichnet ist und als Freigabesignal an die UND-Glieder 320, 322 und 324 weitergeleitet wird.

Zusätzlich gelangt die Ausgabe des Beender-Flip-Flops 319 an den Rückstelleingang des Ruf-Flip-Flops 310 durch UND-Glied 337 im Zeitpunkt 16. Demzufolge ist zum Zeitpunkt ti das Ruf-Flip-Flop 310 in Ruhestellung.

Das Beender-Flip-Flop 319 erhält in jeder Kurzperiode vom Zeitgeber 213 ein Signal 14 an seinem Rückstelleingang und ist zum Zeitpunkt ?5 zurückgestellt, sofern UND-Glied 314 nicht zum Zeitpunkt ?4 ein Signal an den Einstelleingang abgibt.

UND-Glied 320 empfängt ein iO-Signal in der dritten Kurzperiode von dem Zeitgeber zusammen mit der Einstellausgabe des Beender-Flip-Flops 319. Deshalb übermittelt UND-Glied 320 zum Zeitpunkt

gnale übermittelt UND-Glied 314 einen Impuls an io stellend ausgeführt wurde und daß die verlangte den Einstelleingang eines Beender-Flip-Flops 319, Instruktion im Instruktions-Register 101 gespeichert

wird.

Die Ausgabe CQBA des Status-1-Flip-Flops 335 wird als Freigabe den Eingängen von UND-Gliedern 15 322, 306 und 333 zugeleitet. UND-Glied 333 empfängt als Eingänge zusätzlich zu dem Status-1-Signal CQBA die Einstellausgabe CSAR des Schlußimpuls-Speicher-Flip-Flops 305 und das i2-Signal vom Zeitgeber. UND-Glied 333 wird durch die Einao Stellausgabe CNBA von Start-Flip-Flop 302 gesperrt. Das Schlußimpuls-Speicher-Flip-Flop 305 wurde vorher von dem Start-Signal gestellt, und demgemäß gibt UND-Glied 333 zum Zeitpunkt? 2 der dritten Zeitperiode, nachdem das Status-1-Signal CQBA 25 erzeugt war, ein Ausgabesignal. Der Ausgang von UND-Glied 333 ist mit dem ODER-Glied 312 verbunden, das seinerseits das Signal FJ-363 erzeugt, das den UND-Gliedern 313 zugeführt wird zusammen mit der Ausgabe des Addierwerkes 139. Hieri0 ein Signal an ODER-Glied 316, welches die Si- 30 durch wird der Speicher adressiert, und die Instrukgnale Γ-411 und T-401 erzeugt, die den UND- tion N + 1 kann aus dem Speicher entnommen Gliedern 153 und 137 zugeleitet werden. Die Aus- werden.

gäbe des UND-Gliedes 320 wird auch den Übertrag- UND-Glied 306 bekommt an seinen Eingängen

Stromkreisen UA des Addierwerkes 139 zugeleitet, die gleichen Signale, wie sie vorher in Verbindung so daß eine dezimale 1 hinzugefügt wird zu dem, 35 mit UND-Glied 333 beschrieben sind. Die Ausgabe was immer in das Addierwerk 139 und über die des UND-Glieds 306 ist über ODER-Glied 307,

welches Signal FT-432 erzeugt, mit dem Rückstelleingang des Schlußimpuls-Speicher-Flip-Flops 305 und durch ODER-Glied 309 an den Einstelleingang des Ruf-Flip-Flops 310 und an den Einstelleingang des ß-Mod-Flip-Flops 308 angeschlossen. Demzufolge empfängt zum Zeitpunkt 12 der dritten Kurzperiode das Ruf-Flip-Flop 310 wieder ein Einstellsignal, und das ß-Mod-Flip-Flop 308 empfängt zum

periode übermittelt, um die zweite Instruktion N + 1 45 erstenmal ein Einstellsignal,
im Speicher zu wählen. ' " ' Wenn die zweite Instruktion N + 1 erfolgreich

Damit die erhöhte Ausgabe des Steuerzählers 104 vom Speicher entnommen wird, wird wieder ein an die Adreßleitungen des Speichers gelangt, müssen CGNS-Signal erzeugt zum Zeitpunkt /4, so daß das die UND-Glieder 313 in der dritten Kurzperiode in Beender-Flip-Flop 319 in seiner Ruhelage bleibt, Freigabestellung gebracht werden. Das Beender- 50 und demzufolge wird das Status-1-Flip-Flop 335 ver-Flip-Flop-319, wenn eingestellt, erzeugt eine Aus- anlaßt, in seiner Ruhelage zu bleiben. Wie zuvor gäbe zum Zeitpunkt f5 der zweiten Kurzperiode, schon festgestellt, verursacht das Beender-Flip-Flop bezeichnet als CSCL, welche unter anderem den 319 das Signal FT-320, welches dem Eingang der UND-Gliedern 322 und 324 zugeleitet wird. UND- UND-Glieder 100 von Instruktions-Register 101 zuGlied 322 wird geöffnet durch das Signal CSCL und 55 geführt wird, so daß Instruktion N + 1 zum Zeitläßt einen /2-Impuls vom Zeitgeber durch, so daß punkt 12 der vierten Kurzperiode in das Instruktionszum Zeitpunkt?2 in der dritten Kurzperiode UND- Register 101 geleitet werden kann.
Glied 322 Signale FT-345 und FT-320 erzeugt, Das Stellen des ß-Mod-Flip-FIops 308 erlaubt,

welche jeweils den UND-Gliedern 143 am Eingang daß die erste Instruktion N, die ursprünglich im des Steuerzählers 104 und den UND-Gliedern 100 60 Instruktions-Register 101 gespeichert war, in das am Eingang des Instruktions-Registers 101 zugeleitet Instruktions-Zweitregister JR 2 gegeben wird und werden. Das Signal FT-345 ermöglicht die Zurück- der M-Teil der ersten Instruktion über das Addiergabe der Addierwerkausgabe (erhöhter Inhalt des werk 139 verändert wird. Die Einstellausgabe des Steuerzählers) an den Steuerzähler 104, und das 5-Mod-Flip-Flops 308 ist mit dem Eingang eines Signal FT-320 ermöglicht, daß die Instruktion von 65 UND-Gliedes 335 a verbunden, welches auch das der Sammelschiene HSB entnommen und in das Signal / 5 erhält. UND-Glied 335 α erzeugt ein Signal Instruktions-Register 101 übertragen wird. FT-312 zum Zeitpunkt 15, welches UND-Gliedern

Das CSCL-Signal wirkt auf UND-Glied 324, des- 102 und 103 zugeführt wird, die zwischen den In-

ODER-Glieder 317 und 318 hineingeht. Auf diese Weise wird der Inhalt des Steuerzählers 104 mit jeder Kurzperiode um 1 erhöht, solange wie das Beender-Flip-Flop 319 eingestellt ist.

Die Ausgabe des Addierwerks 139 wird an den Steuerzähler 104 und UND-Glieder 143 zurückgegeben und wird über die UND-Glieder 313 an den Decodierer 141 zum Zeitpunkte der dritten Kurz-

struktions-Registern 101 und dem Instruktions-Zweitregister JR 2 liegen. Demzufolge werden, wenn das ß-Mod-Flip-Flop eingestellt ist und zum Zeitpunkt 15, die /- und /!-Ziffern der Instruktion aus dem Instruktionsregister 101 über UND-Glieder 102 und 103 an die Abschnitte 107 und 107 a des Instruktions-Zweitregisters JR 2 übermittelt.

Zum Zeitpunkt i0 der vierten Kurzperiode übermittelt UND-Glied 320 ein Signal, das wieder Signale FT-411 und FT-401 und Rechenwerksignale UA erzeugt. Diese Signale ermöglichen, daß der Inhalt des Steuerzählers 104 durch das Addierwerk 139 um 1 erhöht wird. Die Ausgabe des Addierwerkes 139 wird zurückgegeben an den Steuerzähler 104, der nun die Adresse der dritten Instruktion N + 2 wiedergibt. Diese Adresse wird auch durch das Addierwerk 139 über die UND-Glieder 313 an den Decodierer 141 übermittelt in dem Versuch, den Speicher anzusprechen. Die UND-Glieder 313 werden um diese Zeit durch das Signal FT-363 freigegeben, welches durch UND-Glied 330 erzeugt wird, wie das nachstehend erläutert ist. Das Beender-Flip-Flop 319 verursacht, wie vorhergehend schon beschrieben, die Entnahme der zweiten Instruktion N + 1.

Die /- und Λ-Ziffern der Instruktion N wurden zum Zeitpunkt t6 der dritten Kurzperiode im Instruktions-Zweitregister JR 2 gespeichert. Die /-Ziffern werden in codierter Form an die Rechensteuerstromkreise und an die Funktions-Steuerstromkreise 148 übermittelt, welche unter anderem ein CHJP- Signal erzeugen. Das CHJP-Signal wird einem UND-Glied 330 zusammen mit dem Zeitgeber-Signal 12 und der Einstellausgabe eines Speicher-Frei-Flip-Flops 331 zugeleitet. Das Flip-Flop 331 ist an dem Einstelleingang durch die Ausgabe eines ODER-Gliedes 329 gesteuert, welcher seinerseits mit den Ausgaben von UND-Gliedern 328 und 327 verbunden ist. UND-Glied 328 bekommt ein Signal ti vom Zeitgeber, das CGiVß-Signal und ein CHTA -Signal, welche durch die Funktions-Steuerstromkreise 148 bei jeder Instruktion erzeugt werden, die eine Rechengröße vom Speicher erfordert. Wenn das Speicher-Freigabesignal CGNB zum Zeitpunkt ti erzeugt wird, verursacht das UND-Glied 328, daß das Flip-Flop 331 gestellt wird und zum Zeitpunkt i2 eine Einstellausgabe erzeugt.

Gewisse Instruktionen erfordern eine Stellung des Speicher-Flip-Flops 331, selbst wenn keine Rechengröße tatsächlich aus dem Speicher entnommen wird. Demgemäß wird UND-Glied 327 als weitere Quelle von Eingängen an ODER-Glied 329 benutzt und wird dazu in die Lage versetzt durch die Ausgabe des ODER-Gliedes 339.

UND-Glied 330 ist an seiner Ausgabe mit ODER-Glied 312 verbunden, welches das FT-363-Signal erzeugt, um den Ausgabesignalen des Speicher-Adressen-Decodierers 141 zu ermöglichen, auf den Speicher einzuwirken. Das FT-363-Signal, welches von der Ausgabe des ODER-Gliedes 312 erzeugt wird, wird dem UND-Glied 313 zugeführt, so daß die dritte Instruktion N + 2 aus dem Speicher entnommen werden kann.

UND-Glied 332 wird durch das Zeitgeber-Signal i2, das Signal CHJP und die Einstellausgabe des Speicher-Frei-Flip-Flops 331 sowie die Einstellausgabe des Status-1-Flip-Flops 335 gesteuert. Wenn eine Überlagerung aufrechtzuerhalten ist, müssen alle Eingänge zu diesem UND-Glied 332 anwesend sein, so daß UND-Glied 332 eine Ausgabe erzeugen kann, die verbunden ist mit dem ODER-Glied 307, um das Signal FT-432 zu erzeugen. Das Signal FJ-432 stellt das Ruf-Flip-Flop 310 über ODER-Glied 309 und das 5-Mod-Flip-Flop 308.

Das ß-Mod-Flip-Flop 308 veranlaßt, daß das Registersignal 312 über UND-Glied 335 erzeugt wird, so daß die Instruktion N + 1 von dem Instruktions-Register 101 zu dem Instruktions-Zweitregister JR 2 zum Zeitpunkt i5 der vierten Kurzperiode übergeleitet werden kann. Zu diesem Zeitpunkt werden die codierten /-Ziffern von Instruktion N aus dem Instruktions-Zweitregister JR 2 an das Statik-Register des Rechenwerkes 131 übertragen.

Das Beender-Flip-Flop 319 erzeugt zum Zeitpunkt 12 über UND-Glied 322 die Signale FT-345 und FT-320, wobei Steuerzähler 104 eine Erhöhung über die UND-Glieder 143 empfangen kann und Instruktions-Register 101 vom Speicher die Instruktion N + 2 erhalten kann.

Die Rechengrößen für die Instruktion N sind in dem betreffenden A Z7-Eingangsregister zum ZeitpunktiO während der Kurzperiode 5 und zum Zeitpunkt ti gebildet. Danach liegt das Ergebnis der Instruktion N vor.

Auf diese Weise sind bei Beendigung der fünften Kurzperiode die folgenden Operationen durchgeführt:

Instruktion N ist beendet.

Instruktion N + 1 ist in dem Rechenwerk 131.

Instruktion N + 2 ist in dem Instruktions-Zweitregister JR 2 und dem Instruktions-Register 101.

Adressierung der Instruktion N + 3 ist beendet.

Beender-Flip-Flop 319 für Instruktion N -l· 3 ist gestellt.

B-Mod-Flip-Flop 308 bestellt durch Instruktion N + 1 für Instruktion N + 2 ist immer noch gestellt.

Status-1-Flip-Flop 335 für Instruktion N + 2 ist immer noch gestellt.

In diesem Augenblick wird die Rechenanlage in vollem Überlagerungsbetrieb sein, und das Nachfolgen der verschiedenen Operationen wird wie vorstehend angegeben erfolgen.

Hierzu 2 Blatt Zeichnungen

209 581/356

Claims (2)

Patentansprüche: zeitigen Durchführung mehrerer Instruktionen. Es sind Steuereinrichtungen für digitale Recheneinrichtungen bekannt, bei denen die Instruktionen einzeln nacheinander verarbeitet werden (Proceedings of the 5 I.R.E., Dezember 1948, S. 1452 bis 1460). Es ist auch bekannt, bei digitalen Recheneinrichtungen neben einer Hilfsapparatur, welche so organisiert ist, daß sie mit der Recheneinrichtung zusammenarbeitet, einen Problemvorbereitungssatz vorzusehen, welcher

1. Steuereinrichtung für eine digitale Recheneinrichtung mit einem Speicher und einem
Rechenwerk zur Ermöglichung der gleichzeitigen
Durchführung mehrerer Instruktionen, dadurch gekennzeichnet, daß mit dem
Speicher (HSB) ein Instruktionsregister (101) verbunden ist, welches aus mindestens drei Ab- io ein neues Problem vorbereiten kann, während die schnitten (/, A und M) besteht, die geeignet sind Recheneinrichtung noch ein anderes Problem bezur Aufnahme entsprechender Teile eines In- arbeitet (Rutishauser, Speiser, Stiefel: Prostruktionswortes, daß je einer von zwei Ab- grammgesteuerte digitale Rechengeräte; 1951, S. 16 schnitten (/, A) des Instruktionsregisters (101) bis 19). Für Recheneinrichtungen wurde bereits die mit je einem von zwei Abschnitten (107, 107 a) i₅ Aufgabe gestellt, wichtige Vorgänge nicht nacheineines Instruktions-Zweitregisters (JR 2) verbun- ander, sondern simultan oder im Zeitmultiplex abden ist und ein weiterer Abschnitt (M) des In- zuwickeln (Güntsch und Händler: Zur Simultanstruktionsregisters (101) über ein Addierwerk arbeit bei Digitalrechnern in Elektronische Rechen- (139) mit einem Abschnitt (108) des Instruktions- anlagen, Bd. 2, Mai 1960, H. 3, S. 117 bis 128). Zweitregisters (JR 2) verbunden ist, daß ein Ab- 20 Eine Lösung dieser Aufgabe wurde in Form einer schnitt (107) des Instruktions-Zweitregisters (JR 2) Überlappung des Anreizes für einen neuen Verfahmit einem Decodierer (109) zur Auswahl eines rensschritt mit der Ausführung des vorhergehenden Funktionssteuerkreises (148) verbunden ist, der Verfahrensschrittes bekannt (französische Patentzu einer Steuereinrichtung (130) eines Rechen- schrift 1 214 946). Schließlich sind auch Rechenwerkes (131) führt, daß ein anderer Abschnitt 25 einrichtungen bekannt, welche gleichzeitig mehrere (107 a) des Instruktions-Zweitregisters (JR 2) über Instruktionen und mehrere Operanden aus dem das Addierwerk (139), ein Register-Selektor- Hauptspeicher entnehmen und verarbeiten (Erich Register (118) und einen Selektor-Decodierer Bloch: The Engineering Design of the Stretch (120) mit dem Rechenwerk (131) verbunden ist Computer, 1959, Proceedings of the Eastern Joint und daß der dritte Abschnitt (108) des Instruk- 30 Computer Conference, S. 48 bis 58). Diese bekanntions-Zweitregisters (JR 2) über das Addierwerk ten Recheneinrichtungen erfordern für die gleich-(139) mit einem Steuerzähler (104) verbunden zeitige überlappende Verarbeitung eine Vielzahl von ist, so daß nach der Beschickung des Rechen- Registern und Addierern.

Werkes (131) und seiner Steuereinrichtung (130) Der Erfindung liegt die Aufgabe zugrunde, den

während des Arbeitens des Rechenwerkes (131) 35 zeitlichen Vorteil weitgehender Überlappung der verdas Instruktions-Zweitregister (JR 2) gelöscht und schiedenen Arbeitsabläufe mit verhältnismäßig gesodann der Inhalt des Instruktionsregisters (101) ringem Aufwand zu verwirklichen, in das Instruktions-Zweitregister (JR2) über- Diese Aufgabe wird durch eine Steuereinrichtung

tragen werden kann und das Instruktionsregister für eine digitale Recheneinrichtung mit einem Spei- (101) von dem Speicher (HSB) mit einer neuen 40 eher und einem Rechenwerk zur Ermöglichung der Instruktion beschickt werden kann. gleichzeitigen Durchführung mehrerer Instruktionen

2. Steuereinrichtung nach Anspruch 1, da- gemäß der Erfindung dadurch gelöst, daß mit dem durch gekennzeichnet, daß ein weiteres Adreß- Speicher ein Instruktionsregister verbunden ist, wel-Register (121) mit dem Rechenwerk (131) zur _cries aus mindestens drei Abschnitten besteht, die Aufnahme des Ergebnisses der von dem Rechen- 45 geeignet sind zur Aufnahme entsprechender Teile werk durchgeführten Rechenoperation verbind- eines Instruktionswortes, daß je einer von zwei Abbar ist und die Verknüpfungsglieder zwischen schnitten des Instruktionsregisters mit je einem von den Adreß-Registern (121), Instruktionsregister _zwei Abschnitten eines Instruktions-Zweitregisteirs (101) und Instruktions-Zweitregister (JR 2) der- verbunden ist und ein weiterer Abschnitt des Instrukart geschaltet werden können, daß nach Über- 50 tionsregisters über ein Addierwerk mit einem Abführung des Ergebnisses der Rechenoperation in schnitt des Instruktions-Zweitregisters verbunden ist, das besondere Adreß-Register (121) die in dem daß ein Abschnitt des Instruktions-Zweitregisters Instruktions-Zweitregister (JR 2) liegende Instruk- _mit einem Decodierer zur Auswahl eines Funktionstion in das Rechenwerk (131) und dessen Steuer- steuerkreises verbunden ist, der zu einer Steuereinrichtung (130) überführt, die in dem Instruk- 55 einrichtung eines Rechenwerkes führt, daß ein antionsregister (101) liegende Instruktion in das derer Abschnitt des Instruktions-Zweitregisters über