DE1260525B - Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen - Google Patents

Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen

Info

Publication number
DE1260525B
DE1260525B DES97991A DES0097991A DE1260525B DE 1260525 B DE1260525 B DE 1260525B DE S97991 A DES97991 A DE S97991A DE S0097991 A DES0097991 A DE S0097991A DE 1260525 B DE1260525 B DE 1260525B
Authority
DE
Germany
Prior art keywords
assigned
current
transistors
circuit arrangement
decade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES97991A
Other languages
English (en)
Inventor
Dipl-Ing Heinrich Hoenerloh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES97991A priority Critical patent/DE1260525B/de
Publication of DE1260525B publication Critical patent/DE1260525B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1066Mechanical or optical alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen Die Erfindung betrifft eine Schaltungsanordnung zum Umwandeln digitaler, in einem Binärcode verschlüsselter Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen, welcher über Transistorstufen gespeist wird, die den einzelnen Stellen zugeordnet sind und bei Ansteuerung einen dem Stellenwert entsprechenden Spannungsabfall erzeugen.
  • Derartige Schaltungsanordnungen sind bekannt. Sie werden beispielsweise dazu verwendet, um einer zu messenden Spannung stufenweise eine Kompensationsspannung entgegenzuschalten, wobei gleichzeitig eine digitale Anzeige gesteuert werden kann. Eine bekannte Schaltungsanordnung dieser Art hat gewisse Nachteile, die nachstehend an Hand der F i g. 1 noch erläutert werden. Es ist Aufgabe der Erfindung, diese Nachteile zu beseitigen.
  • In F i g. 1 ist mit Rs ein Summierungswiderstand bezeichnet, zu dem parallel die Klemmen X und Y liegen, an welchen eine Kompensationsspannung abgenommen wird, die beispielsweise bei nach dem Kompensationsprinzip arbeitenden Digital-Voltmetern dazu dient, die Meßspannungen oder einen Teil derselben zu kompensieren. Über den Summierungswiderstand Rs fließt ein stufenweise veränderbarer Strom, der sich aus den durch die Transistoren T, :.. T9 fließenden Teilströmen zusammensetzt. Die Transistoren T, ... T9 sind vom gleichen Typ und liegen mit ihrer Basiselektrode parallel an einer Klemme Z, über die eine konstante Spannung zugeführt wird. Den Emitterelektroden der Transistoren T, ... T9 werden über Klemmen A, ... Afoo und über jeweils eine Diode D Steuerspannungen zugeführt. Durch Anlegen einer negativen Spannung an diese Klemmen A, ... A,.. werden die Dioden geöffnet und die Transistoren gesperrt. Sind die Dioden gesperrt, so führen die Transistoren einen Strom, der durch die Emitterwiderstände R, ... R, und die Basisvorspannung gegeben ist. Der entsprechende Kollektorstrom erzeugt am Summierungswiderstand einen Spannungsabfall. Im dargestellten Ausführungsbeispiel sind die Transistoren T, ... T4 der ersten Dekade die Transistoren T, ... T$ der zweiten Dekade zugeordnet, also entsprechend dem Index der Klemmen A den Wertigkeiten 1, 2, 4, 8 und 10, 20, 40, 80. Der Transistor T9 ist dem digitalen Wert 100 zugeordnet. Die Schaltungsanordnung kann bei Bedarf für weitere Dekaden erweitert werden. Die oben an Hand von F i g. 1 beschriebene bekannte Schaltungsanordnung hat den Nachteil, daß die Genauigkeit durch die unterschied- ; lichen Belastungen der einzelnen Transistoren beeinträchtigt wird. Infolge der nichtlinearen Abhängigkeit der Basis-Emitter-Spannung vom Basisstrom dürfen die Widerstände im Emitterkreis R, ... R9 nicht die in der Schaltung F i g. 1 gezeichneten theoretischen Werte haben, sondern müssen kleiner und einstellbar sein. Außerdem ändert sich mit der Größe des Emitterstromes die Belastung und damit die Erwärmung der Transistoren. Die unterschiedliche Erwärmung ändert wieder die Kennlinie und die Strom= verstärkung. Von diesen Änderungen ist insbesondere die Stufe mit der höchsten Wertigkeit T9 betroffen, da durch diese der größte Strom fließt. Andererseits muß gerade die Stufe der höchsten Wertigkeit den dieser Wertigkeit entsprechenden Stromwert besonders genau einhalten.
  • Eine weitere Fehlerquelle liegt schließlich in der Abhängigkeit der Stromverstärkung vom Kollektorström bzw. Emitterstrom. Der Kollektorstrom ist wegen der Stromverzweigung stets um den Basisstrom kleiner als der Emitterstrom, der durch die Bemessung des Widerstandes im Emitterkreis festgelegt ist. Ist nun die Stromverstärkung in den einzelnen Stufen, wie oben dargelegt, unterschiedlich, so ändert sich zusätzlich der Prozentsatz des im Kollektorkreis fließenden Emitterstromes.
  • Zur Beseitigung der oben dargelegten Nachteile der bekannten Schaltungsanordnung wird gemäß der Erfindung vorgeschlagen, daß. der Summierungswiderstand aus hintereinandergeschalteten, vom Strom eines oder mehrerer Transistoren T, ... T9 durchflossenen Teilwiderständen Rs,, Rs2, Rsa gebildet ist und die Teilwiderstände Rs2, Rsa die vom Strom der höheren Stellenwerten zugeordneten Transistoren durchflossen sind, entsprechend hohe Werte aufweisen, wobei die Teilwiderstände, die vom Strom der niedrigeren Stellenwerten zugeordneten Transistoren durchflossen sind, auch von dem Strom der höheren Stellenwerten zugeordneten Transistoren durchflossen sind, und daß der jeweilige Spannungsabfall an den Teilwiderständen dem Stellenwert entspricht. Sind die umzuwandelnden digitalen Werte binärdekadisch codiert, so wird vorzugsweise jeder Dekade ein Teilwiderstand zugeordnet. Die Transistorstufen, die gleichen Stellen innerhalb der Dekaden zugeordnet sind, können dann gleich bemessen werden. Zur weiteren Vergleichmäßigung des Stromes durch die Transistorstufen ist es vorteilhaft, die Emitterwiderstände der Transistorstufen einer Dekade entsprechend dem 1-2-4-2'-Code zu bemessen.
  • Ausführungsbeispiele der Erfindung sind nachstehend an Hand der F i g. 2 und 3 erläutert.
  • Der umzuwandelnde digitale Wert wird in binärdekadischer Darstellung den Klemmen A,... A,oo zugeführt, wobei die Klemmen A,... A,' bzw. A"... A.,' einer Dekade entsprechen. Die an Klemmen X, Y liegende Ausgangsspannung Ua, die beispielsweise zur Kompensation einer Meßspannung dienen kann, fällt an den in Serie geschalteten Widerständen Rs,, Rs2; Rss ab, die zusammen den Summierungswiderstand bilden. Der Widerstand Rs,, der 40 Ohm betrage, wird dabei vom Kollektorstrom aller Transistoren T,... T9 durchflossen, während der Widerstand Rs2, der 360 Ohm betrage, von dem Kollektorstrom der der zweiten und dritten Dekade zugeordneten Transistoren T5 ... T3 und der Widerstand Rs, mit beispielsweise 3600 Ohm nur von dem der dritten Dekade zugeordneten Transistor T9 durchflossen ist. Die Widerstandswerte der Widerstände Rsl, Rs, + Rs2 und Rs, + Rs2 + Rs3 verhalten sich dabei wie 1:10:100. Dadurch wird erreicht, daß die Transistoren gleicher Wertigkeit in jeder Dekade jeweils mit dem gleichen Strom belastet sind und andererseits die Strombelastungen aller Transistoren in der gleichen Größenordnung liegen, so daß die oben geschilderten Schwierigkeiten infolge der unterschiedlichen Wärmebelastung, der unterschiedlichen Stromverstärkung und Kennlinieneigenschaften bei gleichem Transistortyp gering gehalten werden.
  • Eine weitere Verbesserung ergibt sich noch dadurch, daß innerhalb einer Dekade nicht der 1-2-4-8-Code angewendet wird, wie bei der bekannten Schaltung nach F i g. 1, sondern der 1-2-4-2'-Code. Dementsprechend sind die Emitterwiderstände R,' ... R9 in dem Ausführungsbeispiel nach F i g. 2 so bemessen, daß sich ihre Widerstandswerte wie 4:20:1:2 verhalten, also z. B. 40, 20, 10 und 20 kOhm. Diese Werte sind für jede Dekade gleich, so daß sich der größte Transistorstrom zum kleinsten wie 1: 4 verhält. Bei der bekannten Schaltung nach F i g. 1 beträgt dieses Verhältnis 1:100, so daß sich eine Verbesserung um den Faktor 25 ergibt. Entsprechend diesem Faktor vermindern sich die Fehler, die durch die ungleichen Transistorströme entstehen, so daß auch dann, wenn die Emitterwiderstände R,' ... R9' nicht besonders abgeglichen sind, die von der nichtlinearen Abhängigkeit der Basis-Emitter-Spannung vom Basisstrom herrührenden Fehler klein bleiben.
  • Eine weitere Ausführungsform der Erfindung zeigt F i g. 3. Gegenüber der Schaltungsanordnung nach F i g. 2 besteht hier der Unterschied, daß die Emitterwiderstände aller Transistorstufen, zumindest jedoch einer Dekade gleich sind und den Transistorstufen unterschiedlicher Wertigkeiten unterschiedliche Teilwiderstände Rsa... Rsu des Summierungswiderstandes zugeordnet sind. Es werde wieder der 1-2-4-2'-Code verwendet. Dabei ist der Transistor T, dem Binärzeichen »1 «, der Transistor TZ der »2«, der Transistor T3 dem Zeichen »2'« und der Transistor T4 der »4« zugeordnet. Da die Kollektorströme der Transistoren T, . . . T4 gleich sind, müssen sich ihre Kollektorwiderstände wie 1:2:2:4 verhalten. Dies kann durch eine Reihenschaltung von drei Widerständen erreicht werden, die sich wie 1:1:2 verhalten, von denen der erste, Rsa, von den Kollektorströmen aller Transistoren, der zweite, RS b, von den Strömen der Transistoren T2, R3 und T4 und der dritte, Rs" von dem Strom des Transistors T4 durchflossen wird. Beträgt z. B. der erste Widerstand Rsa 1 Ohm, dann betragen die Widerstände Rsb und Rs, 1 bzw. 2 Ohm. Für die Zuordnung der Transistoren T5 ... Ts der zweiten Dekade und die Widerstandsverhältnisse gilt Entsprechendes, jedoch müssen die absoluten Beträge jeweils um den Faktor 10 größer sein. Die Kollektorströme aller Transistoren durchfließen die Widerstände Rsa, Rsb, Rse und Rsd. Da die Summe einen um den Faktor 10 größeren Wert haben muß als der Widerstand Rsa, also 10 Ohm, beträgt der Wert des Widerstandes Rsa 6 Ohm. Entsprechend hat der Widerstand Rsg der dritten Dekade 60 Ohm. Die Transistoren T, ... T9 sind noch gleichmäßiger belastet als die in der Schaltung nach F i g. 2, zumal für die Teilwiderstände Rsa... Rsg niedrige Werte gewählt sind. Besondere Abgleichwiderstände können daher entfallen. Wegen des gleichen und niederohmigen Eingangswiderstandes kann auf eine Ansteuerung über Dioden verzichtet werden, da im geöffneten Zustand der Parallelwiderstand äußerer Schaltungsteile nur einen vernachlässigbaren Einfluß auf die Emitterwiderstände hat:

Claims (4)

  1. Patentansprüche: 1. Schaltungsanordnung zum Umwandeln digitaler, in einem Binärcode verschlüsselter Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen, welcher über Transistorstufen gespeist wird, die den einzelnen Stellen zugeordnet sind und bei Ansteuerung einen dem Stellenwert entsprechenden Spannungsabfall erzeugen, dadurch gekennzeichnet, daß der Summierungswiderstand aus hintereinandergeschalteten, vom Strom eines oder mehrerer Transistoren (T, ... T9) durchflossenen Teilwiderständen (Rsl, Rs2, Rs3) gebildet ist und die Teilwiderstände (Rs2, Rss), die vom Strom der höheren Stellenwerten zugeordneten Transistoren durchflossen sind, entsprechend hohe Werte aufweisen, wobei die Teilwiderstände, die vom Strom der niedrigeren Stellenwerten zugeordneten Transistoren durchflossen sind, auch von dem Strom der höheren Stellenwerten zugeordneten Transistoren durchflossen sind, und daß der jeweilige Spannungsabfall an den Teilwiderständen dem Stellenwert entspricht.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei binärdekadischer Codierung jeder Dekade ein Teilwiderstand zugeordnet ist und daß die Transistorstufen, die gleichen Stellen innerhalb der Dekaden zugeordnet sind, in jeder Dekade gleich bemessen sind.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Emitterwiderstände (R,... R9) der Transistorstufen einer Dekade entsprechend den 1-2-4-2'-Code bemessen sind.
  4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daB die Emitterwiderstände (Ra) aller Transistorstufen, zumindest einer Dekade, gleich sind und den Transistorstufen unterschiedlicher Wertigkeiten unterschiedliche Teilwiderstände (Rsa, Rsg) des Summierungswiderstandes zugeordnet sind. In Betracht gezogene Druckschriften: USA: Patentschrift Nr. 3145376.
DES97991A 1965-07-05 1965-07-05 Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen Pending DE1260525B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES97991A DE1260525B (de) 1965-07-05 1965-07-05 Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES97991A DE1260525B (de) 1965-07-05 1965-07-05 Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen

Publications (1)

Publication Number Publication Date
DE1260525B true DE1260525B (de) 1968-02-08

Family

ID=7521144

Family Applications (1)

Application Number Title Priority Date Filing Date
DES97991A Pending DE1260525B (de) 1965-07-05 1965-07-05 Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen

Country Status (1)

Country Link
DE (1) DE1260525B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937697A1 (de) * 1979-09-18 1981-03-19 Siemens AG, 1000 Berlin und 8000 München Erzeugung mehrstufiger digitaler signale aus binaerensignalen sehr hoher bitrate
DE2937728A1 (de) * 1979-09-18 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Erzeugung mehrstufiger digitaler signale aus binaeren signalen sehr hoher bitrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3145376A (en) * 1960-03-14 1964-08-18 Gen Precision Inc Analog to digital signal conversion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3145376A (en) * 1960-03-14 1964-08-18 Gen Precision Inc Analog to digital signal conversion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937697A1 (de) * 1979-09-18 1981-03-19 Siemens AG, 1000 Berlin und 8000 München Erzeugung mehrstufiger digitaler signale aus binaerensignalen sehr hoher bitrate
DE2937728A1 (de) * 1979-09-18 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Erzeugung mehrstufiger digitaler signale aus binaeren signalen sehr hoher bitrate

Similar Documents

Publication Publication Date Title
DE3836338A1 (de) Temperaturkompensierte stromquellenschaltung mit zwei anschluessen
DE1260525B (de) Schaltungsanordnung zum Umwandeln digitaler Werte in proportionale Spannungen, die an einem Summierungswiderstand abfallen
DE1648873A1 (de) Feuchtigkeitsmessvorrichtung
DE3032703C2 (de) Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe
DE3150176A1 (de) Elektronischer konstantstromgeber fuer hochspannungsgeraete
DE2412226A1 (de) Digital-analog-umsetzer
DE1588544C3 (de) Schaltungsanordnung mit mindestens einem nichtlinearen Widerstandsnetzwerk
DE3235482C2 (de)
DE2340158C2 (de) Schaltungsanordnung zur Fernmessung von Widerständen
DE1917337A1 (de) Vorrichtung zur Kompensation der Ansprechkurve der in Messinstrumenten verwendeten Gleichrichterelemente
DE2950369C2 (de) Schaltungsanordnung zur Verschiebung des Ausgangsstrombereich es eines Operationsverstärkers
DE3635878C2 (de)
DE4012174A1 (de) Schaltung, die aus einen strom einen teilstrom erzeugt
DE1808888C3 (de) Differenzverstärker
DE2049579C3 (de)
DE1251809B (de) Gleichspan nungsverstarker nach dem Differenzverstarkerprmzip mit wenigstens zwei Transistoren in Emitterschaltung
DE1934223A1 (de) Schaltungsanordnung zum Erzeugen einer stabilisierten Gleichspannung
DE2419233B2 (de) Schaltungsanordnung zur bipolaren nullpunktjustage von messverstaerkern, deren eingangs- und ausgangssignal ein gleichstrom ist
DE1616082C (de) Gleichspannungs Kompensator
DE2154693A1 (de) Transistor-gleichspannungsverstaerker fuer vorzugsweise grosse ausgangsspannungen und -stroeme
DE2148843A1 (de) Kompensationsschaltung mit einstellbarem temperaturkoeffizienten
DE3151082A1 (de) Schaltungsanordnung zur erweiterung des linearitaetsbereiches eines steuerbaren widerstandes
DE1811241A1 (de) Gleichspannungsinstabilitaetsmesser
DE1808888A1 (de) Differenzverstaerker
DE3412843A1 (de) Verfahren zum umwandeln eines im bereich von 0 bis 20 ma liegenden eingangsstroms in einen ausgangsstrom im bereich von 4 bis 20 ma, und umgekehrt, sowie schaltungsanordnung zur durchfuehrung des verfahrens