DE1223416B

DE1223416B - Circuit arrangement for a multi-stage counter with runtime memories

Info

Publication number: DE1223416B
Application number: DES94211A
Authority: DE
Inventors: Dipl-Ing Karl-Anton Lutz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1964-11-17
Filing date: 1964-11-17
Publication date: 1966-08-25
Also published as: GB1086435A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. CL:Int. CL:

H03kH03k

Deutsche Kl.: 21 a I - 36/22German class: 21 a I - 36/22

■ Nummer: 1223 416■ Number: 1223 416

" Aktenzeichen: S 94211 VIII a/21 al"File number: S 94211 VIII a / 21 al

Anmeldetag: 17. November 1964Filing date: November 17, 1964

Auslegetag: 25. August 1966Opening day: August 25, 1966

In Anlagen der Fernmeldetechnik und in nachrichtenverarbeitenden Anlagen werden vielfach Zähleinrichtungen zum Zählen von Impulsen, z. B. Nummernschalterimpulsen oder Gebührenimpulsen, benötigt. Eine solche Zähleinrichtung kann in bekannter Weise mit statischen bistabilen Kippstufen, insbesondere Transistorkippstufen, aufgebaut sein, die nach Art eines Impulsfolgefrequenzteilers zu einer Zählkette zusammengeschaltet sind, in der jeweils der im »O«-Zustand einer Kippstufe aktivierte Ausgang dieser Kippstufe kapazitiv mit dem Zähleingang der darauffolgenden Kippstufe verbunden ist. Die in der Zählkette erste Kippstufe, der die zu zählenden Zählimpulse zugeführt werden, führt auf jeden Zählimpuls hin einen Zustandswechsel aus; die folgenden Kippstufen führen jeweils dann einen Zustandswechsel aus, wenn die jeweils unmittelbar vorangehende Kippstufe vom »!«-Zustand in den »O«-Zustand übergeht. Vielfach werden nun nicht nur Impulse einer einzigen von einer Signalquelle her gelieferten Impulsfolge aufzunehmen und zu zählen sein; vielmehr wird es oft erforderlich sein, gleichzeitig von verschiedenen Signalquellen her Impulsfolgen aufzunehmen und jeweils in einer Zähleinrichtung zu zählen. Ein solcher Fall liegt z. B. in einem Fernsprechvermittlungssystem vor, in welchem die Anschlußleitungen, von denen aus jeweils eine Verbindung aufgebaut wird, zur Aufnahme von in Form von Nummernschalterimpulsserien auftretenden Wahlinformationen zyklisch nacheinander mit einer geeigneten Abtastfrequenz abgetastet werden, wobei für jeden Nummernschalterimpuls ein Signalimpuls weitergegeben wird und wobei jeweils, die aus der Abtastung einer bestimmten Anschlußleitung herrührenden Signalimpulse durch eine Zähleinrichtung gezählt werden, um eine Umsetzung der Wahlinformation in eine andere Darstellungsform zu ermöglichen. In einem solchen Fall, in dem gleichzeitig eine Vielzahl von Signalquellen Folgen von zeitlich gegeneinander versetzten Signalimpulsen abgibt und jeweils die von einer jeden Signalquelle abgegebenen Folgen von Signalimpulsen in eine Zähleinrichtung eingegeben werden sollen, wobei eine gegenseitige Beeinflussung der einzelnen Folgen von Signalimpulsen nicht eintreten darf, kann für jede der von einer Signalquelle abgegebenen Folgen von Signalimpulsen eine eigene Zähleinrichtung vorgesehen werden.In telecommunications systems and in message processing Systems are often counting devices for counting pulses, e.g. B. number switch pulses or charge pulses, needed. Such a counting device can be used in a known manner with static bistable multivibrators, in particular transistor flip-flops, which are designed in the manner of a pulse repetition frequency divider are interconnected in a counting chain in which the activated in the "O" state of a flip-flop The output of this trigger stage is capacitively connected to the counter input of the subsequent trigger stage is. The first flip-flop in the counting chain, to which the counting pulses to be counted are fed, lists every counting pulse off a change of state; the following flip-flops each then lead one State change off when the immediately preceding flip-flop from the "!" State to "O" state passes. In many cases, it is not just a single impulse from a signal source to be recorded and counted; rather, it will often be required at the same time to receive pulse trains from different signal sources and each in a counter to count. Such a case is e.g. B. in a telephone switching system in which the Connection lines, from each of which a connection is established, for receiving in the form dialing information occurring from number switch pulse series are sampled cyclically one after the other with a suitable sampling frequency, wherein for each number switch impulse a signal impulse is passed and in each case that from the Sampling of a certain connection line originating signal pulses by a counter are counted in order to enable the voting information to be converted into a different form of representation. In such a case, in which a large number of signal sources are sequenced in time emits mutually offset signal pulses and those emitted by each signal source Sequences of signal pulses are to be entered into a counter, with a mutual Influencing of the individual sequences of signal pulses must not occur, can for each of the a signal source emitted sequences of signal pulses provided its own counter will.

In diesem Zusammenhang ist auch schon (aus der britischen Patentschrift 858 276) eine Binärzähleinrichtung zum getrennten Zählen der Impulse von zeitlich ineinandergeschachtelt gelieferten Impuls-Schaltungsanordnung für eine mehrstufige
Zähleinrichtung mit LaufzeitspeichernIn this context there is already (from British patent specification 858 276) a binary counting device for the separate counting of the pulses of pulse circuitry for a multi-stage, nested in time
Counting device with runtime memories

Anmelder:Applicant:

Siemens & Halske Aktiengesellschaft,Siemens & Halske Aktiengesellschaft,

Berlin und München,Berlin and Munich,

München 2, Wittelsbacherplatz 2Munich 2, Wittelsbacherplatz 2

Als Erfinder benannt:Named as inventor:

Dipl.-Ing. Karl-Anton Lutz, München-SolmDipl.-Ing. Karl-Anton Lutz, Munich-Solm

folgen bekannt, die mit einer Reihe von Umlaufverzögerungsleitungsspeichern aufgebaut ist, die jeweils für jede der Impulsfolgen einen 1-bit-Speicherplatz aufweisen; dabei führt der Ausgang jedes Ümlaufverzögerungsleitungsspeichers über den einen Eingang eines Koinzidenzgatters, dessen anderer Eingang mit dem Eingang des genannten Umlaufverzögerungsleitungsspeichers verbunden ist, zu dem Eingang des nächstfolgenden Umlaufverzögerungsleitungsspeichers und zugleich zu dem Löscheingang eines dem Eingang des erstgenannten Umlaufverzögerungsleitungsspeichers unmittelbar vorgeschalteten weiteren Gatters. Die zu zählenden, zeitlich gegeneinander versetzten Impulse werden der Zähleinrichtung über eine einzige Eingangsader zugeführt, wobei die Impulse ein- und derselben Impulsfolge in Abständen aufeinanderfolgen, die gleich einer mimmalen Impulsperiode oder gleich einem.ganzen Vielfachen davon ist; die Umlaufzeit der einzelnen Umlaufverzögerungsleitungsspeicher ist gleich dieser minimalen Impulsperiode. Ein erster zu einer bestimmten.Pulsphase auftretender Zählimpuls wird zu dieser Pulsphase in den ersten Umlaufverzögerungsleitungsspeicher eingeschrieben und läuft damit mit dieser Pulsphase in dem ersten Umlaufverzögerungsleitungsspeicher um, so daß er jeweils zu dieser Pulsphase am A^usgang des ersten Umlaufverzögerungsleitungsspeicher auftritt und das zum .zweiten Umlaufverzögerungsleitungsspeicher führende Koinzidenzgatter entriegelt. Tritt zu der genannten Pulsphase ein zweiter Zählimpuls an der Eingängsader der Zähleinrichtung auf, so gelangt dieser Zählimpuls über das zu dieser Pulsphase entriegelte Koinzidenzgatterfollow known, which is constructed with a series of round trip delay line memories, each having a 1-bit memory location for each of the pulse trains; The output of each circulation delay line memory leads via the one input of a coincidence gate, the other input of which is connected to the input of said circulation delay line memory, to the input of the next circulation delay line memory and at the same time to the clear input of a further gate immediately upstream of the input of the first mentioned circulation delay line memory. The pulses to be counted, mutually offset in time, are fed to the counting device via a single input wire, the pulses of one and the same pulse sequence following one another at intervals that are equal to a minimum pulse period or equal to a whole multiple thereof; the round trip time of the individual round trip delay line memories is equal to this minimum pulse period. A first to a bestimmten.Pulsphase occurring count is written to this pulse phase in the first ring delay line memory and runs so that this pulse phase in the first ring delay line memory in a way that it in each case transition to this pulse phase at the A ^us of the first roundtrip delay line memory occurs and .zweiten the Round-trip delay line memory leading coincidence gates unlocked. If a second counting pulse occurs on the input wire of the counting device in addition to the above-mentioned pulse phase, this counting pulse passes through the coincidence gate unlocked for this pulse phase

609 657/360609 657/360

unter gleichzeitiger Löschung des im ersten Umlaufverzögerungsleitungsspeicher umlaufenden Impulses in den zweiten Umlaufverzögerungsleitungsspeicher. Ein dritter zu der betreffenden Pulsphase auftretender Zähümpuls wird wieder in den ersten Umlaufverzögerungsleitungsspeicher eingeschrieben. Ein vierter zu der betreffenden Pulsphase eintreffender Zählimpuls gelangt über das bereits genannte Koinzidenzgatter sowie das dann ebenfalls entriegelte nachfolgende Koinzidenzgatter in den dritten Umlaufverzögerungsleitungsspeicher, wobei die beiden im ersten und zweiten Umlaufverzögerungsspeicher zu dieser Pulsphase eingeschriebenen Impulse gelöscht werden. In entsprechender Weise werden auch weitere Zählimpulse behandelt. Wie man sieht, ist für ein zu einem Umlaufverzögerungsleitungsspeicher führendes Koinzidenzgatter die Koinzidenzbedingung jeweils dann erfüllt, wenn gleichzeitig damit, daß an ihrem einen Eingang ein über die in der Kette der Koinzidenzschaltungen vorangehenden Koinzidenzschaltungen übertragener Impuls auftritt, an ihren anderen Eingang von dem Ausgang des jeweils unmittelbar vorangehenden Umlaufverzögerungsleitungsspeichers her ein dort zu der betreffenden Pulsphase bereits gespeicherter Impuls gelangt. In dem Maße, wie die Anzahl gespeicherter Impulse anwächst, nimmt somit auch die Anzahl der Koinzidenzschaltungen, welche die erstgenannten Impulse passieren müssen, um die Umlaufverzögerungsleitungsspeicher höherer Ordnung zu erreichen, zu, mit der Folge, daß. die Impulse in zunehmendem Maße eine Verzögerung erfahren. Zugleich haben aber jeweils sämtliche aus der Zählung der Signalimpulse ein- und derselben Impulsfolge herrührenden, in den einzelnen Umlaufverzögerungsleitungsspeichern eingeschriebenen Impulse in allen diesen Umlaufverzögerungsleitungsspeichern mit ein- und derselben Pulsphase umzulaufen, da jeweils gerade die zu ein und derselben Pulsphase in den Umlaufverzögerungsleitungsspeichern gespeicherten Impulse das jeweilige Zählergebnis darstellen. Diese periodisch wiederholt an den Ausgängen der betreffenden Umlaufverzögerungsleitungsspeicher dynamisch auftretenden Impulse entriegeln auch jeweils gleichzeitig die zugehörigen Koinzidenzgatter, die jeweils zu dem darauf-' folgenden Umlaufverzögerungsleitungsspeicher führen, für einen dorthin gegebenenfalls zu übertragenden Impuls; wenn nun dieser Übertragsimpuls bei einer entsprechend langen Kette von Koinzidenzgattern eine entsprechend große Verzögerung erfahren hat, ist nicht auszuschließen, daß der Übertragsimpuls mit dem Entriegelungsimpuls nicht genügend koinzldiert, womit dann eine einwandfreie Arbeitsweise der bekannten Zähleinrichtung nicht mehr gegeben ist.with simultaneous erasure of the first round trip delay line memory circulating pulse into the second round trip delay line memory. A third occurs for the pulse phase in question Counting pulse is returned to the first round trip delay line memory enrolled. A fourth counting pulse arriving for the relevant pulse phase passes through the one already mentioned Coincidence gate as well as the then also unlocked subsequent coincidence gate in the third round trip delay line memory, the two pulses written in the first and second round trip delay memories for this pulse phase being deleted will. Further counting pulses are handled in the same way. As you can see is for a coincidence gate leading to a round trip delay line memory, the coincidence condition in each case fulfilled if at the same time that at its one input a via the in the chain of Coincidence circuits preceding coincidence circuits transmitted pulse occurs at their other input from the output of the immediately preceding round trip delay line memory a pulse already stored there for the pulse phase concerned arrives. In as the number of stored pulses increases, so does the number of coincidence circuits, which the former pulses must pass in order to reach the higher order round trip delay line memories, with the Consequence that. the pulses experience an increasing delay. But at the same time each have all resulting from the counting of the signal pulses of one and the same pulse train, in the individual Round-trip delay line memories write pulses in all of these round-trip delay line memories to circulate with one and the same pulse phase, since in each case the one and the same pulse phase in the circulation delay line memories stored pulses represent the respective counting result. This is repeated periodically at the outputs of the relevant round-trip delay line memories dynamically occurring impulses unlock the associated one at the same time Coincidence gates, which each lead to the subsequent round-trip delay line memory, for a pulse to be transmitted there if necessary; if now this carry pulse at a correspondingly long chain of coincidence gates experience a correspondingly large delay it cannot be ruled out that the carry pulse with the unlocking pulse is not sufficient coinzldiert, which means that the known counting device does not work properly more is given.

Zur Überwindung solcher Nachteile der bekannten Zähleinrichtung ist auch schon (aus der deutschen Patentschrift 1151015) eine Zähleinrichtung bekannt, die zum Zählen einer Folge von Eingangsimpulsen in einer bestimmten Verschlüsselung, welche in Intervallen erscheinen, von denen jedes ein ganzes Vielfaches eines Grundintervalls ist, wobei jede Stufe des Zählgerätes einen Umlaufverzögerungsleitungsspeicher enthält, der eine Zirkulationszeit hat, die ein ganzes Vielfaches dieses Grundüitervalls ist, so daß ein dem Speicher übermittelter Eingangsimpuls an seinem Eingang zu einer Zeit wieder erscheint,, welche in einer jedem Speicher zugeordneten Em₁-, gangstorschaltung mit derjenigen koinzidiert, zu der der nächste Impuls der gleichen Folge erscheinen kann, in folgender Weise ausgebildet ist: Diejenigen anderen Verzögerungsleitungsspeicher, die nicht der ,ersten Zählstufe angehören, weisen außer den schon erwähnten Eingangstbrschaltungen zusätzliche individuelle Eingangstorkreise auf, die so geschaltet sind, daß sie die Eingangsimpulse parallel empfangen, wobei diese Impulse außerdem parallel dem ersten Verzögerungsleitungsspeicher übermittelt werden; weiterhin ist von jedem Speicher her eine die Toröffnung vorbereitende Zündverbindung, an welcher ein zirkulierender Impuls in dem Speicher im wesentlichen zu der Zeit seines Wiedererscheinens am Speichereingang auftritt, an den zusätzlichen Eingangstorkreis jedes anderen Speichers der Kette der Zählstufen geführt, der je nach der gewählten Zählverschlüsselung dafür vorgesehen ist, den jeweils nächsten Eingangsimpuls aufzunehmen; schließlich ist von dem zusätz- liehen Eingangstorkreis solcher Speicher — mit Ausnahme des in der Zählstufenfolge ersten — eine Löschader mit solchen anderen Speichern verbunden, in denen entsprechend der gewählten Zählverschlüsselung bei einem jeweils nächsten Eingangsimpuls ein etwa vorhandener zirkulierender Impuls gelöscht, werden muß. Mit dieser bekannten Schaltungsanordnung können die der zuvor erwähnten bekannten Zähleinrichtung innewohnenden Nachteile vermieden werden, da hier die zum Zählen vorzunehmenden Informationsverknüpfungen jeweils gleichzeitig durchgeführt werden. Hierzu ist es allerdings erforderlieh, von Zählstufe zu Zählstufe unterschiedliche Gatterschaltungen vorzusehen, was dem im allgemeinen bestehenden Bestreben nach einem einheitlichen Schaltungsaufbau zuwiderläuft.To overcome such disadvantages of the known counting device, a counting device is already known (from German patent specification 1151015) which is used to count a sequence of input pulses in a certain code, which appear in intervals, each of which is a whole multiple of a basic interval, each Stage of the counting device contains a round trip delay line memory which has a circulation time which is a whole multiple of this basic interval, so that an input pulse transmitted to the memory appears again at its input at a time, which in an Em ₁ -, gangway gate circuit with that assigned to each memory coincides, to which the next pulse of the same sequence can appear, is designed in the following way: Those other delay line memories that do not belong to the first counting stage have additional individual input gate circuits in addition to the input gate circuits already mentioned, i ie are connected so that they receive the input pulses in parallel, these pulses also being transmitted in parallel to the first delay line memory; Furthermore, an ignition connection preparing the gate opening, at which a circulating pulse occurs in the memory essentially at the time of its reappearance at the memory input, is fed from each memory to the additional input gate circuit of every other memory of the chain of counting stages, which depends on the selected counting encryption is intended to receive the next input pulse; Finally, from the additional borrowed input gate circuit such memory - with the exception of the first in the counting sequence - a delete core is connected to such other memories, in which, according to the selected counting encryption, any circulating pulse must be deleted at the next input pulse. With this known circuit arrangement, the disadvantages inherent in the previously mentioned known counting device can be avoided, since here the information links to be made for counting are each carried out simultaneously. To this end, however, it is necessary to provide different gate circuits from counting stage to counting stage, which runs counter to the general tendency towards a uniform circuit structure.

Die nachfolgend beschriebene Erfindung eröffnet nun einen neuen Weg, um in einer mehrstufigen Zähleinrichtung mit einer Reihe von Laufzeitspeichern, die jeweils einer Impulsfolge zugeordnete 1-bit-.The invention described below now opens up a new way of counting in a multi-stage counting device with a number of runtime memories, each 1-bit assigned to a pulse train.

Speicherplätze aufweisen, ein getrenntes Zählen der Impulse von zeitlich ineinandergeschachtelt gelieferten Impulsfolgen zu ermöglichen. Erfindungsgemäß ist eine in an sich bekannter Weise mit statischen bistabilen Kippstufen aufgebaute Zählkette vorgesehen, in der die Kippstufen neben den der Zählweise entsprechend jeweUs an andere Kippstufen angeschlossenen Zähleingängen zusätzliche Steuereingänge aufweisen, die jeweils an den Ausgang eines Laufzeitspeichers angeschlossen sind, dessen Eingang seinerseits an den Ausgang der betreffenden Kippstufe angeschlossen ist und dessen Laufzeit gleich der um die Zeitspanne vom Auftreten eines Signalelements an dem Steuereingang der zugehörigen Kippstufe bis zum Wiedereinschreiben eines solchen Signalelements in den betreffenden Laufzeitspeicher verminderten minimalen Impulsperiode der zeitlich ineinandergeschachtelten Impulsfolgen ist. Have memory locations to enable separate counting of the pulses of pulse trains delivered nested in time. According to the invention a counting chain constructed in a manner known per se with static bistable multivibrators is provided, in which the flip-flops are connected to other flip-flops in addition to the counting method Counting inputs have additional control inputs, each to the output of a runtime memory are connected, the input of which is in turn connected to the output of the flip-flop in question and its running time is equal to the period from the occurrence of a signal element at the control input of the associated flip-flop until such a signal element is rewritten in the relevant transit time memory reduced minimum pulse period of the temporally nested pulse trains.

Dadurch, daß in der erfindungsgemäßen Schaltungsanordnung eine in an sich bekannter Weise mit statischen bistabilen Kippstufen aufgebaute Zählkette vorgesehen ist, in der die Kippstufen neben den der Zahlweise entsprechend jeweils an andere Kippstufen angeschlossenen Zähleingängen zusätzliche, jeweils an den Ausgang eines Laufzeitspeichers angeschlossene Steuereingänge aufweisen, wird erreicht, daß an den Ausgängen der einzelnen Laufzeitspeicher zu einer bestimmten Pulsphase dynamisch auftretende; Signalelemente während der gesamten Zeitspanne,Because in the circuit arrangement according to the invention a counting chain constructed in a manner known per se with static bistable flip-flops is provided in which the flip-flops in addition to the payment method in each case to other flip-flops connected counter inputs additional, each connected to the output of a runtime memory Have control inputs, it is achieved that at the outputs of the individual runtime memories occurring dynamically at a certain pulse phase; Signal elements during the entire period,

die für einen Zählvorgang und damit zur Übertragung von Übertragsimpulsen im Zuge der Zählkette zur Verfügung steht, statisch in den einzelnen bistabilen Kippstufen gespeichert werden, so daß selbst dann, wenn die untereinander gleichzeitig an den einzelnen Laufzeitspeicherausgängen dynamisch auftretenden Signalelemente sehr kurz gegenüber der für einen Übertrag bis zu einer Kippstufe höherer Wertigkeit benötigten Zeitspanne sind, eine einwandfreie Zählung gewährleistet ist Die erfindungsgemäße Schaltungsanordnung, in der dadurch, daß die statischen bistabilen Kippstufen höherer Wertigkeit in der gleichen Weise aufgebaut sein können wie Kippstufen niedrigerer Wertigkeit, auch ein einheitlicher Schaltungsaufbau gegeben ist, wird dabei zweckmäßigerweise dahingehend ausgestaltet, daß zu Beginn jeder Pulsphase, zu der ein Zählimpuls einer Impulsfolge am Zählimpulseingang der Zählkette auftreten kann, die zusätzlichen Steuereingänge der statischen bistabilen Kippschaltungen durch einen Impuls eines ersten Taktpulses zur Eingabe der zu dieser Pulsphase an den Laufzeitspeicherausgängen auftretenden Signalelemente in die Kippstufen entriegelt werden, daß danach der Zähleingang der ersten statischen bistabilen Kippschaltung durch einen Impuls eines zweiten Taktpulses zur Aufnahme eines etwa zu der genannten Pulsphase anstehenden Zählimpulses entriegelt wird und daß schließlich vor Beginn der nächsten Pulsphase die Einschreibeeingänge der Laufzeitspeicher durch einen Impuls eines dritten Taktpulses zum Einschreiben der in den statischen bistabilen Kippstufen am Ende eines gegebenenfalls durchgeführten Zählvorganges gespeicherten Signalelemente in die Laufzeitspeicher entriegelt werden. for a counting process and thus for the transmission of carry pulses in the course of the counting chain for Is available, can be stored statically in the individual bistable multivibrators, so that even then, if they occur dynamically at the individual runtime memory outputs at the same time Signal elements very short compared to the higher valence for a carry up to a trigger stage required period of time, perfect counting is guaranteed The circuit arrangement according to the invention, in that the fact that the static bistable multivibrators are of higher significance in the same In the same way as flip-flops with a lower value, a uniform circuit structure can also be constructed is given, is expediently designed so that at the beginning of each Pulse phase at which a counting pulse of a pulse train can occur at the counting pulse input of the counting chain, the additional control inputs of the static bistable multivibrators by a pulse of a first clock pulse for entering the pulse phase that occurs at the transit time memory outputs Signal elements in the flip-flops are unlocked, that afterwards the counting input of the first static bistable flip-flop by a pulse of a second clock pulse for receiving one about to the called pulse phase pending counting pulse is unlocked and that finally before the start of the the next pulse phase, the write inputs of the transit time memory by a pulse of a third Clock pulse for writing in the static bistable multivibrators at the end of a possibly performed counting process stored signal elements are unlocked in the runtime memory.

An Hand der Zeichnungen sei die Erfindung näher erläutert.The invention will be explained in more detail with reference to the drawings.

In F i g. 1 ist als Ausführungsbeispiel für eine gemäß der Erfindung aufgebaute Schaltungsanordnung eine mehrstufige Binärzähleinrichtung dargestellt, die ihr an ihrem Zählimpulseingang zi zugeführte Impulse von zeitlich ineinandergeschachtelt gelieferten Impulsfolgen getrennt zu zählen vermag.In Fig. 1 shows, as an exemplary embodiment of a circuit arrangement constructed in accordance with the invention, a multi-stage binary counter which is capable of counting pulses supplied to its counting pulse input zi separately from pulse sequences supplied nested in time.

In dieser Zähleinrichtung ist eine Zählkette vorgesehen, die aus den statischen bistabilen Kippstufen Kl, Kl, K4... besteht. Die Kippstufen sind dabei nach Art eines Frequenzteilers zu der im Binärcode zählenden Zählkette zusammengeschaltet, indem jeweils der Zähleingang ζ einer statischen bistabilen Kippstufe, z. B. der Kippstufe Kl, kapazitiv an den im »0 «-Zustand der jeweils vorangehenden Kippstufe aktivierten Ausgang dieser Kippstufe, beispielsweise also der Kippstufe Kl, angeschlossen ist, so daß eine Kippstufe jeweils bei einem Übergang der unmittelbar vorangehenden Kippstufe vom »!«-Zustand in den »O«-Zustand einen Übertragsimpuls erhält. Jedesmal, wenn am Zähleingang ζ einer der statischen bistabilen Kippstufen Kl... ein Impuls auftritt, führt die betreffende Kippstufe eine Zustandsänderung (vom »O«-Zustand in den »!«-Zustand bzw. umgekehrt) aus. Es sei hier bemerkt, daß die statischen bistabilen Kippstufen in an sich bekannter Weise realisiert werden können, wie dies beispielsweise den Entwicklungsberichten der Siemens & Halske AG, Jg. 22, Folge 2, S. 159 bis 167, zu entnehmen ist. Neben den in der Schaltungsanordnung nach Fig. 1 der Binärzählweise entsprechend jeweils an die unmittelbar vorangehende Kippstufe angeschlossenen Zähleingängen ζ weisen die Kippstufen Kl, Kl, K4 ... jeweils zusätzliche Steuereingänge si, si, s4 auf, die jeweils an den Ausgang al, al, a4 ... eines Laufzeitspeichers.Sl, Sl, S4 ... angeschlossen sind. Der Eingang el, e 1, e4,... des jeweiligen Laufzeitspeichers ist dabei seinerseits an den Ausgang der betreffenden Kippstufe angeschlossen; so ist beispielsweise der Eingang el des Laufzeitspeichers S1 an den im »1«-Zustand aktivierten Ausgang der bistabilen Kippstufe Kl angeschlossen.In this counting device a counting chain is provided, which consists of the static bistable flip-flops Kl, Kl, K4 ... The flip-flops are connected together by way of a frequency divider to be counted in binary counting chain by each of the count input ζ a static bistable flip-flop, for example. B. the flip-flop Kl, is capacitively connected to the output of this flip-flop that is activated in the "0" state of the respective preceding flip-flop, for example the flip-flop Kl , so that a flip-flop in each case at a transition of the immediately preceding flip-flop from "!" State in the "O" state receives a carry pulse. Every time a pulse occurs at the counter input ζ one of the static bistable flip-flops Kl ..., the relevant flip-flop changes its state (from the "O" state to the "!" State or vice versa). It should be noted here that the static bistable multivibrators can be implemented in a manner known per se, as can be seen, for example, in the development reports from Siemens & Halske AG, vol. 22, episode 2, pp. 159 to 167. In addition to the corresponding, respectively, connected in the circuit of Fig. 1 of the Binärzählweise to the immediately preceding flip-flop counting inputs ζ have the multivibrators Kl, Kl, K4 ... each si additional control inputs, si, s4, respectively al to the output, al , a4 ... of a runtime memory.Sl, Sl, S4 ... are connected. The input el, e 1, e4, ... of the respective runtime memory is in turn connected to the output of the relevant flip-flop; For example, the input el of the transit time memory S 1 is connected to the output of the bistable multivibrator Kl, which is activated in the "1" state.

ίο Die Laufzeit der einzelnen Laufzeitspeicher Sl, Sl, S 4 ... ist so gewählt, daß sie um die Zeitspanne, die vom Auftreten eines Signalelementes an dem Steuereingang s der zugehörigen Kippstufe bis zum Wiedereinschreiben eines solchen Signalelements in den be- , treffenden Laufzeitspeicher vergeht, kürzer ist als die minimale Impulsperiode der zeitlich ineinanderge-. schachtelten Impulsfolgen ist.ίο The running time of the individual running time memories Sl, Sl, S 4 ... is chosen so that they are around the time span from the occurrence of a signal element at the control input s of the associated flip-flop to the rewriting of such a signal element in the relevant running time memory passes, is shorter than the minimum pulse period that coincides with one another. nested pulse trains is.

Die in Fig. 1 dargestellte, gemäß der Erfindung aufgebaute Zähleinrichtung gestattet es, gleichzeitig ■The counter shown in Fig. 1, constructed according to the invention makes it possible to simultaneously ■

er eine Vielzahl von Impulsfolgen aufzunehmen und getrennt deren Impulse zu zählen, wobei von der Voraussetzung ausgegangen wird, daß die getrennt voneinander zu zählenden Impulse zeitlich inein- . andergeschachtelt jeweils zu einer eigenen Pulsphase _; he record a large number of pulse trains and count their pulses separately, assuming that the pulses to be counted separately from one another are chronologically integrated. nested differently, each with its own pulse phase _;

in die Zähleinrichtung eingegeben werden. Die Impulse ein und derselben Impulsfolge erscheinen also am Zählimpulseingang zi der Schaltungsanordnung nach F i g. 1 in einem Abstand voneinander, der gleich einer minimalen Impulsperiode oder gleich .can be entered into the counter. The pulses of one and the same pulse train thus appear at the counting pulse input zi of the circuit arrangement according to FIG. 1 at a distance from each other equal to or equal to a minimum pulse period.

einem ganzen Vielfachen davon ist; dazwischen können in entsprechender Weise zu anderen Pulsphasen Impulse anderer Impulsfolgen erscheinen.is a whole multiple of it; in between you can switch to other pulse phases in a corresponding manner Pulses from other pulse trains appear.

Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung nach F i g. 1 verdeutlicht die F i g. 2, in der die zu einer bestimmten Pulsphase P₁ an verschiedenen Schaltungspunkten der Schaltungsanord- , nung nach F i g. 1 auftretenden Signale dargestellt sind. Dabei ist zunächst in dem mit zi bezeichneten Kurvenzug ein zu der betrachteten Pulsphase P_t am , Zählimpulseingang zi der Schaltungsanordnung nach F i g. 1 auftretender Zählimpuls dargestellt. Dieser Zählimpuls koinzidiert mit dem zu dieser Pulsphase P₁ auftretenden Impuls des in F i g. 2 mit dem Kurvenzug ti angedeuteten, auf der Leitung ti der _; Schaltungsanordnung nach F i g. 1 auftretenden Taktpulses. Hierdurch wird die Koinzidenzbedingung für das Gatter Gi der Schaltungsanordnung nach F i g. 1 . erfüllt, womit der Zähleingang zl der ersten bistabilen Kippstufe Kl zur Aufnahme des zu der betrachteten Pulsphase P₁ am Zählimpulseingang zi anstehenden Zählimpulses entriegelt wird. Die bistabile KippstufeKl gelangt dabei unter der in Fig. 2 angenommenen Voraussetzung, daß sie sich bisher im »0 «-Zustand befand, in den »1 «-Zustand, wie dies in Fig. 2 in dem KurvenzugKl angedeutet ist. Ein entsprechendes Signal steht auch am Einschreibeingang el des Laufzeitspeichers Sl an. Der Einschreibeingang ist jedoch zunächst noch nicht von der in Fig. 1 angedeuteten Taktimpulsleitung fi her entriegelt. Erst zum Ende jeder Pulsphase (P₁) tritt auf der Taktpulsleitung t3 der Schaltungsanordnung nach F i g. 1 ein Entriegelungsimpuls zum Einschreiben eines an einem Laufzeitspeichereingang e anstehenden Signalelements in den betreffenden Laufes zeitspeicher S auf; die zu der hier betrachteten Pulsphase Pi auftretenden derartigen Taktimpulse sind in Fig. 2 mit dem Kurvenzug t3 angedeutet. Unter den . gerade betrachteten Betriebsverhältnissen, d. h. beiThe mode of operation of the circuit arrangement according to the invention according to FIG. 1 illustrates the FIG. 2, in which at a certain pulse phase P ₁ at various circuit points of the Schaltungsanord-, voltage according to F i g. 1 occurring signals are shown. It is initially in the region labeled zi curve in to the observed pulse phase P at _t, Zählimpulseingang zi of the circuit arrangement according to F i g. 1 occurring counting pulse is shown. This counting pulse coincides with the pulse of the in FIG. ₁ occurring for this pulse phase P 1. 2 indicated by the curve ti , on the line ti the _; Circuit arrangement according to FIG. 1 occurring clock pulse. As a result, the coincidence condition for the gate Gi of the circuit arrangement according to FIG. 1 . fulfilled, so that the counting input zl of the first bistable flip-flop Kl for receiving the counting pulse pending for the pulse phase P ₁ under consideration at the counting pulse input zi is unlocked. The bistable flip-flop Kl gets under the assumption assumed in FIG. 2 that it was previously in the "0" state, in the "1" state, as is indicated in FIG. 2 in the curve Kl . A corresponding signal is also available at the write input el of the runtime memory S1. However, the write input is not yet unlocked from the clock pulse line fi indicated in FIG. 1. Only at the end of each pulse phase (P ₁ ) occurs on the clock pulse line t3 of the circuit arrangement according to FIG. 1 an unlocking pulse for writing a signal element pending at a transit time memory input e into the relevant transit time memory S; the clock pulses of this type occurring for the pulse phase Pi considered here are indicated in FIG. 2 with the curve t3. Under the. just considered operating conditions, ie at

im »1 «-Zustand befindlicher bistabiler Kippstufe Kl, hat der auf der Taktpulsleitung t3 auftretende Taktimpuls zur Folge, daß ein entsprechendes Signalelement »1«, wie es in Fig. 2 in dem Kurvenzug£1 angedeutet ist, in den Laufzeitspeicher Sl eingeschrieben wird.If the bistable flip-flop Kl is in the "1" state, the clock pulse occurring on the clock pulse line t3 results in a corresponding signal element "1", as indicated in FIG .

Nach der in Fig. 2 angedeuteten Laufzeit V tritt dieses Signalelement »1« am Ausgang al des Laufzeitspeichers 51 auf, wie dies auch in F i g. 2 mit dem Kurvenzug al angedeutet ist. Seit dem ursprünglichen Auftreten des Zählimpulses am Zählimpulseingang zi der Schaltungsanordnung nach F i g. 1 ist jetzt gerade eine (minimale) Impulsperiode T vergangen, wie dies auch in F i g. 2 angedeutet ist. Das auf Grund des ursprünglichen Zählimpulses im Laufzeitspeicher 51 gespeicherte Signalelement »1« tritt somit zu derselben Pulsphase P_t am Laufzeitspeicherausgang al und damit an den Steuereingängen si der bistabilen Kippstufe Kl auf, zu der der nächste Impuls der betreffenden Impulsfolge am Zählimpulseingang zi der Schaltungsanordnung nach F i g. 1 auftreten könnte. Zu Beginn der Pulsphase werden zunächst von der in Fig. 1 angedeuteten Taktpulsleitung ti her die Steuereingänge si,... der bistabilen Kippstufen Kl,... zur Eingabe der zu dieser Pulsphase an den Laufzeitspeicherausgängen al,.. . auftretenden Signalelemente in die bistabilen Kippstufen K1,... entriegelt. Die zu der gerade betrachteten Pulsphase P_t auf der Leitung ti auftretenden Taktimpulse sind in Fig. 2 mit dem Kurvenzug ti angedeutet. Die Entriegelung der Steuereingänge si der bistabilen Kippstufe Kl hat zur Folge, daß das gerade am Ausgang al des Laufzeitspeichers 51 auftretende Signalelement, das in F i g. 2 im Kurvenzug al dargestellt ist, in die bistabile Kippstufe Kl eingegeben wird; die bistabile Kippstufe Kl gelangt damit unter den hier zugrunde gelegten Verhältnissen ■wiederum in den »1 «-Zustand, wie dies auch aus dem KurvenzugKl der Fig. 2 ersichtlich wird. In Fig. 2 ist angenommen, daß jetzt kein neuer Zählimpuls am ZähHmpulseingang zi der Schaltungsanordnung nach F i g. 1 auftritt, weshalb beim Auftreten des nächsten Taktimpulses auf der Taktpulsleitung ti für das Gatter Gi die Koinzidenzbedingung nicht erfüllt wird. Die bistabile Kippstufe Kl befindet sich daher beim Auftreten des nächsten Taktimpulses auf der Taktpulsleitung i3 weiterhin im »!«-Zustand, so daß wiederum, wie in Fig. 2 im Kurvenzug El angedeutet, ein Signalelement »1« in den Laufzeitspeicher 51 eingeschrieben wird. Die beschriebenen Vorgänge wiederholen sich jeweils mit der (minimalen) Impulsperiode T, bis zu der gerade betrachteten Pulsphase auf der Zähümpulsleitung zi ein weiterer Zählimpuls auftritt. Ein solcher weiterer Zählimpuls hat zur Folge, daß die zu der betreffenden Pulsphase zunächst von den Steuereingängen si her in den »1 «-Zustand gesteuerte bistabile Kippstufe Kl im weiteren Verlauf der betreffenden Pulsphase vom Zähleingang ζ 1 her in den »O«-Zustand umgesteuert wird, wobei jetzt ein Übertragsimpuls an den Zählimpulseingang ζ 2 der darauffolgenden bistabilen Kippstufe KI übertragen wird. Die bistabile KippstufeK1 gelangt nunmehr in den »!«-Zustand. Werden dann zum Ende der betreffenden Pulsphase von der Taktpulsleitung 13 her die Einschreibeingänge el; el, e4,... der Laufzeitspeicher 51, 52, 54 ... entriegelt, so wird jetzt in den Laufzeitspeicher 51 ein Signalelement »0« eingegeben, in den Laufzeitspeieher 52 dagegen ein Signalelement »1«. After the transit time V indicated in FIG. 2, this signal element "1" occurs at the output a1 of the transit time memory 51, as is also the case in FIG. 2 is indicated with the curve al. Since the original occurrence of the counting pulse at the counting pulse input zi of the circuit arrangement according to FIG. 1 a (minimal) pulse period T has just passed, as is also the case in FIG. 2 is indicated. The signal element "1" stored on the basis of the original counting pulse in the transit time memory 51 thus occurs at the same pulse phase P _t at the transit time memory output al and thus at the control inputs si of the bistable flip-flop Kl , at which the next pulse of the relevant pulse sequence at the counting pulse input zi of the circuit arrangement F i g. 1 could occur. At the beginning of the pulse phase are first of the indicated in Fig. 1 clock pulse line .. of al this pulse phase to the run-time memory outputs ti forth the control inputs si ... the bistable flip-flops Kl ... to enter. occurring signal elements in the bistable multivibrator K1, ... unlocked. The clock pulses occurring on the line ti for the pulse phase P _t just under consideration are indicated in FIG. 2 by the curve ti. The unlocking of the control inputs si of the bistable flip-flop Kl has the consequence that the signal element occurring at the output al of the transit time memory 51, which is shown in FIG. 2 is shown in the curve al , is entered into the bistable flip-flop Kl ; the bistable flip-flop Kl thus again reaches the “1” state under the conditions on which this is based, as can also be seen from the curve Kl in FIG. In FIG. 2 it is assumed that there is now no new counting pulse at the counting pulse input zi of the circuit arrangement according to FIG. 1 occurs, which is why the coincidence condition is not met for the gate Gi when the next clock pulse occurs on the clock pulse line ti. The bistable multivibrator Kl is therefore still in the "!" State when the next clock pulse occurs on the clock pulse line i3, so that a signal element "1" is again written into the transit time memory 51, as indicated in curve El in FIG. The processes described are repeated with the (minimum) pulse period T until another counting pulse occurs on the counting pulse line zi until the pulse phase just under consideration. Such a further counting pulse has the consequence that the bistable flip-flop Kl , which is initially controlled by the control inputs si in the "1" state for the pulse phase concerned, is reversed from the counting input ζ 1 to the "O" state in the further course of the pulse phase concerned is, with a carry pulse now being transmitted to the counting pulse input ζ 2 of the subsequent bistable multivibrator KI . The bistable flip-flop K1 now gets into the "!" State. Then the end of the respective pulse phase of the clock pulse line 1 3 establishes the Einschreibeingänge el; el, e4, ... the transit time memory 51, 52, 54.

In entsprechender Weise werden beim Auftreten weiterer Zählimpulse zu der betrachteten Pulsphase JP,-auch die weiteren bistabilen Kippstufen der Zählkette in den Zählvorgang miteinbezogen, und in analoger Weise arbeitet die Schaltungsanordnung gemäß der Erfindung auch zu den übrigen Pulsphasen P_i+1... P_1-1, ohne daß dies hier noch näher In a corresponding manner, when further counting pulses occur for the pulse phase JP, - also the further bistable flip-flops of the counting chain are included in the counting process, and the circuit arrangement according to the invention also works in an analogous manner for the remaining pulse phases P _{i + 1} ... P _1-1 , without further elaboration here

ίο erläutert werden soll. Dadurch, daß in der gemäß der Erfindung aufgebauten Schaltungsanordnung zum getrennten Zählen der Impulse von zeitlich ineinander geschachtelt gelieferten Impulsfolgen mit einer Reihe von Laufzeitspeichern, die jeweils einer Impulsfolge zugeordnete 1-bit-Speicherplätze aufweisen, eine mit statischen bistabilen Kippstufen aufgebaute Zählkette in der im vorstehenden beschriebenen Weise vorgesehen ist, wird somit erreicht, daß einerseits, wie vielfach erwünscht, Laufzeitspeicher zur dynamischen Speicherung der jeweils erhaltenen Zählergebnisse beibehalten werden können, zugleich aber die mit einer bekannten derartigen Laufzeitspeicher-Zähleinrichtung verknüpften Schwierigkeiten dadurch umgangen werden können, daß für die eigentlichen Zählvorgänge die dabei jeweils zu verknüpfenden Signalelemente statisch in den bistabilen Kippstufen Kl, KI, K4 ... gespeichert sind, so daß selbst längere Zeitverzögerungen, die Übertragsimpulse bei einem Übertrag über eine Mehrzahl von bistabilen Kippstufen hinweg während der Zeit der statischen Speicherung der Signalelemente in den bistabilen Kippstufen erfahren, noch nicht zu einer Beeinträchtigung des betreffenden Zählvorganges führen. Die Speicherzeit kann dabei besonders lang, nämlich jeweils unmittelbar bis zum Beginn der nächsten Pulsphase, gemacht werden, wenn, wie dies auch F i g. 1 zeigt, gemäß weiterer Erfindung bei den Zähleingängen zi, z4,... Gatter vorgesehen sind, die die Zähleingänge ζ der betreffenden Kippstufen KI, K4 ... nur bei Auftreten eines Zählimpulses am Zählimpulseingang zi entriegeln. Derartige Gatter sind in Fig. 1 mit Güs bezeichnet. Durch diese Gatter wird erreicht, daß die bistabilen Kippstufen Kl, KI, K4... zwischen zwei Pulsphasen überhaupt nicht in den »O «-Zustand zurückgestellt zu werden brauchen, so daß einerseits keine besonderen Schaltmittel für eine solche Zurückstellung erforderlich sind und zum anderen jeweils die volle Zeitspanne bis zum Beginn der nächsten Pulsphase für die statische Speicherung der gegebenenfalls gerade in den Zählvorgang miteinzubeziehenden Signalelemente zur Verfugung steht. Dabei wird durch die Gatter Güs verhindert, daß bei einem Auftreten eines Signalelements »0« am Ausgang eines Laufzeit-Speichers 51, 52,... zu einer Pulsphase P_i+1 nach Auftreten eines Signalelements »1« zur unmittelbar vorangehenden Pulsphase P₁ auf Grund des dadurch bewirkten Überganges vom »!«-Zustand in den »Ö«-Zustand der betreffenden Kippstufe Kl, KI,... ίο should be explained. The fact that in the circuit arrangement constructed according to the invention for the separate counting of the pulses of nested pulse trains with a number of runtime memories each having 1-bit memory locations assigned to a pulse train, a counting chain built up with static bistable flip-flops in the above is provided, it is thus achieved that on the one hand, as is often desired, runtime memories can be retained for dynamic storage of the counting results received, but at the same time the difficulties associated with a known such runtime memory counter can be avoided by the fact that for the actual counting processes the signal elements to be linked are statically stored in the bistable flip-flops Kl, KI, K4 ..., so that even longer time delays, the carry pulses in a carry over a plurality of bistable flip-flops experience away during the period of the static storage of the signal elements in the bistable multivibrators, do not yet lead to an impairment of the relevant counting process. The storage time can be made particularly long, namely immediately up to the beginning of the next pulse phase, if, as shown in FIG. 1 shows, according to a further invention, at the counting inputs zi, z4, ... gates are provided which unlock the counting inputs ζ of the relevant flip-flops KI, K4 ... only when a counting pulse occurs at the counting pulse input zi . Such gates are denoted by Güs in FIG. 1. This gate ensures that the bistable flip-flops Kl, KI, K4 ... do not need to be reset to the "O" state between two pulse phases, so that on the one hand no special switching means are required for such a reset and on the other hand The full time period up to the beginning of the next pulse phase is available for the static storage of the signal elements to be included in the counting process. In this case, the gate Güs prevents that when a signal element "0" occurs at the output of a transit time memory 51, 52, ... to a pulse phase P _{i + 1} after the occurrence of a signal element "1" to the immediately preceding pulse phase P ₁ due to the resulting transition from the "!" state to the "Ö" state of the relevant flip-flop Kl, KI, ...

ein Übertragsimpuls sich in der unmittelbar darauffolgenden Kippstufe KI, K 4,.... auswirken kann, da die Zähleingänge solcher folgender Kippstufen K1, K 4,... mit HiHe der Gatter Güs noch nicht zum Zeitpunkt der Eingabe der an -den Laufzeitspeicherausgängen al, a 2,-. ·. .auftretenden Signalelemente in die bistabilen Kippstufen K1, K 2,.. .zur Aufnahme eines .solchen Übertragsimpulses entriegelt' sind, vielmehr erst danach bei-Auftreten- eines Zählimpulsesa carry pulse can have an effect in the immediately following flip-flop KI, K 4, ...., since the counting inputs of such subsequent flip-flops K1, K 4, ... with HiHe of the gate Güs are not yet at the time of the input of the transit time memory outputs al, a 2, -. ·. . Occurring signal elements in the bistable flip-flops K1, K 2, ... are unlocked to receive such a carry pulse, rather only after that when a counting pulse occurs

am Zählimpulseingang zi der Schaltungsanordnung nach Fig. 1 entriegelt werden.are unlocked at the counting pulse input zi of the circuit arrangement according to FIG.

Claims

Patent claims:

1. Circuit arrangement for a multi-stage counting device for the separate counting of the pulses of time nested pulse trains with a number of runtime memories, each having a pulse train assigned 1-bit memory locations, in particular for time-division multiplex telephone switching systems, characterized in that a known per se Way with static bistable flip-flops {Kl ... KA) constructed counting chain is provided, in which the flip-flops (z. B. K2) in addition to the counting method corresponding to other flip-flops (z. B. Kl) connected counting inputs (z) additional Have control inputs (s) which are each connected to the output (a) of a runtime memory (z. B. 52), whose input (e) is in turn connected to the output of the flip-flop in question (z. B. Kl) and its runtime (V) equal to the period from the occurrence of a signal element at the control input (s) of the associated flip-flop (z. B. Kl) b is to rewrite such a signal element in the relevant runtime memory (e.g. B. Sl) reduced minimum pulse period (T) of the temporally nested pulse trains.

2. Circuit arrangement according to claim 1, characterized in that the flip-flops (K 1 ... K 4) are interconnected in the manner of a frequency divider to form a counting chain.

3. A circuit arrangement according to claim 1 or 2, characterized in that at the counting inputs (z) of the flip-flops (K 1, KQ) gates (GiXs) which do not receive counting pulses directly from the counting pulse input (zi) of the circuit arrangement, the counting inputs (z ) unlock the relevant multivibrator (Kl, K 4) only when a counting pulse occurs at the counting pulse input (zi).

4. Circuit arrangement according to one of claims 1 to 3, characterized in that at the beginning of each pulse phase (Pi), at which a counting pulse of a pulse train can occur at the counting pulse input (zi) , the additional control inputs (s) of the flip-flops (Kl ... K4) by a pulse of a first clock pulse (ti) for inputting the signal elements occurring at this pulse phase at the transit time memory outputs (a) in the flip-flops (Kl ... K4) are unlocked so that the counting input (z) of the first flip-flop (Kl ) is unlocked by a pulse of a second clock pulse (ti) for receiving a count pulse pending at the said pulse phase at the count pulse input (zi) and that finally the write inputs (e) of the transit time memory (51 ... 54) by a pulse of a third clock pulse (i3) for writing the signal elements stored in the flip-flops (Kl ... K4) into the transit time memory (51 ... 54) are unlocked.

1 sheet of drawings