DE1499893C3

DE1499893C3 - Circuit arrangement for processing information, in particular for time division multiplex telephone switching systems

Info

Publication number: DE1499893C3
Application number: DE19661499893
Authority: DE
Inventors: Karl Anton Dipl.-Ing. 8000 Muenchen Lutz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1966-04-29
Filing date: 1966-04-29
Publication date: 1974-03-14
Also published as: DE1499893A1; DE1499893B2

Description

einem ganzen Vielfachen davon ist; die Umlauf zeit der einzelnen Umlauf verzögerungsleitungsspeicher ist gleich dieser minimalen Impulsperiode. Ein erster zu einer bestimmten Pulsphase auftretender Zählimpuls wird zu dieser Pulsphase in den ersten Umlaufverzögerungsleitungsspeicher eingeschrieben und läuft damit mit dieser Pulsphase in dem ersten Umlauf verzögerungsleitungsspeicher um, so daß er jeweils zu dieser Pulsphase am Ausgang des ersten Umlaufverzögerungsleitungsspeichers auftritt und das zum zweiten Umlaufverzögerungsleitungsspeicher führende Koinzidenzgatter entriegelt. Tritt zu der genannten Pulsphase ein zweiter Zählimpuls an der Eingangsader der Zähleinrichtung auf, so gelangt dieser Zählimpuls über das zu dieser Puisphase entriegelte Koinzidenzgatter unter gleichzeitiger Lösung des im ersten Umlaufverzögerungsleitungsspeicher umlaufenden Impulses in den zweiten Umlaufverzögerungsleitungsspeicher. Ein dritter zu der betreffenden Pulsphase auftretender Zählimpuls wird wieder in den ersten Umlaufverzögerungsleitungsspeicher eingeschrieben. Ein vierter zu der betreffenden Zählimpulsphase eintreffender Zählimpuls gelangt über das bereits genannte Koinzidenzgatter sowie das dann ebenfalls entriegelte nachfolgende Koinzidenzgatter in den dritten Umlaufverzögerungsleitungsspeicher, wobei die beiden im ersten und zweiten Umlaufverzögerungsleitungsspeicher zu dieser Pulsphase eingeschriebenen Impulse gelöscht werden. In entsprechender Weise werden auch weitere Zählimpulse behandelt. Wie man sieht, ist für eine zu einem Umlaufverzögerungsleitungsspeicher führende Koinzidenzschaltung die Koinzidenzbedingung jeweils dann erfüllt, wenn gleichzeitig damit, daß an ihrem einen Eingang ein über die in der Kette der Koinzidenzschaltungen vorangehenden Koinzidenzschaltungen übertragener Impuls auftritt, an ihren anderen Eingang von dem Ausgang des jeweils unmittelbar vorangehenden Umlaufverzögerungsleitungsspeichers her ein dort zu der betreffenden Pulsphase bereits gespeicherter Impuls gelangt. In dem Maße, wie die Anzahl gespeicherter Impulse anwächst, nimmt somit auch die Anzahl der Koinzidenzschaltungen, welche die erstgenannten Impulse passieren müssen, um die Umlauf Verzögerungsleitungsspeicher höherer Ordnung zu erreichen, zu, mit der Folge, daß die Impulse in zunehmendem Maße eine Verzögerung erfahren. Zugleich haben aber jeweils sämtliche aus der Zählung der Signalimpulse ein und derselben Impulsfolge herrührenden, in den einzelnen Umlaufverzögerungsleitungsspeichern eingeschriebenen Impulse in allen diesen Umlaufverzögerungsleitungsspeichern mit ein und derselben Pulsphase umzulaufen, da jeweils gerade die zu ein und derselben Pulsphase in den Umlaufverzögerungsleitungsspeichern gespeicherten Impulse das jeweilige Zählergebnis darstellen. Diese periodisch wiederholt an den Ausgängen der betreffenden Umlaufverzögerungsleitungsspeicher dynamisch auftretenden Impulse entriegeln auch jeweils gleichzeitig die zugehörigen Koinzidenzgatter, die jeweils zu dem darauffolgenden Umlaufverzögerungsleitungsspeicher führen, für einen dorthin gegebenenfalls zu übertragenden Impuls; wenn nun dieser Ubertragsimpuls bei einer entsprechend langen Kette von Koinzidenzgattern eine entsprechend große Verzögerung erfahren hat, ist nicht auszuschließen, daß der Ubertragsimpuls mit dem Entriegelungsimpuls nicht genügend koinzidiert, womit dann eine einwandfreie Arbeitsweise der bekannten Zähleinrichtung nicht mehr gegeben ist.is a whole multiple of it; is the round trip time of each round trip delay line memory equal to this minimum pulse period. A first counting pulse that occurs at a certain pulse phase is written into the first round trip delay line memory at this pulse phase and runs with it with this pulse phase in the first round of delay line memory around, so that it respectively to this pulse phase occurs at the output of the first round trip delay line memory and that to the second Round-trip delay line memory leading coincidence gates unlocked. Join the said Pulse phase, a second counting pulse is applied to the input wire of the counting device, this counting pulse arrives via the coincidence gate unlocked for this Puisphase while at the same time solving the memory in the first round trip delay line circulating pulse into the second round trip delay line memory. A third on the pulse phase concerned occurring counting pulse is again written into the first round trip delay line memory. A fourth counting pulse that arrives at the relevant counting pulse phase passes through the one already mentioned Coincidence gate and the subsequent coincidence gate, which is then also unlocked, into the third round trip delay line memory, the two in the first and second round trip delay line memory the pulses written in for this pulse phase are deleted. In corresponding In some ways, other counting pulses are also dealt with. As can be seen, for one is to a round trip delay line memory leading coincidence circuit then fulfills the coincidence condition if at the same time that at their one Input on via the previous coincidence circuits in the chain of coincidence circuits transmitted pulse occurs to its other input from the output of the respective immediately preceding one Circulation delay line memory is already stored there for the pulse phase in question Impulse arrives. As the number of stored pulses increases, so does the Number of coincidence circuits which the first-mentioned pulses must pass in order to circulate the delay line memory to achieve higher order, with the consequence that the impulses in increasing Experience a delay. At the same time, however, all of them have counted the signal pulses one and the same pulse train originating in the individual round trip delay line memories written pulses into all of these round-trip delay line memories and to run around the same pulse phase, since each time the one and the same pulse phase is stored in the round-trip delay line memories stored pulses represent the respective counting result. This is repeated periodically at the outputs of the relevant Round-trip delay line memory also unlock dynamically occurring pulses, respectively at the same time the associated coincidence gates, each to the subsequent round trip delay line memory lead, for a pulse to be transmitted there if necessary; if now this Transmission pulse with a correspondingly long chain of coincidence gates a correspondingly large delay has learned, it cannot be ruled out that the transmission pulse with the unlocking pulse does not coincide sufficiently, which means that the known counting device works properly is no longer given.

Des weiteren ist aus dem Aufsatz von Broadhurst: »An Application of Delay-Line Storage Technics to the Common Control of Directors«, Post Office Electrical Engineers Journal, Volume 49 (1956), S. 104 bis 109, eine Speichereinrichtung mitFurthermore, from the article by Broadhurst: “An Application of Delay-Line Storage Technics to the Common Control of Directors, "Post Office Electrical Engineers Journal, Volume 49 (1956), pp. 104 to 109, a storage device with

■ einem Ring von Laufzeitspeichern bekannt, von denen einer eine relativ sehr große Laufzeit und die übrigen relativ kleine Laufzeiten haben, wobei zwischen allen diesen Laufzeitspeichern jeweils ein Ausgangsgatter und ein Eingangsgatter liegen. Je nach Ansteuerung des Eingangsgatters kann ein von dem jeweils vorangehenden Laufzeitspeicher abgegebener Impuls zum nachfolgenden Laufzeitspeicher hin übertragen oder nicht übertragen werden oder es kann ein solcher Impuls dort neu eingespeist werden. Auch hierbei müßten, wollte man eine solche Ansteuerung auf Grund einer Verarbeitung von jeweils gespeicherte ten Informationen vornehmen, sehr enge Zeittoleranzen eingehalten werden, um gegebenenfalls als Ergebnis einer solchen Verarbeitung eines am Ausgang eines Ausgangsgatters auftretenden Impulses dessen Weiterübertragung noch verhindern zu können.■ a ring of runtime memories, one of which has a relatively long runtime and the others have relatively short runtimes, with an output gate between each of these runtime memories and an input gate. Depending on the control of the input gate, one of the Transmit the previous transit time memory delivered pulse to the subsequent transit time memory or not be transmitted or such a pulse can be fed in there again. Also would have to be if one wanted such a control on the basis of a processing of each stored When making information, very tight time tolerances are adhered to, if necessary, as a result such processing of a pulse occurring at the output of an output gate To be able to prevent further transmission.

Zur Überwindung solcher Nachteile insbesondere der bekannten Zähleinrichtung ist auch schon (aus der deutschen Patentschrift 1151015) eine Zähleinrichtung bekannt, die zum Zählen einer Folge von Eingangsimpulsen in einer bestimmten Verschlüsselung, welche in Intervallen erscheinen, von denen jedes ein ganzes Vielfaches eines Grundintervalls ist, wobei jede Stufe des Zählgerätes einen Umlaufverzögerungsleitungsspeicher enthält, der eine Zirkulationszeit hat, die ein ganzes Vielfaches dieses Grundinter- valls ist, so daß ein dem Speicher übermittelter Eingangsimpuls an seinem Eingang zu einer Zeit wieder erscheint, welche in einer jedem Speicher zugeordneten Eingangstorschaltung mit derjenigen koinzidiert, zu der der nächste Impuls der gleichen Folge erscheinen kann, in folgender Weise ausgebildet ist: Diejenigen anderen Verzögerungsleitungsspeicher, die nicht der ersten Zählstufe angehören, weisen außer den schon erwähnten Eingangsschaltungen zusätzliche individuelle Eingangstorkreise auf, die so geschaltet sind, daß sie die Eingangsimpulse parallel empfangen, wobei diese Impulse außerdem parallel dem ersten Verzögerungsleitungsspeicher übermitteltTo overcome such disadvantages, in particular the known counting device, is already (from the German patent specification 1151015) a counting device known for counting a series of input pulses in a certain encryption, which appear at intervals, each of which is a is a whole multiple of a basic interval, each stage of the counter having a round trip delay line memory contains, which has a circulation time that is a whole multiple of this basic inter- valls is, so that an input pulse transmitted to the memory again at its input at a time appears which coincides with the one in an input gate circuit assigned to each memory to which the next pulse of the same sequence can appear, is designed in the following way: Those other delay line memories that do not belong to the first counting stage also have the already mentioned input circuits on additional individual input gate circuits, which are switched in this way are that they receive the input pulses in parallel, these pulses also in parallel transmitted to the first delay line memory

' werden; weiterhin ist von jedem Speicher her eine die Toröffnung vorbereitende Zündverbindung, an weleher ein zirkulierender Impuls in dem Speicher im wesentlichen zu der Zeit seines Wiedererscheinens am Speichereingang auftritt, an den zusätzlichen Eingangstorkeis jedes anderen Speichers der Kette der Zählstufen geführt, der je nach der gewählten Zählverschlüsselung dafür vorgesehen ist, den jeweils nächsten Eingangsimpuls aufzunehmen; schließlich ist von dem zusätzlichen Eingangstorkreis solcher Speicher — mit Ausnahme des in der Zählstufenfolge ersten — eine Löschader mit solchen anderen Speichern verbunden, in denen entsprechend der gewählten Zählverschlüsselung bei einem jeweils nächsten Eingangsimpuls ein etwa vorhandener zirkulierender Impuls gelöscht werden muß. Diese bekannte Schaltungsanordnung gestattet indessen wie die zuerst erwähnte bekannte Schaltungsanordnung lediglich eine parallele Speicherung der einzelnen Informationselemente einer Information, was einen entsprechenden Aufwand insbesondere im Hinblick auf die erforderlichen' will; furthermore, there is an ignition connection that prepares the opening of the gate and that is connected to each store a circulating pulse in the memory substantially at the time of its reappearance on Storage entrance occurs at the additional entrance gate of every other store in the chain Out counting levels, which is provided depending on the selected counting encryption, the each record the next input pulse; finally, such a memory is from the additional input gate circuit - with the exception of the first in the counting level sequence - a delete vein connected to such other memories, in which according to the selected counting encryption a circulating pulse, if any, at the next input pulse must be deleted. This known circuit arrangement allows, however, like the one mentioned first known circuit arrangement only a parallel storage of the individual information elements a piece of information what a corresponding effort in particular with regard to the required

Eingabe- und Ausgabeeinrichtungen für die einzelnen Laufzeitspeicher erfordert.Requires input and output devices for the individual runtime memory.

Zur Vermeidung der mit den bekannten Schaltungsanordnungen verknüpften Nachteile ist auch schon mit der deutschen Patentanmeldung P 12 23 416 eine Schaltungsanordnung für eine mehrstufige Zähleinrichtung zum getrennten Zählen der Impulse von zeitlich ineinandergeschachtelt gelieferten Impulsfolgen mit einer Reihe von Laufzeitspeichern, die jeweils einer Impulsfolge zugeordnete 1 -bit-Speicherplätze aufweisen, insbesondere für Zeitmultiplex-Fernsprechvermittlungssysteme, vorgeschlagen worden, bei der eine in an sich bekannter Weise mit statischen bistabilen Kippstufen aufgebaute Zählkette vorgesehen ist, in der die Kippstufen neben den der Zählweise entsprechend jeweils an andere Kippstufen angeschlossenen Zähleingängen zusätzliche Steuereingänge aufweisen, die jeweils an den Ausgang eines Laufzeitspeichers angeschlossen sind, dessen Eingang seinerseits an den Ausgang der betreffenden Kippstufe angeschlossen ist und dessen Laufzeit gleich der um die Zeitspanne vom Auftreten eines Signalelementes an dem Steuereingang der zugehörigen Kippstufe bis zum Wiedereinschreiben eines solchen Signalelementes in den betreffenden Laufzeitspeicher verminderten minimalen Impulsperiode der zeitlich ineinandergeschachtelten Impulsfolgen ist. Außerdem ist bereits (mit der deutschen Patentanmeldung P 12 31311 eine Schaltungsanordnung zum getrennten Umwerten von in einer Mehrzahl von Laufzeitspeichern jeweils zu einer eigenen Pulsphase gespeicherten Informationen bei Auftreten von Befehlsimpulsen von zeitlich ineinander geschachtelt glieferten Befehlsimpulsfolgen zu den betreffenden Pulsphasen, insbesondere für Zeitmultiplex-Fernsprechvermittlungssysteme, vorgeschlagen worden, bei der nur an die Ausgänge der Lauf zeitspeicher mit seinen Eingängen ein Umwerter fest angeschlossen ist, der unabhängig vom Auftreten oder Nichtauftreten eines Befehlsimpulses jede an den Laufzeitspeicherausgängen auftretende Information in die sich daraus bei einer Ausführung eines Umwertebefehls ergebende Information umwertet, und bei der weiterhin den Eingängen der Laufzeitspeicher ein Umschalter vorgeschaltet ist, der jeweils nur bei Auftreten eines Befehlsimpulses am Befehlsimpulseingang der Schaltungsanordnung die Eingänge der Laufzeitspeicher mit den Ausgängen des Umwerters verbindet und jeweils nur bei Abwesenheit eines solchen Befehlsimpulses den Eingang jedes Laufzeitspeichers mit dem Ausgang eben dieses Laufzeitspeichers verbindet.To avoid the disadvantages associated with the known circuit arrangements is also already with the German patent application P 12 23 416 a circuit arrangement for a multi-stage Counting device for counting the pulses separately from those supplied nested in time Pulse trains with a number of transit time memories, each assigned to a pulse train Have 1-bit memory locations, in particular for time-division multiplex telephone exchange systems, has been proposed in which one constructed in a manner known per se with static bistable flip-flops Counting chain is provided in which the flip-flops in addition to the counting method to others Counting inputs connected to flip-flops have additional control inputs, each of which is connected to the Output of a runtime memory are connected, the input of which in turn is connected to the output of the relevant Flip-flop is connected and its running time is equal to the time span from the occurrence of a signal element at the control input of the associated flip-flop until one is rewritten such signal element in the relevant transit time memory reduced minimum pulse period which is temporally nested pulse trains. In addition, (with the German Patent application P 12 31311 a circuit arrangement for the separate revaluation of a plurality of runtime memories each to its own Information stored in the pulse phase when command pulses occur, nested in one another in time Delivered command pulse sequences for the relevant pulse phases, in particular for time division multiplex telephone exchange systems, has been proposed in which only to the outputs of the runtime memory a corrector is permanently connected to its inputs, regardless of the occurrence or Failure of a command pulse any information appearing at the runtime memory outputs is converted into the information resulting therefrom when a conversion command is executed, and at which is also preceded by a switch to the inputs of the runtime memory, which only occurs when of a command pulse at the command pulse input of the circuit arrangement, the inputs of the Connects runtime memory with the outputs of the corrector and only in the absence of such Command pulse the input of each run-time memory with the output of this run-time memory connects.

Die nachfolgend beschriebene Erfindung eröffnet nun einen neuen Weg, um ein getrenntes Verarbeiten von in einem Laufzeitspeicher, der ausgangsseitig mit dem Eingang der ersten Schiebestufe und eingangsseitig mit dem Ausgang der letzten Schiebestufe eines aus einer Mehrzahl von statischen bistabilen Kippstufen aufgebauten taktgesteuerten Schieberegisters verbunden ist, jeweils zu einer eigenen Gruppe von mehreren aufeinanderfolgenden Pulsphasen gespeicherten, jeweils eine Gruppe von jeweils zu einer solchen Pulsphase gespeicherten, gemeinsam zu verarbeitenden Informationselementen umfassenden Informationen, insbesondere in ^Zeitmultiplex-Fernsprechvermittlungssystemen, zu ermöglichen. Erfindungsgemäß weist das Schieberegister eine der Anzahl der zu einer solchen Information gehörenden, gemeinsam zu verarbeitenden Informationselemente entsprechende Anzahl von statischen bistabilen Kippstufen auf, und seine Schiebetaktleitung führt Gruppen von jeweils einer der Anzahl der zu einer Information gehörenden, gemeinsam zu verarbeitenden Informationselemente entsprechenden Anzahl von synchron mit den die Ausspeicherung bzw. Einspeicherung der Informationselemente aus dem bzw. in das Schieberegister steuernden Speichertaktimpulsen auftretendenThe invention described below now opens up a new way of achieving separate processing from in a transit time memory, the output side with the input of the first shift stage and the input side with the output of the last shift stage one of a plurality of static bistable flip-flops built-up clock-controlled shift register is connected, each to a separate group of several successive pulse phases stored, each a group of each to such Information elements stored in the pulse phase and comprising information elements to be processed together, especially in ^ time division multiplex telephone exchange systems, to enable. According to the invention, the shift register has one of the number of corresponding information elements to be processed together belonging to such information Number of static bistable flip-flops, and its shift clock line carries groups of each one of the number of information elements belonging to an item of information to be processed together corresponding number of synchronous with the withdrawal or storage of the Information elements from or into the shift register controlling memory clock pulses occurring

ίο Schiebeimpulsen mit jeweils zwischen zwei solchen Schiebeimpulsgruppen liegenden, jeweils eine Verarbeitung einer gerade vom Laufzeitspeicher in das Schieberegister übertragenen Gruppe von gemeinsam zu verarbeitenden Informationselementen ermöglichenden Arbeitszeitspannen.ίο Shift impulses with between two such Shift pulse groups lying, each processing one straight from the transit time memory into the Shift register transmitted group of information elements to be processed together Working time spans.

Es sei an dieser Stelle bemerkt, daß aus der deutschen Auslegeschrift 1 202 035 eine Anordnung mit einer rückgekoppelten Laufzeitstrecke als Kreislaufspeicher für Informationsbits und mit einer Datenverarbeitungseinrichtung bekannt ist, in der ein taktgesteuertes Schieberegister mit einer Mehrzahl bistabiler Kippstufen vorgesehen ist, dessen erste Schiebestufe eingangsseitig mit dem Ausgang des Laufzeitspeichers verbunden ist und dessen letzte Schiebestufe ausgangsseitig mit dem Eingang des Laufzeitspeichers verbunden ist. Nähere Berührungspunkte mit dem in der erfindungsgemäß aufgebauten Schaltungsanordnung vorgesehenen Schieberegister hat das bei der bekannten Schaltungsanordnung vorhandene Schieberegister nicht; insbesondere dient es nicht der Informationsverarbeitung der im Laufzeitspeicher gespeicherten, jeweils eine Gruppe von gemeinsam zu verarbeitenden Informationselementen umfassenden Informationen. Die Informationsverarbeitung geht bei der bekannten Schaltungsanordnung in einem gesonderten Rechner vor sich, während die dort vorgesehene Schiebekette lediglich eine Verzögerung bei der Einspeicherung in den Laufzeitdraht bewirken soll. Demgegenüber ist in der erfindungsgemäß aufgebauten Schaltungsanordnung gerade ein die gemeinsame Verarbeitung jeweils der zu einer Information gehörenden Informationselemente ermöglichendes Schieberegister vorgesehen, womit der Vorteil eines geringeren schaltungstechnischen Aufwands und auch einer leichteren Dimensionierbarkeit verbunden ist.It should be noted at this point that from the German Auslegeschrift 1 202 035 an arrangement with a feedback transit time path as a circuit memory for information bits and with a data processing device is known, in which a clock-controlled shift register with a plurality of bistable Flip-flops are provided, the first shift stage of which on the input side with the output of the transit time memory is connected and its last shift stage on the output side with the input of the runtime memory connected is. Closer points of contact with that in the circuit arrangement constructed according to the invention The shift register provided in the known circuit arrangement has the shift register provided not; in particular, it does not serve to process the information stored in the runtime memory, each comprising a group of information elements to be processed together Information. In the known circuit arrangement, the information processing takes place in a separate one Computer in front of you, while the sliding chain provided there only has a delay the storage in the delay wire is intended to effect. In contrast, is constructed in accordance with the invention Circuit arrangement just a common processing of each of the information belonging information elements enabling shift register provided, thus the advantage of a less circuitry effort and also easier dimensioning is associated.

Dadurch, daß in der erfindungsgemäß aufgebautenThe fact that in the constructed according to the invention

Schaltungsanordnung der Ausgang eines Laufzeit-Circuit arrangement of the output of a transit time

' Speichers über ein mit einer entsprechenden Anzahl von statischen bistabilen Kippstufen aufgebautes Schieberegister, das durch gruppenweise auftretende Schiebeimpulse mit zwischen den Schiebeimpulsgruppen liegenden Arbeitszeitspannen gesteuert wird, zu dem Eingang des Laufzeitspeichers rückgeführt ist, wird erreicht, daß bei serienmäßiger Speicherung der jeweils zu einer Information gehörenden Informationselemente und dementsprechend aufeinanderfolgendem dynamischem Auftreten der einzelnen Informationselemente am Ausgang des Laufzeitspeichers die einzelnen Informationselemente gerade während der eine Verarbeitung der betreffenden Information Ermöglichenden Arbeitszeitspanne in den einzelnen bistabilen Kippstufen des Schieberegisters statisch gespeichert werden, so daß sie, ohne daß besonders scharfe Zeitbedingungen eingehalten werden müßten, parallel ausgelesen bzw. verarbeitet werden können. Dabei ist von besonderem Vorteil, daß durch entsprechende Bemessung der Pausen zwischen jeweils zwei Schiebeimpulsgruppen die Arbeitszeitspanne mehr'Memory over a with a corresponding number from static bistable multivibrators built up shift register, which occurs in groups Shifting pulses is controlled with working time spans lying between the shifting pulse groups the input of the runtime memory is fed back, it is achieved that with serial storage of the information elements belonging to one piece of information and, accordingly, following one another dynamic occurrence of the individual information elements at the output of the runtime memory the individual information elements just during the processing of the relevant information Allowing working time period in the individual bistable multivibrators of the shift register is statically stored so that they, without having to comply with particularly strict time conditions, can be read out or processed in parallel. It is of particular advantage that by appropriate Dimensioning of the breaks between two groups of shifting impulses increases the working time

oder weniger groß gemacht werden kann, so daß gegebenenfalls auch eine Zusammenarbeit der Schaltungsanordnung mit relativ langsam arbeitenden Einrichtungen möglich ist. Zugleich ergibt sich gegenüber den bekannten Schaltungsanordnungen eine wesentliche Aufwandsersparnis insofern, als überhaupt nur ein einziger Laufzeitspeicher mit den bei solchen Speichern besonders ins Gewicht fallenden Eingabe- und Ausgabevorrichtungen vorgesehen zu werden braucht.or can be made less large, so that if necessary also a cooperation of the circuit arrangement with relatively slowly operating devices is possible. At the same time, there is an essential compared to the known circuit arrangements Effort saving insofar as only a single runtime memory with such Save particularly significant input and output devices to be provided needs.

Zweckmäßigerweise wird die Schaltungsanordnung gemäß der Erfindung so ausgebildet, daß mit den Ausgängen und Eingängen der einzelnen Kippstufen des Schieberegisters die Informationsverarbeitung ermöglichende, jeweils nur während der genannten Arbeitszeitspannen entriegelte Verknüpfungsschaltungen verbunden sind. Insbesondere können die einzelnen Kippstufen des Schieberegisters mindestens zum Teil zusätzlich Steuereingänge aufweisen, über die sie zu einer jeweils nur während der Arbeitszeitspannen wirksamen Zählkette zusammengeschaltet sind; hiermit wird dann ein getrenntes Zählen der Impulse von zeitlich ineinander geschachtelt gelieferten Impulsfolgen ermöglicht. Eine solche getrennte Zählung der Impulse von zeitlich ineinander geschachtelten Impulsfolgen kann insbesondere in Zeitmultiplex-Fernsprechvermittlungssystemen zweckmäßig sein; in denen im Zuge einer zyklischen Ansteuerung von Anschlußleitungen oder auch jeweils ganzer Gruppen von Anschlußleitungen für jede dieser Anschlußleitungen bzw. Gruppen von Anschlußleitungen ein getrennter Zählvorgang, z. B. zur Registrierung von Gebührenimpulsen, erforderlich sein kann. Die Anwendung der erfindungsgemäßen Schaltungsanordnung in solchen Zeitmultiplex-Fernsprechvermittlungssystemen ist indessen nicht auf die Durchführung solcher Zählvorgänge beschränkt; sie kann vielmehr ganz allgemein zur getrennten Verarbeitung von zyklisch angesteuerten Anschlußleitungen bzw. Gruppen von Anschlußleitungen betreffenden Informationen ausgenutzt werden, wobei gegebenenfalls auch jeweils ein Teil der Kippstufen des Schieberegisters zu einer Impulszählung und der übrige Teil des Schieberegisters zur Verarbeitung weiterer, die betreffende Anschlußleitung betreffender Informationen ausgenutzt werden kann. Bei Speicherung von mit einer Bezugsinformation zu vergleichenden Informationen in dem Laufzeitspeicher ist zweckmäßigerweise in weiterer Ausgestaltung der erfindungsgemäßen Schaltungsanordnung mit der ersten Kippstufe des Schieberegisters eine Vergleicherschaltung verbunden, die außerdem an die erste Kippstufe eines die Bezugsinformation enthaltenden, mit seinem Schiebeeingang an die schon erwähnte Schiebetaktleitung angeschlossenen weiteren Schieberegisters angeschlossen ist und die die Übereinstimmung bzw. Nichtübereinstimmung der einzelnen Informationselemente anzeigende Signale abgibt.Appropriately, the circuit arrangement according to the invention is designed so that with the Outputs and inputs of the individual flip-flops of the shift register that enable information processing, logic circuits unlocked only during the specified working periods are connected. In particular, the individual flip-flops of the shift register can at least in some cases also have control inputs via which they can only be used during working hours effective counting chain are interconnected; this then results in a separate counting of the impulses of pulse sequences delivered nested in time. Such a separate count the pulses of time-nested pulse trains can be used in particular in time-division multiplex telephone switching systems be expedient; in which in the course of a cyclical control of connecting lines or also in each case whole Groups of connecting lines for each of these connecting lines or groups of connecting lines a separate counting process, e.g. B. to register charge pulses may be required. The use of the circuit arrangement according to the invention in such time division multiplex telephone switching systems however, it is not restricted to such counting operations; she can rather, in general, for the separate processing of cyclically controlled connection lines or Information relating to groups of connecting lines can be used, where appropriate also a part of the flip-flops of the shift register for a pulse count and the remaining part of the Shift register for processing further information relating to the connection line in question can be exploited. When storing information to be compared with reference information in the runtime memory is expediently in a further embodiment of the invention Circuit arrangement connected to the first flip-flop of the shift register, a comparator circuit, which also to the first flip-flop one containing the reference information, with its shift input connected to the already mentioned shift clock line connected further shift register and which is the correspondence or non-correspondence of the individual information elements emits indicating signals.

An Hand der Zeichnungen sei die Erfindung näher erläutert. In F i g. 1 ist als Ausführungsbeispiel für eine gemäß der Erfindung aufgebaute Schaltungsanordnung eine mehrstufige Binärzähleinrichtung dargestellt, die ihr an ihrem Zählimpulseingang ζ zugeführte Impulse von zeitlich ineinandergeschachtelt gelieferten Impulsfolgen getrennt zu zählen vermag. Die Schaltungsanordnung weist zunächst ein Schieberegister auf, das mit einer Anzahl von statischen bistabilen Kippstufen Kl... K8 aufgebaut ist, die der Anzähl der zu einer jeweils zu verarbeitenden Information gehörenden Informationselemente entspricht. Die erste Schiebestufe Kl des Schieberegisters ist eingangsseitig mit dem Ausgang α eines Laufzeitspeichers SS verbunden, dessen Laufzeit von z. B. 500 μβ unter Berücksichtigung der für den Durchlauf eines Informationselements durch das Schieberegister erforderlichen Zeitspanne der minimalen Impulsperiode solcher Folgen zu zählender Impulse, die mitThe invention will be explained in more detail with reference to the drawings. In Fig. 1 shows, as an exemplary embodiment of a circuit arrangement constructed in accordance with the invention, a multi-stage binary counter which is able to count pulses supplied to its counting pulse input ζ separately from pulse sequences supplied interleaved in time. The circuit arrangement initially has a shift register which is constructed with a number of static bistable flip-flops Kl ... K8 , which corresponds to the number of information elements belonging to an item of information to be processed. The first shift stage Kl of the shift register is connected on the input side to the output α of a transit time memory SS , the transit time of z. B. 500 μβ taking into account the time required for the passage of an information element through the shift register of the minimum pulse period of such sequences of pulses to be counted with

ίο dieser minimalen Impulsperiode oder einem ganzen Vielfachen davon wiederholt auftreten können, entspricht. Die letzte Schiebestufe KS des Schieberegisters ist ausgangsseitig mit dem Eingang e des Laufzeitspeichers SS verbunden. Es sei an dieser Stelle darauf hingewiesen, daß die statischen bistabilen Kippschaltungen ebenso wie die Verknüpfungsschaltungen in an sich bekannter Weise realisiert werden können, wie dies insbesondere den »Entwicklungsberichten der Siemens & Halske AG«, Jahrgang .22, Folge 2, Seiten 159 bis 171, August 1959, zu entnehmen ist. Das Schieberegister mit den statischen bistabilen Kippstufen Kl... KS wird über eine Schiebetaktleitung s gesteuert, die Gruppen von synchron mit beispielsweise in einem Abstand von 0,5 /is aufeinanderfolgenden Speichertaktimpulsen, welche die Ausbzw. Einspeicherung der Informationselemente aus dem Schieberegister 55 bzw. in dieses Schieberegister SS steuern, auftretende Schiebeimpulse führt. Eine solche Gruppe umfaßt dabei jeweils eine Anzahl von beispielsweise in dem Abstand von 0,5 μ$ aufeinanderfolgenden Schiebeimpulsen, die der Anzahl der zu einer getrennt zu verarbeitenden, in dem Laufzeitspeicher SS jeweils zu einer eigenen Gruppe von mehreren aufeinanderfolgenden Pulsphasen gespeicherten Information gehörenden Informationselemente entspricht; dabei liegt jeweils zwischen zwei solchen Schiebeimpulsgruppen eine Arbeitszeitspanne von beispielsweise 1,5 μβ, welche einer Verarbeitung einer gerade vom Laufzeitspeicher SS in das Schieberegister Kl... KS übertragenen Gruppe von Informationselementen ermöglicht.ίο this minimum pulse period or a whole multiple thereof can occur repeatedly. The last shift stage KS of the shift register is connected on the output side to the input e of the transit time memory SS . It should be pointed out at this point that the static bistable multivibrators as well as the logic circuits can be implemented in a manner known per se, as in particular the "Development Reports of Siemens & Halske AG", Volume 22, Volume 2, Pages 159 to 171 , August 1959, can be found. The shift register with the static bistable multivibrator Kl ... KS is controlled via a shift clock line s , the groups of synchronously with, for example, at a distance of 0.5 / is successive memory clock pulses, which the Auszw. Storage of the information elements from the shift register 55 or in this shift register SS control, resulting shift pulses. Such a group includes a number of shift pulses, for example at intervals of 0.5 μ $ , which correspond to the number of information elements belonging to a separate information item stored in the transit time memory SS, each of which is a separate group of several consecutive pulse phases ; between two such shift pulse groups there is a working time span of, for example, 1.5 μβ, which enables processing of a group of information elements that has just been transferred from the transit time memory SS to the shift register Kl ... KS.

An dieser Stelle sei kurz die F i g. 2 betrachtet, wel-At this point the Fig. 2 considers the

, ehe die erwähnten Zeitverhältnisse noch verdeutlicht.before clarifying the time relationships mentioned.

In F i g. 2 sind in der Zeile t zunächst die Speichertaktimpulse dargestellt, die über die in Fig. 1 skizzierte Leitung t die Einspeicherung der Informationselemente in das Schieberegister 55 bzw. die Ausspeicherung aus demselben steuern. In der Zeile s sind Gruppen von Schiebeimpulsen dargestellt, wobei je eine Gruppe entsprechend den das Schieberegister nach Fig. 1 bildenden acht Kippstufen Kl... KS acht Schiebeimpulse umfaßt. Diese Schiebeimpulse werden in der Schaltungsanordnung nach Fig. 1 dem Schieberegister über die Schiebetaktleitung s zugeführt. Zwischen den einzelnen Schiebeimpulsgruppen liegt, wie dies auch aus Fig. 2 deutlich wird, jeweils eine Arbeitszeitspanne, in der eine Verarbeitung einer gerade vom Laufzeitspeicher SS in das Schieberegister Kl... KS übertragenen Gruppe von Informationselementen ermöglicht ist. Dies kann dadurch erreicht werden daß in F i g. 2 in der Zeile ν angedeutete Entriegelungsimpulse mit einer Dauer von z. B. 1 μβ Verknüpfungsschaltungen zugeführt werden, die mit den Ausgängen und Eingängen der einzelnen Kippstufen Kl... KS des Schieberegisters verbunden sind und die die jeweilige Informationsverarbeitung während der einzelnen Arbeitszeitspannen ermöglichen.
In der Schaltungsanordnung nach Fig. 1 sind sol-In Fig. 2, the storage clock pulses are shown in line t , which control the storage of the information elements in the shift register 55 or the removal from the same via the line t sketched in FIG. 1. In line s , groups of shift pulses are shown, each group comprising eight shift pulses corresponding to the eight flip-flops Kl ... KS forming the shift register according to FIG. 1. In the circuit arrangement according to FIG. 1, these shift pulses are fed to the shift register via the shift clock line s. As is also clear from FIG. 2, between the individual shift pulse groups there is in each case a working time span in which processing of a group of information elements that has just been transferred from the transit time memory SS to the shift register Kl... KS is made possible. This can be achieved in that in FIG. 2 unlocking pulses indicated in the line ν with a duration of z. B. 1 μβ logic circuits are supplied, which are connected to the outputs and inputs of the individual flip-flops Kl ... KS of the shift register and which enable the respective information processing during the individual working periods.
In the circuit arrangement according to FIG. 1,

409 611/208409 611/208

ehe Verknüpfungsschaltungen in Form der Gatter Gl, GI,... GS vorgesehen, die mit den Ausgängen und mit zusätzlichen Steuereingängen der einzelnen Kippstufen Kl... KS des Schieberegisters verbunden sind und über die die Kippstufen zu einer jeweils nur während der Arbeitszeitspannen wirksamen Zählkette zusammengeschaltet sind. Je nachdem, ob auf der Leitung ν ein Entriegelungsimpuls auftritt oder nicht, sind von den Gattern GI... GS her die zusätzlichen Steuereingänge der statischen bistabilen Kippstufen KI... KS von ihren Ausgängen her für die Verarbeitung eines gegebenenfalls von der jeweils vorangehenden statischen bistabilen Kippstufe Kl... Kl her zugeführten Zählübertragungsimpulses vorbereitet oder nicht. Den Eingang für die getrennt zu zählenden Impulse von zeitlich ineinandergeschachtelt gelieferten Impulsfolgen mit einer der genannten Speicherumlaufzeit von z. B. 500 μι> entsprechenden Impulsfolgefrequenz bildet die in Fig. 1 angedeutete Leitung z, die über ein ebenfalls von der Leitung ν her zu entriegelndes Gatter Gl den zusätzlichen Steuereingang der ersten Kippstufe Kl ansteuert. Zur näheren Erläuterung der Funktionsweise der Schaltungsanordnung nach Fig. 1 sei angenommen, daß eine acht Informationselemente 10111001 umfassende Information, wie sie in Fig. 2 in Zeile α angedeutet ist, im Rhythmus der Speichertaktimpulse t am Ausgang α des Laufzeitspeichers SS ausgespeichert werde. Durch die in F i g. 2 in Zeile s angedeutete erste Gruppe von Schiebetaktimpulsen werden die genannten Informationselemente in das Schieberegister Kl... KS geschoben, bis nach dem achten Schiebetaktimpuls, d.h. nach 4 μβ, gerade die vollständige Information 10111001 in den statischen bistabilen Kippstufen Kl... KS des Schieberegisters eingeschrieben ist. Nunmehr beginnt eine Arbeitszeitspanne von 1,5 μβ, in der kein Schiebetaktimpuls auf der Leitung s auftritt; statt dessen tritt jetzt auf der Leitung ν für 1 μβ ein Entriegelungssignal auf, das die Verknüpfungsschaltungen. Gl... GS entriegelt und damit die gewünschte Informationsverarbeitung im vorliegenden Falle dadurch ermöglicht, daß jetzt während des Andauerns dieser Entriegelung die einzelnen Kippstufen Kl... KS des Schieberegisters zu einer Zählkette zusammengeschaltet sind. Tritt jetzt während dieser Entriegelung auf der Zählimpulsleitung ζ ein Zählimpuls auf, wie er in F i g. 2 in Zeile ζ angedeutet ist, so wird dieser Zählimpuls zu der gerade in den Kippstufen Kl... KS gespeicherten Information hinzuaddiert, wobei unter den vorstehend zugrunde gelegten Verhältnissen die Kippstufe Kl vom »1«-Zustand in den »0«-Zustand umgeschaltet würde und als Folge dieser Umschaltung die Kippstufe Kl vom »0«-Zustand in den »1 «-Zustand. Im Anschluß an die Arbeitszeitspanne tritt auf der Schiebetaktleitung s wieder eine Gruppe von acht Schiebeimpulsen auf; diese Schiebeimpulsgruppe, die in Fi g. 2, Zeile s, als zweite Schiebeimpulsgruppe angedeutet ist, hat zur Folge, daß im Verlaufe der nächsten 4 Mikrosekunden die als Ergebnis der Informationsverarbeitung in den Kippstufen Kl... KS stehende Information wieder aus dem Schieberegister herausgeschoben und über den Eingang e des Laufzeitspeichers SS in diesen wieder \m Rhythmus der Speichertaktimpulse t eingespeichert wird. Unter den der vorstehenden Betrachtung zugrundeliegenden Verhältnissen treten dann also am Eingang e des Laufzeitspeichers SS die die einzuspeichernde Information bildenden Informationselemente 01111001 auf, wie sie in Fig. 2 in Zeile e angedeutet sind. Gleichzeitig damit, daß die das Verarbeitungsergebnis darstellende Information in den Laufzeitspeicher SS wieder eingeschrieben wird, kann die nächste zu verarbeitende Information aus dem Laufzeitspeicher SS ausgespeichert und in das Schieberegister Kl... KS geschoben werden, um dort gegebenenfalls in entsprechender Weise eine Verarbeitung zu erfahren. In entsprechender Weisebefore logic circuits in the form of gates Gl, GI, ... GS are provided, which are connected to the outputs and with additional control inputs of the individual flip-flops Kl . . KS of the shift register are connected and via which the flip-flops are interconnected to form a counting chain that is only effective during the working time spans. Depending on whether an unlocking pulse occurs on the line ν or not, the additional control inputs of the static bistable flip-flops KI ... KS are from the gates GI ... GS from their outputs for processing a possibly preceding static one bistable flip-flop Kl ... Kl her supplied counting transmission pulse prepared or not. The input for the pulses to be counted separately from pulse trains delivered nested in time with one of the mentioned memory circulation times of z. B. 500 μι> corresponding pulse repetition frequency forms the line z indicated in FIG. 1, which controls the additional control input of the first flip-flop Kl via a gate Gl, which is also to be unlocked from the line ν. For a more detailed explanation of the operation of the circuit of Fig. 1 it is assumed that an eight information items 10111001 comprehensive information as is indicated α in line in Fig. 2, in the rhythm of the memory clock pulses t at the output α of the runtime memory SS will be stored. Through the in F i g. 2 in line s indicated first group of shift clock pulses, the mentioned information elements are shifted into the shift register Kl ... KS , until after the eighth shift clock pulse, i.e. after 4 μβ, the complete information 10111001 in the static bistable flip-flops Kl ... KS des Shift register is written. A working period of 1.5 μβ now begins, in which no shift clock pulse occurs on line s; instead, an unlocking signal now occurs on line ν for 1 μβ, which the logic circuits. Gl ... GS unlocked and thus enables the desired information processing in the present case in that the individual flip-flops Kl ... KS of the shift register are now interconnected to form a counting chain while this unlocking continues. If a counting pulse occurs during this unlocking on the counting pulse line ζ , as shown in FIG. 2 is indicated in line ζ , this counting pulse is added to the information currently stored in the flip-flops Kl ... KS , with the flip-flop Kl switched from the "1" state to the "0" state under the above conditions would and as a result of this switchover the flip-flop Kl from the "0" state to the "1" state. After the working period, a group of eight shift pulses occurs again on the shift clock line s; this shift pulse group, which in Fi g. 2, line s, is indicated as the second shift pulse group, has the consequence that, in the course of the next 4 microseconds, the information in the flip-flops Kl ... KS as a result of the information processing is pushed out of the shift register again and via the input e of the transit time memory SS t is stored into this again \ m rhythm of the memory clock pulses. Among the underlying consideration of the above circumstances so then the information einzuspeichernde forming information items 01111001 occur at the input e of the runtime memory SS, such as are indicated in Fig. 2 in line e. Simultaneously with the fact that the information representing the processing result is rewritten into the transit time memory SS , the next information to be processed can be stored out of the transit time memory SS and transferred to the shift register Kl ... KS are pushed in order to experience processing there, if necessary, in a corresponding manner. In a corresponding way

ίο arbeitet die Schaltungsanordnung nach Fig. 1 auch im weiteren Verlaufe eines Speicherzyklus, um schließlich wieder die in F i g. 2 in Zeile e angedeutete Gruppe von Informationselementen am Ausgang a des Laufzeitspeichers SS auszuspeichern und in das Schieberegister Kl... KS zu schieben und damit eine erneute Verarbeitung der betreffenden Information zu ermöglichen.The circuit arrangement according to FIG. 1 also works in the further course of a memory cycle in order to finally return to the in FIG. 2 in line e indicated group of information elements at the output a of the transit time memory SS and stored in the shift register Kl ... KS to move and thus enable a renewed processing of the information in question.

Im Vorstehenden wurde bei der Erläuterung der Schaltungsanordnung nach Fig. 1 davon ausgegangen, daß die Informationsverarbeitung darin besteht, bei zeitgerechtem Auftreten eines Zählimpulses diesen zu der betreffenden gespeicherten Information hinzuzuaddieren. In entsprechender Weise kann jedoch auch eine andere Informationsverarbeitung vorgenommen werden, beispielsweise eine Umwertung der jeweiligen Information in Abhängigkeit auch von anderen Informationen, wozu dann mit den Ausgängen und Eingängen der einzelnen Kippstufen Kl... KS des Schieberegisters eine solche andere Informationsverarbeitung ermöglichende, jeweils nur während der Arbeitszeitspannen entriegelte Verknüpfungsschaltungen verbunden sein können.In the foregoing, in the explanation of the circuit arrangement according to FIG. 1, it was assumed that the information processing consists in adding a counting pulse to the relevant stored information when a counting pulse occurs in a timely manner. In a corresponding manner, however, other information processing can also be carried out, for example a revaluation of the respective information depending on other information, for which purpose such other information processing then only enables with the outputs and inputs of the individual flip-flops Kl ... KS of the shift register, in each case only logic circuits unlocked during working periods can be connected.

Im Zuge der Informationsverarbeitung kann es auch zweckmäßig sein, die im Laufzeitspeicher SS gespeicherten Informationen jeweils mit einer Bezugsinformation zu vergleichen, um beispielsweise die Erschöpfung der Speicherkapazität eines eine solche Information speichernden, eine der Anzahl ihrer Informationselemente entsprechende Anzahl von aufeinanderfolgenden Pulsphasen umfassenden Speicherplatzes feststellen zu können. Die Schaltungsanordnung kann dazu, wie dies auch in F i g. 1 skizziert ist, in der Weise ausgestaltet sein, daß mit der ersten Kippstufe Kl des Schieberegisters Kl... KS eine Vergleicherschaltung GV verbunden ist, die außerdem an die erste Kippstufe Bl eines die Bezugsinformation enthaltenden weiteren Schieberegisters Bl.., BS angeschlossen ist; dieses die Bezugsinformation enthaltende, zu einem Ring geschlossene Schieberegister ist dabei mit seinem Schiebeeingang an die Schiebetaktleitung s des Schieberegisters Kl... KS angeschlossen, so daß jeweils mit der Eingabe eines aus dem Laufzeitspeicher SS ausgespeicherten Informationselementes in die erste Kippstufe Kl des Schieberegisters Kl... KS das entsprechende Informationselement der Bezugsinformation in die erste Kippstufe Bl des die Bezugsinformation enthaltenden Schieberegisters Bl... BS geschoben wird. Die Vergleicherschaltung GV gibt dann an ihrem in Fig. 1 mit gv bezeichneten Ausgang Signale ab, die die Übereinstimmung bzw. Nichtübereinstimmung der einzelnen Informationselemente anzeigen; bei der in F i g. 1 dargestellten Konfiguration der von einem Entriegelungseingang k her durch Vergleichertaktimpulse, wie sie in Fig. 2 in der Zeile k angedeutet sind, entriegelten Vergleicherschaltung GV zeigt ein am Vergleicherausgang gv auftretendes »!«-Signalelement die Nichtübereinstimmung zweier miteinan- In the course of information processing, it can also be useful to compare the information stored in the transit time memory SS with reference information, for example, in order to be able to determine the exhaustion of the memory capacity of a memory location which stores such information and has a number of successive pulse phases corresponding to the number of its information elements . The circuit arrangement can, as also shown in FIG. 1 is outlined, be designed in such a way that with the first flip-flop Kl of the shift register Kl ... KS a comparator circuit GV is connected, which is also connected to the first flip-flop B1 of a further shift register Bl .., BS containing the reference information; This reference information containing a ring closed shift register is s connected with its shift input to the shift clock line of the shift register Kl. .. KS, so that in each case with the input of a full saved from the run-time memory SS information element in the first flip-flop Kl of the shift register Kl. .. KS the corresponding information element of the reference information is shifted into the first flip-flop B1 of the shift register Bl ... BS containing the reference information. The comparator circuit GV then emits signals at its output designated gv in FIG. 1 which indicate the correspondence or non-correspondence of the individual information elements; at the in F i g. 1 of the comparator circuit GV , which is unlocked from an unlocking input k by means of comparator clock pulses, as indicated in line k in FIG.

der verglichener Informationselemente an. Dieses »1« -Signalelement kann, ohne daß dies noch in F i g. 1 näher gezeigt ist, gespeichert werden; ist ein solches »1«-Signalelement nach Beendigung des Vergleiches, d. h. nach Beendigung der betreffenden Gruppe von Vergleichertaktimpulsen, nicht gespeichert worden, so zeigt dies an, daß die gerade im Schieberegister Kl... KS stehende Information mit der im Schiebe-of the compared information items. This "1" signal element can, without this being shown in FIG. 1 shown in more detail, can be stored; if such a "1" signal element has not been stored after the comparison has ended, ie after the relevant group of comparator clock pulses has ended, this indicates that the information currently in the shift register Kl ... KS corresponds to the information in the shift register.

register Bl... BS gespeicherten Bezugsinformationen vollständig übereinstimmt, was dann in hier nicht weiter interessierender Weise zur Einleitung entsprechender Maßnahmen ausgenutzt werden kann. Eine solche Maßnahme kann beispielsweise darin bestehen, daß unter Löschung der betreffenden Information ein Übertragsimpuls einer weiteren Zählschaltung gemäß Fig. 1 zugeführt wird.register Bl . Such a measure can consist, for example, in that a carry pulse is fed to a further counting circuit according to FIG. 1, with the relevant information being deleted.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Circuit arrangement for the separate processing of in a transit time memory, which is connected on the output side to the input of the first shift stage and on the input side to the output of the last shift stage of a clock-controlled shift register composed of a plurality of static bistable multivibrators, each in a separate group of several successive pulse phases stored, in each case a group of information elements to be processed jointly and stored in each case for such a pulse phase, in particular in static bistable multivibrators (Kl ... KS) and its shift clock line (s) groups of one of the number of information belonging to one piece of information to be processed together I Information elements corresponding number of shift pulses occurring synchronously with the storage or storage of the information elements from the or into the shift register controlling memory clock pulses with each between two such shift pulse groups, each processing a straight from the transit time memory (5S) in the shift register (Kl .. KS) group of information elements to be processed together enabling working time spans.

2. Circuit arrangement according to claim 1, characterized in that logic circuits which are unlocked only during the working periods are connected to the outputs and inputs of the individual flip-flops (Kl ... KS) of the shift register which enable information processing.

3. Circuit arrangement according to claim 2, characterized in that the individual flip-flops (Kl ... KS) of the shift register have at least in part additional control inputs via which they are interconnected to form a counting chain that is effective only during the working periods.

4. Circuit arrangement according to one of the preceding claims, characterized in that when storing information to be compared with reference information in the transit time memory (SS) with the first flip-flop (Kl) of the shift register, a comparator circuit (GV) is connected, which is also connected to the first flip-flop a further shift register (Bl ... BS) which contains the reference information and whose shift input is connected to said shift clock line (s) and which emits signals indicating the correspondence or non-correspondence of the individual information elements.

In telecommunications systems and in message processing systems, especially in time division multiplex telephone exchange systems, are often run-time memories for storing information, which z. B. on in such a time division multiplexed telephone switching system existing connections or relate to individual subscribers of such a switching system. A an information element (bit) representing a pulse entered into a runtime memory here a preferably magnetostrictive delay element; by returning the pulse from the output of the Delay element at its input ensures that a pulse entered into the delay memory is periodic can circulate in memory. In this way, in a runtime memory in one of the length of the delay element corresponding number also, for example, 1000 further information elements (bits) each cycle periodically to its own pulse phase and thus be stored. After many of the Information to be stored can each consist of groups of bits, often there are several such Provided among themselves the same runtime memory, in which the bits forming such a group paral-IeI are stored, or a single, correspondingly longer runtime memory is provided in which the bits forming such a group are each stored in series.

In general, it is not sufficient for information to be stored once in a runtime memory remains stored without any further influence; rather, it will be necessary on a case-by-case basis be able to make changes to previously stored information or information that has been previously stored completely replaced by a new piece of information. Such a case is e.g. B. in a time division telephone switching system given, in the subscriber lines interrogated periodically for their loop status for the purpose of determination of loop status changes, the last determined loop status can be noted must or in which to make a count of charge pulses for the individual subscriber lines is. In such a case, the information is then staggered in time process in the same way without any mutual interference occurring.

In this connection there is already a binary counter (from British patent specification 858 276) known for the separate counting of the pulses of pulse sequences delivered nested in time, which is constructed with a number of round-trip delay line memories, one for each the pulse trains have a 1-bit storage location; the output of each circulation delay line memory leads to one input of one Coincidence gate, the other input of which with the input of the said round trip delay line memory connected to the input of the next

following overflow delay line memory and at the same time to the delete input of the input of the first-mentioned circulation delay line memory immediately upstream further gate. The to counting, temporally offset pulses are sent to the counting device via a single input wire supplied, the pulses of one and the same pulse train following one another at intervals, which is equal to or equal to a minimum pulse period