DE2522089C2

DE2522089C2 - Circuit arrangement for recognizing and evaluating loop status changes of subscriber lines in centrally controlled telephone systems

Info

Publication number: DE2522089C2
Application number: DE19752522089
Authority: DE
Inventors: Manfred Dipl.-Ing. 6368 Bad Vilbel Agricola; Jürgen Dipl.-Ing. 6000 Frankfurt Beckmann; Jürgen Dipl.-Ing. 6079 Sprendlingen Glemser; Helmut Ing.(Grad.) 6360 Friedberg Tschiesche
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Telenorma Telefonbau und Normalzeit GmbH
Priority date: 1975-05-17
Filing date: 1975-05-17
Publication date: 1983-12-08
Also published as: DE2522089A1; FR2312160A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen und Auswerten von Schleifenzustandsänderungen von Teilnehmeranschlußleitungen in zentral gesteuerten Fernsprechvermittlungsanlagen, wie sie im Oberbegriff des Patentanspruchs 1 näher bezeichnet ist. Eine derartige Schaltungsanordnung ist aus dem Hauptpatent (DE-PS 21 12 872) bekannt. Diese Schaltungsanordnung beschäftigt sich damit, bei einer nach dem Abtastprinzip arbeitenden zentral gesteuerten Fernsprechvermittlungsanlage unterschiedliche Zustände in den Teilnehmerstellen dadurch zu identifzieren, daß in einem umlaufenden Zeitspeicher und in einem umlaufenden Zustandsspeicher der bei der letzten Abtastung herrschende Zustand (alter Zustand) und weiterhin der seit der letzten Änderung dieses Zustandes vergangene Zeitraum gespeichert werden. Durch den Vergleich des alten Zustandes mit dem durch die Neuabtastung festgestellten Zustand der Teilnehmerstelle läßt sich zum einen eine Aussage darüber machen, ob eine Zustandsänderung stattgefunden hat. In einem späteren Zeitpunkt dieser Überwachung läßt sich dann durch eine entsprechende Angabe in der zugehörigen Zeile des Zeitspeichers sagen, wieviel ZeitThe invention relates to a circuit arrangement for recognizing and evaluating changes in the state of the loop of subscriber lines in centrally controlled telephone exchanges, as they are in the The preamble of claim 1 is specified. Such a circuit arrangement is from the Main patent (DE-PS 21 12 872) known. This circuit arrangement deals with a after the centrally controlled telephone exchange operating according to the scanning principle, different states to be identified in the subscriber stations that in a circulating time memory and in a circulating status memory, the status prevailing at the last scan (old status) and the period since the last change to this state can still be saved. By comparing the old state with the state of the subscriber station determined by the resampling on the one hand, a statement can be made about whether a change of state has taken place. In a later point in time of this monitoring can then be indicated in the corresponding line of the time memory say how much time

seit der letzten Änderung des Zustandes vergangen ist, wie lange also der augenblicklich herrschende Zustand schon andauert. Daraus und aus der Art des vorherigen Zustandes läßt sich erkennen, ob eine Zustandsänderung die erforderliche Zeitdauer hat, und somit zu einer zentralen Steuereinrichtung weiter gegeben werden kann.has passed since the last change in the state, i.e. how long the current state was already lasts. From this and from the type of the previous state it can be seen whether there is a change in state has the required length of time, and can thus be passed on to a central control device can.

Aus der DE-AS 11 75 283 ist eine Schaltungsanordnung bekannt, womit bei einer zeitmultiplex durchschaltenden Vermittlungsanlage von den Teilnehmern abgegebene Wahlimpulse über die Zeitmultiplex-Sammelschiene zu einem aus Laufzeitleitungen aufgebauten Zähler gelangen. Da diese Wahlimpulse als Abtastproben angeboten werden, ist eine besondere Laufzeit-From DE-AS 11 75 283 a circuit arrangement is known, which means that in a time-division multiplex switching system from the participants dialing pulses emitted via the time division multiplex busbar get to a counter made up of delay lines. As these dialing pulses are used as samples are offered is a special term

Speichereinrichtung vorgesehen, die aus den Abtastproben wieder komplette Wahlimpulse formt Außerdem ist eine Laufzeitleitung (L) vorgesehen, mit deren Hilfe das Ende einer Impulsserie erkannt wird, wobei dann der Zählerstand in einen zentralen Wahlspeicher übertragen wird Bei dieser Schaltungsanordnung ist keine zeitliche Bewertung der Wahlimpulse vorgesehen, und der Empfang der Wahlinformation ist an die Verbindungszeitphasen gebunden.Memory device is provided, which forms complete dialing pulses again from the samples.In addition, a delay line (L) is provided, with the aid of which the end of a series of pulses is recognized, the counter reading then being transferred to a central dialing memory.This circuit arrangement does not provide for a time evaluation of the dialing pulses , and the reception of the dialing information is linked to the connection time phases.

Aufgabe der vorliegenden Erfindung ist es, eine weitere Ausbildung der aus dem Hauptpatent bekannten Schaltungsanordnung dahingehend zu schaffen, daß nicht nur Schaltkriterien des Teilnehmers wie Abheben des Hörers, also Belegen, Rückfrage und Auslösen unterschieden und eindeutig erkannt werden können, sondern auch noch eine ganze Reihe weiterer Meldungen, wie z. B. Wahlziffern, die als eine Serie zeitlich definierter Schleifenunterbrechungen abgegeben werden, auswertbar sind, ohne daß dafür den Verbindung zugeordnete Register oder Verbindungswege erforderlich sind.The object of the present invention is to provide a further development of the one known from the main patent To create a circuit arrangement in such a way that not only the subscriber's switching criteria such as lifting off of the listener, i.e. receipts, queries and triggering, can be differentiated and clearly recognized, but also a whole range of other messages, such as B. Dialing digits that appear as a series Time-defined loop interruptions are issued, can be evaluated without the Connection associated registers or connection paths are required.

Die Aufgabe wird durch eine Merkmalskombination gelöst, wie sie im Patentanspruch 1 angegeben ist. Durch die erfindungsgemäße Ausgestaltung der im Hauptpatent angegebenen Schaltungsanordnung ist es möglich, außer den Vorgängen Belegen, Rückfrage und Auslösen auch die Anzahl der einzelnen Wahlimpulse zu erfassen, die von der Teilnehmerstelle aus gegeben wurden. Dabei findet eine zeitliche Wertung der einzelnen Impulse statt. Die Bewertung und der Empfang der Wahlimpulse geschieht unabhängig vom Verbindungsaufbau. Weiterbildungen der vorliegenden Erfindung ergeben sich aus den Unteransprüchen.The object is achieved by a combination of features as specified in claim 1. By the inventive design of the circuit arrangement specified in the main patent, it is possible to record the number of individual dialing impulses in addition to the receipts, queries and triggering processes, which were given by the subscriber station. There is a temporal evaluation of the individual Impulses instead. The evaluation and reception of the dialing impulses happens independently of the connection establishment. Further developments of the present invention result from the subclaims.

Es muß hervorgehoben werden, daß die erfindungsgemäße Schaltungsanordnung nicht nur zur Überwachung der Zustände von Teilnehmerstellen, sondern auch zur Überwachung von Amtsübertragungen, Bedienungsplätzen und anderen peripheren Einheiten geeignet ist. Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung erläutert. Darin zeigtIt must be emphasized that the circuit arrangement according to the invention is not only used for monitoring the states of subscriber stations, but also for monitoring office transfers, Operator stations and other peripheral units is suitable. An embodiment of the invention is explained below with reference to the drawing. In it shows

F i g. 1 und F i g. 2 prinzipielle Möglichkeiten für eine Überwachung gemäß der Erfindung,F i g. 1 and F i g. 2 principal possibilities for one Monitoring according to the invention,

F i g. 3 in symbolischer Darstellung eine Ausführungsform der Erfindung, F i g. 3 shows an embodiment of the invention in a symbolic representation,

F i g. 4a, 4b eine Reihe von die Wirkungsweise der Ausführungsform nach F i g. 3 erläuternder Beispiele,F i g. 4a, 4b show a series of the mode of operation of the embodiment according to FIG. 3 illustrative examples,

Fig.5 den Speicherinhalt eines wichtigen Bauelements der Ausführungsform nach F i g. 3.5 shows the memory content of an important component the embodiment according to FIG. 3.

Fig. 3 zeigt ein Ausführungsbeispiel der Schaltungsanordnung, die gemäß der beschriebenen Erfindung in der Lage ist, zeitmultiplex von verschiedenen Teilnehmern die Signale »Abheben, Auflegen, Erdtaste-betätigt« zu erkennen. Sie übernimmt darüber hinaus die Aufgabe von Nummernschalterwahlregistern, indem sie Wahlimpulse erkennt und zu vollständigen Wahlziffern aufsummiert. Außerdem ist die Möglichkeit der Pufferung von Meldungen vor der Abgabe an eine weiterverarbeitende zentrale Steuerung enthalten.Fig. 3 shows an embodiment of the circuit arrangement, according to the invention described is capable of time-division multiplexing of different participants to recognize the signals »pick up, hang up, earth button pressed«. It also takes over the Abandonment of number switch selection registers by recognizing dialing pulses and converting them to complete dialing digits summed up. There is also the option of buffering messages before submitting them to a processing facility central control included.

Die Schaltung hat dazu den Adreßzähler Z 4, der zeitmultiplex sämtliche Anschlüsse, ζ. Β. Λ 1 bis A 5 ansteuert. Die nacheinander angesteuerten Anschlüsse geben ihre aktuelle Anschiußinformation über die Eingangsleitungen Ei, £2 und £3 an die Schaltungsanordnung ab, dabei haben die Signale E1, £2 und EZ die folgende Bedeutung:The circuit has the address counter Z 4, the time division multiplex all connections, ζ. Β. Λ controls 1 to A 5. The connections controlled one after the other transmit their current connection information to the circuit arrangement via the input lines Ei, £ 2 and £ 3, the signals E 1, £ 2 and EZ have the following meaning:

£1: Sender funktionsfähig£ 1: transmitter functional

E2: statisch — dynamisch E2: static - dynamic

£3: aktueller Zustand. ;£ 3: current status. ;

Die Anordnung enthält darüber hinaus die Speicher ZuS₁ Hs, ZtS, Ws, Os. Diese Speicher sind mit dem angegebenen Schaltungsbeispiel durch Schieberegister realisiert, die so synchron zu Z 4 betrieben werden, daß jeder Adresse von Z4 eine Zeile in den einzelnen Speichern fest zugeordnet istThe arrangement also contains the memory ZuS ₁ Hs, ZtS, Ws, Os. With the circuit example given, these memories are implemented by shift registers which are operated synchronously with Z 4 that a line in the individual memories is permanently assigned to each address of Z4

ίο Das Schieberegister des Zustandsspeichers ZuS ist so ausgelegt, daß jeweils der aktuelle Zustand über das Flipflop FFl in den Speicher eingeschrieben wird und an seinem Ausgang der Zustand des vorangegangenen Abtastzyklus anliegt. Eine solche Schaltungsanordnungίο The shift register of the status memory ZuS is designed in such a way that the current status is written into the memory via the flip-flop FFl and the status of the previous sampling cycle is present at its output. Such a circuit arrangement

iä ist hinreichend bekannt, so daß sie hier nicht näher beschrieben werden braucht. Die übrigen Speicher werden synchron zu dem Zustandsspeicher betrieben. Sie sind im angegebenen Blockschaltbild zur besseren Übersicht als getrennte Speicher dargestellt, können aber in der Praxis als geschlossener Speicherblock angesehen werden, der auch den· Zustandsspeicher ZuS beinhalten kann.iä is sufficiently well known that it does not need to be described in more detail here. The remaining memories are operated synchronously with the state memory. For a better overview, they are shown as separate memories in the block diagram, but in practice they can be viewed as a closed memory block which can also contain the status memory ZuS .

Der Inhalt der gerade anstehenden Speicherzeilen wird in die Zähler ZI, Z2, Z3 und das Flipflop FF2 eingetragen. In den Zählern bzw. im Flipflop kann der eingelesene inhalt verändert werden. Danach erfolgt die Rückspeicherung über die Ausgänge a bis / in die Speichereingänge a bis /. Der Vorgang wird durch die in Fig.3 rechts unten dargestellten Takte Tl und L gesteuert.The content of the currently pending memory lines is entered in the counters ZI, Z2, Z3 and the flip-flop FF2. The read-in content can be changed in the counters or in the flip-flop. Afterwards, the restoration takes place via the outputs a to / in the memory inputs a to /. The process is controlled by the clocks T1 and L shown at the bottom right in FIG.

Zum Zeitpunkt Pl, also bei der ansteigenden Flanke von Π werden der Zähler Z4 sowie alle Speicher ZuS, HS, ZtS, WS, US getaktet Danach liegt an den Eingangsleitungen E1 bis £3 der aktuelle Zustand einer neuen Anschlußeinheit an, während an den Speichern die zugehörigen Informationen bereitgestellt werden.At the time Pl, ie, at the rising edge of Π, the counter Z4 and all memory ZuS, HS, ZTS, WS, US are clocked Then the current state of a new terminal unit is located on the input lines E 1 to up £ 3, while at stores the associated information is provided.

Zum Zeitpunkt P2, also mit der ansteigenden Flanke von L werden die Zähler Zl, Z2 und Z3 sowie das Flipflop FF2 mit der Speicherinformation gefüllt.At time P2, that is to say with the rising edge of L , counters Z1, Z2 and Z3 and flip-flop FF2 are filled with the memory information.

Gleichzeitig wird in das Flipflop FFl deraktuelle Zustand übernommen.At the same time, the current state is transferred to the flip-flop FF1.

Zum Zeitpunkt P3, also bei der abfallenden Flanke von Π wird der Inhalt der Zähler verändert. Hierzu wurden vorher Veränderungskriterien an die Vorbereitungseingänge Z, Cl oder Sub der Zähler angelegt. Die Signale an den Vorbereitungseingängen haben folgende Bedeutung:At the point in time P3, i.e. on the falling edge of Π, the content of the counter is changed. For this purpose, change criteria were previously applied to the preparation inputs Z, Cl or Sub of the meters. The signals at the preparation inputs have the following meaning:

Z: addiere 1Z: add 1

Cl: lösche den Inhalt des Zählers Cl: clear the counter

Sub: subtrahiere 1 Sub: subtract 1

Abgerufen werden die geänderten Speicherwerte durch den negierten Takt Ti. Die Schaltung enthält darüber hinaus einen Festwertspeicher ROM mit den Adreßeingängen Yi bis Y5 und einen Enable-Eingang En und den Ausgängen 1 bis 5. Die Adreßeingänge Vl bis Y5 adressieren eine Speicherzeile, deren Inhalt beim Anstehen des Enable-Signals an die Ausgänge 1 bis 5 angegeben wird.The changed memory values are called up by the negated clock Ti. The circuit also contains a read-only memory ROM with the address inputs Yi to Y5 and an enable input En and the outputs 1 to 5. The address inputs Vl to Y 5 address a memory line, the content of which is specified when the enable signal is present at outputs 1 to 5.

Die Schaltung enthält darüber hinaus einen Decoder D, der an die Ausgänge c bis g des Zählers Z 2 angeschlossen ist und bei markanten Zählerständen ein Signal abgibt. Der Decoder D hat Ausgänge für die Zählerstände I,2,3und31.The circuit also contains a decoder D, which is connected to the outputs c to g of the counter Z 2 and emits a signal when the counter readings are significant. The decoder D has outputs for the counter readings I, 2, 3 and 31.

An den Eingangsleitungen £1 bis £3 kann beispielsweise das Signal 1 0 0 mit der folgenden Bedeutung anliegen:On the input lines £ 1 to £ 3, for example, the signal 1 0 0 can have the following meaning issue:

= 1 Erkenner angeschaltet. Dieses Signal wird bei allen Beispielen vorausgesetzt. Es bedeutet, daß der angesprochene Anschluß sendebereit ist= 1 recognizer switched on. This signal is assumed in all examples. It means that the connection addressed is ready to send

= 0 Es handelt sich um ein dynamisches Signal= 0 It is a dynamic signal

= 0 Im Zusammenhang mit £2 = 0
bedeutet die »Schleife offen«.= 0 In connection with £ 2 = 0
means the "loop open".

Bei Nummernschalterwahl werden bei der vorliegenden Ausführungsform die Meldungen, »Ausheben« und »Auflegen« und die Wahlziffern 0 bis 9 durch zeitlich definiertes Wechseln zwischen den Zuständen »Schleife geschlossen« und »Schleife offen« signalisiert. Die Zustände »Schleife geschlossen« und »Schleife offen« werden deshalb hier ais dynamische Zustände bezeichnet. Hierzu steht z. B. im Gegensatz der Erdtastendruck zur Einleitung eines Rückfrage- oder Amtsgesprächs, bei dem einem einzigen Zustandswechsel eine Meldung fest zugeordnet ist. In diesem Fall handelt es sich um einen statischen Zustand.When dialing the number switch, in the present embodiment the messages, »Lifting« and "Hang up" and dial digits 0 to 9 by changing between the states "Loop" at a defined time closed "and" loop open "signaled. The states "loop closed" and "loop open" are therefore referred to here as dynamic states. For this purpose z. B. in contrast to the earth key pressure to initiate a consultation or exchange call in which a single change of status is a message is permanently assigned. In this case it is a static state.

Es entstehen an£l bzw. £3 demnach folgende Zeichen:The following characters appear at £ 1 or £ 3:

1 0 0 »Schleife offen« und
1 0 1 »Schleife geschlossen«,1 0 0 "loop open" and
1 0 1 »loop closed«,

wobei beides dynamische Zeichen sind.where both are dynamic characters.

Bedient ein Teilnehmer die Erdtaste, so gibt die Teilnehmerschaltung das Signal 1 1 1 ab (vgl. Beispiel 6) (statisches Zeichen).If a subscriber operates the earth button, the subscriber circuit emits the signal 1 1 1 (see example 6) (static character).

Die Eingangsparameter £1 und £₂ sind nur ergänzende Parameter zu dem Zustand der durch £3 signalisiert wird. Beim Zustandswechsel »Schleife offen« auf »Schleife geschlossen«, wie es beispielsweise im Beispiel 1 beim Ausheben auftritt, erfolgt ein Zustandswechsel von 0 auf 1 auf der Leitung £3. Dieser Zustandswechsel wird mit Hilfe eines Vergleichers V dadurch erkannt, daß der aktuelle Zustand £3 mit der anstehenden Zeile des Zustandsspeichers ZuS, in der der Zustand des vorausgegangenen Abtastzyklus eingetragen ist, verglichen wird. Sind aktueller und gespeicherter Zustand ungleich, ist also ein Zustandswechsel zwischen vorausgegangenem und aktuellem Zustand aufgetreten, so gibt der Vergleicher an seinem Ausgang Fdas Signal 1 ab. Dieses Signal greift durch das ODER-Gatter O₁ auf das UND-Gatter U₂ durch.The input parameters £ 1 and £ ₂ are only additional parameters to the state indicated by £ 3. When the state changes from "loop open" to "loop closed", as occurs, for example, in example 1 when lifting, the state changes from 0 to 1 on line £ 3. This change of state is recognized with the aid of a comparator V in that the current state £ 3 is compared with the pending line of the state memory ZuS in which the state of the previous scanning cycle is entered. If the current and the stored state are not the same, that is, if a state change has occurred between the previous and the current state, the comparator emits signal 1 at its output Fd. This signal accesses the AND gate U ₂ through the OR gate O _1.

Da an dem zweiten Eingang des UND-Gatters U₂ ebenfalls durch £1 eine 1 anliegt, liegt auch am Ausgang von Ui der Pegel 1, so daß die Information in dem ROM, die durch die Eingänge Yi bis Y5 des ROM adressiert wird, an den Ausgängen 1 bis 5 des ROM anliegtSince a 1 is also present at the second input of the AND gate U ₂ through £ 1, the level 1 is also present at the output of Ui , so that the information in the ROM which is addressed by the inputs Yi to Y5 of the ROM is present the outputs 1 to 5 of the ROM are present

hs ist hier das in der allgemeinen Beschreibung erwähnte Prinzip der Auswertung der Flanken der Signale verwirklicht, da jeweils nur nach Auftreten eines Wechsels des Zustands ein Steuervorgang dadurch eingeleitet wird, daß der Festwertspeicher ROM an seinen Ausgängen ein Signal abgibtThe principle of evaluating the edges of the signals mentioned in the general description is implemented here, since a control process is only initiated after the occurrence of a change in the state in that the read-only memory ROM emits a signal at its outputs

Die Signale an den Ausgängen 1 bis 5, die auch gleichzeitig abgegeben werden können, erfüllen folgende Funktion:The signals at outputs 1 to 5, which can also be issued at the same time, fulfill the following Function:

Ausgang 1: subtrahiere 1 von Zl
Ausgang 2: lösche Zl
Ausgang 3: lösche Z 2
Ausgang 4: addiere 1 zu Z3
Ausgang 5: lösche Zl, setze FF2 Output 1: subtract 1 from Zl
Output 2: delete Zl
Output 3: delete Z 2
Output 4: add 1 to Z3
Output 5: delete Zl, set FF2

Darüber hinaus wird durch direkte Verdrahtung innerhalb der Anordnung bei jedem gültigen Zustandswechsel (E] s= 1) der Zähler Z\ für die Hinweisbits um 1 erhöht. Hierzu ist der Ausgang des Gatters U₂ mit einem Eingang des UND-Gatters t/3 verbunden, der Ausgang von U₃ liegt am Zähleingang Zdes Zählers Z\. In addition, through direct wiring within the arrangement, the counter Z \ for the information bits is increased by 1 for each valid change of status (E] s = 1). For this purpose, the output of the gate U _{2 is} connected to an input of the AND gate t / 3, the output of U ₃ is connected to the counting input Z of the counter Z \.

Das Signal am Ausgang von U₂ greift dann bis zum Eingang Z des Zählers Z1 durch, wenn an den beiden negierten Eingängen von Uz je eine 0 anliegt. Das ist dann der Fall, wenn die Ausgänge I₁ 2 und 5 des ROM auf 0 Pegel sind, und wenn der Zählerstand des Zählers Z2 ungleich 31 ist. Ist eines der vier Bedingungen nicht erfüllt, so wird gegebenenfalls über die ODER-Gatter Oi oder Os der Pegel 1 an einen der negierten Eingänge von U₃ angelegt. Der Ausgang von U₃ liegt dann unabhängig von den beiden anderen Eingangssignalen auf 0 Pegel, es wid nicht gezählt.The signal at the output of U ₂ then reaches through to input Z of counter Z1 if a 0 is present at each of the two negated inputs of Uz. This is the case when the outputs I ₁ 2 and 5 of the ROM are at 0 level and when the count of the counter Z2 is not equal to 31. If one of the four conditions is not met, level 1 may be applied to one of the negated inputs of U ₃ via the OR gates Oi or Os . The output of U ₃ is then independent of the other two input signals at 0 level, it is not counted.

Über das ODER-Gatter O₂ und das UND-Gatter £/₄ wird bewirkt, daß der Zähler Z2 um 1 erhöht wird, wenn der Zählerstand von Z\ ungleich 0, Z₂ ungleich 31, und das Ausgangssignal 3 des ROMO ist.The OR gate O ₂ and the AND gate £ / ₄ causes the counter Z2 to be increased by 1 if the count of Z \ is not equal to 0, Z _{2 is} not equal to 31, and the output signal 3 of the ROMO .

Weiterhin wird, wenn der Zählerstand des Zählers Z 2 gleich 3 ist, und wenn ein statisches Signal anliegt, (E₂=X) über die Gatter U_x, O₁ und U₂ der ROM zur Abgabe eines Ausgangssignals angesteuert. Die Adresse für die Speicherplätze des ROM wird durch folgende Bits gebildet:Furthermore, if the counter reading of the counter Z 2 is equal to 3, and if a static signal is present (E ₂ = X) , the ROM is controlled via the gates U _x , O ₁ and U ₂ to emit an output signal. The address for the memory locations of the ROM is formed by the following bits:

Yi =E₂ Yl = £3
Y3,Y4 = a,i(Hinweis-bits) Yi = E ₂ Yl = £ 3
Y3, Y4 = a, i (hint bits)

V5 = 1 bei den ZählerständenV5 = 1 for the counter readings

Z₂ = O, 1.2Z ₂ = O, 1.2

Bei dem Zählerstand des Zeitzählers Z2 = 31 wird das Übergabebit durch Setzen des FF2 in den Übergabespeicher eingetragen. Gleichzeitig wird Zl und Z 2 gelöscht.When the count of the time counter Z2 = 31, the transfer bit is entered in the transfer memory by setting FF2. At the same time, Zl and Z 2 are deleted.

Das Übergabebit (FF2) und Z3 werden durch das Quittungssignal R gelöscht, wenn die zentrale Steuerung die Meldung M\ bis Mt abgerufen hat.The transfer bit (FF2) and Z3 are deleted by the acknowledgment signal R when the central controller has called up the message M \ to Mt.

F i g. 5 gibt einen Überblick über den Speicherinhalt. Die für die Beispiele bedeutenden Zeilen sind besonders hervorgehoben.F i g. 5 gives an overview of the memory contents. The lines that are important for the examples are special highlighted.

Bei dem Beispiel 1 gem. Fig.4 spielt sich im Prinzip folgendes ab:In example 1 according to FIG the following:

Im Ruhezustand ist der Inhalt einer einem Anschluß zugeordneten Speicherzeile in den Speichern Hs, ZtS, WS und US gleich Null. Zum ersten Abtastzeitpunkt nach dem Wechsel vom Zustand »Schleife offen« in »Schleife geschlossen« liegt an dem ROM die durch A 1 gekennzeichnete Adresse 0 100 1.In the idle state, the content of a memory line assigned to a connection in the memories Hs, ZtS, WS and US is equal to zero. At the first sampling time after the change from “loop open” to “loop closed”, the ROM has the address 0 100 1 identified by A 1.

Da zu diesem Zeitpunkt von dem Vergleicher V ein Zustandswechsel erkannt wird, wird der Inhalt der adressierten Zeile an die Ausgänge ! bis 5 abgegeben. Since a change of state is recognized by the comparator V at this point in time, the content of the addressed line is sent to the outputs! to 5 submitted.

Da der Inhalt der der angesprochenen Zeile = 00000 ist, wird Z, um 1 erhöht Es ergibt sich als nächste Adreßzeile 0101 1. Der Inhalt dieser Adresse wird nicht abgerufen, da kein Wechsel eingetreten ist Es beginnt jetzt auch die Zeitüberwachung, indem Z 2 bei jedem Abtastzyklus um 1 erhöht wird, da die Hinweisbits ungleich 0 sind. Hat der Zeitzähler den Stand 3 erreicht, so ändert sich die ÄOM-Adresse in 0 10 10. Sie bleibt so bis der Zeitzähler den Stand 31 erreicht hat Zu diesem Zeitpunkt wird das Übergabebit gesetzt Z] und Z₂ gelöscht und der Überwachungsvorgang beendetSince the content of the addressed line = 00000, Z, is increased by 1. The next address line is 0101 1. The content of this address is not called because no change has occurred. The time monitoring now also begins with Z 2 at is increased by 1 every sampling cycle, since the information bits are not equal to 0. When the time counter has reached 3, the AOM address changes to 0 10 10. It remains that way until the time counter has reached 31. At this point, the transfer bit is set Z] and Z _{2 is} deleted and the monitoring process is ended

In gleicher Weise sind die Beispiele 2 bis 5 zu verstehen. Hier wird erkannt, wenn die Schleife zu frühzeitig wieder geöffnet wird. Es werden Wahlimpulse erkannt, zu kurze Wahlimpulse ausgeschieden und schließlich das Auflegen erkannt Adreßzeilen, beiExamples 2 to 5 are to be understood in the same way. Here it is recognized when the loop closes opens again early. Voting impulses are recognized, voting impulses that are too short are eliminated and finally the hang up recognized address lines, at

denen der Speicherinhalt abgerufen wird, werden durch ein A, der Ablauf der Zeitüberwachung durch Ü gekennzeichnet.which the memory contents are called up are marked with an A, the expiry of the time monitoring with Ü .

Beispiel 6 zeigt die Überwachung des statischen Zustands »Erdtaste«, der durch das Eingangssignal 1 1 1 an den Eingängen £ anfällt. Bei dem statischen Signal wird bei dem Zeitzählerstand 3 der ROM adressiert und der Überwachungsvorgang beendet.Example 6 shows the monitoring of the static state »earth button«, which occurs through the input signal 1 1 1 at the inputs £. In the case of the static signal, the ROM is addressed at the time counter reading 3 and the monitoring process is ended.

Die Erfindung wird nachfolgend nochmals ausführlich an Hand der Beispiele gemäß F i g. 4 beschrieben:The invention is explained in detail again below with reference to the examples according to FIG. 4 described:

example 1

Wie sich aus dem oben Gesagten ergibt, ist im Ruhezustand der Inhalt einer einem Anschluß zugeordneten Speicherzeile in den Speichern Hs, ZtS, WS, US gleich Null. Wie weiter oben schon erläutert, liegen im Ruhezustand (Schleife offen) an den Eingangsleitungen £1, E2, E3 die Potentiale 1 00. Anschließend tritt ein Zustandswechsel auf der Schleife nach »Schleife geschlossen« ein. An den Eingangsleitungen El bis E3 liegen nunmehr die Potentiale 10 1. Die Änderung an £3 von 0 nach 1 führt zu einem Signalwert 1 an den Ausgang des Vergleichers V. Dieses Ausgangssignal des Vergleichers V kommt dadurch zustande, daß auf dem einen Eingang des Vergleichers das in den Zustandsspeicher ZuS im vorangegangenen Abtastzyklus gespeicherte Potential 0 und auf den anderen Eingang des Vergleichers das augenblicklich an £3 herrschende Potential 1 einwirkt. Der Signalwert 1 des Vergleichers wirkt über das ODER-Gatter U\ und in Verbindung mit dem Potential 1 der Eingangsleitung £1 über das UND-Gatter Ui auf den Enable-Eingang En des ROM ein.As can be seen from the above, in the idle state the content of a memory line assigned to a connection in the memories Hs, ZtS, WS, US is equal to zero. As already explained above, in the idle state (loop open) the input lines £ 1, E2, E3 have potentials 1 00. A change of state then occurs on the loop after "loop closed". The potentials 10 1 are now on the input lines E1 to E3 . The change in E3 from 0 to 1 results in a signal value 1 at the output of the comparator V. This output signal of the comparator V is produced by the fact that one input of the comparator the potential 0 stored in the state memory ZuS in the previous sampling cycle and the potential 1 currently prevailing at £ 3 acts on the other input of the comparator. The signal value 1 of the comparator acts via the OR gate U \ and in connection with the potential 1 of the input line £ 1 via the AND gate Ui on the enable input En of the ROM .

Hinsichtlich der Adressen YX bis K 5 des ROM ergeben sich nunmehr folgende Werte: Vl entspricht dem Potential an der Eingangsleitung £2 und ist 0. Y2 entspricht dem Potential an der Eingangsleitung £3 und ist 1. Y3 und Y4 entspricht dem Potential an den Ausgängen a, b des Zählers ZX und ist — wie weiter oben schon erläutert — gemäß des Ruhezustandes 0, dagegen ist das Potential ^ 5 1, wie sich aus folgendem ergibt: With regard to the addresses YX to K 5 of the ROM , the following values now result: Vl corresponds to the potential on the input line £ 2 and is 0. Y2 corresponds to the potential on the input line £ 3 and is 1. Y3 and Y 4 correspond to the potential on the Outputs a, b of the counter ZX and is - as already explained above - according to the idle state 0, on the other hand the potential ^ 5 is 1, as follows from the following:

Der Ausgang des Zählers Z2 ist voraussetzungsgemäß 0. Bei diesem Zählerstand (und den Zählerständen 1,2,3 und 31) gibt der Decoder D, wie weiter oben schon erläutert, auf bestimmte Leitungen das Potential 1 ab. Bei dem Zählerstand 0 des Zählers Z2 gilt dies für die Adressenleitung Y5. The output of the counter Z2 is, according to the prerequisite, 0. At this counter reading (and the counter reading 1, 2, 3 and 31), the decoder D, as already explained above, outputs the potential 1 to certain lines. With the counter reading 0 of the counter Z2, this applies to the address line Y5.

Nach alledem ergibt sich durch die Schleifenänderung von »Schleife offen« nach »Schleife zu« für das ROM folgende Adresse: (s. Fig.4) AX 01001. Dieser Adresse A 1 ist gem. F i g. 5 (siehe Zeiie 9) in dem RGM der Inhalt 0 0 0 0 0 zugeordnet, der an den Ausgängen 1 bis 5 des ROM durch Wirkung des Enable-Eingangs En erscheintAfter all of this, changing the loop from "loop open" to "loop closed" results in the following address for the ROM : (see FIG. 4) AX 01001. This address A 1 is shown in FIG. 5 (see line 9) in the RGM is assigned the content 0 0 0 0 0, which appears at outputs 1 to 5 of the ROM as a result of the enable input En

Da sowohl Ausgang 1,2 und 5 den Wert 0 haben und der Zählerstand des Zählers Z2 31 ist (also Ausgang 31 des Decoders D 0) wird wegen des Potentials 1 am Enable-Eingang En über das UND-Gatter 3 der Eingang 1 des Zählers Z1 gesetzt Infolgedessen wird der Zeileninhalt der gerade abgetasteten Teilnehmerschaltung des Zählers ZX von 0 auf 1 verändert und dieser Speicherinhalt nachfolgend in das Hinweis-Bit-Register HS (über die Verbindungspunkte a und b) eingetragen.Since both outputs 1, 2 and 5 have the value 0 and the count of counter Z2 is 31 (i.e. output 31 of decoder D 0), input 1 of the counter is due to potential 1 at enable input En via AND gate 3 Z 1 set As a result, the line content of the currently scanned subscriber circuit of the counter ZX is changed from 0 to 1 and this memory content is subsequently entered in the hint bit register HS (via the connection points a and b) .

Beim nächsten Abtastzyklus (Schleife bleibt geschlossen) ist das Ausgangssignal des Vergleichers 0, da der vorangegangene Zustand mit dem augenblicklichen Zustand nunmehr übereinstimmt. Als Folge davon ist auch das Potential an den Eingängen En gleich 0. Als Folge hiervon sind die Signale an den Ausgängen 1 bis 5 des ROM sämtlich 0 und bleiben dies auch, solangeDuring the next sampling cycle (loop remains closed) the output signal of the comparator is 0, since the previous state now corresponds to the current state. As a result, the potential at the inputs En is also 0. As a result, the signals at the outputs 1 to 5 of the ROM are all 0 and remain so for as long

keine Änderung im Schleifenzustand stattfindet. Am /?OM-Eingang erscheint wegen des veränderten Zählerstandes von ZX die neue Adresse (siehe BX) :0 1 0 1 l.die wirkungslos ist.
Weiterhin wird der Zeitzähler Z 2 über den Eingang Z bei jedem Abtastzyklus hochgezählt. Das resultiert aus der Tatsache, daß der Zähler Z 2 wie weiter oben schon erläutert, ungleich 0 ist und sowohl Ausgang 31 von D als auch der Ausgang 3 des ROM gleich 0 sind. Die Fortschaltung des Zeitzählers geschieht bei jeder zyklischen Abtastung der betreffenden Teilnehmerschaltung, wobei wie weiter oben schon angedeutet, der Zählerstand zyklisch in den Zeitspeicher ZSP eingetragen und während der Abtastung in den Zähler zurücktransportiert wird.there is no change in the loop status. The new address (see BX) appears at the /? OM input due to the changed counter status of ZX : 0 1 0 1 l. Which has no effect.
Furthermore, the time counter Z 2 is counted up via the input Z with each sampling cycle. This results from the fact that the counter Z 2, as already explained above, is not equal to 0 and both output 31 of D and output 3 of the ROM are equal to 0. The incrementation of the time counter occurs with each cyclic scanning of the subscriber circuit in question, whereby, as already indicated above, the counter reading is entered cyclically in the time memory ZSP and transported back to the counter during the scanning.

Der Zeitzähler Z 2 wird bis zu dem Zählerstand 31 fortgeschaltet, ohne daß Änderungen eintreten. Ist dieser Zählerstand erreicht, so erscheint am Ausgang 31 des Decoders D das Potential 1, wodurch der Löscheingang CX von Zl und Z2 sowie auch vonThe time counter Z 2 is incremented up to the counter reading 31 without changes occurring. If this count is reached, the potential 1 appears at the output 31 of the decoder D , whereby the clearing input CX of Zl and Z2 as well as of

Flipflop FF2 betätigt wird. Über den Ausgang L des Flipflops FF2 und den Übergabespeicher US wird das Flipflop FF2 gesetzt. Damit ist in den Übergabespeicher US der Wert eingesetzt, der der zentralen Steuerung die Vollständigkeit der Meldung (hier:Flip-flop FF2 is operated. The flip-flop FF2 is set via the output L of the flip-flop FF2 and the transfer memory US. This means that the value is inserted in the transfer memory US that provides the central control with the completeness of the message (here:

»Teilnehmer hat ausgehängt«) signalisiert. Ansonsten ist der Ruhezustand wieder hergestellt. Die Meldung selbst ergibt sich aus dem Inhalt der Speicher HS, ZtS, WS und dem Zustand der Eingangsleitungen £2 und £3."Subscriber has hung up") signaled. Otherwise the idle state is restored. The message itself results from the content of the memories HS, ZtS, WS and the status of the input lines £ 2 and £ 3.

B e i s ρ i e 1 2 (gem. F i g. 4) beschreibt die Vorgänge, die sich abspielen, wenn innerhalb eines gewissen Zeitbereichs (Zählerstand Z2 bis Z31) eine Zustandsänderung (Schleife öffnet wieder) eintritt Dabei kann die vorliegende Schaltungsanordnung unterscheiden zwisehen Zustandsänderungen (Schleife schließt wieder), bei denen der Zählerstand des Zeitzählers Z 2 gleich 0,1 oder 2 ist und Zustandsänderungen, bei denen der Zählerstand größer als 2, aber kleiner als 31 istB e i s ρ i e 1 2 (according to Fig. 4) describes the processes that take place if within a certain Time range (counter reading Z2 to Z31) a change of state (loop opens again) occurs The present circuit arrangement distinguishes between state changes (loop closes again), where the count of the time counter Z 2 is equal to 0.1 or 2 and changes of state where the The counter reading is greater than 2 but less than 31

Im folgenden soll nur eine nach einem sehr kurzenThe following is just one after a very short one

■»5 Zeitraum einsetzende Zustandsänderung (Schleife öffnet wieder) betrachtet werden, die als Störimpulse gewertet wird (Beispiel 2). Hierbei tritt gegenüber den voranbeschriebenen Funktionsabläufen (s. Beispiel 1) folgende Änderung ein: Es wird von dem Zustand in■ »5 period of time beginning change of state (loop opens again), which is assessed as interference pulses (example 2). This occurs against the The following change is made in the previously described functional processes (see Example 1): It is based on the status in

so Beispiel 1 ausgegangen, indem der Eingang En wirksam ist und alle Ausgänge des ROM 1 bis 5 den Wert 0 haben (Zeile 9 in F i g. 5) und die Adresser.cir.gänge des ROM die Folge 0 1 0 0 1 (s. Adresse Λ 1 in Beispiel 1) bilden. Das bedeutet, daß bereits eine Schleifenänderung von offener Schleife zur geschlossenen Schleife mit einem hierdurch einzustellenden Potential 1 am Ausgang des Zählers Z1 vorgegeben wird. Es wird nun angenommen, daß nach dem Abtastzyklus die Schleife wieder geschlossen wird. Hieraus resultiert ein Potential 1 am Ausgang des Vergleichers V mit einem gleichartigen Potential am Eingang En des ROM. Damit steht nunmehr an den Adresseneingängen YX bis Y5 des ROM die Potentialfolge 0 0 011 (Adresse Λ 2) an, die gemäß der Tabelle in F i g. 5 Zeile 3 (Enable-Ausgang istExample 1 is assumed, in that the input En is effective and all outputs of the ROM 1 to 5 have the value 0 (line 9 in Fig. 5) and the addresser.cir.gang of the ROM has the sequence 0 1 0 0 1 ( See address Λ 1 in example 1). This means that a loop change from an open loop to a closed loop with a potential 1 to be set as a result is specified at the output of the counter Z1. It is now assumed that the loop is closed again after the sampling cycle. This results in a potential 1 at the output of the comparator V with a similar potential at the input En of the ROM. This means that the potential sequence 0 0 011 (address Λ 2) is pending at the address inputs YX to Y5 of the ROM, which according to the table in FIG. 5 line 3 (enable output is

1) zu folgender Potentialfolge an den Ausgängen 1 bis 5 des ROM führt: 0110 0. Der Ausgang 2 des ROM löscht den Hinweis-bit-Zähler Zl, während durch den Ausgang 3 auch der Inhalt des Zeitzählers Z2 gelöscht1) leads to the following potential sequence at the outputs 1 to 5 of the ROM : 0110 0. Output 2 of the ROM clears the information bit counter Z1, while output 3 also clears the content of the time counter Z2

wird. Hierdurch wird der Ruhezustand wieder hergestellt und die Überwachung der entsprechenden Teilnehmerschaltung ist beendet. Daraus ist zu erkennen, daß bei Auftreten eines unterhalb eines bestimmten Zeitbereichs liegenden Störimpulses die erfindungsgemäße Schaltungsanordnung an die zentrale Steuerung (Übergabespeicher US) keine Meldung abgibt.will. This restores the idle state and the monitoring of the corresponding subscriber circuit is ended. It can be seen from this that if an interference pulse occurs which is below a certain time range, the circuit arrangement according to the invention does not send any message to the central controller (transfer memory US).

Im folgenden sollen anhand von Beispiel 3 in F i g. 4 die wesentlichen Funktionsabläufe geschildert werden, die bei der Überwachung von Wahlimpulsen ι ο auftreten. Wie aus der Beschreibung des Beispiels 1 ersichtlich ist, tritt, nachdem die Schleife über einen bestimmten Zeitraum hinaus geschlossen ist (Zählerstand von Z 2 größer 31), wieder der Ruhezustand (siehe Beispiel 1 Adresse B 2) ein.In the following, using Example 3 in FIG. 4 the essential functional processes are described that occur in the monitoring of dialing pulses ι ο. As can be seen from the description of example 1, after the loop has been closed for a certain period of time (count of Z 2 greater than 31), the idle state occurs again (see example 1 address B 2) .

Zum Zeitpunkt ZP(s. Zeichnung Beispiel 3) soll dieser der in Beispiel 1 beschriebene Ruhezustand eingetreten sein. Nach diesem Zeitpunkt ZP soll eine Schleifenöffnung auftreten, die aus der Wahl eines Nummernpulses resultiert. Diese Änderung des Schleifenzustandes, die an dem Enable-Eingang En wiederum das Potential 1 bewirkt, findet an den Adresseneingängen YX bis Y5 die folgende Adresse A 3 vor: 0 0 0 0 1 (s. F i g. 5 Zeile 1). Nachfolgend wird ZX gesetzt, und es entsteht die Adresse S3: 000 1 1, die aber wirkungslos ist, da der Enable-Eingang des Potentials 0 hat. Danach ändert sich die Adresse BZ des ROM so lange nicht, wie der Zeitzähler Z2 nicht den Zählerstand Z3 erreicht hat. Erst hiernach ändert sich die Adresse des ROM in BA gleich 0 0 0 10, da der Decoder D in Y5 ein entsprechendes Ausgangssignal abgibt. Diese Adresse wird so lange erhalten bleiben, bis entweder der Zählerstand an Z2 die 31 überschreitet (s. Beispiel 5 in F i g. 4) oder vorher eine neue Zustandsänderung eintritt (Schleife schließt wieder). In diesem Falle wird der Enable-Eingang wieder 1 und die Eingangsleitung F3 -ebenfalls 1. Geht man dieser neuen Adresse A4 mit 0 1 0 1 0 in die Tabelle von F i g. 5 (Zeile 10), so erkennt man, daß die Signale an den Ausgängen 1 bis 5 die folgenden Potentialfolge bilden: 0 0 110. Der Ausgang <to 3 löscht den Zeitzähler Zl. In dem Wahlimpulszähler Z 3 wird durch den Ausgang 4 der erste Wahlimpuls für die abgetastete Teilnehmerschaltung gezählt Die restlichen Ausgänge, welche das Potential 0 aufweisen, haben keine ändernde Wirkung. Allerdings ist noch zu beachten, daß durch die zuletzt stattgefundene Änderung (Schleife schließt) der noch nicht gelöschte Zähler ZX um eine Einheit hochgezählt wird (siehe Adresse B 5). Der neue Zählerstand des Hinweis-Bit-Zählers Z1 ist somit 1 0.At the point in time ZP (see drawing, example 3), the idle state described in example 1 should have occurred. After this point in time ZP , a loop opening should occur, which results from the selection of a number pulse. This change in the loop state, which in turn causes potential 1 at the enable input En , has the following address A 3 at the address inputs YX to Y5 : 0 0 0 0 1 (see FIG. 5, line 1). Subsequently, ZX is set, and the address S3: 000 1 1 arises, but this has no effect because the enable input has the potential 0. Thereafter, the address BZ of the ROM does not change as long as the time counter Z2 has not reached the counter reading Z3. Only then does the address of the ROM change in BA equal to 0 0 0 10, since the decoder D emits a corresponding output signal in Y5. This address will be retained until either the counter reading at Z2 exceeds 31 (see example 5 in FIG. 4) or a new change of state occurs beforehand (loop closes again). In this case, the enable input becomes 1 again and the input line F3 also becomes 1. If you go to this new address A4 with 0 1 0 1 0 in the table of FIG. 5 (line 10), it can be seen that the signals at outputs 1 to 5 form the following potential sequence: 0 0 110. The output <to 3 clears the time counter Zl. In the dial pulse counter Z 3, output 4 turns the first Dialing pulse for the scanned subscriber circuit counted. The remaining outputs, which have the potential 0, have no changing effect. It should be noted, however, that the last change made (loop closes) causes the counter ZX, which has not yet been cleared, to be incremented by one unit (see address B 5). The new count of the information bit counter Z1 is thus 1 0.

Somit ergibt sich die neue Adresse 01 101. Der Zeitzähler wird — wie weiter oben schon angedeutet — bei jedem Abtastzyklus weiter hochgezählt Im folgenden wird angenommen, daß der erneute Wechsel des Zustandes (Schleife öffnet wieder) zugleich mit Wechsel des Zählerstandes des Zeitzählers auf 3 stattfindet Es entsteht dann folgende Adresse Λ 5 für den ROM 0 0 10 0. Für diese Adresse ergibt sich aus der Tabelle gem. F i g. 5 Zeile 4 an den Ausgängen 1 bis 5 des ROM folgende Impulsfolge: 1010 0 mit der nachfolgend beschriebenen Wirkung. Von dem Zählerstand des Hinweis-Bit-Zählers ZX wird 1 subtrahiert Sein Inhalt ist danach 0 1. Das Potential 1 am Ausgang 3 des ROM führt zur Löschung des Inhalts des Zeitzählers Z 2. Hierdurch ergibt sich folgende neue Adresse B 6 für den ROM 0 0 0 11 und es wird die Zeitzählung erneut gestartet Nach einer den Zeitzählerzustand 3 überschreitenden Zeitzählung erhält man eine Adresse B 7 von 0 0 0 1 0, die aber wegen des fehlenden Potentials En nicht durchgreift. Die Adresse am ROM entspricht somit der Adresse, wie sie vor dem Ende des vorhergehenden Wahlimpulses aufgetreten war. Bei einem erneuten Wechsel (Schleife schließt wieder) spielen sich also die gleichen Vorgänge wie beim vorangegangenen Ende (mit nachfolgendem Schließen der Schleife) des vorangegangenen Wahlimpulses ab. Nimmt man nun an, daß nach der zuletzt erwähnten Änderung (Schleife schließt wieder) der Zählerstand 31 eher erreicht wird, als die Schleife wieder öffnet, so ist hierdurch das Ende der Nummernimpulsgabe gegeben. Es wird, wie bereits im Beispiel 1 (Adresse B2) erläutert, das Übergabebit gesetzt und der Ruhezustand hergestellt. Während die Zähler Zl und Z 2 gelöscht sind, befindet sich in dem Wahlspeicher die gewählte Ziffer, während das Übergabebit gesetzt ist.This results in the new address 01 101. As already indicated above, the time counter is incremented with each sampling cycle The following address Λ 5 then arises for the ROM 0 0 10 0. This address is shown in the table according to FIG. 5 line 4 at the outputs 1 to 5 of the ROM the following pulse sequence: 1010 0 with the effect described below. 1 is subtracted from the counter reading of the reference bit counter ZX . Its content is then 0 1. The potential 1 at output 3 of the ROM leads to the deletion of the content of the time counter Z 2. This results in the following new address B 6 for the ROM 0 0 0 11 and the time counting is started again. After a time counting that exceeds the time counter status 3, an address B 7 of 0 0 0 1 0 is obtained, but this does not apply because of the missing potential En. The address on the ROM thus corresponds to the address as it occurred before the end of the previous dialing pulse. With a renewed change (loop closes again) the same processes take place as at the previous end (with subsequent closing of the loop) of the previous dialing pulse. If one now assumes that after the last mentioned change (loop closes again) the counter reading 31 is reached sooner than the loop opens again, this means the end of the number pulse generation. As already explained in example 1 (address B2) , the transfer bit is set and the idle state is established. While the counters Zl and Z 2 are cleared, the dialing memory contains the selected digit while the transfer bit is set.

Das Beispiel 4 unterscheidet sich von dem vorangegangenen Beispiel 3 (siehe Adresse A3) im wesentlichen dadurch, daß nach dem Beginn des ersten Wahlimpulses der erneute Wechsel (Schleife schließt) noch während der Zeit stattfindet, während der Eingang Y5 des ROM noch vom Decoder D mit 1 belegt ist. Hieraus resultiert für den ROM eine Adresse A 8 mit 010 1 1. Die Gemäß Tabelle in Fig.5 entsprechende Potentialfolge an den Ausgängen 1 bis 5 (siehe Zeile 11) lautet demgemäß 01 10 0. Hierdurch wird Zl und Z 2 gelöscht (infolge Ausgang 2 und 3). Es wird hiermit der Ruhezustand hergestellt und der Störimpuls bleibt unberücksichtigt.Example 4 differs from the previous example 3 (see address A3) essentially in that after the beginning of the first dialing pulse, the renewed change (loop closes) takes place during the time during which input Y5 of the ROM is still from decoder D. 1 is occupied. This results in an address A 8 with 010 1 1 for the ROM . The potential sequence at outputs 1 to 5 (see line 11) corresponding to the table in FIG 2 and 3). This establishes the idle state and the interference pulse is not taken into account.

Example 5

Bei dem das Auflegen zeigenden Beispiel 5 kann von der Adresse A 3 (siehe Beispiel 3) ausgegangen werden. Bei D>2 wird die Adresse geändert (B 9), was keine Wirkung hat. Bei D=31 werden die Zähler Zl, Z2 gelöscht und der Übergabespeicher US über FF2 geladen.In example 5, which shows the hang-up, address A 3 (see example 3) can be assumed. If D> 2 , the address is changed (B 9), which has no effect. When D = 31, the counters Z1, Z2 are cleared and the transfer memory US is loaded via FF2.

Beispiel 6 zeigt die Funktionsabläufe beim Eintreten eines statischen Signals, wie es weiter oben schon hinsichtlich eines Erdtastendruckes angedeutet wurde. Beim Erdtastendruck als statischem Signal, tritt an den Eingangsleitungen EX bis E3 eine Änderung von 1 0 0 auf 1 1 1 auf. Wie aus Beispiel 6 ersichtlich, ergibt sich daraus für die Eingänge YX und Y5 des ROM die Adresse A9 mit 1 1 0 0 1. Da wegen der stattgefundenen Änderung der Enable-Eingang des ROM das Potential 1 hat ergibt sich an den Ausgängen 1 bis 5 eine Potentialfolge, die sich wiederum aus F i g. 5 (siehe Zeile 25) entnehmen läßt Diese Potentialfolge lautet 0 0 0 0 0. Es wird somit lediglich Z1 um 1 erhöht Als Folge davon beginnt — wie im Zusammenhang mii den anderen Beispielen schon erläutert — der Zeilenzähler Z 2 hochzuzählen. Wird der Zählerstand 3 erreicht, so wird, da El das Potential 1 hat, auch ohne das Vorhandensein eines Wechsels über U X und 01 sowie U 2 ein Potential 1 an den Eingang En angelegt Es tritt somit auch ohne Änderung des Zustandes eine Potentialfolge an den Ausgängen 1 bis 5 des ROM sin. Dabei ergibt sich für die Adresse A10 mit 11010 (Zeile 26 Fig.5) die Potentialfolge 00101. Daraus resultiert: Es wird der Zählerstand Zl und Z 2 gelöscht, und das Flipflop FF2 wird gesetzt, woraus sich wiederum ein Übergabebit ergibt Damit ist schon zur selben Zeit der Ruhezustand hergestelltExample 6 shows the functional processes when a static signal occurs, as was already indicated above with regard to pressing the earth button. When the earth button is pressed as a static signal, a change from 1 0 0 to 1 1 1 occurs on the input lines EX to E3. As can be seen from example 6, this results in the address A9 with 1 1 0 0 1 for the inputs YX and Y5 of the ROM. Since the enable input of the ROM has the potential 1 due to the change that has taken place, this results at the outputs 1 to 5 a potential sequence, which in turn is derived from FIG. 5 (see line 25). This potential sequence reads 0 0 0 0 0. Thus, only Z1 is increased by 1. As a result - as already explained in connection with the other examples - the line counter Z 2 begins to count up. If the count 3 is reached, since El has the potential 1, a potential 1 is applied to the input En even without the presence of a change via UX and 0 1 and U 2 Outputs 1 to 5 of the ROM are sin. This results in the potential sequence 00101 for address A 10 with 11010 (line 26 Fig. 5). This results in: The counts Zl and Z 2 are cleared, and the flip-flop FF2 is set, which in turn results in a transfer bit at the same time the hibernation is established

In F i g. 3 sind noch die Meldeleitungen M1 und M 6 gezeigt, welche den Zustand der Eingangsmeldungen E2, E3 und den Zählerstand des Wahlspeichers an dieIn Fig. 3 the message lines M 1 and M 6 are also shown, which the status of the input messages E2, E3 and the count of the selection memory to the

zentrale Steuerung melden. Das Vorhandensein eines Übergabebits wird der Zentralsteuerung über eine Meldeleitung M 7 gemeldet. Diese Meldungen werden von der zentralen Steuerung über eine Quittungsmeldung R quittiert. Dies bewirkt, daß das Flipflop FF2 sowie auch der Wahlspeicherzähler Z3 gelöscht werden.central control. The presence of a transfer bit is reported to the central control via a message line M 7 . These messages are acknowledged by the central controller via an acknowledgment message R. This causes the flip-flop FF2 as well as the selection memory counter Z3 to be cleared.

Hierzu 5 Blalt ZeichnungenFor this 5 blalt drawings

Claims

Patent claims:

1.Circuit arrangement for recognizing and evaluating loop status changes of subscriber lines in centrally controlled telephone exchanges, in which the states of the individual subscriber stations are scanned cyclically one after the other and compared with the corresponding loop states of the previous scanning cycle in a state comparator and in which facilities for determining the duration and sequence of the states are provided, with an address generator controlled by a clock in the status scanner gives addresses to the subscriber stations in binary encrypted form, so that a decoding device is provided in each of the subscriber stations that checks whether the address just sent out by the address generator with the connection number of the respective Subscriber station matches and then, if this is the case, gives the current status value to the comparator in the status scanner, which simultaneously with the Statuswe rt of the same subscriber connection from the previous sampling cycle is acted upon from a status memory, with the time values corresponding to the status duration being counted up in a circulating time memory at the rate of the repeating sampling cycle, and with a decoder connected via its inputs to the outputs of the circulating status memory and the circulating time memory the output signals of which the decoder is linked together with the output signal of the comparator to form status information about the status of the subscriber stations, which are present at its outputs and cause the contents of the circulating memory connected to these outputs to change in accordance with the changing monitored statuses, characterized in that a time to the memory (zts) and the state memory (ZuS) synchronously circulating dialed digits storage (WS) is provided, whose memory values based on an output signal (3) to one of the time counter (Z2) closed decoder (D) can only be counted up if it is determined with the aid of a read-only memory (ROM) controlled by the status memory (ZuS) that the dialing pulse has a sufficient length.

2. Circuit arrangement according to claim 1, characterized in that, in addition to the dialing digit memory (WS), a reference bit memory (HS) serving to store the history of the states to be monitored circulates synchronously with the state memory (ZuS) and the time memory (ZtS).

3. Circuit arrangement according to claim 1, characterized in that the inputs of the circulating memory (HS, ZtS, WS) with the outputs of a respective associated counter (Zi, Z2, Z3) and the outputs of this circulating memory (HS, ZtS, WS) are connected to the inputs of the respectively assigned counter (Z 1, ZT., Z3) and the contents of this memory line by line synchronously with the scanning of the participants in the respectively assigned counter (from HS to Z1, from ZtS to Z 2, from WS stored in Z3), changed there if necessary depending on the output signal of the decoder (D) and the output signal of the read-only memory (ROM) and then stored back.

4. A circuit arrangement according to claim 1, characterized in that in addition to said circulating memory (ZuS, HS, ZtS, WS) as a further circulating memory, an overhead memory (US) is provided for receiving information indicating that the in question Line ίο of the remaining circular memory (Zi, Z 2, Z3) stored results are available in a form suitable for processing by the central control.

5. Circuit arrangement according to claim 1, characterized in that the time memory (ZtS)

upstream counter (Z 2) emits an overflow signal as soon as the count of the counter (Z 2) exceeds a certain value

6. Circuit arrangement according to claim 1, characterized in that the counting up of the time values of the time memory (ZtS) takes place as a function of the content of the corresponding line of the note bit memory (HS) and for this purpose outputs of the counter (Zi) assigned to the note bit memory ff / S,) the input of the counter (Z 2) assigned to the time memory (ZtS).