DE2522089A1

DE2522089A1 - CIRCUIT ARRANGEMENT FOR DETECTING AND EVALUATING STATUS CHANGES IN CENTRALLY CONTROLLED TELEPHONE SYSTEMS WITH QUERY OF THE PARTICIPANTS IN ACCORDANCE WITH THE SCAN PRINCIPLE

Info

Publication number: DE2522089A1
Application number: DE19752522089
Authority: DE
Inventors: Manfred Dipl Ing Agricola; Juergen Dipl Ing Beckmann; Juergen Dipl Ing Glemser; Helmut Ing Grad Tschiesche
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Telenorma Telefonbau und Normalzeit GmbH
Priority date: 1975-05-17
Filing date: 1975-05-17
Publication date: 1976-11-25
Also published as: FR2312160A1; DE2522089C2

Description

Telefonbau und Normalzeit Gmbll,Telefonbau and Normalzeit Gmbll,

S Frankfurt am ilain 1, Mainzer Landstr.128-146S Frankfurt am ilain 1, Mainzer Landstrasse 128-146

Schaltungsanordnung zum Erkennen und Auswerten von Zustan.isänderungen in zentral gesteuerten Fernspre.-hanlagen mit Abfrage der Teilnehmerstellen nach dem Scan-PrinzipCircuit arrangement for recognizing and evaluating changes in status in centrally controlled telephony systems with interrogation of the subscriber stations according to the scanning principle

Zusatz zu P 2 112 872.3-3^ (DT-AS 2 112 872)Addition to P 2 112 872.3-3 ^ (DT-AS 2 112 872)

Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen und Auswerten von Folgen von Zustandsänderungen in zentral gesteuerten Fernsprechvermittlungsanlagen, bei denen Zustände der einzelnen Teilnehmerstellen zyklisch nacheinander abgetastet und mit den entsprechenden Zuständen des jeweils vorangegangenen Abtastzyklus in einem Vergleicher verglichen werden und in denen Einrichtungen für die Bestimmung der Dauer der Zustände vorgesehen sind, wobei ein von einem Taktgeber gesteuerter im Zustandsabtaster befindlicher Adressengeber in binär verschlüsselter Form Adressen auf die Teilnehmerstellen gibt, wobei in den Teilnehmerstellen jeweils eine Decodiereinrichtung vorgesehen ist, die prüft, ob die gerade von dem Adressengeber gesendete Adresse mit der Anschlußnummer der jeweiligen Teilnehmerstelle übereinstimmt und dann, wenn dies der Fall ist, den aktuellen Zustandswert auf den Vergleicher gibt, der gleichzeitig mit dem Zustandswert des gleichen Teilnehmeranschlusses vom vorangegangenen Abtastzyklus aus einem umlaufenden Zustandsspeicher beaufschlagt wird, wobei die der Zustandsdauer entsprechenden Zeitwerte in einem umlaufenden Zeitspeicher im Takt des sich wiederholenden Abtastzyklus hochgezählt werden und wobei ein Decoder überseine Eingänge mit dem Ausgang des umlaufenden ZustandsSpeichers (ZuS) und des umlaufenden Zeitspeichers (ZtS) verbunden ist, deren Ausgangssignale der Decoder zusammen mit dem Ausgangssignal des Vergleichers zu Zustandsinformationen über den Zustand der Teilnehmerstellen verknüpft, welche an seinen Ausgängen anliegen und eine VeränderungThe invention relates to a circuit arrangement for Recognizing and evaluating the consequences of changes in state in centrally controlled telephone exchanges, in which the states of the individual subscriber stations cyclically scanned one after the other and with the corresponding states of the previous one Sampling cycle are compared in a comparator and in which facilities for determining the Duration of the states are provided, with a controlled by a clock located in the state scanner Address giver gives addresses to the subscriber stations in binary encrypted form, with A decoding device is provided in each of the subscriber stations, which checks whether the The address sent by the address provider corresponds to the connection number of the respective subscriber station and then, if this is the case, gives the current status value to the comparator, which simultaneously with the status value of the same subscriber line acted upon by the previous sampling cycle from a circulating state memory the time values corresponding to the duration of the state in a circulating time memory in the cycle of the repetitive sampling cycle are counted up and wherein a decoder is connected via its inputs to the output of the circulating status memory (ZuS) and the circulating time memory (ZtS) is connected, whose output signals the decoder together with the output signal of the comparator linked to status information about the status of the subscriber stations, which are present at its outputs and a change

—2——2—

609848/0818609848/0818

der Inhalte der an diese Ausgänge angeschlossenen, umlaufenden Speicher entsprechend der sich ändernden zu überwachenden Zustände bewirken.the contents of the circulating memory connected to these outputs according to the changing cause the states to be monitored.

Eine derartige Schaltungsanordnung ist aus der DT-PS 2 112 872 bekannt. Diese Schaltungsanordnung beschäftigt sich damit, bei einer nach dem Scan-Prinzip arbeitenden zentral gesteuerten Fernsprechvermittlungsanlage unterschiedliche Zustände in den Teilnehmerstellen dadurch zu identifizieren, daß in einem umlaufenden Zeitspeicher und in einem umlaufenden Zustandsspeicher der bei der letzten Abtastung herrschende Zustand (alter Zustand) und weiterhin der seit der letzten Änderung dieses Zustandes vergangene Zeitraum gespeichert werden. Durch den Vergleich des alten Zustands mit dem durch die Neuabtastung festgestellten Zustand der Teilnehmerstelle läßt sich zum einen eine Aussage darüber machen, ob eine Zustandsänderung stattgefunden hat. In einem späteren Zeitpunkt dieser überwachung läßt sich dann durch eine entsprechende Angabe in der zugehörigen Zeile des Zeitspeichers sagen, wieviel Zeit seit der letzten Änderung des Zustandes vergangen ist, wielange also der augenblicklich herrschende Zustand schon anhält.Such a circuit arrangement is known from DT-PS 2 112 872. This circuit arrangement deals with a centrally controlled telephone exchange system that works according to the scan principle to identify different states in the subscriber stations in that in a circulating time memory and, in a circulating status memory, that of the last scan prevailing state (old state) and the one that has passed since the last change in this state Period. By comparing the old state with that from the resampling ascertained state of the subscriber station, a statement can be made on the one hand as to whether a change of state has taken place. At a later point in time this monitoring can then say how much time since the The last change in the state has passed, so how long the currently prevailing state has been persists.

Die Zeit wird gemäß dieser Patentschrift dadurch festgestellt, daß bei jeder Abtastung des Teilnehmers der diesem Teilnehmer zugeordnete Zählerstand in dem Zeitzähler um eine Einheit erhöht wird.According to this patent specification, the time is determined by that each time the participant is scanned, the counter reading assigned to this participant is in the Time counter is increased by one unit.

Aufgrund der aus Dauer des jetzt herrschenden Zustandes und Art des vorher herrschenden Zustandes bestehenden Informationen ist der Decoder in der Lage, durch geeignete Verknüpfungen gegebenenfalls die entsprechenden Befehle an die zentrale Steuerung abzugeben.Because of the duration of the current situation and the nature of the previous situation The decoder is able to provide the relevant information by means of suitable links Issue commands to the central controller.

-3-609848/0 818-3-609848 / 0818

* 2522083 * 2522083

So kann eich eine Rückfrage von dem Vnm: ^h einer Gesprächs aus lÖ3ung dadurch unterscheiden, Ia3 bf-i der Rückfrage dioZustandsänderung nur über einen bestimmten kurzer; Zeitraum anhält, während bei der Auslösung diese?? gleiche Zustand sehr viel langer erhalten bleibt. In ähnlicher Weise läßt sich auch eine kurze Störung wieder von der Rückfrage unterscheiden. Das Signal "Teilnehmer hebt aus" v/eicht von dem Auslösesignal, da beide Signale relativ lang andauern können, nicht in der zeitlichen Dauer ab. Eine Unterscheidung kann der Decoder aber aufgrund des vorher herrschenden Zustendes treffen, denn beim Auslösen war die Schleife beispielsweise vorher geschlossen, während sie beim Ausheben vorher geöffnet war.So I can answer a query from the Vnm: ^ h one Differentiate conversation from solution by Ia3 bf-i the query dio status change only via one certain short; Period of time lasts, while when triggered this ?? same condition much longer preserved. In a similar way, a brief disturbance can be distinguished from the inquiry. The signal "participant lifts off" differs from the trigger signal, since both signals are relative can last for a long time, not in terms of duration. However, the decoder can make a distinction due to of the prevailing state of affairs, because the loop was, for example, when it was triggered closed beforehand, while it was open when it was lifted.

Aufgabe der vorliegenden Erfindung ist es nun, eine weitere Ausbildung der genannten bekannten Schaltungsanordnung dahingehend zu schaffen, daß nicht nur zwischen Rückfrage, Ausheben und Auslösen unterschieden werden kann, sondern auch noch eine ganze Reihe weiterer Meldungen, wie z.B. Wahlziffern, die durch eine Serie zeitlich definierter Schleifenunterbrechungen signalisiert werden.The object of the present invention is now to provide a further embodiment of the known circuit arrangement mentioned to create in such a way that not only differentiated between inquiry, lifting and triggering can be, but also a whole range of other messages, such as dialing digits through a series of time-defined loop interruptions can be signaled.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei der eingangs genannten Schaltungsanordnung ein mit dem Zeitspeicher und dem Zustandsspeicher synchron umlaufender WahlZiffernspeicher vorgesehen ist, dessen Speicherwerte aufgrund von Ausgangssignalen des Decoders entsprechend der gewählten Ziffern hochgezählt werden.The object is achieved according to the invention in that in the circuit arrangement mentioned at the beginning, a synchronous with the time memory and the state memory circumferential dialing digit memory is provided, its Memory values are counted up based on the output signals of the decoder according to the selected digits will.

Durch die erfindungsgemäße Ausgestaltung der eingangs genannten Schaltungsanordnung ist es nunmehr möglich, außer wie bei der DT-PS 2 112 872 angegeben, zwischen Aushängen, Auslösen und Rückfrage auch zwischen den einzelnen Wahlimpulsen zu unterscheiden, die von der Teilnehmerstelle aus gegeben wurden.The inventive design of the initially mentioned circuit arrangement it is now possible, except as indicated in DT-PS 2 112 872, between Unhooking, triggering and consultation also differentiate between the individual dialing impulses that are given by the Participant position were given out.

609848/0818609848/0818

25 22083 -Η- 25 22083 -Η-

Es v/erden ijomit zusätzlich zu den bei dieser Patentschrift die bestimmten Zeiträumen entsprechenden Zeitimpulsen auch die einer bestimmten Teilnehmerstelle zugeordneten Wahlimpulse, in dem hierfür vorgesehenem Wahlziffernspeicher gespeichert, wobei sie schrittweise hochgezählt werden. Dabei ist aber zu beachten, daß der Decoder in einer hierfür geeigneten Weise programmiert wird. Insbesondere muß die mit 40 ms in dem genannten Patent angegebene Umlaufzeit der Aufgabe der Abtastung von Impulsfolgen angepaßt v/erden. Zur sicheren Erkennung von Wahlimpulsen mit einem Tastverhältnis 60 ms - 40 ms wird beispielsweise bei Berücksichtigung der Toleranzen und Vorsorge gegen Störimpulse eine Umlaufzeit von 5 ms gerechnet-There are ijomit in addition to those in this patent the time pulses corresponding to certain periods of time also include those of a certain subscriber station assigned dialing pulses, stored in the dialing digit memory provided for this purpose, whereby they are gradually are counted up. It should be noted, however, that the decoder works in a suitable manner is programmed. In particular, the 40 ms cycle time specified in the cited patent must be the task adapted to the sampling of pulse trains. For the reliable detection of dialing pulses with a pulse duty factor For example, 60 ms - 40 ms is taken into account the tolerances and precaution against interfering impulses, a cycle time of 5 ms is calculated.

Zur Erkennung von Zeichenfolgen, bestehend aus gleichartigen Zeichen wie beispielsweise bei Wahlimpulsen lassen sich unterschiedliche Erkennungsmöglichkeiten anwenden. So kann man, ausgehend von der ersten erkannten Flanke des ersten Zeichens nach einem der Zeichenfolge entsprechenden eindeutigen Algorithmus zu festgesetzten Zeiten prüfen, ob der erwartete Zustand eingetreten ist. Tritt der erwartete Zustand nicht ein, so nimmt man an, daß die Zeichenfolge beendet ist bzw. wenn an der Stelle kein Ende zulässig ist, ein Fehler aufgetreten ist.(Vgl. Fig.1.)Wie im Fig.1 zu erkennen ist, addieren sich bei diesem Verfahren alle möglichen Abweichungen, so daß eine Überwachung von längeren Impulsfolgen nur schwer möglich ist. Als Ausweg kann man deshalb bei der Überwachung von Zeichenfolgen ein Verfahren verwenden, daß sich an 'den Flanken der Zeichenfolge orientiert und bei dem die Zeitausmessung Jeweils bei einer neuen Flanke neu begonnen wird, so daß sich die zeitlichen .Abweichungen bezüglich des Eintritts der Planke nicht addieren, und es möglich ist, beliebig lange Zeichenfolgen zu überwachen.Different recognition options can be used to recognize character strings consisting of characters of the same type, such as dialing pulses. Starting from the first recognized edge of the first character, it is possible to check at set times according to a unique algorithm corresponding to the character sequence whether the expected state has occurred. If the expected state does not occur, it is assumed that the character string has ended or, if no end is permitted at the point, an error has occurred (see Fig.1.) As can be seen in Fig.1, With this method, all possible deviations add up, so that monitoring of longer pulse sequences is difficult. As a way out, one can therefore use a method for monitoring character strings that is based on the edges of the character string and in which the time measurement is restarted each time with a new edge so that the temporal deviations with regard to the entry of the plank do not occur add, and it is possible to monitor strings of any length.

(Vergl.Fig.2).(See Fig. 2).

-5-609848/0818-5-609848 / 0818

Im Beispiel nach Pig.2 findet die zeitliche Überwachung der einzelnen Impulse jeweils aufgrund eines Anreizes statt, der durch das .Auftreten einer Impulsflanke gegeben ist. Wie aus Fig.2 erkenntlich, tritt nach dem Ende der Impulsfolge keine Flanke und damit kein Anreiz mehr auf. Das bedeutet aber, daß keine Möglichkeit gegeben ist, den ÜberwachungsVorgang abzuschließen. In the example according to Pig. 2 the time monitoring takes place of the individual impulses due to a stimulus caused by the occurrence of an impulse edge given is. As can be seen from FIG. 2, there is no edge after the end of the pulse sequence, and thus no edge no more incentive. However, this means that there is no possibility of completing the monitoring process.

Aus den angegebenen Beispielen geht hervor, daß beide Verfahren in reiner Form kaum verwendbar sind. Im ersten Beispiel muß das Startsignal für die zeitliche Überwachung aus dem ersten Wechsel des ersten Zeichens gewonnen werden. Im zweiten Beispiel muß das Ende der Impulsfolge durch eine zeitliche Überwachung des Signalisierungszustandes gewonnen werden. Die Erfindung empfiehlt daher ein auf den Anwendungsfall optimiertes gemischtes Verfahren. It can be seen from the examples given that both processes can hardly be used in their pure form. In the first example, the start signal for the time monitoring must be from the first change of the first Character can be obtained. In the second example, the end of the pulse train must be monitored over time the signaling status can be obtained. The invention therefore recommends a mixed method optimized for the application.

In vorteilhafter Weiterbildung der Erfindung empfiehlt es sich, daß zusätzlich zu dem WahlZiffernspeicher ein zur Kennzeichnung der Vorgeschichte der zu überwachenden Zustände dienender Hinweis-bit-speicher synchron mit dem Zustandsspeicher und den Zeitspeicher umläuft, daß der Ausgang des Hinweis-bit-speichers mit dem Eingang des Decoders verbunden ist, und der Ausgang des Decoders mit dem Eingang des Hinweis-bit-speichers verbunden ist, und daß das Ausgangssignal des Hinweisbit-speichers auf die bisher gezählte Zahl der zu einer laufenden Meldung gehörenden Zustandswechsel hinweist. Das ist insofern ivichtig, als der Vergleicher ja nur in der Lage ist, eine Abweichung des aktuellen Zustandes von dem gespeicherten Zustand festzustellen. Das Ausgangssignal des Vergleichers sagt somit nicht mehr aus, als daß gegebenenfalls der aktuelle Zustand vom gespeicherten Zustand abweicht. Der Vergleicher kann aber nicht erkennen, ob es sich bei dem neuen aktuellen Zustand möglicherweise um einen dritten, vierten oder fünften Zustand einer Meldung handelt.In an advantageous development of the invention, it is recommended that in addition to the dialing digit memory to identify the previous history of the states to be monitored, information bit memory used synchronously with the status memory and the time memory circulates that the output of the note bit memory with the The input of the decoder is connected, and the output of the decoder is connected to the input of the note bit memory is connected, and that the output of the hint bit memory to the number of changes in status counted so far for a current message indicates. This is important insofar as the comparator is only able to detect a deviation from the current one State from the stored state. The output signal of the comparator does not say anything more than that the current status may differ from the saved status. The comparator but cannot tell whether the new current state is possibly a third, fourth or fifth state of a message.

609848/0818 "⁶"609848/0818 " ⁶ "

Ist beispielsweise in dem Zustandsspeicher die Information "Schleife offen" gespeichert, so gibt der Vergleicher unabhängig davon ob es sich bei dem aktuellen Zustand "Schleife geschlossen" einen dritten, vierten oder fünften Zustand handelt immer das gleiche Ausgangssignal ab. Insofern ist es daher wichtig, die Vorgeschichte der eingehenden Informationen in einem besonderen zusätzlichen Speicher, neben dem Hinweis-bit-speicher, aufzuzeichnen.If, for example, the information "loop open" is stored in the status memory, then there is the comparator regardless of whether the current status is "loop closed" third, fourth or fifth state always handles the same output signal. To that extent is it is therefore important to keep the history of the incoming information in a special additional memory, next to the hint bit memory to record.

Es ist daher auf diese Weise möglich, Informationen, die aus einer belieben Zeichenfolge bestehen zu entschlüsseln. Demgegenüber war es bei der in der DT-PS 2 112 872 beschriebenen Anordnung nur möglich, ein Ausgangssignal einer Konstellation von Informationen zuzuordnen, die aus einer bestimmten Zeit, dem vor dem Beginn dieser Zeit herrschenden Schleifzustand und dem augenblicklichen Schleifzustand bestand. Unterscheiden sich gleiche Zeichenfolgen unterschiedlichen Informationsgehalts nicht durch die Art der Zustandswechsel sondern lediglich durch ihre unterschiedliche zeitliche Folge, so besteht in Weiterbildung der Erfindung eine Erweiterung des bekannten Patents darin, neben den Hinweis-bits zu Eegistrierung der Zustandswechsel weitere Hinweis-bits zur Unterscheidung der unterschiedlichen Zeichenlängen hinzuzufügen.It is therefore possible in this way to transfer information that consists of any character string decrypt. In contrast, with the arrangement described in DT-PS 2 112 872 it was only possible an output of a constellation of information to assign those from a certain time, the grinding condition prevailing before the beginning of this time and the current grinding condition. Are identical strings different different information content not through the nature of the change of state but only through their different time sequence, there is an extension of the invention in a further development of the known patent in it, in addition to the note bits for registering the change of state, further note bits to differentiate between the different character lengths to add.

Eine bevorzugte Ausfuhrungsform der Erfindung zeichnet sich dadurch aus, daß die Eingänge der von dem Decoder angesteuerten umlaufenden Speicher jeweils über einen zugeordneten Zähler mit den Ausgängen des Decoders und die Ausgänge dieser umlaufenden Speicher außer mit dem Decoder auch mit dem Eingang des ihnen zugeordneten Zählers verbunden sind und die Inhalte dieser Speicher Zeile für Zeile synchron mit der Abtastung der Teilnehmer in den Jeweils zugeordneten Zähler ausgespeichert und dort gegebenenfalls in Abhängigkeit vom Ausgang des Decoders verändert und rückgespeichert werden.A preferred embodiment of the invention is characterized is characterized in that the inputs of the circulating memory controlled by the decoder each have a assigned counter with the outputs of the decoder and the outputs of this circulating memory except with the decoder are also connected to the input of the counter assigned to them and the contents this memory line by line synchronously with the scanning of the participants in the respectively assigned Counter stored and possibly changed there depending on the output of the decoder and be restored.

609848/08 18 ~⁷"609848/08 18 ~ ⁷ "

Auch hierdurch ergibt sich eine erhebliche Vereinfachung in der Funktion des Decoders, da nunmehr nicht auf bestimmte Konstellationen der Eingangssignale hin ein mehr oder weniger komplexes Ausgangssignal in die zugeordneten Umlaufspeicher eingespeichert werden muß, sondern nur die betreffenden Zähler jeweils um einen Schritt erhöht bzw. erniedrigt werden müssen.. Die Inhalte der einzelnen Speicher werden somit nur schrittweise erhöht bzw. erniedrigt, abgesehen natürlich von der Tatsache, daß der Inhalt auch in einem Schritt vollkommen gelöscht werden kann.This also results in a considerable simplification in the function of the decoder, since now not a more or less complex output signal for certain constellations of the input signals must be stored in the assigned circulating memory, but only the relevant Counter must be increased or decreased by one step. The contents of the individual Storage is therefore only increased or decreased step by step, apart of course from the fact that that the content can also be completely deleted in one step.

Für eine vereinfachte Ansteuerung der zentralen Steuerung durch die erfindungsgemäße Schaltungsanordnung empfiehlt es sich, daß zusätzlich zu den genannten umlaufenden Speichern als weiterer umlaufender Speicher ein Übergabespeicher zur Aufnahme einer Information vorgesehen ist, die anzeigt, daß die in der betreffenden Zeile des UmlaufSpeichers gespeicherten Ergebnisse in zur Bearbeitung durch die zentrale Steuerung geeigneter Form vorliegen.For a simplified control of the central control by the circuit arrangement according to the invention It is recommended that in addition to the aforementioned circulating stores as a further circulating Memory a transfer memory is provided for receiving information indicating that the in the relevant line of the circular memory for processing by the central Control appropriate form.

Die durch die Schaltungsanordnung entschlüsselten Meldungen können so einfach gepuffert werden, so daß eine zeitliche Entkopplung gegenüber der nachfolgenden, die gewonnenen Daten weiterverarbeitenden zentralen Steuerung erreicht wird. Die durch die Schaltungsanordnung entschlüsselte Meldung bleibt mit der Übergabe-Information (beispielsweise 1 Bit ^ Übergabebit) so lange im Umlaufspeicher, bis die zentrale Steuerung den vorausgehenden Steuerlauf beendet hat. Erst danach wird durch Überwachung des Übergabebits eine neue vollständige Meldung gesucht und an die Steuerung abgegeben. Durch Hinzufügen des Übergabebits an den Umlaufspeicher wird also ein eigener Pufferspeicher gespart, in den die Meldungen, die durch die beschriebene Schaltungsanordnung gewonnenThe decrypted by the circuit arrangement Messages can be buffered so easily, so that a temporal decoupling from the following, the obtained data processing central control is achieved. The by the circuit arrangement decrypted message remains with the transfer information (for example 1 bit ^ Transfer bit) in the circulating memory until the central controller ends the previous control run Has. Only then is a new, complete message searched for by monitoring the transfer bit delivered to the control. By adding the transfer bit to the circular memory, a own buffer memory saved in which the messages obtained by the circuit arrangement described

609848/0818609848/0818

-8--8th-

werden, eingetragen werden müssen, wenn die weiterverarbeitende zentrale Steuerung noch mit einem anderen Steuerlauf beschäftigt ist.^3ind von der Schaltungsanordnung sowohl Meldungen zu erkennen, die unmittelbar ohne zeitliche Überwachung aus nur einem Zustandswechsel decodierbar sind, als auch Meldungen, die sich aus einer Folge von Zustandswechseln zusammensetzen, so ist es sinnvoll, die erste Art der Meldungen, die hier als "statische" Meldung bezeichnet werden, von der "dynamischen" zweiten Meldungsart durch eine zusätzlich von den Anschlußschaltungen abgegebene Information zu unterscheiden. Hierdurch wird die Aufgabe des Decoders erleichtert, da statische Meldungen lediglich erkennt werden müssen und durch Setzen des Übergabebits zur Weiterverarbeitung bereitgestellt werden müssen.must be entered if the further processing central control is still using Another control run is busy. ^ 3ind of the circuit arrangement both messages to recognize that can be decoded directly from just one change of state without time monitoring, as also messages that are composed of a sequence of status changes, it makes sense to the first type of messages, referred to here as "static" messages, from the "dynamic" to distinguish the second type of message by an additional information provided by the connection circuits. This makes the decoder's job easier, as it only recognizes static messages must be made available for further processing by setting the transfer bit have to.

In weiterer Ausgestaltung der Erfindung empfiehlt es sich, den Eingang des Decoders mit einer Zustandserkenneranzeige zu verbinden, die dem Decoder anzeigt, daß der den augenblicklichen Zustand angebende Anschluß ordnungsgemäß arbeitet. Auf diese Weise wird vermieden, daß beispielsweise in den Teilnehmerschaltungen angeordnete fehlerhafte oder nicht vorhandene Anschlußschaltungen Störsignale aussenden, die von der erfindungsgemäßen Schaltungsanordnung wie ordnungsgemäße Informationen bearbeitet werden und damit zu Störungen der Anlage führen können.In a further embodiment of the invention, it is advisable to provide the input of the decoder with a status indicator display which indicates to the decoder that the indicating the current status Connection is working properly. In this way it is avoided, for example, in the subscriber circuits arranged faulty or non-existent connection circuits emit interference signals, which are processed by the circuit arrangement according to the invention like proper information and thus can lead to system malfunctions.

Eine sinnvolle Weiterbildung der Erfindung besteht also darin, durch zeitliche Überwachung der Zustandsänderungen beispielsweise über drei Abtastzyklen zu prüfen, ob es sich tatsächlich um eine Meldung oder um einen Störimpuls gehandelt hat. Man erreicht durch dieses "Entprellen" der Meldungen eine erhöhte Störsicherheit. -9-A useful further development of the invention consists in monitoring the state changes over time for example to check over three scanning cycles whether it is actually a message or a glitch. This "debouncing" of the messages achieves a increased immunity to interference. -9-

609848/0818609848/0818

Es muß hervorgehoben werden, daß die erfindungsgemäße Schaltungsanordnung nicht nur zur Überwachung der Zustände von Teilnehmerstellen, sondern auch zur Überwachung von Amtsübertragungen, Bedienungsplätzen und anderen peripheren Einheiten geeignet ist. Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung erläutert. Darin zeigt:It must be emphasized that the circuit arrangement according to the invention is not only used for monitoring the states of subscriber stations, but also for monitoring office transmissions, operator stations and other peripheral units is suitable. An embodiment of the invention is based on the following the drawing explained. It shows:

Fig.1 ν prinzipielle Möglichkeiten für eine Über- UE- !g·^) wachung gemäß der Erfindung1 ν basic possibilities for a monitoring UE ! G · ^) monitoring according to the invention

Fig.3 in symbolischer Darstellung eine Ausführungsform der Erfindung3 shows an embodiment in a symbolic representation the invention

Fig.4 a, b eine Reihe von die Wirkungsweise derFig.4 a, b a series of the operation of the

Ausführungsform nach Fig.3 erläuternder BeispieleEmbodiment according to Figure 3 explanatory examples

Fig.5 den Speicherinhalt eines wichtigenFig.5 shows the memory content of an important

Bauelements der Ausführungsform nach Fig.3.Component of the embodiment according to Fig.3.

Fig.3 zeigt ein Ausführungsbeispiel der Schaltungsanordnung, die gemäß der beschriebenen Erfindung in der Lage ist, zeitmultiplex von verschiedenen Teilnehmern die Signale "ausheben, auflegen, erdtaste-betätigt" zu erkennen. Sie übernimmt darüber hinaus die Aufgabe von Nummernschalterwahlregistern, indem sie Wahlimpulse erkennt und zu vollständigen Wahlziffern aufsummiert. Außerdem ist die Möglichkeit der Pufferung von Meldungen vor der Abgabe an eine weiterverarbeitende zentrale Steuerung enthalten.3 shows an embodiment of the circuit arrangement, according to the invention described is capable of time-division multiplexing of different subscribers the signals "lift off, hang up, earth button operated" to recognize. It also takes on the task of number switch selection registers by providing dialing pulses recognizes and adds up to complete dialing digits. There is also the possibility of buffering of messages prior to submission to a further processing central control.

Die Schaltung hat dazu den Adreßzähler Z&, der zeitmultiplex sämtliche Anschlüsse, z.B. A1 bis A5 ansteuert. Die nacheinander angesteuerten Anschlüsse geben ihre aktuelle Anschlußinformation über die Eingangsleitungen E1, E2 und E3 an die Schaltungsanordnung ab,For this purpose, the circuit has the address counter Z &, which is time-division multiplexed controls all connections, e.g. A1 to A5. The connections controlled one after the other give their Current connection information about the input lines E1, E2 and E3 to the circuit arrangement,

-10-609848/0818 -10- 609848/0818

dabei haben die Signale E1, E2 und E3 die folgende
Bedeutung:the signals E1, E2 and E3 have the following
Meaning:

E1 : Sender funktionsfähig
E2 : statisch - dynamisch
E3 : aktueller Zustand.E1: transmitter functional
E2: static - dynamic
E3: current status.

Die Anordnung enthält darüber hinaus die Speicher ZuS, Hs, ZtS, Ws, Üs. Diese Speicher sind mit dem angegebenen Schaltungsbeispiel durch Schieberegister realisiert, die so synchron zu Z4 betrieben werden, daß jeder
Adresse von Z4- eine Zeile in den einzelnen Speichern fest zugeordnet ist.The arrangement also contains the memory ZuS, Hs, ZtS, Ws, Üs. With the circuit example given, these memories are implemented by shift registers which are operated synchronously with Z4 that each
Address of Z4- one line in the individual memories is permanently assigned.

Das Schieberegister des Zustandsspeichers ZuS ist so ausgelegt, daß jeweils der aktuelle Zustand über das Flipflop FF1 in den Speicher eingeschrieben wird und an seinem Ausgang der Zustand des vorangegangenen Abtastzyklus anliegt. Eine solche Schaltungsanordnung ist hinreichend bekannt, so daß sie hier nicht näher beschrieben werden braucht. Die übrigen Speicher werden synchron zu dem Zustandsspeicher betrieben. Sie sind im angegebenen Blockschaltbild zur besseren Übersicht als getrennte Speicher dargestellt, können aber in der Praxis als geschlossener Speicherblock angesehen werden, der auch den Zustandspeicher ZuS beinhalten kann.The shift register of the state memory ZuS is designed in such a way that the current state via the Flip-flop FF1 is written into the memory and at its output the state of the previous sampling cycle is present. Such a circuit arrangement is sufficiently known that it will not be described in more detail here needs to be. The remaining memories are operated synchronously with the state memory. they are Shown in the given block diagram as separate memories for a better overview, but can be stored in the In practice, this can be viewed as a closed memory block, which can also contain the status memory ZuS.

Der Inhalt der gerade anstehenden Speicherzeilen wird in die Zähler Z1, Z2, Z 3 und das Flipflop FF2 eingetragen. In den Zählern bzw. im Flipflop kann der eingelesene Inhalt verändert werden. Danach erfolgt die Rückspeicherung über die Ausgänge a bis 1 in die
Speichereingänge a bis 1. Der Vorgang wird durch die in Fig.3 rechts unten dargestellten Take T1 und L gesteuert. The content of the currently pending memory lines is entered in the counters Z1, Z2, Z 3 and the flip-flop FF2. The read-in content can be changed in the counters or in the flip-flop. Afterwards, the data is saved back to the outputs a to 1
Memory inputs a to 1. The process is controlled by the takes T1 and L shown at the bottom right in FIG.

Zum Zeitpunkt PI, also bei der ansteigenden Flanke
von T1 werden der Zähler Z4 sowie alle Speicher ZuS, HS, ZtS, WS, US getaktet. Danach liegt an den Eingangsleitungen E1 bis E3 der aktuelle Zustand einer neuen At time PI, i.e. on the rising edge
from T1 the counter Z4 and all memories ZuS, HS, ZtS, WS, US are clocked. The current status of a new one is then applied to the input lines E1 to E3

609848/0818609848/0818

Anschlußeinheit an, während an den Speichern die zugehörigen Informationen bereitgestellt werden.Connection unit, while the memory related information is provided.

Zum Zeitpunkt P2, also mit der ansteigenden Flanke von L werden die Zähler ΊΛ , Z2 und Z3 sowie das Fliflop FF2 mit der Speicherinformation gefüllt. Gleichzeitig wird in das Flipflop FF1 der aktuelle Zustand übernommen. At time P2, that is to say with the rising edge of L, the counters ΊΛ , Z2 and Z3 as well as the fliflop FF2 are filled with the memory information. At the same time, the current state is transferred to flip-flop FF1.

Zum Zeitpunkt P3, also bei der abfallenden Flanke von Q?1 wird der Inhalt der Zähler verändert. Hierzu wurden vorher Veränderungskriterien an die Vorbereitungseingänge Z, Cl oder Sub der Zähler angelegt. Die Signale an den Vorbereitungseingängen haben folgende Bedeutung:At the point in time P3, that is to say on the falling edge of Q? 1, the content of the counter is changed. For this were Change criteria applied to the preparation inputs Z, Cl or Sub of the meters beforehand. The signals at the preparation entrances have the following meaning:

Z : addiere 1Z: add 1

Cl : lösche den Inhalt des Zählers Sub : subtrahiere 1Cl: clear the content of the counter Sub: subtract 1

Abgerufen werden die geänderten Speicherwerte durch den negierten Takt T1. Die Schaltung enthält darüber hinaus einen Festwertspeicher ROM mit den Adresseingängen Y1 bis Y5 und einen Enable-Eingang En und den Ausgängen 1 bis 5· DieAdresseingänge Y1 bis Y5 addressieren eine Speicherzeile, deren Inhalt beim Anstehen des Enable-Signals an die Ausgänge 1 bis 5 angegeben wird.The changed memory values are called up by the negated clock T1. The circuit includes about it In addition, a read-only memory ROM with the address inputs Y1 to Y5 and an enable input En and the outputs 1 to 5 · The address inputs Y1 to Y5 address a Memory line, the content of which is specified when the enable signal is present at outputs 1 to 5.

Die Schaltung enthält darüber hinaus einen Quantisierer Q, der an die Ausgänge c bis g des Zählers Z2 angeschlossen ist und bei markanten Zählerständen ein Signal abgibt. Der Quantisierer hat Ausgänge für die Zählerstände 1, 2, 3 und 31.The circuit also contains a quantizer Q, which is connected to the outputs c to g of the counter Z2 and emits a signal when the counter readings are significant. The quantizer has outputs for the counter readings 1, 2, 3 and 31.

An den Eingangsleitungen E1 bis E3 kann beispielsweise das Signal 10 0 mit der folgenden Bedeutung anliegen:At the input lines E1 to E3, for example the signal 10 0 is present with the following meaning:

E_x. = 1 Erkenner angeschaltet. Dieses Signal wird bei allen Beispielen vorausgesetzt. Es bedeutet, daß der angesprochene Anschluß sendebereit istE _x . = 1 recognizer switched on. This signal is assumed in all examples. It means that the connection addressed is ready to send

Ep = 0 Es handelt sich um ein dynamisches SignalEp = 0 It is a dynamic signal

609848/0818 -12-609848/0818 -12-

E, = O im Zusammenhang mit Ep = O bedeutet die "Schleife offen".E, = O in connection with Ep = O means the "Loop open".

Bei Nummernsehalterwähl werden bei dfer vorliegenden Ausführungsform die Meldungen,"Ausheben"und"Auflegen" und die Wahlziffern O bis 9 durch zeitlich definiertes Wechseln zwischen den Zuständen "Schleife geschlossen" und "Schleife offen" signalisiert. Die Zustände "Schleife geschlossen" und "Schleife offen" werden deshalb hier als dynamische Zustände bezeichnet. Hierzu steht z.B. im Gegensatz der Erdtastendruck zur Einleitung eines Rückfrage- oder Amtsgesprächs, bei demWhen dialing the number holder, there will be Embodiment the messages, "lift" and "hang up" and the dial digits O to 9 by changing between the states "loop closed" at a defined time and "loop open" signaled. The states "loop closed" and "loop open" become therefore referred to here as dynamic states. In contrast to this, for example, pressing the earth key to initiate a consultation call or an exchange call in which

einem einzigen Zustandswechsel eine Meldung fest zugeordnet ist. In diesem Fall handelt es sich um einen statischen Zustand.
Es entstehen an E1 bzw. E3 demnach folgende Zeichen:a message is permanently assigned to a single change of state. In this case it is a static state.
The following characters appear at E1 or E3:

10 0 "Schleife offen" und 10 1 "Schleife geschlossen",10 0 "loop open" and 10 1 "loop closed",

wobei beides dynamische Zeichen sind. Bedient ein Teilnehmer die Erdtaste, so gibt die Teilnehmerschaltung das Signal 111 ab (vgl.Beispiel 6). (statisches Zeichen).where both are dynamic characters. If a participant operates the earth button, the participant circuit gives the signal 111 from (see example 6). (static character).

Die Eingangsparameter E^ und E~ sind nur ergänzende Parameter zu dem Zustand der durch E, signalisiert wird. Beim Zustandswechsel 'Schleife offen" auf "Schleife geschlossen", wie es beispielsweise im Beispiel 1 beim Ausheben auftritt, erfolgt ein Zustandswechsel von 0 auf 1 auf der Leitung Έ-,. Dieser Zustandswechsel wird mit Hilfe eines Vergleichers V dadurch erkannt, daß der aktuelle Zustand E-, mit der anstehenden Zeile des Zustandsspeichers ZuS, in der der Zustand des vorausgegangenen Abtastzyklus eingetragen ist, verglichen wird. Sind aktueller und gespeicherter Zustand ungleich, ist also ein Zustandswechsel zwischen vorausgegangenem und aktuellem Zustand aufgetreten, so gibt der Vergleicher an seinem Ausgang F das Signal 1 ab. Dieses Signal greift durch das ODER-Gatter O^ auf das UND-Gatter U₅ durch.The input parameters E ^ and E ~ are only additional parameters to the state that is signaled by E,. When the status change 'loop open "to" loop closed ", as occurs for example in example 1 when lifting, a status change takes place from 0 to 1 on the line Έ- State E- is compared with the pending line of the state memory ZuS, in which the state of the previous sampling cycle is entered. If the current and stored state are not the same, i.e. a state change between the previous and current state has occurred, the comparator outputs F picks up signal 1. This signal accesses AND gate U ₅ through OR gate O ^.

609848/0818609848/0818

~¹³ ~ ¹³

25220832522083

Da an dem zweiten Eingang des UND-Gatters Up ebenfalls durch E^ eine 1 anliegt, liegt auch am Ausgang von Up der Pegel 1, so daß die Information in dem ROM, die durch die Eingänge Y1 bis Y5 des ROM adressiert wird an den Ausgängen 1 bis 5 des ROM anliegt. Es ist hier das in der allgemeinen Beschreibung erwähnte Prinzip der Auswertung der Flanken der Signale verwirklicht, da jeweils nur nach Auftreten eines Wechsels des Zustands ein Steuervorgang dadurch eingeleitet wird, daß der Festwertspeicher ROM an seinen Ausgängen ein Signal abgibt.As at the second input of the AND gate Up, too A 1 is applied by E ^, the level 1 is also at the output of Up, so that the information in the ROM, which is addressed by the inputs Y1 to Y5 of the ROM is present at the outputs 1 to 5 of the ROM. The principle of evaluating the edges of the signals mentioned in the general description is implemented here, since a control process is only initiated after the occurrence of a change in the state, that the read-only memory ROM emits a signal at its outputs.

Die Signale an den Ausgängen 1 bis 5, die auch gleichzeitig abgegeben werden können, erfüllen folgende Funktion:The signals at outputs 1 to 5, which are also at the same time can be given, fulfill the following function:

Ausgang 1 : subtrahiere 1 von Z1 Ausgang 2 : lösche Z1Output 1: subtract 1 from Z1 Output 2: delete Z1

Ausgang 3 : lösche Z2Output 3: delete Z2

Ausgang 4 : addiere 1 zu Z3 Ausgang 5 ·' lösche Z1, setze FF2Output 4: add 1 to Z3 output 5 · 'delete Z1, set FF2

Darüber hinaus wird durch direkte Verdrahtung innerhalb der Anordnung bei jedem gültigen Zustandswechsel (Ex| =1) der Zähler Z^ für die Hinweis-bits um 1 erhöht. Hierzu ist der Ausgang des Gatters U~ mit einem Eingang des UND-Gatters U, verbunden, der Ausgang von U-, liegt am Zähleingang Z des Zählers Z^.In addition, direct wiring within the arrangement ensures that there is a valid change in status (Ex | = 1) the counter Z ^ for the hint bits increased by 1. For this purpose, the output of the gate U ~ has an input of the AND gate U, connected, the output of U-, is at the counter input Z of the counter Z ^.

Das Signal am Ausgang von Up greift dann bis zum Eingang Z des Zählers Z1 durch, wenn an den beiden negierten Eingängen von U^ je eine O anliegt. Das ist dann der Fall, wenn die Ausgänge 1, 2 und 5 des ROM auf O Pegel sind, und wenn der Zählerstand des Zählers Z£ ungleich 31 ist. Ist eines der vier Bedingungen nicht erfüllt, so wird gegebenenfalls über die ODER-Gatter 0-, oder Oj- der Pegel 1 an einen der negierten Eingänge von U^ angelegt. Der Ausgang von U, liegt dann unabhängig von den beiden anderen Eingangssignalen auf 0 Pegel, es wird nicht gezählt.The signal at the output of Up then reaches the input Z of the counter Z1 through when an O is applied to each of the two negated inputs of U ^. That is the case then if the outputs 1, 2 and 5 of the ROM are at 0 level, and if the count of the counter Z £ is not equal to 31. If one of the four conditions is not met, the OR gate may be 0- or Oj- Level 1 applied to one of the negated inputs of U ^. The output of U is then independent of the two other input signals to 0 level, it is not counted.

-14-609848/081 8 -14- 609848/081 8

25220832522083

Über das ODER-Gatter O₂ und das UND-Gatter U^ wird bewirkt, daß der Zähler Z₂ um 1 erhöht wird, wenn der Zählerstand von Z^ ungleich O, Zp ungleich 31, und das Ausgangssignal 3 des ROM 0 ist.The OR gate O ₂ and the AND gate U ^ causes the counter Z ₂ to be increased by 1 if the count of Z ^ is not equal to O, Zp is not equal to 31, and the output signal 3 of the ROM is 0.

Weiterhin wird, wenn der Zählerstand des Zählers Z2 gleich 3 ist, und wenn ein statisches Signal anliegt, (E₂ = 1) über die Gatter U., 0. und U₂ der ROM zur Abgabe eines Ausgangssignals angesteuert. Die Adresse für die Speicherplätze des ROM wird durch folgende Bits gebildet:Furthermore, if the count of the counter Z2 is equal to 3, and if a static signal is present (E ₂ = 1), the ROM is controlled via the gates U., 0. and U ₂ to issue an output signal. The address for the memory locations of the ROM is formed by the following bits:

Y1 ^E₂ Y1 ^ E ₂

Y2 = EY2 = E

Y3, Y4- * a, b (Hinweis-bits)Y3, Y4- * a, b (hint bits)

llerstä O, 1, 2llerstä O, 1, 2

Y5 =1 bei den ZählerständenY5 = 1 for the counter readings

Bei dem Zählerstand des Zeitzählers Z₂ = 31 wird das Übergabebit durch Setzen des FF2 in den Übergabespeicher eingetragen. Gleichzeitig wird Z1 und Z2 gelöscht.When the count of the time counter Z ₂ = 31, the transfer bit is entered in the transfer memory by setting FF2. Z1 and Z2 are deleted at the same time.

DasÜbergabebit (FF2) und Z3 werden durch das Quittungssignal R gelöscht, wenn die zentrale Steuerung die Meldung M^ bis M^ abgerufen hat.The transfer bit (FF2) and Z3 are activated by the acknowledgment signal R deleted when the central control has called up the message M ^ to M ^.

Fig.5 gibt einen Überblick über den Speicherinhalt. Die für die Beispiele bedeutenden Zeilen sind besonders hervorgehob en.Fig. 5 gives an overview of the memory content. The lines that are important for the examples are special highlighted.

Bei dem Beispiel 1 gem.Fig.4 spielt sich im Prinzip folgendes ab:In example 1 according to Fig. 4 it basically plays the following:

Im Ruhezustand ist der Inhalt einer einem Anschluß zugeordneten Speicherzeile in den Speichern Hs, ZtS, WS und US gleich Null. Zum ersten AbtastZeitpunkt nach dem Wechsel vom Zustand "Schleife offen" in "Schleife geschlossen" liegt an dem ROM die durch A.1 gekennzeichnete Adresse 0 1 0 0 1.In the idle state, the content of a memory line assigned to a connection is in the memories Hs, ZtS, WS and US are zero. At the first sampling time after the change from the "loop open" state to "loop" closed "is the address 0 1 0 0 1 identified by A.1 on the ROM.

609848/0818 ~¹⁵~609848/0818 ~ ¹⁵ ~

Da zu diesem Zeitpunkt von dem Vergleicher V ein Zustandswechsel erkannt wird, wird der Inhalt der adressierten Zeile an die Ausgänge 1 bis 5 abgegeben.Since a change of state is recognized by the comparator V at this point in time, the content is of the addressed line are sent to outputs 1 to 5.

Da der Inhalt der der angesprochenen Zeile =00000 ist, wird Z_x. um 1 erhöht. Es ergibt sich als nächste Adresszeile 0 1 0 1 1. Der Inhalt dieser Adresse wird nicht abgerufen, da kein Wechsel eingetreten ist. Es beginnt jetzt auch die Zeitüberwachung, indem Z2 bei jedem Abtastzyklus um 1 erhöht wird, da die Hinweisbits ungleich 0 sind. Hat der Zeitzähler den Stand 3 erreicht, so ändert sich die ROM-Adresse in 0 1 0 1 0. Sie bleibt so bis der Zeitzähler den Stand 31 erreicht hat. Zu diesem Zeitpunkt wird das Übergabebit gesetzt Z^ und Z^ gelöscht und der Üb er wachungs Vorgang beendet.Since the content of the addressed line = 00000, Z _x . increased by 1. The next address line is 0 1 0 1 1. The content of this address is not called because no change has occurred. The time monitoring now also begins by increasing Z2 by 1 with each sampling cycle, since the information bits are not equal to 0. When the time counter has reached 3, the ROM address changes to 0 1 0 1 0. It remains that way until the time counter has reached 31. At this point in time the transfer bit is set Z ^ and Z ^ deleted and the monitoring process is ended.

In gleicher Weise sind die Beispiele 2 bis 5 zu verstehen. Hier wird erkannt, wenn die Schleife zu frühzeitig wieder geöffnet wird. Es werden Wahlimpulse erkannt, zu kurze Wahlimpulse ausgeschieden und schließlich das Auflegen erkannt. Adresszeilen, bei denen der Speicherinhalt abgerufen wird, werden durch ein A, der Ablauf der Zeitüberwachung durch Ü bekennzeichnet. Examples 2 to 5 are to be understood in the same way. Here it is recognized if the loop is reopened too early. There will be election impulses recognized, dialing impulses that were too short were eliminated and finally the hang-up recognized. Address lines, at which the memory content is called up are indicated by an A, the expiry of the time monitoring by Ü.

Beispiel 6 zeigt die Überwachung des statischen Zustands "Erdtaste" der durch das Eingangssignal 111 an den Eingängen E anfällt. Bei dem statischen Signal wird bei dem ZeitzählerstsPd 3 der ROM adressiert und der Überwachungsvorgang beendet.Example 6 shows the monitoring of the static state “earth key” of the by the input signal 111 at the inputs E. In the case of the static signal, the ROM is addressed in the case of the time counter initial PD 3 and the monitoring process ends.

Die Erfindung wird nachfolgend nochmals ausführlich an Hand der Beispiele gemäß Fig.4 beschrieben:The invention is described again in detail below using the examples according to FIG. 4:

Example 1:

Wie sich aus dem oben Gesagtem ergibt, ist im Ruhezustand der Inhalt einer einem Anschluß zugeordneten Speicherzeile in den Speichern Hs ZtS WS US gleich Null. Wie weiter oben schon erläutert, liegen im Ruhezustand (Schleife offen) an den Eingangsleitungen E1, E2, E3 die Potentiale 1 00. Anschließend trittAs can be seen from the above, in the idle state the content of a connection is assigned Memory line in the memories Hs ZtS WS US equals zero. As already explained above, the Idle state (loop open) at the input lines E1, E2, E3 the potentials 1 00. Then occurs

609848/0818609848/0818

ein Zustandewechsel auf der Schleife nach "Schleife geschlossen" ein. An den Eingangsleitungen E1 bis E3 liegen nunmehr die Potentiale 10 1. Die Änderung an E3 von 0 nach 1 führt zu einem Signalwert 1 an den Ausgang des Vergleichers V. Dieses Ausgangssignal des Vergleichers V kommt dadurch zustande, daß auf dem einen Eingang des Vergleichers das in den Zustandsspeicher ZuS im vorangegangenen Abtastzyklus gespeicherte Potential 0 und auf den anderen Eingang des Vergleichers das augenblicklich an E3 herrschende Potential 1 einwirkt. Der Signalwert 1 des Vergleichers wirkt über das ODER-Gatter IL und in Verbindung mit dem Potential 1 der Eingangsleitung E1 über das UND-Gatter U₂ auf den Enable-Eingang En des ROM ein. Hinsichtlich der Adressen Y1 bis Y5 des ROM ergeben sich nunmehr folgende Werte: X1 entspricht dem Potential an der Eingangsleitung E2 und ist O. Y2 entspricht dem Potential an der Eingangsleitung E3 und ist 1. Y3 und Y4- entspricht dem Potential an den Ausgängen a, b des Zählers Z1 und ist -wie weiter oben schon erläutertgemäß des Ruhezustandes 0, dagegen ist das Potential Y5 1_? wie sich aus folgendem ergibt: Der Ausgang des Zählers Z2 ist voraussetzungsgemäß Bei diesem Zählerstand (und denZählerständen 1,2,3 und 3Ό gibt der Quantisierer, wie weiter oben schon erläutert, auf bestimmte Leitungen das Potential 1 ab. Bei dem Zählerstand 0 des Zählers Z2 gilt dies für die Adressenleitung Y5·a change of state on the loop after "loop closed". The potentials 10 1 are now applied to the input lines E1 to E3. The change at E3 from 0 to 1 leads to a signal value 1 at the output of the comparator V. This output signal of the comparator V is produced by the fact that the Potential 0 stored in the state memory ZuS in the previous sampling cycle and the potential 1 currently prevailing at E3 acts on the other input of the comparator. The signal value 1 of the comparator acts via the OR gate IL and in connection with the potential 1 of the input line E1 via the AND gate U ₂ on the enable input En of the ROM. With regard to the addresses Y1 to Y5 of the ROM, the following values now result: X1 corresponds to the potential at the input line E2 and is O. Y2 corresponds to the potential at the input line E3 and is 1.Y3 and Y4- corresponds to the potential at the outputs a, b of the counter Z1 and - as already explained above, according to the idle state 0, on the other hand the potential Y5 is 1 _? as follows: The output of the counter Z2 is, according to the prerequisites Z2, this applies to the address line Y5

Nach alledem ergibt sich durch die Schleifenänderung von "Schleife offen" nach 'Schleife zu" für das ROM folgende Adresse: (s.Fig.4) A1 = 0 1 0 0 1. Dieser Adresse A1 ist gem.Fig.5 (siehe Zeile 9) in dem ROM der Inhalt 0 0 0 0 0 zugeordnet, der an den Ausgängen 1 bis 5 des ROM durch Wirkung des Enable-Eingangs En erscheint.After all of this, it results from the loop change from "loop open" to 'loop closed "for the ROM the following address: (see Fig. 4) A1 = 0 1 0 0 1. This one Address A1 is in the ROM as shown in Fig. 5 (see line 9) the content 0 0 0 0 0 is assigned, which is assigned to the outputs 1 to 5 of the ROM by the effect of the enable input En appears.

-17-609848/081 8 -17- 609848/081 8

1? -1? -

Da sowohl Ausgang 1 2 und 5 den Wert O haben und der Zählerstand des Zählers Z2 31 ist (also Ausgang 31 des Quantisierers O) wird wegen des Potentials 1 am Enable-Eingang En über das UND-Gatter 3 der Eingang 1 des Zählers Z1 gesetzt. Infolgedessen wird der Zeileninhalt der gerade abgetasteten Teilnehmerschaltung des Zählers Z1 von 0 auf Λ verändert und dieser Speicherinhalt nachfolgend in das Hinweis-Bit-Register HS (über die Verbindungspunkte a und b eingetragen.Since both output 1, 2 and 5 have the value O and the count of counter Z2 is 31 (i.e. output 31 of quantizer O), input 1 of counter Z1 is set via AND gate 3 due to potential 1 at enable input En . As a result, the line content of the currently scanned subscriber circuit of the counter Z1 is changed from 0 to Λ and this memory content is subsequently entered in the hint bit register HS (via the connection points a and b.

Beim nächsten Abtastzyklus (Schleife bleibt geschlossen) ist das Ausgangssignal des Vergleichers O, da der vorangegangene Zustand mit dem augenblicklichen Zustand nunmehr übereinstimmt. Als Folge davon ist auch das Potential an den Eingängen En gleich 0. Als Folge hiervon sind die Signale an den Ausgängen 1 bis 5 des ROM sämtlich 0 und bleiben dies auch, solange keine Änderung im Schleifenzustand stattfindet. Am ROM-Eingang erscheint wegen des veränderten Zählerstandes von Z1 die neue Adresse (siehe B1) : 0 1 0 1 1, die wirkungslos ist.During the next sampling cycle (loop remains closed) the output signal of the comparator is 0, since the previous one State now corresponds to the current state. As a result of this, that too is Potential at the inputs En is equal to 0. As a result, the signals are at the outputs 1 to 5 of the ROM all 0 and remain so as long as there is no change in the loop status. Appears at the ROM input because of the changed counter status of Z1 the new address (see B1): 0 1 0 1 1, which has no effect.

Weiterhin wird der Zeitzähler Z2 über den Eingang Z bei jedem Abtastzyklus hochgezählt. Das resultiert aus der Tatsache, daß der Zähler Z2 wie weiter oben schon erläutert, ungleich 0 ist und sowohl Ausgang 31 von Q als auch der Ausgang 3 des ROM gleich 0 sind. Die Fortschaltung des Zeitzählers geschieht bei jeder zyklischen Abtastung der betreffenden Teilnehmerschaltung, wobei wie weiter oben schon angedeutet, der Zählerstand zyklisch in den Zeitspeicher ZSP eingetragen und während der Abtastung in den Zähler zurücktransportiert wird.Furthermore, the time counter Z2 is counted up via the input Z with each sampling cycle. That results from the fact that the counter Z2, as already explained above, is not equal to 0 and both output 31 of Q and output 3 of the ROM are equal to 0. The time counter is incremented with every cyclical Sampling of the relevant subscriber circuit, with the counter reading as already indicated above entered cyclically in the time memory ZSP and transported back to the counter during the scan.

Der Zeitzähler Z2 wird bis zu dem Zählerstand 31 fortgeschaltet ohne das Änderungen eintreten. Ist dieser Zählerstand erreicht, so erscheint am Ausgang 31 des Quantisierers Q das Potential 1, wodurch der Löscheingang C1 von Z1 und Z2 sowie auch von Flipflop FF2 hetätigt wird. Über den Ausgang L des Flipflop FF2 609848/0818 The time counter Z2 is incremented up to the counter reading 31 without any changes occurring. If this count is reached, the potential 1 appears at the output 31 of the quantizer Q, whereby the clear input C1 of Z1 and Z2 and also of flip-flop FF2 is activated. Via the output L of the flip-flop FF2 609848/0818

und den Übergabespeicher US wird das Flipflop FF2 gesetzt. Damit ist in den Übergabespeicher US der Wert eingesetzt, der der zentralen Steuerung die Vollständigkeit der Meldung (hier: "Teilnehmer hat ausgehängt") signalisiert. Ansonsten ist der Ruhezustand wieder hergestellt. Die Meldung selbst ergibt sich aus dem Inhalt der Speicher HS, ZtS, WS und dem Zustand der Eingängsleitungen E2 und E3.and the transfer memory US, the flip-flop FF2 is set. This is in the transfer memory US Value used to ensure the completeness of the message to the central controller (here: "Subscriber has posted") signals. Otherwise the idle state is restored. The message itself arises from the content of the memories HS, ZtS, WS and the state of the input lines E2 and E3.

Beispiel 2 (gem.Fig.4-) beschreibt die Vorgänge, die sich abspielen, wenn innerhalb eines gewissen Zeitbereichs (Zählerstand Z2 bis Z31) eine Zustandsänderung (Schleife öffnet wieder) eintritt. Dabei kann die vorliegende Schaltungsanordnung unterscheiden zwischen Zustandsänderungen (Schleife schließt wieder), bei denen der Zählerstand des Zeitzählers Z2 gleich O, 1 oder 2 ist und Zustandsänderungen, bei denen der Zählerstand größer als 2, aber kleiner als 31 ist. Example 2 (according to Fig. 4-) describes the processes that take place when a change of state (loop opens again) occurs within a certain time range (count Z2 to Z31). The present circuit arrangement can distinguish between state changes (loop closes again) in which the counter reading of the time counter Z2 is equal to 0, 1 or 2 and state changes in which the counter reading is greater than 2 but less than 31.

Im Folgenden soll nur eine nach einem sehr kurzen Zeitraum einsetzende Zustandsänderung (Schleife öffnet wieder) betrachtet werden, die als Störimpulse gewertet wird (Beispiel 2). Hierbei tritt gegenüber den voranbeschriebenen Funktionsablaufen (s.Beispiel 1) folgende Änderung ein: Es wird von dem Zustand in Beispiel 1 ausgegangen, indem der Eingang En wirksam ist und alle Ausgänge des ROM 1 bis 5 den Wert 0 haben (Zeile 9 in Fig.5) und die Adresseneingänge des ROM die Folge 0 10 0 1 (s.Adresse A1 in Beispiel 1) bilden. Das bedeutet, daß bereits eine Schleifenänderung von offener Schleife zur geschlossenen Schleife mit einem hierdurch einzustellendem Potential 1 am .ausgang des Zählers Z1 vorgegeben wird. Es wird nun angenommen, daß nach dem Abtastzyklus die Schleife wieder geschlossen wird. Hieraus resultiert ein Potential1amIn the following, only a change in state that occurs after a very short period of time (loop opens again), which is assessed as interference pulses (example 2). Here comes face to face the functional sequences described above (see example 1) The following change is made: The status in example 1 is assumed in which the input En becomes effective and all outputs of ROM 1 to 5 have the value 0 have (line 9 in Fig. 5) and the address inputs of the ROM have the sequence 0 10 0 1 (see address A1 in example 1) form. This means that a loop change from open loop to closed loop with a the potential 1 to be set hereby is specified at the output of the counter Z1. It is now assumed that after the sampling cycle the loop is closed again. This results in a potential 1 am

609848/0818609848/0818

Ausgang des Vergleichers V mit einem gleichartigen Potential am Eingang En des ROM· Damit steht nunmehr an den Adresseneingängen Y1 bis Y5 des ROM die Potentialfolge 0 0 0 11 (Adresse A2) an, die gemäß der Tabelle in Fig.5 Zeile 3 (Enable-Ausgang ist 1) zu folgender Potentialfolge an den Ausgängen 1 bis 5 des ROM führt: 0 110 0. Der Ausgang 2 des ROM löscht den Hinweis-bit-Zähler Z1, während durch den Ausgang 3 auch der Inhalt des Zeitzählers Z2 gelöscht wird. Hierdurch wird der Ruhezustand wieder hergestellt und die Überwachung der entsprechenden Teilnehmerschaltung ist beendet. Daraus ist zu erkennen, daß bei Auftreten eines unterhalb eines bestimmten Zeitbereichs liegenden Storimpulses die erfindungsgemäße Schaltungsanordnung an die zentrale Steuerung (Übergabespeicher US) keine Meldung abgibt. Output of the comparator V with a similar potential at the input En of the ROM the potential sequence at the address inputs Y1 to Y5 of the ROM 0 0 0 11 (address A2), which according to the table in Fig. 5 line 3 (enable output is 1) to the following Potential sequence at outputs 1 to 5 of the ROM results in: 0 110 0. Output 2 of the ROM clears the hint bit counter Z1, while through output 3 also the content of the time counter Z2 is deleted. This restores the idle state and the monitoring of the corresponding subscriber circuit is ended. It can be seen from this that when a below disturbance pulse lying within a certain time range the circuit arrangement according to the invention to the central Control (transfer memory US) does not issue a message.

Im folgenden sollen anhand von Beispiel 3 in Fig.4- die wesentlichen Funktionsablaufe geschildert werden, die bei der überwachung von Wahlimpulsen auftreten. Wie aus der Beschreibung des Beispiels 1 ersichtlich ist, tritt, nachdem die Schleife über einen bestimmten Zeitraum hinaus geschlossen ist, (Zählerstand von Z2 größer 31) wieder der Ruhezustand (siehe Beispiel 1 Adresse B2) ein.In the following, the essential functional sequences that occur when monitoring dialing pulses are to be described using example 3 in FIG. As can be seen from the description of example 1, after the loop has been closed for a certain period of time (count of Z2 greater than 31), the idle state occurs again (see example 1 address B2).

Zum Zeitpunkt D (s.Zeichnung Beispiel 3) soll dieser der in Beispiel 1 beschriebene Ruhezustand eingetreten sein. Nach diesem Zeitpunkt D soll eine Schleifenöffnung auftreten, die aus der Wahl eines Nummernpulses resultiert. Diese Änderung des Schleifenzustandes, die an dem Enable-Eingang En wiederium das Potential 1 bewirkt, findet an den Adresseneingängen Y1 bis Y5 die folgende Adresse A3 vor: 0 0 0 0 1 (s.Fig.5 Zeile 1) Nachfolgend wird Z1 gesetzt, und es entsteht die Adresse B3: 0 0 0 1 1, die aber wirkungslos ist, da der Enable-Eingang des Potentials 0 hat. DanachAt time D (see drawing example 3) this should the state of rest described in example 1 must have occurred. After this point in time D, a loop should open occur resulting from the choice of a number pulse. This change in loop state that at the enable input En again the potential 1 takes place at the address inputs Y1 to Y5 the following address A3 before: 0 0 0 0 1 (see Fig. 5 line 1) Then Z1 is set, and the Address B3: 0 0 0 1 1, but it has no effect, there the enable input has the potential 0. Thereafter

-20-609848/0818 -20- 609848/0818

ändert sich die Adresse B3 des EOM solange nicht, wie der Zeitzähler Z2 nicht den Zählerstand Z3 erreicht hat. Erst hiernach ändert sich die Adresse des ROM in B4 gleich OOO1 0, da der Quantisierer Q in Y5 ein entsprechendes Ausgangssignal abgibt. Diese Adresse wird solange erhalten bleiben bis entweder der Zählerstand an Z2 die 31 überschreitet (s.Beispiel 5 in Fig.4) oder vorher eine neue Zustandsänderung eintritt (Schleife schließt wieder). In diesem Falle wird der Enable-Eingang wieder 1 und die Eingangsleitung E3 ebenfalls 1. Geht man dieser neuen Adresse A4 mit O 1 O 1 0 in die Tabelle von Fig.5 (Zeiel 10), so erkennt man, daß die Signale an den Ausgängen 1 bis 5 die folgenden Potentialfolge bilden: 0 0 1 1 Der Ausgang 3 löscht den Zeitzähler Z2. In dem Wahlimpulszähler Z3 wird durch den Ausgang 4 der erste Wahlimpuls für die abgetastete Teilnehmerschaltung gezählt. Die restlichen Ausgänge, welche das Potential 0 aufweisen, haben keine ändernde Wirkung. Allerdings ist noch zu beachten, daß durch die zuletzt stattgefundene Änderung (Schleife schließt) der noch nicht gelöschte Zähler Z1 um eine Einheit hochgezählt wird (siehe Adresse B5). Der neue Zählerstand des Hinweisbit-Zählers Z1 ist somit 10.the address B3 of the EOM does not change as long as the time counter Z2 does not reach the counter reading Z3 Has. Only then does the address of the ROM in B4 change equal to OOO1 0, since the quantizer Q emits a corresponding output signal in Y5. These The address will be retained until either the counter reading at Z2 exceeds 31 (see example 5 in Fig. 4) or a new change of state occurs beforehand (loop closes again). In this case the enable input becomes 1 again and the input line E3 also becomes 1. If you go to this new address A4 with O 1 O 1 0 in the table of Fig. 5 (Zeiel 10), you can see that the signals at outputs 1 to 5 form the following potential sequence: 0 0 1 1 Output 3 clears the time counter Z2. In the dial pulse counter Z3, the output 4 is the first Dialing pulse for the scanned subscriber circuit counted. The remaining outputs, which are the potential 0 have no changing effect. However, it should also be noted that the last Change (loop closes) the not yet deleted counter Z1 is incremented by one unit (see address B5). The new count of the information bit counter Z1 is thus 10.

Somit ergibt sich die neue Adresse 0 1 1 0 1. Der Zeitzähler wird -wie weiter oben schon angedeutet- bei jedem Abtastzyklus weiter hochgezählt. Im folgenden wird angenommen, daß der erneute Wechsel des Zustandes (Schleife öffnet wieder) zugleich mit Wechsel des Zählerstandes des Zeitzählers auf 3 stattfindet. Es entsteht dann folgende Adresse A5 für den ROM 0 0 10 0. Für diese Adresse ergibt sich aus der Tabelle gem. Fig.5 Zeile 4 an den Ausgängen 1 bis 5 des ROM folgende Impulsfolge: 10 10 0 mit der nachfolgend beschriebenen Wirkung. Von dem Zählerstand des Hinweisbit-zählers Z1 wird 1 subtrahiert. Sein Inhalt ist danach 0 1. Das Potential 1 am Ausgang 3 des ROMThis results in the new address 0 1 1 0 1. The time counter is - as already indicated above - at counted up every sampling cycle. In the following it is assumed that the new change of state (Loop opens again) takes place at the same time as the counter reading of the time counter changes to 3. It The following address A5 then arises for the ROM 0 0 10 0. This address is shown in the table according to Fig. 5 line 4 at the outputs 1 to 5 of the ROM following pulse sequence: 10 10 0 with the following described effect. 1 is subtracted from the counter reading of the information bit counter Z1. Its content is then 0 1. The potential 1 at output 3 of the ROM

609848/0818609848/0818

führt zur Löschung des Inhalts des Zeitzählers Z2. Hierdurch ergibt sich folgende neue Adresse B6 für den ROM 0 0 0 11 und es wird die Zeitzählung erneut gestartet. Nach einer den Zeitzählerzustand 3 überschreitenden Zeitzählung erhält man eine Adresse B7 von 0 0 0 1 0, die aber wegen des fehlenden Potentials En nicht durchgreift. Die Adresse am ROM entspricht somit der Adresse, wie sie vor dem Endes des vorhergehenden Wahlimpulses aufgetreten war. Bei einem erneuten Wechsel (Schleife schließt wieder) spielen sich also die gleichen Vorgänge wie beim vorangegangenen Ende (mit nachfolgendem Schließen der Schleife) des vorangegangenen Wahlimpulses ab. Nimmt man nun an, daß nach der zuletzt erwähnten Änderung (Schleife schließt wieder) der Zählerstand 31 eher erreicht wird, als die Schleife wieder öffnet, so ist hierdurch das Ende der Nummernimpulsgäbe gegeben. Es wird, wie bereits im Beispiel 1 (Adresse B 2) erläutert, das Übergabebit gesetzt und der Ruhezustand hergestellt. Während die Zähler Z1 und Z2 gelöscht sind, befindet sich in dem Wahlspeicher die gewählte Ziffer, während das Ubergabebit gesetzt ist.leads to the deletion of the content of the time counter Z2. This results in the following new address B6 for the ROM 0 0 0 11 and the time counting is started again. After a time counter status 3 is exceeded Time counting you get an address B7 of 0 0 0 1 0, but this is because of the missing potential En does not take action. The address on the ROM thus corresponds to the address as it was before the end of the previous one Election impulse had occurred. If you change again (loop closes again) play the same processes as at the previous end (with subsequent closing of the loop) of the previous election impulse. If one now assumes that after the last-mentioned change (loop closes again) the counter reading 31 is reached sooner, when the loop opens again, the end of the number pulse is given. It will be like before explained in example 1 (address B 2), the transfer bit is set and the idle state is established. While the Counters Z1 and Z2 are cleared, the dialing memory contains the selected digit while the transfer bit is set.

Das Beispiel 4 unterscheidet sich von dem vorangegangenen Beispiel 3 (siehe Adresse A3) im wesentlichen dadurch, daß nach dem Beginn des ersten Wahlimpulses der erneute Wechsel (Schleife schließt) noch während der Zeit stattfindet, während der Eingang X5 des ROM noch vom Quantisierer Q mit 1 belegt ist. Hieraus resultiert für den ROM eine Adresse A 8 mit 0 1 0 1 Die gemäß Tabelle in Fig.5 entsprechende Potentialfolge an den Ausgängen 1 bis 5 (siehe Zeile 11) lautet demgemäß 0 110 0. Hierdurch wird Z1 und Z2 gelöscht (infolge Ausgang 2 und 3). Es wird hiermit der Ruhezustand hergestellt und der Störimpuls bleibt unberücksichtigt. Example 4 differs from the previous example 3 (see address A3) essentially in that after the beginning of the first dialing pulse, the renewed change (loop closes) takes place during the time during which the input X5 of the ROM is still connected to the quantizer Q 1 is occupied. This results in an address A 8 for the ROM with 0 1 0 1 The potential sequence at outputs 1 to 5 (see line 11) corresponding to the table in Fig and 3). This establishes the idle state and the interference pulse is not taken into account.

-22-609848/0818 -22- 609848/0818

Beispiel 6 zeigt die Funktionsablaufe beim Eintreten eines statischen Signals, wie es weiter oben schon hinsichtlich eines Erdtastendruckes angedeutet wurde. Beim Erdtastendruck als statischem Signal, tritt an den Eingangsleitungen E1 bis E3 eine Änderung von 10 0 auf 111 auf. Vie aus Beispiel 6 ersichtlich, ergibt sich daraus für die Eingänge Y1 und Ϊ5 des ROM die Adresse A 9 mit 1 1 O 0 1. Da wegen der stattgefundenen Änderung der Enable-Eingang des ROM das Potential 1 hat, ergibt sich an den Ausgängen 1 bis 5 eine Potentialfolge, die sich wiederum aus Fig.5 (siehe Zeile 25) entnehmen läßt. Diese Potentialfolge lautet 0 0 0 0 0. Es wird somit lediglich Z1 um 1 erhöht. Als Folge davon beginnt -wie im Zusammenhang mit den anderen Beispielen schon erläutert- der Zeilenzähler Z2 hochzuzählen. Wird der Zählerstand 3 erreicht, so wird, da E2 das Potential 1 hat, auch ohne das Vorhandensein eines Wechsels über U1 und 01 sowie U2 ein Potential 1 an den Eingang En angelegt. Es tritt somit auch ohne Änderung des Zustandes eine Potentialfolge an den Ausgängen 1 bis 5 des ROM ein. Dabei ergibt sich für die Adresse A 10 mit 110 10 (Zeile 26 Fig.5) die Potentialfolge 0 0 1 0 1. Daraus resultiert: Es wird der Zählerstand Z1 und Z2 gelöscht, und das Flipflop FF2 wird gesetzt, woraus sich wiederum ein Übergabebit ergibt. Damit ist schon zur selben Zeit der Ruhezustand hergestellt.Example 6 shows the functional sequences when entering a static signal, as indicated above with regard to pressing the earth key. When the earth button is pressed as a static signal, a change occurs on the input lines E1 to E3 10 0 to 111. Vie can be seen from Example 6, results from this for the inputs Y1 and Ϊ5 of the ROM the address A 9 with 1 1 O 0 1. Because of the If the enable input of the ROM has the potential 1, there is a potential sequence at outputs 1 to 5, which in turn can be found in Fig. 5 (see line 25). This potential sequence is 0 0 0 0 0. Thus, only Z1 is increased by 1. As a result, begins -as in connection with the other examples already explained - to count up the line counter Z2. If the counter reading 3 is reached, it is because E2 that Potential 1 has a potential 1 at the even without the presence of a change via U1 and 01 as well as U2 Input En created. There is thus a potential sequence at the outputs even without a change in the state 1 to 5 of the ROM. This results in the potential sequence for address A 10 with 110 10 (line 26, Fig. 5) 0 0 1 0 1. This results in: The counts Z1 and Z2 are cleared and the flip-flop FF2 is set, which in turn results in a transfer bit. In this way, the idle state is already established at the same time.

In Fig.3 sind noch die Meldeleitungen M1 und M6 gezeigt, welche den Zustand der Eingangsmeldungen E2, E3 und den Zählerstand des Wahlspeichers an die zentrale Steuerung melden. Das Vorhandensein eines Übergabebits wird der Zentralsteuerung über eine Meldeleitung M7 gemeldet. Diese Meldungen werden von der zentralen Steuerung über eine Quittungsmeldung R quittiert. Dies bewirkt, daß das Flipflop FF2 sowie auch derIn Fig. 3 the message lines M1 and M6 are shown, which the status of the input messages E2, E3 and the count of the dial memory to the central control Report. The presence of a transfer bit is reported to the central control via an M7 message line. These messages are acknowledged by the central controller via an acknowledgment message R. This causes the flip-flop FF2 as well as the

-23-609848/081 8 -23- 609848/081 8

Wahlspeicherzähler Z3 gelöscht werden.Dial memory counter Z3 can be deleted.

Bei dem das Auflegen zeigenden Beispiel 5 kann in der Adresse A3 (siehe Beispiel 3) ausgegangen werden. Bei Q>2 wird die Adresse geändert (B9) was keine Wirkung hat. Bei Q = 31 werden die Zähler Z1, Z2 gelöscht und der Übergabespeicher US über FF2 geladen.In example 5, which shows the hang-up, the starting point is address A3 (see example 3) will. If Q> 2, the address is changed (B9), which has no effect. At Q = 31 the counters are Z1, Z2 deleted and the transfer memory US loaded via FF2.

3.4.1975
Pt/kl3.4.1975
Pt / kl

609848/0818609848/0818

Claims

[1) J Circuit arrangement for recognizing and evaluating messages consisting of sequences of changes in state in centrally controlled telephone exchanges, in which the states of the individual subscriber stations are scanned cyclically one after the other and compared with the corresponding states of the previous scanning cycle in a comparator and in which facilities for the Determination of the duration and sequence of the states are provided, with an address transmitter controlled by a clock located in the status scanner in binary encrypted form gives addresses to the subscriber stations that a decoder is provided in each of the subscriber stations that checks whether the address just sent out by the address transmitter with the connection number of the respective subscriber station and then, if this is the case, the current status value on the comparator in the status scanner, which is simultaneously with the status value of the same part Client connection is acted upon from a status memory from the previous sampling cycle, with the time values corresponding to the status duration being counted up in a circulating time memory at the rate of the repeating sampling cycle, and with a decoder being connected via its inputs to the outputs of the circulating status memory and the circulating time memory Output signals of the decoder linked together with the output signal of the comparator to form status information about the status of the subscriber stations, which are present at its outputs and the change in the contents of the circulating memory connected to these outputs according to the changing

609848/08 18

-2-

-as ~ -as ~

monitored states, characterized in that a dialing digit memory (WS) is provided which circulates synchronously with the time memory (ZtS) and the additional tape memory (ZuS), the memory values of which are incremented on the basis of output signals from the decoder (D).

2) Circuit arrangement according to Claim 1, characterized in that in addition to the dialing digit memory (VS) a reference bit memory (HS) serving to store the history of the states to be monitored circulates synchronously with the state memory (ZuS) and the time memory (ZtS) that the output of the hint bit memory (HS) is connected to the input of the decoder (D) and the output (A1 - 7) of the decoder is connected to the input of the hint bit memory (HS), and that the output signal of the information bit memory (HS) indicates the number of state changes associated with a current message counted up to now.

3) Circuit arrangement according to claim 2, characterized in that the information bit memory (HS) is provided with its memory arrangement for storing further information bits which characterize different state lengths, while the usual information bits only indicate the number of states.

4) Circuit arrangement according to one of claims 1 to 3, characterized in that the inputs of the circulating memory (HS, ZtS, WS) controlled by the decoder (D) each have an associated counter (Zl, Z2, Z3) with the outputs of the decoder (D) and the outputs of these circulating memories (HS, ZtS, WS) not only with the decoder (D) but also with the input of the assigned counter (Z1 or Z2 or Z3)

- 3-609848/081 8

are connected, and the contents of this memory line by line are synchronized with the scanning of the Participants in the respectively assigned counter (from HS in Z1, from ZtS in Z2, from WS in Z3), there possibly changed depending on the output of the decoder (D) and then saved back will.

5) Circuit arrangement according to one of claims 1 to 4, characterized in that in addition to said circulating memory (ZoS, HS, ZtS, WS) as a further circulating memory, a transfer memory (US) is provided for receiving information indicating that the results stored in the relevant line of the remaining circular memories are available in a form suitable for processing by the central controller.

6) Circuit arrangement according to one of claims 1 to, characterized in that the counter (Z3) connected upstream of the time memory (ZtS) is provided with an overflow (Ü) from which a signal is emitted as soon as the count of the counter (Z3) reaches a certain level Value exceeds.

7) Circuit arrangement according to one of claims 1 to, characterized in that the counting up of the time values of the time memory (ZtS) takes place depending on the content of the corresponding line of the note bit memory (HS) and for this purpose an output of the counter assigned to the note bit memory (Zl) is connected to the input of the counter (Z2) assigned to the time memory (ZtS).

609848/081 8

8) Circuit arrangement according to one of the claims

1 to 7 »characterized in that the decoder (D) one that describes the type of state currently prevailing at the subscriber station (dynamic, static) Signal An E) is entered.

9) Circuit arrangement according to one of the claims

1 to 7 * characterized in that interference pulses can be eliminated by monitoring changes in status over several scanning cycles over time.

10) Circuit arrangement according to one of claims 1 to 8, characterized in that an input (E) of the decoder (D) is connected to a status detection display which indicates to the decoder (D) that the status detector indicating the current status is working properly.

p 3274

27.3.75
Pt / kl

609848/081 8609848/081 8

ZBE.g.

Blank page