DE112022003832T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112022003832T5
DE112022003832T5 DE112022003832.2T DE112022003832T DE112022003832T5 DE 112022003832 T5 DE112022003832 T5 DE 112022003832T5 DE 112022003832 T DE112022003832 T DE 112022003832T DE 112022003832 T5 DE112022003832 T5 DE 112022003832T5
Authority
DE
Germany
Prior art keywords
voltage
transistor
circuit
sig
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003832.2T
Other languages
English (en)
Inventor
Hideo Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112022003832T5 publication Critical patent/DE112022003832T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/14—Indicating direction of current; Indicating polarity of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen ersten und einen zweiten Ausgangstransistor auf jeweils einer High- und einer Low-Seite, einen ersten Anschluss, der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist, und einen zweiten Anschluss, der eingerichtet ist, um über einen Bootstrap-Kondensator mit dem ersten Anschluss verbunden zu werden. Der erste Ausgangstransistor wird basierend auf einer Spannung zwischen dem ersten und dem zweiten Anschluss angesteuert. Es ist eine Schalterschaltung zwischen einem mit einer vorbestimmten Steuerversorgungsspannung gespeisten Anschluss und dem zweiten Anschluss vorgesehen. Die Schalterschaltung umfasst ein erstes und ein zweites Schaltelement, die in Reihe geschaltete n-Kanal-MOSFETs sind. In Abhängigkeit von einer Spannung an dem ersten Anschluss werden das erste und das zweite Schaltelement ein- oder ausgeschaltet.

Description

  • Technisches Gebiet
  • Die vorliegende Offenlegung betrifft Halbleitervorrichtungen.
  • STAND DER TECHNIK
  • Eine Bootstrap-Schaltung, die einen Bootstrap-Kondensator umfasst, wird zum Ansteuern eines High-Side-Transistors in einer Halbbrückenschaltung verwendet. In einem Bauelement, das eine Bootstrap-Schaltung umfasst, ist im Allgemeinen ein Anschluss eines Bootstrap-Kondensators mit einem Verbindungsknoten zwischen einem High-Side-Transistor und einem Low-Side-Transistor verbunden und der andere Anschluss des Bootstrap-Kondensators ist mit der Kathode einer Bootstrap-Diode verbunden. Die Anode der Bootstrap-Diode wird mit einer vorbestimmten Spannung gespeist. Basierend auf der Ladespannung des Bootstrap-Kondensators wird der High-Side-Transistor angesteuert. Da sich das Potential am vorstehend genannten Verbindungsknoten durch das Schalten der High-Side- und Low-Side-Transistoren ändert, wird der Bootstrap-Kondensator aufgeladen.
  • Entgegenhaltungen
  • Patentschriften
  • Patentschrift 1: JP-A-2018-19498
  • Erläuterung der Erfindung
  • Technisches Problem
  • In Abhängigkeit von der Spannung am Verbindungsknoten zwischen High-Side- und Low-Side-Transistor kann die Ladespannung des Bootstrap-Kondensators angemessen werden. Wenn beispielsweise der Bootstrap-Kondensator überladen ist, kann die Widerstandsspannung des High-Side-Transistors überschritten werden. Es muss eine Technologie entwickelt werden, um die Spannung eines Bootstrap-Kondensators angemessen zu halten.
  • Es ist die Aufgabe der vorliegenden Offenbarung, eine Halbleitervorrichtung bereitzustellen, die dazu beiträgt, die Ladespannung eines Bootstrap-Kondensators angemessen zu halten.
  • Lösung der Aufgabe
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung: einen ersten Ausgangstransistor; einen zweiten Ausgangstransistor, der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor geschaltet ist; einen ersten Anschluss, der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss, der eingerichtet ist, um über einen Bootstrap-Kondensator mit dem ersten Anschluss verbunden zu werden; einem ersten Treiber, der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber, der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement mit einer an den zweiten Anschluss angeschlossenen Source; ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement mit einer Source, die mit einer vorbestimmten Steuerversorgungsspannung gespeist wird, und einem mit dem Drain des ersten Schaltelementes verbundenen Drain; und eine Schaltsteuerschaltung, die eingerichtet ist, um das erste und das zweite Schaltelement in Abhängigkeit von der Spannung an dem ersten Anschluss ein- oder auszuschalten.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß der vorliegenden Offenbarung ist es möglich, eine Halbleitervorrichtung bereitzustellen, die dazu beiträgt, die Ladespannung eines Bootstrap-Kondensators angemessen zu halten.
  • Kurze Beschreibung der Zeichnungen
    • [1] 1 ist eine Gesamtkonfigurationsansicht einer Lastansteuerschaltung gemäß einer ersten Ausführungsform der vorliegenden Offenbarung.
    • [2] 2 ist eine perspektivische Außenansicht einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Offenbarung.
    • [3] 3 ist eine Ansicht, die die Wellenformen von Signalen und dergleichen veranschaulicht, die mit der Halbleitervorrichtung in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [4] 4 ist eine Ansicht, die den Fluss eines Stroms in eines Beide-Aus-Zeitraums in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [5] 5 ist eine Ansicht, die den Fluss eines Stroms in eines Beide-Aus-Zeitraums in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [6] 6 ist eine Ansicht, die eine Konfiguration, die mit der Erzeugung einer Bootspannung in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung beteiligt ist, veranschaulicht.
    • [7] 7 ist ein mit der Ein/Aus-Steuerung von Transistoren in einer Schalterschaltung verbundenes Zeitdiagramm in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung.
    • [8] 8 ist ein mit der Ein/Aus-Steuerung von Transistoren in einer Schalterschaltung verbundenes Zeitdiagramm in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung.
    • [9] 9 ist eine Ansicht, die eine Konfiguration zur Erzeugung einer Bootspannung in Verbindung mit einem Referenzbeispiel veranschaulicht.
    • [10] 10 ist eine Ansicht, die die Wellenformen der Spannungen und eines Stroms gemäß dem Referenzbeispiel veranschaulicht.
    • [11] 11 ist eine Ansicht, die die Wellenformen von Spannungen und eines Stroms gemäß der ersten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [12] 12 ist eine Ansicht, die die Beziehung zwischen einer Vielzahl von Zeiträumen, einer Vielzahl von Erkennungssignalen und dem Zustand einer Schalterschaltung in Verbindung mit der ersten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [13] 13 ist ein Zeitdiagramm gemäß der ersten Ausführungsform der vorliegenden Offenbarung.
    • [14] 14 ist eine Ansicht, die die Konfiguration eines Teils einer Halbleitervorrichtung in Verbindung mit einer zweiten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [15] 15 ist ein Schaltplan einer Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung.
    • [16] 16 ist eine Ansicht, die zwei Strompfade veranschaulicht, die in der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung vorgesehen sind.
    • [17] 17 ist eine Ansicht, die einen statischen Zustand der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung zeigt.
    • [18] 18 ist eine Ansicht, die einen statischen Zustand der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung zeigt.
    • [19] 19 ist eine Ansicht, die einen Zustandsübergang der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [20] 20 ist eine Ansicht, die einen Zustandsübergang der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [21] 21 ist eine Ansicht, die einen Zustandsübergang der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [22] 22 ist eine schematische Ansicht, die eine Übersicht über die Wellenformen einiger Signale veranschaulicht, die mit der Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [23] 23 ist eine schematische Ansicht, die eine Übersicht über die Wellenformen einiger Signale veranschaulicht, die mit einer imaginären Negativspannungs-Erkennungsschaltung in Verbindung mit der zweiten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [24] Die Ansicht 24 veranschaulicht eine geänderte Konfiguration der Negativspannungs-Erkennungsschaltung im Zusammenhang mit der zweiten Ausführungsform der vorliegenden Offenbarung.
    • [25] Die Ansicht 25 veranschaulicht eine weitere modifizierte Konfiguration der Negativspannungs-Erkennungsschaltung im Zusammenhang mit der zweiten Ausführungsform der vorliegenden Offenbarung.
    • [26] 26 ist ein Schaltplan einer Hochspannungs-Erkennungsschaltung in Verbindung mit einer dritten Ausführungsform der vorliegenden Offenbarung.
    • [27] 27 ist eine Ansicht, die zwei Strompfade veranschaulicht, die in der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung vorgesehen sind.
    • [28] 28 ist eine Ansicht, die einen statischen Zustand der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung zeigt.
    • [29] 29 ist eine Ansicht, die einen statischen Zustand der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung zeigt.
    • [30] 30 ist eine Ansicht, die einen Zustandsübergang der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [31] 31 ist eine Ansicht, die einen Zustandsübergang der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [32] 32 ist eine Ansicht, die einen Zustandsübergang der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [33] 33 ist eine Ansicht, die schematisch eine Übersicht über die Wellenformen einiger Signale veranschaulicht, die mit der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [34] 34 ist eine schematische Ansicht, die eine Übersicht über die Wellenformen einiger Signale veranschaulicht, die mit einer imaginären Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [35] Die Ansicht 35 veranschaulicht eine geänderte Konfiguration der Hochspannungs-Erkennungsschaltung im Zusammenhang mit der dritten Ausführungsform der vorliegenden Offenbarung.
    • [36] Die Ansicht 36 veranschaulicht eine weitere modifizierte Konfiguration der Hochspannungs-Erkennungsschaltung in Verbindung mit der dritten Ausführungsform der vorliegenden Offenbarung.
    • [37] 37 ist ein Schaltplan einer Ladungspumpenschaltung in Verbindung mit einer vierten Ausführungsform der vorliegenden Offenbarung.
    • [38] 38 ist ein Schaltplan einer Ladungspumpenschaltung, die in Bezug auf eine Ausgangsanschluss-Spannung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung arbeitet.
    • [39] 39 ist ein Schaltplan einer Ladungspumpenschaltung in Bezug auf eine Masse in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung.
    • [40] 40 ist eine Ansicht, die den Betrieb einer Ladungspumpenschaltung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [41] 41 ist eine Ansicht, die den Betrieb einer Ladungspumpenschaltung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [42] 42 ist eine Ansicht, die den Betrieb einer Ladungspumpenschaltung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [43] 43 ist eine Ansicht, die die Wellenformen von Signalen und Spannungen veranschaulicht, die mit der Ladungspumpenschaltung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung verbunden sind.
    • [44] 44 ist eine Ansicht, die die Beziehung zwischen einem Steuersignal, einem Gate-Signal und dergleichen in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [45] 45 ist eine Ansicht, die die Beziehung zwischen einem Steuersignal, einem Gate-Signal und dergleichen in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [46] 46 ist ein modifizierter Schaltplan der Ladungspumpenschaltung in Verbindung mit der vierten Ausführungsform der vorliegenden Offenbarung.
    • [47] 47 ist ein Schaltplan eines Teils einer Schaltsteuerschaltung zusammen mit dazugehörigen Peripherieschaltungen in Verbindung mit einer fünften Ausführungsform der vorliegenden Offenbarung.
    • [48] Ansicht 48 ist ein Schaltplan eines Teils einer Schaltsteuerschaltung zusammen mit den dazugehörigen Peripherieschaltungen in Verbindung mit der fünften Ausführungsform der vorliegenden Offenbarung.
    • [49] 49 ist eine Ansicht, die die hohen und niedrigen Pegel eines Signals in Verbindung mit der fünften Ausführungsform der vorliegenden Offenbarung illustriert.
    • [50] 50 ist eine Ansicht, die ein Beispiel für die Beziehung zwischen einer Ausgangsanschluss-Spannung und einer Differenzspannung zwischen der Ausgangsanschluss-Spannung und einer Bootspannung in Verbindung mit der fünften Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • [51] 51 ist eine Ansicht, die ein Beispiel für die Beziehung zwischen einer Ausgangsanschluss-Spannung und einer Differenzspannung zwischen der Ausgangsanschluss-Spannung und einer Bootspannung in Verbindung mit der fünften Ausführungsform der vorliegenden Offenbarung veranschaulicht.
  • Beschreibung der Ausführungsformen
  • Nachfolgend werden unter Bezugnahme auf die beigefügten Zeichnungsfiguren erfindungsgemäße Ausführungsbeispiele näher beschrieben. In den Zeichnungsfiguren, auf die im Verlauf Bezug genommen wird, sind gleichen Teile durch die gleichen Bezugszeichen gekennzeichnet, und im Prinzip wird keine sich überschneidende Beschreibung gleicher Teile wiederholt. In der vorliegenden Beschreibung werden der Einfachheit halber Symbole und Bezugszeichen, die sich auf Informationen, Signale, physikalische Größen, Elemente, Teile und dergleichen beziehen, gelegentlich unter Auslassung oder Abkürzung der Namen der Informationen, Signale, physikalischen Größen, Elemente, Teile und dergleichen, die diesen Symbolen und Bezugszeichen entsprechen, verwendet. Beispielsweise wird der später beschriebene High-Side-Ausgangstransistor, der mit dem Bezugszeichen „MH“ gekennzeichnet ist (siehe 1), manchmal als „High-Side-Ausgangstransistor MH“ bezeichnet und manchmal mit „Ausgangstransistor MH“ oder „Transistor MH“ abgekürzt, wobei sich alle auf die gleiche Einheit beziehen.
  • Zunächst werden einige der Begriffe, die zur Beschreibung von erfindungsgemäßen Ausführungsformen verwendet werden, definiert. „Pegel“ bezeichnet den Pegel eines Potentials, und für jedes Signal oder jede Spannung hat „hoher Pegel“ ein höheres Potential als „niedriger Pegel“. „Masse“ bezieht sich auf einen Bezugsleiter mit einem Bezugspotential von 0 V (Null Volt) oder auf ein Potential von 0 V selbst. Ein Potenzial von 0 V wird mitunter auch als Massepotential bezeichnet. In Ausführungsformen der vorliegenden Erfindung ist jede Spannung, welche ohne besondere Erwähnung genannt wird, ein Potential relativ zur Masse.
  • „Pegel“ bezeichnet den Pegel eines Potentials, und für jedes Signal oder jede Spannung hat „hoher Pegel“ ein höheres Potential als „niedriger Pegel“. Für ein beliebiges Signal oder eine beliebige Spannung bedeutet „hoher Pegel“, dass der Pegel gleich dem hohen Pegel ist, und „niedriger Pegel“, dass der Pegel gleich dem niedrigen Pegel ist. Der Pegel eines Signals wird gelegentlich als Signalpegel und der Pegel einer Spannung gelegentlich als Spannungspegel bezeichnet. Für jedes interessierende Signal gilt: Wenn das Signal einen hohen Pegel aufweist, liegt sein Inversionssignal auf einem niedrigen Pegel, und wenn das Signal einen niedrigen Pegel aufweist, liegt sein Inversionssignal auf einem hohen Pegel.
  • Bei jedem Signal oder jeder Spannung wird ein Schalter von einem niedrigen auf einen hohen Pegel als Aufwärtsflanke (oder steigende Flanke) bezeichnet. Ebenso wird für jedes Signal oder jede Spannung ein Schalter von einem hohen Pegel zu einem niedrigen Pegel als Abwärtsflanke (oder fallende Flanke) bezeichnet.
  • Für jeden Transistor, der als FET (Feldeffekttransistor) eingerichtet ist, bei dem es sich auch um einen MOSFET handeln kann, bezieht sich der Begriff „eingeschaltener Zustand“ auf einen Zustand, in dem der Transistor zwischen Drain und Source leitfähig ist, und „ausgeschalteter Zustand“ auf einen Zustand, in dem der Transistor zwischen Drain und Source nicht leitfähig ist (abgeschaltet ist). Ähnliche Definitionen gelten für alle Transistoren, die nicht als FET klassifiziert sind. Sofern nicht anders angegeben, kann jeder MOSFET als ein Enhancement-MOSFET verstanden werden. „MOSFET“ ist eine Abkürzung für „Metall-Oxid-Halbleiter-Feldeffekttransistor“. Sofern nicht anders angegeben, ist bei allen in der folgenden Beschreibung genannten MOSFETs das hintere Gate mit der Source kurzgeschlossen.
  • Zu den elektrischen Merkmalen eines MOSFET gehört die Gate-Schwellenspannung. Bei jedem Transistor, der ein n-Kanal-Anreicherungs-MOSFET ist, befindet sich der Transistor im eingeschalteten Zustand, wenn das Gate-Potential des Transistors höher als das Source-Potential des Transistors ist und die Größe der Gate-Source-Spannung des Transistors gleich oder höher als die Gate-Schwellenspannung des Transistors ist; andernfalls befindet sich der Transistor im ausgeschalteten Zustand. Bei jedem Transistor, der ein p-Kanal-Anreicherungs-MOSFET ist, befindet sich der Transistor im eingeschalteten Zustand, wenn das Gate-Potential des Transistors niedriger als das Source-Potential des Transistors ist und die Größe der Gate-Source-Spannung des Transistors gleich oder höher als die Gate-Schwellenspannung des Transistors ist; andernfalls befindet sich der Transistor im ausgeschalteten Zustand.
  • Für jeden Transistor, der als MOSFET eingerichtet ist, ist die Gate-Source-Spannung das Potential am Gate in Bezug auf das Potential an der Source. Jeder Transistor, der in der folgenden Beschreibung genannt wird, hat eine ausreichende Widerstandsspannung, um jeder an ihn angelegten Spannung standzuhalten.
  • In der folgenden Beschreibung wird der Zustand eines Transistors im EIN- oder AUS-Zustand oft einfach als EIN oder AUS bezeichnet. Für jeden Transistor wird ein Schalter vom ausgeschalteten Zustand in den eingeschalteten Zustand als Einschalten bezeichnet, und ein Schalter vom eingeschalteten Zustand in den ausgeschalteten Zustand als Ausschalten.
  • Bei jedem Transistor wird ein Zeitraum, in welchem sie sich im EIN-Zustand befinden, häufig als EIN-Zeitraum bezeichnet, und ein Zeitraum, in welchem sie sich im AUS-Zustand befinden, wird häufig als AUS-Zeitraum bezeichnet. Für jedes Signal, das einen hohen oder einen niedrigen Pegel hat, wird der Zeitraum, in dem das Signal einen hohen Pegel hat, oft als Hochpegelperiode und der Zeitraum, in dem das Signal einen niedrigen Pegel hat, oft als Niedrigpegelperiode bezeichnet. Das Gleiche gilt für jede Spannung, welche als Spannungslevel High-Level oder Low-Level hat.
  • Wenn nicht anders angegeben, ist unter dem Begriff „Verbindung“ zwischen einer Vielzahl von Teilen, die eine Schaltung bilden, wie z. B. zwischen bestimmten Schaltungselementen, Verdrahtungen (Leitungen), Knotenpunkten und dergleichen, die „elektrische Verbindung“ zu verstehen.
  • < < Erste Ausführungsform >>
  • Es wird eine erste Ausführungsform der vorliegenden Erfindung beschrieben. 1 zeigt die Gesamtkonfiguration eines Systems SYS gemäß der ersten Ausführungsform. Das System SYS kann als Lastansteuerschaltung bezeichnet werden. Das System SYS umfasst eine Halbleitervorrichtung 1 zur Ansteuerung einer Last LD, eine MPU (Mikroprozessoreinheit) 2 und Spannungsquellen 3 und 4 sowie einen Kondensator CB und einen Messwiderstand RSNS.
  • 2 ist eine perspektivische Außenansicht der Halbleitervorrichtung 1. Die Halbleitervorrichtung 1 ist ein elektronisches Bauteil, das einen Halbleiterchip mit einer auf einem Halbleitersubstrat ausgebildeten integrierten Halbleiterschaltung, diskrete Halbleiterkomponenten, ein Gehäuse (case), in dem der Halbleiterchip und die diskreten Halbleiterkomponenten untergebracht sind, und eine Vielzahl von externen Anschlüssen umfasst, die aus dem Gehäuse nach außen der Halbleitervorrichtung 1 herausragen. Das Versiegeln des Halbleiterchips und der diskreten Halbleiterkomponenten in dem aus Harz geformten Gehäuse ergibt die Halbleitervorrichtung 1. Eine Halbleitervorrichtung 1 dieser Art kann als IPM (intelligentes Leistungsmodul) bezeichnet werden. Die Anzahl der externen Anschlüsse und die Art des Gehäuses der in 2 dargestellten Halbleitervorrichtung 1 dienen lediglich der Veranschaulichung und können nach Belieben gestaltet werden.
  • Als einige der externen Anschlüsse, die in der Halbleitervorrichtung 1 vorgesehen sind, zeigt 1 die Anschlüsse TM11 bis TM18. Der Ausgangsanschluss TM11 ist ein Ausgangsanschluss, an dem eine Ausgangsanschluss-Spannung VS ausgegeben wird. Der Anschluss TM12 ist ein Boot-Anschluss, an den eine Bootspannung VB angelegt wird. Der Anschluss TM13 ist ein Masseanschluss, der mit einer Masse verbunden ist. Der Anschluss TM14 ist ein Steuerversorgungsanschluss, dem eine Steuerversorgungsspannung VCC zugeführt wird. Der Anschluss TM15 ist ein Stromversorgungsanschluss, dem eine Stromversorgungsspannung VP zugeführt wird. Der Anschluss TM16 ist ein Low-Side-Anschluss. Der Anschluss TM17 ist ein Steuereingangsanschluss, an den ein steuerndes Steuersignal HIN angelegt wird. Der Anschluss TM18 ist ein Steuereingangsanschluss, an den ein steuerndes Steuersignal LIN angelegt wird.
  • Zunächst wird die Konfiguration außerhalb der Halbleitervorrichtung 1 beschrieben. Die Last LD ist an den Ausgangsanschluss TM11 angeschlossen und arbeitet basierend auf der über den Ausgangsanschluss TM11 zugeführten elektrischen Leistung. Die Last LD umfasst eine induktive Last. Wird das System SYS beispielsweise als DC/DC-Wandler eingesetzt, kann die Last LD eine Spule umfassen, von der ein Anschluss mit dem Ausgangsanschluss TM11 und der andere Anschluss über einen Glättungskondensator (nicht abgebildet) mit der Masse verbunden werden kann. Die Last LD kann eine Spule (Ankerwicklung) eines Motors sein. Der Strom, der zwischen dem Ausgangsanschluss TM11 und der Last LD fließt, wird in der folgenden Beschreibung als Laststrom bezeichnet.
  • Der Kondensator CB ist ein Bootstrap-Kondensator, der außerhalb der Halbleitervorrichtung 1 vorgesehen ist. Außerhalb der Halbleitervorrichtung 1 ist der Kondensator CB zwischen den Anschlüssen TM11 und TM12 angeordnet. Das heißt, ein Anschluss des Kondensators CB ist mit dem Ausgangsanschluss TM11 verbunden und der andere Anschluss des Kondensators CB ist mit dem Boot-Anschluss TM12 verbunden. Eine Änderung ist möglich, wenn der Kondensator CB in die Halbleitervorrichtung 1 eingebaut ist.
  • Die Spannungsquelle 3 gibt eine Versorgungsspannung VP mit positivem Gleichspannungswert aus. Die Versorgungsspannung VP wird mitunter auch als Stromversorgungsspannung bezeichnet. Die Stromversorgungsspannung VP wird dem Stromversorgungsanschluss TM15 zugeführt. Die Versorgungsspannung VP kann jeden beliebigen Spannungswert haben, in der folgenden Beschreibung wird jedoch als Beispiel angenommen, dass die Versorgungsspannung VP 600 V (Volt) beträgt.
  • Die Spannungsquelle 4 gibt eine Versorgungsspannung VCC mit positivem Gleichspannungswert aus. Die Versorgungsspannung VCC wird mitunter auch als Steuerversorgungsspannung bezeichnet. Die Steuerversorgungsspannung VCC wird dem Steuerversorgungsanschluss TM14 zugeführt. Die Versorgungsspannung VCC kann jeden beliebigen Spannungswert haben, in der folgenden Beschreibung wird jedoch als Beispiel angenommen, dass die Versorgungsspannung VCC 18 V (Volt) beträgt.
  • Der Low-Side-Anschluss TM16 ist über den Messwiderstand RSNS mit der Masse verbunden. Eine Änderung ist möglich, wenn der Messwiderstand RSNS in die Halbleitervorrichtung 1 eingebaut ist. Der Low-Side-Anschluss TM16 kann direkt mit der Masse verbunden werden. In der Halbleitervorrichtung 1 kann basierend auf dem Spannungsabfall über dem Messwiderstand RSNS ein Überstromschutz in Bezug auf einen Ausgangstransistor MH oder ML, der später beschrieben wird, durchgeführt werden. Im System SYS kann der Messwiderstand RSNS weggelassen werden (der Messwiderstand RSNS kann mit einem Widerstandswert von 0 Ω verstanden werden).
  • Die MPU 2 ist eine arithmetische Verarbeitungseinheit, die basierend auf einer Spannung VCC2 arbeitet. Die MPU 2 erzeugt und gibt die Ansteuerungs-Steuersignale HIN und LIN aus. Das Ansteuerungs-Steuersignal HIN wird an den Steuereingangsanschluss TM17 gespeist, und das Ansteuerungs-Steuersignal LIN wird an den Steuereingangsanschluss TM18 gespeist. Die Ansteuerungs-Steuersignale HIN und LIN sind jeweils ein digitales Signal (Binärsignal), das entweder einen hohen oder niedrigen Pegel annimmt. Der hohe Pegel der Ansteuerungs-Steuersignale HIN und LIN ist gleich dem Pegel der zugeführten Spannung VCC2, der niedrige Pegel der Ansteuerungs-Steuersignale HIN und LIN ist gleich dem Pegel der Masse (siehe 3). Hier bedeutet „gleich sein“ „im Wesentlichen gleich sein“. Die Versorgungsspannung VCC2 kann einen beliebigen Spannungswert haben, in der folgenden Beschreibung wird jedoch als Beispiel davon ausgegangen, dass die Versorgungsspannung VCC2 5 V (Volt) beträgt.
  • Als nächstes wird die Konfiguration im Inneren der Halbleitervorrichtung 1 beschrieben. Wie in 1 veranschaulicht, umfasst die Halbleitervorrichtung 1 einen High-Side-Ausgangstransistor MH und einen Low-Side-Ausgangstransistor ML sowie einen High-Side-Treiber 10, einen Low-Side-Treiber 20, eine Schalterschaltung 30, einen Schaltertreiber 40 und eine Schaltsteuerschaltung 50.
  • Die Ausgangstransistoren MH und ML sind als n-Kanal-MOSFETs eingerichtet. Beispielsweise können die Ausgangstransistoren MH und ML als diskrete Bauelemente in die Halbleitervorrichtung 1 einbezogen werden. Die Ausgangstransistoren MH und ML sind mit Siliziumkarbid (SiC) eingerichtet. Stattdessen kann für die Ausgangstransistoren MH und ML jedes andere Halbleitermaterial (Silizium) als Siliziumkarbid verwendet werden. In 1 sind die Ausgangstransistoren MH und ML zwar nicht insbesondere mit einer parasitären Diode versehen. Bei jedem Ausgangstransistor fällt die Durchlassrichtung der parasitären Diode mit der Richtung von der Source zum Drain des Ausgangstransistors zusammen.
  • Der Drain des Ausgangstransistors MH ist mit dem Stromversorgungsanschluss TM15 verbunden, der mit der Spannung VP gespeist wird. Die Source des Ausgangstransistors MH und der Drain des Ausgangstransistors ML sind am Ausgangsanschluss TM11 miteinander verbunden. Das heißt, der Ausgangsanschluss TM11 ist mit dem Verbindungsknoten zwischen den Ausgangstransistoren MH und ML verbunden. Die Source des Ausgangstransistors ML ist mit dem Low-Side-Anschluss TM16 verbunden. Der Ausgangstransistor ML ist also auf der Niederpotentialseite des Ausgangstransistors MH in Reihe mit dem Ausgangstransistor MH geschaltet.
  • Der High-Side-Treiber 10 wird mit dem Ansteuerungs-Steuersignal HIN gespeist, das an dem Steuereingangsanschluss TM17 empfangen wird. Der Treiber 10 ist mit der Masse verbunden und wird mit der Steuerversorgungsspannung VCC, der Ausganganschluss-Spannung VS und der Bootspannung VB gespeist. Der Treiber 10 erzeugt ein Gate-Signal GH, das dem Ansteuerungs-Steuersignal HIN entspricht, und speist das Gate-Signal GH in das Gate des Ausgangstransistors MH ein, um so den Ausgangstransistor MH anzusteuern (den Zustand des Ausgangstransistors MH zu steuern).
  • Der Low-Side-Treiber 20 wird mit dem Ansteuerungs-Steuersignal LIN gespeist, das an dem Steuereingangsanschluss TM18 empfangen wird. Der Treiber 20 ist mit der Masse verbunden und wird mit der Steuerversorgungsspannung VCC gespeist. Der Treiber 20 erzeugt ein Gate-Signal GL, das dem Ansteuerungs-Steuersignal LIN entspricht, und speist das Gate-Signal GL in das Gate des Ausgangstransistors ML ein, um so den Ausgangstransistor ML anzusteuern (den Zustand des Ausgangstransistors ML zu steuern).
  • 3 zeigt die Wellenform des Ansteuerungs-Steuersignals HIN, die Wellenform des Gate-Signals GH, den Zustand des Ausgangstransistors MH, die Wellenform des Ansteuerungs-Steuersignals LIN, die Wellenform des Gate-Signals GL, den Zustand des Ausgangstransistors ML und die Wellenform der Ausgangsanschluss-Spannung VS.
  • Der High-Side-Treiber 10 erzeugt und gibt das Gate-Signal GH basierend auf der Spannung zwischen den Anschlüssen TM11 und TM12, d. h. basierend auf der Differenzspannung (VB - VS), aus. Das heißt, der Treiber 10 verfügt über einen High-Side-Ausgangspuffer (nicht abgebildet), der mit der Ausgangsanschluss-Spannung VS als negativer Versorgungsspannung und der Bootspannung VB als positiver Versorgungsspannung arbeitet. Der High-Side-Ausgangspuffer hält das Gate-Signal GH im Niedrigpegelzeitraum des Ansteuerungs-Steuersignals HIN auf einem hohen Pegel und im Niedrigpegelzeitraum des Ansteuerungs-Steuersignals HIN auf einem niedrigen Pegel. Dabei ist der hohe Pegel des Gate-Signals GH gleich dem Pegel der Bootspannung VB und der niedrige Pegel des Gate-Signals GH ist gleich dem Pegel der Ausgangsanschluss-Spannung VS.
  • Es ist zu beachten, dass bei jedem interessierenden Signal, das einen hohen oder niedrigen Pegel annimmt, der Pegel des interessierenden Signals nicht notwendigerweise gleich dem Pegel der Spannung oder des Potenzials ist, sondern im Wesentlichen gleich dem Pegel der Spannung oder des Potenzials sein kann, wenn von dem interessierenden Signal die Rede ist. So kann z. B. ein High-Level-Gate-Signal GH in seinem Pegel der Hochpegelspannung VB entsprechen, auch wenn es sich in seinem Pegel von der Hochpegelspannung VB leicht unterscheidet.
  • Die Spannung (VB - VS) ist die Differenzspannung zwischen den Klemmen TM11 und TM12 bezogen auf das Potenzial an der Klemme TM11 und entspricht der Höhe der Bootspannung VB in Bezug auf die Ausgangsanschluss-Spannung VS. Wie später noch erläutert wird, ist die Bootspannung VB höher als die Ausgangsanschluss-Spannung VS, und im eingeschwungenen Zustand wird die Spannung (VB - VS) auf oder um die Steuerversorgungsspannung VCC stabilisiert (d. h., der Wert der Spannung (VB - VS) wird so stabilisiert, dass er ungefähr gleich dem Wert der Steuerversorgungsspannung VCC bleibt). Die Höhe der Steuerversorgungsspannung VCC ist höher als die Höhe der Gate-Schwellenspannung des Ausgangstransistors MH.
  • Im High-Level-Zeitraum des Gate-Signals GH (d. h. in dem Zeitraum, in dem das Gate-Signal GH den Pegel der Bootspannung VB hat), ist der Ausgangstransistor MH also eingeschaltet, und im Niedrigpegel-Zeitraum des Gate-Signals GH (d. h. in dem Zeitraum, in dem das Gate-Signal GH den Pegel der Ausgangsanschluss-Spannung VS hat) ist der Ausgangstransistor MH ausgeschaltet. Dadurch wird der Ausgangstransistor MH synchron mit einer Aufwärtsflanke im Ansteuerungs-Steuersignal HIN eingeschaltet. Dabei ist zu beachten, dass nach der Aufwärtsflanke im Ansteuerungs-Steuersignal HIN eine gewisse Verzögerung vor dem Einschalten des Ausgangstransistors MH auftritt (die Verzögerung ist in 3 nicht dargestellt). Ebenfalls synchron mit einer Abwärtsflanke im Ansteuerungs-Steuersignal HIN schaltet der Ausgangstransistor MH aus. Dabei ist zu beachten, dass nach der Abwärtsflanke im Ansteuerungs-Steuersignal HIN eine gewisse Verzögerung vor dem Ausschalten des Ausgangstransistors MH auftritt (die Verzögerung ist in 3 nicht dargestellt).
  • Der High-Side-Treiber 10 umfasst insbesondere eine erste Eingangsstufenschaltung, die unter Verwendung der Steuerversorgungsspannung VCC2 (hier 5 V) betrieben wird und ein Signal ausgibt, das aus der Binarisierung des Ansteuerungs-Steuersignals HIN resultiert, sowie einen ersten Pegelschieber, der den Pegel des Ausgangssignals der ersten Eingangsstufenschaltung unter Verwendung der Steuerversorgungsspannung VCC (hier 18 V) verschiebt (obwohl beide nicht dargestellt sind). Der High-Side-Treiber 10 gibt basierend auf dem vom ersten Pegelschieber erhaltenen Signal das Gate-Signal GH aus dem vorstehend erwähnten High-Side-Ausgangspuffer aus.
  • Der Low-Side-Treiber 20 hingegen erzeugt und gibt das Gate-Signal GL basierend auf der Steuerversorgungsspannung VCC aus. Der Low-Side-Treiber 20 weist einen Low-Side-Ausgangspuffer (nicht abgebildet) auf, der mit der Masse als negativer Ausgangsspannung und der Steuerversorgungsspannung VCC als positiver Ausgangsspannung arbeitet. Der Low-Side-Ausgangspuffer hält das Gate-Signal GL im Hochpegel-Zeitraum des Ansteuerungs-Steuersignals LIN auf einem hohen Pegel und im Niedrigpegel-Zeitraum des Ansteuerungs-Steuersignals LIN auf einem niedrigen Pegel. Dabei ist der hohe Pegel des Gate-Signals GL gleich dem Pegel der Steuerversorgungsspannung VCC, der niedrige Pegel des Gate-Signals GL ist gleich dem Massepotential.
  • Die Höhe der Steuerversorgungsspannung VCC ist höher als die Höhe der Gate-Schwellenspannung des Ausgangstransistors ML. In dem Hochpegel-Zeitraum des Gate-Signals GL (d. h. dem Zeitraum, in dem das Gate-Signal GL den Pegel der Steuerversorgungsspannung VCC hat) ist der Ausgangstransistor ML also eingeschaltet und in dem Niedrigpegel-Zeitraum des Gate-Signals GL (d. h. dem Zeitraum, in dem das Gate-Signal GL den Massepegel hat), ist der Ausgangstransistor ML ausgeschaltet. Dadurch wird der Ausgangstransistor ML synchron mit einer Aufwärtsflanke im Ansteuerungs-Steuersignal LIN eingeschaltet. Hier tritt nach der Aufwärtsflanke im Ansteuerungs-Steuersignal LIN eine gewisse Verzögerung vor dem Einschalten des Ausgangstransistors ML auf (die Verzögerung ist in 3 nicht dargestellt). Ebenfalls synchron mit einer Abwärtsflanke im Ansteuerungs-Steuersignal LIN schaltet der Ausgangstransistor ML aus. Hier tritt nach der Abwärtsflanke im Ansteuerungs-Steuersignal LIN eine gewisse Verzögerung vor dem Ausschalten des Ausgangstransistors ML auf (die Verzögerung ist in 3 nicht dargestellt).
  • Der Low-Side-Treiber 20 umfasst insbesondere eine zweite Eingangsstufenschaltung, die unter Verwendung der Steuerversorgungsspannung VCC2 (hier 5 V) betrieben wird und ein Signal ausgibt, das aus der Binarisierung des Ansteuerungs-Steuersignals LIN resultiert, sowie einen zweiten Pegelschieber, der den Pegel des Ausgangssignals der zweiten Eingangsstufenschaltung unter Verwendung der Steuerversorgungsspannung VCC (hier 18 V) verschiebt (obwohl beide nicht dargestellt sind). Der Low-Side-Treiber 20 gibt basierend auf dem vom zweiten Pegelschieber erhaltenen Signal das Gate-Signal GL aus dem vorstehend erwähnten Low-Side-Ausgangspuffer aus.
  • Die Schalterschaltung 30 und der Kondensator CB bilden eine Bootstrap-Schaltung, und diese Bootstrap-Schaltung erzeugt die Bootspannung VB. Die Schaltschaltung 30 ist zwischen einer Steuerversorgungsleitung, an der die Steuerversorgungsspannung VCC anliegt, und dem Boot-Anschluss TM12 vorgesehen. Der Schaltertreiber 40 steuert die Schalterschaltung 30 so an, dass sich die Schalterschaltung 30 in einem von der Schaltsteuerschaltung 50 vorgegebenen Zustand befindet. Die Schaltsteuerschaltung 50 steuert die Aufladung des Kondensators CB aus der Steuerversorgungsleitung über die Schalterschaltung 30, damit der Kondensator CB elektrische Ladung so speichert, dass (VB - VS) > 0 ist.
  • Vor der Beschreibung des Betriebs und der Konfiguration der Schalterschaltung 30, des Schaltertreibers 40 und der Schaltsteuerschaltung 50 wird unter Bezugnahme auf 3 eine zusätzliche Beschreibung der Beziehung zwischen den relevanten Signalen und dergleichen gegeben.
  • Wie in 3 veranschaulicht, wird im System SYS ein Zeitraum, der sich aus den Zeiträumen PHON, PDD1, PLON und PDD2 zusammensetzt, als Einheitszeitraum betrachtet, und dieser Einheitszeitraum tritt wiederholt auf. Unter der Annahme, dass jeder Einheitszeitraum mit dem Zeitraum PHON beginnt, folgt in jedem Einheitszeitraum auf den Zeitraum PHON der Zeitraum PDD1, auf den dann der Zeitraum PLON und schließlich der Zeitraum PDD2 folgt.
  • Der Zeitraum PHON ist ein High-Side-On-Zeitraum, in dem das Ansteuerungs-Steuersignal HIN auf einem hohen und das Ansteuerungs-Steuersignal LIN auf einem niedrigen Pegel liegt. Im High-Side-On-Zeitraum PHON sind die Ausgangstransistoren MH und ML ein- bzw. ausgeschaltet. Dementsprechend fließt im High-Side-On-Zeitraum PHON der Laststrom durch den Kanal (zwischen Drain und Source) des Ausgangstransistors MH, und die Ausgangsanschluss-Spannung VS ist im Allgemeinen gleich der Versorgungsspannung VP. Genauer gesagt: Je nach On-Widerstand, Drain-Strom usw. im Ausgangstransistor MH unterscheidet sich die Ausgangsanschluss-Spannung VS im High-Side-On-Zeitraum PHON geringfügig von der Versorgungsspannung VP. Der Ausgangsanschluss-Spannung VS im High-Side-On-Zeitraum PHON wird in der folgenden Beschreibung jedoch mitunter der gleiche Spannungswert wie der der Versorgungsspannung VP zugeordnet.
  • Der Zeitraum PDD1 ist ein Beide-Aus-Zeitraum, in dem die Ansteuerungs-Steuersignale HIN und LIN beide auf einem niedrigen Pegel liegen. Im Beide-Aus-Zeitraum PDD1 sind die Ausgangstransistoren MH und ML beide ausgeschaltet. Unmittelbar vor dem Übergang vom High-Side-On-Zeitraum PHON zum Beide-Aus-Zeitraum PDD1 fließt ein Strom vom Ausgangsanschluss TM11 in Richtung Last LD. Da der Last LD, wie in 4 gezeigt, eine induktive Last umfasst, wird der Strom vom Ausgangsanschluss TM11 zum Last LD von der High-Side-On-Periode PHON bis in den Beide-Aus-Zeitraum PDD1 ausgegeben. Der Laststrom im Beide-Aus-Zeitraum PDD1 wird über die parasitäre Diode im Ausgangstransistor ML zugeführt.
  • Das heißt, im Beide-Aus-Zeitraum PDD1 fließt ein Strom von der Masse über den Low-Side-Anschluss TM16, die parasitäre Diode im Ausgangstransistor ML und den Ausgangsanschluss TM11 in Richtung der Last LD, und in der Zwischenzeit ist die Ausgangsanschluss-Spannung VS durch den Spannungsabfall über der parasitären Diode im Ausgangstransistor ML niedriger als 0 V (siehe 3). Es hängt zwar von der Größe des Laststroms u. ä. ab, aber zur konkreten Beschreibung wird hier angenommen, dass im Beide-Aus-Zeitraum PDD1 die Ausgangsanschluss-Spannung VS auf (-100 V) absinkt. Eine parallele Low-Side-Diode, deren Durchlassrichtung mit derjenigen der parasitären Diode im Ausgangstransistor ML übereinstimmt, kann separat angeordnet und zwischen Drain und Source des Ausgangstransistors ML angeschlossen werden. In diesem Fall fließt der Strom der Last im Beide-Aus-Zeitraum PDD1 über die parallele Low-Side-Diode.
  • Der Zeitraum PLON ist ein Low-Side-On-Zeitraum, in dem das Ansteuerungs-Steuersignal HIN auf niedrigem und das Ansteuerungs-Steuersignal LIN auf hohem Pegel liegt. Im niedrigen Zeitraum PLON sind die Ausgangstransistoren MH und ML aus- bzw. eingeschaltet. Dementsprechend fließt der Laststrom im niedrigen Zeitraum PLON durch den Kanal (zwischen Drain und Source) des Ausgangstransistors ML, und die Ausganganschluss-Spannung VS ist im Allgemeinen gleich der Masse-Spannung (0 V). Genauer gesagt: Je nach On-Widerstand, Drain-Strom usw. im Ausgangstransistor ML weicht die Ausgangsanschluss-Spannung VS im niedrigen Zeitraum PLON geringfügig von der Masseanschluss-Spannung (0 V) ab. Der Ausgangsanschluss-Spannung VS im niedrigen Zeitraum PLON wird in der folgenden Beschreibung jedoch mitunter als 0 V angegeben, um eine komplizierte Beschreibung zu vermeiden.
  • Der Zeitraum PDD2 ist wie der Zeitraum PDD1 ein Beide-Aus-Zeitraum, in dem die Ansteuerungs-Steuersignale HIN und LIN beide auf einem niedrigen Pegel liegen. Im Beide-Aus-Zeitraum PDD2 sind die Ausgangstransistoren MH und ML beide ausgeschaltet. Unmittelbar vor dem Übergang vom Low-Side-On-Zeitraum PLON in den Beide-Aus-Zeitraum PDD2 fließt ein Strom in Richtung des Ausgangsanschlusses TM11 vom Last LD. Da der Last LD, wie in 5 dargestellt, eine induktive Last umfasst, fließt der Strom vom Last LD zum Ausgangsanschluss TM11 vom niedrigen Einschalt-Zeitraum PLON bis zum Beide-Aus-Zeitraum PDD2. Der Laststrom im Beide-Aus-Zeitraum PDD2 fließt über die parasitäre Diode im Ausgangstransistor MH.
  • Das heißt, im Beide-Aus-Zeitraum PDD2 fließt ein Strom von der Last LD über den Anschluss TM11 und die parasitäre Diode im Ausgangstransistor MH in Richtung des Leistungsanschlusses TM15, und inzwischen ist die Ausgangsanschluss-Spannung VS höher als die Versorgungsspannung VP durch den Spannungsabfall an der parasitären Diode im Ausgangstransistor MH (siehe 3). Eine parallele High-Side-Diode, deren Durchlassrichtung mit derjenigen der parasitären Diode im Ausgangstransistor MH übereinstimmt, kann separat angeordnet und zwischen Drain und Source des Ausgangstransistors MH angeschlossen werden. In diesem Fall fließt der Strom der Last im Beide-Aus-Zeitraum PDD2 über die parallele High-Side-Diode.
  • Die Zeiträume PDD1 und PDD2 werden als Totzeiten bezeichnet, um einen Durchgangsstrom zwischen den Anschlüssen TM15 und TM16 zu verhindern.
  • Während hier davon ausgegangen wird, dass es einen Zeitpunkt gibt, an dem ein Strom von der Last LD zum Ausgangsanschluss TM11 (dem Verbindungsknoten zwischen den Ausgangstransistoren MH und ML) fließt, gibt es diesen Zeitpunkt je nach Art der Last LD oder der Ansteuerungs-Steuersignale HIN und LIN möglicherweise nicht. Das heißt, der Ausgangsstrom kann immer in Richtung des Ausgangsanschlusses TM11 (dem Verbindungsknoten zwischen den Ausgangstransistoren MH und ML) zur Last LD fließen.
  • 6 veranschaulicht die interne Konfiguration der Schalterschaltung 30, des Schaltertreibers 40 und der Schaltsteuerschaltung 50 gemäß der ersten Ausführungsform. In dieser Ausführungsform ist die Schalterschaltung 30 als Reihenschaltung der Schaltelemente M1 und M2 eingerichtet. Die Schaltelemente M1 und M2 sind beide n-Kanal-MOSFETs. In der folgenden Beschreibung werden die Schaltelemente M1 und M2 als Transistoren M1 und M2 bezeichnet. Die Transistoren M1 und M2 haben eine höhere Widerstandsspannung als die Stromversorgungsspannung VP (z. B. 600 V).
  • In 6 ist eine Leitung LN_VCC eine an den Steuerversorgungsanschluss TM14 (in 6 nicht dargestellt) angeschlossene Steuerversorgungsleitung, der die Steuerversorgungsspannung VCC zuzuführen ist, und eine Leitung LN_VB ist eine an den Boot-Anschluss TM12 angeschlossene Bootspannungsleitung, der die Bootspannung VB zuzuführen ist. Der Anschluss LN_VB fungiert als Versorgungsleitung in Bezug auf das Potenzial an der Ausgangsanschluss-Spannung VS, so dass die Leitung LN_VB als schwebende Versorgungsleitung bezeichnet werden kann. Die Source des Transistors M1 ist über die Leitung LN_VB mit dem Boot-Anschluss TM12 verbunden. Das heißt, die Source des Transistors M1 ist mit der Bootspannungsleitung LN_VB verbunden, und somit wird die Source des Transistors M1 mit der Bootspannung VB gespeist.
  • Die Source des Transistors M2 ist über die Leitung LN_VCC mit dem Steuerversorgungsanschluss TM14 verbunden (siehe 1). Das heißt, die Source des Transistors M2 ist mit der Steuerversorgungsleitung LN_VCC verbunden, und somit wird die Source des Transistors M2 mit der Steuerversorgungsspannung VCC gespeist. Die Drains der Transistoren M1 und M2 sind miteinander verbunden. Der Strom, der zwischen dem Steuerversorgungsanschluss TM14 und dem Boot-Anschluss TM12 fließt, wird durch das Symbol „IB“ gekennzeichnet. Die Polarität des Stroms IB, wenn er vom Steuerversorgungsanschluss TM14 zum Boot-Anschluss TM12 fließt, wird als positiv angenommen.
  • In jedem der Transistoren M1 und M2 ist das hintere Gate mit der Source kurzgeschlossen. In 6 ist eine Diode M1_D die parasitäre Diode, die den Transistor M1 begleitet, und eine Diode M2_D ist die parasitäre Diode, die den Transistor M2 begleitet. Die Diode M1_D hat ihre Durchlassrichtung in der Richtung von der Source zum Drain des Transistors M1. Die Diode M2_D hat ihre Durchlassrichtung in der Richtung von der Source zum Drain des Transistors M2.
  • Eine parallele Diode kann separat über den Transistor M1 geschaltet werden. In diesem Fall umfasst die Diode M1_D die parallele Diode über den Transistor M1. Die parallele Diode über dem Transistor M1 hat eine Anode, die mit der Source des Transistors M1 verbunden ist, und eine Kathode, die mit dem Drain des Transistors M1 verbunden ist. Ebenso kann eine parallele Diode separat über den Transistor M2 geschaltet werden; in diesem Fall umfasst die Diode M2_D die parallele Diode über den Transistor M2. Die parallele Diode über dem Transistor M2 hat eine Anode, die mit der Source des Transistors M2 verbunden ist, und eine Kathode, die mit dem Drain des Transistors M2 verbunden ist.
  • Der Schaltertreiber 40 speist ein Gate-Signal SW_G1 an das Gate des Transistors M1, um den Transistor M1 ein- oder auszuschalten, und speist ein Gate-Signal SW_G2 an das Gate des Transistors M2, um den Transistor M2 ein- oder auszuschalten. Wie in 6 veranschaulicht, umfasst der Schaltertreiber 40 als Schaltung zur Erzeugung des Gate-Signals SW_G1 eine Ladungspumpenschaltung 41 und als Schaltung zur Erzeugung des Gate-Signals SW_G2 eine Ladungspumpenschaltung 42.
  • Die Ladungspumpenschaltung 41 hat einen Ausgangsknoten OUT1, der mit dem Gate des Transistors M1 verbunden ist. Die Ladungspumpenschaltung 41 gibt das Gate-Signal SW_G1 am Ausgangsknoten OUT1 aus. Die Ladungspumpenschaltung 41 wird mit der Ausgangsanschluss-Spannung VS und der Bootspannung VB gespeist und mit einem Steuersignal IN1 aus der Schaltersteuerschaltung 50 gespeist.
  • Die Ladungspumpenschaltung 41 kann den ersten Ladungspumpenbetrieb in Abhängigkeit von dem Steuersignal IN1 durchführen. Im ersten Ladungspumpenbetrieb erzeugt die Ladungspumpenschaltung 41 am Ausgangsknoten OUT1 eine erste Boost-Spannung, die höher als die Bootspannung VB ist, basierend auf dem Potenzial an dem ersten Anschluss TM11. Hier wird angenommen, dass das Steuersignal IN1 ein binäres Signal ist, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Wie in 7 dargestellt, nimmt das Steuersignal IN1 abwechselnd die Werte „0“ und „1“ an. Die erste Boost-Spannung, die am Ausgangsknoten OUT1 durch den ersten Ladungspumpenbetrieb erzeugt wird, ist eine Spannung (VB + VUP1). Die Spannung (VB + VUP1) ist eine Spannung, die um eine vorbestimmte Spannung VUP1 (VUP1 > 0) höher als die Bootspannung VB ist.
  • Wenn das Steuersignal IN1 den Wert „1“ hat, führt die Ladungspumpenschaltung 41 den ersten Ladungspumpenbetrieb durch, so dass am Ausgangsknoten OUT1 ein Gate-Signal SW_G1 mit hohem Pegel ausgegeben wird. Das High-Level Gate-Signal SW_G1 hat das Potenzial der ersten Boost-Spannung (VB + VUP1). Wenn das Steuersignal IN1 den Wert „0“ hat, führt die Ladungspumpenschaltung 41 den ersten Ladungspumpenbetrieb nicht aus, so dass am Ausgangsknoten OUT1 ein niedriges Gate-Signal SW_G1 ausgegeben wird. Das niedrige Gate-Signal SW_G1 hat das Potenzial der Bootspannung VB.
  • Die Spannung VUP1 ist höher als die Gate-Schwellenspannung des Transistors M1. Dementsprechend wird, wenn das Steuersignal IN1 den Wert „1“ hat, die erste Boost-Spannung (VB + VUP1) als Gate-Signal SW_G1 auf das Gate des Transistors M1 gespeist, so dass der Transistor M1 eingeschaltet ist. Wenn dagegen das Steuersignal IN1 den Wert „0“ hat, wird die Bootspannung VB als Gate-Signal SW_G1 auf das Gate des Transistors M1 gespeist, und der Transistor M1 ist somit ausgeschaltet.
  • Die Ladungspumpenschaltung 42 hat einen Ausgangsknoten OUT2, und der Ausgangsknoten OUT2 ist mit dem Gate des Transistors M2 verbunden. Die Ladungspumpenschaltung 42 gibt das Gate-Signal SW_G2 am Ausgangsknoten OUT2 aus. Die Ladungspumpenschaltung 42 wird mit der Steuerversorgungsspannung VCC und der Massespannung gespeist und erhält ein Steuersignal IN2 von der Schaltersteuerschaltung 50.
  • Die Ladungspumpenschaltung 42 kann in Abhängigkeit vom Steuersignal IN2 einen zweiten Ladungspumpenbetrieb durchführen. Im zweiten Ladungspumpenbetrieb erzeugt die Ladungspumpenschaltung 42 am Ausgangsknoten OUT2 eine zweite Boost-Spannung, die höher als die Steuerversorgungsspannung VCC basierend auf der Steuerversorgungsspannung VCC in Bezug auf das Massepotential ist. Hier wird angenommen, dass das Steuersignal IN2 ein binäres Signal ist, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Wie in 8 dargestellt, nimmt das Steuersignal IN2 abwechselnd die Werte „0“ und „1“ an. Die zweite Boost-Spannung, die am Ausgangsknoten OUT2 durch die zweite Ladungspumpenoperation erzeugt wird, ist eine Spannung (VCC + VUP2). Die Spannung (VCC + VUP2) ist eine Spannung, die um eine vorbestimmte Spannung VUP2 (VUP2 > 0) höher als die Steuerversorgungsspannung VCC ist.
  • Wenn das Steuersignal IN2 den Wert „1“ hat, führt die Ladungspumpenschaltung 42 die zweite Ladungspumpenoperation durch, so dass am Ausgangsknoten OUT2 ein Gate-Signal SW_G2 mit hohem Pegel ausgegeben wird. Das High-Level-Gate-Signal SW_G2 hat das Potenzial der zweiten Boost-Spannung (VCC + VUP2). Wenn das Steuersignal IN2 den Wert „0“ hat, führt die Ladungspumpenschaltung 42 die zweite Ladungspumpenoperation nicht durch, so dass am Ausgangsknoten OUT2 ein Gate-Signal SW_G2 mit niedrigem Pegel ausgegeben wird. Das niedrige Gate-Signal SW_G2 hat das Potenzial der Steuerversorgungsspannung VCC.
  • Die Spannung VUP2 ist höher als die Gate-Schwellenspannung des Transistors M2. Dementsprechend wird, wenn das Steuersignal IN2 den Wert „1“ hat, die zweite Boost-Spannung (VCC + VUP2) als Gate-Signal SW_G2 auf das Gate des Transistors M2 gespeist, so dass der Transistor M2 eingeschaltet ist. Wenn dagegen das Steuersignal IN2 den Wert „0“ hat, wird die Steuerversorgungsspannung VCC als Gate-Signal SW_G2 auf das Gate des Transistors M2 gespeist, und der Transistor M2 ist somit ausgeschaltet.
  • Dem Schaltsteuerschaltkreis 50 werden die Bootspannung VB, die Ausgangsanschluss-Spannung VS, die Steuerversorgungsspannung VCC und die Massespannung zugeführt.
  • Das von der Schaltersteuerschaltung 50 an die Ladungspumpenschaltung 41 gespeiste Steuersignal IN1 hat einen hohen oder niedrigen Signalpegel. Ein High-Level-Steuersignal IN1 hat das Potenzial der Bootspannung VB (es kann aber auch ein etwas niedrigeres Potenzial als die Bootspannung VB haben). Ein niedriges Steuersignal IN1 hat das Potenzial der Ausgangsanschluss-Spannung VS (kann aber auch etwas höher als die Ausgangsanschluss-Spannung VS sein). Die Schaltsteuerschaltung 50 kann das Steuersignal IN1 mit einer kombinierten Logikschaltung (z. B. einer Wechselrichterschaltung) erzeugen, die mit der Bootspannung VB als positiver Versorgungsspannung und der Ausgangsanschluss-Spannung VS als Negativ-Side-Versorgungsspannung arbeitet.
  • Das von der Schaltersteuerschaltung 50 an die Ladungspumpenschaltung 42 gespeiste Steuersignal IN2 hat einen hohen oder niedrigen Signalpegel. Ein High-Level-Steuersignal IN2 hat das Potenzial der Steuerversorgungsspannung VCC (es kann aber auch ein etwas niedrigeres Potenzial als die Steuerversorgungsspannung VCC haben). Ein niedriges Steuersignal IN2 liegt auf Massepotential (es kann aber auch ein etwas höheres Potential als das Massepotential haben). Die Schaltsteuerschaltung 50 kann das Steuersignal IN2 mit einer kombinierten Logikschaltung (z. B. einer Wechselrichterschaltung) erzeugen, die mit der Steuerversorgungsspannung VCC als positiver Versorgungsspannung und der Masse als negativer Versorgungsspannung arbeitet.
  • Die Schaltsteuerschaltung 50 erzeugt in Abhängigkeit von der Ausgangsanschluss-Spannung VS die Steuersignale IN1 und IN2 zum Ein- oder Ausschalten der einzelnen Transistoren M1 und M2. Um diese Steuerung ordnungsgemäß durchzuführen, umfasst die Schaltsteuerschaltung 50 eine Negativspannungs-Erkennungsschaltung 51, eine Hochspannungs-Erkennungsschaltung 52 und eine Differenzspannungs-Erkennungsschaltung 53.
  • Die Negativspannungs-Erkennungsschaltung 51 prüft, ob die Ausgangsanschluss-Spannung VS eine negative Polarität hat (d. h. ob die Ausgangsanschluss-Spannung VS niedriger als die Masseanschluss-Spannung ist), und erzeugt und gibt als Signal, das das Erkennungsergebnis anzeigt, ein Negativspannungs-Erkennungssignal Sig_n aus. Das Negativspannungs-Erkennungssignal Sig_n ist ein Binärsignal, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Das Negativspannungs-Erkennungssignal Sig_n hat den Wert „1“, wenn die Ausgangsanschluss-Spannung VS eine negative Polarität hat, und den Wert „0“, wenn die Ausgangsanschluss-Spannung VS keine negative Polarität hat. Insbesondere kann die Schaltung 51 beispielsweise eine Schaltung sein, die ein Signal Sig_n mit dem Wert „1“ erzeugt und ausgibt, wenn die Ausgangsanschluss-Spannung VS niedriger als eine vorbestimmte negative Schwellenspannung Vth_n ist, und die ein Signal Sig_n mit dem Wert „0“ erzeugt und ausgibt, wenn die Ausgangsanschluss-Spannung VS höher als die vorbestimmte negative Schwellenspannung Vth_n ist. In diesem Fall, wenn VS = Vth_n, kann das Signal Sig_n den Wert „0“ oder „1“ haben. Die Schwellenspannung Vth_n hat einen vorbestimmten negativen Spannungswert (z. B. -10 V).
  • Die Hochspannungs-Erkennungsschaltung 52 prüft, ob die Ausgangsanschluss-Spannung VS höher als eine vorbestimmte positive Schwellenspannung Vth_p ist, und erzeugt und gibt als Signal, das das Erkennungsergebnis anzeigt, ein Hochspannungs-Erkennungssignal Sig_p aus. Das Hochspannungs-Erkennungssignal Sig_p ist ein Binärsignal, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Die Schaltung 52 erzeugt und gibt ein Signal Sig_p mit dem Wert „1“ aus, wenn die Ausgangsanschluss-Spannung VS höher ist als die Schwellenspannung Vth_p, und erzeugt und gibt ein Signal Sig_p mit dem Wert „0“ aus, wenn die Ausgangsanschluss-Spannung VS niedriger ist als die Schwellenspannung Vth_p. Ist VS = Vth_p, kann das Signal Sig_p den Wert „0“ oder „1“ haben. Die Schwellenspannung Vth_p hat einen vorbestimmten positiven Spannungswert (z. B. 30 V). Die Schwellenspannung Vth_p ist niedriger als die Stromversorgungsspannung VP (z. B. 600 V).
  • Die Differenzspannungs-Erkennungsschaltung 53 erkennt die Differenzspannung (VB - VS) und erzeugt und gibt als ein der Differenzspannung (VB - VS) entsprechendes Signal ein Differenzspannungs-Erkennungssignal Sig_dff aus. Das Erkennungssignal für die Differenzspannung Sig_dff ist ein Binärsignal, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Die Schaltung 53 erzeugt und gibt ein Signal Sig_dff mit dem Wert „1“ aus, wenn die Differenzspannung (VB - VS) höher ist als eine Schwellenspannung Vth_dff, und erzeugt und gibt ein Signal Sig_dff mit dem Wert „0“ aus, wenn die Differenzspannung (VB - VS) niedriger ist als die Schwellenspannung Vth_dff. Wenn VB - VS = Vth_dff, kann das Signal Sig_dff den Wert „0“ oder „1“ haben. Dabei hat die Schwellenspannung Vth_dff einen vorbestimmten positiven Spannungswert. Die Schwellenspannung Vth_dff kann einen Spannungswert (hier 18 V) haben, der gleich oder nahe an dem der Steuerversorgungsspannung VCC liegt.
  • Basierend auf dem Negativspannungs-Erkennungssignal Sig_n, dem Hochspannungs-Erkennungssignal Sig_p und dem Differenzspannungs-Erkennungssignal Sig_dff erzeugt die Schaltsteuerschaltung 50 die Steuersignale IN1 und IN2. Basierend auf den Signalen Sig_n, Sig_p und Sig_dff werden also die Zustände der Transistoren M1 und M2 gesteuert.
  • Hier wird ein Referenzbeispiel in 9 beschrieben. In der Konfiguration des Referenzbeispiels ist anstelle der Schalterschaltung 30 eine Diode Dboot vorgesehen, deren Anode mit der Steuerversorgungsspannung VCC gespeist wird und deren Kathode mit dem Boot-Anschluss TM12 verbunden ist. 10 zeigt eine Übersicht über die relevanten Wellenformen des Referenzbeispiels. Im Referenzbeispiel wird in dem Zeitraum, in dem die Ausgangsanschluss-Spannung VS negativ ist (entsprechend dem Beide-Aus-Zeitraum PDD1 in 3), dem Kondensator CB ein hoher Ladestrom IB zugeführt. Wenn die Differenzspannung (VB - VS) gleich oder niedriger als die Spannung (VCC - Vf) ist, wird dem Kondensator CB auch in dem Zeitraum, in dem die Ausgangsanschluss-Spannung VS etwa 0 V beträgt (entsprechend dem Low-Side-On-Zeitraum PLON in 3), ein gewisser Ladestrom IB zugeführt. Dabei steht Vf für die Durchlassspannung der Diode.
  • Im Referenzbeispiel in den 9 und 10, kann der Kondensator CB überladen sein. Insbesondere kann in dem Zeitraum, in dem die Ausgangsanschluss-Spannung VS negativ ist (entsprechend dem Beide-Aus-Zeitraum PDD1 in 3), der Kondensator CB aufgeladen werden, wenn die Ausgangsanschluss-Spannung VS z. B. auf (-100 V) abfällt, bis eine Spannung von 100 V oder mehr am Kondensator CB anliegt. Wenn eine solche übermäßige Spannung zwischen Gate und Source des Ausgangstransistors MH angelegt wird, kann der Ausgangstransistor MH durchbrechen. Insbesondere dann, wenn der Ausgangstransistor MH mit Siliziumkarbid (SiC) eingerichtet ist, gelten strenge Anforderungen an die Gate-Source-Spannung, und der Kondensator CB muss strikt vor Überladung geschützt werden.
  • In dieser Ausführungsform, wie in 6 gezeigt, ist die Schalterschaltung 30 mit den Transistoren M1 und M2 eingerichtet, um eine ordnungsgemäße Aufladung des Kondensators CB zu gewährleisten. 11 zeigt eine Übersicht über die relevanten Wellenformen in dieser Ausführungsform. Auch in dieser Ausführungsform wird grundsätzlich in dem Zeitraum, in dem die Ausgangsanschluss-Spannung VS negativ ist (entsprechend dem Beide-Aus-Zeitraum PDD1 in 3), dem Kondensator CB ein hoher Ladestrom IB zugeführt. In dem Zeitraum, in dem die Ausgangsanschluss-Spannung VS negativ ist, wenn die Differenzspannung (VB - VS) die vorbestimmte Schwellenspannung Vth_dff erreicht, wird jedoch eine weitere Aufladung des Kondensators CB verhindert. Dadurch wird eine ausreichende Spannung für den Kondensator CB aufrechterhalten, und der Ausgangstransistor MH kann sicher und ordnungsgemäß angesteuert werden.
  • In 11 sind drei Beide-Aus-Zeiträume PDD1 dargestellt, nämlich die Beide-Aus-Zeiträume PDD1_A, PDD1_B und PDD1_C. Dabei wird angenommen, dass während des Beide-Aus-Zeitraums PDD1_A und davor die Differenzspannung (VB - VS) niedriger ist als die Schwellenspannung Vth_dff und dass während der beiden Beide-Aus-Zeiträume PDD1_B und PDD1_C die Differenzspannung (VB - VS) jeweils die Schwellenspannung Vth_dff erreicht.
  • 12 zeigt den Zusammenhang zwischen den Signalen Sig_n, Sig_p und Sig_dff und den Zuständen der Transistoren M1 und M2. In der folgenden Beschreibung werden die Signale Sig_p, Sig_n und Sig_dff mit dem Wert „1“ häufig als „Sig_p = 1“, „Sig_n = 1“ bzw. „Sig_dff = 1“ bezeichnet; die Signale Sig_p, Sig_n und Sig_dff mit dem Wert „0“ werden häufig als „Sig_p = 0“, „Sig_n = 0“ bzw. „Sig_dff = 0“ bezeichnet. Das Gleiche gilt für alle anderen Signale, die entweder den Wert „0“ oder „1“ haben können (z. B. IN1 und IN2). Der Ausdruck „(Sig_p, Sig_n) = (iA, iB)“ bedeutet, dass die Signale Sig_p und Sig_n die Werte iA bzw. iB haben. Ebenso bedeutet der Ausdruck „(IN1, IN2) = (iA, iB)“, dass die Signale IN1 und IN2 jeweils die Werte iA und iB haben, und der Ausdruck „(Sig_n, Sig_dff) = (iA, iB)“, dass die Signale Sig_n und Sig_dff jeweils die Werte iA und iB haben. Alle anderen ähnlichen Ausdrücke sind ebenso zu verstehen. Die Symbole iA und iB stehen jeweils für den Wert „0“ oder „1“.
  • Im Hochspannungs-Einschalt-Zeitraum PHON und im Beide-Aus-Zeitraum PDD2 (siehe 3) hat das Hochspannungs-Erkennungssignal Sig_p den Wert „1“. Wenn Sig_p = 1 ist, steuert die Schaltsteuerschaltung 50 so, dass (IN1, IN2) = (0, 0), damit die Transistoren M1 und M2 beide ausgeschaltet bleiben. Wenn Sig_p = 1 ist, hat das Negativspannungs-Erkennungssignal Sig_n den Wert „0“. Wenn Sig_p = 1 ist, steuert die Schaltsteuerschaltung 50 unabhängig vom Wert des Signals Sig_dff so, dass (IN1, IN2) = (0, 0), damit die Transistoren M1 und M2 beide ausgeschaltet bleiben. Wenn Sig_p = 1 ist, ist die Bootspannung VB höher als die Steuerversorgungsspannung VCC; trotzdem wird der Kondensator CB bei ausgeschalteten Transistoren M1 und M2 (insbesondere Transistor M2) an der Entladung gehindert. Der Kondensator CB gilt als entladen, wenn die im Kondensator CB gespeicherte elektrische Ladung über den Boot-Anschluss TM12 und die Schalterschaltung 30 zur Steuerversorgungsleitung LN_VCC geführt wird. Wenn sich der Kondensator CB entlädt, sinkt die Spannung am Kondensator CB.
  • Wenn, Einfachheit halber, der Kondensator CB entladen wird, fällt die Spannung am Kondensator CB weiter als nötig ab und beeinträchtigt die ordnungsgemäße Ansteuerung des Ausgangstransistors MH, wenn Sig_p = 1 ist. Die vorstehend beschriebene Verhinderung seiner Entladung trägt dazu bei, dass der Ausgangstransistor MH ordnungsgemäß angesteuert wird.
  • Beachten Sie, dass eine Änderung möglich ist, bei der der Transistor M1 eingeschaltet gehalten wird, wenn Sig_p = 1 ist. Auch wenn der Transistor M1 eingeschaltet ist, verhindert das Ausschalten des Transistors M2, dass der Kondensator CB entladen wird.
  • Im niedrigen Zeitraum PLON (siehe 3) ist (Sig_p, Sig_n) = (0, 0). Wenn (Sig_p, Sig_n) = (0, 0), steuert die Schaltsteuerschaltung 50 so, dass (IN1, IN2) = (1, 1), um die Transistoren M1 und M2 beide eingeschaltet zu halten. Wenn (Sig_p, Sig_n) = (0, 0), unabhängig vom Wert des Signals Sig_dff, steuert die Schaltsteuerschaltung 50 so, dass (IN1, IN2) = (1, 1), um die Transistoren M1 und M2 beide eingeschaltet zu halten. Wenn die Transistoren M1 und M2 beide eingeschaltet sind, kann ein Strom durch die Schalterschaltung 30 in beide Richtungen fließen. Im niedrigen Zeitraum PLON im eingeschwungenen Zustand ist die Spannung am Kondensator CB im Allgemeinen gleich der Steuerversorgungsspannung VCC. Im niedrigen Zeitraum PLON, in dem die Differenzspannung (VB - VS) auf etwa die Schwellenspannung Vth_dff angestiegen ist, fließt ein Strom von der Steuerversorgungsleitung LN_VCC zur Bootspannungsleitung LN_VB, der dem Strom entspricht, der von den Schaltkreisen verbraucht wird, die mit der Bootspannung VB arbeiten.
  • Im Beide-Aus-Zeitraum PDD1 (siehe 3) hat das Negativspannungs-Erkennungssignal Sig_n den Wert „1“. Wenn Sig_n = 1 ist, ist die Ausgangsanschluss-Spannung VS negativ und somit hat das Hochspannungs-Erkennungssignal Sig_p den Wert „0“; das Negativspannungs-Erkennungssignal Sig_dff hat den Wert „1“ oder „0“ in Abhängigkeit von der Größenbeziehung zwischen der Differenzspannung (VB - VS) und der Schwellenspannung Vth_dff. Wie bereits erwähnt, hat die Schwellenspannung Vth_dff einen Spannungswert, der gleich oder nahe der Steuerversorgungsspannung VCC ist.
  • Der Zustand (Sig_n, Sig_dff) = (1, 0) entspricht einem Zustand, in dem die Differenzspannung (VB - VS) noch nicht ausreichend angestiegen ist und der Kondensator CB geladen werden muss. Dementsprechend steuert die Schaltersteuerschaltung 50, wenn (Sig_n, Sig_dff) = (1, 0) ist, so dass IN1 = 1 ist, um den Transistor M1 eingeschaltet zu halten. Wenn (Sig_n, Sig_dff) = (1, 0), kann die Schaltsteuerschaltung 50 so steuern, dass IN2 = 1 ist, um auch den Transistor M2 eingeschaltet zu halten. Hier wird jedoch davon ausgegangen, dass die Schaltsteuerschaltung 50 so steuert, dass IN2 = 0 ist, damit der Transistor M2 ausgeschaltet bleibt. Auch wenn der Transistor M2 ausgeschaltet ist, kann der Kondensator CB über die parasitäre Diode (M2_D) im Transistor M2 aufgeladen werden.
  • Der Zustand, in dem (Sig_n, Sig_dff) = (1, 1) ist, entspricht dagegen einem Zustand, in dem der Kondensator CB bis zur vorgeschriebenen Spannung aufgeladen ist. Dementsprechend steuert die Schaltsteuerschaltung 50, wenn (Sig_n, Sig_dff) = (1, 1) ist, so dass IN1 = 0 ist, um den Transistor M1 ausgeschaltet zu halten. So wird verhindert, dass der Kondensator CB überladen wird. Wenn (Sig_n, Sig_dff) = (1, 1) ist, steuert die Schaltsteuerschaltung 50 außerdem so, dass IN2 = 0 ist, damit der Transistor M2 ausgeschaltet bleibt. Wenn jedoch (Sig_n, Sig_dff) = (1, 1) ist, kann die Schaltsteuerschaltung 50 so steuern, dass IN2 = 1 ist, um den Transistor M2 eingeschaltet zu halten. Auch wenn der Transistor M2 eingeschaltet ist, wird der Strom, der von der Steuerversorgungsleitung LN_VCC zum Kondensator CB fließt, abgeschaltet, da der Transistor M1 ausgeschaltet ist.
  • 13 ist ein detailliertes Zeitdiagramm im Zusammenhang mit dieser Ausführungsform. 13 veranschaulicht, von oben nach unten, die Wellenformen des Ansteuerungs-Steuersignals HIN, des Ansteuerungs-Steuersignals LIN, der Ausgangsanschluss-Spannung VS, des Hochspannungs-Erkennungssignals Sig_p, des Negativspannungs-Erkennungssignals Sig_n, des Differenzspannungs-Erkennungssignals Sig_dff sowie die Zustände der Transistoren M1 und M2.
  • 13 veranschaulicht die Zeitpunkte tA1 bis tA10. Es wird angenommen, dass für jede ganze Zahl i der Zeitpunkt tAi + 1 später liegt als tAi.
    • Zum Zeitpunkt tA1, tritt im Ansteuerungs-Steuersignal HIN eine j-te Abwärtsflanke auf
    • zum Zeitpunkt tA3 eine j-te Aufwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt;
    • zum Zeitpunkt tA4 eine j-te Abwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt;
    • zum Zeitpunkt tA5 eine (j+1)-te Aufwärtsflanke im Ansteuerungs-Steuersignal HIN auftritt;
    • zum Zeitpunkt tA6 eine (j+1)-te Abwärtsflanke im Ansteuerungs-Steuersignal HIN auftritt; und
    • zum Zeitpunkt tA9 eine (j+1)-te Aufwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt.
  • Dabei ist j eine beliebige natürliche Zahl.
  • Im Folgenden wird die Funktionsweise des Systems SYS unmittelbar vor dem Zeitpunkt tA1 beschrieben. Ein Zeitpunkt unmittelbar vor dem Zeitpunkt tA1 gehört zum High-Side-On-Zeitraum PHON (siehe 3). Zu einem Zeitpunkt unmittelbar vor dem Zeitpunkt tA1 hat das Signal HIN einen hohen Pegel, das Signal LIN einen niedrigen Pegel, und die Ausgangsanschluss-Spannung VS ist höher als die Schwellenspannung Vth_p der Hochspannungs-Erkennungsschaltung 52. Dementsprechend gilt zu einem Zeitpunkt unmittelbar vor dem Zeitpunkt tA1: (Sig_p, Sig_n) = (1, 0). Es wird davon ausgegangen, dass die Differenzspannung (VB - VS) zu einem Zeitpunkt unmittelbar vor dem Zeitpunkt tA1 niedriger ist als die Schwellenspannung Vth_dff und dass dementsprechend Sig_dff = 0 ist. Zu einem Zeitpunkt unmittelbar vor dem Zeitpunkt tA1 sind die Transistoren M1 und M2 beide ausgeschaltet.
  • Zum Zeitpunkt tA1 schaltet der Ausgangstransistor MH als Reaktion auf die Abwärtsflanke des Ansteuerungs-Steuersignals HIN von der Versorgungsspannung VP auf AUS; dadurch beginnt die Ausgangsanschluss-Spannung VS von der Versorgungsspannung VP abzufallen, bis die Ausgangsanschluss-Spannung VS unter Einwirkung der induktiven Last in der Last LD eine negative Spannung erreicht. Bei fallender Ausgangsanschluss-Spannung VS, zum Zeitpunkt tA2 oder ungefähr zum Zeitpunkt tA2, wechselt der Wert des Signals Sig_p von „1“ auf „0“ und der Wert des Signals Sig_n von „0“ auf „1". Zwischen dem Zeitpunkt, zu dem der Wert des Signals Sig_p von „1“ auf „0“ umschaltet, und dem Zeitpunkt, zu dem der Wert des Signals Sig_n von „0“ auf „1“ umschaltet, kann eine Zeitverzögerung auftreten (eine ähnliche Beschreibung gilt für den später genannten Zeitpunkt tA7). Im Grunde genommen geht der Schalter des einen dem Schalter des anderen voraus, und die zeitliche Verzögerung ist unbedeutend und hat keine nennenswerte negative Auswirkung (eine ähnliche Beschreibung gilt für den später erwähnten Zeitpunkt tA7).
  • Zwischen den Zeitpunkten tA2 und tA3 ist die Differenzspannung (VB - VS) niedriger als die Schwellenspannung Vth_dff, so dass angenommen wird, dass Sig_dff = 0 ist. Als Reaktion auf den Schalter zum Zeitpunkt tA2 von (Sig_p, Sig_n) = (1, 0) auf (Sig_p, Sig_n) = (0, 1) schaltet der Transistor M1 von aus auf ein, so dass dem Kondensator CB zwischen den Zeitpunkten tA2 und tA3 ein hoher Ladestrom IB zugeführt wird. Es ist zu beachten, dass der Beide-Aus-Zeitraum PDD1, der zum Zeitpunkt tA1 beginnt, dem Beide-Aus-Zeitraum PDD1_A in 11 entspricht.
  • Wenn dann zum Zeitpunkt tA3 eine Aufwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt, findet ein Übergang vom Beide-Aus-Zeitraum PDD1 zum niedrigen Einschalt-Zeitraum PLON statt (siehe 3). Im niedrigen PLON-Zeitraum, der dem Zeitraum zwischen den Zeitpunkten tA3 und tA4 entspricht, sind die Transistoren M1 und M2 beide eingeschaltet. Der Übergang vom Übergang in den Low-Side-On-Zeitraum PLON führt dazu, dass die Ausgangsanschluss-Spannung VS im Wesentlichen 0 V beträgt und somit ein Schalter von (Sig_p, Sig_n) = (0, 1) auf (Sig_p, Sig_n) = (0, 0) erfolgt.
  • Wenn zum Zeitpunkt tA4 eine Abwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt, findet ein Übergang vom niedrigen Ansteuerungs-Zeitraum PLON zum Beide-Aus-Zeitraum PDD2 statt (siehe 3). In diesem Beide-Aus-Zeitraum PDD2 steigt der Ausgangsanschluss-Spannung VS unter Einwirkung der induktiven Last in der Last LD in Richtung der Versorgungsspannung VP an und übersteigt schließlich die Versorgungsspannung VP. Bei steigender Ausgangsanschluss-Spannung VS in Richtung Versorgungsspannung VP findet ein Umschalten von (Sig_p, Sig_n) = (0, 0) auf (Sig_p, Sig_n) = (1, 0) statt, und als Reaktion auf dieses Umschalten werden die Transistoren M1 und M2 jeweils von eingeschaltet auf ausgeschaltet geschaltet.
  • Wenn zum Zeitpunkt tA5 eine Aufwärtsflanke im Ansteuerungs-Steuersignal HIN auftritt, findet ein Übergang vom Beide-Aus-Zeitraum PDD2 in den High-Side-On-Zeitraum PHON statt (siehe 3). In diesem High-Side-On-Zeitraum PHON ist im Wesentlichen VS = VP. Danach, zum Zeitpunkt tA6, tritt eine Abwärtsflanke im Ansteuerungssignal HIN auf. Zwischen den Zeitpunkten tA5 und tA6 ist (Sig_p, Sig_n) = (1, 0), so dass die Transistoren M1 und M2 beide abgeschaltet sind.
  • Wenn als Reaktion auf die Abwärtsflanke im Ansteuerungs-Steuersignal HIN zum Zeitpunkt tA6 der Ausgangstransistor MH von ein- auf ausschaltet, beginnt die Ausgangsanschluss-Spannung VS von der Versorgungsspannung VP abzufallen, und dann erreicht die Ausgangsanschluss-Spannung VS unter der Wirkung der induktiven Last in der Last LD eine negative Spannung. Bei fallender Ausgangsanschluss-Spannung VS zum Zeitpunkt tA7 oder ungefähr zum Zeitpunkt tA7 schaltet der Wert des Signals Sig_p von „1“ auf „0“ und der Wert des Signals Sig_n von „0“ auf „1“ um.
  • Unmittelbar nach dem Zeitpunkt tA7 ist die Differenzspannung (VB - VS) niedriger als die Schwellenspannung Vth_dff, so dass angenommen wird, dass Sig_dff = 0 ist. Dementsprechend wird in Reaktion auf den Schalter zum Zeitpunkt tA7 von (Sig_p, Sig_n) = (1, 0) auf (Sig_p, Sig_n) = (0, 1) der Transistor M1 von Aus auf Ein geschaltet. Infolgedessen wird der Kondensator CB ab dem Zeitpunkt tA7 mit einem hohen Strom IB geladen.
  • Erreicht die Differenzspannung (VB - VS) zum Zeitpunkt tA8 jedoch die Schwellenspannung Vth_dff, findet ein Schalter von Sig_dff = 0 auf Sig_dff = 1 statt, und als Reaktion auf diesen Schalter wird der Transistor M1 ausgeschaltet. Infolge des Abschaltens des Transistors M1 wird hier die auf einer negativen Ausgangsanschluss-Spannung VS basierende Aufladung des Kondensators CB (seine Aufladung mit einem hohen Ladestrom IB) gestoppt. Es ist zu beachten, dass der Beide-Aus-Zeitraum PDD1, der mit dem Zeitpunkt tA6 beginnt, dem Beide-Aus-Zeitraum PDD1_B in 11 entspricht.
  • Wenn dann zum Zeitpunkt tA9 eine Aufwärtsflanke im Ansteuerungs-Steuersignal LIN auftritt, findet ein Übergang vom Beide-Aus-Zeitraum PDD1 zum niedrigen Einschalt-Zeitraum PLON statt (siehe 3). Durch einen Übergang vom Übergang in den Low-Side-On-Zeitraum PLON wird die Ausgangsanschluss-Spannung VS im Wesentlichen 0 V, so dass ein Schalter von (Sig_p, Sig_n) = (0, 1) auf (Sig_p, Sig_n) = (0, 0) erfolgt. So werden zum Zeitpunkt tA9 die Transistoren M1 und M2 beide von aus auf ein geschaltet, und die Transistoren M1 und M2 werden dann bis zum nächsten Zeitpunkt Sig_p = 1 eingeschaltet gehalten.
  • Im Beispiel in 13 findet zum Zeitpunkt tA10, der zum niedrigen Zeitraum PLON gehört, der zum Zeitpunkt tA9 beginnt, ein Übergang von Sig_dff = 1 zu Sig_dff = 0 statt. Dementsprechend umfasst der anschließende Beide-Aus-Zeitraum PDD1 (entspricht dem Beide-Aus-Zeitraum PDD1_C in 11), wenn auch nicht speziell dargestellt, einen kurzen Zeitraum, in dem der Transistor M1 eingeschaltet ist, so dass nach Vollenden des Schalters von Sig_dff = 0 auf Sig_dff = 1 der Transistor M1 ausgeschaltet wird.
  • < < Zweite Ausführungsform >>
  • Es wird eine zweite Ausführungsform der vorliegenden Offenbarung beschrieben.
  • Die zweite Ausführungsform sowie die später beschriebene dritte bis fünfte Ausführungsform ist eine auf der ersten Ausführungsform basierende Ausführungsform. Für jedes Merkmal der zweiten bis fünften Ausführungsform, das nicht insbesondere beschrieben ist, gelten, sofern nicht inkonsistent, die entsprechenden Teile der Beschreibung der ersten Ausführungsform für die zweite bis fünfte Ausführungsform. Bei der Auslegung der Beschreibung der zweiten Ausführungsform kann für alle Merkmale, die sich zwischen der ersten und der zweiten Ausführungsform widersprechen, deren Beschreibung im Zusammenhang mit der zweiten Ausführungsform maßgebend sein (dasselbe gilt für die später beschriebene dritte bis fünfte Ausführungsform). Sofern nicht inkonsistent, können zwei oder mehr der ersten bis fünften Ausführungsformen in Kombination implementiert werden. Insbesondere die zweite und dritte Ausführungsform können in Kombination verwirklicht werden, und auch die erste bis fünfte Ausführungsform können alle kombiniert werden.
  • 14 veranschaulicht die Konfiguration eines Teils der Halbleitervorrichtung 1.
  • 14 veranschaulicht die Signalerzeugungsschaltungen 54 und 55, die zu den Komponenten der Schaltsteuerschaltung 50 in 6 gehören.
  • In 14 ist, wie bereits erwähnt, die Leitung LN_VB eine Bootspannungsleitung (potentialfreie Versorgungsleitung), die mit dem Boot-Anschluss TM12 verbunden ist, um mit der Bootspannung VB gespeist zu werden, und die Leitung LN_VCC ist eine Steuerversorgungsleitung, die mit dem Steuerversorgungsanschluss TM14 verbunden ist, um mit der Steuerversorgungsspannung VCC gespeist zu werden (siehe auch 1). Eine Leitung LN_VS ist eine Ausgangsanschlussleitung, die mit dem Anschluss TM11 verbunden ist und die Ausgangsspannung VS ausgibt, und eine Leitung LN_GND ist eine Masseleitung, die mit dem Masseanschluss TM13 verbunden ist und die Massepotential ausgibt (siehe auch 1).
  • Die Negativspannungs-Erkennungsschaltung 51 ist mit den Leitungen LN_VB, LN_VS, LN_VCC und LN_GND verbunden. Das von der Negativspannungs-Erkennungsschaltung 51 ausgegebene Negativspannungs-Erkennungssignal Sig_n (siehe 6) umfasst insbesondere die Negativspannungs-Erkennungssignale Sig_n1 und Sig_n2. Sig_n1 und Sig_n2 sind jeweils ein Binärsignal, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Das Signal Sig_n1 ist ein Negativspannungs-Erkennungssignal Sig_n in Bezug auf das Potenzial am Ausgangsanschluss TM11 (also das Potenzial an der Ausgangsanschlussleitung LN_VS) und das Signal Sig_n2 ist ein Negativspannungs-Erkennungssignal Sig_n in Bezug auf das Massepotential. Abgesehen von ihrem Unterschied im Bezugspotenzial sind die Signale Sig_n1 und Sig_n2 Negativspannungs-Erkennungssignale, die eine ähnliche Bedeutung haben.
  • Es wurde im Zusammenhang mit der ersten Ausführungsform erörtert, dass der Wert des Negativspannungs-Erkennungssignals Sig_n in Abhängigkeit von der Größenbeziehung zwischen der Ausgangsanschluss-Spannung VS und der negativen Schwellenspannung Vth_n variiert; dabei bedeutet Sig_n = 1, dass Sig_n1 = 1 und Sig_n2 = 1 gleichzeitig ist, und Sig_n = 0, dass Sig_n1 = 0 und Sig_n2 = 0 gleichzeitig ist. Das heißt, die Negativspannungs-Erkennungsschaltung 51 ist eine Schaltung, die, wenn die Ausgangsanschluss-Spannung VS niedriger als die Schwellenspannung Vth_n ist, ein Signal Sig_n1 mit dem Wert „1“ und ein Signal Sig_n2 mit dem Wert „1“ gleichzeitig erzeugt und ausgibt, und die, wenn die Ausgangsanschluss-Spannung VS höher als die Schwellenspannung Vth_n ist, ein Signal Sig_n1 mit dem Wert „0“ und ein Signal Sig_n2 mit dem Wert „0“ gleichzeitig erzeugt und ausgibt. Hierbei, wenn VS = Vth_n, können die Signale Sig_n1 und Sig_n2 jeweils den Wert „0“ oder „1“ haben.
  • Dabei wird davon ausgegangen, dass ein niedriges Signal Sig_n1 den Wert „0“ und ein hohes Signal Sig_n1 den Wert „1“ hat. Ein Hochpegel-Signal Sig_n1 hat das Potenzial der Boot-Anschluss-Spannung VB (also das Potenzial an der Leitung LN_VB), und ein Niedrigpegel-Signal Sig_n1 hat das Potenzial der Ausgangsanschluss-Spannung VS (also das Potenzial an der Leitung LN_VS). Ebenso wird hier davon ausgegangen, dass ein Niedrigpegel-Signal Sig_n2 den Wert „0“ und ein Hochpegel-Signal Sig_n2 den Wert „1“ hat. Ein Hochpegel-Signal Sig_n2 hat das Potential der Steuerversorgungsspannung VCC (also das Potential an der Leitung LN_VCC), und ein Niedrigpegel-Signal Sig_n2 hat das Massepotential (also das Potential an LN_GND).
  • Die Hochspannungs-Erkennungsschaltung 52 ist mit den Leitungen LN_VB, LN_VS, LN_VCC und LN_GND verbunden. Das von der Hochspannungs-Erkennungsschaltung 52 ausgegebene Hochspannungs-Erkennungssignal Sig_p (siehe 6) umfasst insbesondere die Hochspannungs-Erkennungssignale Sig_p1 und Sig_p2. Sig_p1 und Sig_p2 sind jeweils ein Binärsignal, das den Wert (logischen Wert) „0“ oder „1“ annimmt. Das Signal Sig_p1 ist ein Hochspannungs-Erkennungssignal Sig_p in Bezug auf das Potential am Ausgangsanschluss TM11 (also das Potential an der Ausgangsanschlussleitung LN_VS) und das Signal Sig_p2 ist ein Hochspannungs-Erkennungssignal Sig_p in Bezug auf das Massepotential. Abgesehen von ihrem Unterschied im Bezugspotenzial sind die Signale Sig_p1 und Sig_p2 Hochspannungs-Erkennungssignale, die eine ähnliche Bedeutung haben.
  • Es wurde im Zusammenhang mit der ersten Ausführungsform erörtert, dass sich der Wert des Hochspannungs-Erkennungssignals Sig_p in Abhängigkeit von der Größenbeziehung zwischen der Ausgangsspannung VS und der positiven Schwellenspannung Vth_p ändert; dabei bedeutet Sig_p = 1, dass Sig_p1 = 1 und Sig_p2 = 1 gleichzeitig sind, und Sig_p = 0, dass Sig_p1 = 0 und Sig_p2 = 0 gleichzeitig sind. Das heißt, die Hochspannungs-Erkennungsschaltung 52 ist eine Schaltung, die, wenn die Ausgangsanschluss-Spannung VS höher als die Schwellenspannung Vth_p ist, ein Signal Sig_p1 mit dem Wert „1“ und ein Signal Sig_p2 mit dem Wert „1“ gleichzeitig erzeugt und ausgibt, und die, wenn die Ausgangsanschluss-Spannung VS niedriger als die Schwellenspannung Vth_p ist, ein Signal Sig_p1 mit dem Wert „0“ und ein Signal Sig_p2 mit dem Wert „0“ gleichzeitig erzeugt und ausgibt. Hierbei, wenn VS = Vth_p, können die Signale Sig_p1 und Sig_p2 jeweils den Wert „0“ oder „1“ haben.
  • Dabei wird davon ausgegangen, dass ein niedriges Signal Sig_p1 den Wert „0“ und ein hohes Signal Sig_p1 den Wert „1“ hat. Ein Hochpegel-Signal Sig_p1 hat das Potenzial der Boot-Anschluss-Spannung VB (also das Potenzial an der Leitung LN_VB), und ein Niedrigpegel-Signal Sig_p1 hat das Potenzial der Ausgangsanschluss-Spannung VS (also das Potenzial an der Leitung LN_VS). Ebenso wird hier davon ausgegangen, dass ein Niedrigpegel-Signal Sig_p2 den Wert „0“ und ein Hochpegel-Signal Sig_p2 den Wert „1“ hat. Ein Hochpegel-Signal Sig_p2 hat das Potential der Steuerversorgungsspannung VCC (also das Potential an der Leitung LN_VCC), und ein Niedrigpegel-Signal Sig_p2 hat das Massepotential (also das Potential an LN_GND).
  • Die Signalerzeugungsschaltung 54 ist an die Leitungen LN_VB und LN_VS angeschlossen und arbeitet mit der Bootspannung VB als der positiven Versorgungsspannung und der Ausgangsanschluss-Spannung VS als der Negativ-Side-Versorgungsspannung. Die Signalerzeugungsschaltung 54 erzeugt das Steuersignal IN1 basierend auf dem Negativspannungs-Erkennungssignal Sig_n1 der Negativspannungs-Erkennungsschaltung 51 und dem Hochspannungs-Erkennungssignal Sig_p1 der Hochspannungs-Erkennungsschaltung 52 und speist das Steuersignal IN1 in die Ladungspumpenschaltung 41 ein. Die Differenzspannungs-Erkennungsschaltung 53 in 6 ist in die Signalerzeugungsschaltung 54 einbezogen, und die Signalerzeugungsschaltung 54 steuert den Transistor M1 ordnungsgemäß durch Erzeugung des Steuersignals IN1 unter Berücksichtigung der Differenzspannung (VB - VS) (siehe 12).
  • Es wird davon ausgegangen, dass ein Niedrigpegel-Steuersignal IN1 den Wert „1“ und ein Hochpegel-Steuersignal IN1 den Wert „0“ hat. Ein Niedrigpegel-Steuersignal IN1 hat das Potential der Ausgangsanschluss-Spannung VS (also das Potential an der Leitung LN_VS) und ein Hochpegel-Steuersignal IN1 hat das Potential an der Ausgangsanschluss-Spannung VB (also das Potential an der Leitung LN_VB).
  • Die Signalerzeugungsschaltung 55 ist an die Leitungen LN_VCC und LN_GND angeschlossen und arbeitet mit der Steuerversorgungsspannung VCC als positive Versorgungsspannung und der Massespannung als Negativ-Side-Versorgungsspannung. Die Signalerzeugungsschaltung 55 erzeugt das Steuersignal IN2 basierend auf dem Negativspannungs-Erkennungssignal Sig_n2 der Negativspannungs-Erkennungsschaltung 51 und dem Hochspannungs-Erkennungssignal Sig_p2 der Hochspannungs-Erkennungsschaltung 52 und speist das Steuersignal IN2 in die Ladungspumpenschaltung 42 ein.
  • Es wird davon ausgegangen, dass ein Niedrigpegel-Steuersignal IN2 den Wert „1“ und ein Hochpegel-Steuersignal IN2 den Wert „0“ hat. Ein Niedrigpegel-Steuersignal IN2 hat das Massepotential (also das Potential an der Leitung LN_GND) und ein Hochpegel-Steuersignal IN2 hat das Potential der Steuerversorgungsspannung VCC (also das Potential an der Leitung LN_VCC).
  • Die Ladungspumpenschaltung 41 ist mit den Leitungen LN_VB und LN_VS verbunden und führt basierend auf dem Steuersignal IN1 den vorstehend beschriebenen ersten Ladungspumpenbetrieb aus oder nicht. Die Ladungspumpenschaltung 42 ist mit den Leitungen LN_VCC und LN_GND verbunden und führt basierend auf dem Steuersignal IN2 entweder den vorstehend beschriebenen zweiten Ladungspumpenbetrieb durch oder nicht.
  • Die Steuerung der Ladungspumpenschaltung 41, die in Bezug auf das Potential der Ausgangsanschluss-Spannung VS arbeitet, erfordert das Steuersignal IN1, dessen Potential in Bezug auf das der Ausgangsanschluss-Spannung VS ist, und die Schaltung (54), die das Steuersignal IN1 erzeugt, erfordert ein Negativspannungs-Erkennungssignal und ein Hochspannungs-Erkennungssignal, deren Potentiale in Bezug auf das der Ausgangsanschluss-Spannung VS sind. Andererseits, erfordert die Steuerung der Ladungspumpenschaltung 42, die in Bezug auf das Massepotential arbeitet, das Steuersignal IN2, dessen Potential in Bezug auf das Massepotential liegt, und die Schaltung (55), die das Steuersignal IN2 erzeugt, ein Negativspannungs-Erkennungssignal und ein Hochspannungs-Erkennungssignal, dessen Potentiale in Bezug auf das Massepotential liegen. Dazu werden die Negativspannungs-Erkennungssignale Sig_n1 und Sig_n2 gleichzeitig in der Negativspannungs-Erkennungsschaltung 51 und die Hochspannungs-Erkennungssignale Sig_p1 und Sig_p2 gleichzeitig in der Hochspannungs-Erkennungsschaltung 52 erzeugt.
  • Betrachten wir eine imaginäre Konfiguration, die nur ein Negativspannungs-Erkennungssignal in Bezug auf das Massepotential in der Negativspannungs-Erkennungsschaltung 51 erzeugt. Die imaginäre Konfiguration erfordert einen Pegelschieber, der aus dem Negativspannungs-Erkennungssignal in Bezug auf das Massepotential ein Negativspannungs-Erkennungssignal in Bezug auf das Potential der Ausgangsanschluss-Spannung VS erzeugt, und ein solcher Pegelschieber ist äußerst schwierig umzusetzen. Denn in Bezug auf das Bezugspotenzial (Massepotenzial) vor der Pegelverschiebung schwankt das Bezugspotenzial (VS) nach der Pegelverschiebung zwischen positiven und negativen Werten. Ein Pegelschieber, der solche Schwankungen toleriert, lässt sich nicht oder nur sehr schwer umsetzen. Dies gilt auch für die Hochspannungs-Erkennungsschaltung 52.
  • 15 veranschaulicht einen Schaltplan der Negativspannungs-Erkennungsschaltung 51, die die vorstehend beschriebenen Signale Sig_n1 und Sig_n2 erzeugen kann. Die Negativspannungs-Erkennungsschaltung 51 in 15 umfasst die Transistoren 211, 212, 223 bis 225, 231, 234 bis 236 und 252, die Widerstände 221, 222, 232, 233 und 251 sowie einen Strombegrenzer 240. Der Strombegrenzer 240 besteht aus einer Reihenschaltung von mehreren Widerständen. Der Strombegrenzer 240 kann stattdessen mit einem einzigen Widerstand eingerichtet werden. Die Transistoren 211, 212, 224, 235 und 252 sind P-Kanal-MOSFETs und die Transistoren 223, 225, 231, 234 und 236 sind n-Kanal-MOSFETs.
  • Wie in 16 veranschaulicht, hat die Negativspannungs-Erkennungsschaltung 51 einen Strompfad CP_ngnd, der zwischen der Bootspannungsleitung LN_VB und der Masseleitung LN_GND vorgesehen ist, und einen Strompfad CP_nvs, der zwischen der Bootspannungsleitung LN_VB und der Ausgangsanschlussleitung LN_VS vorgesehen ist. 16 ist eine Ansicht, in der die Strompfade CP_nvs und CP_ngnd im Vergleich zu 15 in gestrichelten Rahmen hervorgehoben sind. Die Transistoren 211 und 212 bilden eine Stromspiegelschaltung 210. Von diesen Transistoren ist der Transistor 211 ein Stromspiegeltransistor, der in den Referenzpfad CP_nvs eingefügt ist, und der Transistor 212 ist ein Stromspiegeltransistor, der in den Referenzpfad CP_ngnd eingefügt ist.
  • Entlang des Referenzpfads CP_ngnd sind der Transistor 212, der Widerstand 251, der Transistor 252, der Strombegrenzer 240, der Transistor 231, der Widerstand 232 und der Transistor 236 angeordnet. Entlang des Referenzpfades CP_nvs sind der Transistor 211, der Widerstand 221, der Widerstand 222 und der Transistor 223 angeordnet.
  • Die Arbeitsweise und die Funktionen der Negativspannungs-Erkennungsschaltung 51 in 15 werden nun in einer Übersicht beschrieben. An der Ausgangsanschlussleitung LN_VS wird eine Ausgangsspannung VS (Soll-Spannung) ausgegeben, die in Bezug auf die Masseleitung zwischen positiver und negativer Polarität schwankt. Seine Veränderung wird über den Bootstrap-Kondensator CB auf die Bootspannungsleitung LN_VB übertragen. Es wird angenommen, dass die Differenzspannung (VB - VS) im stationären Zustand 18 V beträgt und die Ausgangsanschluss-Spannung VS im Spannungsbereich zwischen -100 V und 600 V schwankt. Zumindest im Beide-Aus-Zeitraum PDD1 ist der Absolutwert (100 V) der negativen Ausgangsanschluss-Spannung VS höher als die Differenzspannung (VB - VS) im eingeschwungenen Zustand. Dementsprechend variiert die Bootspannung VB ebenso wie die Ausgangsanschluss-Spannung VS zwischen positiven und negativen Polaritäten in Bezug auf die Masse.
  • Infolgedessen kann ein Strom, der der Ausgangsanschluss-Spannung VS entspricht (ein Strom in einer Richtung, die der Polarität der Ausgangsanschluss-Spannung VS entspricht), über den Strompfad CP_ngnd in 16 fließen, und wenn der Transistor 212 eingeschaltet ist, wirkt die Stromspiegelschaltung 210 so, dass ein Strom, der dem Strom über den Strompfad CP_ngnd entspricht, über den Strompfad CP_nvs fließt. Ob ein Strom über den Referenzpfad CP_ngnd fließt und wenn ja, wie groß und in welche Richtung dieser Strom fließt, hängt von der Ausganganschluss-Spannung VS ab.
  • Eine Erkennungssignal-Erzeugungsschaltung 220, die in der Negativspannungs-Erkennungsschaltung 51 vorgesehen ist, erzeugt und gibt das Negativspannungs-Erkennungssignal Sig_n1 basierend auf dem Strom im Referenzpfad CP_nvs aus. Konkret erzeugt die Erkennungssignal-Erzeugungsschaltung 220 beispielsweise das Negativspannungs-Erkennungssignal Sig_n1 und gibt es aus, indem sie den Strom im Strompfad CP_nvs in eine Spannung in Bezug auf das Potential am Ausgangsanschluss LN_VS umwandelt. Es ist zu beachten, dass der Strom im Referenzpfad CP_nvs über die Kanäle der MOSFETs entlang des Referenzpfads CP_nvs oder über die parasitären Dioden der MOSFETs entlang des Referenzpfads CP_nvs fließen kann.
  • Eine in der Negativspannungs-Erkennungsschaltung 51 vorgesehene Erkennungssignal-Erzeugungsschaltung 230 erzeugt und gibt das Negativspannungs-Erkennungssignal Sig_n2 basierend auf dem Strom im Referenzpfad CP_ngnd aus. Insbesondere erzeugt und gibt beispielsweise die Erkennungssignal-Erzeugungsschaltung 230 das Negativspannungs-Erkennungssignal Sig_n2 aus, indem sie den Strom im Referenzpfad CP_ngnd in eine Spannung in Bezug auf das Massepotential umwandelt. Es ist zu beachten, dass der Strom im Referenzpfad CP_ngnd über die Kanäle der MOSFETs entlang des Referenzpfads CP_ngnd oder über die parasitären Dioden der MOSFETs entlang des Referenzpfads CP_ngnd fließen kann.
  • Die Erkennungssignal-Erzeugungsschaltung 220 kann so verstanden werden, dass sie aus den Widerständen 221 und 222 und den Transistoren 223 bis 225 besteht. Von diesen Komponenten bilden die Widerstände 221 und 222 einen ersten Widerstand, der in Reihe mit dem Transistor 211 vorgesehen ist und zwischen einem Knoten n1_pre und der Ausgangsanschlussleitung LN_VS eingefügt ist. Die Transistoren 224 und 225 bilden eine erste Binarisierungsschaltung, die das Erkennungssignal Sig_n1 durch Binarisierung der Spannung am Anschluss n1_pre in Bezug auf das Potenzial an der Ausgangsanschlussleitung LN_VS erzeugt. Das Gate des Transistors 223 wird mit dem Hochspannungs-Erkennungssignal Sig_p1 gespeist, das von der Hochspannungs-Erkennungsschaltung 52 stammt. Der Transistor 223 fungiert als Einstellschaltung, die den Widerstandswert zwischen dem Knoten n1_pre und der Ausgangsanschlussleitung LN_VS einstellt. Die Bedeutung dieser Anpassung wird später beschrieben.
  • Die Erkennungssignal-Erzeugungsschaltung 230 kann so verstanden werden, dass sie aus den Widerständen 232 und 233 und den Transistoren 231 und 234 bis 236 besteht. Von diesen Komponenten stellt der Widerstand 232 einen zweiten Widerstand dar, der mit dem Transistor 212 in Reihe geschaltet ist und zwischen einem Knoten n2_pre und der Masseleitung LN_GND eingefügt ist. Der Widerstand 233 und der Transistor 234 bilden eine zweite Signalerzeugungsschaltung, die das Erkennungssignal Sig_n2 durch Binarisierung der Spannung am Knoten n2_pre in Bezug auf das Potential auf der Masseleitung LN_GND erzeugt.
  • In Abhängigkeit von der Ausgangsanschluss-Spannung VS werden die Erkennungssignale Sig_n1 und Sig_n2 gleichzeitig so erzeugt, dass, wenn das Erkennungssignal Sig_n1 auf niedrigem Pegel („0“) liegt, auch das Erkennungssignal Sig_n2 auf niedrigem Pegel („0“) liegt, und dass, wenn das Erkennungssignal Sig_n1 auf hohem Pegel („1“) liegt, auch das Erkennungssignal Sig_n2 auf hohem Pegel („1“) liegt (es kann einen sehr geringen Zeitabstand geben).
  • Der Transistor 235 ist vorgesehen, um ein übermäßiges Ansteigen der Spannung am Knoten n2_pre beim Ansteigen der Ausgangsanschluss-Spannung VS von etwa 0 V in Richtung Versorgungsspannung VP zu verhindern, und unterdrückt damit ein übermäßiges Ansteigen des Gate-Potentials des Transistors 234. Der Transistor 236 ist vorgesehen, um zu verhindern, dass die Spannung am Knoten n2_pre zu stark abfällt, wenn die Ausgangsanschluss-Spannung VS negativ ist (z. B. -100 V), und unterdrückt damit ein übermäßiges Absinken des Gate-Potenzials des Transistors 234.
  • Die Verbindungen zwischen den in 15 dargestellten Schaltungselementen werden nun beschrieben. Die Sources der Transistoren 211 und 212 sind mit der Bootspannungsleitung LN_VB verbunden. Die Gates der Transistoren 211,212 und 252 sind miteinander verbunden. Die Gates der Transistoren 211,212 und 252 sind über den Widerstand 251 mit der Bootspannungsleitung LN_VB verbunden. Der Drain des Transistors 212 ist mit der Source des Transistors 252 verbunden. Beim Transistor 252 sind Drain und Gate miteinander kurzgeschlossen. Der Drain des Transistors 252 ist über den Strombegrenzer 240 mit dem Drain des Transistors 231 verbunden.
  • Das Gate des Transistors 231 ist mit der Steuerversorgungsleitung LN_VCC verbunden. Die Source des Transistors 231 ist mit dem Knoten n2_pre verbunden. Der Knoten n2_pre ist über den Widerstand 232 mit der Masseleitung LN_GND verbunden. Die Source und das Gate des Transistors 235 sowie ein Anschluss des Widerstands 233 sind mit der Steuerversorgungsleitung LN_VCC verbunden. Der andere Anschluss des Widerstands 233 ist an einem Knoten n2 mit dem Drain des Transistors 234 verbunden. Die Drains der Transistoren 235 und 236 und das Gate des Transistors 234 sind mit dem Knoten n2_pre verbunden. Das Gate und die Source des Transistors 236 und die Source des Transistors 234 sind mit der Masseleitung LN_GND verbunden.
  • Der Drain des Transistors 211 ist mit dem Knoten n1_pre verbunden. Ein Anschluss des Widerstands 221 ist mit dem Knoten n1_pre verbunden, und der andere Anschluss des Widerstands 221 ist mit einem Anschluss des Widerstands 222 und mit dem Drain des Transistors 223 verbunden. Der andere Anschluss des Widerstands 222 und die Source des Transistors 223 sind mit der Ausgangsanschlussleitung LN_VS verbunden. Die Source des Transistors 224 ist mit der Bootspannungsleitung LN_VB verbunden. Die Drains der Transistoren 224 und 225 sind am Knoten n1 miteinander verbunden. Die Source des Transistors 225 ist mit der Ausgangsanschlussleitung LN_VS verbunden. Die Gates der Transistoren 224 und 225 sind mit dem Knoten n1_pre verbunden.
  • Das Signal, das am Knoten n1 erscheint, ist das Negativspannungs-Erkennungssignal Sig_n1. Die Transistoren 224 und 225 bilden eine Wechselrichterschaltung, und diese Wechselrichterschaltung (224, 225) erzeugt an dem Knoten n1 das Negativspannungs-Erkennungssignal Sig_n1, das der Spannung an dem Knoten n1_pre entspricht. Die Widerstände 221 und 222 und der Transistor 223 bilden eine Signalerzeugungsschaltung für das Gate des Wechselrichters, die ein Gate-Signal für die Wechselrichterschaltung (224, 225) erzeugt.
  • Das Signal, das am Knoten n2 erscheint, ist das Negativspannungs-Erkennungssignal Sig_n2. Der Transistor 234, der zusammen mit dem Widerstand 233 arbeitet, erzeugt am Knoten n2 das Negativspannungs-Erkennungssignal Sig_n2, das der Spannung am Knoten n2_pre entspricht.
  • In Bezug auf die Potentiale (Spannungen) an den Knoten n1_pre und n2_pre sind hohe und niedrige Pegel wie folgt definiert. Wenn das Potential am Knoten n1_pre hoch ist, ist der Transistor 224 ausgeschaltet und der Transistor 225 eingeschaltet, so dass das Signal Sig_n1 auf niedrigem Pegel liegt; wenn das Potential am Knoten n1_pre niedrig ist, ist der Transistor 224 eingeschaltet und der Transistor 225 ausgeschaltet, so dass das Signal Sig_n1 auf hohem Pegel liegt. Wenn das Potential am Knoten n2_pre einen hohen Pegel hat, ist der Transistor 234 eingeschaltet, so dass Sig_n2 auf einem niedrigen Pegel liegt; wenn das Potential am Knoten n2_pre einen niedrigen Pegel hat, ist der Transistor 234 ausgeschaltet, so dass Sig_n2 auf einem hohen Pegel liegt.
  • Bezugnehmend auf die 17 und 18 wird der statische Betrieb der Negativspannungs-Erkennungsschaltung 51 beschrieben.
  • 17 veranschaulicht den Zustand der Negativspannungs-Erkennungsschaltung 51, wie er beobachtet wird, wenn der Wert der Ausgangsanschluss-Spannung VS stabil gleich einer vorbestimmten Spannung VSn1 ist, die niedriger ist als die Ausgangsspannung Vth_n. In dem Zustand in 17 fließt ein Strom von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB, und inzwischen wird dem Gate des Transistors 234 ein negatives Potential zugeführt, so dass der Transistor 234 ausgeschaltet ist. Das Erkennungssignal Sig_n2 liegt also auf einem hohen Pegel. In dem Zustand in 17 liegt zwischen Gate und Source des Transistors 211 keine Spannung an, die den Transistor 211 einschaltet, und der Transistor 211 ist somit ausgeschaltet. Dementsprechend liegt im Zustand in 17 der Knoten n1_pre auf einem niedrigen Pegel (der Knoten n1_pre hat das Potential der Ausgangsanschlussleitung LN_VS), und somit liegt das Erkennungssignal Sig_n1 auf einem niedrigen Pegel.
  • 18 zeigt den Zustand der Negativspannungs-Erkennungsschaltung 51, wie er beobachtet wird, wenn der Wert der Ausgangsanschluss-Spannung VS stabil gleich einer vorbestimmten Spannung VSn2 ist, die höher als die Schwellenspannung Vth_n ist. Die Spannung VSn2 ist z. B. 0 V oder gleich der Versorgungsspannung VP. In dem Zustand in 18 ist der Transistor 212 eingeschaltet und ein Strom fließt von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND. Der Knoten n2_pre liegt also auf einem hohen Pegel und das Erkennungssignal Sig_n2 auf einem niedrigen Pegel. Außerdem fließt in dem Zustand in 18 ein Drain-Strom, der dem Drain-Strom durch den Transistor 212 entspricht, durch den Transistor 211, so dass der Knoten n1_pre auf Hochpegel liegt; daher liegt das Negativspannungs-Erkennungssignal Sig_n1 auf niedrigem Pegel.
  • Die Negativspannungs-Erkennungsschaltung 51 ist ein Schalter, der die Hochspannungs-Erkennungssignale (Sig_n1, Sig_n2) zwischen hohen und niedrigen Pegeln in Abhängigkeit von der Größenbeziehung zwischen der Ausgangsspannung VS und der Schwellenspannung Vth_n umschaltet. Dabei kann die Schwellenspannung Vth_n so verstanden werden, dass sie innerhalb einer vorbestimmten Spannungsbreite liegt. Nach diesem Verständnis ist die Spannung VSn1 niedriger als die untere Grenze der Spannungsbreite der Schwellenspannung Vth_n, und die Spannung VSn2 ist höher als die obere Grenze der Spannungsbreite der Schwellenspannung Vth_n. Liegt die Ausgangsanschluss-Spannung VS innerhalb der Spannungsbreite der Schwellenspannung Vth_n, können die Negativspannungs-Erkennungssignale (Sig_n1, Sig_n2) ein mittleres Potential aufweisen, das weder als Hoch- noch als Niedrigpegel bestimmt wird. Dies stellt jedoch kein nennenswertes Problem dar, da in der Halbleitervorrichtung 1 die Größenbeziehung zwischen der Ausgangsanschluss-Spannung VS und der Schwellenspannung Vth_n bei einer Änderung der Ausgangsanschluss-Spannung VS schnell umschaltet.
  • Als nächstes, bezugnehmend auf die 19 bis 21 wird der dynamische Betrieb der Negativspannungs-Erkennungsschaltung 51, der bei der Änderung der Ausgangsspannung VS beobachtet wird, ausführlich beschrieben. Die 19 bis 21 zeigen insgesamt sechs Zustände ST_n1, ST_n2a, ST_n2b, ST_n3, ST_n4 und ST_n5. Es wird davon ausgegangen, dass diese sechs Zustände alle beobachtet werden, wenn die Differenzspannung (VB - VS) um die Schwellenspannung Vth_dff stabilisiert ist. Der in 19 links dargestellte Zustand ST_n1 wird als Ausgangszustand angenommen; dann treten die Zustände in der Reihenfolge ST_n1, ST_n2a, STn2b, ST_n3, ST_n4 und ST_n5 auf, um dann zum Zustand ST_n1 zurückzukehren und die Abfolge zu wiederholen.
  • Der Zeitraum, in dem sich die Negativspannungs-Erkennungsschaltung 51 im Zustand ST_n1 befindet, kann als erster Zeitraum verstanden werden, und der Zeitraum, in dem sich die Negativspannungs-Erkennungsschaltung 51 im Zustand ST_n2a oder ST_n2b befindet, kann als zweiter Zeitraum verstanden werden. Ebenso können die Zeiträume, in denen sich die Negativspannungs-Erkennungsschaltung 51 in den Zuständen ST_n3, ST_n4 und ST_n5 befindet, als ein dritter, ein vierter bzw. ein fünfter Zeitraum verstanden werden. Wenn man diese Perioden auf diese Weise versteht und sich auf die Negativspannungs-Erkennungsschaltung 51 konzentriert, wiederholt sich in der Halbleitervorrichtung 1 eine Abfolge von Übergängen vom ersten Zeitraum über den zweiten, dritten und vierten Zeitraum zum fünften Zeitraum und dann zurück zum ersten Zeitraum.
  • Es ist zu beachten, dass der Betrieb der Negativspannungs-Erkennungsschaltung 51 bei der Veränderung der Ausgangsanschluss-Spannung VS eine transiente Reaktion zeigt. Infolge der transienten Reaktion kann es bei fallender Ausgangsanschluss-Spannung VS zu einem Zeitabstand zwischen dem Zeitpunkt eines Schalters von VS > Vth_n auf VS < Vth_n und dem Zeitpunkt eines Schalters der Pegel der Negativspannungs-Erkennungssignale Sig_n1 und Sig_n2 von niedrigem Pegel („0“) auf hohen Pegel („1“) kommen. Ebenso kann es beim Anstieg der Ausgangsanschluss-Spannung VS zu einem Zeitabstand zwischen dem Zeitpunkt eines Schalters von VS < Vth_n auf VS > Vth_n und dem Zeitpunkt eines Schalters der Pegel der Negativspannungs-Erkennungssignale Sig_n1 und Sig_n2 von Hochpegel („1“) auf niedrigen Pegel („0“) kommen. Nun werden die in den 19 bis 21 gezeigten Zustände nacheinander beschrieben werden.
  • Der Zustand ST_n1 (links in 19) entspricht einem Zustand, in dem im High-Side-On-Zeitraum PHON die Ausgangsanschluss-Spannung VS ausreichend hoch ist und im Wesentlichen der Versorgungsspannung VP entspricht. Im Zustand ST_n1 ist der Transistor 212 eingeschaltet und ein Strom fließt über den Referenzpfad CP_ngnd. Das heißt, ein Strom fließt von der Bootspannungsleitung LN_VB über die Transistoren 212 und 252, den Strombegrenzer 240, den Transistor 231 und den Widerstand 232 zur Masseleitung LN_GND. Hier ist der Spannungsabfall über dem Widerstand 232 höher als die Gate-Schwellenspannung des Transistors 234. Dementsprechend, in Zustand ST_n1, ist das Potential am Knoten n2_pre auf einem hohen Pegel, so dass der Transistor 234 eingeschaltet ist und das Erkennungssignal Sig_n2 auf einem niedrigen Pegel liegt (d.h. es hat im Wesentlichen das Massepotential).
  • Außerdem ist im Zustand ST_n1 in Koordination mit dem eingeschalteten Transistor 212 auch der Transistor 211 eingeschaltet, und es fließt ein Strom über den Referenzpfad CP_nvs. Das heißt, ein Strom fließt von der Bootspannungsleitung LN_VB über den Transistor 211 und die Wechselrichter-Gate-Signalerzeugungsschaltung (221 bis 223) zur Ausgangsanschlussleitung LN_VS. Im Zustand ST_n1 liegt das Hochspannungs-Erkennungssignal Sig_p1 auf einem hohen Pegel, so dass der Transistor 223 eingeschaltet ist. Dementsprechend ist im Zustand ST_n1 das Potential am Knoten n1_pre um den Spannungsabfall am Widerstand 221, der auf den Drain-Strom durch den Transistor 211 zurückzuführen ist, höher als die Ausgangsanschluss-Spannung VS (der On-Widerstand des Transistors 223 wird als ausreichend niedrig ignoriert). Das Potential am Knoten n1_pre entspricht hier einem hohen Pegel. Somit, im Zustand ST_n1, befindet sich das Erkennungssignal Sig_n1 auf einem niedrigen Pegel (d. h. es hat ein Potential, das im Wesentlichen der Spannung am Ausgangsanschluss VS entspricht).
  • Der Zustand ST_n2a (rechts in 19) ist ein Zustand, in dem infolge des Übergangs vom High-Side-On-Zeitraum PHON in den Beide-Aus-Zeitraum PDD1 die Ausganganschluss-Spannung VS vom Niveau der Versorgungsspannung VP abfällt. Es ist zu beachten, dass davon ausgegangen wird, dass im Zustand ST_n2a die Ausgangsanschluss-Spannung VS höher ist als die Schwellenspannung Vth_p (> 0) für die Hochspannungs-Erkennungsschaltung 52.
  • Im Zustand ST_n2a erfolgt mit dem Absinken der Bootspannung VB die Entladung der gespeicherten elektrischen Ladungen in den kapazitiven Komponenten, die den Referenzpfad CP_ngnd begleiten. Unterdessen ist es unbestimmt, ob der Transistor 212 ein- oder ausgeschaltet ist, je nachdem, wie weit die Entladung fortgeschritten ist. Wenn, vereinfacht gesagt, die Entladung der gespeicherten elektrischen Ladungen von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND verläuft, ist der Transistor 212 eingeschaltet; verläuft sie in die entgegengesetzte Richtung, ist der Transistor 212 ausgeschaltet. In beiden Fällen wird der Transistor 234 im Zustand ST_n2a aufgrund eines Stroms, der vom Knoten n2_pre in Richtung Masse fließt, oder aufgrund der gespeicherten elektrischen Ladung in der Gate-Kapazität des Transistors 234, die nicht vollständig entladen ist, vom Zustand ST_n1 an kontinuierlich eingeschaltet gehalten, so dass das Signal Sig_n2 einen niedrigen Pegel hat.
  • Im Zustand ST_n2a erfolgt die Entladung der gespeicherten elektrischen Ladungen in den Gate-Kapazitäten in der Wechselrichterschaltung (224, 225). Die Entladung kann über zwei mögliche Wege erfolgen: zum einen über die parasitäre Kapazität des Transistors 211 und zum anderen über die Wechselrichter-Gate-Signalerzeugungsschaltung (221 bis 223). In der Negativspannungs-Erkennungsschaltung 51 im Zustand ST_n2a, der in 19 rechts dargestellt ist, wird der Durchgang des Stroms durch den ehemaligen Pfad ausdrücklich angezeigt. Hier, aufgrund eines vergleichsweise hohen Widerstandswertes des Widerstandes 221, dominiert die Entladung über den erstgenannten Pfad, und das Potential am Knoten n1_pre hält den Transistor 224 ausgeschaltet und den Transistor 225 eingeschaltet; daher hat das Signal Sig_n1 einen niedrigen Pegel.
  • Wie der Zustand ST_n2a ist auch der Zustand ST_n2b (links in 20) ein Zustand, in dem durch den Übergang vom High-Side-On-Zeitraum PHON in den Beide-Aus-Zeitraum PDD1 die Ausgangsanschluss-Spannung VS vom Niveau der Versorgungsspannung VP abfällt. Im Zustand ST_n2b liegt die Ausgangsanschluss-Spannung VS jedoch um die Schwellenspannung Vth_n (< 0) für die Negativspannungs-Erkennungsschaltung 51. Der Zustand ST_n2b kann so verstanden werden, dass er einem Zustand entspricht, bei dem VS = Vth_n während des Absinkens der Ausgangsanschluss-Spannung VS.
  • Im Prozess des Abstiegs des Ausgangsanschluss-Spannung VS beginnt zum oder ungefähr zum Zeitpunkt, zu dem VS = Vth_n erfüllt ist, ein Strom von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB über den Referenzpfad CP_ngnd zu fließen, so dass der Transistor 234 ausschaltet und eine Aufwärtsflanke im Signal Sig_n2 auftritt.
  • Außerdem ist im Zustand ST_n2b in Abstimmung mit dem ausgeschalteten Transistor 212 auch der Transistor 211 ausgeschaltet. Im Zustand ST_n2b erfolgt die Entladung der gespeicherten elektrischen Ladungen in den Gate-Kapazitäten in der Wechselrichterschaltung (224, 225) über einen Weg über die Wechselrichter-Gate-Signalerzeugungsschaltung (221 bis 223). Außerdem liegt im Zustand ST_n2b das Hochspannungs-Erkennungssignal Sig_p1 auf einem niedrigen Pegel, so dass der Transistor 223 ausgeschaltet ist. In einem Stadium vor Erreichen des Zustands ST_n2b ist jedoch die Entladung der in den Gate-Kapazitäten der Wechselrichterschaltung (224, 225) gespeicherten elektrischen Ladungen so weit fortgeschritten, dass das Potential am Knoten n1_pre als niedrig eingestuft wird. Dementsprechend kommt es im Zustand ST_n2b zu einer Aufwärtsflanke im Signal Sig_n1, wenn das Potential am Knoten n1_pre nahe genug an die Ausgangsanschluss-Spannung VS herankommt.
  • Die Aufwärtsflanke des Signals Sig_n1 und die Aufwärtsflanke des Signals Sig_n2 treten zwar nicht immer zum gleichen Zeitpunkt auf, aber im Wesentlichen zum gleichen Zeitpunkt (die Schaltungskonstanten und die Eigenschaften der Schaltungselemente sind so festgelegt, dass dies erreicht wird).
  • Der Zustand ST_n3 (rechts in 20) ist ein Zustand, in dem durch den Übergang vom High-Side-On-Zeitraum PHON in den Beide-Aus-Zeitraum PDD1 hat der Ausgangsanschluss-Spannung VS das Absinken beendet und im Beide-Aus-Zeitraum PDD1 weist die Ausgangsanschluss-Spannung VS ihr niedrigstes Potenzial auf (z. B. - 100 V).
  • Im Zustand ST_n3 ist das Potential der Bootspannung VB ausreichend niedriger als das Massepotential, und ein Strom fließt über den Referenzpfad CP_ngnd von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB über die parasitäre Diode des Transistors 236 und den Strombegrenzer 240. So ist im Zustand ST_n3 das Potential am Knoten n2_pre niedriger als das Massepotential, mit der Folge, dass der Transistor 234 ausgeschaltet ist und das Signal Sig_n2 auf einem niedrigen Pegel liegt. Dank des Transistors 236 wird verhindert, dass die Spannung am Knoten n2_pre zu stark abfällt, was den Transistor 234 schützt.
  • Außerdem wird durch den Strombegrenzer 240 der Strom über den Referenzpfad CP_ngnd im Zustand ST_n3 niedrig gehalten. Das heißt, ein Strom von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB (der als Rückstrom bezeichnet werden kann) wird unterdrückt.
  • Außerdem ist im Zustand ST_n3 in Abstimmung mit dem ausgeschalteten Transistor 212 auch der Transistor 211 ausgeschaltet. Bereits im Zustand ST_n2b (links in 20) sind die Gate-Kapazitäten in der Wechselrichterschaltung (224, 225) fertig entladen und das Potential am Knoten n1_pre ist auf einen niedrigen Pegel gefallen, und im Zustand ST_n3 wird das Potential am Knoten n1_pre auf niedrigem Pegel gehalten. Im Zustand ST_n3 befindet sich das Signal Sig_n1 also auf einem hohen Pegel. Es ist zu beachten, dass im Zustand ST_n3 das Hochspannungs-Erkennungssignal Sig_p1 auf einem niedrigen Pegel liegt und somit der Transistor 223 ausgeschaltet ist.
  • Der Zustand ST_n4 (links in 21) entspricht einem Zustand, in dem im niedrigen Zeitraum PLON die Ausgangsanschluss-Spannung VS im Wesentlichen gleich 0 V ist (besondere Spannung). Im Zustand ST_n4 ist die Bootspannung VB um die Differenzspannung (VB - VS) höher als die Massespannung; daher ist der Transistor 212 eingeschaltet und ein Strom fließt über den Referenzpfad CP_ngnd. Das heißt, ein Strom fließt von der Bootspannungsleitung LN_VB über die Transistoren 212 und 252, den Strombegrenzer 240, den Transistor 231 und den Widerstand 232 zur Masseleitung LN_GND. Hier ist der Spannungsabfall über dem Widerstand 232 höher als die Gate-Schwellenspannung des Transistors 234. Dementsprechend ist im Zustand ST_n4 das Potential am Knoten n2_pre hoch; der Transistor 234 ist also eingeschaltet und das Erkennungssignal Sig_n2 liegt auf einem niedrigen Pegel (d. h. es hat im Wesentlichen das Massepotential).
  • Außerdem ist im Zustand ST_n4 in Koordination mit dem eingeschalteten Transistor 212 auch der Transistor 211 eingeschaltet, und es fließt ein Strom über den Referenzpfad CP_nvs. Das heißt, ein Strom fließt von der Bootspannungsleitung LN_VB über den Transistor 211 und die Wechselrichter-Gate-Signalerzeugungsschaltung (221 bis 223) zur Ausgangsanschlussleitung LN_VS. Infolgedessen liegt das Potential am Knoten n1_pre auf einem hohen Pegel und das Erkennungssignal Sig_n1 auf einem niedrigen Pegel (d. h. es hat ein Potential, das im Wesentlichen der Ausgangsanschluss-Spannung VS entspricht).
  • Der Zustand ST_n4 (links in 21) ist ähnlich wie der Zustand ST_n1 (links in 19). Während jedoch im Zustand ST_n1 die Ausgangsanschluss-Spannung VS höher als die Schwellenspannung Vth_p ist, ist im Zustand ST_n4 die Ausgangsanschluss-Spannung VS niedriger als die Schwellenspannung Vth_p. Mit anderen Worten: Die Bootspannung VB im Zustand ST_n4 (z. B. 18 V) ist niedriger als die Bootspannung VB im Zustand ST_n1 (z. B. 18 V + 600 V). Dementsprechend ist der Betrag des Stroms, der über den Referenzpfad CP_ngnd fließt, im Zustand ST_n4 niedriger als im Zustand ST_n1 und in Abstimmung damit funktioniert die Stromspiegelschaltung 210 so, dass der Betrag des Stroms, der über den Referenzpfad CP_nvs fließt, im Zustand ST_n4 niedriger ist als im Zustand St_n1.
  • Die Höhe des Stroms, der über den Referenzpfad CP_ngnd mit dem eingeschalteten Transistor 212 fließt, hängt grundsätzlich von den Werten der Steuerversorgungsspannung VCC und des Widerstands 232 ab. Aufgrund des Strombegrenzers 240 ist der Strom, der über den Referenzpfad CP_ngnd fließt, im niedrigen Zeitraum PLON (d. h. im Zustand ST_n4) jedoch geringer als im hohen Zeitraum PHON (d. h. im Zustand ST_n1). Insbesondere bei einer solchen Auslegung, dass im High-Side-On-Zeitraum PHON ein vorbestimmter Spannungsabfall (VCC - 0,5V) = (18V - 0,5V) = 17,5V über dem Widerstand 232 auftritt, beträgt im Low-Side-On-Zeitraum PLON VB ≈ VCC = 18V. Im niedrigen Zeitraum PLON fließt also aufgrund des Strombegrenzers 240 kein Strom, der den vorstehend erwähnten Spannungsabfall (17,5 V) erzeugt, über den Widerstand 232, und der Strom, der über den Referenzpfad CP_ngnd fließt, ist niedriger als im Zeitraum PHON, in dem der Strom hoch ist.
  • Jedoch muss auch im Low-Side-On-Zeitraum PLON (d. h. im Zustand ST_n4) wie im High-Side-On-Zeitraum PHON (d. h. im Zustand ST_n1) das Potential am Knoten n1_pre so angehoben werden, dass das Signal Sig_n1 auf einem niedrigen Pegel liegt.
  • Unter Berücksichtigung dieser Tatsache wird der Transistor 223 bereitgestellt. Im Zustand ST_n4 liegt das Hochspannungs-Erkennungssignal Sig_p1 auf einem niedrigen Pegel, so dass der Transistor 223 ausgeschaltet ist. Dementsprechend ist der Widerstandswert zwischen dem Knoten n1_pre und der Ausgangsanschlussleitung LN_VS im Zustand ST_n4 höher als im Zustand ST_n1. Infolgedessen wird auch im Zustand ST_n4 das Potential am Knoten n1_pre angehoben, so dass das Signal Sig_n1 auf einem niedrigen Pegel liegt.
  • Hierzu kann gesagt werden, dass die Erkennungssignal-Erzeugungsschaltung 220 eine Einstellschaltung (223) umfasst, die den Widerstandswert zwischen dem Knoten n1_pre und der Ausgangsanschlussleitung LN_VS einstellt, um den Widerstandswert zwischen dem Knoten n1_pre und der Ausgangsanschlussleitung LN_VS in Abhängigkeit von dem Hochspannungs-Erkennungssignal Sig_p1 zu verändern (d.h. in Abhängigkeit davon, ob die Ausgangsanschluss-Spannung VS höher als eine positive Schwellenspannung Vth_p ist).
  • Der Zustand ST_n5 (rechts in 21) ist ein Zustand, in dem infolge des Übergangs vom Low-Side-On-Zeitraum PLON zum Beide-Aus-Zeitraum PDD2 die Ausgangsanschluss-Spannung VS vom niedrigen Niveau aus ansteigt.
  • Im Zustand ST_n5 fließt, wie im Zustand ST_n4, bei eingeschaltetem Transistor 212 ein Strom über den Referenzpfad CP_ngnd und das Potential am Knoten n2_pre ist hoch; der Transistor 234 ist also eingeschaltet. Dementsprechend liegt das Erkennungssignal Sig_n2 im Zustand ST_n5 wie im Zustand ST_n4 auf einem niedrigen Pegel (d. h. es hat im Wesentlichen das Massepotential).
  • Außerdem wird im Zustand ST_n5 der Transistor 211 auch in Koordination mit dem eingeschalteten Transistor 212 eingeschaltet, und es fließt ein Strom über den Referenzpfad CP_nvs. Das heißt, ein Strom fließt von der Bootspannungsleitung LN_VB über den Transistor 211 und die Wechselrichter-Gate-Signalerzeugungsschaltung (221 bis 223) zur Ausgangsanschlussleitung LN_VS. Infolgedessen liegt das Potential am Knoten n1_pre auf einem hohen Pegel, und das Erkennungssignal Sig_n1 liegt auf einem niedrigen Pegel (d. h. es hat ein Potential, das im Wesentlichen der Ausgangsanschluss-Spannung VS entspricht).
  • Während die Ausgangsanschluss-Spannung VS vom Masseanschluss aus ansteigt, wechselt das Hochspannungs-Erkennungssignal Sig_p1 von einem niedrigen Pegel auf einen hohen Pegel, und als Reaktion auf diese Änderung schaltet der Transistor 223 von Aus auf Ein. Hier ist in dem Stadium, in dem der Transistor 223 ausschaltet, mit dem Anstieg der Bootspannung VB der Drain-Strom durch den Transistor 211 hinreichend hoch angestiegen, so dass das Signal Sig_n1 vom Zustand ST_n4 bis in den Zustand ST_n5 kontinuierlich auf einem niedrigen Pegel gehalten wird.
  • Ist der Transistor 235 nicht vorhanden, so kann das Potential am Anschluß n2_pre unter dem Einfluß der Drain-Source-Kapazität des Transistors 231 u.ä. beim Ansteigen der Ausgangsspannung VS von der Masse auf das Niveau der Versorgungsspannung VP (z.B. 600 V) übermäßig ansteigen (z.B. kurzzeitig auf etwa 200 V). Die Bereitstellung des Transistors 235 unterdrückt einen solchen übermäßigen Anstieg und schützt den Transistor 234.
  • Bezugnehmend auf die 22 und 23 werden die Funktionsweise und die Auswirkungen der Verwendung des Hochspannungs-Erkennungssignals Sig_p1 in der Negativspannungs-Erkennungsschaltung 51 beschrieben. 22 veranschaulicht schematisch eine Übersicht über die Wellenformen einiger Signale, die mit der Negativspannungs-Erkennungsschaltung 51 verbunden sind. 23 veranschaulicht schematisch eine Übersicht über die Wellenformen einiger Signale, die mit einer Negativspannungs-Erkennungsschaltung verbunden sind. 22 geht davon aus, dass die Negativspannungs-Erkennungsschaltung 51 den Transistor 223 umfasst und dass der Transistor 223 basierend auf dem Signal Sig_p1 ein- und ausgeschaltet wird. Die imaginäre Negativspannungs-Erkennungsschaltung ist wie die Negativspannungs-Erkennungsschaltung 51 eingerichtet, mit der Ausnahme, dass der Transistor 223 weggelassen wird. Der Einfachheit halber wird der Knoten n1_pre in der imaginären Negativspannungs-Erkennungsschaltung mit n1_pre' und das Negativspannungs-Erkennungssignal Sig_n1 in der imaginären Negativspannungs-Erkennungsschaltung mit Sig_n1' bezeichnet.
  • Aus dem Beispiel der Kurvenformen in 22 ist ersichtlich, dass beim Absinken der Ausgangsanschluss-Spannung VS beim Übergang vom High-Side-On-Zeitraum PHON zum Beide-Aus-Zeitraum PDD1 die elektrische Ladung am Knoten n1_pre schnell entladen wird und das Signal Sig_n1 schnell auf High-Level-Spannung umschaltet. Im Gegensatz dazu führt der konstant hohe Widerstandswert am Knoten n1_pre' im Beispiel der Wellenformen in 23, die mit der imaginären Negativspannungs-Erkennungsschaltung verbunden sind, zu einer niedrigen Entladungsgeschwindigkeit der elektrischen Ladung am Knoten n1_pre' beim Absinken der Ausgangsspannung VS. Es ist zu verstehen, dass dadurch eine Aufwärtsflanke mit einer Verzögerung im Negativspannungs-Erkennungssignal (Sig_n1') auftritt. Ein verzögertes Auftreten einer Aufwärtsflanke im Negativspannungs-Erkennungssignal führt zu einer reduzierten Ladezeit des Bootstrap-Kondensators CB basierend auf der negativen Ausgangsanschluss-Spannung VS (d. h. zu einer Verzögerung des Ladestartzeitpunkts). Die Bereitstellung des Transistors 223 hilft, eine solche Verzögerung zu unterdrücken.
  • Eine zweite Ausführungsform umfasst die im Folgenden beschriebenen praktischen Beispiele EX2_1 bis EX2_3.
  • [Praktisches Beispiel EX2_1]
  • Bei fallender Ausgangsanschluss-Spannung VS aus der Versorgungsspannung VP kann, wenn ein schnelleres Absinken des Potentials am Knoten n1_pre gewünscht wird, die in 15 gezeigte Negativspannungs-Erkennungsschaltung 51 wie in 24 modifiziert werden, wobei der Drain des Transistors 223 direkt mit dem Knoten n1_pre verbunden ist.
  • [Praktisches Beispiel EX2_2]
  • Abhängig von der Geschwindigkeit oder der Breite der Variation der Ausgangsspannung VS, den Gate-Kapazitäten in der Wechselrichterschaltung (224, 225) u. ä. kann das Negativspannungs-Erkennungssignal Sig_n1 auch ohne den Transistor 223 keine so große Verzögerung aufweisen, dass es ein Problem darstellt. In einem solchen Fall kann die Negativspannungs-Erkennungsschaltung 51 wie in 25 gezeigt geändert werden, wobei der Transistor 223 weggelassen wird.
  • [Praktisches Beispiel EX2_3]
  • Die im Zusammenhang mit der zweiten Ausführungsform beschriebene Negativspannungs-Erkennungsschaltung 51 kann nicht nur auf die in 1 eingerichtete Halbleitervorrichtung 1 angewandt werden, sondern auf jede Vorrichtung, die eine Vielzahl von Negativspannungs-Erkennungssignalen in Bezug auf unterschiedliche Potentiale benötigt.
  • < < Dritte Ausführungsform > >
  • Es wird eine dritte Ausführungsform der vorliegenden Offenbarung beschrieben. Bei der dritten Ausführungsform handelt es sich um die Hochspannungs-Erkennungsschaltung 52 (siehe 14), die die Hochspannungs-Erkennungssignale Sig_p1 und Sig_p2 erzeugen kann.
  • 26 veranschaulicht einen Schaltplan der Hochspannungs-Erkennungsschaltung 52 gemäß der dritten Ausführungsform. Die Hochspannungs-Erkennungsschaltung 52 in 26 umfasst Transistoren 311, 312, 323 bis 327, 331, 334-338 und 352, Widerstände 321, 322, 332, 333 und 351 sowie einen Strombegrenzer 340. Der Strombegrenzer 340 besteht aus einer Reihenschaltung von einer Vielzahl von Widerständen und einer Vielzahl von Zenerdioden. Die Anzahl der Widerstände im Strombegrenzer 340 kann eins sein, und die Anzahl der Zenerdioden im Strombegrenzer 340 kann eins sein. Die Transistoren 311, 312, 324, 326, 335, 337 und 352 sind p-Kanal-MOSFETs und die Transistoren 323, 325, 327, 331, 334, 336 und 338 sind n-Kanal-MOSFETs.
  • Wie in 27 dargestellt, verfügt die Hochspannungs-Erkennungsschaltung 52 über einen Referenzpfad CP_pgnd, der zwischen der Bootspannungsleitung LN_VB und der Masseleitung LN_GND vorgesehen ist, und einen Strompfad CP_pvs, der zwischen der Ausgangsanschlussleitung LN_VB und der Masseanschlussleitung LN_VS vorgesehen ist. 27 ist eine Ansicht, in der die Strompfade CP_pvs und CP_pgnd im Vergleich zu 26 durch gestrichelte Rahmen hervorgehoben sind. Die Transistoren 311 und 312 bilden eine Stromspiegelschaltung 310. Von diesen Transistoren ist der Transistor 311 ein Stromspiegeltransistor, der in den Referenzpfad CP_pvs eingefügt ist, und der Transistor 312 ist ein Stromspiegeltransistor, der in den Referenzpfad CP_pgnd eingefügt ist.
  • Entlang des Referenzpfads CP_pgnd sind der Transistor 312, der Widerstand 351, der Transistor 352, der Strombegrenzer 340, der Transistor 331, der Widerstand 332 und der Transistor 336 angeordnet. Entlang des Referenzpfads CP_pvs sind der Transistor 311, der Widerstand 321, der Widerstand 322 und der Transistor 323 angeordnet.
  • Der Betrieb und die Funktionen der Hochspannungs-Erkennungsschaltung 52 in 26 werden nun in einer Übersicht beschrieben. An der Ausgangsanschlussleitung LN_VS wird eine Ausgangsspannung VS (Soll-Spannung) ausgegeben, die in Bezug auf die Masseleitung zwischen positiver und negativer Polarität schwankt. Seine Veränderung wird über den Bootstrap-Kondensator CB auf die Bootspannungsleitung LN_VB übertragen. Dabei wird davon ausgegangen, dass im stationären Zustand die Differenzspannung (VB - VS) 18 V beträgt und die Ausgangsanschluss-Spannung VS im Spannungsbereich zwischen -100 V und 600 V schwankt. Zumindest im Beide-Aus-Zeitraum PDD1 ist der Absolutwert (100 V) der negativen Ausgangsanschluss-Spannung VS höher als die Differenzspannung (VB - VS) im stationären Zustand. Dementsprechend variiert die Bootspannung VB ebenso wie die Ausgangsanschluss-Spannung VS zwischen positiven und negativen Polaritäten in Bezug auf die Masse.
  • Infolgedessen kann ein der Ausgangsanschluss-Spannung VS entsprechender Strom über den Referenzpfad CP_pgnd in 27 fließen, und wenn der Transistor 312 eingeschaltet ist, wirkt die Stromspiegelschaltung 310 so, dass ein dem Strom über den Referenzpfad CP_pgnd entsprechender Strom über den Referenzpfad CP_pvs fließt. Ob ein Strom über den Referenzpfad CP_pgnd fließt und wenn ja, wie groß und in welche Richtung dieser Strom fließt, hängt von der Ausganganschluss-Spannung VS ab.
  • Eine in der Hochspannungs-Erkennungsschaltung 52 vorgesehene Erkennungssignal-Erzeugungsschaltung 320 erzeugt und gibt das Hochspannungs-Erkennungssignal Sig_p1 basierend auf dem Strom im Referenzpfad CP_pvs aus. Insbesondere erzeugt beispielsweise die Erkennungssignal-Erzeugungsschaltung 320 das Hochspannungs-Erkennungssignal Sig_p1 und gibt es aus, indem sie den Strom im Referenzpfad CP_pvs in eine Spannung in Bezug auf das Potential an der Ausgangsanschlussleitung LN_VS umwandelt. Es ist zu beachten, dass der Strom im Referenzpfad CP_pvs über die Kanäle der MOSFETs entlang des Referenzpfads CP_pvs oder über die parasitären Dioden der MOSFETs entlang des Referenzpfads CP_pvs fließen kann.
  • Eine Erkennungssignal-Erzeugungsschaltung 330, die in der Hochspannungs-Erkennungsschaltung 52 vorgesehen ist, erzeugt und gibt das Hochspannungs-Erkennungssignal Sig_p2 basierend auf dem Strom im Referenzpfad CP_pgnd aus. Insbesondere erzeugt und gibt die Erkennungssignal-Erzeugungsschaltung 330 das Hochspannungs-Erkennungssignal Sig_p2 aus, indem sie den Strom im Referenzpfad CP_pgnd in eine Spannung in Bezug auf das Massepotential umwandelt. Es ist zu beachten, dass der Strom im Referenzpfad CP_pgnd über die Kanäle der MOSFETs im Referenzpfad CP_pgnd oder über die parasitären Dioden der MOSFETs im Referenzpfad CP_pgnd fließen kann.
  • Die Erkennungssignal-Erzeugungsschaltung 320 kann so verstanden werden, dass sie aus den Widerständen 321 und 322 und den Transistoren 323 bis 327 besteht. Von diesen Komponenten bilden die Widerstände 321 und 322 eine erste Widerstandseinheit, die in Reihe mit dem Transistor 311 vorgesehen ist und zwischen einem Knoten p1_pre und der Ausgangsanschlussleitung LN_VS eingefügt ist. Die Transistoren 324 bis 327 bilden eine erste Binarisierungsschaltung, die das Erkennungssignal Sig_p1 durch Binarisierung der Spannung am Knoten p1_pre in Bezug auf das Potenzial an der Ausgangsanschlussleitung LN_VS erzeugt. Das Gate des Transistors 323 wird mit dem Negativspannungs-Erkennungssignal Sig_n1 gespeist, das von der Negativspannungs-Erkennungsschaltung 51 stammt. Der Transistor 323 fungiert als Einstellschaltung, die den Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschlussleitung LN_VS einstellt. Die Bedeutung dieser Anpassung wird später beschrieben.
  • Die Erkennungssignal-Erzeugungsschaltung 330 kann so verstanden werden, dass sie aus den Widerständen 332 und 333 und den Transistoren 331 und 334 bis 338 besteht. Von diesen Komponenten stellt der Widerstand 332 eine zweite Widerstandseinheit dar, die in Reihe mit dem Transistor 312 liegt und zwischen einem Knoten p2_pre und der Masseleitung LN_GND eingefügt ist. Der Widerstand 333 und die Transistoren 334, 337 und 338 bilden eine zweite Signalerzeugungsschaltung, die das Erkennungssignal Sig_p2 durch Binarisierung der Spannung am Knoten p2_pre in Bezug auf das Potential an der Masseleitung LN_GND erzeugt.
  • In Abhängigkeit von der Ausgangsanschluss-Spannung VS werden die Erkennungssignale Sig_p1 und Sig_p2 gleichzeitig so erzeugt, dass, wenn das Erkennungssignal Sig_p1 auf einem niedrigen Pegel („0“) liegt, auch das Erkennungssignal Sig_p2 auf einem niedrigen Pegel („0“) liegt, und dass, wenn das Erkennungssignal Sig_p1 auf einem hohen Pegel („1“) liegt, auch das Erkennungssignal Sig_p2 auf einem hohen Pegel („1“) liegt (es kann ein sehr geringer Zeitabstand bestehen).
  • Der Transistor 335 soll verhindern, dass die Spannung am Knoten p2_pre beim Anstieg der Ausgangsanschluss-Spannung VS von etwa 0 V in Richtung Versorgungsspannung VP zu stark ansteigt, und unterdrückt damit einen übermäßigen Anstieg des Gate-Potentials des Transistors 334. Der Transistor 336 ist vorgesehen, um ein übermäßiges Absinken der Spannung am Knoten p2_pre zu verhindern, wenn die Ausgangsanschluss-Spannung VS negativ ist (z. B. -100 V), und unterdrückt damit ein übermäßiges Absinken des Gate-Potenzials des Transistors 334.
  • Die Verbindungen zwischen den in 26 dargestellten Schaltungselementen werden nun beschrieben. Die Sources der Transistoren 311 und 312 sind mit der Bootspannungsleitung LN_VB verbunden. Die Gates der Transistoren 311, 312 und 352 sind miteinander verbunden. Die Gates der Transistoren 311, 312 und 352 sind über den Widerstand 351 mit der Bootspannungsleitung LN_VB verbunden. Der Drain des Transistors 312 ist mit der Source des Transistors 352 verbunden. Beim Transistor 352 sind Drain und Gate miteinander kurzgeschlossen. Der Drain des Transistors 352 ist über den Strombegrenzer 340 mit dem Drain des Transistors 331 verbunden. In dem Beispiel in 26 ist der Strombegrenzer 340 mit einer Reihenschaltung von einer Vielzahl von Zenerdioden und einer Vielzahl von Widerständen eingerichtet, wobei ein Anschluss der Reihenschaltung mit dem Drain des Transistors 352 und der andere Anschluss der Reihenschaltung mit dem Drain des Transistors 331 verbunden ist. Bei jeder Zenerdiode im Strombegrenzer 340 fällt die Richtung von der Anode zur Kathode mit der Richtung vom Drain des Transistors 331 zum Drain des Transistors 352 zusammen.
  • Das Gate des Transistors 331 ist mit der Steuerversorgungsleitung LN_VCC verbunden. Die Source des Transistors 331 ist mit dem Knoten p2_pre verbunden. Der Knoten p2_pre ist über den Widerstand 332 mit der Masseleitung LN_GND verbunden. Die Source und das Gate des Transistors 335, ein Anschluss des Widerstands 333 und die Source des Transistors 337 sind mit der Steuerversorgungsleitung LN_VCC verbunden. Der andere Anschluss des Widerstands 333 ist mit dem Drain des Transistors 334 und mit den Gates der Transistoren 337 und 338 verbunden. Die Drains der Transistoren 335 und 336 und das Gate des Transistors 334 sind mit dem Knoten p2_pre verbunden. Das Gate und die Source des Transistors 336 sowie die Sources der Transistoren 334 und 338 sind mit der Masseleitung LN_GND verbunden. Die Drains der Transistoren 337 und 338 sind an einem Knoten p2 miteinander verbunden.
  • Der Drain des Transistors 311 ist mit dem Knoten p1_pre verbunden. Ein Anschluss des Widerstands 321 ist mit dem Knoten p1_pre verbunden, der andere Anschluss des Widerstands 321 ist mit einem Anschluss des Widerstands 322 und mit dem Drain des Transistors 323 verbunden. Der andere Anschluss des Widerstands 322 und die Source des Transistors 323 sind mit der Ausgangsanschlussleitung LN_VS verbunden. Die Sources der Transistoren 324 und 326 sind mit der Bootspannungsleitung LN_VB verbunden. Die Gates der Transistoren 324 und 325 sind mit dem Knoten p1_pre verbunden. Die Drains der Transistoren 324 und 325 und die Gates der Transistoren 326 und 327 sind miteinander verbunden. Die Drains der Transistoren 326 und 327 sind an einem Knoten p1 miteinander verbunden. Die Sources der Transistoren 325 und 327 sind mit der Ausgangsanschlussleitung LN_VS verbunden.
  • Das Signal, das am Knoten p1 erscheint, ist das Hochspannungs-Erkennungssignal Sig_p1. Die Transistoren 324 und 325 bilden eine erste Wechselrichterschaltung, und die Transistoren 326 und 327 bilden eine zweite Wechselrichterschaltung. Das Ausgangssignal der ersten Wechselrichterschaltung (324, 325) ist das Eingangssignal für die zweite Wechselrichterschaltung (326, 327). Die Reihenschaltung der ersten und zweiten Wechselrichterschaltung (324 bis 327) erzeugt am Knoten p1 das Hochspannungs-Erkennungssignal Sig_p1 entsprechend der Spannung am Knoten p1_pre. Die Widerstände 321 und 322 und der Transistor 323 bilden eine Wechselrichter-Gate-Signalerzeugungsschaltung, die ein Gate-Signal für die erste Wechselrichterschaltung (324, 325) erzeugt.
  • Das Signal, das am Knoten p2 erscheint, ist das Hochspannungs-Erkennungssignal Sig_p2. Die Schaltung (zweite Binärschaltung), die aus dem Widerstand 333 und den Transistoren 334, 337 und 338 besteht, erzeugt am Knoten p2 das Hochspannungs-Erkennungssignal Sig_p2, das der Spannung am Knoten p2_pre entspricht.
  • In Bezug auf die Potentiale (Spannungen) an den Knoten p1_pre und p2_pre sind die hohen und niedrigen Pegel wie folgt definiert.
    Ist das Potential am Knoten p1_pre hoch, so ist der Transistor 324 ausgeschaltet und der Transistor 325 eingeschaltet, so dass die Ausgangsspannung VS an den Drains der Transistoren 324 und 325 erscheint; der Transistor 326 ist also eingeschaltet und der Transistor 327 ausgeschaltet, so dass das Signal Sig_p1 auf einem hohen Pegel liegt.
    Wenn das Potential am Knoten p1_pre niedrig ist, ist der Transistor 324 eingeschaltet und der Transistor 325 ausgeschaltet, so dass die Bootspannung VB an den Drains der Transistoren 324 und 325 erscheint; der Transistor 326 ist also ausgeschaltet und der Transistor 327 eingeschaltet, so dass das Signal Sig_p1 auf einem niedrigen Pegel liegt..
    Wenn das Potential am Knoten p2_pre einen hohen Pegel hat, ist der Transistor 334 eingeschaltet, so dass der Transistor 337 eingeschaltet und der Transistor 338 ausgeschaltet ist; somit liegt das Signal Sig_p2 auf einem hohen Pegel.
    Wenn das Potential am Knoten p2_pre einen niedrigen Pegel hat, ist der Transistor 334 ausgeschaltet, so dass der Transistor 337 ausgeschaltet und der Transistor 338 eingeschaltet ist; somit ist das Signal Sig_p2 auf einem niedrigen Pegel.
  • Bezugnehmend auf die 28 und 29 wird der statische Betrieb der Hochspannungs-Erkennungsschaltung 52 beschrieben.
  • 28 zeigt den Zustand der Hochspannungs-Erkennungsschaltung 52, der beobachtet wird, wenn die Ausgangsanschluss-Spannung VS stabil gleich einer vorbestimmten Spannung VSp1 ist, die höher als die Schwellenspannung Vth_p ist. In dem Zustand in 28 ist der Transistor 312 eingeschaltet und ein Strom fließt von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND. Somit, der Knoten p2_pre ist auf einem hohen Pegel und das Erkennungssignal Sig_p2 ist auf einem hohen Pegel. Außerdem fließt in dem Zustand in 28 ein Drain-Strom, der dem Durchgangsstrom durch den Transistor 312 entspricht, durch den Transistor 311, und der Knoten p1_pre liegt auf einem hohen Pegel; somit liegt das Erkennungssignal Sig_p1 auf einem hohen Pegel.
  • 29 veranschaulicht den Zustand der Hochspannungs-Erkennungsschaltung 52, der beobachtet wird, wenn die Ausgangsanschluss-Spannung VS stabil gleich einer vorbestimmten Spannung VSp2 ist, die niedriger ist als die Ausgangsanschluss-Spannung Vth_p. Die Spannung VSp2 ist z. B. 0 V oder hat eine negative Polarität. In dem Zustand in 29 kann ein Strom, der dem Wert der Spannung VSp2 entspricht, von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB fließen oder auch nicht, aber zumindest fließt kein Strom von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND. Dementsprechend liegt im Zustand in 29 der Knoten p2_pre auf einem niedrigen Pegel und damit das Erkennungssignal Sig_p2 auf einem niedrigen Pegel. In dem Zustand in 29 ist der Transistor 312 ausgeschaltet und damit auch der Transistor 311. Dementsprechend liegt im Zustand in 29 der Knoten p2_pre auf einem niedrigen Pegel und damit das Erkennungssignal Sig_p1 auf einem niedrigen Pegel.
  • Der Hochspannungs-Erkennungsschaltkreis 52 ist ein Schalter, der die Hochspannungs-Erkennungssignale (Sig_p1, Sig_p2) zwischen hohen und niedrigen Pegeln in Abhängigkeit von der Größenbeziehung zwischen der Ausgangsspannung VS und der Schwellenspannung Vth_p schaltet. Dabei kann die Schwellenspannung Vth_p so verstanden werden, dass sie innerhalb einer vorbestimmten Spannungsbreite liegt. Nach diesem Verständnis ist die Spannung VSp1 höher als die obere Grenze der Spannungsbreite der Schwellenspannung Vth_p, und die Spannung VSp2 ist niedriger als die untere Grenze der Spannungsbreite der Schwellenspannung Vth_p. Liegt die Ausgangsanschluss-Spannung VS innerhalb der Spannungsbreite der Schwellenspannung Vth_p, können die Hochspannungs-Erkennungssignale (Sig_p1, Sig_p2) ein mittleres Potential aufweisen, das weder als hoch noch als niedrig eingestuft wird. Dies stellt jedoch kein nennenswertes Problem dar, da in der Halbleitervorrichtung 1 die Größenbeziehung zwischen der Ausgangsanschluss-Spannung VS und der Schwellenspannung Vth_p bei einer Änderung der Ausgangsanschluss-Spannung VS schnell umschaltet.
  • Als nächstes wird unter Bezugnahme auf die 30 bis 32 der dynamische Betrieb der Hochspannungs-Erkennungsschaltung 52, wie er bei der Änderung der Ausgangsanschluss-Spannung VS beobachtet wird, im Detail beschrieben. Die 30 bis 32 zeigen insgesamt sechs Zustände ST_p1, ST_p2, ST_p3, ST_p4a, ST_p4b und ST_p5. Es wird davon ausgegangen, dass es sich bei diesen sechs Zuständen um alle Zustände handelt, bei denen die Differenzspannung (VB - VS) um die Schwellenspannung Vth_dff stabilisiert ist. Der links in 30 gezeigte Zustand ST_p1 wird als Ausgangszustand angenommen; dann treten die Zustände in der Reihenfolge ST_p1, ST_p2, ST_p3, ST_p4a, ST_p4b und ST_p5 auf, um dann zum Zustand ST_p1 zurückzukehren und die Abfolge zu wiederholen.
  • Der Zeitraum, in dem sich die Hochspannungs-Erkennungsschaltung 52 im Zustand ST_p1 befindet, kann als erster Zeitraum verstanden werden, und der Zeitraum, in dem sich die Hochspannungs-Erkennungsschaltung 52 im Zustand ST_p4a oder ST_p4b befindet, kann als vierter Zeitraum verstanden werden. Ebenso können die Zeiträume, in denen sich die Hochspannungs-Erkennungsschaltung 52 in den Zuständen ST_p2, ST_p3 und ST_p5 befindet, als ein zweiter, ein dritter bzw. ein fünfter Zeitraum verstanden werden. Wenn man diese Perioden so versteht und sich auf die Hochspannungs-Erkennungsschaltung 52 konzentriert, wiederholt sich in der Halbleitervorrichtung 1 eine Folge von Übergängen vom ersten Zeitraum über den zweiten, dritten und vierten Zeitraum zum fünften Zeitraum und dann zurück zum ersten Zeitraum.
  • Es ist zu beachten, dass der Betrieb der Ausgangsanschluss-Spannung VS eine transiente Reaktion der Hochspannungs-Erkennungsschaltung 52 hervorruft, wenn die Ausgangsspannung VS sich ändert. Infolge der transienten Reaktion kann es beim Anstieg der Ausgangsanschluss-Spannung VS zu einem Zeitabstand zwischen dem Zeitpunkt eines Schalters von VS < Vth_p auf VS > Vth_p und dem Zeitpunkt eines Schalters der Pegel der Hochspannungs-Erkennungssignale Sig_p1 und Sig_p2 von niedrigem Pegel („0“) auf hohen Pegel („1“) kommen. Ebenso kann es bei fallender Ausgangsanschluss-Spannung VS zu einem Zeitabstand zwischen dem Zeitpunkt eines Schalters von VS > Vth_p auf VS < Vth_p und dem Zeitpunkt eines Schalters der Pegel der Hochspannungs-Erkennungssignale Sig_p1 und Sig_p2 von hohem Pegel („1“) auf niedrigen Pegel („0“) kommen. Die in den 30 bis 32 dargestellten Zustände werden nun nacheinander beschrieben.
  • Der Zustand ST_p1 (links in 30) entspricht einem Zustand, in dem die Ausgangsanschluss-Spannung VS im niedrigen Zeitraum PLON im Wesentlichen gleich 0 V ist (besondere Spannung). Im Zustand ST_p1 hat die Bootspannung VB einen um die Spannung am Bootstrap-Kondensator CB höheren Spannungswert (z. B. 18 V) als die Ausgangsanschluss-Spannung VS, aber wegen der Zenerdioden im Strombegrenzer 340 fließt im Referenzpfad CP_pgnd kein Strom von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND. Das heißt, im Zustand ST_p1 unterdrückt der Strombegrenzer 340 das Auftreten eines Stroms im Referenzpfad CP_pgnd. Dadurch wird die Entladung des Bootstrap-Kondensators CB im Zustand ST_p1 unterdrückt.
  • Im Zustand ST_p1 liegt, da im Strompfad CP_pgnd kein Strom fließt, der Knoten p2_pre auf einem niedrigen Pegel und damit das Erkennungssignal Sig_p2 auf einem niedrigen Pegel. Außerdem ist im Zustand ST_p1 der Transistor 311 ausgeschaltet, so dass sich der Knoten p1_pre auf einem niedrigen Pegel befindet; daher ist auch das Erkennungssignal Sig_p1 auf einem niedrigen Pegel. Man beachte, dass im Zustand ST_p1 das Negativspannungs-Erkennungssignal Sig_n1 auf einem niedrigen Pegel liegt und der Transistor 323 daher ausgeschaltet ist.
  • Der Zustand ST_p2 (rechts in 30) ist ein Zustand, in dem die Ausgangsanschluss-Spannung VS infolge des Übergangs vom Low-Side-On-Zeitraum PLON zum Beide-Aus-Zeitraum PDD2 vom niedrigen Niveau aus ansteigt.
  • Im Zustand ST_p2 beginnt mit dem Ansteigen der Ausgangsanschluss-Spannung VS ein Strom von der Ausgangsanschluss-Spannung LN_VB in Richtung Masseleitung LN_GND über den Referenzpfad CP_pgnd zu fließen. Das heißt, ein Strom beginnt, von der Bootspannungsleitung LN_VB über die Transistoren 312 und 352, den Strombegrenzer 340, den Transistor 331 und den Widerstand 332 zur Masseleitung LN_GND zu fließen. Basierend auf diesem Strom wechselt im Zustand ST_p2 das Potential am Knoten p2_pre von einem niedrigen auf einen hohen Pegel und damit auch das Erkennungssignal Sig_p2 von einem niedrigen auf einen hohen Pegel.
  • Außerdem fließt im Zustand ST_p2 der Strom im Referenzpfad CP_pgnd durch den Kanal des Transistors 312. Im Zustand ST_p2 ist in Abstimmung mit dem Durchgangsstrom des Transistors 312 auch der Transistor 311 eingeschaltet, und es fließt ein Strom über den Referenzpfad CP_pvs. Das heißt, ein Strom fließt von der Bootspannungs-Spannung LN_VB über den Transistor 311 und die Wechselrichter-Gate-Signalerzeugungsschaltung (321 bis 323) zur Ausgangsanschluss-Leitung LN_VS. Dementsprechend wechselt das Potential am Ausgangsanschluss-Spannung VS im Zustand ST_p2 von einem niedrigen Pegel auf einen hohen Pegel, und auch das Erkennungssignal Sig_p1 wechselt von einem niedrigen Pegel auf einen hohen Pegel. Das Negativspannungs-Erkennungssignal Sig_n1, das dem Gate des Transistors 323 zugeführt wird, bleibt vom Zustand ST_p1 bis zum Zustand ST_p2 auf einem niedrigen Pegel, so dass der Transistor 323 im Zustand ST_p2 ausgeschaltet ist.
  • Die Aufwärtsflanke des Signals Sig_p1 und die Aufwärtsflanke des Signals Sig_p2 treten zwar nicht immer zum gleichen Zeitpunkt auf, aber im Wesentlichen zum gleichen Zeitpunkt (die Schaltungskonstanten und die Eigenschaften der Schaltungselemente sind so festgelegt, dass dies erreicht wird).
  • Wenn, der Einfachheit halber, der Transistor 335 nicht vorgesehen ist, kann das Potential am Anschluss p2_pre während des Anstiegs der Ausgangsspannung VS von der Masse auf das Niveau der Versorgungsspannung VP (z.B. 600 V) unter dem Einfluss der Drain-Source-Kapazität des Transistors 331 u.ä. übermäßig ansteigen (z.B. kurzzeitig auf etwa 200 V). Die Bereitstellung des Transistors 335 unterdrückt einen solchen übermäßigen Anstieg und schützt den Transistor 334.
  • Der Zustand ST_p3 (links in 31) ist ein Zustand im High-Side-On-Zeitraum PHON und entspricht einem Zustand, in dem die Ausgangsanschluss-Spannung VS im Wesentlichen gleich der Versorgungsspannung VP ist. Nachdem im Zustand ST_p2 ein Strom über den Referenzpfad CP_pgnd zu fließen beginnt, fließt im Zustand ST_p3 der Strom weiter über den Referenzpfad CP_pgnd. Das heißt, im Zustand ST_p3 fließt ein Strom von der Bootspannungsleitung LN_VB über die Transistoren 312 und 352, den Strombegrenzer 340, den Transistor 331 und den Widerstand 332 zur Masseleitung LN_GND. Der Strom, der über den Referenzpfad CP_pgnd fließt, hält das Potential am Knoten p2_pre auf einem hohen Pegel, so dass im Zustand ST_p3 das Erkennungssignal Sig_p2 auf einem hohen Pegel liegt. Die Bereitstellung der Zenerdioden und der Widerstände im Strombegrenzer 340 ermöglicht es, den Strom über den Referenzpfad CP_pgnd im Zustand ST_p3 zu begrenzen und somit den Stromwert im Referenzpfad CP_pgnd im Zustand ST_p3 durch die Einstellung der Anzahl der in Reihe geschalteten Zenerdioden und dergleichen zu bestimmen.
  • Außerdem ist im Zustand ST_p3 in Abstimmung mit dem eingeschalteten Transistor 312 auch der Transistor 311 eingeschaltet, so dass ein Strom über den Referenzpfad CP_pvs fließt. Das heißt, im Zustand ST_p3 fließt ein Strom von der Bootspannungs-Spannung LN_VB über den Transistor 311 und die Wechselrichter-Gate-Signalerzeugungsschaltung (321 bis 323) zur Ausgangsanschlussleitung LN_VS. Der Strom, der über den Referenzpfad CP_pvs fließt, hält das Potential am Knoten p1_pre auf einem hohen Pegel, und so liegt im Zustand ST_p3 auch das Erkennungssignal Sig_p1 auf einem hohen Pegel. Das Negativspannungs-Erkennungssignal Sig_n1, das dem Gate des Transistors 323 zugeführt wird, bleibt vom Zustand ST_p2 bis zum Zustand ST_p3 auf einem niedrigen Pegel, so dass der Transistor 323 im Zustand ST_p3 ausgeschaltet ist.
  • Der Zustand ST_p4a (rechts in 31) ist ein Zustand, in dem infolge des Übergangs vom High-Side-On-Zeitraum PHON in den Beide-Aus-Zeitraum PDD1 die Ausganganschluss-Spannung VS vom Niveau der Versorgungsspannung VP abfällt. Es wird davon ausgegangen, dass im Zustand ST_p4a die Ausgangsanschluss-Spannung VS höher ist als die Schwellenspannung Vth_p (> 0) für die Hochspannungs-Erkennungsschaltung 52.
  • Im Zustand ST_p4a erfolgt mit dem Absinken der Bootspannung VB die Entladung der gespeicherten elektrischen Ladungen in den kapazitiven Komponenten, die den Referenzpfad CP_pgnd begleiten. Unterdessen ist es unbestimmt, ob der Transistor 312 ein- oder ausgeschaltet ist, je nachdem, wie weit die Entladung fortgeschritten ist. Wenn, der Einfachheit halber, die Entladung der gespeicherten elektrischen Ladungen von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND verläuft, ist der Transistor 312 eingeschaltet; verläuft sie in der entgegengesetzten Richtung, ist der Transistor 312 ausgeschaltet. In beiden Fällen wird der Transistor 334 im Zustand ST_p4a aufgrund eines Stroms, der vom Knoten p2_pre in Richtung Masse fließt, oder aufgrund der gespeicherten elektrischen Ladung in der Gate-Kapazität des Transistors 334, die nicht vollständig entladen ist, ab dem Zustand ST_p3 kontinuierlich eingeschaltet gehalten, und auf diese Weise befindet sich das Signal Sig_p2 auf einem hohen Pegel.
  • Im Zustand ST_p4a erfolgt die Entladung der gespeicherten elektrischen Ladungen in den Gate-Kapazitäten der ersten Wechselrichterschaltung (324, 325). Die Entladung kann über zwei mögliche Wege erfolgen: zum einen über die parasitäre Kapazität des Transistors 311 und zum anderen über die Wechselrichter-Gate-Signalerzeugungsschaltung (321 bis 323). In der Hochspannungs-Erkennungsschaltung 52 im Zustand ST_p4a, der in 31 rechts dargestellt ist, wird der Durchgang des Stroms durch den ehemaligen Pfad ausdrücklich angezeigt. Hier dominiert aufgrund der vergleichsweise hohen Widerstandswerte der Widerstände 321 und 322 die Entladung über den erstgenannten Pfad; auf diese Weise liegt das Potential am Knoten p1_pre auf einem hohen Pegel und damit das Signal Sig_p1 auf einem hohen Pegel. Das Negativspannungs-Erkennungssignal Sig_n1, das dem Gate des Transistors 323 zugeführt wird, bleibt vom Zustand ST_p3 bis zum Zustand ST_p4a auf einem niedrigen Pegel, so dass der Transistor 323 im Zustand ST_p4a ausgeschaltet ist.
  • Wie der Zustand ST_p4a ist auch der Zustand ST_p4b (links in 32) ein Zustand, in dem durch den Übergang vom High-Side-On-Zeitraum PHON zum Beide-Aus-Zeitraum PDD1 die Ausgangsanschluss-Spannung VS vom Niveau der Versorgungsspannung VP in Richtung einer negativen Spannung abfällt. Im Zustand ST_p4b fällt die Ausgangsanschluss-Spannung VS jedoch weiter ab als im Zustand ST_p4a, und auf diese Weise soll die Ausgangsanschluss-Spannung VS etwa 0 V oder eine negative Spannung nahe 0 V betragen.
  • Wenn die Ausgangsanschluss-Spannung VS um 0 V liegt, hat die Bootspannung einen Spannungswert um die Steuerversorgungsspannung VCC (z. B. 18 V). Im Zustand ST_p4b tritt jedoch aufgrund der Zenerdioden im Strombegrenzer 340 im Strompfad CP_pgnd kein Strom von der Bootspannungsleitung LN_VB zur Masseleitung LN_GND auf. Durch die Entladung der gespeicherten elektrischen Ladung in der Gate-Kapazität des Transistors 334, die ab dem Zustand ST_p4a kontinuierlich erfolgt, wechselt außerdem im Zustand ST_p4b das Potential am Knoten p2_pre von einem hohen Pegel auf einen niedrigen Pegel, und in Abstimmung damit wechselt auch das Erkennungssignal Sig_p2 von einem hohen Pegel auf einen niedrigen Pegel.
  • Im Zustand ST_p4b ist der Transistor 311 ab dem Zustand ST_p4a ständig ausgeschaltet. Durch die ab dem Zustand ST_p4a kontinuierlich stattfindende Entladung der gespeicherten elektrischen Ladung in der Gate-Kapazität in der ersten Wechselrichterschaltung (324, 325) schaltet jedoch im Zustand ST_p4b das Potential am Knoten p1_pre von einem hohen Pegel auf einen niedrigen Pegel um, und in Abstimmung damit schaltet auch das Hochspannungs-Erkennungssignal Sig_p1 von einem hohen Pegel auf einen niedrigen Pegel um. Bei fallender Ausganganschluss-Spannung VS schaltet der Transistor 323 ein, wenn das Negativspannungs-Erkennungssignal Sig_n1 von einem niedrigen auf einen hohen Pegel umschaltet.
  • Während die Abwärtsflanke des Signals Sig_p1 und die Aufwärtsflanke des Signals Sig_p2 nicht immer zum gleichen Zeitpunkt auftreten, treten die Aufwärtsflanken im Wesentlichen zum gleichen Zeitpunkt auf (die Schaltungskonstanten und die Eigenschaften der Schaltungselemente sind so festgelegt, dass dies erreicht wird).
  • Der Zustand ST_p5 (rechts in 32) ist ein Zustand, in dem durch den Übergang vom High-Side-On-Zeitraum PHON in den Beide-Aus-Zeitraum PDD1 die Ausgangsanschluss-Spannung VS nicht mehr abfällt und nun im Beide-Aus-Zeitraum PDD1 ihr niedrigstes Potenzial aufweist. Das niedrigste Potential der Ausgangsanschluss-Spannung VS ist negativ gepolt, und im Zustand ST_p5 beträgt die Ausgangsanschluss-Spannung VS z. B. -100 V.
  • Im Zustand ST_p5 ist das Potential der Bootspannung VB ausreichend niedriger als das Massepotential, und es fließt ein Strom über den Referenzpfad CP_pgnd von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB über die parasitäre Diode des Transistors 336 und den Strombegrenzer 340. Somit ist im Zustand ST_p5 das Potential am Knoten p2_pre niedriger als das Massepotential, mit der Folge, dass der Transistor 334 ausgeschaltet ist und das Signal Sig_p2 auf niedrigem Pegel liegt. Mit Hilfe des Transistors 336 wird verhindert, dass die Spannung am Knoten p2_pre zu stark abfällt, und der Transistor 334 wird dadurch geschützt.
  • Außerdem wird der Strom über den Referenzpfad CP_pgnd im Zustand ST_p5 dank der Widerstände des Strombegrenzers 340 niedrig gehalten. Das heißt, der Strom von der Masseleitung LN_GND zur Bootspannungsleitung LN_VB (der als Rückstrom bezeichnet werden kann) wird unterdrückt.
  • Wenn die Ausgangsanschluss-Spannung VS eine negative Polarität hat, ist der Transistor 312 ausgeschaltet, und wenn der Transistor 312 ausgeschaltet ist, ist auch der Transistor 311 ausgeschaltet. Somit ist im Zustand ST_p5 der Transistor 311 ausgeschaltet. Bereits im Zustand ST_p4b (rechts in 32) ist die Entladung der Gate-Kapazitäten in der ersten Wechselrichterschaltung (324, 325) vollendet und das Potential am Knoten p1_pre ist auf einen niedrigen Pegel gefallen, und auch im Zustand ST_p5 wird das Potential am Knoten p1_pre auf niedrigem Pegel gehalten. Dementsprechend liegt im Zustand ST_p5 das Signal Sig_p1 auf einem niedrigen Pegel. Es ist zu beachten, dass im Zustand ST_p5 das Negativspannungs-Erkennungssignal Sig_n1 auf einem hohen Pegel liegt und auf diese Weise der Transistor 323 eingeschaltet ist.
  • Nach dem Zustand ST_p5 findet ein Übergang in den Zustand ST_p1 statt, der dem niedrigen Zeitraum PLON entspricht, und nach dem Übergang in den Zustand ST_p1 ist der Transistor 323 ausgeschaltet. Das Ausschalten des Transistors 323 führt zu einem höheren Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschlussleitung LN_VS. Bereits im Zustand ST_p5 ist jedoch die Entladung der Gate-Kapazitäten in der ersten Wechselrichterschaltung (324, 325) hinreichend vollendet und das Potential am Knoten p1_pre auf niedrigem Pegel, und auf diese Weise wird auch im Zustand ST_p1 nach dem Zustand ST_p5 das Potential am Knoten p1_pre auf niedrigem Pegel gehalten.
  • In einem Zeitraum, in dem das Erkennungssignal Sig_p1 auf einem hohen Pegel liegen soll, muss der Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschlussleitung LN_VS um ein bestimmtes Maß erhöht werden, damit der Drain-Strom durch den Transistor 311 das Potential am Knoten p1_pre auf einem hohen Pegel hält. Andererseits müssen die gespeicherten elektrischen Ladungen in den Gate-Kapazitäten in der ersten Wechselrichterschaltung (324, 325) beim Abfallen der Ausgangsanschluss-Spannung VS vom Niveau der Versorgungsspannung VP auf einen negativen Pegel schnell entladen werden, um eine Abwärtsflanke im Erkennungssignal Sig_p1 zu erzeugen.
  • Unter Berücksichtigung dieser Tatsache wird der Transistor 323 bereitgestellt. Bei der fallenden Ausgangsanschluss-Spannung VS vom Niveau der Versorgungsspannung VP auf einen negativen Pegel (in der Periode, die den Zuständen ST_p4a und ST_p4b entspricht) führt das Einschalten des Transistors 323 zu einer raschen Entladung der in den Gate-Kapazitäten der ersten Wechselrichterschaltung (324, 325) gespeicherten elektrischen Ladungen, wodurch eine richtige Abwärtsflanke im Hochspannungs-Erkennungssignal Sig_p1 erzeugt werden kann.
  • Man kann sagen, dass die Erkennungssignal-Erzeugungsschaltung 320 eine Einstellschaltung (323) umfasst, die den Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschluss-Spannung LN_VS einstellt, um den Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschluss-Spannung LN_VS in Abhängigkeit davon zu verändern, ob die Ausgangsanschluss-Spannung VS eine negative Polarität hat (insbesondere, ob sie niedriger ist als die negative Schwellenspannung Vth_n). Die Erkennungssignal-Erzeugungsschaltung 320 hat die Aufgabe, den Widerstandswert zwischen dem Knoten p1_pre und der Ausgangsanschlussleitung LN_VS zu reduzieren, wenn die Ausgangsanschluss-Spannung VS eine negative Polarität hat, im Vergleich zu einer Ausgangsanschluss-Spannung VS mit positiver Polarität.
  • Bezugnehmend auf die 33 und 34 werden die Funktionsweise und die Auswirkungen der Verwendung des Negativspannungs-Erkennungssignals Sig_n1 in der Hochspannungs-Erkennungsschaltung 52 beschrieben. 33 veranschaulicht schematisch eine Übersicht über die Wellenformen einiger Signale, die mit der Hochspannungs-Erkennungsschaltung 52 verbunden sind. 34 veranschaulicht schematisch eine Übersicht über die Wellenformen einiger Signale, die mit einer imaginären Hochspannungs-Erkennungsschaltung verbunden sind. In 33 wird davon ausgegangen, dass die Hochspannungs-Erkennungsschaltung 52 den Transistor 323 umfasst und dass der Transistor 323 basierend auf dem Signal Sig_n1 ein- und ausgeschaltet wird. Die imaginäre Hochspannungs-Erkennungsschaltung ist wie die Hochspannungs-Erkennungsschaltung 52 eingerichtet, mit der Ausnahme, dass der Transistor 323 weggelassen wird. Der Einfachheit halber wird der Knoten p1_pre in der imaginären Hochspannungs-Erkennungsschaltung mit p1_pre' und das Hochspannungs-Erkennungssignal Sig_p1 in der imaginären Hochspannungs-Erkennungsschaltung mit Sig_p1' bezeichnet. Das Beispiel der Wellenformen in 34 geht davon aus, dass die imaginäre Hochspannungs-Erkennungsschaltung in Kombination mit der im Zusammenhang mit der zweiten Ausführungsform beschriebenen imaginären Negativspannungs-Erkennungsschaltung verwendet wird.
  • Aus dem Beispiel der Kurvenformen in 33 geht hervor, dass bei fallender Ausgangsanschluss-Spannung VS beim Übergang vom High-Side-On-Zeitraum PHON zum Niedrig-Aus-Zeitraum PDD1 durch das Einschalten des Transistors 323 die elektrische Ladung am Knoten p1_pre schnell entladen wird und das Signal Sig_p1 schnell auf niedrigen Pegel umschaltet. Im Gegensatz dazu führt der konstant hohe Widerstandswert am Knoten p1_pre' im Beispiel der Wellenformen in 34, die mit der imaginären Hochspannungs-Erkennungsschaltung verbunden sind, im Prozess des Abstiegs der Ausgangsspannung VS zu einer niedrigen Entladungsgeschwindigkeit der elektrischen Ladung am Knoten p1_pre'. Es versteht sich, dass dadurch der Übergang des Hochspannungs-Erkennungssignals (Sig_p1') auf einen niedrigen Pegel verzögert wird.
  • Wenn infolge des Übergangs vom High-Side-On-Zeitraum PHON zum Beide-Aus-Zeitraum PDD1 die Ausgangsanschluss-Spannung VS eine negative Polarität aufweist, ermöglicht das Einschalten des Transistors M1 die Aufladung des Bootstrap-Kondensators CB mit einem hohen Ladestrom IB (siehe 12). Die Verzögerung des Übergangs des Hochspannungs-Erkennungssignals auf den niedrigen Pegel, die sich aus dem Übergang vom High-Side-On-Zeitraum PHON zum Beide-Aus-Zeitraum PDD1 ergibt, führt zu einer Verkürzung der Ladezeit des Bootstrap-Kondensators CB basierend auf der negativen Ausgangsanschluss-Spannung VS (eine Verzögerung des Ladestartzeitpunkts). Die Bereitstellung des Transistors 323 hilft, eine solche Verzögerung zu unterdrücken.
  • Eine dritte Ausführungsform umfasst die im Folgenden beschriebenen praktischen Beispiele EX3_1 bis EX3_3.
  • [Praktisches Beispiel EX3_1]
  • Bei fallender Ausgangsanschluss-Spannung VS von der Versorgungsspannung VP kann, wenn ein schnelleres Absinken des Potentials am Knoten p1_pre gewünscht wird, die in 26 gezeigte Hochspannungs-Erkennungsschaltung 52 wie in 35 modifiziert werden, wobei der Drain des Transistors 323 direkt mit dem Knoten p1_pre verbunden ist.
  • [Praktisches Beispiel EX3_2]
  • Abhängig von der Geschwindigkeit oder der Breite der Schwankung der Ausgangsanschluss-Spannung VS, den Gate-Kapazitäten in der Wechselrichterschaltung (324, 325) o.ä. kann das Hochspannungs-Erkennungssignal Sig_p1 auch ohne den Transistor 323 keine so große Verzögerung aufweisen, dass es ein Problem darstellt. In einem solchen Fall kann die Hochspannungs-Erkennungsschaltung 52 wie in 36 gezeigt modifiziert werden, wobei der Transistor 323 weggelassen wird.
  • [Praktisches Beispiel EX3_3]
  • Die im Zusammenhang mit der dritten Ausführungsform beschriebene Hochspannungs-Erkennungsschaltung 52 kann nicht nur auf die in 1 eingerichtete Halbleitervorrichtung 1 angewandt werden, sondern auf jede Vorrichtung, die eine Vielzahl von Hochspannungs-Erkennungssignalen in Bezug auf unterschiedliche Potentiale benötigt.
  • < < Vierte Ausführungsform >>
  • Es wird eine vierte Ausführungsform der vorliegenden Offenbarung beschrieben. Die vierte Ausführungsform befasst sich mit einer Beispielkonfiguration der Ladungspumpenschaltungen 41 und 42 in 6. In der folgenden Beschreibung wird eine Ladungspumpenschaltung mitunter auch als CP-Schaltung bezeichnet.
  • 37 veranschaulicht den Schaltplan einer CP-Schaltung 400 gemäß der vierten Ausführungsform. Die CP-Schaltung 400 empfängt die Spannungen V1 und V2 sowie ein Steuersignal INx und kann in Abhängigkeit von dem Steuersignal INx einen Ladungspumpenbetrieb durchführen. Die Spannung V2 ist höher als die Spannung V1. Im Ladungspumpenbetrieb erzeugt die CP-Schaltung 400 an einer Ausgangsleitung LNout eine Boost-Spannung, die höher als die Spannung V2 ist, basierend auf der Spannung V2 in Bezug auf die Spannung V1. Die Spannung, die an der Ausgangsleitung LNout anliegt, wird als Ausgangsspannung Vout bezeichnet.
  • Die CP-Schaltung 400 kann wie die CP-Schaltung 41 in 6 verwendet werden. Die CP-Schaltung 400, die in 6 als CP-Schaltung 41 verwendet wird, wird insbesondere als CP-Schaltung 401 bezeichnet. Wie in 38 dargestellt, ist in der CP-Schaltung 401 die Spannung V1 die Ausgangsanschluss-Spannung VS, die Spannung V2 die Bootspannung VB und das Steuersignal INx das Steuersignal IN1. Die Ausgangsleitung LNout in der CP-Schaltung 401 ist mit dem Ausgangsknoten OUT1 in 6 verbunden, und die Ausgangsspannung Vout in der CP-Schaltung 401 wird als Gate-Signal SW_G1 an das Gate des Transistors M1 ausgeliefert. Der in der CP-Schaltung 401 durchgeführte Ladungspumpenbetrieb ist der erste Ladungspumpenbetrieb, der im Zusammenhang mit der ersten Ausführungsform beschrieben wurde.
  • Die CP-Schaltung 400 kann wie die CP-Schaltung 42 in 6 verwendet werden. Die CP-Schaltung 400, die in 6 als CP-Schaltung 42 verwendet wird, wird insbesondere als CP-Schaltung 402 bezeichnet. Wie in 39 dargestellt, ist in der CP-Schaltung 402 die Spannung V1 die Massespannung (d. h. 0 V), die Spannung V2 die Steuerversorgungsspannung VCC und das Steuersignal INx das Steuersignal IN2. Die Ausgangsleitung LNout in der CP-Schaltung 402 ist mit dem Ausgangsknoten OUT2 in 6 verbunden, und die Ausgangsspannung Vout in der CP-Schaltung 402 wird als Gate-Signal SW_G2 an das Gate des Transistors M2 ausgeliefert. Der in der CP-Schaltung 402 durchgeführte Ladungspumpenbetrieb ist der zweite Ladungspumpenbetrieb, der im Zusammenhang mit der ersten Ausführungsform beschrieben wurde.
  • Abgesehen von der Spannung, die sie verarbeiten, sind die in 6 gezeigten CP-Schaltungen 41 und 42 ähnlich eingerichtet und funktionieren auch ähnlich. Entsprechend konzentriert sich die vierte Ausführungsform auf die Konfiguration und den Betrieb der CP-Schaltung 400 in 37.
  • Die CP-Schaltung 400 umfasst die Transistoren 411 bis 416, 421, 422, 431 und 432 sowie die Kondensatoren C1 und C2. Zu den Komponenten der CP-Schaltung 400 gehören auch die Verdrahtungen, die die Leitungen LN_V1, LN_V2, LN1 bis LN3 und LNout umfassen, an die diese Schaltungselemente angeschlossen sind.
  • Die Transistoren 411, 413, 415, 421, 431 und 432 sind als p-Kanal-MOSFETs eingerichtet, die Transistoren 412, 414, 416 und 422 als n-Kanal-MOSFETs. Die Transistoren 411 und 412 bilden eine Wechselrichterschaltung INV0, die Transistoren 413 und 414 bilden eine Wechselrichterschaltung INV1 und die Transistoren 415 und 416 bilden eine Wechselrichterschaltung INV2.
  • Die Leitung LN_V1 wird mit der Spannung V1 gespeist, die Leitung LN_V2 mit der Spannung V2. Die Spannung V2 kann als Versorgungsspannung für die CP-Schaltung 400 bezeichnet werden, entsprechend wird die Leitung LN_V2 in der folgenden Beschreibung mitunter als Versorgungsleitung LN_V2 bezeichnet. Die Source des Transistors 412 ist mit der Leitung LN_V1 verbunden, um die Spannung V1 zu empfangen. Die Source des Transistors 411, die Gates der Transistoren 413, 414, 421 und 422 sowie der Drain des Transistors 431 sind mit der Versorgungsleitung LN_V2 verbunden, um die Spannung V2 zu empfangen.
  • Die Gates der Transistoren 411 und 412 werden mit dem Steuersignal INx gespeist. Die Drains der Transistoren 411 und 412 sind mit der Leitung LN1 verbunden. Die an der Leitung LN1 anliegende Spannung wird als Spannung Va bezeichnet. Die Spannung Va entspricht der Ausgangsspannung der Wechselrichterschaltung INV0. Die Drains der Transistoren 413 und 414 sind mit dem Gate des Transistors 431 verbunden. Die an das Gate des Transistors 431 angelegte Spannung wird als Spannung Vb bezeichnet. Die Spannung Vb entspricht der Ausgangsspannung der Wechselrichterschaltung INV1. Die Source des Transistors 414 ist mit der Leitung LN1 verbunden.
  • An die Leitung LN2 sind die Sources der Transistoren 413, 421 und 431, die Gates der Transistoren 415 und 416 und der Drain des Transistors 432 angeschlossen. Der Kondensator C1 ist zwischen den Leitungen LN1 und LN2 vorgesehen. Das heißt, ein Anschluss des Kondensators C1 ist mit der Leitung LN1 verbunden, der andere Anschluss des Kondensators C1 ist mit der Leitung LN2 verbunden. Die an der Leitung LN2 anliegende Spannung wird als Spannung Vc bezeichnet.
  • An die Leitung LN3 sind die Drains der Transistoren 421 und 422 und die Source des Transistors 416 angeschlossen. Die an der Leitung LN3 anliegende Spannung wird als Spannung Vd bezeichnet. Der Kondensator C2 ist zwischen der Leitung LN3 und der Leitung LNout vorgesehen. Das heißt, ein Anschluss des Kondensators C2 ist mit der Leitung LN3 und der andere Anschluss des Kondensators C2 ist mit der Ausgangsleitung LNout verbunden. Die Drains der Transistoren 415 und 416 sind mit dem Gate des Transistors 432 verbunden. Die an das Gate des Transistors 432 angelegte Spannung wird als Spannung Ve bezeichnet. Die Spannung Ve entspricht der Ausgangsspannung der Wechselrichterschaltung INV2. Die Sources der Transistoren 415 und 432 sind mit der Ausgangsleitung LNout verbunden. Die Source des Transistors 422 ist mit der Leitung LN1 verbunden.
  • Während die MOSFETs in der CP-Schaltung 400 jeweils von einer parasitären Diode begleitet werden, sind von diesen parasitären Dioden nur die parasitären Dioden, die die Transistoren 421, 431 und 432 begleiten, in 37 ausdrücklich dargestellt (dasselbe gilt für die 38 und 39, sowie die 40 bis 42, auf die später Bezug genommen wird).
  • Die parasitäre Diode des Transistors 421 hat ihre Durchlassrichtung in der Richtung, die vom Drain zur Source des Transistors 421 zeigt. Somit umfasst der Transistor 421 eine parasitäre Diode, deren Anode mit der Leitung LN3 und deren Kathode mit der Leitung LN2 verbunden ist. Eine Diode, deren Anode mit der Leitung LN3 und deren Kathode mit der Leitung LN2 verbunden ist, kann, getrennt von der parasitären Diode, parallel zum Transistor 421 geschaltet werden.
  • Die parasitäre Diode des Transistors 431 hat ihre Durchlassrichtung in der Richtung, die vom Drain zur Source des Transistors 431 zeigt. Somit umfasst der Transistor 431 eine parasitäre Diode, deren Anode mit der Versorgungsleitung LN_V2 und deren Kathode mit der Leitung LN2 verbunden ist. Eine Diode, deren Anode mit der Versorgungsleitung LN_V2 und deren Kathode mit der Leitung LN2 verbunden ist, kann, getrennt von der parasitären Diode, parallel zum Transistor 431 geschaltet werden.
  • Die parasitäre Diode des Transistors 432 hat ihre Durchlassrichtung in der Richtung, die vom Drain zur Source des Transistors 432 zeigt. Somit umfasst der Transistor 432 eine parasitäre Diode, deren Anode mit der Leitung LN2 verbunden ist und deren Kathode mit der Ausgangsleitung LNout verbunden ist. Eine Diode, deren Anode mit der Leitung LN2 und deren Kathode mit der Ausgangsleitung LNout verbunden ist, kann, getrennt von der parasitären Diode, parallel zum Transistor 432 geschaltet werden.
  • Das Steuersignal INx nimmt als Signalpegel einen hohen oder niedrigen Pegel an. Ein High-Level-Steuersignal INx hat das Potential der Spannung V2. Ein Niedrigpegel-Steuersignal INx hat das Potential der Spannung V1. Die Größe der Gate-Schwellenspannung jedes MOSFET in der CP-Schaltung 400 ist ausreichend niedriger als die Differenzspannung (V2 - V1). Wenn das Steuersignal INx auf einem hohen Pegel liegt, ist der Transistor 411 ausgeschaltet und der Transistor 412 eingeschaltet, so dass die Spannung V1 an der Leitung LN1 anliegt (d. h. Va = V1). Wenn das Steuersignal INx auf einem niedrigen Pegel liegt, ist der Transistor 411 eingeschaltet und der Transistor 412 ausgeschaltet, so dass die Spannung V2 an die Leitung LN1 angelegt wird (d.h. Va = V2).
  • Ein Hochpegel-Steuersignal INx entspricht einem Steuersignal INx mit dem Wert „0“, und ein Niedrigpegel-Steuersignal INx entspricht einem Steuersignal INx mit dem Wert „1“. Wie später ausführlich beschrieben wird, löst ein Schalter des Steuersignals INx von hohem Pegel auf niedrigen Pegel die CP-Schaltung 400 aus, um einen Ladungspumpenbetrieb durchzuführen und auf der Leitung LNout eine Spannung zu erzeugen, die höher als die Spannung V2 ist.
  • Bezugnehmend auf die 40 bis 42 wird die Funktionsweise der CP-Schaltung 400 detailliert beschrieben, ausgehend von einem Zustand, in dem das Steuersignal INx auf einem hohen Pegel liegt.
  • 40 ist eine Ansicht, die den Zustand der CP-Schaltung 400 in dem Hochpegel-Zeitraum des Steuersignals INx zeigt. In 40 werden der Einfachheit halber gestrichelte Pfeile zur Veranschaulichung der Zustände der relevanten Schaltungselemente verwendet.
  • Wie in 40 dargestellt, ist im Hochpegel-Zeitraum des Steuersignals INx der Transistor 411 ausgeschaltet und der Transistor 412 eingeschaltet, so dass die Spannung V1 an der Leitung LN1 anliegt. Das heißt, die Ausgangsspannung Va der Wechselrichterschaltung INV0 ist gleich der Spannung V1. Wenn Va = V1 ist, ist der Transistor 414 eingeschaltet, und auf diese Weise wird die Spannung V1 auf das Gate des Transistors 431 gespeist, d. h. Vb = V1.
  • Andererseits fließt im Hochpegel-Zeitraum des Steuersignals INx, wenn der Transistor 431 ausgeschaltet ist, ein Strom über die parasitäre Diode des Transistors 431 von der Versorgungsspannung LN_V2 zur Leitung LN2, so dass die Spannung Vc ansteigt. Wenn die Spannung Vc über die Spannung Vb plus die Gate-Schwellenspannung des Transistors 431 ansteigt, schaltet sich der Transistor 431 ein. In dem Hochpegel-Zeitraum des Steuersignals INx ist Vb = V1, und auf diese Weise schaltet sich der Transistor 431 schnell ein. Nach dem Einschalten des Transistors 431 wird über den Kanal des Transistors 431 elektrische Ladung aus der Versorgungsleitung LN_V2 der Leitung LN2 zugeführt. 40 zeigt den Zustand der CP-Schaltung 400, wie er beobachtet wird, wenn das Steuersignal INx auf einem hohen Pegel liegt und der Transistor 431 eingeschaltet ist. In diesem Zustand ist Vc = V2. Es ist zu beachten, dass bei Vc = V2 die Gate-Source-Spannung des Transistors 413 niedriger ist als die Gate-Schwellenspannung und auf diese Weise der Transistor 413 ausgeschaltet ist. Außerdem ist bei Vc = V2 die Gate-Source-Spannung des Transistors 421 0 V und auf diese Weise ist der Transistor 421 ausgeschaltet.
  • Andererseits liegt bei Va = V1 zwischen Gate und Source des Transistors 422 eine Spannung an, die über der Schwellenspannung des Gates liegt, so dass der Transistor 422 eingeschaltet ist. Somit ist ein Pfad zwischen den Leitungen LN1 und LN3 über den Transistor 422 leitfähig, so dass Vd = V1. Bei Vd = V1 und Vc = V2 ist der Transistor 416 eingeschaltet, und die Spannung auf der Leitung LN3 wird an das Gate des Transistors 432 angelegt. Somit ist Ve = V1.
  • Im Hochpegel-Zeitraum des Steuersignals INx fließt, wenn der Transistor 432 ausgeschaltet ist, über die parasitäre Diode des Transistors 432 ein Strom von der Leitung LN2 zur Ausgangsleitung LNout, so dass die Ausgangsspannung Vout ansteigt. Wenn die Ausgangsspannung Vout über die Spannung Ve plus die Gate-Schwellenspannung des Transistors 432 ansteigt, schaltet sich der Transistor 432 ein. In dem Hochpegel-Zeitraum des Steuersignals INx ist Ve = V1, und auf diese Weise schaltet sich der Transistor 432 schnell ein. Nach dem Einschalten des Transistors 432 wird über den Kanal des Transistors 432 elektrische Ladung aus der Leitung LN2 der Ausgangsleitung LNout zugeführt. 40 zeigt den Zustand der CP-Schaltung 400, wie er beobachtet wird, wenn das Steuersignal INx auf einem hohen Pegel liegt und der Transistor 432 eingeschaltet ist. In diesem Zustand ist Vout = V2. Es ist zu beachten, dass bei Vout = V2 und Vc = V2 die Gate-Source-Spannung des Transistors 415 niedriger ist als die Gate-Schwellenspannung, und auf diese Weise der Transistor 415 ausgeschaltet ist.
  • Wie vorstehend beschrieben, arbeitet die CP-Schaltung 400 in dem Hochpegel-Zeitraum des Steuersignals INx so, dass Va = V1, Vc = V2, Vd = V1 und Vout = V2. Das heißt, im Hochpegel-Zeitraum des Steuersignals INx wird in jedem der Kondensatoren C1 und C2 eine elektrische Ladung gespeichert, die der Differenzspannung (V2 - V1) entspricht.
  • 41 ist eine Ansicht, die den Zustand der CP-Schaltung 400 veranschaulicht, der beobachtet wird, wenn der Pegel des Steuersignals INx von einem hohen auf einen niedrigen Pegel umgeschaltet hat. In 41 werden der Einfachheit halber gestrichelte Pfeile zur Veranschaulichung der Zustände der relevanten Schaltungselemente verwendet.
  • Das Steuersignal INx, das von einem hohen Pegel auf einen niedrigen Pegel umschaltet, bewirkt, dass der Transistor 411 von Aus auf Ein und der Transistor 412 von Ein auf Aus geschaltet wird. Als Reaktion auf den Schalter steigt die Spannung Va von der Spannung V1 auf die Spannung V2 an.
  • Wenn die Spannung Va von der Spannung V1 auf die Spannung V2 ansteigt, steigt über den Kondensator C1 auch die Spannung Vc auf der Leitung LN2 an. Unmittelbar bevor das Steuersignal INx von hohem auf niedrigen Pegel umschaltet, ist Vc = V2; auf diese Weise steigt die Spannung Vc auf der Leitung LN2 ab der Spannung V2 auf höher als die Spannung V2. Wenn die Spannung Vc gleich oder höher als die Spannung V2 plus die Gate-Schwellenspannung des Transistors 421 ist, schaltet sich der Transistor 421 ein.
  • Während die Spannung Vc von der Spannung V2 ansteigt, steigt das Source-Potential des Transistors 413 über die Spannung V2 (das Gate-Potential des Transistors 413) plus die Gate-Schwellenspannung und der Transistor 413 schaltet ein. Andererseits schaltet der Transistor 414 beim Anstieg der Spannung Va von der Spannung V1 auf die Spannung V2 aus. Dann wird die Ausgangsspannung Vb der Wechselrichterschaltung INV1 gleich der Spannung Vc, und auf diese Weise, wenn das Gate-Potential und das Source-Potential des Transistors 431 gleich sind, wird der Transistor 431 ausgeschaltet.
  • Außerdem schaltet sich der Transistor 422 aus, wenn die Spannung Va auf der Leitung LN1 von der Spannung V1 auf die Spannung V2 ansteigt, und die Leitung zwischen den Leitungen LN1 und LN3 wird unterbrochen. Nach dem Einschalten des Transistors 421 und dem Ausschalten des Transistors 422 steigt in Abstimmung mit dem Anstieg der Spannung Vc auf der Leitung LN2 auch die Spannung Vd auf der Leitung LN3 an.
  • Durch das Einschalten des Transistors 421 sinkt die Gate-Source-Spannung des Transistors 416 gegen 0 V und der Transistor 416 wird ausgeschaltet. Steigt hingegen die Spannung Vd und damit die Ausgangsspannung Vout, schaltet sich der Transistor 415 ein, und auf diese Weise wird die Spannung Ve, die die Ausgangsspannung der Wechselrichterschaltung INV2 darstellt, gleich der Ausgangsspannung Vout. Wenn dann das Gate-Potential und das Source-Potential des Transistors 432 gleich sind, schaltet sich der Transistor 432 aus.
  • 42 veranschaulicht den Zustand der CP-Schaltung 400 im Niedrigpegel-Zeitraum des Steuersignals INx, nachdem sich die Ausgangsspannung Vout stabilisiert hat (davon ausgehend, dass in der Ausgangsleitung LNout keine elektrische Ladung mehr abgegeben wird). In dem Zustand in 42 ist Va = V2. Außerdem wird, wie in 40 beschrieben, im Hochpegel-Zeitraum des Steuersignals INx eine elektrische Ladung, die der Differenzspannung (V2 - V1) entspricht, im Kondensator C1 mit der Leitung LN1 auf der Niederpotentialseite und eine elektrische Ladung, die der Differenzspannung (V2 - V1) entspricht, im Kondensator C2 mit der Leitung LN3 auf der Niederpotentialseite gespeichert. Diese gespeicherten elektrischen Ladungen werden in dem Niedrigpegel-Zeitraum des Steuersignals INx beibehalten. Somit ist in dem Zustand in 42 Vout = 2(V2 - V1) + V2.Thus, in the state in 42, Vout = 2(V2 - V1) + V2. Das heißt, in dem Zustand in 42 ist die Ausgangsspannung Vout um das Doppelte der Differenzspannung (V2 - V1) höher als die Spannung V2. Es ist jedoch zu beachten, dass Vout = 2(V2 - V1) + V2 einen idealen Zustand ausdrückt und die tatsächliche Höchstspannung der Ausgangsspannung Vout aufgrund verschiedener Faktoren etwas niedriger sein dürfte als Vout = 2(V2 - V1) + V2.
  • 43 ist ein Zeitdiagramm, das in einer Übersicht den Betrieb der CP-Schaltung 400 darstellt. 43 veranschaulicht die Wellenformen des Steuersignals INx, der Spannung Vc, der Spannung Va, der Spannung Vb, der Ausgangsspannung Vout, der Spannung Vd und der Spannung Ve (von vorstehend nach unten). Es ist zu beachten, dass in 43 die Wellenformen der Spannungen Vb und Ve als digitale Wellenformen dargestellt sind. Wenn die Ausgangsspannung Vb der Wechselrichterschaltung INV1 auf einem niedrigen Pegel liegt, ist das Potential der Spannung Vb gleich dem Potential der Spannung Va und, wenn die Ausgangsspannung Vb der Wechselrichterschaltung INV1 auf einem hohen Pegel liegt, ist das Potential der Spannung Vb gleich dem Potential der Spannung Vc. Wenn die Ausgangsspannung Ve der Wechselrichterschaltung INV2 auf einem niedrigen Pegel liegt, ist das Potential der Spannung Ve gleich dem Potential der Spannung Vd und wenn die Ausgangsspannung Ve der Wechselrichterschaltung INV2 auf einem hohen Pegel liegt, ist das Potential der Spannung Ve gleich dem Potential der Ausgangsspannung Vout.
  • Ausgelöst durch eine Abwärtsflanke im Steuersignal INx, beginnt die Spannung Va ab der Spannung V1 und die Spannung Vc ab der Spannung V2 zu steigen. Wenn die Spannung Vc ansteigt und die Ausgangsspannung Vb der Wechselrichterschaltung INV1 von einem niedrigen Pegel auf einen hohen Pegel ausschaltet, schaltet sich der Transistor 431 aus; im Wesentlichen zum gleichen Zeitpunkt, zu dem der Transistor 431 ausschaltet, schaltet sich der Transistor 421 ein. Beim Einschalten des Transistors 421 wird elektrische Ladung von der Leitung LN2 zur Leitung LN3 über die ohmsche Komponente des Kanals des Transistors 421 zugeführt, so dass mit einer Zeitkonstante, die von der ohmschen Komponente abhängt, die Spannung Vd und die Ausgangsspannung Vout allmählich ansteigen.
  • Etwa zu dem Zeitpunkt, zu dem die Spannungen Va und Vc aufhören zu steigen, gibt die Wechselrichterschaltung INV2 ihre Ausgangsspannung Ve von einem niedrigen Pegel auf einen hohen Pegel ab. Auch danach steigen die Spannungen Vd und Vout noch eine Weile weiter an, bis der Potentialunterschied zwischen den Leitungen LN2 und LN3 gleich wird.
  • Es folgt eine ergänzende Beschreibung der besonderen Merkmale der CP-Schaltung 400 gemäß dieser Ausführungsform.
  • In der CP-Schaltung 400 fungiert der Transistor 421 als erstes Schaltelement, das zwischen den Leitungen LN2 und LN3 vorgesehen ist. Der Transistor 421 ist ein Schaltelement, das basierend auf der Differenzspannung zwischen der Spannung Vc auf der Leitung LN2 und der Spannung V2 ein- und ausschaltet und als Reaktion auf den Anstieg der Spannung Va auf der Leitung LN1 von der Spannung V1 auf die Spannung V2 eingeschaltet wird (siehe 41).
  • Bei der in Abhängigkeit von dieser Ausführungsform eingerichteten CP-Schaltung 400 wird der Zustand der CP-Schaltung 400 umgeschaltet, ohne dass ein Gate-Signal für den Transistor 421 erforderlich ist, so dass die gewünschte Boost-Spannung mit einer einfachen Konfiguration (z. B. mit einer geringen Anzahl von Elementen) erreicht werden kann.
  • Der Transistor 421 geht davon aus, dass er die Ausgangsspannung Vout erhöht, indem er elektrische Ladung aus der Leitung LN2 der Leitung LN3 zuführt, wenn bei niedrigem Pegel des Steuersignals INx ein Ladungspumpenbetrieb erfolgt. Wenn im Hochpegel-Zeitraum des Steuersignals INx die Kondensatoren C1 und C2 aufgeladen sind, muss der Durchgang eines Stroms von der Leitung LN2 zur Leitung LN3 abgeschaltet werden, was durch den Transistor 421 erreicht wird.
  • In der CP-Schaltung 400 fungiert der Transistor 422 als zweites Schaltelement, das mit der Leitung LN3 verbunden ist. In der CP-Schaltung 400 hat der Transistor 422 einen Drain (erste Elektrode), der mit der Leitung LN3 verbunden ist, und eine Source (zweite Elektrode), die mit der Leitung LN1 verbunden ist. Wenn in der CP-Schaltung 400 das Steuersignal INx auf einem hohen Pegel liegt und die Spannung V1 in die Leitung LN1 gespeist wird, ist der Transistor 422 eingeschaltet (d. h. er leitet zwischen seinem Drain und seiner Source) und speist die an seiner Source (zweite Elektrode) empfangene Spannung V1 in die Leitung LN3 ein. Wenn das Steuersignal INx auf einem niedrigen Pegel liegt und die Spannung V2 auf die Leitung LN1 gespeist wird, ist in der CP-Schaltung 400 der Transistor 422 ausgeschaltet (d. h. er ist zwischen seinem Drain und seiner Source abgeschaltet).
  • Von den in der CP-Schaltung 400 vorgesehenen Transistoren wird mit Ausnahme des Transistors 422 keiner mit einer höheren Spannung als der Differenzspannung (V2 - V1) gespeist. Auch der Transistor 422 mit seiner an die Leitung LN1 angeschlossenen Source wird nicht mit einer Spannung gespeist, die höher als die Differenzspannung (V2 - V1) ist. Somit kann die CP-Schaltung 400 nur mit Transistoren aufgebaut werden, deren Widerstandsspannung der Differenzspannung (V2 - V1) entspricht. Somit ist es möglich, durch die Verwendung von Transistoren mit einer niedrigen Widerstandsspannung um die Differenzspannung (V2 - V1) eine Ausgangsspannung Vout zu erzeugen, die höher als die Widerstandsspannung ist. Wenn, der Einfachheit halber, eine Spannung von 2(V2 - V1) zwischen Source und Drain des Transistors 422 angelegt wird, muss ein Transistor verwendet werden, der dieser Spannung standhält, was zu einer Verteuerung oder Vergrößerung der CP-Schaltung 400 oder zu einem komplizierten Herstellungsverfahren führen kann.
  • In der CP-Schaltung 400 fungiert der Transistor 431 als erstes Gleichrichterelement, das zwischen der Versorgungsleitung LN_V2 und der Leitung LN2 vorgesehen ist. Die Wechselrichterschaltung INV1 fungiert als Wechselrichterschaltung zur Ansteuerung des ersten Gleichrichterelements (431) (d. h. als Wechselrichterschaltung für das erste Gleichrichterelement). Die Wechselrichterschaltung INV1 verwendet die Spannung Vc auf der Leitung LN2 als Positive-Side-Versorgungsspannung und die Spannung Va auf der Leitung LN1 als Negativ-Side-Versorgungsspannung. In Abhängigkeit von der Größenbeziehung zwischen einerseits der Spannung V2 auf der Versorgungsleitung LN_V2 und andererseits der Spannung Vc auf der Leitung LN2 und der Spannung Va auf der Leitung LN1 (d.h., in Abhängigkeit von der Größenbeziehung zwischen den Spannungen V2 und Vc und der Größenbeziehung zwischen den Spannungen V2 und Va), gibt die Wechselrichterschaltung INV1 die Spannung Va auf der Leitung LN1 als Spannung Vb aus (siehe 40) oder gibt die Spannung Vc auf der Leitung LN2 als Spannung Vb aus (siehe 41). Während die Eingangsspannung der Wechselrichterschaltung INV1 fest auf die Spannung V2 eingestellt ist, variieren die Versorgungsspannungen der Wechselrichterschaltung INV1. Es ist jedoch zu beachten, dass in einem Fall, in dem die Spannung V2 die Bootspannung VB ist, der spezifische Wert der Spannung V2 mit der Ausgangsanschluss-Spannung VS variiert.
  • Mit dieser Konfiguration kann im Hochpegel-Zeitraum des Steuersignals INx die Spannung Vc auf der Leitung LN2 bis auf das Niveau der Spannung V2 angehoben werden. Das heißt, dass eine elektrische Ladung, die der Differenzspannung (V2 - V1) entspricht, im Kondensator C1 gespeichert werden kann. Wenn das erste Gleichrichterelement eine einfache Diode ist, steigt die Spannung Vc auf der Leitung LN2 während des Hochpegel-Zeitraums des Steuersignals INx nur bis zur Differenzspannung (V2 - Vf) an, und die im Ladungspumpenbetrieb erzielte Ausgangsspannung Vout ist niedriger als bei der Konfiguration in 37. Das Symbol Vf steht für die Durchlassspannung der Diode.
  • In der CP-Schaltung 400 fungiert der Transistor 432 als zweites Gleichrichterelement, das zwischen der Leitung LN2 und der Ausgangsleitung LNout vorgesehen ist. Die Wechselrichterschaltung INV2 fungiert als Wechselrichterschaltung zur Ansteuerung des zweiten Gleichrichterelements (432) (d. h. als Wechselrichterschaltung für das zweite Gleichrichterelement). Die Wechselrichterschaltung INV2 verwendet die Spannung an der Ausgangsleitung LNout als Positive-Side-Versorgungsspannung und die Spannung an der Leitung LN3 als Negativ-Side-Versorgungsspannung. In Abhängigkeit von der Größenbeziehung zwischen einerseits der Spannung Vc auf der Leitung LN2 und andererseits der Spannung Vout auf der Ausgangsleitung LNout und der Spannung Vd auf der Leitung LN3 (d.h., in Abhängigkeit von der Größenbeziehung zwischen den Spannungen Vc und Vout und der Größenbeziehung zwischen den Spannungen Vc und Vd), gibt die Wechselrichterschaltung INV2 die Spannung Vd auf der Leitung LN3 als Spannung Ve aus (siehe 40) oder gibt die Spannung Vout auf der Ausgangsleitung LNout als Spannung Ve aus (siehe 41). Die Eingangsspannung (Vc) an der Wechselrichterschaltung INV2 variiert, und auch die Versorgungsspannungen an der Wechselrichterschaltung INV2 variieren.
  • Mit dieser Konfiguration kann im Hochpegel-Zeitraum des Steuersignals INx die Spannung Vout an der Ausgangsleitung LNout bis auf das Niveau der Spannung V2 angehoben werden. Das heißt, dass eine elektrische Ladung, die der Differenzspannung (V2 - V1) entspricht, im Kondensator C2 gespeichert werden kann. Wenn das zweite Gleichrichterelement eine einfache Diode ist, steigt die Spannung Vout auf der Ausgangsleitung LNout während des Hochpegel-Zeitraums des Steuersignals INx nur bis zur Differenzspannung (V2 - Vf) an, und die im Ladungspumpenbetrieb erzielte Ausgangsspannung Vout ist niedriger als bei der Konfiguration in 37.
  • Bezugnehmend auf 44 wird ergänzend der Zusammenhang zwischen der CP-Schaltung 401 in 38 und der CP-Schaltung 41 in 6 beschrieben. Wie bereits erwähnt, entspricht die in 38 gezeigte CP-Schaltung 401 der CP-Schaltung 400, die als CP-Schaltung 41 in 6 verwendet wird. Das Steuersignal INx, das der CP-Schaltung 401 von der Schaltsteuerschaltung 50 (siehe 6) gespeist wird, ist das Steuersignal IN1. Ein Hochpegel-Steuersignal IN1 hat den Wert „0“ und ein Niedrigpegel-Steuersignal IN1 hat den Wert „1“. Die CP-Schaltung 401 kann den ersten Ladungspumpenbetrieb durchführen, der im Zusammenhang mit der ersten Ausführungsform beschrieben wurde.
  • In der CP-Schaltung 401 wird in dem Hochpegel-Zeitraum des Steuersignals IN1 der erste Ladungspumpenbetrieb nicht durchgeführt; in dem Hochpegel-Zeitraum des Steuersignals IN1 werden die Kondensatoren C1 und C2 in der CP-Schaltung 401 aufgeladen, so dass die Bootspannung VB an der Hochpegel-Seite der Kondensatoren C1 und C2 anliegt. In der CP-Schaltung 401 wird beim Auftreten einer Abwärtsflanke im Steuersignal IN1 der erste Ladungspumpenbetrieb durchgeführt, und auf der Leitung LNout erscheint eine erste Boost-Spannung höher als die Boot-Spannung VB. Die erste Boost-Spannung entspricht der vorstehend unter Bezugnahme auf 7 beschriebenen Spannung (VB + VUP1) und idealerweise VUP1 = 2(VB - VS).
  • Die Ausgangsleitung LNout in der CP-Schaltung 401 ist mit dem Ausgangsknoten OUT1 in 6 verbunden, und die Ausgangsspannung Vout in der CP-Schaltung 401 wird als Gate-Signal SW_G1 an das Gate des Transistors M1 ausgeliefert. Somit ist im Hochpegel-Zeitraum des Steuersignals IN1 der Potential-Unterschied zwischen Gate und Source des Transistors M1 gleich Null, und der Transistor M1 ist ausgeschaltet. Im Niedrigpegel-Zeitraum des Steuersignals IN1 liegt eine Spannung VUP1 zwischen Gate und Source des Transistors M1 an, und der Transistor M1 ist eingeschaltet.
  • Bezugnehmend auf 45 wird ergänzend der Zusammenhang zwischen der CP-Schaltung 402 in 39 und der CP-Schaltung 42 in 6 beschrieben. Wie bereits erwähnt, entspricht die in 39 gezeigte CP-Schaltung 402 der CP-Schaltung 400, die als CP-Schaltung 42 in 6 verwendet wird. Das Steuersignal INx, das der CP-Schaltung 402 von der Schaltsteuerschaltung 50 (siehe 6) gespeist wird, ist das Steuersignal IN2. Ein Hochpegel-Steuersignal IN2 hat den Wert „0“ und ein Niedrigpegel-Steuersignal IN2 hat den Wert „1“. Die CP-Schaltung 402 kann den zweiten Ladungspumpenbetrieb durchführen, der im Zusammenhang mit der ersten Ausführungsform beschrieben wurde.
  • In der CP-Schaltung 402 wird im Hochpegel-Zeitraum des Steuersignals IN2 der zweite Ladungspumpenbetrieb nicht durchgeführt; im Hochpegel-Zeitraum des Steuersignals IN2 werden die Kondensatoren C1 und C2 in der CP-Schaltung 402 aufgeladen, so dass die Steuerversorgungsspannung VCC an die High-Potential-Seite der Kondensatoren C1 und C2 angelegt wird. In der CP-Schaltung 402 wird beim Auftreten einer Abwärtsflanke im Steuersignal IN2 der zweite Ladungspumpenbetrieb durchgeführt, und an der Ausgangsleitung LNout erscheint eine zweite Boost-Spannung, die höher als die Steuerversorgungsspannung VCC ist. Die zweite Boost-Spannung entspricht der vorstehend unter Bezugnahme auf 8 beschriebenen Spannung (VCC + VUP2) und ist im Idealfall VUP2 = 2VCC.
  • Die Ausgangsleitung LNout in der CP-Schaltung 402 ist mit dem Ausgangsknoten OUT2 in 6 verbunden, und die Ausgangsspannung Vout in der CP-Schaltung 402 wird als Gate-Signal SW_G2 an das Gate des Transistors M2 ausgeliefert. Somit ist im Hochpegel-Zeitraum des Steuersignals IN2 der Potential-Unterschied zwischen Gate und Source des Transistors M2 gleich Null, und der Transistor M2 ist ausgeschaltet. Im Niedrigpegel-Zeitraum des Steuersignals IN2 liegt eine Spannung VUP2 zwischen Gate und Source des Transistors M2 an, und der Transistor M2 ist eingeschaltet.
  • Eine vierte Ausführungsform umfasst die unten beschriebenen praktischen Beispiele EX4_1 bis EX4_3.
  • [Praktisches Beispiel EX4_1]
  • Es wird das praktische Beispiel EX4_1 beschrieben. Die CP-Schaltung 400 kann in 46 in eine CP-Schaltung 400' umgewandelt werden. Die CP-Schaltung 400' ist eine CP-Schaltung in Abhängigkeit von dem praktischen Beispiel EX4_1. Die CP-Schaltung 400' kann wie die CP-Schaltung 41 in 6 und wie die CP-Schaltung 42 in 6 verwendet werden. In solchen Fällen kann das Bezugszeichen 400 der CP-Schaltung, die zuvor im Zusammenhang mit der vierten Ausführungsform beschrieben wurde, als 400' gelesen werden.
  • Die CP-Schaltung 400 in 37 kann einer ersten bis dritten Modifikation unterzogen werden, wie unten beschrieben, um die CP-Schaltung 400' in 46 zu erhalten.
  • Die erste Modifikation umfasst das Ersetzen des Transistors 422 in der CP-Schaltung 400 in 37 durch einen Transistor 422'. Der Transistor 422' ist ein n-Kanal-MOSFET. In der CP-Schaltung 400' ist der Drain des Transistors 422' mit der Leitung LN3 und die Source des Transistors 422' mit der Leitung LN_V1 verbunden, und dem Gate des Transistors 422' wird das Steuersignal INx zugeführt.
  • Die zweite Änderung umfasst das Ersetzen des Transistors 431 in der CP-Schaltung 400 in 37 durch eine Diode 431'. Diese Ersetzung führt dazu, dass die Wechselrichterschaltung INV1 in der CP-Schaltung 400 in 37 in der CP-Schaltung 400' wegfällt. In der CP-Schaltung 400' ist die Anode der Diode 431' mit der Versorgungsleitung LN_V2 und die Kathode der Diode 431' mit der Leitung LN2 verbunden.
  • Die dritte Änderung umfasst das Ersetzen des Transistors 432 in der CP-Schaltung 400 in 37 durch eine Diode 432'. Diese Ersetzung führt dazu, dass die Wechselrichterschaltung INV2 in der CP-Schaltung 400 in 37 in der CP-Schaltung 400' wegfällt. In der CP-Schaltung 400' ist die Anode der Diode 432' mit der Zuführungsleitung LN_V2 verbunden, und die Kathode der Diode 432' ist mit der Ausgangsleitung LNout verbunden.
  • In der CP-Schaltung 400' ist der Transistor 422' im Hochpegel-Zeitraum des Steuersignals INx eingeschaltet (d. h. in dem Zeitraum, in dem das Steuersignal INx das Potential der Spannung V2 hat) und im Niedrigpegel-Zeitraum des Steuersignals INx ausgeschaltet (d. h. in dem Zeitraum, in dem das Steuersignal INx das Potential der Spannung V1 hat).
  • Der Transistor 422', der im Hochpegel-Zeitraum des Steuersignals INx eingeschaltet und im Niedrigpegel-Zeitraum des Steuersignals INx ausgeschaltet ist, ähnelt dem Transistor 422 in 37 (siehe auch die 40 und 42). In der CP-Schaltung 400' ist der Transistor 422' mit einem Drain (erste Elektrode) an die Leitung LN3 und mit einer Source (zweite Elektrode) an die Leitung LN_V1 angeschlossen und empfängt die Spannung V1.
  • In der CP-Schaltung 400' fungiert der Transistor 422' als das vorstehend beschriebene zweite Schaltelement. Wie der Transistor 422 in der CP-Schaltung 400 arbeitet der Transistor 422' in der CP-Schaltung 400' wie folgt: Wenn das Steuersignal INx auf einem hohen Pegel liegt und die Spannung V1 in die Leitung LN1 gespeist wird, ist er eingeschaltet (d.h. er leitet zwischen seinem Drain und seiner Source) und speist die an seiner Source (zweite Elektrode) empfangene Spannung V1 in die Leitung LN3 ein. Wie der Transistor 422 der CP-Schaltung 400 arbeitet auch der Transistor 422' der CP-Schaltung 400' wie folgt: Wenn das Steuersignal INx auf einem niedrigen Pegel liegt und die Spannung V2 auf die Leitung LN1 gespeist wird, ist er ausgeschaltet (d. h. er ist zwischen seinem Drain und seiner Source abgeschaltet).
  • Wie vorstehend beschrieben, arbeitet der Transistor 422' ähnlich wie der Transistor 422 in 37, so dass auch mit der ersten Modifikation der gewünschte Ladungspumpenbetrieb erreicht werden kann. Da jedoch im Niedrigpegel-Zeitraum des Steuersignals INx die Spannung Vd bis auf die Spannung ((V2 - V1) + V2) ansteigt (siehe 42), muss der Transistor 422' eine Widerstandsspannung aufweisen, die der Spannung (((V2 - V1) + V2) - V1), d. h. dem Doppelten der Differenzspannung (V2 - V1). Wenn beispielsweise die Differenzspannung (V2 - V1) 18 V beträgt, muss der Transistor 422 in 37 nur eine Widerstandsspannung von etwa 20 V aufweisen, der Transistor 422' in 46 dagegen eine Widerstandsspannung von etwa 40 V. Aus diesem Grund ist die CP-Schaltung 400 der CP-Schaltung 400' vorzuziehen.
  • In der CP-Schaltung 400' fungiert die Diode 431' als erstes Gleichrichterelement, das zwischen der Versorgungsleitung LN_V2 und der Leitung LN2 vorgesehen ist. Wie in dem Fall, in dem als erstes Gleichrichterelement der Transistor 431 (37) verwendet wird, kann auch in dem Fall, in dem als erstes Gleichrichterelement die Diode 431' verwendet wird, im Hochpegel-Zeitraum des Steuersignals INx der Kondensator C1 geladen werden. Bei Verwendung der Diode 431' steigt jedoch im Hochpegel-Zeitraum des Steuersignals INx die Spannung Vc auf der Leitung LN2 nur bis zur Spannung (V2 - Vf) an, und die im Ladungspumpenbetrieb erhaltene Ausgangsspannung Vout ist niedriger als in der Konfiguration in 37. Aus diesem Grund ist die CP-Schaltung 400 der CP-Schaltung 400' vorzuziehen.
  • In der CP-Schaltung 400' fungiert die Diode 432' als zweites Gleichrichterelement, das zwischen der Zuleitung LN_V2 und der Ausgangsleitung LNout vorgesehen ist. Wie in dem Fall, in dem als zweites Gleichrichterelement der Transistor 432 (37) verwendet wird, kann auch in dem Fall, in dem als zweites Gleichrichterelement die Diode 432' verwendet wird, im Hochpegel-Zeitraum des Steuersignals INx der Kondensator C2 geladen werden. Bei Verwendung der Diode 432' steigt die Spannung Vout auf der Ausgangsleitung LNout jedoch während einer Periode des Hochpegel-Zeitraums des Steuersignals INx nur bis zur Spannung (V2 - Vf) an, und die während des Ladungspumpenbetriebs erhaltene Ausgangsspannung Vout ist niedriger als bei der Konfiguration in 37. Aus diesem Grund ist die CP-Schaltung 400 der CP-Schaltung 400' vorzuziehen.
  • [Praktisches Beispiel EX4_2]
  • Es wird das praktische Beispiel EX4_2 beschrieben. Während das praktische Beispiel EX4_1 eine CP-Schaltung 400' behandelt, auf die alle vorstehend beschriebenen ersten bis dritten Modifikationen angewandt werden, kann die CP-Schaltung 400 in 37 nur einer oder nur zwei der ersten bis dritten Modifikationen unterzogen werden.
  • [Praktisches Beispiel EX4_3]
  • Die im Zusammenhang mit der vierten Ausführungsform beschriebene CP-Schaltung (400, 400') kann nicht nur auf die in 1 eingerichtete Halbleitervorrichtung 1 angewandt werden, sondern auf jede Vorrichtung, die eine Boost-Spannung benötigt.
  • < < Fünfte Ausführungsform > >
  • Es wird eine fünfte Ausführungsform der vorliegenden Offenbarung beschrieben. Die fünfte Ausführungsform befasst sich mit der Steuerung der Differenzspannung (VB - VS) durch die Schaltsteuerschaltung 50.
  • 47 veranschaulicht einen Teil der Schaltsteuerschaltung 50 gemäß der fünften Ausführungsform zusammen mit einigen dazugehörigen Peripherieschaltungen. Die Schaltsteuerschaltung 50 umfasst als Schaltung zur Überwachung und Steuerung der Differenzspannung (VB - VS) eine Rückkopplungssteuerschaltung 500. Die Rückkopplungssteuerschaltung 500 umfasst eine Rückkopplungs-Spannungserzeugungsschaltung 510, einen Vergleicher 520, eine Verstärkungs-Einstellschaltung 530 und eine Logikschaltung 540.
  • Die Rückkopplungs-Spannungserzeugungsschaltung 510 umfasst die Rückkopplungswiderstände 511 und 512. Die Rückkopplungs-Spannungserzeugungsschaltung 510 besteht aus einer Reihenschaltung der Rückkopplungswiderstände 511 und 512, die zwischen der Bootspannungsleitung LN_VB und der Ausgangsanschlussleitung LN_VS vorgesehen sind, und erzeugt eine Rückkopplungsspannung Vfb, die der Differenzspannung (VB - VS) entspricht. Insbesondere ist ein Anschluss des Rückkopplungswiderstands 511 mit der Bootspannungsleitung LN_VB verbunden, der andere Anschluss des Rückkopplungswiderstands 511 ist an einem Knoten 513 mit einem Anschluss des Rückkopplungswiderstands 512 verbunden, und der andere Anschluss des Rückkopplungswiderstands 512 ist mit der Ausgangsanschlussleitung LN_VS verbunden. Am Knoten 513, an dem die Rückkopplungswiderstände 511 und 512 miteinander verbunden sind, erscheint die Rückkopplungsspannung Vfb. Wenn die Widerstandswerte der Rückkopplungswiderstände 511 und 512 durch die Symbole „R511“ bzw. „R512“ dargestellt werden, ist die Rückkopplungsspannung Vfb gegeben durch Vfb = (VB - VS) × R512 / (R511 + R512) + VS.
  • Der Vergleicher 520 hat einen nicht-invertierenden Eingangsanschluss, einen invertierenden Eingangsanschluss und einen Ausgangsanschluss. Der nichtinvertierende Eingangsanschluss des Vergleichers 520 ist mit dem Anschluss 513 verbunden, um die Rückkopplungsspannung Vfb zu empfangen. Dem invertierenden Anschluss des Vergleichers 520 wird eine vorbestimmte Referenzspannung Vref zugeführt. Der Vergleicher 520 vergleicht die Rückkopplungsspannung Vfb mit der Referenzspannung Vref, um an seinem Anschluss ein Signal Sig_5a zu erzeugen und auszugeben, das das Ergebnis des Vergleichs der Rückkopplungsspannung Vfb mit der Referenzspannung Vref anzeigt. Der Vergleicher 520 arbeitet mit der Bootspannung VB als positiv-seitiger Versorgungsspannung und der Ausgangsanschluss-Spannung VS als negativ-seitiger Versorgungsspannung und erzeugt unter Verwendung der Bootspannung VB und der Ausgangsanschluss-Spannung VS das Signal Sig_5a. Somit ist das Potential des Signals Sig_5a gleich oder niedriger als das Potential der Bootspannung VB, aber gleich oder höher als das Potential der Ausgangsanschluss-Spannung VS.
  • Die Referenzspannung Vref ist eine Spannung, die auf der vorstehend erwähnten Schwellenspannung Vth_dff (siehe 11) basiert. Insbesondere ist die Referenzspannung Vref höher als eine Spannung, die um eine vorbestimmte Spannung VJJ höher ist als die Ausgangsanschluss-Spannung VS. Das heißt, Vref = VS + VJJ. Das Widerstandswertverhältnis zwischen den Rückkopplungswiderständen 511 und 512 ist so eingestellt, dass die Rückkopplungsspannung Vfb der Referenzspannung Vref entspricht, wenn die Differenzspannung (VB - VS) gleich der Schwellenspannung Vth_dff ist. Dementsprechend ist VJJ = Vth_dff × R512 / (R511 + R512). Wie bereits erwähnt, kann die Schwellenspannung Vth_dff einen Spannungswert (hier 18 V) haben, der gleich oder nahe an dem der Steuerversorgungsspannung VCC liegt.
  • Der Vergleicher 520 kann ein Vergleicher mit Hysterese sein.
  • Die Schaltung zur Verstärkungs-Einstellung 530 umfasst einen Widerstand 531 und Transistoren 532 bis 534. Die Transistoren 532 und 534 sind n-Kanal-MOSFETs und der Transistor 533 ist ein P-Kanal-MOSFET. Ein Anschluss des Widerstandes 531 ist mit der Bootspannungsleitung LN_VB verbunden. Der andere Anschluss des Widerstands 531 ist mit dem Drain des Transistors 532 und mit den Gates der Transistoren 533 und 534 verbunden. Die Source des Transistors 532 ist mit der Ausgangsanschlussleitung LN_VS verbunden. Das Gate des Transistors 532 ist mit dem Ausgangsanschluss des Vergleichers 520 verbunden. Somit wird das Gate des Transistors 532 mit dem Signal Sig_5a gespeist.
  • Die Source des Transistors 533 ist mit der Bootspannungsleitung LN_VB verbunden. Die Source des Transistors 534 ist mit der Ausgangsanschlussleitung LN_VS verbunden. Die Drains der Transistoren 533 und 534 sind miteinander verbunden. Das Signal, das am Drain des Transistors 532 erscheint, wird als das Signal Sig_5b bezeichnet. Das Signal, das an den Drains der Transistoren 533 und 534 erscheint, wird als Signal Sig_5c bezeichnet. Die Transistoren 533 und 534 bilden eine Wechselrichterschaltung. Die Transistoren 533 und 534 haben die Aufgabe, das Inversionssignal des Signals Sig_5b als Signal Sig_5c auszugeben.
  • Die Logikschaltung 540 empfängt das Signal Sig_5c. Basierend auf dem Signal Sig_5c erzeugt die Logikschaltung 540 ein Steuersignal Sig_5d zur Steuerung des Zustands der Schalterschaltung 30 und speist das erzeugte Steuersignal Sig_5d in den Schaltertreiber 40 ein. Die Logikschaltung 540 arbeitet mit der Bootspannung VB als positiv-seitiger Versorgungsspannung und der Ausgangsanschluss-Spannung VS als negativ-seitiger Versorgungsspannung und erzeugt aus der Bootspannung VB und der Ausgangsanschluss-Spannung VS das Steuersignal Sig_5d. Somit ist das Potenzial des Steuersignals Sig_5d gleich oder niedriger als das Potenzial der Bootspannung VB, aber gleich oder höher als das Potenzial der Ausgangsanschluss-Spannung VS.
  • Die Schaltschaltung 30 ist zwischen der Steuerversorgungsleitung LN_VCC und der Leitung für die Bootspannung LN_VB (d. h. zwischen dem Anschluss für die Steuerversorgungsspannung TM14 und dem Anschluss für die Bootspannung TM12) vorgesehen. Bei der Schaltsteuerschaltung 30 kann es sich um eine beliebige Schaltung handeln, die den Durchgang eines Stroms zwischen der Steuerversorgungsleitung LN_VCC und der Bootspannungsleitung LN_VB ermöglicht oder verhindert (mit anderen Worten: eine beliebige Schaltung, die den Durchgang eines Stroms zwischen der Steuerversorgungsleitung TM14 und dem Anschluss TM12 für die Bootspannung ermöglicht oder verhindert).
  • Während es sich bei der ersten Ausführungsform (siehe 6 usw.) um ein Beispiel handelt, bei dem die Schalterschaltung 30 mit n-Kanal-MOSFETs eingerichtet ist, kann die Schalterschaltung 30 auch mit p-Kanal-MOSFETs eingerichtet werden. Die Schalterschaltung 30 kann mit Schaltelementen eines beliebigen Typs eingerichtet werden, der nicht als MOSFET klassifiziert ist.
  • Der Strom, der von der Steuerversorgungsleitung LN_VCC über die Schalterschaltung 30 zur Bootspannungsleitung LN_VB fließt, entspricht dem Ladestrom des Bootstrap-Kondensators CB. Der Ladestrom des Bootstrap-Kondensators CB erhöht die Differenzspannung (VB - VS).
  • Der Strom, der von der Bootspannungsleitung LN_VB über die Schaltschaltung 30 zur Steuerversorgungsleitung LN_VCC fließt, entspricht dem Entladestrom des Bootstrap-Kondensators CB. Auch ein Strom, der von der Bootspannungsleitung LN_VB zu einer anderen Leitung (z. B. der Ausgangsanschlussleitung LN_VS oder der Masseleitung LN_GND) fließt, ohne die Schalterschaltung 30 zu durchlaufen, entspricht dem Entladestrom des Bootstrap-Kondensators CB (siehe 18 usw.). Der Entladestrom des Bootstrap-Kondensators CB senkt die Differenzspannung (VB - VS).
  • Die Rückkopplungs-Spannungserzeugungsschaltung 510, der Vergleicher 520, die Verstärkungs-Einstellschaltung 530, die Logikschaltung 540, der Schaltertreiber 40 und die Schalterschaltung 30 bilden eine Rückkopplungsschleife in Bezug auf die Bootspannung VB. Mit Hilfe dieser Rückkopplungssteuerschaltung 500 wird der Zustand der Schalterschaltung 30 über den Schaltertreiber 40 so gesteuert, dass die Differenzspannung (VB - VS) stabilisiert wird. Unterdessen, durch die Steuerung der Schalterschaltung 30, steuert die Rückkopplungssteuerschaltung 500 die Aufladung des Bootstrap-Kondensators CB über die Schaltschaltung 30 und stabilisiert dadurch die Differenzspannung (VB - VS).
  • Stabilisierung der Differenzspannung (VB - VS) bedeutet, dass die Differenzspannung (VB - VS) um die Schwellenspannung Vth_dff herum gleich oder niedriger als die vorstehend genannte Schwellenspannung Vth_dff gehalten wird (siehe 11). Dies entspricht einer Stabilisierung der Differenzspannung (VB - VS) auf der Schwellenspannung Vth_dff. Es ist zu beachten, dass bei einer transienten Reaktion die Differenzspannung (VB - VS) für einen sehr kurzen Zeitraum die Schwellenspannung Vth_dff überschreiten kann.
  • Um die Differenzspannung (VB - VS) auf der Schwellenspannung Vth_dff zu stabilisieren, arbeitet der Vergleicher 520 wie folgt. Wenn die Rückkopplungsspannung Vfb höher ist als die Bezugsspannung Vref, führt der Vergleicher 520 dem Gate des Transistors 532 elektrische Ladung (positive elektrische Ladung) zu, um das Potential des Signals Sig_5a anzuheben. Ist die Rückkopplungsspannung Vfb dagegen niedriger als die Bezugsspannung Vref, zieht der Vergleicher 520 elektrische Ladung (positive elektrische Ladung) vom Gate des Transistors 532 ab, um das Potential des Signals Sig_5a zu senken. Mit steigendem Absolutwert |Vfb - Vref| nimmt der Strom zu, der zwischen dem Ausgangsanschluss des Vergleichers 520 und dem Gate des Transistors 532 fließt. Es ist jedoch zu beachten, dass die obere Grenze des Potentials des Signals Sig_5a das Potential der Bootanschluss-Spannung VB und die untere Grenze des Potentials des Signals Sig_5a das Potential der Ausgangsanschluss-Spannung VS ist.
  • Ein Anstieg des Potentials des Signals Sig_5a führt zu einem Abfall des Potentials des Signals Sig_5b, und ein Abfall des Potentials des Signals Sig_5b führt zu einem Anstieg des Potentials des Signals Sig_5c. Im Gegensatz dazu führt ein Absinken des Potentials des Signals Sig_5a zu einem Anstieg des Potentials des Signals Sig_5b, und ein Anstieg des Potentials des Signals Sig_5b führt zu einem Absinken des Potentials des Signals Sig_5c.
  • Die Logikschaltung 540 steuert den Zustand der Schalterschaltung 30 über den Schaltertreiber 40 so, dass bei steigendem Potential des Signals Sig_5c der Ladestrom des Bootstrap-Kondensators CB abnimmt und dass bei sinkendem Potential des Signals Sig_5c der Ladestrom des Bootstrap-Kondensators CB zunimmt (sie erzeugt und gibt das Steuersignal Sig_5d aus, um diese Steuerung zu erreichen). Auf diese Weise kann die Differenzspannung (VB - VS) auf der Schwellenspannung Vth_dff stabilisiert werden.
  • Das heißt, dass die Ladespannung des Kondensators CB ausreichend ist, um den Ausgangstransistor MH sicher und ordnungsgemäß ansteuern zu können.
  • Insbesondere steuert die Rückkopplungssteuerschaltung 500 den Zustand der Schalterschaltung 30, wobei auch das Hochspannungs-Erkennungssignal Sig_p1 und das Negativspannungs-Erkennungssignal Sig_n1 berücksichtigt werden.
  • Insbesondere, wenn Sig_p1 = 1 ist, d. h. wenn der Wert des Hochspannungs-Erkennungssignals Sig_p1 unabhängig von der Rückkopplungsspannung Vfb (also unabhängig von den Signalen Sig_5a, Sig_5b und Sig_5c) „1“ ist, steuert die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) die Schalterschaltung 30 so, dass der Pfad zwischen den Leitungen LN_VCC und LN_VB abgeschaltet wird. Das heißt, wenn Sig_p1 = 1 ist, steuert die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) die Schaltschaltung 30 so, dass ein Strom von der Bootspannungsleitung LN_VB zur Steuerversorgungsleitung LN_VCC (d. h. der Ladestrom des Kondensators CB) abgeschaltet wird, unabhängig von der Rückkopplungsspannung Vfb (also unabhängig von den Signalen Sig_5a, Sig_5b und Sig_5c).
  • Wenn (Sig_n1, Sig_p1) = (0, 0) ist, d. h. wenn die Werte der Erkennungssignale Sig_n1 und Sig_p1 unabhängig von der Rückkopplungsspannung Vfb (also unabhängig von den Signalen Sig_5a, Sig_5b und Sig_5c) beide „0“ sind, kann die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) die Schalterschaltung 30 so steuern, dass der Pfad zwischen den Leitungen LN_VCC und LN_VB leitet. Das heißt, wenn (Sig_n1, Sig_p1) = (0, 0) ist, kann die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) unabhängig von der Rückkopplungsspannung Vfb (also unabhängig von den Signalen Sig_5a, Sig_5b und Sig_5c) die Schalterschaltung 30 so steuern, dass ein Strom zwischen den Leitungen LN_VCC und LN_VB fließen kann.
  • Wenn Sig_n1 = 1 ist, d. h. wenn der Wert des Negativspannungs-Erkennungssignals Sig_n1 „1“ ist, steuert die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) den Zustand des Schalters 30 in Abhängigkeit von der Rückkopplungsspannung Vfb. Ist Sig_n1 = 1, steuert die Rückkopplungssteuerschaltung 500 (Logikschaltung 540) über den Schaltertreiber 40 den Zustand der Schaltschaltung 30 so, dass bei steigendem Potential des Signals Sig_5c der Ladestrom des Bootstrap-Kondensators CB abnimmt und dass bei sinkendem Potential des Signals Sig_5c der Ladestrom des Bootstrap-Kondensators CB zunimmt (sie erzeugt und gibt das Steuersignal Sig_5d aus, um eine solche Steuerung zu erreichen).
  • Insbesondere, wenn beispielsweise in dem Zeitraum, in dem Sig_n1 = 1 ist, das Potential des Signals Sig_5c infolge von Vfb < Vref im Wesentlichen gleich der Ausgangsanschluss-Spannung VS ist, steuert die Logikschaltung 540 die Schaltschaltung 30 so, dass der Pfad zwischen den Leitungen LN_VCC und LN_VB leitet. Somit fließt der Ladestrom des Bootstrap-Kondensators CB von der Steuerversorgungsleitung LN_VCC in Richtung der Bootspannungsleitung LN_VB.
  • Umgekehrt gilt: Wenn in dem Zeitraum, in dem Sig_n1 = 1 ist, das Potential des Signals Sig_5c aufgrund von Vfb > Vref im Wesentlichen gleich der Bootspannung VB ist, steuert die Logikschaltung 540 die Schalterschaltung 30 so, dass der Pfad zwischen den Leitungen LN_VCC und LN_VB gesperrt wird. Dadurch wird ein Strom von der Steuerversorgungsleitung LN_VCC zur Bootspannungsleitung LN_VB (d. h. der Ladestrom des Bootstrap-Kondensators CB) abgeschaltet.
  • Mit der Verstärkungs-Einstellschaltung 530 kann die Verstärkung der vorstehend beschriebenen Rückkopplungsschleife eingestellt werden. Insbesondere kann durch die Einstellung des Widerstandswertes des Widerstandes 531 die Verstärkung der Rückkopplungsschleife angepasst werden. Durch Erhöhen des Widerstandswertes des Widerstandes 531 wird die Verstärkung der Rückkopplungsschleife erhöht, durch Verringern des Widerstandswertes des Widerstandes 531 verringert sich die Verstärkung der Rückkopplungsschleife. Durch Einstellen der Verstärkungsschleife der Rückkopplungsschleife kann die gewünschte Reaktionscharakteristik in Bezug auf die Rückkopplungsspannung (VB - VS), die der Ladespannung des Bootstrap-Kondensators CB entspricht, erreicht werden.
  • Eine fünfte Ausführungsform umfasst das nachstehend beschriebene praktische Beispiel EX5_1.
  • [Praktisches Beispiel EX5_1]
  • Es wird das praktische Beispiel EX5_1beschrieben. 48 ist ein Schaltplan, der im Zusammenhang mit dem praktischen Beispiel EX5_1einen Teil der Schaltsteuerschaltung 50 mit einigen dazugehörigen Peripherieschaltungen zeigt. Die in 48 dargestellte Rückkopplungssteuerschaltung 500 entspricht der in 47 gezeigten.
  • Im praktischen Beispiel EX5_1wird davon ausgegangen, dass die Schalterschaltung 30, wie im Zusammenhang mit der ersten Ausführungsform beschrieben, als Reihenschaltung von Schaltelementen M1 und M2 eingerichtet ist und dementsprechend der Schaltertreiber 40 die Ladungspumpenschaltung 41 umfasst (siehe 6). Im praktischen Beispiel EX5_1 entspricht das von der Logikschaltung 540 ausgegebene Steuersignal Sig_5d dem Steuersignal IN1, und ein dem Steuersignal IN1 entsprechendes Gate-Signal SW_G1 wird von der Ladungspumpenschaltung 41 auf das Gate des Transistors M1 gespeist. Die Steuerung des Transistors M2 erfolgt in ähnlicher Weise wie bei der ersten Ausführungsform usw. beschrieben. Die folgende Beschreibung konzentriert sich auf die Steuerung des Transistors M1.
  • Die Rückkopplungs-Spannungserzeugungsschaltung 510, der Vergleicher 520 und die Verstärkungs-Einstellerschaltung 530 in 48 sind als Differenzspannungs-Erkennungsschaltung 53 in 6 zu verstehen. In diesem Fall entspricht das Signal Sig_5c dem Erkennungssignal für die Differenzspannung Sig_dff. Hier (siehe 49) wird, wenn das Potential des Signals Sig_5c höher als das Potential der Spannung (VB - Vg1) ist, das Signal Sig_5c als High-Level eingestuft und hat den Wert „1“ und, wenn das Potential des Signals Sig_5c niedriger als das Potential der Spannung (VS + Vg2) ist, wird das Signal Sig_5c als Low-Level eingestuft und hat den Wert „0“. Hier, G1 > G2.: Vg1 > 0 , Vg2 > 0 und Vg1 + Vg2 ≤ Vth_dff.
  • Wenn Sig_p1 = 1 ist, d.h. wenn der Wert des Hochspannungs-Erkennungssignals Sig_p1 „1“ ist, hält die Schaltsteuerschaltung 50 (Logikschaltung 540) das Steuersignal Sig_5d (IN1) auf einem hohen Pegel, um den ersten Ladungspumpenbetrieb durch die CP-Schaltung 41 auszusetzen und dadurch den Transistor M1 ausgeschaltet zu halten. Außerdem hält die Schaltsteuerschaltung 50, wenn Sig_p2 = 1 ist, das Steuersignal IN2 (in 48 nicht dargestellt) auf einem hohen Pegel, um den zweiten Ladungspumpenbetrieb durch die CP-Schaltung 42 (in 48 nicht dargestellt) zu unterbrechen und dadurch den Transistor M2 ausgeschaltet zu halten (siehe die 12 und 14). Somit wird, wenn Sig_p1 = 1 ist (d.h. wenn die Ausgangsanschluss-Spannung VS höher als die positive Schwellenspannung Vth_p ist), ein Strom von der Ausgangsanschluss-Spannung LN_VB zur Steuerversorgungsleitung LN_VCC (d.h. der Entladestrom des Bootstrap-Kondensators CB) unterdrückt und abgeschaltet.
  • Wenn (Sig_n1, Sig_p1) = (0, 0), d.h. wenn die Werte der Erkennungssignale Sig_n1 und Sig_p1 beide „0“ sind, hält die Schaltsteuerschaltung 50 (Logikschaltung 540) das Steuersignal Sig_5d (IN1) auf einem niedrigen Pegel, um den CP-Schaltkreis 41 zu veranlassen, den ersten Ladungspumpenbetrieb durchzuführen und dadurch den Transistor M1 eingeschaltet zu halten. Im niedrigen Side-on-Zeitraum PLON ist (Sig_n1, Sig_p1) = (0, 0) (außer unmittelbar nach dem Übergang vom Beide-Aus-Zeitraum PDD1 zum niedrigen Side-on-Zeitraum PLON). Außerdem hält die Schaltsteuerschaltung 50 das Steuersignal IN2 (in 48 nicht dargestellt) auf einem niedrigen Pegel, um die CP-Schaltung 42 (in 48 nicht dargestellt) zu veranlassen, den zweiten Ladungspumpenbetrieb durchzuführen und dadurch den Transistor M2 eingeschaltet zu halten (siehe die 12 und 14). Somit ist, wenn (Sig_n1, Sig_p1) = (0, 0) ist, der Durchgang eines Stroms zwischen den Leitungen LN_VCC und LN_VB erlaubt und es wird erwartet, dass ein niedriger Strom von der Steuerversorgungsleitung LN_VCC zur Bootspannungsleitung LN_VB fließt.
  • Wenn Sig_n1 = 1 ist, d.h. wenn der Wert des Negativspannungs-Erkennungssignals Sig_n1 „1“ ist, schaltet die Schaltsteuerschaltung 50 (Logikschaltung 540) den Transistor M1 in Abhängigkeit von der Differenzspannung (VB - VS) ein und aus und stabilisiert damit die Differenzspannung (VB - VS).
  • Insbesondere hält die Logikschaltung 540 in dem Zeitraum, in dem Sig_n1 = 1 ist, das Steuersignal Sig_5c auf einem niedrigen Pegel, wenn aufgrund von Vfb < Vref das Signal Sig_5c auf einem niedrigen Pegel liegt, damit die CP-Schaltung 41 den ersten Ladungspumpenbetrieb durchführt und dadurch den Transistor M1 eingeschaltet hält. Dadurch kann der Ladestrom des Kondensators CB von der Steuerversorgungsleitung LN_VCC zur Bootspannungsleitung LN_VB geführt werden.
  • In dem Zeitraum, in dem Sig_n1 = 1 ist, hält die Logikschaltung 540 das Steuersignal Sig_5d (IN1) auf einem hohen Pegel, um den ersten Ladungspumpenbetrieb durch die CP-Schaltung 41 auszusetzen und dadurch den Transistor M1 ausgeschaltet zu halten, wenn das Signal Sig_5c infolge von Vfb > Vref auf einem hohen Pegel liegt. Dies unterdrückt eine Überladung des Kondensators CB.
  • In the period in which Sig_n1 = 1, it is expected that Sig_n2 = 1. Die Ansteuerung des Transistors M2, einschließlich der Ansteuerung in dem Zeitraum, in dem Sig_n2 = 1 ist, erfolgt wie bereits bei den anderen Ausführungsformen beschrieben.
  • Die Erhöhung der Verstärkung der vorstehend beschriebenen Rückkopplungsschleife, d. h. die Erhöhung des Widerstandswerts des Widerstands 531, führt zu einer Erhöhung der Variation des Signals Sig_5c in Bezug auf die Einheitsvariation der Rückkopplungsspannung Vfb und schließlich zu einer Erhöhung der Empfindlichkeit der Rückkopplungsregelung in Bezug auf die Variation der Rückkopplungsspannung Vfb. Eine Verringerung der Verstärkung der vorstehend beschriebenen Rückkopplungsschleife, d. h. eine Verringerung des Widerstandswerts des Widerstands 531, führt dagegen zu einer Verringerung der Schwankung des Signals Sig_5c in Bezug auf die Einheitsschwankung der Rückkopplungsspannung Vfb und schließlich zu einer Verringerung der Empfindlichkeit der Rückkopplungsregelung in Bezug auf die Schwankung der Rückkopplungsspannung Vfb.
  • 50 veranschaulicht ein Beispiel für die Beziehung zwischen der Ausgangsanschluss-Spannung VS und der Differenzspannung (VB - VS), wie sie beobachtet wird, wenn die Verstärkung der Rückkopplungsschleife gleich einer Verstärkung G1 ist, und 51 zeigt ein Beispiel für die Beziehung zwischen der Ausgangsanschluss-Spannung VS und der Differenzspannung (VB - VS), wie sie beobachtet wird, wenn die Verstärkung der Rückkopplungsschleife gleich einer Verstärkung G2 ist. Hier, G1 > G2.
  • Die Erhöhung der Verstärkung der Rückkopplungsschleife verleiht dem Signal Sig_5c ein ausreichend niedriges Potential, wenn (VB - VS) < Vth_dff, und das ausreichend niedrige Potential des Signals Sig_5c verleiht dem Steuersignal IN1 ein ausreichend niedriges Potential. Dadurch erhält das Gate-Signal SW_G1 ein ausreichend hohes Potential, so dass der Transistor M1 mit einem niedrigen On-Widerstand eingeschaltet werden kann.
  • Abhängig von der Reaktionsgeschwindigkeit der Rückkopplungsschleife und den Hystereseeigenschaften des Vergleichers 520 lassen sich auch folgende Betriebskennwerte erzielen: Wenn die Verstärkung der Rückkopplungsschleife gleich der Verstärkung G1 ist, wie in 50 gezeigt, wird der Kondensator CB, nachdem die Differenzspannung (VB - VS) die Schwellenspannung Vth_dff ausreichend lange überschritten hat, während des Zeitraums, in dem Sig_n1 = 1 ist, ungeladen gelassen; danach wird der Kondensator CB während des Zeitraums, in dem Sig_n1 = 1 ist, wieder geladen. Diese Art der Betriebscharakteristik eignet sich z. B. dann, wenn es vorrangig darum geht, die Differenzspannung (VB - VS) ausreichend zu erhöhen, um den Ausgangstransistor MH mit möglichst niedrigem On-Widerstand zu betreiben.
  • Eine Verringerung der Verstärkung der Rückkopplungsschleife von der Verstärkung G1 auf die Verstärkung G2 führt zu einer geringeren Variation der Signale Sig_5b und Sig_5c in Bezug auf die Variation der Rückkopplungsspannung Vfb. Wenn die Verstärkung der Rückkopplungsschleife gleich der Verstärkung G2 ist und die Rückkopplungsspannung Vfb über die Bezugsspannung Vref ansteigt und abfällt, kann das Signal Sig_5c auf einem mittleren Potential gehalten werden. Das mittlere Potential bezieht sich auf ein Potential, das zwischen einem hohen und einem niedrigen Pegel liegt und weder als hoch noch als niedrig eingestuft wird.
  • In dem Zeitraum, in dem Sig_n1 = 1 ist, wenn das Signal Sig_5c das mittlere Potential hat, hat auch das nicht auf niedrigen Pegel abfallende Steuersignal IN1 ein mittleres Potential (z.B. das mittlere Potential der Bootspannung VB und der Ausgangsanschluss-Spannung VS); der Transistor M1 ist also mit einem vergleichsweise hohen On-Widerstand eingeschaltet. Folglich ist in dem Zeitraum, in dem Sig_n1 = 1 ist, der Ladestrom des Kondensators CB entsprechend niedrig, und dies sorgt für ein Betriebsverhalten (entsprechend 51), bei dem der Bootstrap-Kondensator CB in jedem Zyklus der Variation der Ausgangsanschluss-Spannung VS nach und nach aufgeladen wird. Diese Art von Betriebscharakteristik eignet sich zum Beispiel, wenn es vorrangig darum geht, die Schwankungsbreite der Differenzspannung (VB - VS) zu minimieren (es wird nur eine geringe Spanne bei der Widerstandsspannung des Ausgangstransistors MH toleriert).
  • << Modifikationen etc. >>
  • Es folgt eine Beschreibung von Anwendungsbeispielen, modifizierten Beispielen und dergleichen, die auf die vorstehend beschriebenen Ausführungsformen anwendbar sind.
  • Während sich die obige Beschreibung auf eine Konfiguration bezieht (siehe 1), bei der in der Halbleitervorrichtung 1 die Ansteuerungs-Steuersignale HIN und LIN von der MPU 2 empfangen werden, können die Ansteuerungs-Steuersignale HIN und LIN Signale sein, die innerhalb der Halbleitervorrichtung 1 erzeugt werden.
  • Die Steuerversorgungsspannung VCC kann eine Spannung sein, die innerhalb der Halbleitervorrichtung 1 basierend auf einer der Halbleitervorrichtung 1 von außen zugeführten Versorgungsspannung erzeugt wird (d. h. eine andere Versorgungsspannung als die Steuerversorgungsspannung VCC, z. B. die Versorgungsspannung VP oder eine andere nicht dargestellte Versorgungsspannung). In diesem Fall kann der in 1 gezeigte Steuerversorgungsanschluss TM14 anstelle eines externen Anschlusses auch ein interner Anschluss innerhalb der Halbleitervorrichtung 1 sein
  • Die Halbleitervorrichtung 1 kann zum Antrieb eines dreiphasigen Motors verwendet werden. In diesem Fall können die dreiphasigen Spulen des dreiphasigen Motors als dreiphasige Last LD an die Halbleitervorrichtung 1 angeschlossen werden, und die Halbleitervorrichtung 1 kann mit dreiphasigen Schaltungen zur Ansteuerung der dreiphasigen Last LD versehen werden.
  • Für jedes Signal oder jede Spannung kann das Verhältnis zwischen hohem und niedrigem Pegel umgekehrt werden, sofern dies nicht mit den hierin enthaltenen Angaben unvereinbar ist.
  • Der Kanaltyp der in den Ausführungsformen dargestellten FETs (Feldeffekttransistoren) dient lediglich der Veranschaulichung: Der Kanaltyp jedes FETs kann zwischen einem p-Kanal-Typ und einem N-Kanal-Typ geändert werden, sofern dies nicht mit den hierin enthaltenen Angaben unvereinbar ist.
  • Sofern nicht inkompatibel, kann jeder der vorstehend genannten Transistoren ein Transistor beliebigen Typs sein. So kann beispielsweise jeder der vorstehend genannten MOSFET-Transistoren durch einen Sperrschicht-FET, einen IGBT (Insulated Gate Bipolar Transistor) oder einen Bipolartransistor ersetzt werden, sofern er nicht inkompatibel ist. Jeder Transistor hat eine erste Elektrode, eine zweite Elektrode und eine Steuerelektrode. Bei einem FET ist eine der beiden Elektroden die Drain-Elektrode und die andere die Source-Elektrode, und die Steuerelektrode ist das Gate. Bei einem IGBT ist eine der ersten und zweiten Elektroden der Kollektor und die andere der Emitter, und die Steuerelektrode ist das Gate. Bei einem bipolaren Transistor, der nicht als IGBT klassifiziert ist, ist von der ersten und zweiten Elektrode eine der Kollektor und die andere der Emitter, und die Steuerelektrode ist die Basis.
  • Die Ausführungsformen der vorliegenden Offenbarung lassen alle Änderungen zu, die im Rahmen der in den beigefügten Ansprüchen genannten technischen Ideen erforderlich sind. Die vorstehend beschriebenen Ausführungsformen sind lediglich Beispiele für die Umsetzung der vorliegenden Offenbarung, und die Bedeutung der Begriffe, die zur Beschreibung des hierin Offengelegten und seiner Komponenten verwendet werden, ist nicht auf die im Zusammenhang mit den Ausführungsformen genannten Begriffe beschränkt. Die spezifischen Werte, welche in der obigen Beschreibung erwähnt werden, sind lediglich veranschaulichend und können selbstverständlich auf andere Werte geändert werden.
  • Im Folgenden werden Hinweise zur vorliegenden Offenbarung gegeben, deren konkrete Umsetzungsbeispiele vorstehend in Form von Ausführungsformen beschrieben wurden.
  • < < Anmerkungen 1 > >
  • Gemäß einem ersten Aspekt der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung (die erste Ausführungsform; siehe die 1 und 6): einem ersten Ausgangstransistor (MH); einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors mit dem ersten Ausgangstransistor in Reihe geschaltet ist; einem ersten Anschluss (TM11), der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss (TM12), der eingerichtet ist, um über einen Bootstrap-Kondensator (CB) mit dem ersten Anschluss verbunden zu werden; einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement (M1) mit einer Source, die mit dem zweiten Anschluss verbunden ist; ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement (M2) mit einer Source, die mit einer vorbestimmten Steuerversorgungsspannung (VCC) gespeist wird, und einem Drain, der mit dem Drain des ersten Schaltelements verbunden ist; und eine Schaltsteuerschaltung (50), die eingerichtet ist, um das erste und zweite Schaltelement in Abhängigkeit von der Spannung (VS) an dem ersten Anschluss ein- oder auszuschalten. (Nachfolgend bezeichnet als Konfiguration WA1.)
  • Auf diese Weise ist es möglich, die Spannung des Bootstrap-Kondensators richtig zu steuern. Insbesondere wenn der Bootstrap-Kondensator überladen ist, kann die Widerstandsspannung des ersten Ausgangstransistors überschritten werden; die vorstehend eingerichtete Konfiguration unterdrückt die Überladung des Bootstrap-Kondensators, so dass der erste Ausgangstransistor sicher und ordnungsgemäß betrieben werden kann.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WA1 (siehe die 11 und 12) wenn die Spannung (VS) an dem ersten Anschluss eine negative Polarität aufweist, kann die Schaltsteuerschaltung, in Abhängigkeit von der Differenzspannung (VB - VS) zwischen dem ersten und zweiten Anschluss in Bezug auf das Potenzial an dem ersten Anschluss, das erste Schaltelement ein- und ausschalten.
  • (Nachfolgend bezeichnet als Konfiguration WA2.)
  • Wenn die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, kann dem Bootstrap-Kondensator ein hoher Strom zugeführt werden. Wenn jedoch in dem Zeitraum, in dem die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, dem Bootstrap-Kondensator ständig Strom zugeführt wird, kann der Bootstrap-Kondensator überladen werden. Durch Ein- und Ausschalten des ersten Schaltelements in Abhängigkeit von der vorstehend genannten Differenzspannung lässt sich eine Überladung des Bootstrap-Kondensators unterdrücken.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WA2 (siehe die 11 und 12), kann die Schaltsteuerschaltung, wenn die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, das erste Schaltelement eingeschaltet halten, wenn die Differenzspannung niedriger als eine vorbestimmte Spannung (Vth_dff) ist, und das erste Schaltelement ausgeschaltet halten, wenn die Differenzspannung höher als die vorbestimmte Spannung ist. (Nachfolgend bezeichnet als Konfiguration WA3.)
  • Auf diese Weise lässt sich das Aufladen des Bootstrap-Kondensators über die vorbestimmte Spannung hinaus unterdrücken. Das heißt, es ist möglich, die Überladung des Bootstrap-Kondensators zu unterdrücken.
  • In der Halbleitervorrichtung mit einer der vorstehend beschriebenen Konfigurationen WA1 bis WA3 (siehe 12) kann die Schaltsteuerschaltung das zweite Schaltelement ausgeschaltet halten, wenn die Spannung (VS) an dem ersten Anschluss höher als eine positive Schwellenspannung ist. (Nachfolgend bezeichnet als Konfiguration WA4.)
  • Auf diese Weise ist es möglich, die Entladung des Bootstrap-Kondensators über das erste und zweite Schaltelement zu unterdrücken.
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WA1 bis WA4 (siehe 12) kann die Schaltsteuerschaltung das erste und das zweite Schaltelement eingeschaltet halten, wenn der erste Ausgangstransistor ausgeschaltet ist und der zweite Ausgangstransistor eingeschaltet ist. (Nachfolgend bezeichnet als Konfiguration WA5.)
  • In dem Zeitraum, in dem der erste Ausgangstransistor ausgeschaltet und der zweite Ausgangstransistor eingeschaltet ist, kann dann dem Bootstrap-Kondensator der erforderliche Strom zugeführt werden. In dem Zeitraum, in dem der erste Ausgangstransistor ausgeschaltet und der zweite Ausgangstransistor eingeschaltet ist, ist der Strom, der durch den Bootstrap-Kondensator fließt, vergleichsweise niedrig. Somit besteht in diesem Zeitraum nicht die Gefahr, dass der Bootstrap-Kondensator mit dem Strom überladen wird.
  • Die Halbleitervorrichtung mit einer der vorstehend beschriebenen Konfigurationen WA1 bis WA5 (siehe 6) kann ferner umfassen: eine erste Ladungspumpenschaltung (41), die einen ersten Ausgangsknoten (OUT1) aufweist und die in der Lage ist, an dem ersten Ausgangsknoten eine erste Boost-Spannung zu erzeugen, die höher als die Spannung an dem zweiten Anschluss ist, indem ein erster Ladungspumpenbetrieb basierend auf der Spannung an dem zweiten Anschluss in Bezug auf das Potenzial an dem ersten Anschluss durchgeführt wird; und eine zweite Ladungspumpenschaltung (42), die einen zweiten Ausgangsknoten (OUT2) aufweist und die in der Lage ist, an dem zweiten Ausgangsknoten eine zweite Boost-Spannung zu erzeugen, die höher als die Steuerversorgungsspannung ist, indem ein zweiter Ladungspumpenbetrieb basierend auf der Steuerversorgungsspannung in Bezug auf ein Massepotenzial durchgeführt wird. Der erste Ausgangsknoten kann mit dem Gate des ersten Schalters verbunden werden. Der zweite Ausgangsknoten kann mit einem Gate des zweiten Schalters verbunden werden. Die Schaltsteuerschaltung kann das erste Schaltelement einschalten, indem die erste Ladungspumpenschaltung veranlasst wird, den ersten Ladungspumpenbetrieb durchzuführen, und das zweite Schaltelement einschalten, indem die zweite Ladungspumpenschaltung veranlasst wird, den zweiten Ladungspumpenbetrieb durchzuführen. (Nachfolgend bezeichnet als Konfiguration WA6.)
  • Auf diese Weise ist es möglich, das erste und zweite Schaltelement ordnungsgemäß anzusteuern.
  • In der Halbleitervorrichtung mit einer der vorstehend beschriebenen Konfigurationen WA1 bis WA6 kann der zweite Ausgangstransistor zwischen dem ersten Anschluss und einem Referenzleiter am Massepotential vorgesehen sein. (Nachfolgend bezeichnet als Konfiguration WA2.)
  • < < Anmerkungen 2 > >
  • Gemäß einem zweiten Aspekt der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung (die zweite Ausführungsform; siehe die 14 to 18): eine erste Leitung (LN_VS), die eingerichtet ist, um mit einer Soll-Spannung (VS) gespeist zu werden, deren Polarität sich ändert; eine zweite Leitung (LN_VB), die eingerichtet ist, um über einen Kondensator (CB; siehe 1) mit der ersten Leitung verbunden zu werden; eine Masseleitung (LN_GND), die eingerichtet ist, um mit einem Massepotential gespeist zu werden; eine Steuerversorgungsleitung (LN_VCC), die eingerichtet ist, um mit einer positiven Steuerversorgungsspannung (VCC) gespeist zu werden; und eine Negativspannungs-Erkennungsschaltung (51), die mit der ersten Leitung, der zweiten Leitung, der Masseleitung und der Steuerversorgungsspannung verbunden ist und die eingerichtet ist, um zu erkennen, ob die Polarität der Soll-Spannung negativ ist. Die Negativspannungs-Erkennungsschaltung umfasst einen Referenzpfad (CP_ngnd) zwischen der zweiten Leitung und der Masseleitung, und ein Strom in der Richtung, die der Polarität der Soll-Spannung entspricht, fließt über den Strompfad. Die Negativspannungs-Erkennungsschaltung ist so eingerichtet, dass sie basierend auf der Richtung des Stroms im Referenzpfad ein erstes Erkennungssignal (Sig_n1) in Bezug auf das Potenzial auf der ersten Leitung und ein zweites Erkennungssignal (Sig_n2) in Bezug auf das Massepotenzial als Signale ausgibt, die das Ergebnis der Erkennung anzeigen. (Nachfolgend bezeichnet als Konfiguration WB1.)
  • In einer Halbleitervorrichtung muss häufig erkannt werden, ob eine bestimmte Soll-Spannung eine negative Polarität aufweist, und es ist mitunter erforderlich, eine Vielzahl von Erkennungssignalen in Bezug auf eine Vielzahl von Potentialen zu verwenden. Eine solche Situation lässt sich bewältigen, indem zunächst ein erstes Erkennungssignal in Bezug auf ein Potenzial erzeugt wird und dann mit Hilfe eines Pegelschiebers, der mit dem ersten Erkennungssignal gespeist wird, ein zweites Erkennungssignal in Bezug auf ein anderes Potenzial erzeugt wird. In einem Fall, in dem die Soll-Spannung variieren kann, ist es jedoch schwierig, einen Pegelschieber zu bauen, der das zweite Erkennungssignal aus dem ersten Erkennungssignal erzeugt. Mit der Halbleitervorrichtung der Konfiguration WB1 ist es möglich, die vorstehend genannten Anforderungen zu erfüllen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WB1 kann die Negativspannungs-Erkennungsschaltung so eingerichtet sein, dass sie das erste und das zweite Erkennungssignal gleichzeitig ausgibt. (Nachfolgend bezeichnet als Konfiguration WB2.)
  • Es ist zwar eine Konfiguration möglich, bei der in einem Zustand nur das erste Erkennungssignal und in einem anderen Zustand nur das zweite Erkennungssignal ausgegeben werden muss, aber es ist auch eine Konfiguration möglich, bei der das erste und das zweite Erkennungssignal gleichzeitig ausgegeben werden müssen. Mit der Halbleitervorrichtung der Konfiguration WB2 ist es möglich, die Forderung nach gleichzeitiger Ausgabe des ersten und zweiten Erkennungssignals zu erfüllen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WB1 oder WB2 (siehe 16), kann die Negativspannungs-Erkennungsschaltung umfassen einen Referenzstrompfad (CP_ngnd) als den Strompfad; einen anderen Strompfad (CP_nvs), der zwischen der zweiten Leitung und der ersten Leitung vorgesehen ist; eine Stromspiegelschaltung (210), die aus einem ersten Stromspiegeltransistor (211), der in den anderen Strompfad eingefügt ist, und einem zweiten Stromspiegeltransistor (212), der in den Referenzstrompfad eingefügt ist, besteht eine erste Erkennungssignal-Erzeugungsschaltung (220), die eingerichtet ist, das erste Erkennungssignal (Sig_n1) basierend auf dem Strom in dem anderen Strompfad zu erzeugen; und eine zweite Erkennungssignal-Erzeugungsschaltung (230), die eingerichtet ist, das zweite Erkennungssignal (Sig_n2) basierend auf dem Strom in dem Referenzpfad zu erzeugen. (Nachfolgend bezeichnet als Konfiguration WB3.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WB3 kann an der zweiten Leitung ein höheres Potential als an der ersten Leitung angelegt werden. In der Halbleitervorrichtung können Übergänge stattfinden von einem ersten Zeitraum (entsprechend dem Zustand ST_n1 in 19), in dem die Soll-Spannung eine positive Spannung ist, über einen zweiten Zeitraum (entsprechend dem Zustand ST_n2a in 19 und dem Zustand ST_n2b in 20), in dem die Soll-Spannung von der positiven Spannung zu einer negativen Spannung abfällt, zu einem dritten Zeitraum (entsprechend dem Zustand ST_n3 in 20), in dem die Soll-Spannung die negative Spannung ist. Im ersten Zeitraum kann ein Strom über den Referenzpfad von der zweiten Leitung zur Masseleitung fließen, so dass die zweite Erkennungssignal-Erzeugungsschaltung das zweite Erkennungssignal mit einem ersten Wert erzeugt (im Beispiel in 19 entsprechend einem Niedrigpegel-Signal Sig_n2), und außerdem kann ein Strom über den anderen Strompfad von der zweiten Leitung zur ersten Leitung fließen, so dass die erste Erkennungssignal-Erzeugungsschaltung das erste Erkennungssignal mit dem ersten Wert erzeugt (im Beispiel in 19 entsprechend einem Niedrigpegel-Signal Sig_n1). Im dritten Zeitraum kann ein Strom über den Referenzpfad von der Masseleitung zur zweiten Leitung fließen, so dass die zweite Erkennungssignal-Erzeugungsschaltung das zweite Erkennungssignal mit einem zweiten Wert erzeugt (im Beispiel in 20, entsprechend einem Hochpegel-Signal Sig_n2) und außerdem ist im anderen Strompfad der erste Stromspiegeltransistor ausgeschaltet, so dass die erste Erkennungssignal-Erzeugungsschaltung das erste Erkennungssignal mit dem zweiten Wert erzeugt (im Beispiel in 20, entsprechend einem Hochpegel-Signal Sig_n1). Im zweiten Zeitraum können die Werte des ersten und des zweiten Erkennungssignals jeweils von dem ersten Wert (z. B. auf einem niedrigen Pegel) auf den zweiten Wert (z. B. auf einem hohen Pegel) umschalten. (Nachfolgend bezeichnet als Konfiguration WB4.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WB4 kann die erste Erkennungssignal-Erzeugungsschaltung enthalten: eine erste Widerstandseinheit (221 und 222), die in Reihe mit dem ersten Stromspiegeltransistor (211) im anderen Strompfad vorgesehen ist und die zwischen einem vorbestimmten ersten Knoten (n1_pre) und der ersten Leitung eingefügt ist; und eine erste Binarisierungsschaltung (224 und 225), die eingerichtet ist, um das erste Erkennungssignal (Sig_n1) durch Binarisierung der Spannung am ersten Knoten in Bezug auf das Potenzial auf der ersten Leitung zu erzeugen. Die zweite Erkennungssignal-Erzeugungsschaltung kann enthalten: eine zweite Widerstandseinheit (232), die in Reihe mit dem zweiten Stromspiegeltransistor (212) im Referenzpfad vorgesehen ist und die zwischen einem vorbestimmten zweiten Knoten (n2_pre) und der Masseleitung eingefügt ist; und eine zweite Binarisierungsschaltung (233 und 234), die eingerichtet ist, um das zweite Erkennungssignal (Sig_n2) durch Binarisierung der Spannung am zweiten Knoten in Bezug auf das Potenzial auf der Masseleitung zu erzeugen. (Nachfolgend bezeichnet als Konfiguration WB5.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der vorstehend beschriebenen Halbleitervorrichtung der Konfiguration WB5 kann die erste Erkennungssignal-Erzeugungsschaltung eine Einstellschaltung (223) zum Einstellen des Widerstandswertes zwischen dem ersten Knoten und der ersten Leitung umfassen und eingerichtet sein, um den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung in Abhängigkeit davon zu verändern, ob die Soll-Spannung höher als eine positive Spannung ist. (Nachfolgend bezeichnet als Konfiguration WB6.)
  • Es ist dann möglich, in dem Zeitraum, in dem die Polarität der Soll-Spannung nicht negativ ist, auch wenn die Soll-Spannung relativ hoch (entsprechend dem Zustand ST_n1) oder relativ niedrig (entsprechend dem Zustand ST_n4) ist, ein erstes Erkennungssignal zu erzeugen, das das richtige Erkennungsergebnis anzeigt. Es ist auch möglich, während einer auf der Veränderung der Soll-Spannung basierenden Reaktion den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung zu ändern und dadurch die Verzögerung beim Erkennen zu reduzieren.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WB6 können Übergänge vom ersten Zeitraum über den zweiten Zeitraum zum dritten Zeitraum und dann über einen vierten Zeitraum (entsprechend dem Zustand ST_n4 in 21) zu einem fünften Zeitraum (entsprechend dem Zustand ST_n5) erfolgen, um dann zum ersten Zeitraum zurückzukehren, und diese Abfolge kann wiederholt werden. Im vierten Zeitraum kann die Soll-Spannung eine bestimmte Spannung (z. B. 0 V) sein, die niedriger ist als die positive Spannung im ersten Zeitraum und höher als die negative Spannung im dritten Zeitraum. In der fünften Periode kann es sich um einen Zeitraum handeln, in dem die Soll-Spannung von einer bestimmten Spannung in Richtung der positiven Spannung ansteigt. Als Reaktion vom Übergang vom dritten Zeitraum zum vierten Zeitraum können die Werte des ersten und des zweiten Erkennungssignals jeweils vom zweiten Wert (z. B. auf einen hohen Pegel) auf den ersten Wert (z. B. auf einen niedrigen Pegel) umschalten. Im vierten und fünften Zeitraum können die Werte des ersten und zweiten Erkennungssignals jeweils gleich dem ersten Wert (z. B. entsprechend dem niedrigen Pegel) gehalten werden. Im vierten Zeitraum kann ein Strom über den Referenzpfad von der zweiten Leitung zur Masseleitung fließen, so dass die zweite Erkennungssignal-Erzeugungsschaltung das zweite Erkennungssignal mit dem ersten Wert erzeugt (im Beispiel in 21 entsprechend einem Niedrigpegel-Signal Sig_n2), und außerdem kann ein Strom über den anderen Strompfad von der zweiten Leitung zur ersten Leitung fließen, so dass die erste Erkennungssignal-Erzeugungsschaltung das erste Erkennungssignal mit dem ersten Wert erzeugt (im Beispiel in 21 entsprechend einem Niedrigpegel-Signal Sig_n1). Die Größe des Stroms, der über den Referenzpfad fließt, kann im vierten Zeitraum niedriger sein als im ersten Zeitraum, und die Größe des Stroms, der über den anderen Strompfad fließt, kann im vierten Zeitraum niedriger sein als im ersten Zeitraum. Im ersten Zeitraum kann die Soll-Spannung höher als die positive Schwellenspannung sein und im vierten Zeitraum kann die Soll-Spannung niedriger als die positive Schwellenspannung sein. Mit Hilfe der Einstellschaltung kann die erste Erkennungssignal-Erzeugungsschaltung den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung im vierten Zeitraum im Vergleich zum ersten Zeitraum erhöhen. (Nachfolgend bezeichnet als Konfiguration WB7.)
  • Es ist dann möglich, in dem Zeitraum, in dem die Polarität der Soll-Spannung nicht negativ ist, auch wenn die Soll-Spannung relativ hoch (entsprechend dem Zustand ST_n1) oder relativ niedrig (entsprechend dem Zustand ST_n4) ist, ein erstes Erkennungssignal zu erzeugen, das das richtige Erkennungsergebnis anzeigt. Es ist auch möglich, während einer auf der Veränderung der Soll-Spannung basierenden Reaktion den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung zu ändern und dadurch die Verzögerung beim Erkennen zu reduzieren.
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WB5 bis WB7 können der erste und der zweite Stromspiegeltransistor ein erster MOSFET (211) und ein zweiter MOSFET (212) sein, beide vom p-Kanal-Typ, deren Sources an der zweiten Leitung miteinander verbunden sind und deren Gates miteinander verbunden sind. Ein Widerstand (251) kann zwischen den Gates und den Sources des ersten und des zweiten MOSFET vorgesehen sein, und der Drain des ersten MOSFET kann über die erste Widerstandseinheit mit der ersten Leitung entlang des anderen Referenzpfads verbunden sein. (Nachfolgend bezeichnet als Konfiguration WB8.)
  • In der Halbleitervorrichtung einer der oben beschriebenen Konfigurationen WB5 bis WB7 können der erste und der zweite Stromspiegeltransistor ein erster MOSFET (211) und ein zweiter MOSFET (212) sein, beide vom p-Kanal-Typ, deren Sources an der zweiten Leitung miteinander verbunden sind und deren Gates miteinander verbunden sind. Ein Widerstand (251) kann zwischen den Gates und den Sources des ersten und des zweiten MOSFET vorgesehen sein, und der Drain des ersten MOSFET kann über die erste Widerstandseinheit mit der ersten Leitung entlang des anderen Referenzpfads verbunden sein. Die zweite Erkennungssignal-Erzeugungsschaltung kann einen dritten MOSFET (231) vom N-Kanal-Typ mit einem Gate, das mit der Steuerversorgungsspannung gespeist wird, und einer mit dem zweiten Knoten verbundenen Source umfassen. Der Drain des zweiten MOSFET kann über einen Widerstand (240) mit dem Drain des dritten MOSFET entlang des Referenzpfads verbunden sein. (Nachfolgend bezeichnet als Konfiguration WB9.)
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WB1 bis WB9 kann die Halbleitervorrichtung umfassen: einen ersten Ausgangstransistor (MH); und einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor angeschlossen ist. Die erste Leitung (LN_VS) kann mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden werden. Die Halbleitervorrichtung kann umfassen: einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen der ersten und der zweiten Leitung anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET versehenes erstes Schaltelement (M1) mit einer Source, die mit der zweiten Leitung verbunden ist; ein mit einem n-Kanal-MOSFET versehenes zweites Schaltelement (M2), das eine mit der Steuerversorgungsspannung (VCC) gespeiste Source und einen mit dem Drain des ersten Schaltelements verbundenen Drain aufweist; und eine Schaltsteuerschaltung (50), die eingerichtet ist, das erste und das zweite Schaltelement in Abhängigkeit von der Spannung (VS) auf der ersten Leitung ein- und auszuschalten. Die Schaltsteuerschaltung kann die vorstehend beschriebene Steuerung in Abhängigkeit davon durchführen, ob die Polarität der Soll-Spannung negativ ist und ob die Soll-Spannung höher als eine positive Schwellenspannung ist. (Nachfolgend bezeichnet als Konfiguration WB10.)
  • < < Anmerkungen 3 > >
  • Gemäß einem dritten Aspekt der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung (die dritte Ausführungsform; siehe die 14 und 26 bis 29):
    • eine erste Leitung (LN_VS), die eingerichtet ist, mit einer variablen Soll-Spannung (VS) gespeist zu werden; eine zweite Leitung (LN_VB), die eingerichtet ist, über einen Kondensator (CB) mit der ersten Leitung verbunden zu werden; eine Masseleitung (LN_GND), die eingerichtet ist, mit einem Massepotential gespeist zu werden; eine Steuerversorgungsleitung (LN_VCC), die eingerichtet ist, mit einer positiven Steuerversorgungsspannung (VCC) gespeist zu werden; und eine Hochspannungs-Erkennungsschaltung (52), die mit der ersten Leitung, der zweiten Leitung, der Masseleitung und der Steuerversorgungsspannung verbunden ist und die eingerichtet ist, um zu erkennen, ob die Soll-Spannung höher als eine positive Schwellenspannung (Vth_p) ist. Die Hochspannungs-Erkennungsschaltung umfasst einen Referenzpfad (CP_pgnd) zwischen der zweiten Leitung und der Masseleitung. Wie groß ein Strom im Referenzpfad ist und ob dort ein Strom vorhanden ist, hängt von der Soll-Spannung ab. Die Hochspannungs-Erkennungsschaltung ist so eingerichtet, dass sie basierend auf dem Strom im Referenzpfad ein erstes Erkennungssignal (Sig_p1) in Bezug auf das Potential auf der ersten Leitung und ein zweites Erkennungssignal (Sig_p2) in Bezug auf das Massepotential als Signale ausgibt, die das Ergebnis der Erkennung anzeigen. (Nachfolgend bezeichnet als Konfiguration WC1.)
  • In einer Halbleitervorrichtung muss häufig erkannt werden, ob eine bestimmte Soll-Spannung höher als eine positive Schwellenspannung ist, und es ist mitunter notwendig, eine Vielzahl von Erkennungssignalen in Bezug auf eine Vielzahl von Potentialen zu verwenden. Eine solche Situation lässt sich bewältigen, indem zunächst ein erstes Erkennungssignal in Bezug auf ein Potenzial erzeugt wird und dann mit Hilfe eines Pegelschiebers, der mit dem ersten Erkennungssignal gespeist wird, ein zweites Erkennungssignal in Bezug auf ein anderes Potenzial erzeugt wird. In einem Fall, in dem die Soll-Spannung variieren kann, ist es jedoch schwierig, einen Pegelschieber zu bauen, der das zweite Erkennungssignal aus dem ersten Erkennungssignal erzeugt. Mit der Halbleitervorrichtung der Konfiguration WC1 ist es möglich, die vorstehend genannten Anforderungen zu erfüllen.
  • In der Halbleitervorrichtung der oben beschriebenen Konfiguration WC1 kann die Hochspannungs-Erkennungsschaltung so eingerichtet sein, dass sie das erste und das zweite Erkennungssignal gleichzeitig ausgibt. (Nachfolgend bezeichnet als Konfiguration WC2.)
  • Es ist zwar eine Konfiguration möglich, bei der in einem Zustand nur das erste Erkennungssignal und in einem anderen Zustand nur das zweite Erkennungssignal ausgegeben werden muss, aber es ist auch eine Konfiguration möglich, bei der das erste und das zweite Erkennungssignal gleichzeitig ausgegeben werden müssen. Mit der Halbleitervorrichtung der Konfiguration WC2 ist es möglich, die Forderung nach gleichzeitiger Ausgabe des ersten und zweiten Erkennungssignals zu erfüllen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WC1 oder WC2 (siehe 27) kann die Hochspannungs-Erkennungsschaltung umfassen: einen Referenzstrompfad (CP_pgnd) als den Strompfad; einen anderen Strompfad (CP_pvs), der zwischen der zweiten Leitung und der ersten Leitung vorgesehen ist; eine Stromspiegelschaltung (310), die aus einem ersten Stromspiegeltransistor (311), der in den anderen Strompfad eingefügt ist, und einem zweiten Stromspiegeltransistor (312), der in den Referenzstrompfad eingefügt ist, besteht; eine erste Erkennungssignal-Erzeugungsschaltung (320), die eingerichtet ist, das erste Erkennungssignal (Sig_p1) basierend auf dem Strom in dem anderen Strompfad zu erzeugen; und eine zweite Erkennungssignal-Erzeugungsschaltung (330), die eingerichtet ist, das zweite Erkennungssignal (Sig_p2) basierend auf dem Strom in dem Referenzpfad zu erzeugen. (Nachfolgend bezeichnet als Konfiguration WC3.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WC3 kann an der zweiten Leitung ein höheres Potential als an der ersten Leitung angelegt werden. In der Halbleitervorrichtung können Übergänge stattfinden von einem ersten Zeitraum (entsprechend dem Zustand ST_p1 in 30), in dem die Soll-Spannung eine bestimmte Spannung (z. B. 0 V) niedriger als die positive Schwellenspannung ist, über einen zweiten Zeitraum (entsprechend dem Zustand ST_p2 in 30), in dem die Soll-Spannung dabei ist, von der bestimmten Spannung anzusteigen, zu einem dritten Zeitraum (entsprechend dem Zustand ST_p3 in 31), in dem die Soll-Spannung höher als die positive Schwellenspannung ist. Im ersten Zeitraum kann ein Potential, das höher als das Massepotential ist, an die zweite Leitung angelegt werden. Ein Strombegrenzer (340), der das Auftreten eines Stroms im Referenzpfad im ersten Zeitraum unterdrückt, kann in Reihe mit dem zweiten Stromspiegeltransistor vorgesehen sein (siehe Zustand ST_p1 in 30). Im ersten Zeitraum kann der Strombegrenzer das Auftreten des Stroms im Referenzpfad unterdrücken, so dass die zweite Erkennungssignal-Erzeugungsschaltung das zweite Erkennungssignal mit einem ersten Wert erzeugt (im Beispiel in 30, entsprechend einem Niedrigpegel-Signal Sig_p2), und außerdem kann im anderen Strompfad der erste Stromspiegeltransistor ausgeschaltet sein, so dass die erste Erkennungssignal-Erzeugungsschaltung das erste Erkennungssignal mit dem ersten Wert erzeugt (im Beispiel in 30, entsprechend einem Niedrigpegel-Signal Sig_p1). Im dritten Zeitraum kann ein Strom über den Referenzpfad von der zweiten Leitung zur Masseleitung fließen, so dass die zweite Signalerzeugungsschaltung das zweite Erkennungssignal mit einem zweiten Wert erzeugt (im Beispiel in 31 entsprechend einem Hochpegelsignal Sig_p2) und außerdem kann ein Strom über den anderen Strompfad von der zweiten Leitung zur ersten Leitung fließen, so dass die erste Erkennungssignal-Erzeugungsschaltung das erste Erkennungssignal mit dem zweiten Wert erzeugt (im Beispiel in 31 entsprechend einem Hochpegelsignal Sig_p1). Im zweiten Zeitraum können die Werte des ersten und des zweiten Erkennungssignals jeweils von dem ersten Wert (z. B. auf einem niedrigen Pegel) auf den zweiten Wert (z. B. auf einem hohen Pegel) umschalten. (Nachfolgend bezeichnet als Konfiguration WC4.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WC4 kann die erste Erkennungssignal-Erzeugungsschaltung enthalten: eine erste Widerstandseinheit (321 und 322), die in Reihe mit dem ersten Stromspiegeltransistor (311) im anderen Strompfad vorgesehen ist und die zwischen einem vorbestimmten ersten Knoten (p1_pre) und der ersten Leitung eingefügt ist; und eine erste Binarisierungsschaltung (324 bis 327), die eingerichtet ist, um das erste Erkennungssignal (Sig_p1) durch Binarisierung der Spannung am ersten Knoten in Bezug auf das Potenzial auf der ersten Leitung zu erzeugen. Die zweite Erkennungssignal-Erzeugungsschaltung kann umfassen: eine zweite Widerstandseinheit (332), die in Reihe mit dem zweiten Stromspiegeltransistor (312) im Referenzpfad vorgesehen ist und zwischen einem vorbestimmten zweiten Knoten (p2_pre) und der Masseleitung eingefügt ist; und eine zweite Binarisierungsschaltung (333, 334, 337 und 338), die eingerichtet ist, um das zweite Erkennungssignal (Sig_p2) durch Binarisierung der Spannung am zweiten Knoten in Bezug auf das Potenzial auf der Masseleitung zu erzeugen. (Nachfolgend bezeichnet als Konfiguration WC5.)
  • Auf diese Weise lassen sich das erste und das zweite Erkennungssignal ordnungsgemäß erzeugen.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WC5 kann die erste Erkennungssignal-Erzeugungsschaltung eine Einstellschaltung (323) zum Einstellen des Widerstandswertes zwischen dem ersten Knoten und der ersten Leitung umfassen und den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung in Abhängigkeit davon verändern, ob die Soll-Spannung eine negative Polarität hat. (Nachfolgend bezeichnet als Konfiguration WC6.)
  • Es ist dann möglich, während einer auf der Veränderung der Soll-Spannung basierenden Reaktion den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung zu ändern und dadurch die Verzögerung beim Erkennen zu reduzieren.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WC6 können Übergänge vom ersten Zeitraum über den zweiten Zeitraum zum dritten Zeitraum und dann über einen vierten Zeitraum (entsprechend dem Zustand ST_p4a in 31 und dem Zustand ST_p4b in 32) zu einem fünften Zeitraum (entsprechend dem Zustand ST_p5 in 32) erfolgen, um dann zum ersten Zeitraum zurückzukehren, und diese Abfolge kann wiederholt werden. Der vierte Zeitraum kann ein Zeitraum sein, in dem die Soll-Spannung von einer höheren als der positiven Schwellenspannung in Richtung einer negativen Spannung abfällt. In der fünften Periode kann die Soll-Spannung die negative Spannung sein. Im vierten Zeitraum können die Werte des ersten und des zweiten Erkennungssignals jeweils von dem zweiten Wert (z. B. auf einem hohen Pegel) auf den ersten Wert (z. B. auf einem niedrigen Pegel) umschalten. In der fünften Periode können die Werte des ersten und zweiten Erkennungssignals jeweils gleich dem ersten Wert (z. B. entsprechend dem niedrigen Pegel) gehalten werden. Wenn die Soll-Spannung eine negative Polarität hat, kann der erste Stromspiegeltransistor ausgeschaltet sein. Mit Hilfe der Einstellschaltung kann die erste Erkennungssignal-Erzeugungsschaltung den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung verringern, wenn die Soll-Spannung eine negative Polarität hat, im Vergleich zu der, wenn die Soll-Spannung eine positive Polarität hat. (Nachfolgend bezeichnet als Konfiguration WC7.)
  • Es ist dann möglich, während einer auf der Veränderung der Soll-Spannung basierenden Reaktion den Widerstandswert zwischen dem ersten Knoten und der ersten Leitung zu ändern und dadurch die Verzögerung beim Erkennen zu reduzieren.
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WC5 bis WC7 können der erste und der zweite Stromspiegeltransistor ein erster MOSFET (311) und ein zweiter MOSFET (312) sein, beide vom p-Kanal-Typ, deren Sources an der zweiten Leitung miteinander verbunden sind und deren Gates miteinander verbunden sind. Ein Widerstand (351) kann zwischen den Gates und den Sources des ersten und des zweiten MOSFET vorgesehen sein, und der Drain des ersten MOSFET kann über die erste Widerstandseinheit mit der ersten Leitung entlang des anderen Referenzpfads verbunden sein. (Nachfolgend bezeichnet als Konfiguration WC8.)
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WC5 bis WC7 können der erste und der zweite Stromspiegeltransistor ein erster MOSFET (311) und ein zweiter MOSFET (312) sein, beide vom p-Kanal-Typ, deren Sources an der zweiten Leitung miteinander verbunden sind und deren Gates miteinander verbunden sind. Ein Widerstand (351) kann zwischen den Gates und den Sources des ersten und des zweiten MOSFET vorgesehen sein, und der Drain des ersten MOSFET kann über die erste Widerstandseinheit mit der ersten Leitung entlang des anderen Referenzpfads verbunden sein. Die zweite Erkennungssignal-Erzeugungsschaltung kann einen dritten MOSFET (331) vom n-Kanal-Typ mit einem Gate, das mit der Steuerversorgungsspannung gespeist wird, und einer mit dem zweiten Knoten verbundenen Source umfassen. Der Drain des zweiten MOSFET kann über den Strombegrenzer (340) mit dem Drain des dritten MOSFET entlang des Referenzpfads verbunden sein. (Nachfolgend bezeichnet als Konfiguration WC9.)
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WC1 bis WC9 kann die Halbleitervorrichtung umfassen: einen ersten Ausgangstransistor (MH); und einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor angeschlossen ist. Die erste Leitung kann mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Transistor verbunden werden. Die Halbleitervorrichtung kann umfassen: einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen der ersten und der zweiten Leitung anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement (M1) mit einer Source, die mit der zweiten Leitung verbunden ist; ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement (M2) mit einer mit der Steuerversorgungsspannung (VCC) gespeisten Source und einem mit dem Drain des ersten Schaltelements verbundenen Drain; und eine Schaltsteuerschaltung (50), die eingerichtet ist, das erste und das zweite Schaltelement in Abhängigkeit von der Spannung (VS) auf der ersten Leitung ein- und auszuschalten. Die Schaltsteuerschaltung führt die obige Steuerung in Abhängigkeit davon durch, ob die Soll-Spannung höher als die positive Schwellenspannung ist und ob die Polarität der Soll-Spannung negativ ist. (Nachfolgend bezeichnet als Konfiguration WC10.)
  • < < Anmerkungen 4 > >
  • Gemäß einem vierten Aspekt der vorliegenden Offenbarung umfasst eine Ladungspumpenschaltung (die vierte Ausführungsform; siehe 37 oder 46): eine Spannungsversorgungsschaltung (INV0), die eingerichtet ist, um eine erste Leitung (LN1) mit einer ersten Spannung (V1) oder einer zweiten Spannung (V2) zu versorgen, die höher als die erste Spannung ist, basierend auf einem zugeführten Steuersignal (INx); einen zwischen der ersten Leitung (LN1) und einer zweiten Leitung (LN2) vorgesehenen ersten Kondensator (C1); ein zwischen der zweiten Leitung (LN2) und einer dritten Leitung (LN3) vorgesehenes erstes Schaltelement (421); einen zwischen der dritten Leitung (LN3) und einer Ausgangsleitung (LNout) vorgesehenen zweiten Kondensator (C2); ein erstes Gleichrichterelement (431 oder 431'), das zwischen einer mit der zweiten Spannung (V2) gespeisten Versorgungsleitung (LN_V2) und der zweiten Leitung vorgesehen ist; ein zweites Gleichrichterelement (432 oder 432'), das zwischen der zweiten Leitung und der Ausgangsleitung oder zwischen der Versorgungsleitung und der Ausgangsleitung vorgesehen ist; und ein zweites Schaltelement (422 oder 422'), das eine erste Elektrode, die mit der dritten Leitung verbunden ist, und eine zweite Elektrode aufweist und das eingerichtet ist, um, wenn die erste Leitung mit der ersten Spannung (V1) gespeist wird, den Pfad zwischen der ersten und der zweiten Elektrode leitfähig zu machen, um die erste Spannung (V1), die der zweiten Elektrode zugeführt wird, auf die dritte Leitung zu speisen, und, wenn die erste Leitung mit der zweiten Spannung (V2) gespeist wird, den Pfad zwischen der ersten und der zweiten Elektrode zu sperren. Das erste Gleichrichterelement (431 oder 431') umfasst eine erste Diode mit einer Kathode, die mit der zweiten Leitung verbunden ist, und das zweite Gleichrichterelement (432 oder 432') umfasst eine zweite Diode mit einer Kathode, die mit der Ausgangsleitung verbunden ist. Das erste Schaltelement (421) ist ein Schaltelement, das basierend auf einer Differenzspannung zwischen der Spannung (Vc) auf der zweiten Leitung und der zweiten Spannung (V2) ein- und ausschaltet und sich in Reaktion auf einen Anstieg der Spannung auf der ersten Leitung von der ersten Spannung (V1) auf die zweite Spannung (V2) einschaltet. (Nachfolgend bezeichnet als Konfiguration WD1.)
  • Auf diese Weise ist es möglich, die gewünschte Erhöhung der Spannung mit einer einfachen Konfiguration (z. B. mit einer geringen Anzahl von Elementen) durchzuführen.
  • In der vorstehend beschriebenen Ladungspumpenschaltung der Konfiguration WD1 (siehe 37 oder 46) kann das erste Schaltelement mit einem p-Kanal-MOSFET (421) eingerichtet werden. Der MOSFET als erstes Schaltelement kann eine Source haben, die mit der zweiten Leitung verbunden ist, ein Gate, das mit der Versorgungsleitung verbunden ist, und einen Drain, der mit der dritten Leitung verbunden ist. (Nachfolgend bezeichnet als Konfiguration WD2.)
  • In der vorstehend beschriebenen Ladungspumpenschaltung der Konfiguration WD 1 oder WD2 (siehe 37) kann das zweite Schaltelement mit einem n-Kanal-MOSFET (422) eingerichtet werden. Der MOSFET als zweites Schaltelement kann einen Drain haben, der als erste Elektrode dient und mit der dritten Leitung verbunden ist, eine Source, die als zweite Elektrode dient und mit der ersten Leitung verbunden ist, und ein Gate, das mit der Versorgungsleitung verbunden ist. (Nachfolgend bezeichnet als Konfiguration WD3.)
  • Auf diese Weise kann die erforderliche Widerstandsspannung im zweiten Schaltelement niedrig gehalten werden.
  • Die Ladungspumpenschaltung einer der vorstehend beschriebenen Konfigurationen WD1 bis WD3 (siehe 37) kann eine Wechselrichterschaltung (INV1) mit einem ersten Gleichrichterelement umfassen, die so eingerichtet ist, dass sie die Spannung auf der zweiten Leitung als die Positiv-Side-Versorgungsspannung und die Spannung auf der ersten Leitung als die Negativ-Side-Versorgungsspannung verwendet und in Abhängigkeit von den Größenbeziehungen zwischen der zweiten Spannung und den Spannungen auf der ersten und der zweiten Leitung die Spannung (Va) auf der ersten Leitung oder die Spannung (Vc) auf der zweiten Leitung ausgibt. Das erste Gleichrichterelement (431) kann mit einem p-Kanal-MOSFET eingerichtet werden. Die erste Diode kann die parasitäre Kapazität des MOSFET als erstes Gleichrichterelement umfassen. Der MOSFET als erstes Gleichrichterelement kann eine Source haben, die mit der zweiten Leitung verbunden ist, einen Drain, der mit der Versorgungsleitung verbunden ist, und ein Gate, das mit der Ausgangsspannung der Wechselrichterschaltung des ersten Gleichrichterelements gespeist wird. (Nachfolgend bezeichnet als Konfiguration WD4.)
  • Auf diese Weise ist es möglich, in dem Zeitraum, in dem die erste Leitung mit der ersten Spannung gespeist wird, eine elektrische Ladung, die der Differenzspannung zwischen der ersten und der zweiten Spannung entspricht, in dem ersten Kondensator zu speichern (es ist möglich, den Verlust zu vermeiden, der der Durchlassspannung der Diode entspricht).
  • Die Ladungspumpenschaltung einer der oben beschriebenen Konfigurationen WD1 bis WD4 (siehe 37) kann eine Wechselrichterschaltung mit zweitem Gleichrichterelement (INV2) umfassen, die so eingerichtet ist, dass sie die Spannung auf der Ausgangsleitung als die Positiv-Side-Versorgungsspannung und die Spannung auf der dritten Leitung als die Negativ-Side-Versorgungsspannung verwendet und die Spannung (Vd) auf der dritten Leitung oder die Spannung (Vout) auf der Ausgangsleitung in Abhängigkeit von den Größenbeziehungen zwischen der Spannung auf der zweiten Leitung und den Spannungen auf der Ausgangs- und der dritten Leitung abgibt. Das zweite Gleichrichterelement (432) kann mit einem p-Kanal-MOSFET eingerichtet werden. Die zweite Diode kann die parasitäre Kapazität des MOSFET als zweites Gleichrichterelement umfassen. Der MOSFET als zweites Gleichrichterelement kann eine mit der Ausgangsleitung verbundene Source, einen mit der zweiten Leitung verbundenen Drain und ein mit der Ausgangsspannung der Wechselrichterschaltung des zweiten Gleichrichterelements gespeistes Gate aufweisen. (Nachfolgend bezeichnet als Konfiguration WD5.)
  • Auf diese Weise ist es möglich, in dem Zeitraum, in dem die erste Leitung mit der ersten Spannung gespeist wird, eine elektrische Ladung, die der Differenzspannung zwischen der ersten und der zweiten Spannung entspricht, in dem zweiten Kondensator zu speichern (es ist möglich, den der Durchlassspannung der Diode entsprechenden Verlust zu vermeiden).
  • In der Ladungspumpenschaltung der vorstehend beschriebenen Konfiguration WD1, WD2, WD4 oder WD5 (siehe 46) kann das zweite Schaltelement mit einem n-Kanal-MOSFET (422') eingerichtet werden. Der MOSFET als zweites Schaltelement kann einen Drain haben, der als erste Elektrode dient und mit der dritten Leitung verbunden ist, eine Source, die als zweite Elektrode dient und mit der ersten Spannung gespeist wird, und ein Gate, das mit dem Steuersignal gespeist wird. (Nachfolgend bezeichnet als Konfiguration WD6.)
  • In der Ladungspumpenschaltung der vorstehend beschriebenen Konfiguration WD1, WD2, WD3, WD5 oder WD6 (siehe 46) kann das erste Gleichrichterelement die erste Diode (431') sein, und die Anode der ersten Diode kann mit der Versorgungsleitung verbunden sein. (Nachfolgend bezeichnet als Konfiguration WD7.)
  • In der Ladungspumpenschaltung der vorstehend beschriebenen Konfiguration WD1, WD2, WD3, WD4, WD6, oder WD7 (siehe 46) kann das zweite Gleichrichterelement die zweite Diode (432') sein, und die Anode der zweiten Diode kann mit der Zuleitung verbunden werden. (Nachfolgend bezeichnet als Konfiguration WD8.)
  • Eine Halbleitervorrichtung, die die Ladungspumpenschaltung einer der vorstehend beschriebenen Konfigurationen WD1 bis WD8 (siehe die 1 und 6) kann umfassen:): einem ersten Ausgangstransistor (MH); einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor geschaltet ist; einem ersten Anschluss (TM11), der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss (TM12), der eingerichtet ist, um über einen Bootstrap-Kondensator (CB) mit dem ersten Anschluss verbunden zu werden; einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement (M1) mit einer Source, die mit dem zweiten Anschluss verbunden ist; ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement (M2) mit einer Source, die mit einer vorbestimmten Steuerversorgungsspannung (VCC) gespeist wird, und einem mit dem Drain des ersten Schaltelements verbundenen Drain; und eine Schaltsteuerschaltung (50), die eingerichtet ist, um das erste und das zweite Schaltelement in Abhängigkeit von der Spannung (VS) an dem ersten Anschluss ein- und auszuschalten. Die erste Spannung (V1) kann die Spannung (VS) an dem ersten Anschluss sein, und die zweite Spannung (V2) kann die Spannung (VB) an dem zweiten Anschluss sein (siehe 38). Die Ausgangsleitung kann mit dem Gate des ersten Schaltelements verbunden werden. Die Schaltsteuerschaltung kann so eingerichtet sein, dass sie die Ladungspumpenschaltung (41, 401) mit dem Steuersignal (Inx = IN1) speist, um die Spannung auf der Ausgangsanschlussleitung von der ersten Spannung (V1 = VS) auf die zweite Spannung (V2 = VB) umzuschalten und dadurch auf der Ausgangsanschlussleitung eine Boost-Spannung zu erzeugen, die höher ist als die Spannung am zweiten Anschluss, und mit der Boost-Spannung das erste Schalterelement einzuschalten. (Nachfolgend bezeichnet als Konfiguration WD9.)
  • Mit der Halbleitervorrichtung der Konfiguration WD9 ist es möglich, die Spannung des Bootstrap-Kondensators zu steuern. Insbesondere kann beispielsweise bei einer Überladung des Bootstrap-Kondensators die Widerstandsspannung des ersten Ausgangstransistors überschritten werden; die Halbleitervorrichtung der Konfiguration WD9 unterdrückt die Überladung des Bootstrap-Kondensators, so dass der erste Ausgangstransistor sicher und ordnungsgemäß betrieben werden kann. In einer solchen Halbleitervorrichtung ist es durch die Verwendung der Ladungspumpenschaltung einer der vorstehend beschriebenen Konfigurationen WD1 bis WD5 möglich, die gewünschte Boost-Spannung zum Einschalten des ersten Schaltelements mit einer einfachen Konfiguration (z. B. mit einer geringen Anzahl von Elementen) zu erhalten.
  • Eine mit der Ladungspumpenschaltung einer der vorstehend beschriebenen Konfigurationen WD1 bis WD8 versehene Halbleitervorrichtung (siehe die 1 und 6) kann umfassen: einen ersten Ausgangstransistor (MH); einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor geschaltet ist; einen ersten Anschluss (TM11), der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss (TM12), der eingerichtet ist, um über einen Bootstrap-Kondensator (CB) mit dem ersten Anschluss verbunden zu werden; einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement (M1) mit einer Source, die mit dem zweiten Anschluss verbunden ist; ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement (M2) mit einer Source, die mit einer vorbestimmten Steuerversorgungsspannung (VCC) gespeist wird, und einem mit dem Drain des ersten Schaltelements verbundenen Drain; und eine Schaltsteuerschaltung (50), die eingerichtet ist, um das erste und das zweite Schaltelement in Abhängigkeit von der Spannung (VS) an dem ersten Anschluss ein- und auszuschalten. Der zweite Ausgangstransistor kann zwischen dem ersten Anschluss und einem Referenzleiter am Massepotential vorgesehen sein. Die erste Spannung kann das Massepotential haben, und die zweite Spannung kann die Steuerversorgungsspannung (VCC) sein (siehe 39). Die Ausgangsleitung kann mit dem Gate des zweiten Schaltelements verbunden werden. Die Schaltsteuerschaltung kann so eingerichtet sein, dass sie die Ladungspumpenschaltung (42, 402) mit dem Steuersignal (Inx = IN2) speist, um die Spannung auf der ersten Leitung von der ersten Spannung (V1) auf die zweite Spannung (V2 = VCC) umzuschalten und dadurch auf der Ausgangsleitung eine Boost-Spannung zu erzeugen, die höher als die Steuerversorgungsspannung ist, und mit der Boost-Spannung das zweite Schaltelement einzuschalten. (Nachfolgend bezeichnet als Konfiguration WD10.)
  • Mit der Halbleitervorrichtung der Konfiguration WD10 ist es möglich, die Spannung des Bootstrap-Kondensators zu steuern. Insbesondere kann beispielsweise bei einer Überladung des Bootstrap-Kondensators die Widerstandsspannung des ersten Ausgangstransistors überschritten werden; die Halbleitervorrichtung der Konfiguration WD10 unterdrückt die Überladung des Bootstrap-Kondensators, so dass der erste Ausgangstransistor sicher und ordnungsgemäß betrieben werden kann. In einer derartigen Halbleitervorrichtung kann mit Hilfe der Ladungspumpenschaltung einer der Konfigurationen WD1 bis WD8 die gewünschte Boost-Spannung zum Einschalten des zweiten Schaltelements mit einer einfachen Konfiguration (z. B. mit einer geringen Anzahl von Elementen) erzielt werden.
  • < < Anmerkungen 5 > >
  • Gemäß einem fünften Aspekt der vorliegenden Offenbarung umfasst eine Halbleitervorrichtung (die fünfte Ausführungsform; siehe die 1 und 47) umfasst:
    • einen ersten Ausgangstransistor (MH); einen zweiten Ausgangstransistor (ML), der an der Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor geschaltet ist; einen ersten Anschluss (TM11), der mit dem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss (TM12), der eingerichtet ist, um über einen Bootstrap-Kondensator (CB) mit dem ersten Anschluss verbunden zu werden; einen ersten Treiber (10), der eingerichtet ist, um den ersten Ausgangstransistor basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber (20), der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; eine Schaltschaltung (30), die zwischen einer Steuerversorgungsleitung (LN_VCC), die mit einer vorbestimmten Steuerversorgungsspannung (VCC) gespeist wird, und dem zweiten Anschluss vorgesehen ist; und eine Schaltsteuerschaltung (50), die eingerichtet ist, um die Schaltschaltung basierend auf der Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern. (Nachfolgend bezeichnet als Konfiguration WE1.)
  • Auf diese Weise ist es möglich, die Spannung des Bootstrap-Kondensators richtig zu steuern. Insbesondere wenn der Bootstrap-Kondensator überladen ist, kann die Widerstandsspannung des ersten Ausgangstransistors überschritten werden; die vorstehend eingerichtete Konfiguration unterdrückt die Überladung des Bootstrap-Kondensators, so dass der erste Ausgangstransistor sicher und ordnungsgemäß betrieben werden kann.
  • Insbesondere kann die Schaltsteuerschaltung in der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WE1 die Schaltschaltung so steuern, dass die Differenzspannung (VB - VS) zwischen dem ersten und dem zweiten Anschluss stabilisiert wird. (Nachfolgend bezeichnet als Konfiguration WE2.)
  • Insbesondere kann z. B. in der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WE2 die Schaltsteuerschaltung die Differenzspannung stabilisieren, indem sie durch die Steuerung der Schalterschaltung die Aufladung des Bootstrap-Kondensators über die Schalterschaltung steuert. (Nachfolgend bezeichnet als Konfiguration WE3.)
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WE3 (siehe 48) kann die Schalterschaltung ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement (M1) mit einer an den zweiten Anschluss angeschlossenen Source und ein mit einem n-Kanal-MOSFET ausgebildetes zweites Schaltelement (M2) mit einer an die Steuerversorgungsleitung angeschlossenen Source und einem mit dem Drain des ersten Schaltelements verbundenen Drain umfassen. Die Schaltsteuerschaltung kann die Differenzspannung stabilisieren, indem sie das erste Schaltelement in Abhängigkeit von der Differenzspannung (VB - VS) ein- und ausschaltet, wenn die Spannung an dem ersten Anschluss eine negative Polarität aufweist. (Nachfolgend bezeichnet als Konfiguration WE4.)
  • Wenn die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, kann dem Bootstrap-Kondensator ein hoher Strom zugeführt werden. Wenn jedoch in dem Zeitraum, in dem die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, dem Bootstrap-Kondensator ständig Strom zugeführt wird, kann der Bootstrap-Kondensator überladen werden. Durch Ein- und Ausschalten des ersten Schaltelements in Abhängigkeit von der vorstehend genannten Differenzspannung lässt sich eine Überladung des Bootstrap-Kondensators unterdrücken.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WE4 kann die Schaltsteuerschaltung, wenn die Spannung (VS) an dem ersten Anschluss eine negative Polarität hat, das erste Schaltelement eingeschaltet halten, wenn die Differenzspannung niedriger als eine vorbestimmte Spannung (Vth_dff) ist, und das erste Schaltelement ausgeschaltet halten, wenn die Differenzspannung höher als die vorbestimmte Spannung ist. (Nachfolgend bezeichnet als Konfiguration WE5.)
  • Auf diese Weise lässt sich das Aufladen des Bootstrap-Kondensators über die vorbestimmte Spannung hinaus unterdrücken. Das heißt, es ist möglich, die Überladung des Bootstrap-Kondensators zu unterdrücken.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfigurationen WE4 oder WE5 kann die Schaltsteuerschaltung das zweite Schaltelement ausgeschaltet halten, wenn die Spannung (VS) an dem ersten Anschluss höher als eine positive Schwellenspannung (Vth_p) ist. (Nachfolgend bezeichnet als Konfiguration WE6.)
  • Auf diese Weise ist es möglich, die Entladung des Bootstrap-Kondensators über das erste und zweite Schaltelement zu unterdrücken.
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WE4 bis WE6 kann die Schaltsteuerschaltung das erste und das zweite Schaltelement eingeschaltet halten, wenn der erste Ausgangstransistor ausgeschaltet ist und der zweite Ausgangstransistor eingeschaltet ist. (Nachfolgend bezeichnet als Konfiguration WE7.)
  • In dem Zeitraum, in dem der erste Ausgangstransistor ausgeschaltet und der zweite Ausgangstransistor eingeschaltet ist, kann dann dem Bootstrap-Kondensator der erforderliche Strom zugeführt werden. In dem Zeitraum, in dem der erste Ausgangstransistor ausgeschaltet und der zweite Ausgangstransistor eingeschaltet ist, ist der Strom, der durch den Bootstrap-Kondensator fließt, vergleichsweise niedrig. Somit besteht in diesem Zeitraum nicht die Gefahr, dass der Bootstrap-Kondensator mit dem Strom überladen wird.
  • In der Halbleitervorrichtung einer der vorstehend beschriebenen Konfigurationen WE2 bis WE7 kann die Schaltsteuerschaltung enthalten: einen Vergleicher (520), der eingerichtet ist, um eine Rückkopplungsspannung (Vfb), die der Differenzspannung entspricht, mit einer Referenzspannung (Vref) zu vergleichen; und eine Logikschaltung (540), die eingerichtet ist, um ein Steuersignal (Sig_5d) zum Steuern des Zustands der Schalterschaltung basierend auf dem Vergleichsergebnis des Vergleichers zu erzeugen. Somit kann die Schaltsteuerschaltung eine Rückkopplungsschleife bilden, die den Vergleicher und die Logikschaltung umfasst (im Folgenden als Konfiguration WE8 bezeichnet).
  • Durch die Bildung einer Rückkopplungsschleife kann eine angemessene Spannung für den Bootstrap-Kondensator aufrechterhalten werden.
  • In der Halbleitervorrichtung der vorstehend beschriebenen Konfiguration WE8 kann die Schaltsteuerschaltung zwischen dem Vergleicher und der Logikschaltung eine Verstärkungssteuerschaltung (530) enthalten, die die Verstärkung der Rückkopplungsschleife einstellen kann. (Nachfolgend bezeichnet als Konfiguration WE9.)
  • Auf diese Weise lassen sich die gewünschten Reaktionscharakteristika in Bezug auf die Rückkopplungsspannung des Bootstrap-Kondensators erzielen.
  • Bezugszeichenliste
    • SYS
    System (Lastansteuerschaltung)
    1
    Halbleitervorrichtung
    2
    MPU
    3,4
    Spannungsquelle
    LD
    Last
    CB
    Bootstrap-Kondensator
    TM11
    Ausgangsanschluss
    TM12
    BOOT-Anschluss
    TM13
    Masseanschluss
    TM14
    Steuerversorgungsanschluss
    TM15
    Stromversorgungsanschluss
    TM16
    Low-Side-Anschluss
    TM17, TM18
    Steuereingangsanschluss
    MH
    High-Side-Ausgangstransistor
    ML
    Low-Side-Ausgangstransistor
    10
    High-Side-Treiber
    20
    Low-Side-Treiber
    30
    Schalterschaltung
    40
    Schaltertreiber
    50
    Schaltsteuerschaltung
    VS
    Ausgangsanschluss-Spannung
    Vb
    Bootspannung
    VCC
    Steuerversorgungsspannung
    VP
    Stromversorgungsspannung
    M1, M2
    Transistor
    41, 42
    Ladungspumpenschaltung
    51
    Negativspannungs-Erkennungsschaltung
    52
    Hochspannungs-Erkennungsschaltung
    53
    Differenzspannungs-Erkennungsschaltung
    54, 55
    Signalerzeugungsschaltung
    LN_VB
    Bootspannungsleitung
    LN_VS
    Ausgangsanschlussleitung
    LN_VCC
    Steuerversorgungsleitung
    LN_GND
    Masseleitung
    Sig_n, Sig_n1, Sig_n2
    Negativspannungs-Erkennungssignal
    Sig_p, Sig_p1, Sig_p2
    Hochspannungs-Erkennungssignal
    IN1, IN2
    Steuersignal
    210
    Stromspiegelschaltung
    220,230
    Erkennungssignal-Erzeugungsschaltung
    240
    Strombegrenzer
    CP_ngnd
    Strompfad (Referenzstrompfad)
    CP_nvs
    Referenzpfad
    310
    Stromspiegelschaltung
    320,330
    Erkennungssignal-Erzeugungsschaltung
    340
    Strombegrenzer
    CP_pgnd
    Strompfad (Referenzstrompfad)
    CP_pvs
    Referenzpfad
    400, 401, 402
    Ladungspumpenschaltung
    C1, C2
    Kondensator
    INV0, INV1, INV2
    Wechselrichterschaltung
    421
    Transistor (erstes Schaltelement)
    422
    Transistor (zweites Schaltelement)
    431
    Transistor (erstes Gleichrichterelement)
    432
    Transistor (zweites Gleichrichterelement)
    422'
    Transistor (zweites Schaltelement)
    431'
    Diode (erstes Gleichrichterelement)
    432'
    Diode (zweites Gleichrichterelement)
    500
    Rückkopplungssteuerschaltung
    510
    Rückkopplungs-Spannungserzeugungsschaltung
    520
    Vergleicher
    530
    Verstärkungs-Einsteller
    540
    Logikschaltung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201819498 A [0003]

Claims (7)

  1. Halbleitervorrichtung, umfassend: einen ersten Ausgangstransistor; einen zweiten Ausgangstransistor, der an einer Niederpotentialseite des ersten Ausgangstransistors in Reihe mit dem ersten Ausgangstransistor geschaltet ist; einen ersten Anschluss, der mit einem Verbindungsknoten zwischen dem ersten und dem zweiten Ausgangstransistor verbunden ist; einen zweiten Anschluss, der eingerichtet ist, um über einen Bootstrap-Kondensator mit dem ersten Anschluss verbunden zu werden; einen ersten Treiber, der eingerichtet ist, um den ersten Ausgangstransistor basierend auf einer Spannung zwischen dem ersten und dem zweiten Anschluss anzusteuern; einen zweiten Treiber, der eingerichtet ist, um den zweiten Ausgangstransistor anzusteuern; ein mit einem n-Kanal-MOSFET ausgebildetes erstes Schaltelement mit einer Source, die mit dem zweiten Anschluss verbunden ist; ein mit einem n-Kanal MOSFET versehenes zweites Schaltelement, umfassend eine Source, die mit einer vorbestimmten Steuerversorgungsspannung gespeist wird, und einem mit dem Drain des ersten Schaltelements verbundenen Drain; und eine Schaltsteuerschaltung, die eingerichtet ist, um das erste und das zweite Schaltelement in Abhängigkeit von einer Spannung an dem ersten Anschluss ein- oder auszuschalten.
  2. Halbleitervorrichtung nach Anspruch 1, wobei wenn die Spannung an dem ersten Anschluss eine negative Polarität aufweist, schaltet die Schaltersteuerschaltung, in Abhängigkeit von einer Differenzspannung zwischen dem ersten und zweiten Anschluss in Bezug auf ein Potenzial an dem ersten Anschluss, das erste Schaltelement zwischen ein- und ausgeschaltet um.
  3. Halbleitervorrichtung nach Anspruch 2, wobei wenn die Spannung an dem ersten Anschluss eine negative Polarität aufweist, hält die Schaltsteuerschaltung das erste Schaltelement eingeschaltet, wenn die Differenzspannung niedriger als eine vorbestimmte Spannung ist, und hält die Schaltsteuerschaltung das erste Schaltelement ausgeschaltet, wenn die Differenzspannung höher als die vorbestimmte Spannung ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Schaltsteuerschaltung das zweite Schaltelement ausgeschaltet hält, wenn die Spannung an dem ersten Anschluss höher als eine positive Schwellenspannung ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Schaltsteuerschaltung das erste und das zweite Schaltelement eingeschaltet hält, wenn der erste Ausgangstransistor ausgeschaltet ist und der zweite Ausgangstransistor eingeschaltet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner umfassend: eine erste Ladungspumpenschaltung mit einem ersten Ausgangsknoten, wobei die erste Ladungspumpenschaltung in der Lage ist, an dem ersten Ausgangsknoten eine erste Boost-Spannung zu erzeugen, die höher als eine Spannung an dem zweiten Anschluss ist, indem ein erster Ladungspumpenbetrieb basierend auf der Spannung an dem zweiten Anschluss in Bezug auf ein Potenzial an dem ersten Anschluss durchgeführt wird; und eine zweite Ladungspumpenschaltung mit einem zweiten Ausgangsknoten, wobei die zweite Ladungspumpenschaltung in der Lage ist, an dem zweiten Ausgangsknoten eine zweite Boost-Spannung zu erzeugen, die höher als die Steuerversorgungsspannung ist, indem ein zweiter Ladungspumpenbetrieb basierend auf der Steuerversorgungsspannung in Bezug auf ein Massepotential durchgeführt wird, wobei der erste Ausgangsknoten mit einem Gate des ersten Schalters verbunden ist, der zweite Ausgangsknoten mit einem Gate des zweiten Schaltelements verbunden ist, die Schaltsteuerschaltung schaltet das erste Schaltelement ein, indem die erste Ladungspumpenschaltung veranlasst wird, den ersten Ladungspumpenbetrieb durchzuführen, und schaltet das zweite Schaltelement ein, indem die zweite Ladungspumpenschaltung veranlasst wird, den zweiten Ladungspumpenbetrieb durchzuführen.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der zweite Ausgangstransistor zwischen dem ersten Anschluss und einem Referenzleiter am Massepotential vorgesehen ist.
DE112022003832.2T 2021-08-30 2022-06-17 Halbleitervorrichtung Pending DE112022003832T5 (de)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2021139898 2021-08-30
JP2021-139902 2021-08-30
JP2021139893 2021-08-30
JP2021-139893 2021-08-30
JP2021-139898 2021-08-30
JP2021-139895 2021-08-30
JP2021139899 2021-08-30
JP2021139895 2021-08-30
JP2021139902 2021-08-30
JP2021-139899 2021-08-30
PCT/JP2022/024328 WO2023032413A1 (ja) 2021-08-30 2022-06-17 半導体装置

Publications (1)

Publication Number Publication Date
DE112022003832T5 true DE112022003832T5 (de) 2024-05-23

Family

ID=85412065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003832.2T Pending DE112022003832T5 (de) 2021-08-30 2022-06-17 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20240204777A1 (de)
JP (1) JPWO2023032413A1 (de)
DE (1) DE112022003832T5 (de)
WO (1) WO2023032413A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018019498A (ja) 2016-07-27 2018-02-01 ローム株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251691B2 (en) * 2019-09-23 2022-02-15 Stmicroelectronics Asia Pacific Pte Ltd Floating power supply for a driver circuit configured to drive a high-side switching transistor
US11095229B1 (en) * 2020-09-24 2021-08-17 Monolithic Power Systems, Inc. High switching frequency direct AC to AC converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018019498A (ja) 2016-07-27 2018-02-01 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20240204777A1 (en) 2024-06-20
JPWO2023032413A1 (de) 2023-03-09
WO2023032413A1 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
DE19750168B4 (de) Drei Spannungsversorgungen für Treiberschaltungen von Leistungs-Halbleiterschaltern
DE102016114820A1 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE10005864A1 (de) Stromversorgungssteuereinheit und Stromversorgungssteuerverfahren
DE19817767A1 (de) Halbleiter-Leistungsschaltung
DE102007061978A1 (de) Schaltungsanordnung zum Bereitstellen einer Spannungsversorgung für eine Transistor-Treiberschaltung
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE19732828A1 (de) Schaltungsanordnung zur Ansteuerung eines Leuchtdioden-Arrays
DE102010064410A1 (de) Halbleitervorrichtung mit Bootstrap-Schaltung
DE102017124748A1 (de) Konfigurierbare klemmschaltung
DE112018005857T5 (de) Gate-treiberschaltung
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
DE10048433A1 (de) Lastbetätigungsschaltkreis
DE102015102878A1 (de) Elektronische Ansteuerschaltung
DE102016122003A1 (de) Ansteuerschaltung
EP1528662A1 (de) Schaltungsanordnung für eine Ladungspumpe und Spannungsreglerschaltung mit einer derartigen Schaltungsanordnung
WO1993022835A1 (de) Schaltungsanordnung zum ansteuern eines mos-feldeffekttransistors
DE102015104946A1 (de) Elektronische Treiberschaltung und Verfahren
DE102019104691B4 (de) Diodenschaltung
DE102022120065A1 (de) Verfahren zum reduzieren einer oszillation während des anschaltens eines leistungstransistors durch regeln der gate-schaltgeschwindigkeitssteuerung seines komplementären leistungstransistors
DE102014110878B4 (de) Schaltsteuerkreisanordnungen und Verfahren zur Energieversorgung eines Treiberschaltkreises
DE10030795A1 (de) Gleichspannungswandlerschaltung
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE10143432C1 (de) Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter
DE112022003832T5 (de) Halbleitervorrichtung
EP3472934A1 (de) Leistungshalbleiterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed