DE112021001731T5

DE112021001731T5 - Beschleunigte betriebsabläufe von new radio der fünften generation (5g)

Info

Publication number: DE112021001731T5
Application number: DE112021001731.4T
Authority: DE
Inventors: Lopamudra Kundu; Elena Agostini; Vikrama Ditya; Harsha Deepak Banuli Nanje Gowda
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2020-06-16
Filing date: 2021-06-11
Publication date: 2023-01-05
Also published as: WO2021257411A4; GB2600326A; US20210390004A1; CN115917511A; WO2021257411A1; GB202200840D0

Abstract

Vorrichtungen, Systeme und Techniken zur Durchführung von Betriebsabläufen von New Radio der fünften Generation (5G). In mindestens einer Ausführungsform wird eine Anwendungsprogrammierschnittstelle (API) verwendet, um 5G New Radio-Betriebsabläufe auf einem oder Vielzahl von Hardwarebeschleunigern durch einen API-Aufruf durchzuführen.

Description

BEANSPRUCHUNG DER PRIORITÄT
Diese Anmeldung beansprucht das Vorrecht der vorläufigen US-Anmeldung Nr. 63/039,934 mit dem Titel „APPLICATION PROGRAMMING INTERFACE FOR INLINE PHY ACCELERATION“, die am 16. Juni 2020 eingereicht wurde, und der US-Patentanmeldung Nr. 17/018,121 mit dem Titel „ACCELERATED FIFTH GENERATION (5G) NEW RADIO OPERATIONS“, die am 11. September 2020 eingereicht wurde und deren gesamter Inhalt durch Bezugnahme hierin aufgenommen wird.
GEBIET
Mindestens eine Ausführungsform bezieht sich auf Verarbeitungsressourcen zur Durchführung von Betriebsabläufen von New Radio der fünften Generation (5G). Zum Beispiel bezieht sich mindestens eine Ausführungsform auf Prozessoren oder Rechensysteme, die zur Durchführung von 5G New Radio-Betriebsabläufen gemäß verschiedenen hierin beschriebenen neuen Techniken verwendet werden.
HINTERGRUND
Die Durchführung von Betriebsabläufen von New Radio der fünften Generation (5G) kann signifikante Speicher-, Zeit- oder Rechenressourcen beanspruchen. Die Speicher-, Zeit- oder Rechenressourcen, die für die Durchführung von 5G New Radio-Betriebsabläufen verwendet werden, können verbessert werden.
Figurenliste

1 veranschaulicht ein Diagramm einer Beschleunigungsabstraktionsschicht (AAL; acceleration abstraction layer)-Schnittstelle, gemäß mindestens einer Ausführungsform;
2 veranschaulicht ein Diagramm eines Inline-Beschleunigungsmodells, gemäß mindestens einer Ausführungsform;
3 veranschaulicht ein Diagramm einer Inline-Beschleunigungs-Offload-Architektur, gemäß mindestens einer Ausführungsform;
4 veranschaulicht ein Diagramm einer PHY-Controller-Anwendung, gemäß mindestens einer Ausführungsform;
5 veranschaulicht ein Diagramm eines Discover-API-Aufrufs, gemäß mindestens einer Ausführungsform;
6 veranschaulicht ein Diagramm eines Initialisierungs-API-Aufrufs, gemäß mindestens einer Ausführungsform;
7 veranschaulicht ein Diagramm eines Create API-Aufrufs, gemäß mindestens einer Ausführungsform;
8 veranschaulicht ein Diagramm eines Get-API-Aufrufs, gemäß mindestens einer Ausführungsform;
9 veranschaulicht ein Diagramm eines Set-API-Aufrufs, gemäß mindestens einer Ausführungsform;
10 veranschaulicht ein Diagramm eines Destroy-API-Aufrufs, gemäß mindestens einer Ausführungsform;
11 veranschaulicht ein Diagramm eines Enqueue-API-Aufrufs, gemäß mindestens einer Ausführungsform;
12 veranschaulicht ein Diagramm eines Dequeue-API-Aufrufs, gemäß mindestens einer Ausführungsform;
13 ist ein Schwimmdiagramm eines Prozesses zur Durchführung von Uplink-Aufgaben, gemäß mindestens einer Ausführungsform;
14 ist ein Schwimmdiagramm eines Prozesses zur Durchführung von Downlink-Aufgaben, gemäß mindestens einer Ausführungsform;
15 veranschaulicht ein Diagramm einer Datenverarbeitung auf der physikalischen Schicht für mehrere Zellen, gemäß mindestens einer Ausführungsform;
16A und 16B veranschaulichen Diagramme von Downlink- und Uplink-Pipelines, gemäß mindestens einer Ausführungsform;
17 ist ein Diagramm eines Prozesses zum Durchführen eines Downlink 5G New Radio-Betriebsablaufs, gemäß mindestens einer Ausführungsform;
18 ist ein Diagramm eines Prozesses zur Durchführung eines Uplink 5G New Radio-Betriebsablaufs, gemäß mindestens einer Ausführungsform;
19 veranschaulicht ein Beispiel für ein Rechenzentrumssystem gemäß mindestens einer Ausführungsform;
20A veranschaulicht ein Beispiel für ein autonomes Fahrzeug gemäß mindestens einer Ausführungsform;
20B veranschaulicht ein Beispiel für Kamerastandorte und Sichtfelder für das autonome Fahrzeug von 20A, gemäß mindestens einer Ausführungsform;
20C ist ein Blockdiagramm, das eine beispielhafte Systemarchitektur für das autonome Fahrzeug von 20A veranschaulicht, gemäß mindestens einer Ausführungsform;
20D ist ein Diagramm, das ein System zur Kommunikation zwischen einem oder mehreren cloudbasierten Servern und dem autonomen Fahrzeug von 20A veranschaulicht, mindestens einer Ausführungsform;
21 ist ein Blockdiagramm, das ein Computersystem veranschaulicht, gemäß mindestens einer Ausführungsform;
22 ist ein Blockdiagramm, das ein Computersystem veranschaulicht, gemäß mindestens einer Ausführungsform;
23 veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
24 veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
25A veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
25B veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
25C veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
25D veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
25E und 25F veranschaulichen ein gemeinsames Programmiermodell, gemäß mindestens einer Ausführungsform;
26 veranschaulicht beispielhafte integrierte Schaltungen und zugehörige Grafikprozessoren, gemäß mindestens einer Ausführungsform;
27A und 27B veranschaulichen beispielhafte integrierte Schaltungen und zugehörige Grafikprozessoren, gemäß mindestens einer Ausführungsform;
28A und 28B veranschaulichen eine zusätzliche beispielhafte Grafikprozessorlogik, gemäß mindestens einer Ausführungsform;
29 veranschaulicht ein Computersystem, gemäß mindestens einer Ausführungsform;
30A veranschaulicht einen Parallelprozessor, gemäß mindestens einer Ausführungsform;
30B veranschaulicht eine Partitionseinheit, gemäß mindestens einer Ausführungsform;
30C veranschaulicht einen Verarbeitungscluster, gemäß mindestens einer Ausführungsform;
30D veranschaulicht einen Grafik-Multiprozessor, gemäß mindestens einer Ausführungsform;
31 veranschaulicht ein Multi-Grafikprozessoreinheits (GPU)-System, gemäß mindestens einer Ausführungsform;
32 veranschaulicht einen Grafikprozessor, gemäß mindestens einer Ausführungsform;
33 ist ein Blockdiagramm, das eine Prozessor-Mikroarchitektur für einen Prozessor veranschaulicht, gemäß mindestens einer Ausführungsform;
34 veranschaulicht zumindest Abschnitte eines Grafikprozessors, gemäß einer oder mehrerer Ausführungsformen;
35 veranschaulicht zumindest Abschnitte eines Grafikprozessors, gemäß einer oder mehreren Ausführungsformen;
36 veranschaulicht zumindest Abschnitte eines Grafikprozessors, gemäß einer oder mehreren Ausführungsformen;
37 ist ein Blockdiagramm einer Grafikverarbeitungsmaschine eines Grafikprozessors, gemäß mindestens einer Ausführungsform;
38 ist ein Blockdiagramm von mindestens Abschnitten eines Grafikprozessorkerns, gemäß mindestens einer Ausführungsform;
39A und 39B veranschaulichen eine Thread-Ausführungslogik, die eine Anordnung von Prozessorelementen eines Grafikprozessorkerns aufweist, gemäß mindestens einer Ausführungsform;
40 veranschaulicht eine Parallelverarbeitungseinheit („PPU“), gemäß mindestens einer Ausführungsform;
41 veranschaulicht einen allgemeinen Verarbeitungscluster („GPC“), gemäß mindestens einer Ausführungsform;
42 veranschaulicht eine Speicherpartitionseinheit einer Parallelverarbeitungseinheit („PPU“), gemäß mindestens einer Ausführungsform;
43 veranschaulicht einen Streaming-Multiprozessor, gemäß mindestens einer Ausführungsform;
44 veranschaulicht ein Netzwerk für die Kommunikation von Daten innerhalb eines drahtlosen 5G-Kommunikationsnetzwerks, gemäß mindestens einer Ausführungsform;
45 veranschaulicht eine Netzwerkarchitektur für ein drahtloses 5G-LTE-Netzwerk, gemäß mindestens einer Ausführungsform;
46 ist ein Diagramm, das einige grundlegende Funktionen eines mobilen Telekommunikationsnetzwerkes/-systems veranschaulicht, das gemäß LTE- und 5G-Prinzipien arbeitet, gemäß mindestens einer Ausführungsform;
47 veranschaulicht ein Funkzugangsnetzwerk, das Teil einer 5G-Netzwerkarchitektur sein kann, gemäß mindestens einer Ausführungsform;
48 stellt eine beispielhafte Darstellung eines 5G-Mobilkommunikationssystems, in dem eine Vielzahl verschiedener Arten von Einrichtungen verwendet wird, bereit, gemäß mindestens einer Ausführungsform;
49 veranschaulicht ein Beispiel für ein System auf hoher Ebene, gemäß mindestens einer Ausführungsform;
50 veranschaulicht eine Systemarchitektur eines Netzwerks, gemäß mindestens einer Ausführungsform;
51 veranschaulicht beispielhafte Komponenten einer Einrichtung, gemäß mindestens einer Ausführungsform;
52 veranschaulicht beispielhafte Schnittstellen von Basisbandschaltungen, gemäß mindestens einer Ausführungsform;
53 veranschaulicht ein Beispiel für einen Uplink-Kanal, gemäß mindestens einer Ausführungsform;
54 veranschaulicht eine Systemarchitektur eines Netzwerks, gemäß mindestens einer Ausführungsform;
55 veranschaulicht einen Steuerebenen-Protokollstack, gemäß mindestens einer Ausführungsform;
56 veranschaulicht einen Nutzebenen-Protokollstack, gemäß mindestens einer Ausführungsform;
57 veranschaulicht Komponenten eines Kernnetzwerks, gemäß mindestens einer Ausführungsform; und
58 veranschaulicht Komponenten eines Systems zur Unterstützung der Netzwerkfunktionsvirtualisierung (NFV), gemäß mindestens einer Ausführungsform.

DETAILLIERTE BESCHREIBUNG
In mindestens einer Ausführungsform ist die Architektur eines Mobilfunknetzwerks der fünften Generation (5G) in mehrere Schichten organisiert, die eine Datenverbindungsschicht (auch als Schicht 2 bezeichnet) und eine physikalische Schicht (auch als Schicht 1 bezeichnet) umfassen. In mindestens einer Ausführungsform entsprechen die Schicht 2 und die Schicht 1 einem Open Systems Interconnection (OSI)-Modell, das weiter unten ausführlicher beschrieben wird. In mindestens einer Ausführungsform verarbeitet eine physikalische Schicht Arbeitslasten in Verbindung mit Daten und/oder Anwendungsschnittstellen (API)-Befehlen von einer Datenverbindungsschicht. In mindestens einer Ausführungsform werden ein oder mehrere Hardwarebeschleuniger verwendet, um die Verarbeitung einer oder mehrerer Arbeitslasten in einer physikalischen Schicht zu beschleunigen.
In mindestens einer Ausführungsform bezieht sich eine Beschleunigungsabstraktionsschicht- bzw. Acceleration Abstraction Layer (AAL)-Schnittstelle auf eine Schnittstelle zum Offloaden bzw. Auslagern von Arbeitslasten auf Hardwarebeschleuniger, die zum Durchführen bestimmter rechen- und/oder energieintensiver Betriebsabläufe besser geeignet sein können als zentrale Verarbeitungseinheiten (CPUs). In mindestens einer Ausführungsform stellt eine AAL-Schnittstelle eine Reihe von hardwareunabhängigen API-Funktionen bereit, die Anwendungen (z.B. virtualisierte und/oder containerisierte Netzwerkfunktionssoftware) in einer Vielzahl von Implementierungen von Hardwarebeschleunigern nutzen können. In mindestens einer Ausführungsform startet eine AAL-Schnittstelle über einen Satz von einer oder mehreren API-Funktionen mehrere Arbeitslasten, wie beispielsweise diejenigen, die weiter unten in Verbindung mit 3 und 16 näher beschrieben werden, auf einem oder mehreren Hardwarebeschleunigern. In mindestens einer Ausführungsform wird eine AAL-Schnittstelle im Kontext eines Inline-Beschleunigungsmodells implementiert, bei dem ganze Ende-zu-Ende-Pipelines der physikalischen Schicht ausgelagert und als Reaktion auf einen einzigen AAL-API-Funktionsaufruf auf einem Hardwarebeschleuniger ausgeführt werden. In mindestens einer Ausführungsform reduziert eine AAL-Schnittstelle Mengen von Datenübertragungen zum Durchführen von Pipelines der physikalischen Schicht durch Auslagern ganzer Ende-zu-Ende-Pipelines der physikalischen Schicht auf Hardwarebeschleuniger in einer einzigen Datenübertragung. In mindestens einer Ausführungsform reduziert eine AAL-Schnittstelle Mengen von Datenübertragungen zwischen einer CPU und einem Hardwarebeschleuniger durch Versorgen eines Hardwarebeschleunigers mit Daten, die von einer CPU in einer einzigen Datenübertragung zu verarbeiten sind, und durch direktes Übertragen von Ergebnissen einer oder mehrerer Arbeitslasten von einem Hardwarebeschleuniger an verschiedene andere Systeme zur weiteren Verarbeitung, anstatt sie zurück an eine CPU zu senden.
In mindestens einer Ausführungsform wird eine AAL-Schnittstelle verwendet, um mehrere Arbeitslasten, wie z.B. eine Pipeline der physikalischen Schicht, parallel auf einem Hardwarebeschleuniger zu starten. In mindestens einer Ausführungsform wird eine AAL-Schnittstelle verwendet, um mehrere Arbeitslasten sequenziell, parallel oder in einer beliebigen bestimmten Reihenfolge auf einem Hardwarebeschleuniger durchzuführen. In mindestens einer Ausführungsform wird eine AAL-Schnittstelle verwendet, um mehrere Arbeitslasten auf einem oder mehreren verschiedenen Hardwarebeschleunigern gleichzeitig oder in einer beliebigen bestimmten Reihenfolge durchzuführen.
In mindestens einer Ausführungsform weist eine AAL-Schnittstelle Priorität zwischen mehreren Arbeitslasten zu, wobei die Priorität auf einem Profiltyp (z.B. gemeinsam genutzter physkalischer Uplink-Kanal (PUSCH) oder gemeinsam genutzter physikalischer Downlink-Kanal (PDSCH)) oder einem Diensttyp (z.B. erweitertes mobiles Breitband (eMBB; enhanced mobile broadband) oder ultrazuverlässige Kommunikation mit niedriger Latenz (URLCC; ultra-reliable low latency communications)) und/oder Variationen davon basieren kann. In mindestens einer Ausführungsform übernimmt eine AAL-Schnittstelle keine Verwaltung von Dateneingabe-/Ausgabe-Puffern. In mindestens einer Ausführungsform weist eine Anwendung Puffer zu und übergibt einen Pufferzeiger an eine AAL-Schnittstelle während des Einreihens einer Arbeitslast der physikalischen Schicht in eine Warteschlange. In mindestens einer Ausführungsform ist ein Treiber für die physikalische Schicht für die Verwaltung der Dateneingabe/-ausgabe zwischen einer CPU und einem Hardwarebeschleuniger zuständig, und ist ein Fronthaul-Treiber für die Verwaltung der Eingabe/Ausgabe zwischen einem Hardwarebeschleuniger und einer Netzwerkschnittstellenkarte zuständig.
In mindestens einer Ausführungsform stellt eine AAL-Schnittstelle eine Reihe von Funktionen für verschiedene virtualisierte Netzwerkfunktionen (VNF; virtualized network function) und/oder containerisierte oder cloud-native Netzwerkfunktionen (CNF)-Software bereit zum Auslagern gewisser Funktionen, die energie- und/oder rechenintensiv sein können, auf Hardwarebeschleuniger. In mindestens einer Ausführungsform unterstützt eine AAL-Schnittstelle Anwendungssoftware bei der Erkennung und Konfiguration verschiedener Beschleunigerhardware. In mindestens einer Ausführungsform stellt eine AAL-Schnittstelle einer Anwendung Funktionalitäten bereit zum Ermitteln physikalischer Ressourcen, die ihr von höheren Schichten zugewiesen wurden, und zum Konfigurieren dieser Ressourcen für Auslagerungsvorgänge. In mindestens einer Ausführungsform stellt eine AAL-Schnittstelle einer Anwendung Funktionalitäten bereit zur gleichzeitigen Nutzung einer oder mehrerer Hardwarebeschleunigervorrichtungen. In mindestens einer Ausführungsform unterstützt eine AAL-Schnittstelle verschiedene Offload- bzw. Auslagerungs-Architekturen wie beispielsweise Look-Aside, Inline und beliebige Variationen oder Kombinationen von beiden.
1 zeigt ein Diagramm 100 einer Beschleunigungsabstraktionsschicht (AAL)-Schnittstelle, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine AAL-Schnittstelle auch als AAL, AAL API, AALI und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform nutzt die Schicht2+-Anwendungssoftware 102 über die Schnittstelle 104 der Schicht 2 zur Schicht 1 die Schnittstelle 106 der Beschleunigungsabstraktionsschicht, um verschiedene Funktionen durchzuführen, die von Treibern 108 über einen Kernelraum 112 verarbeitet werden, um eine Hardware 118 zu veranlassen, eine oder mehrere Funktionen durchzuführen.
In mindestens einer Ausführungsform umfasst die Schicht-2+-Anwendungssoftware 102 ein oder mehrere Computerprogramme, Anwendungssoftware und/oder Variationen davon, die in Verbindung mit einer oder mehreren Schichten eines Mobilfunknetzwerks, wie beispielsweise einem Mobilfunknetzwerk der fünften Generation, ausgeführt werden. In mindestens einer Ausführungsform umfasst die Schicht-2+-Anwendungssoftware 102 Software, die in Verbindung mit Schicht 2 sowie höheren Schichten (z.B. Schicht 3 - Schicht 7) eines Mobilfunknetzwerks ausgeführt wird. In mindestens einer Ausführungsform wird ein Mobilfunknetzwerk der fünften Generation auch als ein 5G-Netzwerk, 5G Long Term Evolution (LTE)-Netzwerk, 5G-Drahtloskommunikationsnetzwerk, 5G New Radio (NR)-Netzwerk, 5G und/oder Variationen davon bezeichnet; weitere Informationen zu einem Mobilfunknetzwerk der fünften Generation finden sich in der Beschreibung der 44-57. In mindestens einer Ausführungsform umfasst die Anwendungssoftware der Schicht 2+-Anwendungssoftware 102 verschiedene virtualisierte Netzwerkfunktionen (VNF) und/oder containerisierte oder cloud-native Netzwerkfunktionen (CNF)-Softwareanwendungen. In mindestens einer Ausführungsform umfasst die Schicht 2+-Anwendungssoftware 102 Software, die in Verbindung mit einer Anwendungsschicht eines Mobilfunknetzwerks der fünften Generation ausgeführt wird. Weitere Informationen zu Schichten eines Mobilfunknetzwerks der fünften Generation in Übereinstimmung mit einem OSI-Modell finden sich weiter unten stehend ausführlicher beschrieben.
In mindestens einer Ausführungsform bezieht sich eine VNF auf eine Softwareanwendung, die verschiedene Netzwerkfunktionen wie beispielsweise Dateifreigabe, Verzeichnisdienste, Internetprotokoll (IP)-Konfiguration und/oder Variationen davon bereitstellt und eine Architektur zur Virtualisierung von Netzwerkfunktionen (NFV) nutzt. In mindestens einer Ausführungsform bezieht sich eine NFV-Architektur auf eine Netzwerkarchitektur, in der verschiedene Netzwerkfunktionen und -dienste virtualisiert werden, um auf verschiedener standardisierter Hardware zu laufen; weitere Informationen zu NFV findet sich in der Beschreibung von 58. In mindestens einer Ausführungsform bezieht sich ein CNF auf eine Netzwerkfunktion, die über ein oder mehrere Container-Images bzw. -Abbilder bereitgestellt wird. In mindestens einer Ausführungsform bezieht sich ein Container-Image auf ein ausführbares Softwarepaket, das Komponenten umfasst, die zur Ausführung einer oder mehrerer Funktionen und/oder Prozesse ausreichen. In mindestens einer Ausführungsform umfasst ein ausführbares Softwarepaket für ein Container-Image einen Mindestsatz von Ausführungskomponenten zum Ausführen einer oder mehrerer Funktionen und/oder Prozesse.
In mindestens einer Ausführungsform ist ein Benutzerraum ein Speicherbereich, in dem verschiedene Anwendungssoftware und Treiber ausgeführt werden. In mindestens einer Ausführungsform umfasst der Benutzerbereich, der auch als Benutzerland bezeichnet wird, verschiedene Softwareprogramme, Schnittstellen und Bibliotheken, die eine Interaktion mit einem Kernel ermöglichen. In mindestens einer Ausführungsform umfasst Software, die in einem Benutzerbereich ausgeführt wird, Software für die Ein-/Ausgabe-Kommunikation, Software für Manipulation am Dateisystem, Anwendungssoftware und/oder Variationen davon. In mindestens einer Ausführungsform werden Prozesse, die in einem Benutzerbereich ausgeführt werden, in virtuellen Speicherbereichen ausgeführt, die nicht auf Speicher anderer Prozesse zugreifen können. In mindestens einer Ausführungsform bezieht sich Benutzerraumsoftware 110 auf Software, die in einem Benutzerraum ausgeführt wird. In mindestens einer Ausführungsform werden die Schnittstelle 106 der Beschleunigungsabstraktionsschicht und die Treiber 108 als Benutzerraumsoftware 110 ausgeführt. In mindestens einer Ausführungsform wird die Benutzerraumsoftware 110 auf Schicht 1 ausgeführt.
In mindestens einer Ausführungsform nutzt die Schicht 2+-Anwendungssoftware 102 die Schnittstelle 106 der Beschleunigungsabstraktionsschicht über die Schnittstelle 104 der Schicht 2 zur Schicht 1. In mindestens einer Ausführungsform umfasst die Schnittstelle 104 der Schicht 2 zur Schicht 1 eine oder mehrere Schnittstellen, die Verfahren zur Kommunikation zwischen Schicht 2 und Schicht 1 bereitstellen. In mindestens einer Ausführungsform umfasst die Schnittstelle 104 der Schicht 2 zur Schicht 1 eine oder mehrere Schnittstellen, Kommunikationsprotokolle und/oder Variationen davon, die eine Schnittstelle zwischen verschiedenen Hardware- und/oder Softwarekomponenten der Schicht 2 und verschiedenen Hardware- und/oder Softwarekomponenten der Schicht 1 bereitstellen. In mindestens einer Ausführungsform ist die Schnittstelle 104 der Schicht 2 zur Schicht 1 eine Schnittstelle wie beispielsweise eine funktionale Anwendungsprogrammierschnittstelle der fünften Generation (5G FAPI; 5th Generation Functional Application Programming Interface) und/oder Variationen davon.
In mindestens einer Ausführungsform definiert die Schnittstelle 106 der Beschleunigungsabstraktionsschicht verschiedene Funktionen, die von der Schicht-2+-Anwendungssoftware 102 verwendet werden, um eine oder mehrere Arbeitslasten durchzuführen. In mindestens einer Ausführungsform umfasst die Schnittstelle 106 der Beschleunigungsabstraktionsschicht eine oder mehrere Schnittstellen, Funktionen und/oder Prozesse, die Verbindungen mit den Treibern 108 bereitstellen, mit denen die Treiber 108 mit der Hardware 118 interagieren können, um die Hardware 118 zu veranlassen, eine oder mehrere Funktionen auszuführen, die in Verbindung mit über die Schnittstelle 106 der Beschleunigungsabstraktionsschicht übermittelten Befehlen spezifiziert wurden. In mindestens einer Ausführungsform ist die Schnittstelle 106 der Beschleunigungsabstraktionsschicht spezifisch für die Schnittstelle 104 der Schicht 2 zur Schicht 1. In mindestens einer Ausführungsform ist die Schicht-2-zu-Schicht-1-Schnittstelle 104 eine 5G-FAPI, und ist die Schnittstelle der Beschleunigungsabstraktionsschicht dazu implementiert, Daten zu verarbeiten, die in Übereinstimmung mit der 5G-FAPI formatiert sind. In mindestens einer Ausführungsform entsprechen verschiedene Implementierungen der Schicht-2-zu-Schicht-1-Schnittstelle 104 verschiedenen Implementierungen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht, so dass die Schnittstelle 106 der Beschleunigungsabstraktionsschicht Daten verarbeiten kann, die in Übereinstimmung mit einer bestimmten Implementierung der Schicht-2-zu-Schicht-1-Schnittstelle 104 formatiert sind.
In mindestens einer Ausführungsform stellt die Schnittstelle 106 der Beschleunigungsabstraktionsschicht einen Satz von API-Funktionen bereit. In mindestens einer Ausführungsform stellt die Schnittstelle 106 der Beschleunigungsabstraktionsschicht mindestens eine Discover-Funktion, eine Initialize-Funktion, eine Create-Funktion, eine Set-Funktion, eine Get-Funktion, eine Destroy-Funktion, eine Enqueue-Funktion, eine Dequeue-Funktion und/oder Variationen davon bereit; weitere Informationen zu den Funktionen der Schnittstelle 106 der Beschleunigungsschicht finden sich in den Beschreibungen der 5 - 12.
In mindestens einer Ausführungsform ist ein Treiber, der auch als ein Gerätetreiber bezeichnet wird, ein Computerprogramm, das verschiedene Hardware wie beispielsweise Hardwarebeschleunigungsgeräte und Netzwerk-Kommunikations-Z-Schnittstellengeräte betreibt, steuert oder anderweitig eine Schnittstelle zu ihnen bereitstellt. In mindestens einer Ausführungsform umfassen die Treiber 108 eine oder mehrere Funktionen, Prozesse, Schnittstellen und/oder Variationen davon, die Unterstützung für die Schnittstelle 106 der Beschleunigungsabstraktionsschicht bereitstellen. In mindestens einer Ausführungsform sind die Treiber 108 so implementiert, dass Funktionen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht in Verbindung mit der Hardware 118 geeignet verarbeitet werden können. In mindestens einer Ausführungsform unterstützen die Treiber 108 Funktionen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht derart, dass die Treiber 108 die Hardware 118 veranlassen können, eine oder mehrere Funktionen in Verbindung mit Funktionen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht auszuführen.
In mindestens einer Ausführungsform umfassen die Treiber 108 einen Hardwaretreiber 108A, einen Treiber für die physikalische Schicht (PHY) 108B und einen Fronthaul-Treiber (FH) 108C. In mindestens einer Ausführungsform umfasst der Hardware-Treiber 108A eine oder mehrere Schnittstellen und/oder Funktionen, die die Kommunikation mit einem Hardwarebeschleuniger, z.B. der Hardwarebeschleunigereinheit 114, ermöglichen. In mindestens einer Ausführungsform umfasst der PHY-Treiber 108B eine oder mehrere Schnittstellen und/oder Funktionen, die zum Implementieren verschiedener Funktionen der physikalischen Schicht ausreichend sind. In mindestens einer Ausführungsform umfasst der PHY-Treiber 108B eine oder mehrere Schnittstellen, die mit dem Hardware-Treiber 108A interagieren, um die Hardware 118 zu veranlassen, eine oder mehrere Funktionen und/oder Prozesse durchzuführen. In mindestens einer Ausführungsform umfasst der FH-Treiber 108C eine oder mehrere Schnittstellen und/oder Funktionen, die die Kommunikation mit verschiedener Netzwerkhardware und Transceivern bzw. Sende-/Empfangs-Vorrichtungen, wie beispielsweise der Netzwerkeinheit 116, ermöglichen.
In mindestens einer Ausführungsform bezieht sich der Kernelbereich 112 auf einen Speicherbereich, in dem der ausgeführte Code Zugriff auf einen beliebigen von anderen Speichern und beliebige darunterliegende Hardware hat. In mindestens einer Ausführungsform ist der Kernelbereich 112 ein Speicherbereich, in dem ein Kernel ausgeführt wird. In mindestens einer Ausführungsform bezieht sich ein Kernel auf ein oder mehrere Computerprogramme, die Interaktionen zwischen Hardware- und Softwarekomponenten erleichtern. In mindestens einer Ausführungsform bezieht sich der Kernelbereich 112 auf Code, der Interaktion mit verschiedener Hardware, wie beispielsweise der Hardware 118, ermöglicht. In mindestens einer Ausführungsform interagiert die Software der Benutzerraumsoftware 110 mit der Hardware 118 über einen oder mehrere Prozesse des Kernelraums 112. In mindestens einer Ausführungsform veranlassen die Treiber 108 über den Kernelbereich 112 die Hardware 118, verschiedene Funktionen und/oder Prozesse durchzuführen.
In mindestens einer Ausführungsform umfasst die Hardware 118 eine Hardwarebeschleunigereinheit 114 und eine Netzwerkeinheit 116. In mindestens einer Ausführungsform umfasst die Hardwarebeschleunigereinheit 114 eine oder mehrere Computer-Hardwarekomponenten, die speziell für die Ausführung einer oder mehrerer Funktionen hergestellt sind. In mindestens einer Ausführungsform ist die Hardwarebeschleunigereinheit 114 eine oder mehrere spezialisierte Computer-Hardware-Komponenten, die verschiedene Arbeitslasten verarbeiten und/oder ausführen, wie beispielsweise Betriebsabläufe von New Radio der fünften Generation. In mindestens einer Ausführungsform umfasst die Hardwarebeschleunigereinheit 114 Hardware wie beispielsweise ein Field-Programmable Gate Array (FPGA), eine anwendungsspezifische integrierte Schaltung (ASIC), einen digitalen Signalprozessor (DSP), eine Grafikverarbeitungseinheit (GPU), ein Systems-on-Chip (SoC) und/oder Variationen davon.
In mindestens einer Ausführungsform umfasst die Netzwerkeinheit 116 eine oder mehrere Hardware-Netzwerkkomponenten, wie beispielsweise Netzwerkschnittstellen, Sender, Empfänger, Transceiver und/oder Variationen davon. In mindestens einer Ausführungsform ist die Netzwerkeinheit 116 eine oder mehrere spezialisierte Computer-Hardwarekomponenten, die Daten senden und empfangen. In mindestens einer Ausführungsform umfasst die Netzwerkeinheit 116 einen Remote Radio Head (RRH), der auch als Remote Radio Unit (RRU) bezeichnet wird. In mindestens einer Ausführungsform umfasst die Netzwerkeinheit 116 einen Netzwerkschnittstellen-Controller (NIC), der mit einem oder mehreren RRHs und RRUs interagiert. In mindestens einer Ausführungsform ist ein NIC eine Hardwarekomponente, die ein oder mehrere Rechensysteme mit einem oder mehreren Rechennetzwerken verbindet. In mindestens einer Ausführungsform empfängt die Netzwerkeinheit 116 die von der Hardwarebeschleunigereinheit 114 zu verarbeitenden Daten und sendet die von der Hardwarebeschleunigereinheit 114 verarbeiteten Daten. In mindestens einer Ausführungsform empfängt die Netzwerkeinheit 116 Daten, die über eine oder mehrere Funktionen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht zu verarbeiten sind, und überträgt Daten, die über eine oder mehrere Funktionen der Schnittstelle 106 der Beschleunigungsabstraktionsschicht verarbeitet werden.
In mindestens einer Ausführungsform stellt die Schnittstelle 106 der Beschleunigungsabstraktionsschicht verschiedene Schnittstellen, Funktionen und Prozesse bereit, die von Software wie beispielsweise Software der Schicht-2+-Anwendungssoftware 102 genutzt werden können, um gewisse Funktionen auszulagern, die rechen- und/oder energieintensiv sein können und besser auf einem oder mehreren Hardwarebeschleunigern wie beispielsweise der Hardwarebeschleunigereinheit 114 ausgeführt werden können. In mindestens einer Ausführungsform stellt die Schnittstelle 106 der Beschleunigungsabstraktionsschicht verschiedene Schnittstellen, Funktionen und Prozesse bereit, die von Software genutzt werden können, um die Hardware 118 zu veranlassen, verschiedene Prozesse durchzuführen, wie sie in Verbindung mit 15 beschrieben sind. In mindestens einer Ausführungsform nutzen verschiedene Netzwerkfunktionssoftwareanwendungen die Schnittstelle 106 der Beschleunigungsabstraktionsschicht, um verschiedene Netzwerkfunktionen unter Verwendung der Hardware 118 durchzuführen.
2 veranschaulicht ein Diagramm 200 eines Inline-Beschleunigungsmodells, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein Inline-Beschleunigungsmodell auch als eine Inline-Beschleunigungs-Auslagerungs-Architektur, ein Inline-Beschleunigungsmodell der Beschleunigungsabstraktionsschicht, ein Ende-zu-Ende-High-PHY-Inline-Beschleunigungsmodell und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform ist ein Inline-Beschleunigungsmodell ein Modell zum Beschleunigen verschiedener Funktionen (z.B. 5G New Radio-Betriebsabläufe), bei dem eine Beschleunigung nach Funktion und eine auf Eingaben/Ausgaben basierende Beschleunigung auf einer physikalischen Schnittstelle (z.B. einem Hardwarebeschleuniger) beim Eintritt (z.B. Eingang) und/oder Austritt (z.B. Ausgang) von Paketen durchgeführt werden. In mindestens einer Ausführungsform zeigt das Diagramm 200 ein Inline-Beschleunigungsmodell, bei dem die VNF/CNF-Software 204 die Acceleration Abstraction Layer (AAL)-Schnittstelle 206 nutzt, um Netzwerkfunktionen auf dem Hardwarebeschleuniger 210 durchzuführen.
In mindestens einer Ausführungsform ist die zentrale Verarbeitungseinheit (CPU) 202 eine oder mehrere CPUs, die Teil eines oder mehrerer Systeme eines Mobilfunknetzwerks sind. In mindestens einer Ausführungsform ist die CPU 202 Teil eines Systems, in dem verschiedene Software, wie beispielsweise die VNF/CNF-Software 204, ausgeführt wird. In mindestens einer Ausführungsform ist die VNF/CNF-Software 204 eine oder mehrere Softwareanwendungen, die verschiedene Netzwerkfunktionen durchführen. In mindestens einer Ausführungsform führt die VNF/CNF-Software 204 verschiedene Netzwerkfunktionen durch, die auf einem oder mehreren Hardwarebeschleunigern, wie beispielsweise dem Hardwarebeschleuniger 210, beschleunigt werden können. In mindestens einer Ausführungsform nutzt die VNF/CNF-Software 204 die AAL-Schnittstelle 206, um eine oder mehrere Netzwerkfunktionen auf dem Hardwarebeschleuniger 210 unter Verwendung eines Inline-Beschleunigungsmodells durchzuführen. Weitere Informationen zu einer AAL-Schnittstelle und einem Inline-Beschleunigungsmodell finden sich in der Beschreibung von 1 und 3.
In mindestens einer Ausführungsform ist der Hardwarebeschleuniger 210 eine oder mehrere spezialisierte Computer-Hardwarekomponenten, die verschiedene Netzwerkfunktionen verarbeiten und/oder durchführen. In mindestens einer Ausführungsform umfasst der Hardwarebeschleuniger 210 Hardware wie beispielsweise ein FPGA, ein ASIC, einen DSP, eine GPU, ein SoC und/oder Variationen davon. In mindestens einer Ausführungsform umfasst der Hardwarebeschleuniger 210 eine CPU-Schnittstelle 208, die dem Hardwarebeschleuniger 210 Funktionalität zum Verarbeiten der von der AAL-Schnittstelle 206 empfangenen Daten bereitstellt. In mindestens einer Ausführungsform umfasst die CPU-Schnittstelle 208 eine oder mehrere Schnittstellen, Kommunikationsprotokolle und/oder Variationen davon, die eine Schnittstelle zwischen verschiedenen Hardware- und/oder Softwarekomponenten der und in Verbindung mit der CPU 202 und verschiedenen Hardware- und/oder Softwarekomponenten des Hardwarebeschleunigers 210 bereitstellen. In mindestens einer Ausführungsform verarbeitet die CPU-Schnittstelle 208 verschiedene Befehle, Funktionen, Daten und/oder Variationen davon von der AAL-Schnittstelle 206.
In mindestens einer Ausführungsform sind die Funktionen 212A und 212B Netzwerkfunktionen, wie beispielsweise VNFs, CNFs und/oder Variationen davon. In mindestens einer Ausführungsform bezeichnen Funktion 212A und Funktion 212B verschiedene 5G New Radio-Betriebsabläufe. In mindestens einer Ausführungsform bezeichnen Funktion 212A und Funktion 212B zu verarbeitende Funktionen, wobei die Verarbeitung dieser Funktionen durch einen oder mehrere Hardwarebeschleuniger, wie den Hardwarebeschleuniger 210, beschleunigt werden kann. In mindestens einer Ausführungsform sind die Funktion 212A und die Funktion 212B Funktionen der physikalischen Schicht, die auch als PHY-Funktionen, PHY-Schicht-funktionen, PHY-Schichtalgorithmen und/oder Variationen davon bezeichnet werden.
In mindestens einer Ausführungsform nutzt die VNF/CNF-Software 204 verschiedene Funktionen der AAL-Schnittstelle 206, um verschiedene Funktionen auf dem Hardwarebeschleuniger 210 durchzuführen. Weitere Informationen zu Funktionen der AAL-Schnittstelle 206 finden sich in der Beschreibung von 5 - 12. In mindestens einer Ausführungsform nutzt die VNF/CNF-Software 204 eine Enqueue-API-Funktion (z.B. 11), um verschiedene Funktionen durchzuführen. In mindestens einer Ausführungsform empfängt die CPU-Schnittstelle 208 Daten von der VNF/CNF-Software 204 über die AAL-Schnittstelle 206, die verschiedene Daten, Funktionen und/oder Prozesse angeben, und veranlasst den Hardwarebeschleuniger 210, verschiedene Funktionen und/oder Prozesse durchzuführen.
In mindestens einer Ausführungsform verwendet die VNF/CNF-Software 204 für Netzwerkfunktionen, die die Übertragung von Daten umfassen (z.B. Downlink-Operationen), die AAL-Schnittstelle 206, um die Funktion 212A in die Warteschlange zu stellen, die auf dem Hardwarebeschleuniger auszuführen ist, wobei der Hardwarebeschleuniger 210 die Funktion 212A in Verbindung mit verschiedenen Daten von der VNF/CNF-Software 204 ausführt, wobei die Ergebnisse der Funktion 212A an ein oder mehrere andere Systeme zur weiteren Verarbeitung übertragen werden. In mindestens einer Ausführungsform werden Daten der Funktion 212A (z.B. die Ergebnisse der Funktion 212A) über verschiedene Netzwerkschnittstellen übertragen, wie z.B. eine Ethernet-Schnittstelle, eine Fronthaul-Schnittstelle und/oder Variationen davon. In mindestens einer Ausführungsform verwendet die VNF/CNF-Software 204 für Netzwerkfunktionen, die den Empfang von Daten umfassen (z.B. Uplink-Operationen), die AAL-Schnittstelle 206, um die Funktion 212B in die Warteschlange zu stellen, die auf dem Hardwarebeschleuniger ausgeführt werden soll, wobei der Hardwarebeschleuniger 210 Daten von einem oder mehreren anderen Systemen empfängt und die Funktion 212B in Verbindung mit den empfangenen Daten durchführt, wobei die Ergebnisse der Funktion 212B der VNF/CNF-Software 204 zur weiteren Verarbeitung zurückgegeben werden. In mindestens einer Ausführungsform werden die Daten der Funktion 212B (z.B. die von der Funktion 212B zu verarbeitenden Daten) über verschiedene Netzwerkschnittstellen empfangen, wie z.B. eine Ethernet-Schnittstelle, eine Fronthaul-Schnittstelle und/oder Variationen davon.
3 veranschaulicht ein Diagramm 300 einer Inline-Beschleunigungs-Offload- bzw. Auslagerungs-Architektur, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform nutzt die Schicht-2+-Anwendungssoftware 302 über die Schicht-2-zu-Schicht-1-Schnittstelle 304 eine Schicht-1-Beschleunigungsschnittstelle 306, um verschiedene Arbeitslasten auszulagern, die durch einen Block 1 310(1) bis zu einem Block N 310(N) bezeichnet sind, wobei Ergebnisse der verschiedenen Arbeitslasten von einer entfernten Funkeinheit 314 über eine Fronthaul-Schnittstelle 312 übertragen werden. In mindestens einer Ausführungsform zeigt das Diagramm 300 ein Inline-Beschleunigungsmodell, das auch als Inline-Beschleunigungs-Offload-Architektur, Inline-Beschleunigungsmodell der Beschleunigungsabstraktionsschicht und/oder Variationen davon bezeichnet wird. In mindestens einer Ausführungsform zeigt das Diagramm 300 eine Implementierung eines Inline-Beschleunigungsmodells wie diejenigen, die in Verbindung mit 2 beschrieben sind.
In mindestens einer Ausführungsform umfasst die Schicht-2+-Anwendungssoftware 302 ein oder mehrere Computerprogramme, Anwendungssoftware und/oder Variationen davon, die in Verbindung mit einer oder mehreren Schichten eines Mobilfunknetzwerks, wie beispielsweise einem Mobilfunknetzwerk der fünften Generation, ausgeführt werden. In mindestens einer Ausführungsform umfasst die Schicht 2+ Anwendungssoftware 302 Software, die in Verbindung mit einer Anwendungsschicht eines Mobilfunknetzwerks der fünften Generation ausgeführt wird. Weitere Informationen zu Schichten eines Mobilfunknetzwerks der fünften Generation gemäß einem OSI-Modell werden weiter unten ausführlicher beschrieben. In mindestens einer Ausführungsform umfasst die Anwendungssoftware 302 der Schicht 2+ verschiedene Softwareanwendungen für virtualisierte Netzwerkfunktionen (VNF) und/oder containerisierte oder cloud-native Netzwerkfunktionen (CNF); weitere Informationen zu VNF- und CNF-Anwendungen finden sich in der Beschreibung von 1.
In mindestens einer Ausführungsform umfasst eine Schicht 1-Beschleunigerschnittstelle 306 eine oder mehrere Schnittstellen, die eine Interaktion mit einem oder mehreren Beschleunigern, wie beispielsweise einem Hardwarebeschleuniger 308, ermöglichen. In mindestens einer Ausführungsform umfasst die Schicht 1-Beschleunigerschnittstelle 306 eine Beschleunigungsabstraktionsschichtschnittstelle; weitere Informationen zu einer Beschleunigungsabstraktionsschichtschnittstelle finden sich in der Beschreibung von 1. In mindestens einer Ausführungsform umfasst die Schicht 1-Beschleunigungsschnittstelle 306 eine oder mehrere Schnittstellen, Treiber, Funktionen und/oder Prozesse, die ausreichende Verbindungen mit dem Hardwarebeschleuniger 308 bereitstellen, um den Hardwarebeschleuniger 308 zu veranlassen, eine oder mehrere Funktionen durchzuführen. In mindestens einer Ausführungsform nutzt die Schicht 2+-Anwendungssoftware 302 die Schicht 1-Beschleunigerschnittstelle 306 über die Schicht-2-zu-Schicht-1-Schnittstelle 304. In mindestens einer Ausführungsform umfasst die Schicht-2-zu-Schicht-1-Schnittstelle 304 eine oder mehrere Schnittstellen, Kommunikationsprotokolle und/oder Variationen davon, die eine Schnittstelle zwischen verschiedenen Hardware- und/oder Softwarekomponenten der Schicht 2 und verschiedenen Hardware- und/oder Softwarekomponenten der Schicht 1 bereitstellen. In mindestens einer Ausführungsform ist die Schicht-2-zu-Schicht-1-Schnittstelle 304 eine Schnittstelle wie beispielsweise eine funktionale Anwendungsprogrammierschnittstelle der fünften Generation (5G FAPI) und/oder Variationen davon.
In mindestens einer Ausführungsform beziehen sich die Blöcke 1 310(1) bis N 310(N) auf verschiedene Arbeitslasten und/oder Prozesse, die als Teil der Uplink- und/oder Downlink-Verbindung eines Mobilfunknetzwerks durchgeführt werden. In mindestens einer Ausführungsform bezeichnen die Blöcke 1 310(1) bis N 310(N) durchzuführende Netzwerkfunktionen, wie beispielsweise VNFs, CNFs und/oder Variationen davon. In mindestens einer Ausführungsform bezeichnen Block 1 310(1) bis Block N 310(N) verschiedene 5G New Radio-Betriebsabläufe. In mindestens einer Ausführungsform bezeichnen die Blöcke 1 310(1) bis N 310(N) zu verarbeitende Funktionen, wobei die Verarbeitung dieser Funktionen durch einen oder mehrere Hardwarebeschleuniger, wie beispielsweise den Hardwarebeschleuniger 308, beschleunigt werden kann. In mindestens einer Ausführungsform sind die Blöcke 1 310(1) bis N 310(N) Funktionen der physikalischen Schicht, die auch als PHY-Funktionen, PHY-Schicht-Funktionen, PHY-Schicht-Algorithmen und/oder Variationen davon bezeichnet werden und Teil einer PHY-Pipeline sein können. In mindestens einer Ausführungsform ist eine PHY-Pipeline, die auch als Pipeline der physikalischen Schicht bezeichnet wird, ein Satz aufeinanderfolgender Funktionen der physikalischen Schicht. In mindestens einer Ausführungsform bezieht sich eine Funktion der physikalischen Schicht auf eine Funktion, die auf einer physikalischen Schicht oder Schicht 1 eines Mobilfunknetzwerks, z.B. eines Mobilfunknetzwerks der fünften Generation, durchgeführt und/oder ausgeführt wird. In mindestens einer Ausführungsform umfassen Block 1 310(1) bis Block N 310(N) einen oder mehrere Betriebsabläufe verschiedener Uplink- und Downlink-Pipelines, wie diejenigen, die in Verbindung mit 15 beschrieben sind. In mindestens einer Ausführungsform kann eine Arbeitslast auch als eine Operation, eine Aufgabe, eine Funktion, ein Prozess, eine Reihe von beschleunigten Funktionen und/oder Variationen davon bezeichnet werden.
In mindestens einer Ausführungsform umfasst der Hardwarebeschleuniger 308 eine oder mehrere Computer-Hardware-Komponenten, die speziell für die Ausführung einer oder mehrerer Funktionen hergestellt sind. In mindestens einer Ausführungsform ist der Hardwarebeschleuniger 308 eine oder mehrere spezialisierte Computer-Hardware-Komponenten, die verschiedene 5G New Radio-Betriebsabläufe verarbeiten und/oder durchführen. In mindestens einer Ausführungsform umfasst der Hardwarebeschleuniger 308 Hardware wie beispielsweise ein Field-Programmable Gate Array (FPGA), eine anwendungsspezifische integrierte Schaltung (ASIC), einen digitalen Signalprozessor (DSP), eine Grafikverarbeitungseinheit (GPU), ein Systems-on-Chip (SoC) und/oder Variationen davon. In mindestens einer Ausführungsform umfasst die Fronthaul-Schnittstelle 312 eine oder mehrere Schnittstellen, die die Kommunikation zwischen dem Hardwarebeschleuniger 308 und der entfernten Funkeinheit 314 ermöglichen. In mindestens einer Ausführungsform werden Daten von der entfernten Funkeinheit 314 über die Fronthaul-Schnittstelle 312 gesendet und empfangen. In mindestens einer Ausführungsform ist die entferne Funkeinheit 314 eine oder mehrere spezialisierte Computer-Hardwarekomponenten, die Daten senden und empfangen. In mindestens einer Ausführungsform umfasst die entfernte Funkeinheit 314 verschiedene Hochfrequenzschaltungen, Analog-Digital-/Digital-Analog-Wandler, Aufwärts-/Abwärtswandler und/oder Variationen davon.
In mindestens einer Ausführungsform bezieht sich „Downlink“ auf die Übertragung von Signalen von einer Basisstation zu einer oder mehreren Mobilstationen. In mindestens einer Ausführungsform umfasst die Abwärts- bzw. Downlink-Strecke verschiedene Prozesse, in welchen Daten verarbeitet und über eine entfernte Funkeinheit wie beispielsweise die entfernte Funkeinheit 314 übertragen werden. In mindestens einer Ausführungsform bezieht sich Uplink auf die Übertragung von Signalen von einer Nutzereinheit (UE; user entity) wie beispielsweise einer Mobilstation und/oder anderen nicht-mobilen Geräten zu einer Basisstation. In mindestens einer Ausführungsform umfasst der Uplink verschiedene Prozesse, in welchen Daten über eine entfernte Funkeinheit, wie beispielsweise die entfernte Funkeinheit 314, empfangen und verarbeitet werden. In mindestens einer Ausführungsform werden bei Uplink-Prozessen Daten von der entfernten Funkeinheit 314 über die Fronthaul-Schnittstelle 312 empfangen und durch eine oder mehrere Funktionen von Block 1 310(1) bis Block N 310(N) im Hardwarebeschleuniger 308 verarbeitet, wobei die Ergebnisse dieser Funktionen über die Schicht 1-Beschleunigerschnittstelle 306 empfangen werden. In mindestens einer Ausführungsform werden für Downlink-Prozesse Daten über die Schicht-1-Beschleunigerschnittstelle 306 von der Schicht-2+-Anwendungssoftware 302 über die Schicht-2- zur Schicht-1-Schnittstelle 304 empfangen und von einer oder mehreren Funktionen des Blocks 1 310(1) zu Block N 310(N) im Hardwarebeschleuniger 308 verarbeitet, wobei die Ergebnisse der Funktionen über die Fronthaul-Schnittstelle 312 von der entfernten Funkeinheit 314 übertragen werden.
In mindestens einer Ausführungsform können zusätzlich zu dem Hardwarebeschleuniger 308 ein oder mehrere Hardwarebeschleuniger vorhanden sein, die eine oder mehrere Funktionen von Block 1 310(1) bis Block N 310(N) verarbeiten. In mindestens einer Ausführungsform kann ein Teil einer oder mehrerer Funktionen von Block 1 310(1) bis Block N 310(N) auf einem Satz von Hardwarebeschleunigern und ein anderer Teil einer oder mehrerer Funktionen von Block 1 310(1) bis Block N 310(N) auf einem anderen Satz von Hardwarebeschleunigern durchgeführt werden. In mindestens einer Ausführungsform wird eine Beschleunigungsabstraktionsschichtschnittstelle von der Schicht-2+-Anwendungssoftware 302 verwendet, um einen Teil einer oder mehrerer Funktionen des Blocks 1 310(1) auf den Block N 310(N) zu verlagern, die auf einem oder mehreren Hardwarebeschleunigern ausgeführt werden, und einen anderen Teil einer oder mehrerer Funktionen des Blocks 1 310(1) auf den Block N 310(N) zu verlagern, die auf einem oder mehreren anderen Hardwarebeschleunigern ausgeführt werden.
In mindestens einer Ausführungsform werden eine oder mehrere Funktionen von Block 1 310(1) bis Block N 310(N) in beliebiger Reihenfolge durchgeführt, einschließlich sequenziell, parallel und/oder Variationen davon. In mindestens einer Ausführungsform verwendet die Software der Schicht 2+ Anwendungssoftware 302 eine Beschleunigungsabstraktionsschichtschnittstelle, um eine oder mehrere Funktionen von Block 1 310(1) bis Block N 310(N) sequenziell auf dem Hardwarebeschleuniger 308 durchzuführen (z.B. führt der Hardwarebeschleuniger 308 eine oder mehrere Funktionen von Block 1 310(1) durch, dann führt der Hardwarebeschleuniger 308 eine oder mehrere Funktionen von Block 1 310(2) durch usw.). In mindestens einer Ausführungsform nutzt die Software der Schicht 2+ Anwendungssoftware 302 eine Beschleunigungsabstraktionsschichtschnittstelle, um eine oder mehrere Funktionen von Block 1 310(1) bis Block N 310(N) parallel auf dem Hardwarebeschleuniger 308 durchzuführen (z.B. führt der Hardwarebeschleuniger 308 eine oder mehrere Funktionen von mindestens zwei Blöcken von Block 1 310(1) bis Block N 310(N) gleichzeitig aus). In mindestens einer Ausführungsform verwendet die Software der Schicht-2+-Anwendungssoftware 302 eine Beschleunigungsabstraktionsschichtschnittstelle, um jedem Block von Block 1 310(1) bis Block N 310(N) einen Prioritätswert zuzuweisen, wobei ein bestimmter Prioritätswert eine Prioritätsstufe eines bestimmten Blocks angibt, so dass der Hardwarebeschleuniger 308 eine oder mehrere Funktionen von Blöcken, denen höhere Prioritätsstufen zugewiesen sind, vor einer oder mehreren Funktionen von Blöcken, denen niedrigere Prioritätsstufen zugewiesen sind, durchführt.
In mindestens einer Ausführungsform nutzt die Software der Schicht-2+-Anwendungssoftware 302 eine Beschleunigungsabstraktionsschichtschnittstelle der Schicht-1-Beschleunigerschnittstelle 306, um verschiedene Funktionen auszulagern, die auf dem Hardwarebeschleuniger 308 durchzuführen sind. In mindestens einer Ausführungsform zeigt das Diagramm 300 ein Inline-Beschleunigungsmodell, bei dem die Software der Schicht-2+-Anwendungssoftware 302 eine Beschleunigungsabstraktionsschichtschnittstelle der Schicht-1-Beschleunigerschnittstelle 306 verwendet, um eine gesamte Ende-zu-Ende-PHY-Pipeline (z.B. Block 1 310(1) bis Block N 310(N)) auszulagern, die auf einmal auf dem Hardwarebeschleuniger 308 durchzuführen ist. In mindestens einer Ausführungsform stellt eine Beschleunigungsabstraktionsschichtschnittstelle der Software der Schicht-2+-Anwendungssoftware 302 Funktionalitäten bereit, um ganze Ende-zu-Ende-PHY-Pipelines zur Verarbeitung an verschiedene softwaredefinierte Beschleuniger und Hardwarebeschleuniger wie beispielsweise den Hardwarebeschleuniger 308 auszulagern. In mindestens einer Ausführungsform stellt eine Beschleunigungsabstraktionsschichtschnittstelle der Software der Schicht 2+ Anwendungssoftware 302 Funktionen zur Verfügung, um ganze Ende-zu-Ende-High-PHY-Pipelines zur Verarbeitung auf einen Hardwarebeschleuniger, wie z.B. eine GPU, und Low-PHY-Operationen zur Verarbeitung auf einem entfernten Funkkopf unter Verwendung einer 7-2x-Aufteilung der unteren Schicht von PHY-Funktionen zu verlagern. In mindestens einer Ausführungsform unterstützt eine Schnittstelle der Beschleunigungsabstraktionsschicht verschiedene Beschleunigungsmodelle, einschließlich, aber nicht beschränkt auf, eines Inline-Beschleunigungsmodells, eines Look-Aside-Beschleunigungsmodells und/oder Variationen davon.
In mindestens einer Ausführungsform fließen, für ein Inline-Beschleunigungsmodell, Daten von einer CPU (z.B. über die Layer-1-Beschleunigerschnittstelle 306) zu einem Beschleuniger (z.B. dem Hardwarebeschleuniger 308) zur Verarbeitung und dann direkt zu einer Fronthaul-Schnittstelle (z.B. der Fronthaul-Schnittstelle 312). In mindestens einer Ausführungsform werden bei einem Inline-Beschleunigungsmodell Daten direkt von einem Beschleuniger zu einer Fronthaul-Schnittstelle gesendet, anstatt zurück zu einer CPU. In mindestens einer Ausführungsform umfasst ein Look-Aside-Beschleunigungsmodell eine CPU, die einen Beschleuniger zur Datenverarbeitung aufruft, wobei die CPU die Ergebnisse nach Abschluss der Verarbeitung erhält. In mindestens einer Ausführungsform fließen bei einem Look-Aside-Beschleunigungsmodell Daten von einer CPU (z.B. über die Layer-1-Beschleunigerschnittstelle 306) zu einem Beschleuniger (z.B. dem Hardwarebeschleuniger 308) zur Verarbeitung, dann zurück zur CPU und dann zu einer Fronthaul-Schnittstelle (z.B. der Fronthaul-Schnittstelle 312). In mindestens einer Ausführungsform fließen bei einem Look-Aside-Beschleunigungsmodell Daten von einer CPU zu einem Beschleuniger und dann für jede Funktion eines Satzes von PHY-Funktionen zurück zur CPU, wobei die Daten von der CPU an eine Fronthaul-Schnittstelle gesendet werden.
4 veranschaulicht ein Diagramm 400 einer Softwareanwendung, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform enthält ein Diagramm 400 Bibliotheken, von denen eine Schnittstelle der Beschleunigungsabstraktionsschicht abstrahiert ist. In mindestens einer Ausführungsform enthält das Diagramm 400 einen Physical Layer (PHY) Controller 404, der eine Layer-2-Adapterbibliothek 408, eine PHY-Treiberschnittstellen-API 410, eine PHY-Treiberbibliothek 412, die mit einer GPU 418 kommuniziert, eine Antennen-Fronthaul (FH)-Schnittstellen-API 414 und eine Antennen-FH-Bibliothek 416 umfasst, die mit einem Network Interface Controller (NIC) 420 kommuniziert. In mindestens einer Ausführungsform kommuniziert die Schicht-2+-Anwendungssoftware 402 mit dem PHY-Controller 404 über eine Inter-Process Communication (IPC)-Schnittstellen-API 406.
In mindestens einer Ausführungsform umfasst die Schicht-2+-Anwendungssoftware 402 ein oder mehrere Computerprogramme, Anwendungssoftware und/oder Variationen davon, die in Verbindung mit einer oder mehreren Schichten (z.B. einer Anwendungsschicht) eines Mobilfunknetzwerks wie beispielsweise einem Mobilfunknetzwerk der fünften Generation ausgeführt werden. In mindestens einer Ausführungsform kommuniziert die Software der Schicht 2+ Anwendungssoftware 402 mit dem PHY-Controller 404 über die IPC-Schnittstellen-API 406. In mindestens einer Ausführungsform umfasst die IPC-Schnittstellen-API 406 eine oder mehrere Schnittstellen, Kommunikationsprotokolle und/oder Variationen davon, die eine Schnittstelle zwischen der Schicht-2+-Anwendungssoftware 402 und dem PHY-Controller 404 bereitstellen. In mindestens einer Ausführungsform ist die IPC-Schnittstellen-API 406 eine Schnittstelle wie eine 5^th Generation Functional Application Programming Interface (5G FAPI) und/oder Variationen davon.
In mindestens einer Ausführungsform ist der PHY-Controller 404 als Code (z.B. Treiber, Bibliothek, Software, Modul oder eine Komponente davon) implementiert, der die Layer-2-Adapterbibliothek 408, die PHY-Treiberschnittstellen-API 410, die PHY-Treiberbibliothek 412, die Antennen-Fronthaul (FH)-Schnittstellen-API 414 und die Antennen-FH-Bibliothek 416 nutzt, um verschiedene 5G New Radio-Betriebsabläufe/Arbeitslasten durchzuführen. In mindestens einer Ausführungsform ist die Schicht-2-Adapterbibliothek 408 eine Softwarebibliothek, die verschiedene Funktionalitäten implementiert, die Nachrichten von der Schicht-2+-Anwendungssoftware 402 in Formate übersetzen, die von der PHY-Treiberbibliothek 412 gelesen werden können. In mindestens einer Ausführungsform übersetzt die Schicht-2-Adapterbibliothek 408 die Kommunikation von der Schicht-2+-Anwendungssoftware 402 gemäß der PHY-Treiberschnittstellen-API 410, so dass die Kommunikation von der PHY-Treiberbibliothek 412 verarbeitet werden kann. In mindestens einer Ausführungsform ist die PHY-Treiberbibliothek 412 eine Softwarebibliothek, die verschiedene Funktionen zur Konfiguration und Koordinierung von Arbeitslasten auf der GPU 418 implementiert. In mindestens einer Ausführungsform ist die PHY-Treiberbibliothek 412 über die PHY-Treiberschnittstellen-API 410 zugänglich. In mindestens einer Ausführungsform bietet die PHY-Treiberschnittstellen-API 410 verschiedenen Netzwerkkomponenten und/oder Software die Möglichkeit, auf verschiedene Funktionalitäten der PHY-Treiberbibliothek 412 zuzugreifen. In mindestens einer Ausführungsform ist die Antennen-FH-Bibliothek 416 eine Softwarebibliothek, die verschiedene Funktionen zur Konfiguration und Koordinierung von Arbeitslasten auf der NIC 420 implementiert. In mindestens einer Ausführungsform ist die Antennen-FH-Bibliothek 416 über die Antennen-FH-Schnittstellen-API 414 zugänglich. In mindestens einer Ausführungsform bietet die Antennen-FH-Schnittstellen-API 414 verschiedenen Netzwerkkomponenten und/oder Software die Möglichkeit, auf verschiedene Funktionen der Antennen-FH-Bibliothek 416 zuzugreifen.
In mindestens einer Ausführungsform sind die PHY-Treiberschnittstellen-API 410 und die PHY-Treiberbibliothek 412 spezifisch für eine bestimmte Computerarchitektur. In mindestens einer Ausführungsform sind die PHY-Treiberschnittstellen-API 410 und die PHY-Treiberbibliothek 412 spezifisch für eine Computerarchitektur, wie z.B. eine CUDA (Compute Unified Device Architecture)-Architektur. In mindestens einer Ausführungsform wird die PHY-Treiberschnittstellen-API 410 als CUDA Physical Layer Driver API (cuPHYDriver API) und die PHY-Treiberbibliothek 412 als CUDA Physical Layer Library (cuPHYDriver Library) bezeichnet.
In mindestens einer Ausführungsform umfasst die PHY-Treiberschnittstellen-API 410 verschiedene Funktionen. Während die folgende Beschreibung bestimmte Informationssammlungen beschreibt, die in Funktionen der PHY-Treiberschnittstellen-API 410 enthalten sein können, sind Variationen im Rahmen der vorliegenden Offenbarung möglich, und können Funktionen der PHY-Treiberschnittstellen-API 410 weniger oder mehr Informationskomponenten haben. In mindestens einer Ausführungsform umfasst die PHY-Treiberschnittstellen-API 410 eine Initialisierungsfunktion, die als „int I1_init(phydriverh_t * pd_h, struct context_config ctx_cfg)“ bezeichnet werden kann und die eine PHY-Treiberinstanz auf der Grundlage von Eingangsparametern (z.B., GPUs, Tasks, Zellen und/oder Variationen davon) erzeugt, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Initialisierungsfunktion zurückgegeben wird, die einen Status einer Initialisierungsfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11 init“ einen Funktionsbezeichner oder -namen bezeichnet, „phydriverh_t * pd_h“ einen Verweis auf eine PHY-Treiberinstanz bezeichnet, „phydriverh_t“ ein Datenobjekt oder einen Handler für eine PHY-Treiberinstanz bezeichnet, und „struct context_config ctx_cfg“ ein Datenobjekt bezeichnet, das eine Konfiguration einer PHY-Treiberinstanz angibt. In mindestens einer Ausführungsform ist eine PHY-Treiberinstanz ein Datenobjekt, das einen oder mehrere Aspekte von Arbeitslasten angibt, die auf einem oder mehreren Hardwarebeschleunigern wie Workern, Zellen, Geräten, Aufgaben und/oder Variationen davon durchzuführen sind. In mindestens einer Ausführungsform ist eine PHY-Treiberinstanz, die auch als PHY-Treiberkontext oder PHY-Kontext bezeichnet wird, einem PHY-Treiberkontext-Konfigurationsdatenobjekt zugeordnet, das einen oder mehrere Aspekte wie beispielsweise Worker, Zellen, Geräte, Aufgaben und/oder Variationen davon der PHY-Treiberinstanz angibt. In mindestens einer Ausführungsform wird eine PHY-Treiberinstanz als eine CUDA-PHY-Treiberinstanz bezeichnet. In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Finalisierungsfunktion, die als „int 11_finalize(phydriverh_t * pd_h)“ bezeichnet werden kann und die eine PHY-Treiberinstanz zerstört, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Finalisierungsfunktion zurückzugeben ist, die einen Status einer Finalisierungsfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_finalize“ einen Funktionsidentifikator oder -namen bezeichnet und „phydriverh_t * pd_h“ einen Ort einer zu zerstörenden PHY-Treiberinstanz bezeichnet.
In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Standard-Worker-Startfunktion, die als „int 11_worker_start_default(phydriverh_t pd_h, phydriverwh_t * wh, vector<uint8_t>affinity_cores)“ bezeichnet werden kann, die einen Standard-Worker in einer PHY-Treiberinstanz erzeugt, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Standard-Worker-Startfunktion zurückzugeben ist, die einen Status einer Standard-Worker-Startfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, 11_worker_start_default''einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ eine PHY-Treiberinstanz bezeichnet, „phydriverwh_t * wh“ den Ort eines Workers bezeichnet, „phydriverwh_t“ ein Worker-Datenobjekt bezeichnet, und „vector<uint8_t>affinity_cores“ einen oder mehrere Aspekte von Kernen eines Verarbeitungsgeräts bezeichnet, die von einem Worker zu nutzen sind.
In mindestens einer Ausführungsform ist ein Worker ein Datenobjekt, das eine oder mehrere durchzuführende Arbeitslast(en) angibt. In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine generische Worker-Startfunktion, die als „int 11_worker_start_generic(phydriverh_t pd_h, phydriverwh_t * wh, worker_routine wr, void* args)“ bezeichnet werden kann, die einen Worker in einer PHY-Treiberinstanz zum Ausführen einer bestimmten Arbeitslast, Routine oder Funktion erstellt, wobei „int“ einen Datentyp (z. B, einen Ganzzahlwert) bezeichnet, der von einer generischen Worker-Startfunktion zurückzugeben ist, die einen Status einer generischen Worker-Startfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, 11_worker_start_generic'' einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ eine PHY-Treiberinstanz bezeichnet, „phydriverwh_t * wh“ den Ort eines Workers bezeichnet, „worker_routine wr“ eine von einem Worker durchzuführende Routine bezeichnet, „worker_routine“ ein Datenobjekt bezeichnet, das eine von einem Worker durchzuführende Routine enthält, und „void* args“ einen Speicherort von Daten bezeichnet, die von einem Worker, der eine Routine ausführt, zu verwenden sind. In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Worker-Prüfaustrittsfunktion, die als „bool 11 _worker_check_exit(phydriverwh_t w)“ bezeichnet werden kann und bestimmt, ob ein Worker eine Arbeitslast, eine Routine oder eine Funktion abgeschlossen hat, wobei „bool“ einen Datentyp bezeichnet (z.B. bool'' einen Datentyp (z.B. einen boolschen Wert) bezeichnet, der von einer Worker-Prüfaustrittfunktion zurückzugeben ist, die angibt, ob ein Worker eine Arbeitslast, eine Routine oder eine Funktion (z.B. wahr, falsch und/oder Variationen davon) abgeschlossen hat, „11_worker_check_exit“ einen Funktionsnamen oder -bezeichner bezeichnet und „phydriverwh_t w“ einen Worker bezeichnet. In mindestens einer Ausführungsform umfasst die PHY-Treiberschnittstellen-API 410 eine Worker-Stoppfunktion, die als „int I1_worker_stop(phydriverwh_t * w)“ bezeichnet werden kann und die Verarbeitung eines Workers stoppt, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Worker-Stoppfunktion zurückzugeben ist, die einen Status einer Worker-Stoppfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_worker_stop“ einen Funktionsnamen oder -bezeichner bezeichnet und „phydriverwh_t * w“ einen Ort eines Workers bezeichnet.
In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Zellenerzeugungsfunktion, die als „int 11_cell_create(phydriverh_t pd_h, const char * name, struct cell_info * cell_info)“ bezeichnet werden kann, die eine neue Zelle in einer PHY-Treiberinstanz erzeugt, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Funktion zum Erzeugen einer Zelle zurückzugeben ist, die einen Status einer Funktion zum Erzeugen einer Zelle (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_cell_create“ einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ einen PHY-Treiberkontext bezeichnet, „const char * name“ einen Namen oder Bezeichner einer Zelle bezeichnet, und „struct cell_info * cell_info“ einen Speicherort von Daten bezeichnet, die eine Konfiguration oder andere Informationen einer Zelle angeben. In mindestens einer Ausführungsform bezieht sich eine Zelle auf ein Datenobjekt, das einem Bereich oder einer Region entspricht, mit dem bzw. der ein oder mehrere Prozesse eines Mobilfunknetzwerks, z.B. eines Mobilfunknetzwerks der fünften Generation, durchgeführt werden. In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Zellzerstörungsfunktion, die als „int 11_cell_destroy(phydriverh_t pd_h, uint16_t cell_id)“ bezeichnet werden kann, die eine Zelle aus einer PHY-Treiberinstanz zerstört, wobei „int“ einen Datentyp (z. B, einen Ganzzahlwert) bezeichnet, der von einer Zellzerstörungsfunktion zurückgegeben werden soll, die einen Status einer Zellzerstörungsfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_cell_destroy“ einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ einen PHY-Treiberkontext bezeichnet und „uint16_t cell_id“ einen Bezeichner einer Zelle bezeichnet. In mindestens einer Ausführungsform umfasst die PHY-Treiberschnittstellen-API 410 eine Zellenstartfunktion, die als „int 11_cell_start(phydriverh_t pd_h, uint16_t cell_id)“ bezeichnet werden kann, die eine erstellte Zelle in einer PHY-Treiberinstanz aktiviert, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Zellenstartfunktion zurückzugeben ist, die einen Status einer Zellstartfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_cell_start“ einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ einen PHY-Treiberkontext bezeichnet und „uint16_t cell_id“ einen Bezeichner einer Zelle bezeichnet. In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine Zellenstoppfunktion, die als „int 11_cell_stop(phydriverh_t pd_h, uint16_t cell_id)“ bezeichnet werden kann, die eine aktive Zelle in einer PHY-Treiberinstanz deaktiviert, wobei „int“ einen Datentyp (z.B. einen Ganzzahlwert) bezeichnet, der von einer Zellenstoppfunktion zurückzugeben ist, die einen Status einer Zellenstoppfunktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, „11_cell_stop“ einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ einen PHY-Treiberkontext bezeichnet und „uint16_t cell_id“ eine Kennung einer Zelle bezeichnet.
In mindestens einer Ausführungsform enthält die PHY-Treiberschnittstellen-API 410 eine PHY-Arbeitsfunktion, die als „int 11_enqueue_phy_work(phydriverh_t pd_h, struct slot_command_api::slot_command * sc)“ bezeichnet werden kann, die durchzuführende Arbeitslasten in eine Warteschlange stellt, wobei „int“ einen Datentyp (z.B. einen Integer-Wert) bezeichnet, der von einer Enqueue-PHY-Work-Funktion zurückzugeben ist, die einen Status einer Enqueue-PHY-Work-Funktion (z.B. Fehlercodes, Erfolgscodes und/oder Variationen davon) angeben kann, 11_enqueue_phy_work'' einen Funktionsnamen oder -bezeichner bezeichnet, „phydriverh_t pd_h“ einen PHY-Treiberkontext bezeichnet, und „struct slot_command_api::slot_command * sc“ ein Datenobjekt bezeichnet, das Informationen über eine oder mehrere Arbeitsaufgaben angibt, die zur Ausführung in die Warteschlange gestellt werden. In mindestens einer Ausführungsform übersetzt eine Enqueue-PHY-Arbeitsfunktion verschiedene Befehle in Sequenzen von Schicht-1-Aufgaben. In mindestens einer Ausführungsform umfasst die PHY-Treiberschnittstellen-API 410 eine beliebige Anzahl von Funktionen für beliebige Prozesse und/oder Funktionen des Mobilfunknetzwerks. In mindestens einer Ausführungsform können Funktionen der PHY-Treiberschnittstellen-API 410 eine beliebige Anzahl von Eingabeparametern enthalten, die weiter Aspekte der Funktionen der PHY-Treiberschnittstellen-API 410 definieren.
In mindestens einer Ausführungsform basiert eine Beschleunigungsabstraktionsschichtschnittstelle zumindest teilweise auf der Schicht-2-Adapterbibliothek 408 und der PHY-Treiberbibliothek 412. In mindestens einer Ausführungsform basieren eine oder mehrere Funktionen einer Beschleunigungsabstraktionsschichtschnittstelle zumindest teilweise auf einer oder mehreren Funktionen der PHY-Treiberschnittstellen-API 410. In mindestens einer Ausführungsform basieren Funktionen einer Beschleunigungsschichtschnittstelle einschließlich einer Discover-Funktion, einer Initialize-Funktion, einer Create-Funktion, einer Set-Funktion, einer Get-Funktion, einer Destroy-Funktion, einer Enqueue-Funktion und einer Dequeue-Funktion (z.B. 5 - 12) zumindest teilweise auf einer Initialize-Funktion, einer Finalize-Funktion, einer Standard-Worker-Startfunktion, einer generischen Worker-Startfunktion, einer Worker-Prüfaustrittsfunktion, einer Worker-Stoppfunktion, einer Zellenerzeugungsfunktion, einer Zellenzerstörungsfunktion, einer Zellenstartfunktion, einer Zellenstoppfunktion und einer Enqueue-PHY-Arbeitsfunktion der PHY-Treiberschnittstellen-API 410. In mindestens einer Ausführungsform sind die Antennen-FH-Schnittstellen-API 414 und die Antennen-FH-Bibliothek 416 aus der Perspektive einer Beschleunigungsabstraktionsschicht-Schnittstelle verborgen. In mindestens einer Ausführungsform ist eine Beschleunigungsabstraktionsschichtschnittstelle von mindestens einer oder mehreren Funktionalitäten und/oder Prozessen der Schicht-2-Adapterbibliothek 408, der PHY-Treiberschnittstellen-API 410, der PHY-Treiberbibliothek 412, der Antennen-FH-Schnittstellen-API 414 und der Antennen-FH-Bibliothek 416 abstrahiert.
5 - 12 veranschaulichen grafische Darstellungen von API-Funktionen, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform entsprechen die in 5 - 12 dargestellten API-Funktionen einer AAL-API, wie beispielsweise denjenigen, die in Verbindung mit 1 - 4 beschrieben sind. Darüber hinaus liegen, während 5 bis 12 jeweils bestimmte Sammlungen von Informationen veranschaulichen, die in API-Aufrufen und -Antworten enthalten sein können, Variationen im Rahmen der vorliegenden Offenlegung und können API-Aufrufe weniger oder mehr Informationskomponenten enthalten. In mindestens einer Ausführungsform können nicht alle API-Aufrufe, die unter Verwendung einer gleichen API-Funktion erfolgen, dieselben Informationskomponenten enthalten. In mindestens einer Ausführungsform kann die Art und/oder das Vorhandensein von nicht-trivialen Informationen für einen Parameter beispielsweise von einem Wert eines anderen Parameters abhängen. In mindestens einer Ausführungsform kann die Art und/oder das Vorhandensein nicht-trivialer Informationen für eine Komponente einer Antwort von einem Wert eines anderen Parameters und/oder eines Parameters eines API-Aufrufs abhängen, der die Antwort ausgelöst hat.
5 veranschaulicht ein Diagramm 500 eines Discover-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Discover-API-Funktion verwendet, um Informationen über verfügbare physikalische Geräte (z.B. Hardwarebeschleuniger) und ihre Eigenschaften abzurufen. In mindestens einer Ausführungsform umfasst ein Discover-API-Aufruf keine Eingabeparameter. In mindestens einer Ausführungsform können Parameter für einen Discover-API-Aufruf Kennungen der zu analysierenden physikalischen Geräte, Kennungen spezifischer Eigenschaften der zu analysierenden physikalischen Geräte und weitere Parameter enthalten, die weitere Aspekte der verfügbaren physikalischen Geräte und ihrer Eigenschaften definieren können.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Discover-API-Aufruf eine Ergebnisdatenstruktur. In mindestens einer Ausführungsform ist eine Ergebnisdatenstruktur eine vordefinierte Datenstruktur, die mit gerätebezogenen Informationen wie beispielsweise einer Anzahl von Geräten, Gerätekennungen, Gerätenamen, Geräteprofilen, Geräteeigenschaften und/oder Variationen davon gefüllt ist. In mindestens einer Ausführungsform ist eine Ergebnisdatenstruktur eine Datenstruktur wie beispielsweise ein Array, eine Liste und/oder Variationen davon. In mindestens einer Ausführungsform werden nach einem Discover-API-Aufruf verfügbare physikalische Geräte, wie z.B. Hardwarebeschleuniger, analysiert und ein Datenobjekt mit gerätespezifischen Informationen zurückgegeben. In mindestens einer Ausführungsform umfassen die gerätespezifischen Informationen Informationen, die physikalischen Geräten entsprechen, die zum Verarbeiten einer oder mehrerer Arbeitslasten, Netzwerkfunktionen, 5G New Radio-Betriebsabläufen und/oder Variationen davon verfügbar sind.
6 veranschaulicht ein Diagramm 600 eines Initialize-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Initialize-API-Funktion verwendet, um einen Kontext zu erstellen, der auch als ein AAL-Kontext bezeichnet wird und eine Datenstruktur ist, die einen oder mehrere Aspekte von Arbeitslasten angibt, die auf einem oder mehreren Hardwarebeschleunigern durchzuführen sind. In mindestens einer Ausführungsform wird ein AAL-Kontext auch als ein PHY-Kontext, eine Kontextdatenstruktur und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform bezieht sich ein AAL-Kontext auf einen Teil des Speichers, der auch als ein Speicherraum bezeichnet wird, reserviert für ein oder mehrere Datenobjekte, die konfiguriert und abgefragt werden können. In mindestens einer Ausführungsform können Objekte einer AAL-API Datenobjekte umfassen, die Geräte/Geräteeigenschaften, Aufgaben/Aufgabeneigenschaften, Zellen/Zelleneigenschaften und/oder Variationen davon angeben. In mindestens einer Ausführungsform umfasst ein Initialize-API-Aufruf keine Eingabeparameter. In mindestens einer Ausführungsform können die Parameter für einen Initialize-API-Aufruf Kennungen bestimmter Speicherplätze enthalten, in denen ein AAL-Kontext zu reservieren ist, und können darüber hinaus andere Parameter enthalten, die Aspekte eines AAL-Kontexts weiter definieren können.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Initialize-API-Aufruf einen Kontextzeiger. In mindestens einer Ausführungsform ist ein Kontextzeiger ein Zeiger auf einen Speicherplatz für einen AAL-Kontext. In mindestens einer Ausführungsform wird nach einem Initialize-API-Aufruf ein Speicherplatz für einen AAL-Kontext reserviert und ein Zeiger, der diesen Speicherplatz angibt, zurückgegeben.
7 veranschaulicht ein Diagramm 700 eines Create-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Create-API-Funktion verwendet, um ein Objekt in einem AAL-Kontext zu erstellen. In mindestens einer Ausführungsform können Objekte Datenstrukturen und/oder Objekte wie beispielsweise Arrays, Listen und/oder Variationen davon sein, und können ein Zellenobjekt, ein Geräteobjekt, ein Aufgabenobjekt und/oder Variationen davon umfassen. In mindestens einer Ausführungsform ist ein Gerätedatenobjekt ein Datenobjekt, das gerätespezifische Informationen (z.B. einen Hardwarebeschleuniger) enthält, wie beispielsweise Gerätefähigkeiten, Geräteattribute, Gerätezustand, Gerätestatus und/oder Variationen davon. In mindestens einer Ausführungsform ist ein Aufgabendatenobjekt ein Datenobjekt, das Informationen umfasst, die einer oder mehreren Aufgaben, Arbeitslasten und/oder durchzuführenden Funktionen (z.B. PHY-Funktionen, PHY-Pipelines, 5G New Radio-Betriebsabläufen und/oder Variationen davon) zugeordnet sind, wie z.B. Aufgabenattribute, Aufgabenzustand, Aufgabenstatus, Aufgabenpriorität (z.B. Prioritätswert/-stufe) und/oder Variationen davon. In mindestens einer Ausführungsform ist ein Zellendatenobjekt ein Datenobjekt, das Informationen umfasst, die einer Zelle zugeordnet sind, wie z.B. Zellenattribute, Zellenzustand, Zellenstatus und/oder Variationen davon. In mindestens einer Ausführungsform bezieht sich eine Zelle auf ein Gebiet oder eine Region, in der der Dienst eines Mobilfunknetzwerks, z.B. eines Mobilfunknetzwerks der fünften Generation, bereitgestellt wird. In mindestens einer Ausführungsform bezieht sich eine Zelle auf ein Gebiet oder eine Region, in die und/oder aus der Daten als Teil eines Mobilfunknetzwerks, z.B. eines Mobilfunknetzwerks der fünften Generation, übertragen und/oder empfangen werden.
In mindestens einer Ausführungsform umfassen Parameter für einen Create-API-Aufruf einen Kontextzeiger, einen Objektkonfigurationszeiger, einen Objektidentifikator und können darüber hinaus andere Parameter enthalten, die weitere Aspekte eines zu erstellenden Objekts definieren können. In mindestens einer Ausführungsform spezifiziert ein Kontextzeigerparameter einen Ort eines AAL-Kontexts, und können Eingaben in den Kontextzeigerparameter einen Zeiger auf einen Ort im Speicher eines AAL-Kontexts enthalten. In mindestens einer Ausführungsform spezifiziert ein Objektkonfigurationszeigerparameter einen Ort eines Objektkonfigurationsdatenobjekts, das ausreichende Konfigurationsinformationen zur Konfiguration eines bestimmten Objekts enthält, und können Eingaben in den Objektkonfigurationszeigerparameter einen Zeiger auf einen Ort im Speicher eines Objektkonfigurationsdatenobjekts enthalten. In mindestens einer Ausführungsform kann ein Objektkonfigurationsdatenobjekt als Objektparameter, Objektkonfigurationsparameter, Konfigurationsinformationen und/oder Variationen davon bezeichnet werden und kann eine Datenstruktur und/oder ein Objekt wie beispielsweise ein Array, eine Liste und/oder Variationen davon sein. In mindestens einer Ausführungsform können Konfigurationsinformationen Informationen wie beispielsweise Kennungen eines Objekttyps (z.B. Zelle, Gerät, Aufgabe und/oder Variationen davon), Merkmale eines Objekts oder Objekttyps, Status/Attribute eines Objekts und/oder Variationen davon umfassen. In mindestens einer Ausführungsform gibt ein Objektidentifizierungsparameter einen Namen eines zu erstellenden Objekts an, und können Eingaben in den Objektidentifizierungsparameter können einen Namen oder eine Kennung eines Objekts enthalten.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Create-API-Aufruf einen Betriebsstatus. In mindestens einer Ausführungsform wird nach einem Create-API-Aufruf, der die Erstellung eines bestimmten Objekts anzeigt, das Objekt zumindest teilweise auf der Grundlage eines durch den Objektidentifizierungsparameter angegebenen Identifizierers und der durch den Objektkonfigurationszeigerparameter angegebenen Konfigurationsinformationen erstellt und in einem durch den Kontextzeigerparameter angegebenen AAL-Kontext gespeichert. In mindestens einer Ausführungsform wird als Antwort auf einen Create-API-Aufruf ein Operationsstatus zurückgegeben, um einen Status des Create-API-Aufrufs anzuzeigen. In mindestens einer Ausführungsform gibt der Betriebsstatus an, ob die Erstellung eines durch einen Create-API-Aufruf angegebenen Objekts erfolgreich war, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind.
8 veranschaulicht ein Diagramm 800 eines Get-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Get-API-Funktion verwendet, um Informationen über ein Objekt in einem AAL-Kontext abzurufen. In mindestens einer Ausführungsform wird eine Get-API-Funktion zur Abfrage verwendet, um den Status und die Attribute eines Objekts zu bestimmen. In mindestens einer Ausführungsform können Objekte Datenstrukturen und/oder Objekte wie beispielsweise Arrays, Listen und/oder Variationen davon sein, und können ein Zellendatenobjekt, ein Gerätedatenobjekt, ein Aufgabendatenobjekt und/oder Variationen davon umfassen. In mindestens einer Ausführungsform umfassen Parameter für einen Get-API-Aufruf einen Kontextzeiger, einen Objektkonfigurationszeiger, einen Objektidentifikator und können darüber hinaus weitere Parameter enthalten, die Informationsaspekte in Bezug auf ein abzurufendes Objekt weiter definieren können.
In mindestens einer Ausführungsform spezifiziert ein Kontextzeigerparameter einen Ort eines AAL-Kontexts, und können Eingaben in den Kontextzeigerparameter einen Zeiger auf einen Ort im Speicher eines AAL-Kontexts enthalten. In mindestens einer Ausführungsform spezifiziert ein Objektkonfigurationszeigerparameter einen Ort im Speicher, an dem Konfigurationsinformationen zu speichern sind, und können Eingaben in den Objektkonfigurationszeigerparameter einen Zeiger auf einen Ort in dem Speicher enthalten. In mindestens einer Ausführungsform gibt ein Objektidentifizierungsparameter einen Namen eines Objekts an, über das Informationen abzurufen sind, und können Eingaben in den Objektidentifizierungsparameter einen Namen oder eine Kennung eines Objekts enthalten.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Get-API-Aufruf einen Betriebsstatus. In mindestens einer Ausführungsform werden nach einem „Get API“-Aufruf, der ein bestimmtes Objekt angibt, das durch einen Objektidentifizierungsparameter spezifiziert wird, Konfigurationsinformationen des bestimmten Objekts abgerufen und an einem Ort gespeichert, der durch einen Objektkonfigurationszeigerparameter spezifiziert wird. In mindestens einer Ausführungsform können die Konfigurationsinformationen Informationen wie beispielsweise Kennungen eines Objekttyps (z.B. Zelle, Gerät, Aufgabe und/oder Variationen davon), Merkmale eines Objekts oder Objekttyps, Status/Attribute eines Objekts und/oder Variationen davon umfassen. In mindestens einer Ausführungsform wird der Betriebsstatus als Antwort auf einen Get-API-Aufruf zurückgegeben, um einen Status des Get-API-Aufrufs anzuzeigen. In mindestens einer Ausführungsform gibt der Betriebsstatus an, ob der Informationsabruf eines durch einen Get-API-Aufruf angegebenen Objekts erfolgreich war, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind.
9 veranschaulicht ein Diagramm 900 eines Set-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Set-API-Funktion verwendet, um Konfigurationsinformationen eines Objekts in einem AAL-Kontext einzustellen. In mindestens einer Ausführungsform wird eine Set-API-Funktion verwendet, um den Zustand eines Objekts zu ändern, z.B. die Aktivierung oder Deaktivierung eines Zellendatenobjekts. In mindestens einer Ausführungsform können Objekte Datenstrukturen und/oder Objekte wie beispielsweise Arrays, Listen und/oder Variationen davon sein, und können ein Zellendatenobjekt, ein Gerätedatenobjekt, ein Aufgabendatenobjekt und/oder Variationen davon umfassen. In mindestens einer Ausführungsform umfassen Parameter für einen Set-API-Aufruf einen Kontextzeiger, einen Objektkonfigurationszeiger, einen Objektidentifikator und können darüber hinaus weitere Parameter umfassen, die Aspekte der Konfigurationsinformationen eines einzustellenden Objekts weiter definieren können.
In mindestens einer Ausführungsform spezifiziert ein Kontextzeigerparameter einen Ort eines AAL-Kontexts, und können Eingaben in den Kontextzeigerparameter einen Zeiger auf einen Ort im Speicher eines AAL-Kontexts enthalten. In mindestens einer Ausführungsform gibt ein Objektkonfigurationszeigerparameter einen Speicherplatz an, in dem Konfigurationsinformationen gespeichert sind, und Eingaben in den Objektkonfigurationszeigerparameter können einen Zeiger auf einen Speicherplatz enthalten. In mindestens einer Ausführungsform können Konfigurationsinformationen Informationen wie beispielsweise Identifikatoren eines Objekttyps (z.B. Zelle, Gerät, Aufgabe und/oder Variationen davon), Merkmale eines Objekts oder eines Objekttyps, Status/Attribute eines Objekts und/oder Variationen davon umfassen. In mindestens einer Ausführungsform können Konfigurationsinformationen Informationen enthalten, die einen gewünschten Zustand eines Objekts angeben, wie z.B. aktiviert oder deaktiviert. In mindestens einer Ausführungsform gibt ein Objektidentifizierungsparameter den Namen eines zu konfigurierenden Objekts an, und Eingaben in den Objektidentifizierungsparameter können einen Namen oder eine Kennung eines Objekts enthalten.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Set-API-Aufruf einen Betriebsstatus. In mindestens einer Ausführungsform werden nach einem Set-API-Aufruf, der ein bestimmtes Objekt angibt, das durch einen Objektidentifizierungsparameter spezifiziert ist, Konfigurationsinformationen des bestimmten Objekts zumindest teilweise auf der Grundlage von Konfigurationsinformationen eingestellt, die durch einen Objektkonfigurationszeigerparameter spezifiziert sind. In mindestens einer Ausführungsform wird als Antwort auf einen Set-API-Aufruf der Betriebsstatus zurückgegeben, um den Status des Set-API-Aufrufs anzuzeigen. In mindestens einer Ausführungsform zeigt der Betriebsstatus an, ob die Einstellung der Konfigurationsinformationen eines durch einen Set-API-Aufruf angegebenen Objekts erfolgreich war, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind.
10 veranschaulicht ein Diagramm 1000 eines Destroy-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Destroy-API-Funktion verwendet, um ein Objekt innerhalb eines AAL-Kontexts zu zerstören oder anderweitig zu löschen. In mindestens einer Ausführungsform sind die Objekte Datenstrukturen und/oder Objekte wie Arrays, Listen und/oder Variationen davon, und können ein Zellendatenobjekt, ein Gerätedatenobjekt, ein Aufgabendatenobjekt und/oder Variationen davon umfassen. In mindestens einer Ausführungsform umfassen die Parameter für einen Destroy-API-Aufruf einen Kontextzeiger, einen Objektkonfigurationszeiger, einen Objektidentifikator und können darüber hinaus andere Parameter umfassen, die weitere Aspekte eines zu zerstörenden Objekts definieren können.
In mindestens einer Ausführungsform spezifiziert ein Kontextzeigerparameter einen Ort eines AAL-Kontexts, und können Eingaben in den Kontextzeigerparameter einen Zeiger auf einen Ort im Speicher eines AAL-Kontexts enthalten. In mindestens einer Ausführungsform spezifiziert ein Objektkonfigurationszeigerparameter einen Ort eines Objektkonfigurationsdatenobjekts, das Konfigurationsinformationen eines bestimmten Objekts umfasst, und können Eingaben in den Objektkonfigurationszeigerparameter einen Zeiger auf einen Ort im Speicher eines Objektkonfigurationsdatenobjekts enthalten. In mindestens einer Ausführungsform spezifiziert ein Objektidentifizierungsparameter einen Namen eines Objekts, das zu zerstören ist, und können Eingaben in den Objektidentifizierungsparameter einen Namen oder eine Kennung eines Objekts enthalten.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Destroy-API-Aufruf einen Betriebsstatus. In mindestens einer Ausführungsform wird nach einem Destroy-API-Aufruf, der ein bestimmtes, durch den Objektidentifizierungsparameter spezifiziertes Objekt angibt, das Objekt aus dem durch den Kontextzeigerparameter spezifizierten AAL-Kontext gelöscht oder anderweitig zerstört. In mindestens einer Ausführungsform wird als Reaktion auf einen Destroy-API-Aufruf der Betriebsstatus zurückgegeben, um den Status des Destroy-API-Aufrufs anzuzeigen. In mindestens einer Ausführungsform gibt der Betriebsstatus an, ob eine durch einen Destroy-API-Aufruf angezeigte Objektlöschung erfolgreich war, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind.
11 veranschaulicht ein Diagramm 1100 eines Enqueue-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Enqueue-API-Funktion verwendet, um eine oder mehrere Arbeitslasten der physikalischen Schicht zu übermitteln. In mindestens einer Ausführungsform gibt ein Enqueue-API-Aufruf eine Vielzahl von 5G New Radio-Betriebsabläufen an. In mindestens einer Ausführungsform wird eine Arbeitslast auch als eine Aufgabe, Funktion, Vorgang, Prozess und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform kann den einzelnen Arbeitslasten eine Priorität zugewiesen werden. In mindestens einer Ausführungsform können ein oder mehrere Arbeitslasten parallel oder in einer beliebigen Reihenfolge (z.B. sequenziell und/oder auf der Grundlage von Prioritätswerten/-stufen oder anderer Logik) über eine Enqueue-API-Funktion ausgeführt werden. In mindestens einer Ausführungsform umfassen Parameter für einen Enqueue-API-Aufruf einen Kontextzeiger, einen Slot-Befehl und können darüber hinaus andere Parameter enthalten, die Aspekte einer Arbeitslast auf der physikalischen Schicht weiter definieren können. In mindestens einer Ausführungsform wird eine Enqueue-API-Funktion von verschiedener Software (z.B. VNF/CNF-Software) in Verbindung mit einer Schicht 2 verwendet, um eine oder mehrere zu verarbeitende Aufgaben, Arbeitslasten und/oder Funktionen zu übermitteln.
In mindestens einer Ausführungsform spezifiziert ein Kontextzeigerparameter einen Ort eines AAL-Kontexts, und können Eingaben in den Kontextzeigerparameter einen Zeiger auf einen Ort im Speicher eines AAL-Kontexts enthalten. In mindestens einer Ausführungsform umfasst ein AAL-Kontext verschiedene Informationen in Bezug auf mehrere 5G New Radio-Betriebsabläufe, wie beispielsweise Geräte, Aufgaben, Zellen und/oder Variationen davon, die in Verbindung mit der Durchführung mehrerer 5G New Radio-Betriebsabläufe verwendet werden. In mindestens einer Ausführungsform zeigt ein AAL-Kontext eine Vielzahl von 5G New Radio-Betriebsabläufen durch ein oder mehrere Datenobjekte an, wie z.B. ein Zellendatenobjekt, ein Gerätedatenobjekt, ein Aufgabendatenobjekt und/oder Variationen davon. In mindestens einer Ausführungsform spezifiziert ein Slot-Befehlsparameter eine oder mehrere Eigenschaften, Parameter und/oder Variationen davon von einer oder mehreren zu verarbeitenden Arbeitslasten, und können Eingaben in den Slot-Befehlsparameter eine Slot-Befehlsdatenstruktur, einen Zeiger auf eine Slot-Befehlsdatenstruktur und/oder Variationen davon umfassen. In mindestens einer Ausführungsform ist eine Slot-Befehlsdatenstruktur eine Datenstruktur, die Konfigurationsinformationen enthält, die ausreichen, um eine oder mehrere Funktionen der physikalischen Schicht und/oder Arbeitslasten zu verarbeiten. In mindestens einer Ausführungsform umfasst eine Slot-Befehlsdatenstruktur Informationen, die ausreichen, um eine oder mehrere Arbeitslasten, Funktionen und/oder Betriebsabläufen der physikalischen Schicht in der Aufwärts- bzw. Uplink- und/oder Abwärts- bzw. Downlink-Richtung zu verarbeiten. In mindestens einer Ausführungsform umfasst eine Slot-Befehlsdatenstruktur einen oder mehrere Zeiger auf einen oder mehrere Puffer für die Dateneingabe/-ausgabe. In mindestens einer Ausführungsform umfasst eine Slot-Befehlsdatenstruktur verschiedene Informationen über eine oder mehrere zu verarbeitende Aufgaben, wie z.B. Kennungen einer oder mehrerer zu verarbeitender Aufgaben, eine Reihenfolge einer oder mehrerer zu verarbeitender Aufgaben, Prioritätswerte und/oder -stufen einer oder mehrerer zu verarbeitender Aufgaben und/oder Variationen davon.
In mindestens einer Ausführungsform enthält eine Antwort auf einen Enqueue-API-Aufruf einen Betriebsstatus. In mindestens einer Ausführungsform wird nach einem Enqueue-API-Aufruf, der eine bestimmte Arbeitslast angibt, die bestimmte Arbeitslast so eingestellt, dass sie in Verbindung mit dem durch den Kontextzeigerparameter angegebenen AAL-Kontext und den durch den Slot-Befehlsparameter angegebenen Informationen ausgeführt wird. In mindestens einer Ausführungsform bewirkt ein Enqueue-API-Aufruf, dass ein oder mehrere Arbeitslasten, Aufgaben und/oder Funktionen auf einem oder mehreren Hardwarebeschleunigern ausgeführt werden. In mindestens einer Ausführungsform wird als Reaktion auf einen Enqueue-API-Aufruf der Betriebsstatus zurückgegeben, um den Status des Enqueue-API-Aufrufs anzuzeigen. In mindestens einer Ausführungsform gibt der Betriebsstatus an, ob die Einreihung einer oder mehrerer Aufgaben in die Warteschlange, die gemäß einem Enqueue-API-Aufruf durchzuführen oder durchzuführen sind, erfolgreich war, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind. In mindestens einer Ausführungsform kann der Betriebsstatus auch eine oder mehrere Aufgabenkennungen einer oder mehrerer Arbeitslasten, Aufgaben und/oder Funktionen anzeigen, die gemäß einem Enqueue-API-Aufruf durchzuführen sind.
12 veranschaulicht ein Diagramm 1200 eines Dequeue-API-Aufrufs, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird eine Dequeue-API-Funktion verwendet, um den Status eines oder mehrerer Arbeitslasten in der Warteschlange zu bestimmen. In mindestens einer Ausführungsform wird eine Dequeue-Funktion verwendet, um den Abschlussstatus der Ausführung einer oder mehrerer Aufgaben, Arbeitslasten und/oder Funktionen zu bestimmen. In mindestens einer Ausführungsform umfassen die Parameter für einen Dequeue-API-Aufruf eine Aufgabenkennung und können darüber hinaus weitere Parameter umfassen, die Aspekte einer Arbeitslast auf der physikalischen Schicht weiter definieren können.
In mindestens einer Ausführungsform gibt ein Aufgabenidentifizierungsparameter eine oder mehrere Aufgaben, Arbeitslasten und/oder Funktionen an, die durch einen Enqueue-API-Aufruf in die Warteschlange gestellt wurden, und können Eingaben in den Aufgabenidentifizierungsparameter eine Kennung der einen oder mehreren Aufgaben, Arbeitslasten und/oder Funktionen enthalten. In mindestens einer Ausführungsform enthält eine Antwort auf einen Dequeue-API-Aufruf einen Aufgabenstatus. In mindestens einer Ausführungsform werden nach einem Dequeue-API-Aufruf, der eine oder mehrere Aufgaben, Arbeitslasten und/oder Funktionen angibt, die durch den Aufgabenidentifizierungsparameter spezifiziert sind, die eine oder mehreren Aufgaben, Arbeitslasten und/oder Funktionen identifiziert, und ein Status der einen oder mehreren Aufgaben, Arbeitslasten und/oder Funktionen wird bestimmt und als Task-Status zurückgegeben. In mindestens einer Ausführungsform zeigt der Aufgabenstatus an, ob die Ausführung einer oder mehrerer Aufgaben, Arbeitslasten und/oder Funktionen, wie durch einen Dequeue-API-Aufruf angegeben, erfolgreich ist, fehlgeschlagen ist oder ob andere Fehler aufgetreten sind. In mindestens einer Ausführungsform kann der Aufgabenstatus die Fertigstellung oder Nichtfertigstellung einer Aufgabe, ein Maß für die Fertigstellung einer Aufgabe und/oder verschiedene Merkmale einer Aufgabe anzeigen.
13 ist ein Schwimmdiagramm eines Prozesses 1300 zur Durchführung von Uplink-Aufgaben, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein Teil oder der gesamte Prozess 1300 (oder andere hierin beschriebene Prozesse oder Variationen und/oder Kombinationen davon) unter der Steuerung eines oder mehrerer Computersysteme durchgeführt, die mit computerausführbaren Anweisungen konfiguriert sind und als Code (z.B. computerausführbare Anweisungen, ein oder mehrere Computerprogramme oder eine oder mehrere Anwendungen) implementiert sein können, die gemeinsam auf einem oder mehreren Prozessoren durch Hardware, Software oder Kombinationen davon ausgeführt werden. In mindestens einer Ausführungsform ist Code auf einem computerlesbaren Speichermedium in Form eines Computerprogramms gespeichert, das eine Vielzahl von computerlesbaren Anweisungen umfasst, die von einem oder mehreren Prozessoren ausgeführt werden können. In mindestens einer Ausführungsform ist das computerlesbare Speichermedium ein nichttransitorisches computerlesbares Medium. In mindestens einer Ausführungsform werden mindestens einige computerlesbare Anweisungen, die zur Durchführung des Prozesses 1300 verwendet werden können, nicht nur unter Verwendung von transitorischen Signalen (z.B. einer sich ausbreitenden transienten elektrischen oder elektromagnetischen Übertragung) gespeichert. Ein nichttransitorisches computerlesbares Medium umfasst nicht notwendigerweise nichttransitorische Datenspeicherschaltungen (z.B. Puffer, Caches und Warteschlangen) innerhalb von Transceivern für transitorische Signale. In mindestens einer Ausführungsform wird der Prozess 1300 zumindest teilweise auf einem Computersystem ausgeführt, wie es an anderer Stelle in dieser Offenbarung beschrieben ist. In mindestens einer Ausführungsform wird der Prozess 1300 von einem oder mehreren Systemen ausgeführt, wie diejenigen, die in Verbindung mit 1 beschrieben sind. In mindestens einer Ausführungsform handelt es sich bei der Schicht 2 1302, der AAL-Schnittstelle 1304, dem PHY-Treiber 1306, dem FH-Treiber 1308 und dem Hardware-Treiber 1310 um Systeme wie diejenigen, die in Verbindung mit 1 - 4 beschrieben sind.
In mindestens einer Ausführungsform ist die Schicht 2 1302 eine Schicht 2 eines Mobilfunknetzwerks, wie z.B. eines Mobilfunknetzwerks der fünften Generation. In mindestens einer Ausführungsform umfasst die Software, die in Verbindung mit der Schicht 2 1302 ausgeführt wird, verschiedene VNF- und CNF-Softwareanwendungen sowie Variationen davon, die verschiedene Netzwerkfunktionen ausführen. In mindestens einer Ausführungsform nutzt die Software, die in Verbindung mit der Schicht 2 1302 ausgeführt wird, die AAL-Schnittstelle 1304, um verschiedene 5G New Radio-Betriebsabläufe/Arbeitslasten durchzuführen. In mindestens einer Ausführungsform bietet die AAL-Schnittstelle 1304 mindestens eine Discover-Funktion, eine Initialize-Funktion, eine Create-Funktion, eine Set-Funktion, eine Get-Funktion, eine Destroy-Funktion, eine Enqueue-Funktion, eine Dequeue-Funktion und/oder Variationen davon; weitere Informationen zu den Funktionen der AAL-Schnittstelle 1304 finden sich in den Beschreibungen der 5 - 12. In mindestens einer Ausführungsform enthält die Software, die in Verbindung mit der Schicht 2 1302 ausgeführt wird, ausführbaren Code zum Einstellen zumindest einer Uplink-Aufgabe durch den Enqueue-API-Aufruf 1312 in die Warteschlange. In mindestens einer Ausführungsform stellt der Enqueue-API-Aufruf 1312 eine oder mehrere Uplink-Aufgaben in die Warteschlange, die als Teil einer Uplink-PHY-Pipeline durchzuführen sind. In mindestens einer Ausführungsform wird durch den Enqueue-API-Aufruf 1312 eine gesamte Ende-zu-Ende-PHY-Pipeline in die Warteschlange gestellt. In mindestens einer Ausführungsform enthält eine Antwort auf den Enqueue-API-Aufruf 1312 eine oder mehrere Aufgabenkennungen für eine oder mehrere Uplink-Aufgaben oder Uplink-PHY-Pipelines.
In mindestens einer Ausführungsform enthält die AAL-Schnittstelle 1304 ausführbaren Code zum Empfangen zumindest eines Enqueue-API-Aufrufs und um den PHY-Treiber 1306 zu veranlassen, Uplink-Aufgaben vorzubereiten 1314. In mindestens einer Ausführungsform umfasst der PHY-Treiber 1306 eine oder mehrere Schnittstellen und/oder Funktionen, die ausreichend sind, um verschiedene Funktionen der physikalischen Schicht in einer physikalischen Schicht zu implementieren. In mindestens einer Ausführungsform umfasst der PHY-Treiber 1306 ausführbaren Code zum Vorbereiten 1314 von zumindest Uplink-Aufgaben. In mindestens einer Ausführungsform bereitet der PHY-Treiber 1306 Uplink-Aufgaben vor, die sequenziell ausgeführt werden, um eine Uplink-PHY-Pipeline zu verarbeiten. In mindestens einer Ausführungsform führt der PHY-Treiber 1306 einen oder mehrere Prozesse und/oder Funktionen in einer physikalischen Schicht durch, um durchzuführende Uplink-Aufgaben vorzubereiten. In mindestens einer Ausführungsform enthält der PHY-Treiber 1306 ausführbaren Code zum Starten zumindest der Uplink-PHY-Pipeline 1316 auf einem oder mehreren Hardwarebeschleunigern über den Hardwaretreiber 1310.
In mindestens einer Ausführungsform umfasst der Hardwaretreiber 1310 eine oder mehrere Schnittstellen und/oder Funktionen, die Kommunikation mit einem Hardwarebeschleuniger, wie z.B. einer GPU, einem FPGA, einem ASIC, einem DSP, einem SoC und/oder Variationen davon, ermöglichen. In mindestens einer Ausführungsform veranlasst der PHY-Treiber 1306 den Hardwaretreiber 1310, die Uplink-PHY-Pipeline auf einem Hardwarebeschleuniger zu starten. In mindestens einer Ausführungsform enthält der Hardwaretreiber 1310 ausführbaren Code zum Veranlassen zumindest eines Hardwarebeschleunigers, eine oder mehrere Uplink-Aufgaben als Teil einer Uplink-PHY-Pipeline durchzuführen.
In mindestens einer Ausführungsform enthält der PHY-Treiber 1306 ausführbaren Code zum Senden 1318 zumindest einer Nachricht der Control-Plane- bzw. Steuerebene (C-Ebene) an den FH-Treiber 1308. In mindestens einer Ausführungsform umfasst der FH-Treiber 1308 eine oder mehrere Schnittstellen und/oder Funktionen, die Kommunikation mit verschiedener Netzwerkhardware und Transceivern ermöglichen. In mindestens einer Ausführungsform ist eine Steuerebene eine Komponente einer Netzwerkarchitektur, die den Datenfluss konfiguriert und das Routing von Daten übernimmt. In mindestens einer Ausführungsform sendet der PHY-Treiber 1306 eine Nachricht der Steuerebene an den FH-Treiber 1308, die den Empfang verschiedener Daten anzeigt. Weitere Informationen zur Steuerebene finden sich in der Beschreibung von 55.
In mindestens einer Ausführungsform enthält der FH-Treiber 1308 ausführbaren Code zum zumindest Vorbereiten eines Datenempfangs nach dem Empfang einer Nachricht der Steuerebene. In mindestens einer Ausführungsform initiiert der FH-Treiber 1308 den Datenempfang in einem Hardwarebeschleuniger. In mindestens einer Ausführungsform veranlasst der FH-Treiber 1308 den Datenempfang durch eine oder mehrere Netzwerkkomponenten, die Daten senden und/oder empfangen, wie z.B. eine RRH oder RRU. In mindestens einer Ausführungsform enthält der PHY-Treiber 1306 ausführbaren Code, der den FH-Treiber 1308 zumindest veranlasst, Daten der Benutzerebene (U-Ebene) zu empfangen 1320. In mindestens einer Ausführungsform ist eine Benutzerebene, die auch als Datenebene, Weiterleitungsebene und/oder Variationen davon bezeichnet wird, eine Komponente einer Netzwerkarchitektur, die Datenanforderungen verarbeitet. In mindestens einer Ausführungsform wird der Empfang von Daten der Benutzerebene in einem Hardwarebeschleuniger über den FH-Treiber 1308 eingeleitet. Weitere Informationen zur Benutzerebene finden sich in der Beschreibung von 56.
In mindestens einer Ausführungsform empfängt ein Hardwarebeschleuniger Daten der Benutzerebene und führt einen oder mehrere Prozesse und/oder Funktionen als Teil einer oder mehrerer Uplink-Aufgaben einer Uplink-PHY-Pipeline durch. In mindestens einer Ausführungsform enthält der PHY-Treiber 1306 ausführbaren Code zum Abfragen 1322 mindestens auf Ereignisse. In mindestens einer Ausführungsform zeigt ein Ereignis an, ob die Verarbeitung einer oder mehrerer Uplink-Aufgaben einer Uplink-PHY-Pipeline in einem Hardwarebeschleuniger abgeschlossen ist. In mindestens einer Ausführungsform wird ein Ereignis ausgelöst, sobald die Ausführung einer Uplink-PHY-Pipeline in einem Hardwarebeschleuniger abgeschlossen ist. In mindestens einer Ausführungsform enthält der Hardwaretreiber 1310 ausführbaren Code zum Bereitstellen zumindest von Uplink-PHY-Pipeline-Ausführungsergebnissen 1324 von einem Hardwarebeschleuniger.
In mindestens einer Ausführungsform werden Uplink-PHY-Pipeline-Ausführungsergebnisse 1324 dem PHY-Treiber 1306 von dem Hardware-Treiber 1310 bereitgestellt. In mindestens einer Ausführungsform umfassen die Uplink-PHY-Pipeline-Ausführungsergebnisse Daten wie beispielsweise Status, Statistiken, PHY-Ausführungsergebnisse und/oder Variationen davon. In mindestens einer Ausführungsform umfassen die Ausführungsergebnisse der Uplink-PHY-Pipeline Daten, die angeben, ob die Ausführung einer oder mehrerer Uplink-Aufgaben, die Teil einer Uplink-PHY-Pipeline sind, erfolgreich war oder fehlgeschlagen ist. In mindestens einer Ausführungsform enthält die Software, die in Verbindung mit der Schicht 2 1302 ausgeführt wird, ausführbaren Code zum Entfernen zumindest einer Uplink-Aufgabe durch den Dequeue-API-Aufruf 1326 aus der Warteschlange. In mindestens einer Ausführungsform nimmt die Software, die in Verbindung mit der Schicht 2 1302 ausgeführt wird, eine Uplink-Aufgabe aus der Warteschlange, um den Abschlussstatus zu prüfen. In mindestens einer Ausführungsform enthält eine Antwort auf den Dequeue-API-Aufruf 1326 den Abschlussstatus 1328. In mindestens einer Ausführungsform zeigt der Abschlussstatus 1328 den Status (z.B. Misserfolg, Erfolg und/oder Variationen davon) einer oder mehrerer Uplink-Aufgaben an, die durch den Enqueue-API-Aufruf 1312 in die Warteschlange gestellt wurden. In mindestens einer Ausführungsform zeigt der Abschlussstatus 1328 den Status der einzelnen Aufgaben einer Uplink-PHY-Pipeline an.
14 ist ein Schwimmdiagramm eines Prozesses 1400 zur Durchführung von Abwärtsverbindungs- bzw. Downlink-Aufgaben, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein Teil oder der gesamte Prozess 1400 (oder andere hier beschriebene Prozesse oder Variationen und/oder Kombinationen davon) unter der Steuerung eines oder mehrerer Computersysteme durchgeführt, die mit computerausführbaren Anweisungen konfiguriert sind und als Code (z.B. computerausführbare Anweisungen, ein oder mehrere Computerprogramme oder eine oder mehrere Anwendungen) implementiert sein können, die gemeinsam auf einem oder mehreren Prozessoren durch Hardware, Software oder Kombinationen davon ausgeführt werden. In mindestens einer Ausführungsform ist Code auf einem computerlesbaren Speichermedium in Form eines Computerprogramms gespeichert, das eine Vielzahl von computerlesbaren Anweisungen umfasst, die von einem oder mehreren Prozessoren ausgeführt werden können. In mindestens einer Ausführungsform ist das computerlesbare Speichermedium ein nichttransitorisches computerlesbares Medium. In mindestens einer Ausführungsform sind mindestens einige computerlesbare Anweisungen, die zur Durchführung des Prozesses 1400 verwendet werden können, nicht nur unter Verwendung von transitorischen Signalen (z.B. einer sich ausbreitenden transienten elektrischen oder elektromagnetischen Übertragung) gespeichert. Ein nichttransitorisches computerlesbares Medium umfasst nicht notwendigerweise nichttransitorische Datenspeicherschaltungen (z.B. Puffer, Caches und Warteschlangen) innerhalb von Transceivern für transitorische Signale. In mindestens einer Ausführungsform wird der Prozess 1400 zumindest teilweise auf einem Computersystem ausgeführt, wie es an anderer Stelle in dieser Offenbarung beschrieben ist. In mindestens einer Ausführungsform wird der Prozess 1400 von einem oder mehreren Systemen durchgeführt, wie diejenigen, die in Verbindung mit 1 - 4 beschrieben sind. In mindestens einer Ausführungsform sind die Schicht 2 1402, die AAL-Schnittstelle 1404, der PHY-Treiber 1406, der FH-Treiber 1408 und der Hardware-Treiber 1410 Systeme wie diejenigen, die in Verbindung mit 1 - 4 beschrieben sind.
In mindestens einer Ausführungsform ist die Schicht 2 1402 eine Schicht 2 eines Mobilfunknetzwerks, wie z.B. eines Mobilfunknetzwerks der fünften Generation. In mindestens einer Ausführungsform umfasst die Software, die in Verbindung mit der Schicht 2 1402 ausgeführt wird, verschiedene VNF- und CNF-Softwareanwendungen sowie Variationen davon, die verschiedene Netzwerkfunktionen durchführen. In mindestens einer Ausführungsform verwendet die Software, die in Verbindung mit der Schicht 2 1402 ausgeführt wird, die AAL-Schnittstelle 1404, um verschiedene 5G New Radio-Betriebsabläufe/Arbeitslasten durchzuführen. In mindestens einer Ausführungsform stellt die AAL-Schnittstelle 1404 mindestens eine Discover-Funktion, eine Initialize-Funktion, eine Create-Funktion, eine Set-Funktion, eine Get-Funktion, eine Destroy-Funktion, eine Enqueue-Funktion, eine Dequeue-Funktion und/oder Variationen davon bereit; weitere Informationen zu den Funktionen der AAL-Schnittstelle 1404 finden sich in den Beschreibungen der 5 - 12. In mindestens einer Ausführungsform enthält die Software, die in Verbindung mit der Schicht 2 1402 ausgeführt wird, ausführbaren Code zum zumindest Einstellen einer Downlink-Aufgabe über den Enqueue-API-Aufruf 1412 in die Warteschlange. In mindestens einer Ausführungsform stellt der Enqueue-API-Aufruf 1412 eine oder mehrere Downlink-Aufgaben in die Warteschlange, die als Teil einer Downlink-PHY-Pipeline durchzuführen sind. In mindestens einer Ausführungsform wird mit dem Enqueue-API-Aufruf 1412 eine gesamte Ende-zu-Ende-PHY-Pipeline in die Warteschlange gestellt. In mindestens einer Ausführungsform enthält eine Antwort auf den Enqueue-API-Aufruf 1412 eine oder mehrere Aufgabenkennungen für eine oder mehrere Downlink-Aufgaben oder Downlink-PHY-Pipelines.
In mindestens einer Ausführungsform enthält die AAL-Schnittstelle 1404 ausführbaren Code zum Empfangen zumindest eines Enqueue-API-Aufrufs und um den PHY-Treiber 1406 zu veranlassen, Downlink-Aufgaben vorzubereiten 1414. In mindestens einer Ausführungsform umfasst der PHY-Treiber 1406 eine oder mehrere Schnittstellen und/oder Funktionen, die ausreichend sind, um verschiedene Funktionen der physikalischen Schicht in einer physikalischen Schicht zu implementieren. In mindestens einer Ausführungsform umfasst der PHY-Treiber 1406 ausführbaren Code zu Vorbereiten 1414 zumindest von Abwärtsverbindungsaufgaben. In mindestens einer Ausführungsform bereitet der PHY-Treiber 1406 Downlink-Aufgaben vor, die sequenziell durchzuführen sind, um eine Downlink-PHY-Pipeline zu verarbeiten.
In mindestens einer Ausführungsform führt der PHY-Treiber 1406 einen oder mehrere Prozesse und/oder Funktionen in einer physikalischen Schicht durch, um die durchzuführenden Downlink-Aufgaben vorzubereiten. In mindestens einer Ausführungsform enthält der PHY-Treiber 1406 ausführbaren Code zum Starten zumindest der Downlink-PHY-Pipeline 1416 auf einem oder mehreren Hardwarebeschleunigern über den Hardware-Treiber 1410.
In mindestens einer Ausführungsform umfasst der Hardwaretreiber 1410 eine oder mehrere Schnittstellen und/oder Funktionen, die Kommunikation mit einem Hardwarebeschleuniger, wie z.B. einer GPU, einem FPGA, einem ASIC, einem DSP, einem SoC und/oder Variationen davon, ermöglichen. In mindestens einer Ausführungsform veranlasst der PHY-Treiber 1406 den Hardwaretreiber 1410, die Downlink-PHY-Pipeline auf einem Hardwarebeschleuniger zu starten. In mindestens einer Ausführungsform enthält der Hardwaretreiber 1410 ausführbaren Code, um einen Hardwarebeschleuniger zumindest zu veranlassen, eine oder mehrere Downlink-Aufgaben als Teil einer Downlink-PHY-Pipeline durchzuführen.
In mindestens einer Ausführungsform führt ein Hardwarebeschleuniger einen oder mehrere Prozesse und/oder Funktionen als Teil einer oder mehrerer Downlink-Aufgaben einer Downlink-PHY-Pipeline durch. In mindestens einer Ausführungsform enthält der PHY-Treiber 1406 ausführbaren Code zum mindestens Abfragen 1418 auf Ereignisse. In mindestens einer Ausführungsform zeigt ein Ereignis an, ob die Verarbeitung einer oder mehrerer Downlink-Aufgaben einer Downlink-PHY-Pipeline in einem Hardwarebeschleuniger abgeschlossen ist. In mindestens einer Ausführungsform wird ein Ereignis ausgelöst, sobald die Ausführung einer Downlink-PHY-Pipeline in einem Hardwarebeschleuniger abgeschlossen ist.
In mindestens einer Ausführungsform enthält der PHY-Treiber 1406 ausführbaren Code zum Senden 1420 zumindest der Nachricht der Steuerebene (C-Plane-) Nachricht an den FH-Treiber 1408. In mindestens einer Ausführungsform umfasst der FH-Treiber 1408 eine oder mehrere Schnittstellen und/oder Funktionen, die Kommunikation mit verschiedener Netzwerkhardware und Transceivern ermöglichen. In mindestens einer Ausführungsform ist eine Steuerebene eine Komponente einer Netzwerkarchitektur, die den Datenfluss konfiguriert und das Routing von Daten übernimmt. In mindestens einer Ausführungsform sendet der PHY-Treiber 1406 eine Nachricht der Steuerebene an den FH-Treiber 1408, die die Übertragung verschiedener Daten anzeigt. Weitere Informationen zur Steuerebene finden sich in der Beschreibung von 55.
In mindestens einer Ausführungsform enthält der PHY-Treiber 1406 ausführbaren Code zum Senden 1422 der Nachricht der Benutzerebene (der U-Ebene) an den FH-Treiber 1408. In mindestens einer Ausführungsform veranlasst der FH-Treiber 1408 die Datenübertragung durch eine oder mehrere Netzwerkkomponenten, die Daten senden und/oder empfangen, wie z.B. eine RRH oder RRU. In mindestens einer Ausführungsform ist eine Benutzerebene, die auch als eine Datenebene, Weiterleitungsebene und/oder Variationen davon bezeichnet wird, eine Komponente einer Netzwerkarchitektur, die Datenanforderungen verarbeitet. In mindestens einer Ausführungsform sendet der PHY-Treiber 1406 eine Nachricht der Benutzerebene an den FH-Treiber 1408, die die Übertragung verschiedener Daten anzeigt. In mindestens einer Ausführungsform leitet der FH-Treiber 1408 die Übertragung von Daten ein, die durch eine oder mehrere Downlink-Tasks verarbeitet wurden, die Teil einer Downlink-PHY-Pipeline in einem Hardwarebeschleuniger sind. Weitere Informationen über eine Benutzerebene finden sich in der Beschreibung von 56.
In mindestens einer Ausführungsform enthält die Software, die in Verbindung mit Schicht 2 1402 ausgeführt wird, ausführbaren Code zum Herausnehmen zumindest einer Downlink-Aufgabe über den Dequeue-API-Aufruf 1424 aus der Warteschlange. In mindestens einer Ausführungsform nimmt die Software, die in Verbindung mit der Schicht 2 1402 ausgeführt wird, eine Downlink-Aufgabe aus der Warteschlange, um den Abschlussstatus zu prüfen. In mindestens einer Ausführungsform enthält eine Antwort auf den Dequeue-API-Aufruf 1424 den Abschlussstatus 1426. In mindestens einer Ausführungsform gibt der Abschlussstatus 1426 den Status (z.B. Misserfolg, Erfolg und/oder Variationen davon) einer oder mehrerer Downlink-Aufgaben an, die durch den Enqueue-API-Aufruf 1412 in die Warteschlange gestellt wurden. In mindestens einer Ausführungsform zeigt der Abschlussstatus 1426 Status der einzelnen Aufgaben einer Downlink-PHY-Pipeline an.
15 veranschaulicht ein Diagramm 1500 einer Multi-Zellen-Datenverarbeitung auf der physikalischen Schicht, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die Schicht 2 1502 eine Schicht 2 eines Mobilfunknetzwerks, wie z.B. eines Mobilfunknetzwerks der fünften Generation, in dem verschiedene Softwareprogramme ausgeführt werden. In mindestens einer Ausführungsform umfasst die Software der Schicht 2 1502 verschiedene VNF- und CNF-Softwareanwendungen sowie Variationen davon, die verschiedene Netzwerkfunktionen ausführen. In mindestens einer Ausführungsform verwendet die Software der Schicht 2 1502 eine Schnittstelle wie beispielsweise eine AAL-Schnittstelle, um verschiedene 5G New Radio-Betriebsabläufe/Arbeitslasten durchzuführen. Weitere Informationen zu einer AAL-Schnittstelle findet sich in der Beschreibung der 1 - 4.
In mindestens einer Ausführungsform ist ein PHY-Kontext 1504, der auch als ein Kontext, AAL-Kontext und/oder Variationen davon bezeichnet wird, eine Datenstruktur, die einen oder mehrere Aspekte von Arbeitslasten angibt, die auf einem oder mehreren Hardwarebeschleunigern durchzuführen sind. In mindestens einer Ausführungsform umfasst der PHY-Kontext 1504 Datenobjekte wie beispielsweise Geräte 1516, Aufgaben 1518, Worker 1520, Zellen 1522 und eine Zellenkarte 1508. In mindestens einer Ausführungsform sind die Geräte 1516 ein Datenobjekt, das Informationen über ein oder mehrere Geräte enthält, die zur Ausführung einer oder mehrerer Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen verwendet werden können. In mindestens einer Ausführungsform sind die Aufgaben 1518 ein Datenobjekt, das Informationen über eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen enthält, die durchzuführen sind. In mindestens einer Ausführungsform sind Arbeiter 1520 ein Datenobjekt, das Informationen über einen oder mehrere Arbeiter enthält. In mindestens einer Ausführungsform ist ein Worker ein Datenobjekt, eine Datenstruktur und/oder Variationen davon, die eine oder mehrere durchzuführende Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen angeben.
In mindestens einer Ausführungsform sind Zellen 1522 ein Datenobjekt, das Informationen über eine oder mehrere Zellen enthält, mit denen eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzfunktionen durchzuführen sind. In mindestens einer Ausführungsform bezieht sich eine Zelle auf einen Bereich oder eine Region eines Mobilfunknetzwerks, wie z. B. eines Mobilfunknetzwerks der fünften Generation. In mindestens einer Ausführungsform werden Daten aus einer Zelle als Teil einer oder mehrerer Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen eines Mobilfunknetzwerks verarbeitet. In mindestens einer Ausführungsform werden Daten als Teil einer oder mehrerer Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen eines Mobilfunknetzwerks an eine Zelle übertragen. In mindestens einer Ausführungsform ist die Zellenkarte 1508 ein Datenobjekt, das Informationen umfasst, die eine oder mehrere Zellen einer oder mehreren Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen zuordnen.
In mindestens einer Ausführungsform bildet die Zellenkarte 1508 Zellen auf PHY-Objekte ab. In mindestens einer Ausführungsform ist ein PHY-Objekt ein Datenobjekt, das eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen angibt. In mindestens einer Ausführungsform zeigt ein PHY-Objekt eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen an, die von einem oder mehreren Hardwarebeschleunigern oder -Beschleunigungsgeräten durchzuführen sind. In mindestens einer Ausführungsform stellt die Software der Schicht 2 1502 eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen in die Warteschlange, die mit der Funktion Enqueue 1506 durchzuführen sind. In mindestens einer Ausführungsform ist Enqueue 1506 eine Funktion wie diejenigen, die in Verbindung mit 9 und 13 beschrieben wurden. In mindestens einer Ausführungsform bewirkt die Enqueue 1506, dass eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen eines PHY-Objekts A 1512A, eines PHY-Objekts B 1512B und eines PHY-Objekts C 1512C unter Verwendung einer Beschleunigungsvorrichtung 1514A, einer Beschleunigungsvorrichtung 1514B, einer Beschleunigungsvorrichtung 1514C und von Daten aus einer Zelle X 1510A, einer Zelle Y 151 0B und einer Zelle Z 151 0C durchgeführt werden.
In mindestens einer Ausführungsform kann die PHY-Schicht-Datenverarbeitung einer einzelnen Zelle oder mehreren Zellen entsprechen, je nachdem, ob eine Basisstation zu einem bestimmten Zeitpunkt eine einzelne Zelle oder mehrere Zellen bedient. In mindestens einer Ausführungsform kann eine Zelle auf mehrere Instanzen eines einzelnen PHY-Objekts oder mehrerer PHY-Objekte abgebildet werden. In mindestens einer Ausführungsform ist jede Instanz eines PHY-Objekts Slot-Konfigurationen für einen bestimmten PHY-Kanal (z.B. Uplink oder Downlink) über ein einzelnes Übertragungszeitintervall (TTI) oder mehrere TTIs, die sich über einen oder mehrere Slots erstrecken, zugeordnet. In mindestens einer Ausführungsform können für eine Eins-zu-Viele-Zuordnung zwischen einer einzelnen Zelle und mehreren Instanzen eines PHY-Objekts verschiedene Objektinstanzen zur Verarbeitung einer zugehörigen einzelnen Zelle über verschiedene Zeitschlitze hinweg verwendet werden.
In mindestens einer Ausführungsform können verschiedene Instanzen von PHY-Objekten auf dieselbe Zelle abgebildet werden, die in verschiedenen (aufeinanderfolgenden oder nicht aufeinanderfolgenden) Zeitschlitzen zur Verarbeitung derselben Zelle verwendet werden, falls sich eine Zellenkonfiguration für denselben PHY-Kanal im Laufe der Zeit ändert. In mindestens einer Ausführungsform können verschiedene Instanzen von PHY-Objekten auf dieselbe Zelle abgebildet werden, die in verschiedenen nicht aufeinanderfolgenden Zeitschlitzen verwendet werden, während für aufeinanderfolgende Zeitschlitze dieselbe Instanz oder verschiedene Instanzen von PHY-Objekten verwendet werden können, je nachdem, ob eine PHY-Konfiguration über mehrere aufeinanderfolgende Slots gleich oder über verschiedene Slots unterschiedlich ist.
In mindestens einer Ausführungsform können bei einer Eins-zu-Viele-Abbildung zwischen einer einzelnen Zelle und mehreren PHY-Objekten verschiedene Objekte verschiedenen PHY-Verarbeitungspipelines (z.B. Uplink, Downlink und/oder Variationen davon) entsprechen. In mindestens einer Ausführungsform kann eine Anzahl verschiedener Objekte oder verschiedener Instanzen eines Objekts, die für eine einzelne Zelle zu erstellen sind, von einer von dieser Zelle unterstützten Zeitteilungsduplex (TDD; time-division duplex)-Konfiguration abhängen. In mindestens einer Ausführungsform können beispielsweise für eine TDD-Konfiguration „DDDSUUDDDD“, bei der „D“ einen reinen DL-Slot bezeichnet, „U“ einen reinen UL-Slot bezeichnet und „S“ einen speziellen Slot bezeichnet, der sowohl UL- als auch DL-Symbole enthält, bis zu 10 PHY-Objekte erstellt werden, falls jeder TDD-Slot eine andere PHY-Kanalverarbeitungskonfiguration aufweist, oder es können weniger als 10 Objekte notwendig sein, falls ein PHY-Kanal und seine zugehörige Konfiguration für einige Slots in der genannten TDD-Konfiguration gleich bleibt. In mindestens einer Ausführungsform kann ein PHY-Objekt einer einzelnen Zelle (1:1-Zuordnung) oder mehreren Zellen (1:N) zugeordnet werden, je nachdem, ob die Stapelverarbeitung von Zellen (z.B. die parallele Verarbeitung mehrerer Zellen) aktiviert oder deaktiviert ist. In mindestens einer Ausführungsform werden homogene Zellen (z.B. Zellen mit ähnlichen Konfigurationen) in einem Stapel zusammengefasst und auf ein einziges Objekt abgebildet.
In mindestens einer Ausführungsform umfasst der PHY-Kontext 1504 Zellen 1522, die die Zelle X 1510A, die Zelle Y 151 0B und die Zelle Z 1510C angeben. In mindestens einer Ausführungsform werden die Zelle X 151 0A, die Zelle Y 151 0B und die Zelle 1510C zum Verarbeiten von Daten, wie z.B. Uplink- und/oder Downlink-Kanaldaten, gebildet. In mindestens einer Ausführungsform wird jede Zelle auf zwei Objekte abgebildet (z.B. ist die Zuordnung von Zelle zu Objekt 1:2). In mindestens einer Ausführungsform wird die Zelle X 1510A auf das PHY-Objekt A 1512A und das PHY-Objekt B 1512B abgebildet. In mindestens einer Ausführungsform wird die Zelle Y 1510B auf das PHY-Objekt A 1512A und das PHY-Objekt C 1512C abgebildet. In mindestens einer Ausführungsform wird die Zelle Z 1510C auf das PHY-Objekt B 1512B und das PHY-Objekt C 1512C abgebildet. In mindestens einer Ausführungsform wird jedes PHY-Objekt auf zwei Zellen abgebildet (z.B. ist die Zuordnung von Objekt zu Zelle ebenfalls 1:2). In mindestens einer Ausführungsform können verschiedene Abbildungsschemata verwendet werden, wie beispielsweise eine Eins-zu-Eins Zelle-zu-PHY-Objekt-Abbildung, eine Eins-zu-Viele Zelle-zu-PHY-Objekt-Abbildung, eine Viele-zu-Eins Zelle-zu-PHY-Objekt-Abbildung und/oder Variationen davon. In mindestens einer Ausführungsform können mehrere Instanzen eines PHY-Objekts auf eine einzelne Zelle abgebildet werden, um die Zelle in verschiedenen Zeitschlitzen zu verarbeiten.
In mindestens einer Ausführungsform ist jedes PHY-Objekt einer Beschleunigervorrichtung zugeordnet, in der eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen eines PHY-Objekts durchzuführen sind. In mindestens einer Ausführungsform sind die Beschleunigervorrichtung 1514A-1514C Hardwarebeschleuniger wie beispielsweise eine GPU, ein FPGA, ein DSP, ein ASIC, ein SoC und/oder Variationen davon. In mindestens einer Ausführungsform werden eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen des PHY-Objekts A 1512A von der Beschleunigervorrichtung 1514A durchgeführt. In mindestens einer Ausführungsform werden eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen des PHY-Objekts B 1512B von der Beschleunigervorrichtung 1514B ausgeführt. In mindestens einer Ausführungsform werden eine oder mehrere Aufgaben, Arbeitslasten und/oder Netzwerkfunktionen des PHY-Objekts C 1512C von der Beschleunigervorrichtung 1514C ausgeführt. In mindestens einer Ausführungsform ist jede Zelle einem Eingabe-/Ausgabe-Puffer für Dateneingabe/- ausgabe zugeordnet. In mindestens einer Ausführungsform können für Uplink-(UL-)PHY-Verarbeitung Daten aus mehreren Zellen von einer Netzwerkschnittstelle (z.B. einer Funkeinheit über eine Fronthaul-Schnittstelle) verbraucht werden, und können PHY-Objekte jeder dieser Zellen zugeordnet werden. In mindestens einer Ausführungsform können Datenpakete, die über die Fronthaul-Schnittstelle empfangen werden, in der Uplink-Richtung nicht in der richtigen Reihenfolge sein, und kann ein Ordnungskern verwendet werden, um Pakete neu zu ordnen, bevor Uplink-Daten für PHY-Verarbeitung abgerufen werden. In mindestens einer Ausführungsform können für PHY-Verarbeitung in Downlink-Richtung (DL) PHY-Objekte einer oder mehreren Zellen zugeordnet werden, in denen Daten, die in Verbindung mit PHY-Objekten verarbeitet werden, über eine Netzwerkschnittstelle (z.B. eine Funkeinheit über eine Fronthaul-Schnittstelle) an eine oder mehrere Zellen übertragen werden können.
16A veranschaulicht ein Diagramm 1600A von Downlink-Pipelines, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform werden ein oder mehrere Prozesse und/oder Betriebsabläufe bzw. Operationen von Downlink-Pipelines als Funktionen der physikalischen Schicht, 5G New Radio-Betriebsabläufe und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform wird eine Downlink-Pipeline auch als PHY-Pipeline, Downlink-PHY-Pipeline, Downlink-Physical-Layer-Pipeline und/oder als Variationen davon bezeichnet. In mindestens einer Ausführungsform zeigt das Diagramm 1600A einen oder mehrere Betriebsabläufe und/oder Prozesse eines Mobilfunknetzwerks der fünften Generation, die auf einem oder mehreren Hardwarebeschleunigern über eine Beschleunigungsabstraktionsschicht (AAL)-Schnittstelle wie diejenigen, die in Verbindung mit 1-15 beschrieben sind, durchgeführt werden können.
In mindestens einer Ausführungsform ist die Schicht 2+ (L2+) 1602 eine oder mehrere Schichten eines Mobilfunknetzwerks, wie z.B. eines Mobilfunknetzwerks der fünften Generation, die verschiedene, in Verbindung stehende Softwareprogramme ausführen. In mindestens einer Ausführungsform umfasst die Software der Schicht 2+ 1602 verschiedene VNF- und CNF-Softwareanwendungen sowie Variationen davon, die verschiedene Netzwerkfunktionen durchführen. In mindestens einer Ausführungsform verwendet die Software der Schicht 2+ 1602 eine Schnittstelle, wie z.B. eine AAL-Schnittstelle, um verschiedene 5G New Radio-Betriebsabläufe/Arbeitslasten durchzuführen, wie diejenigen, die in dem Diagramm 1600A und dem Diagramm 1600B dargestellt sind. In mindestens einer Ausführungsform bezieht sich Downlink auf eine Übertragung von Signalen von einer Basisstation zu einer oder mehreren Mobilstationen. In mindestens einer Ausführungsform umfasst der Downlink verschiedene Prozesse, in welchen Daten verarbeitet und über eine Netzwerkschnittstelle wie beispielsweise eine Fronthaul-Schnittstelle (FH) übertragen werden.
In mindestens einer Ausführungsform ist die Fronthaul-Schnittstelle (FH) 1604 eines offenen Funkzugangsnetzwerks (O-RAN; open radio access network), die auch als Fronthaul-Schnittstelle, Netzwerkschnittstelle und/oder Variationen davon bezeichnet wird, eine Schnittstelle, die die Übertragung und den Empfang von Daten ermöglicht. In mindestens einer Ausführungsform verwendet die O-RAN FH 1604 eine funktionale Aufteilungsspezifikation, wie z.B. eine Split-Option 7-2x-Spezifikation, die auch als eine 7-2x-Aufteilung der unteren Schicht bezeichnet wird, obwohl auch andere funktionale Aufteilungsspezifikationen verwendet werden können. In mindestens einer Ausführungsform implementiert die Split-Option 7-2x für den Downlink Funktionen bis zur Ressourcenelementzuordnung in einer verteilten O-RAN-Einheit (O-DU) und unterstützt sowohl eine O-RAN-Funkeinheit (O-RU), die digitale Strahlformung (BF) und verschiedene Funktionen implementiert, als auch eine O-RU, die digitale BF und verschiedene Funktionen in Kombination mit einer Vorcodierung implementiert. In mindestens einer Ausführungsform implementiert die Split-Option 7-2x für den Uplink die Ressourcenzuordnung und höhere Funktionen in der O-DU und digitale BF und niedrigere Funktionen in der O-RU.
In mindestens einer Ausführungsform umfasst eine Transportblock-Pipeline für den gemeinsam genutzten physikalischen Downlink-Kanal (PDSCH TB; physical downlink shared channel transport block) 1606 Betriebsabläufe zum Anhängen einer zyklischen Transportblock-Redundanzprüfung (TB CRC; transport block cyclic redundancy check), zum Anhängen einer Codeblock (CB)-Segmentierung + zyklischen Redundanzprüfung (CRC), zur LDPC (Low-Density Parity Check)-Codierung, zur Ratenanpassung, zur CB-Verkettung, zur Verwürfelung bzw. zum Scrambling, zur Modulation, zur Schichtzuordnung, zur Vorcodierung, zur Ressourcenelement (RE)-Zuordnung, zur Quadratursignal (IQ)-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die im Diagramm 1600A nicht dargestellt sind.
In mindestens einer Ausführungsform wird zur Übertragung von Daten ein Transportblock von einer physikalischen Schicht (z.B. Schicht 1) erzeugt und erhalten. In mindestens einer Ausführungsform ist ein Transportblock Daten, die zu übertragen sind. In mindestens einer Ausführungsform umfasst der TB CRC-Anhang einen oder mehrere Betriebsabläufe, die zyklische Redundanzprüfungen an Transportblöcke zur Fehlererkennung anhängen. In mindestens einer Ausführungsform wird eine zyklische Redundanzprüfung zur Fehlererkennung in Transportblöcken verwendet. In mindestens einer Ausführungsform wird ein gesamter Transportblock zur Berechnung von CRC-Paritätsbits verwendet, und diese Paritätsbits werden dann an ein Ende eines Transportblocks angehängt.
In mindestens einer Ausführungsform umfasst der CB-Segmentierung + CRC-Anhang einen oder mehrere Betriebsabläufe, die einen Transportblock in Codeblöcke segmentieren und CRC-Bits an Codeblöcke anhängen. In mindestens einer Ausführungsform bezieht sich ein Codeblock auf einen Teil der Daten eines Transportblocks. In mindestens einer Ausführungsform umfasst die LDPC-Codierung einen oder mehrere Betriebsabläufe, die Blöcke codieren. In mindestens einer Ausführungsform ist LPDC ein linearer Fehlerkorrekturcode, der zum Übertragen einer Nachricht über einen verrauschten Übertragungskanal verwendet wird. In mindestens einer Ausführungsform sind LDPC-Codes durch ihre Paritätsprüfungsmatrizen definiert, wobei jede Spalte ein codiertes Bit und jede Zeile eine Paritätsprüfungsgleichung repräsentiert. In mindestens einer Ausführungsform werden LDPC-Codes durch iteratives Austauschen von Nachrichten zwischen Variablen und Paritätsprüfungen decodiert.
In mindestens einer Ausführungsform umfasst die Ratenanpassung einen oder mehrere Betriebsabläufe, die einen Ausgangsbitstrom erzeugen, der mit einer gewünschten Coderate zu übertragen ist. In mindestens einer Ausführungsform werden Bits aus einem Puffer ausgewählt und beschnitten, um einen Ausgangsbitstrom mit einer gewünschten Coderate zu erzeugen. In mindestens einer Ausführungsform ist ein Hybrid Automatic Repeat Request (HARQ)-Fehlerkorrekturschema integriert.
In mindestens einer Ausführungsform umfasst die CB-Verkettung einen oder mehrere Betriebsabläufe, die Codeblöcke miteinander verketten. In mindestens einer Ausführungsform umfasst die Verwürfelung einen oder mehrere Betriebsabläufe zur Verwürfelung von Bits. In mindestens einer Ausführungsform werden Codewörter bitweise mit einer orthogonalen Sequenz und einer bestimmten Scrambling- bzw. Verwürfelungssequenz multipliziert. In mindestens einer Ausführungsform umfasst die Modulation einen oder mehrere Betriebsabläufe, die Bits mit einem Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform werden verwürfelte Codewörter einer Modulation unter Verwendung eines der Modulationsschemata einschließlich Quadratur-Phasenumtastung (QPSK; quadrature phase shift keying), Quadratur-Amplitudenmodulation (QAM) und/oder Variationen davon unterzogen, was in einem Block von Modulationssymbolen resultiert.
In mindestens einer Ausführungsform umfasst die Schichtzuordnung einen oder mehrere Betriebsabläufe, die Symbole auf Schichten zur Übertragung abbilden. In mindestens einer Ausführungsform werden Schichten auf Antennenports abgebildet. In mindestens einer Ausführungsform werden Modulationssymbole auf der Grundlage von Sendeantennen auf verschiedene Schichten abgebildet. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsprozesse durchführen. In mindestens einer Ausführungsform werden Symbole vorcodiert, wobei sie in Sätze aufgeteilt werden, und werden verschiedene Transformationen, wie beispielsweise eine inverse Fast-Fourier-Transformation, eine diskrete Fourier-Transformation und/oder Variationen davon, durchgeführt.
In mindestens einer Ausführungsform ist ein Ressourcenelement (RE) eine kleinste physikalische Ressource in einem Mobilfunknetzwerk wie beispielsweise einem Mobilfunknetzwerk der fünften Generation. In mindestens einer Ausführungsform umfasst die RE-Zuordnung bzw. -Abbildung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform werden Symbole in aufsteigender Reihenfolge, beginnend mit Unterträgern, abgebildet. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung Betriebsabläufe des Verringerns einer Anzahl von Abtastwerten und des Verringerns einer Anzahl von Bits, die pro Abtastwert dargestellt werden. In mindestens einer Ausführungsform werden Daten vor der Übertragung komprimiert.
In mindestens einer Ausführungsform umfasst eine PDSCH-Demodulationsreferenzsignal (DMRS)-Pipeline 1608 Betriebsabläufe der Sequenzerzeugung, Modulation, Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die Sequenzerzeugung einen oder mehrere Betriebsabläufe, die eine DMRS-Sequenz erzeugen. In mindestens einer Ausführungsform ist eine DMRS spezifisch für ein Benutzergerät (UE) und wird verwendet, um einen Funkkanal zu schätzen. In mindestens einer Ausführungsform wird eine DMRS von einem Empfänger zur Funkkanalschätzung zur Demodulation eines zugeordneten physikalischen Kanals verwendet. In mindestens einer Ausführungsform umfasst die Modulation einen oder mehrere Betriebsabläufe, die Bits mit einem Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsprozesse durchführen. In mindestens einer Ausführungsform ist die Vorcodierung von PDSCH DMRS 1608 gleich wie die oder verschieden von der Vorcodierung von PDSCH TB 1606.
In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren.
In mindestens einer Ausführungsform umfasst eine Downlink-Steuerungsinformations-Pipeline (DCI; downlink control information) 1610 für den physikalischen Abwärtskanal (PDCCH; physical downlink control channel) Betriebsabläufe wie beispielsweise CRC-Anhängen, polares Codieren, Ratenanpassung, Verwürfelung, Modulation (QPSK), Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform umfasst das CRC-Anhängen einen oder mehrere Betriebsabläufe, die CRC-Bits an Blöcke anhängen. In mindestens einer Ausführungsform umfasst das polare Codieren einen oder mehrere Betriebsabläufe, die Blöcke codieren. In mindestens einer Ausführungsform ist ein polarer Code ein linearer Blockfehlerkorrekturcode. In mindestens einer Ausführungsform basiert die Konstruktion eines polaren Codes auf einer mehrfachen rekursiven Verkettung eines kurzen Kernel-Codes, der einen physikalischen Kanal in virtuelle äußere Kanäle transformiert, und wenn eine Anzahl von Rekursionen groß wird, werden Datenbits an zuverlässigste Kanäle allokiert. In mindestens einer Ausführungsform umfasst die Ratenanpassung einen oder mehrere Betriebsabläufe, die einen Ausgangsbitstrom erzeugen, der mit einer gewünschten Coderate zu übertragen ist. In mindestens einer Ausführungsform umfasst die Verwürfelung einen oder mehrere Betriebsabläufe, mit denen Bits verwürfelt werden. In mindestens einer Ausführungsform umfasst die Modulation (QPSK) einen oder mehrere Betriebsabläufe, die Bits mit einem QPSK-Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsverfahren durchführen. In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren. In mindestens einer Ausführungsform werden Daten vor der Übertragung komprimiert.
In mindestens einer Ausführungsform umfasst eine PDCCH-DMRS 1612-Pipeline Betriebsabläufe der Sequenzerzeugung, Modulation, Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die Sequenzerzeugung einen oder mehrere Betriebsabläufe, die eine DMRS-Sequenz erzeugen. In mindestens einer Ausführungsform umfasst die Modulation einen oder mehrere Betriebsabläufe, die Bits mit einem Modulationsschema modulieren, was zu Blöcken von Modulationssymbolen führt. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsprozesse durchführen. In mindestens einer Ausführungsform ist die Vorcodierung von PDCCH DMRS 1612 gleich oder verschieden von der Vorcodierung von PDCCH (DCI) 1610. In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren.
In mindestens einer Ausführungsform umfasst die TB 1614-Pipeline eines physikalischen Broadcast-Kanals (PBCH) Betriebsabläufe der Erzeugung von PBCH-Nutzdaten, Verwürfelung, TB CRC-Anhängung, polaren Codierung, Ratenanpassung, Datenverwürfelung, Modulation (QPSK), Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform wird ein PBCH verwendet, um Informationen abzuleiten, die für den Zugriff auf eine Zelle ausreichen. In mindestens einer Ausführungsform wird ein PBCH verwendet, um einen Master-Informationsblock (MIB) zu übertragen. In mindestens einer Ausführungsform umfasst die PBCH-Nutzdatengenerierung einen oder mehrere Betriebsabläufe, die Daten erzeugen, die über einen PBCH zu übertragen sind. In mindestens einer Ausführungsform beträgt die Größe der PBCH-Nutzlast 56 Bit, einschließlich einer 24-Bit-CRC. In mindestens einer Ausführungsform umfasst die Verwürfelung einen oder mehrere Betriebsabläufe zur Verwürfelung von Bits. In mindestens einer Ausführungsform umfasst das Anhängen von CRC-Bits an Transportblöcke (TB) einen oder mehrere Betriebsabläufe, die CRC-Bits an Transportblöcke anhängen. In mindestens einer Ausführungsform umfasst das polare Codieren einen oder mehrere Betriebsabläufe, die Blöcke codieren. In mindestens einer Ausführungsform umfasst die Ratenanpassung einen oder mehrere Betriebsabläufe, die einen Ausgangsbitstrom erzeugen, der mit einer gewünschten Coderate zu übertragen ist. In mindestens einer Ausführungsform umfasst die Datenverwürfelung einen oder mehrere Betriebsabläufe, die Daten, wie z.B. eine PBCH-Nutzlast, verwürfeln. In mindestens einer Ausführungsform umfasst die Modulation (QPSK) einen oder mehrere Betriebsabläufe, die Bits mit einem QPSK-Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsverfahren durchführen. In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren. In mindestens einer Ausführungsform werden die Daten vor der Übertragung komprimiert.
In mindestens einer Ausführungsform umfasst eine PBCH-DMRS-Pipeline 1616 mit Primärsynchronisationssignal (PSS)/Sekundärsynchronisationssignal (SSS) Betriebsabläufe der Sequenzerzeugung, Modulation, Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die Sequenzerzeugung einen oder mehrere Betriebsabläufe, die eine Sequenz wie beispielsweise eine PSS-Sequenz, eine SSS-Sequenz und/oder Variationen davon erzeugen. In mindestens einer Ausführungsform sind eine PSS-Sequenz und eine SSS-Sequenz Downlink-Synchronisationssignale, die von einem UE verwendet werden, um Zellenidentität und Rahmentiming zu erhalten. In mindestens einer Ausführungsform basiert eine PSS-Sequenz auf einer Frequenzdomänen-Sequenz und eine SSS-Sequenz auf Sequenzen mit maximaler Länge, die auch als m-Sequenzen bezeichnet werden. In mindestens einer Ausführungsform umfasst die Modulation einen oder mehrere Betriebsabläufe, die Bits mit einem Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsprozesse durchführen. In mindestens einer Ausführungsform ist die Vorcodierung von PSS/SSS PBCH DMRS 1616 gleich der oder verschieden von der Vorcodierung von PBCH TB 1614. In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren.
In mindestens einer Ausführungsform umfasst die Kanalzustandsinformations-Referenzsignal (CSI-RS)/Phasenverfolgungs-Referenzsignal (PTRS)/Verfolgungs-Referenzsignal (TRS)-Pipeline 1618 Betriebsabläufe der Sequenzerzeugung, Modulation, Vorcodierung, RE-Zuordnung, IQ-Komprimierung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600A nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die Sequenzerzeugung einen oder mehrere Betriebsabläufe, die eine Sequenz wie beispielsweise eine CSI-RS-Sequenz, PTRS-Sequenz, TRS-Sequenz und/oder Variationen davon erzeugen. In mindestens einer Ausführungsform ist ein CSI-RS ein Downlink-Referenzsignal, das verwendet wird, um Downlink-Kanalzustandsinformationen zu erfassen. In mindestens einer Ausführungsform ist ein PTRS ein Signal, das zur Phasenrauschkompensation verwendet wird. In mindestens einer Ausführungsform ist ein TRS ein spärliches (engl. sparse) Referenzsignal, das verwendet wird, um ein Gerät bei der Zeit- und Frequenzverfolgung zu unterstützen. In mindestens einer Ausführungsform umfasst die Modulation einen oder mehrere Betriebsabläufe, die Bits mit einem Modulationsschema modulieren, was in Blöcken von Modulationssymbolen resultiert. In mindestens einer Ausführungsform umfasst die Vorcodierung einen oder mehrere Betriebsabläufe, die verschiedene Vorcodierungsprozesse durchführen. In mindestens einer Ausführungsform umfasst die RE-Zuordnung einen oder mehrere Betriebsabläufe, die Symbole auf verschiedene REs abbilden. In mindestens einer Ausführungsform umfasst die IQ-Komprimierung einen oder mehrere Betriebsabläufe, die Daten komprimieren.
16B veranschaulicht ein Diagramm 1600B von Uplink-Pipelines, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform werden ein oder mehrere Prozesse und/oder Betriebsabläufe von Uplink-Pipelines als Funktionen der physikalischen Schicht, 5G New Radio-Betriebsabläufen und/oder Variationen davon bezeichnet. In mindestens einer Ausführungsform wird eine Uplink-Pipeline auch als PHY-Pipeline, Uplink-PHY-Pipeline, Uplink-Physical-Layer-Pipeline und/oder als Variationen davon bezeichnet. In mindestens einer Ausführungsform zeigt das Diagramm 1600B einen oder mehrere Betriebsabläufe und/oder Prozesse eines Mobilfunknetzwerks der fünften Generation, die auf einem oder mehreren Hardwarebeschleunigern über eine Beschleunigungsabstraktionsschicht (AAL)-Schnittstelle wie diejenigen, die in Verbindung mit 1-15 beschrieben sind, ausgeführt werden können.
In mindestens einer Ausführungsform bezieht sich der Begriff Uplink auf die Übertragung von Signalen von einer Mobilstation zu einer Basisstation. In mindestens einer Ausführungsform umfasst der Uplink verschiedene Prozesse, bei denen Daten über eine Netzwerkschnittstelle, z.B. eine Fronthaul-Schnittstelle (FH), empfangen und durch eine oder mehrere Schichten verarbeitet werden.
In mindestens einer Ausführungsform umfasst eine gemeinsam genutzter physikalischer Uplink-Kanal (PUSCH; physical uplink shared channel) (Uplink (UL) Daten mit oder ohne Uplink-Steuerinformationen (UCI; uplink control information)) 1620-Pipeline Betriebsabläufe einer IQ-Dekomprimierung, RE-Entzuordnung bzw. eines Demapping, Kanalschätzung, Kanalentzerrung, inversen diskreten Fourier-Transformation (IDFT) für diskrete Fourier-Transformation (DFT)-gespreiztes (s)-orthogonales Frequenzmultiplexing (OFDM; orthogonal frequency-division multiplexing), Demodulation, Entwürfelung bzw. eines Descrambling, Raten-Entanpassung bzw. eines Dematching, LDPC-Decodierung, CRC-Prüfung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform wird eine PUSCH-Pipeline für Uplink-Daten mit und/oder ohne Uplink-Steuerinformationen verwendet. In mindestens einer Ausführungsform wird eine Übertragung empfangen und verarbeitet. In mindestens einer Ausführungsform kann eine Übertragung von mobilen Benutzergeräten über ein Mobilfunknetzwerk stammen, obwohl auch andere Kontexte vorhanden sein können. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe zur Dekomprimierung von Daten. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden.
In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole von zugewiesenen physikalischen Ressourcenelementen entabbilden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole entabbilden, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden. In mindestens einer Ausführungsform umfasst die Kanalschätzung einen oder mehrere Betriebsabläufe, die verschiedene Kanalschätzungs- und Entzerrungsprozesse durchführen, um Auswirkungen einer Mehrwegeausbreitung zu kompensieren. In mindestens einer Ausführungsform umfasst die Kanalschätzung einen oder mehrere Prozesse, die die Auswirkungen von Rauschen minimieren, das von verschiedenen Übertragungsschichten und Antennen ausgeht. Zumindest in einer Ausführungsform umfasst die Kanalentzerrung einen oder mehrere Betriebsabläufe, die Daten entzerrt, um Auswirkungen von Rauschen und anderen Verzerrungen zu minimieren. In mindestens einer Ausführungsform erzeugt die Kanalentzerrung entzerrte Symbole.
In mindestens einer Ausführungsform umfasst IDFT für DFT-s-OFDM einen oder mehrere Betriebsabläufe, die einen Datenfluss durch einen Kommunikationskanal verwalten. In mindestens einer Ausführungsform ist DFT-s-OFDM ein Frequenzmultiplex-Vielfachzugriffsverfahren, das die Zuweisung mehrerer Benutzer zu einer Kommunikationsressource verwaltet. In mindestens einer Ausführungsform umfasst IDFT für DFT-s-OFDM Betriebsabläufe, die eine Bandbreite eines Kanals in separate, sich nicht überlappende Frequenzunterkanäle unterteilen und jeden Unterkanal einem separaten Benutzer/einer separaten Benutzereinheit zuweisen.
In mindestens einer Ausführungsform umfasst die Demodulation einen oder mehrere Betriebsabläufe zur Demodulation von Bits. In mindestens einer Ausführungsform demoduliert die Demodulation entzerrte Symbole. In mindestens einer Ausführungsform werden entzerrte Symbole entzugeordnet und durch verschiedene Demapping-Betriebsabläufe permutiert. In mindestens einer Ausführungsform werden verschiedene Demodulationsansätze verwendet, wie z.B. ein Maximum A Posteriori Probability (MAP)-Demodulationsansatz, der Werte produziert, die Überzeugungen repräsentieren, dass ein empfangenes Bit 0 oder 1 ist, ausgedrückt in einer Form eines Log-Likelihood-Verhältnisses (LLR), und/oder Variationen davon.
In mindestens einer Ausführungsform umfasst die Entwürfelung einen oder mehrere Betriebsabläufe, die Daten entwürfeln, die durch einen oder mehrere Verwürfelungsbetriebsabläufe verwürfelt wurden. In mindestens einer Ausführungsform werden bei der Entwürfelung demodulierte Bits entwürfelt. In mindestens einer Ausführungsform umfasst die Ratenentanpassung einen oder mehrere Betriebsabläufe, die Daten verarbeiten, die durch eine oder mehrere Ratenanpassungsbetriebsabläufe verarbeitet wurden. In mindestens einer Ausführungsform umfasst die Ratenentanpassung Betriebsabläufe, die eine oder mehrere Ratenentanpassungsbetriebsabläufe an entwürfelten Bits durchführen. In mindestens einer Ausführungsform umfassen Ratenentanpassungsbetriebsabläufe Betriebsabläufe wie beispielsweise verschiedene Log-Likelihood-Ratio (LLR)-Kombinationen unter Verwendung von Pufferoperationen, De-Interleaving-Operationen und/oder Variationen davon.
In mindestens einer Ausführungsform umfasst die LDPC-Decodierung einen oder mehrere Betriebsabläufe, die verschiedene LDPC-Codes decodieren. In mindestens einer Ausführungsform werden ein oder mehrere iterative Glaubensfortpflanzungsalgorithmen verwendet. In mindestens einer Ausführungsform umfasst die LDPC-Decodierung Betriebsabläufe, die einen Daten umfassenden Transportblock ausgeben. In mindestens einer Ausführungsform wird ein Transportblock durch eine CRC-Prüfung empfangen. In mindestens einer Ausführungsform umfasst die CRC-Prüfung einen oder mehrere Betriebsabläufe, die auf der Grundlage von Paritätsbits, die an einen empfangenen Transportblock angehängt sind, Fehler ermitteln und eine oder mehrere Aktionen durchführen. In mindestens einer Ausführungsform umfasst die CRC-Prüfung Betriebsabläufe, die an einen empfangenen Transportblock angehängte Paritätsbits oder andere mit einem CRC verbundene Informationen analysieren und verarbeiten. In mindestens einer Ausführungsform umfasst die CRC-Prüfung Betriebsabläufe die einen verarbeiteten Transportblock an eine oder mehrere andere Schichten eines Mobilfunknetzwerks zur weiteren Verarbeitung weitergeben.
In mindestens einer Ausführungsform umfasst eine Pipeline des physikalischen Uplink-Steuerkanals (PUCCH; physical uplink control channel) Format 0 (UCI) 1622 Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Sequenzerfassung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform ist das PUCCH-Format 0 ein PUCCH-Format, das einem kurzen PUCCH mit UE-Multiplexing auf einem gleichen physikalischen Ressourcenblock (PRB) entspricht. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe zur Dekomprimierung von Daten. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert worden sind. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden, entzuordnen. In mindestens einer Ausführungsform umfasst die Sequenzerfassung einen oder mehrere Betriebsabläufe, die Sequenzen eines Signals erfassen. In mindestens einer Ausführungsform umfasst die Sequenzerfassung einen oder mehrere Betriebsabläufe, die eine Sequenz zur weiteren Verarbeitung erfassen.
In mindestens einer Ausführungsform umfasst die Pipeline des PUCCH-Formats 1 (UCI) 1624 Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Kanalschätzung, Kanalentzerrung und Demodulation, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform ist das PUCCH-Format 1 ein PUCCH-Format, das einem langen PUCCH mit Multiplexing auf ein und demselben PRB und Zeitmultiplex für ein UCI und DMRS entspricht. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe, die Daten dekomprimieren. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden, entzuordnen. In mindestens einer Ausführungsform umfasst die Kanalschätzung einen oder mehrere Betriebsabläufe, die verschiedene Kanalschätzungs- und Entzerrungsprozesse durchführen, um Auswirkungen einer Mehrwegeausbreitung zu kompensieren. In mindestens in einer Ausführungsform umfasst die Kanalentzerrung einen oder mehrere Betriebsabläufe, die Daten entzerren, um Auswirkungen von Rauschen und anderen Verzerrungen zu minimieren. In mindestens einer Ausführungsform umfasst die Demodulation einen oder mehrere Betriebsabläufe, die Bits demodulieren. In mindestens einer Ausführungsform umfasst die Demodulation Betriebsabläufe die Bits zur weiteren Verarbeitung demodulieren.
In mindestens einer Ausführungsform umfasst eine Pipeline des PUCCH-Formats 2/3/4 (UCI) 1626 Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Kanalschätzung, Kanalentzerrung, IDFT für DFT-s-OFDM, Demodulation, Entwürfelung, Ratenentanpassung, polare/blockweise Decodierung, CRC-Prüfung, und kann ferner verschiedene, in dem Diagramm 1600B nicht dargestellte Betriebsabläufe enthalten. In mindestens einer Ausführungsform ist das PUCCH-Format 2 ein PUCCH-Format, das einem kurzen PUCCH ohne Multiplexing auf ein und demselben PRB und Frequenzmultiplex für ein UCI und DMRS entspricht. In mindestens einer Ausführungsform ist das PUCCH-Format 3 ein PUCCH-Format, das einem langen PUCCH mit großen UCI-Nutzlasten, keinem Multiplexing auf derselben PRB und Zeitmultiplex für ein UCI und DMRS entspricht. In mindestens einer Ausführungsform ist das PUCCH-Format 4 ein PUCCH-Format, das einem langen PUCCH mit moderaten UCI-Nutzlasten und moderater Multiplexing-Kapazität auf derselben PRB entspricht.
In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe zur Dekomprimierung von Daten. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe, die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden, entzuordnen. In mindestens einer Ausführungsform umfasst die Kanalschätzung einen oder mehrere Betriebsabläufe, die verschiedene Kanalschätzungs- und Entzerrungsprozesse durchführen, um Auswirkungen einer Mehrwegeausbreitung zu kompensieren. In mindestens einer Ausführungsform umfasst die Kanalentzerrung einen oder mehrere Betriebsabläufe, die Daten entzerren, um Auswirkungen von Rauschen und anderen Verzerrungen zu minimieren. In mindestens einer Ausführungsform umfasst die IDFT für DFT-s-OFDM einen oder mehrere Betriebsabläufe, die einen Datenfluss durch einen Kommunikationskanal verwalten. In mindestens einer Ausführungsform umfasst die Demodulation einen oder mehrere Betriebsabläufe, die Bits demodulieren. In mindestens einer Ausführungsform umfasst die Entwürfelung einen oder mehrere Betriebsabläufe, die Daten entwürfeln, die durch eine oder mehrere Verwürfelungsoperationen verwürfelt wurden. In mindestens einer Ausführungsform umfasst die Ratenentanpassung Betriebsabläufe, die eine oder mehrere Ratenentanpassungsoperationen an entwürfelten Bits durchführen. In mindestens einer Ausführungsform umfasst die polare/blockweise Decodierung einen oder mehrere Betriebsabläufe, die polare Codes decodieren. In mindestens einer Ausführungsform wird ein Kanaldecoder-Algorithmus wie beispielsweise ein CRC-gestützter CA-SCL (Successive Cancellation List Decoding)-Algorithmus verwendet. In mindestens einer Ausführungsform umfasst die CRC-Prüfung einen oder mehrere Betriebsabläufe, die auf der Grundlage von Paritätsbits, die an einen empfangenen Transportblock angehängt sind, Fehler bestimmen und eine oder mehrere Aktionen durchführen. In mindestens einer Ausführungsform umfasst die CRC-Prüfung Betriebsabläufe, die einen verarbeiteten Transportblock an eine oder mehrere andere Schichten eines Mobilfunknetzwerks zur weiteren Verarbeitung bereitstellen.
In mindestens einer Ausführungsform umfasst eine PRACH (physical random access channel) 1628-Pipeline Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Rootsequenzkorrelation, inversen Fast-Fourier-Transformation (IFFT), Rauschabschätzung, Spitzenwertsuche, Präambeldetektion und Verzögerungsabschätzung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform wird PRACH verwendet, um eine Zufallszugriff- bzw. Random-Access-Präambel von UE zu verschiedenen Basisstationen zu übertragen.
In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe, die Daten dekomprimieren. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe, die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole entzuordnen, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden. In mindestens einer Ausführungsform umfasst die Rootsequenzkorrelation einen oder mehrere Betriebsabläufe, die eine oder mehrere Rootsequenzen bestimmen. In mindestens einer Ausführungsform ist eine Rootsequenz eine Symbolsequenz, die verwendet wird, um PRACH-Präambeln zu erzeugen, welche Daten sind, die von einem UE verwendet werden, um eine Uplink-Synchronisation zu erhalten.
In mindestens einer Ausführungsform umfasst die IFFT einen oder mehrere Betriebsabläufe, die eine oder mehrere IFFT-Operationen durchführen. In mindestens einer Ausführungsform umfasst die Rauschabschätzung einen oder mehrere Betriebsabläufe, die in einem oder mehreren Signalen vorhandenes Rauschen abschätzen. In mindestens einer Ausführungsform bestimmt die Rauschabschätzung Rauschmengen in einem oder mehreren Signalen. In mindestens einer Ausführungsform umfasst die Spitzenwertsuche einen oder mehrere Betriebsabläufe, die Spitzenwerte eines oder mehrerer Signale bestimmen. In mindestens einer Ausführungsform werden Positionen von Spitzenwerten verwendet, um einen Präambelindex und seinen zugehörigen Zeitversatz zu bestimmen. In mindestens einer Ausführungsform umfasst die Präambeldetektion + Verzögerungsschätzung einen oder mehrere Betriebsabläufe, die Präambeln detektieren und eine Verzögerung in einer PRACH-Übertragung schätzen. In mindestens einer Ausführungsform wird die Propagationsverzögerung geschätzt, um Zeitinformationen abzuleiten, die verwendet werden, um eine PRACH-Übertragung zu verarbeiten.
In mindestens einer Ausführungsform umfasst eine Tonreferenzsignal (SRS) 1630-Pipeline Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Kanalschätzung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe, die Daten dekomprimieren. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole entzuordnen, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden. In mindestens einer Ausführungsform umfasst die Kanalschätzung einen oder mehrere Betriebsabläufe, die verschiedene Kanalschätzungs- und Entzerrungsprozesse durchführen, um Auswirkungen einer Mehrwegeausbreitung zu kompensieren. In mindestens einer Ausführungsform umfasst die Kanalschätzung Betriebsabläufe, die eine SRS-Übertragung zur weiteren Verarbeitung verarbeiten.
In mindestens einer Ausführungsform umfasst eine Phasenverfolgungs-Referenzsignal (PT-RS) 1632-Pipeline Betriebsabläufe der IQ-Dekomprimierung, RE-Entzuordnung, Sequenzerfassung, und kann ferner verschiedene Betriebsabläufe umfassen, die in dem Diagramm 1600B nicht dargestellt sind. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung einen oder mehrere Betriebsabläufe, die Daten dekomprimieren. In mindestens einer Ausführungsform umfasst die IQ-Dekomprimierung Betriebsabläufe die Daten dekomprimieren, die durch eine oder mehrere IQ-Komprimierungsoperationen komprimiert wurden. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung einen oder mehrere Betriebsabläufe, die Symbole bestimmen und Symbole aus allokierten physikalischen Ressourcenelementen entzuordnen. In mindestens einer Ausführungsform umfasst die RE-Entzuordnung Betriebsabläufe, die Symbole, die durch eine oder mehrere RE-Zuordnungsoperationen abgebildet wurden, entzuordnen. In mindestens einer Ausführungsform umfasst die Sequenzerfassung einen oder mehrere Betriebsabläufe, die Sequenzen eines Signals erfassen. In mindestens einer Ausführungsform umfasst die Sequenzerfassung einen oder mehrere Betriebsabläufe, die eine PT-RS-Sequenz zur weiteren Verarbeitung erfassen.
Es wird angemerkt, dass in verschiedenen Ausführungsformen die Uplink- und Downlink-Prozesse verschiedene Prozesse und Betriebsabläufe umfassen können, die nicht in dem Diagramm 1600A und dem Diagramm 1600B dargestellt sind. In mindestens einer Ausführungsform sind die in dem Diagramm 1600A und dem Diagramm 1600B dargestellten Betriebsabläufe nicht als erschöpfend zu betrachten, und können weitere Betriebsabläufe und/oder Prozesse wie beispielsweise zusätzliche Modulation, Mapping, Multiplexing, Vorcodierung, Konstellationsmapping/demapping, MIMO-Erkennung, Detektion, Codierung und Decodierung (Polar, Reed-Muller, Simplex, und/oder Variationen davon), diskrete Fourier-Transformation (DFT), inverse diskrete Fourier-Transformation (DFT), schnelle Fourier-Transformation (FFT), inverse schnelle Fourier-Transformation (FFT), IQ-Komprimierung und - Dekomprimierung, Sequenzerzeugung, nicht-kohärente Detektion, angepasste Filterung und Variationen davon in verschiedenen Uplink- und Downlink-Prozessen verwendet werden. In mindestens einer Ausführungsform können die in dem Diagramm 1600A und dem Diagramm 1600B dargestellten Betriebsabläufe zusätzlich zu den oben beschriebenen verschiedene andere Betriebsabläufe umfassen.
17 ist ein Diagramm eines Prozesses 1700 zur Durchführung eines 5G New Radio-Betriebsablaufs in Downlink-Richtung, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein Teil oder der gesamte Prozess 1700 (oder andere hierin beschriebene Prozesse oder Variationen und/oder Kombinationen davon) von einem Hardwarebeschleuniger ausgeführt, der mit computerausführbaren Anweisungen konfiguriert ist und als Code (z.B. computerausführbare Anweisungen, ein oder mehrere Computerprogramme oder eine oder mehrere Anwendungen) implementiert sein kann, die gemeinsam auf einem oder mehreren Prozessoren durch Hardware, Software oder Kombinationen davon ausgeführt werden. In mindestens einer Ausführungsform ist der Code auf einem computerlesbaren Speichermedium in Form eines Computerprogramms gespeichert, das eine Vielzahl von computerlesbaren Anweisungen umfasst, die von einem oder mehreren Prozessoren ausgeführt werden können. In mindestens einer Ausführungsform handelt es sich bei dem computerlesbaren Speichermedium um ein nichttransitorisches computerlesbares Medium. In mindestens einer Ausführungsform werden mindestens einige computerlesbare Anweisungen, die zur Durchführung des Prozesses 1700 verwendet werden können, nicht nur unter Verwendung von transitorischen Signalen (z.B. einer sich ausbreitenden transienten elektrischen oder elektromagnetischen Übertragung) gespeichert. Ein nichttransitorisches computerlesbares Medium umfasst nicht notwendigerweise nichttransitorische Datenspeicherschaltungen (z.B. Puffer, Caches und Warteschlangen) innerhalb von Transceivern für transitorische Signale. In mindestens einer Ausführungsform wird der Prozess 1700 zumindest teilweise auf einem System (z.B. einem Hardwarebeschleuniger) ausgeführt, wie es an anderer Stelle in dieser Offenbarung beschrieben ist. In mindestens einer Ausführungsform wird der Prozess 1700 von einem oder mehreren Hardwarebeschleunigern wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, durchgeführt. In mindestens einer Ausführungsform kann ein Prozess 1700 von einem Field-Programmable Gate Array (FPGA), einer anwendungsspezifischen integrierten Schaltung (ASIC), einem digitalen Signalprozessor (DSP), einer Grafikverarbeitungseinheit (GPU), einem System-on-Chip (SoC) oder Kombinationen davon durchgeführt werden.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1700 durchführt, ausführbaren Code, um mindestens einen API-Aufruf und Daten von einer CPU zu empfangen 1702. In mindestens einer Ausführungsform basiert ein API-Aufruf zumindest teilweise auf einer Enqueue-API-Funktion wie diejenigen, die in Verbindung mit den und beschrieben sind. In mindestens einer Ausführungsform wird ein API-Aufruf von einer oder mehreren Softwareanwendungen erhalten, die in Verbindung mit einer oder mehreren Schichten eines Mobilfunknetzwerks ausgeführt werden. In mindestens einer Ausführungsform wird ein API-Aufruf von einer Anwendung erhalten, die in Verbindung mit einer Anwendungsschicht eines Mobilfunknetzwerks der fünften Generation ausgeführt wird. In mindestens einer Ausführungsform übermittelt eine CPU oder eine andere geeignete Prozessorressource, auf der Schicht-1-Code ausgeführt wird, einen AAL-API-Aufruf an einen Hardwarebeschleuniger, um eine oder mehrere Arbeitslasten auszuführen, die an einen Hardwarebeschleuniger auszulagern sind. In mindestens einer Ausführungsform werden Daten zur Ausführung einer oder mehrerer Arbeitslasten von einer CPU in einen gemeinsamen Speicher kopiert, um diese Daten einem Hardwarebeschleuniger zur Ausführung einer oder mehrerer Arbeitslasten zugänglich zu machen.
In mindestens einer Ausführungsform gibt ein API-Aufruf eine oder mehrere Arbeitslasten an, die auf einem oder mehreren Hardwarebeschleunigern durchzuführen sind. In mindestens einer Ausführungsform gibt ein API-Aufruf eine oder mehrere Arbeitslasten der Schicht 1 an, die auf einen oder mehrere Hardwarebeschleuniger zu verlagern sind. In mindestens einer Ausführungsform gibt ein API-Aufruf eine Vielzahl von 5G New Radio-Betriebsabläufen an, die Teil einer Pipeline für die physikalische Schicht sein können. In mindestens einer Ausführungsform gibt ein API-Aufruf verschiedene Aspekte einer Vielzahl von durchzuführenden 5G New Radio-Betriebsabläufen an, wie beispielsweise Daten, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind, Daten von einer Netzwerkschnittstelle, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind, und/oder Variationen davon. In mindestens einer Ausführungsform gibt ein API-Aufruf für Downlink-Prozesse Daten an, die über eine Netzwerkschnittstelle, beispielsweise eine Fronthaul-Schnittstelle, zu verarbeiten und zu übertragen sind.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1700 durchführt, ausführbaren Code, um mindestens mehrere 5G New Radio-Betriebsabläufe auf einem oder mehreren Hardwarebeschleunigern durchzuführen 1704. In mindestens einer Ausführungsform erhält ein System Daten, die in Verbindung mit einer Vielzahl von neuen 5G New Radio-Betriebsabläufen zu verarbeiten sind. In mindestens einer Ausführungsform erhält ein System für Downlink-Prozesse Daten von einer physikalischen Schicht eines Mobilfunknetzwerks.
In mindestens einer Ausführungsform überträgt und/oder liefert ein System Daten zur Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen an einen oder mehrere Hardwarebeschleuniger. In mindestens einer Ausführungsform veranlasst ein System einen oder mehrere Hardwarebeschleuniger, Daten von einer Netzwerkschnittstelle zu erhalten, indem es den Datenempfang in dem einen oder den mehreren Hardwarebeschleunigern initiiert, so dass der eine oder die mehreren Hardwarebeschleuniger Daten von der Netzwerkschnittstelle empfangen. In mindestens einer Ausführungsform überträgt und/oder liefert ein System für Downlink-Prozesse Daten von einer oder mehreren Schichten eines Mobilfunknetzwerks an einen oder mehrere Hardwarebeschleuniger. In mindestens einer Ausführungsform liefert ein System Daten an einen oder mehrere Hardwarebeschleuniger in einem einzigen Datenübertragungsvorgang. In mindestens einer Ausführungsform bezieht sich eine Vielzahl von 5G New Radio-Betriebsabläufen auf eine Folge von Ende-zu-Ende-Funktionen, die zumindest teilweise nacheinander ausgeführt werden. In mindestens einer Ausführungsform bewirkt ein API-Aufruf, dass eine Reihe von Ende-zu-Ende-High-PHY-Funktionen der Reihe nach ausgeführt werden: CRC-Erzeugung und -Segmentierung, LDPC/polare Codierung, Ratenanpassung, Scrambling, Modulationszuordnung, Schichtzuordnung, Vorcodierung, Ressourcenelementzuordnung und jede geeignete Kombination davon.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1700 durchführt, ausführbaren Code, um mindestens ein Ergebnis der Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen an eine Netzwerkschnittstelle zur Übertragung bereitzustellen 1706. In mindestens einer Ausführungsform führt ein System eine Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern in Verbindung mit Daten durch, die an den einen oder die mehreren Hardwarebeschleuniger übertragen und/oder diesem bereitgestellt werden. In mindestens einer Ausführungsform interagiert ein System mit einem oder mehreren Hardwaretreibern, um einen oder mehrere Hardwarebeschleuniger zu veranlassen, eine Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen. In mindestens einer Ausführungsform stellt ein System ein Ergebnis der Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern von dem einen oder den mehreren Hardwarebeschleunigern an eine Netzwerkschnittstelle zur Übertragung bereit. In mindestens einer Ausführungsform stellt ein System für Uplink-Prozesse Ergebnisse einer Vielzahl von 5G New Radio-Betriebsabläufen für ein oder mehrere Systeme einer oder mehrerer Schichten eines Mobilfunknetzwerks zur weiteren Verarbeitung bereit. In mindestens einer Ausführungsform stellt ein System für Downlink-Prozesse die Ergebnisse einer Vielzahl von 5G New Radio-Betriebsabläufen einer Netzwerkschnittstelle, beispielsweise einer Fronthaul-Schnittstelle, zur Übertragung an eine Remote Radio Unit (RRU) zur Verfügung.
18 ist ein Diagramm eines Prozesses 1800 zur Durchführung eines 5G New Radio-Betriebsablaufs in Uplink-Richtung, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform wird ein Teil oder der gesamte Prozess 1800 (oder andere hierin beschriebene Prozesse oder Variationen und/oder Kombinationen davon) von einem Hardwarebeschleuniger ausgeführt, der mit computerausführbaren Anweisungen konfiguriert ist und als Code (z.B. computerausführbare Anweisungen, ein oder mehrere Computerprogramme oder eine oder mehrere Anwendungen) implementiert sein kann, der gemeinsam auf einem oder mehreren Prozessoren durch Hardware, Software oder Kombinationen davon ausgeführt wird. In mindestens einer Ausführungsform ist der Code auf einem computerlesbaren Speichermedium in Form eines Computerprogramms gespeichert, das eine Vielzahl von computerlesbaren Anweisungen umfasst, die von einem oder mehreren Prozessoren ausgeführt werden können. In mindestens einer Ausführungsform handelt es sich bei dem computerlesbaren Speichermedium um ein nichttransitorisches computerlesbares Medium. In mindestens einer Ausführungsform werden mindestens einige computerlesbare Anweisungen, die zur Durchführung des Prozesses 1800 verwendet werden können, nicht nur unter Verwendung von transitorischen Signalen (z.B. einer sich ausbreitenden transienten elektrischen oder elektromagnetischen Übertragung) gespeichert. Ein nichttransitorisches computerlesbares Medium umfasst nicht notwendigerweise nichttransitorische Datenspeicherschaltungen (z.B. Puffer, Caches und Warteschlangen) innerhalb von Transceivern für transitorische Signale. In mindestens einer Ausführungsform wird der Prozess 1800 zumindest teilweise auf einem System (z.B. einem Hardwarebeschleuniger) ausgeführt, wie es an anderer Stelle in dieser Offenbarung beschrieben ist. In mindestens einer Ausführungsform wird der Prozess 1800 von einem oder mehreren Hardwarebeschleunigern wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, durchgeführt. In mindestens einer Ausführungsform kann ein Prozess 1800 von einem Field-Programmable Gate Array (FPGA), einer anwendungsspezifischen integrierten Schaltung (ASIC), einem digitalen Signalprozessor (DSP), einer Grafikverarbeitungseinheit (GPU), einem System-on-Chip (SoC) oder Kombinationen davon durchgeführt werden.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1800 durchführt, ausführbaren Code, um mindestens einen API-Aufruf und Daten von einer Netzwerkschnittstelle zu empfangen 1802. In mindestens einer Ausführungsform überträgt eine Remote Radio Unit (RRU) Daten über eine Fronthaul-Schnittstelle, die direkt an einen Hardwarebeschleuniger weitergeleitet wird. In mindestens einer Ausführungsform werden die Daten von der RRU an den Hardwarebeschleuniger weitergeleitet, ohne dass eine CPU mit L1-Software beteiligt ist. In mindestens einer Ausführungsform werden die Daten von einer RRU empfangen und über eine Fronthaul-Schnittstelle an einen Hardwarebeschleuniger weitergeleitet.
In mindestens einer Ausführungsform gibt ein API-Aufruf eine oder mehrere Arbeitslasten an, die auf einem oder mehreren Hardwarebeschleunigern durchzuführen sind. In mindestens einer Ausführungsform gibt ein API-Aufruf eine oder mehrere Arbeitslasten der Schicht 1 an, die auf einen oder mehrere Hardwarebeschleuniger zu verlagern sind. In mindestens einer Ausführungsform gibt ein API-Aufruf eine Vielzahl von 5G New Radio-Betriebsabläufen an, die Teil einer Pipeline für die physikalische Schicht sein können. In mindestens einer Ausführungsform gibt ein API-Aufruf verschiedene Aspekte einer Vielzahl von durchzuführenden 5G New Radio-Betriebsabläufen an, wie beispielsweise Daten, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind, Daten von einer Netzwerkschnittstelle, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind, und/oder Variationen davon. In mindestens einer Ausführungsform gibt ein API-Aufruf für Downlink-Prozesse Daten an, die über eine Netzwerkschnittstelle, beispielsweise eine Fronthaul-Schnittstelle, zu verarbeiten und zu übertragen sind.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1800 durchführt, ausführbaren Code, um mindestens mehrere 5G New Radio-Betriebsabläufe durchzuführen 1804. In mindestens einer Ausführungsform erhält ein System Daten, die in Verbindung mit einer Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind. In mindestens einer Ausführungsform erhält ein System für Uplink-Prozesse Daten von einer Netzwerkschnittstelle, wie z.B. einer Fronthaul-Schnittstelle.
In mindestens einer Ausführungsform erhält ein System (z.B. ein oder mehrere Hardwarebeschleuniger) Daten von einer Netzwerkschnittstelle, indem es den Datenempfang in dem einen oder den mehreren Hardwarebeschleunigern initiiert, so dass der eine oder die mehreren Hardwarebeschleuniger Daten von der Netzwerkschnittstelle empfangen. In mindestens einer Ausführungsform werden für Uplink-Prozesse wie eine Uplink-PUSCH-Pipeline Daten von einem Hardwarebeschleuniger von einer Remote Radio Unit (RRU) über eine Fronthaul-Schnittstelle empfangen und mehrere 5G New Radio-Betriebsabläufe durchgeführt: Demapping von Ressourcenelementen; Kanalschätzung; MIMO-Entzerrung; Demodulation; Descrambling; De-Rate-Matching; LDPC/Polar/Reed-Muller/Simplex-Decodierung; CRC-Prüfung; und eine beliebige geeignete Kombination davon.
In mindestens einer Ausführungsform enthält ein System, das mindestens einen Teil des Prozesses 1800 durchführt, ausführbaren Code, um mindestens ein Ergebnis der Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen an eine CPU zu liefern 1806. In mindestens einer Ausführungsform wird ein Ergebnis der Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen einer CPU über eine AAL-Schnittstelle bereitgestellt. In mindestens einer Ausführungsform führt ein System eine Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern in Verbindung mit Daten durch, die an den einen oder die mehreren Hardwarebeschleuniger übertragen und/oder bereitgestellt werden. In mindestens einer Ausführungsform interagiert ein System mit einem oder mehreren Hardwaretreibern, um einen oder mehrere Hardwarebeschleuniger zu veranlassen, eine Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen. In mindestens einer Ausführungsform stellt ein System ein Ergebnis der Durchführung einer Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern von dem einen oder den mehreren Hardwarebeschleunigern an eine Netzwerkschnittstelle zur Übertragung bereit.
In mindestens einer Ausführungsform ist ein Mobilfunknetzwerk der fünften Generation in Übereinstimmung mit einer offenen drahtlosen Architekturschicht, auch als physikalische/mediale Zugriffskontrollschicht (MAC) bezeichnet, einer unteren Netzwerkschicht, einer oberen Netzwerkschicht, einer offenen Transportprotokollschicht und einer Dienstanwendungsschicht, auch als Anwendungsschicht bezeichnet, organisiert. In mindestens einer Ausführungsform können die Schichten eines Mobilfunknetzwerks der fünften Generation auf die Schichten eines OSI-Modells abgebildet werden. In mindestens einer Ausführungsform kann eine Dienstanwendungsschicht auf eine Anwendungsschicht, auch als Schicht 7 bezeichnet, und eine Darstellungsschicht, auch als Schicht 6 bezeichnet, eines OSI-Modells abgebildet werden. In mindestens einer Ausführungsform kann eine offene Transportprotokollschicht auf eine Sitzungsschicht, die auch als Schicht 5 bezeichnet wird, und eine Transportschicht, die auch als Schicht 4 bezeichnet wird, eines OSI-Modells abgebildet werden. In mindestens einer Ausführungsform können eine obere Netzwerkschicht und eine untere Netzwerkschicht auf eine Netzwerkschicht, auch als Schicht 3 bezeichnet, eines OSI-Modells abgebildet werden. In mindestens einer Ausführungsform kann eine offene drahtlose Architekturschicht auf eine physikalische Schicht, auch als Schicht 2 bezeichnet, und eine Datenverbindungsschicht, auch als Schicht 1 bezeichnet, eines OSI-Modells abgebildet werden.
In mindestens einer Ausführungsform ist die Schicht 1 des OSI-Modells für die Übertragung und den Empfang von unstrukturierten Rohdaten zwischen einem Gerät und einem physikalischen Übertragungsmedium zuständig. In mindestens einer Ausführungsform wandelt die Schicht 1 digitale Bits in elektrische, Funk- oder optische Signale um. In mindestens einer Ausführungsform ist die Schicht 2 des OSI-Modells für die Datenübertragung zuständig. In mindestens einer Ausführungsform erkennt und korrigiert die Schicht 2 Fehler, die in einer physikalischen Schicht auftreten können. In mindestens einer Ausführungsform definiert die Schicht 2 verschiedene Protokolle für Verbindungen zwischen Geräten. In mindestens einer Ausführungsform ist die Schicht 3 des OSI-Modells für die Bereitstellung funktioneller und verfahrenstechnischer Mittel zur Übertragung von Daten und/oder Datenfolgen zuständig. In mindestens einer Ausführungsform leitet die Schicht 3 Daten von verschiedenen Quellgeräten/-systemen zu verschiedenen Zielgeräten/-systemen weiter. In mindestens einer Ausführungsform ist die Schicht 4 eines OSI-Modells für die Bereitstellung funktioneller und verfahrenstechnischer Mittel zur Übertragung von Daten von einem Quell- zu einem Zielhost zuständig. In mindestens einer Ausführungsform verwaltet die Schicht 4 die Datenübertragungen. In mindestens einer Ausführungsform steuert die Schicht 5 des OSI-Modells die Verbindungen zwischen Anwendungen. In mindestens einer Ausführungsform bietet die Schicht 5 Mechanismen zum Öffnen, Schließen und Verwalten verschiedener Sitzungen zwischen Anwendungsprozessen. In mindestens einer Ausführungsform ist die Schicht 6 eines OSI-Modells für die Formatierung und Übermittlung von Informationen an und/oder von einer Anwendungsschicht zuständig. In mindestens einer Ausführungsform dient die Schicht 6 als Datenübersetzer für ein Netz. In mindestens einer Ausführungsform ist die Schicht 7 eines OSI-Modells für die Interaktion mit verschiedenen Softwareanwendungen zuständig. In mindestens einer Ausführungsform interagiert die Schicht 7 mit Softwareanwendungen, die verschiedene Kommunikationskomponenten implementieren. In mindestens einer Ausführungsform interagiert die Schicht 7 mit verschiedenen Softwareanwendungen, um zu bewirken, dass ein oder mehrere Prozesse verschiedener Softwareanwendungen in Verbindung mit anderen Schichten eines Mobilfunknetzwerks ausgeführt werden.
RECHENZENTRUM
19 veranschaulicht ein Beispiel eines Rechenzentrums 1900, in dem mindestens eine Ausführungsform verwendet werden kann. In mindestens einer Ausführungsform weist das Rechenzentrum 1900 eine Rechenzentrumsinfrastrukturschicht 1910, eine Framework-Schicht 1920, eine Softwareschicht 1930 und eine Anwendungsschicht 1940 auf.
In mindestens einer Ausführungsform, wie es in 19 gezeigt ist, kann die Rechenzentrumsinfrastrukturschicht 1910 einen Ressourcen-Orchestrator 1912, gruppierte Rechenressourcen 1914 und Knoten-Rechenressourcen („Knoten-C.R.s“) 1916(1)-1916(N) aufweisen, wobei „N“ eine beliebige ganze, positive Zahl darstellt. In mindestens einer Ausführungsform können die Knoten-C.R.s 1916(1)-1916(N) eine beliebige Anzahl von Zentraleinheiten („CPUs“) oder anderen Prozessoren (einschließlich Beschleunigern, Field Programmable Gate Arrays (FPGAs), Grafikprozessoren usw.), Speichereinrichtungen (z.B., dynamischer Festwertspeicher), Speichereinrichtungen (z.B. Festkörper- oder Festplattenlaufwerke), Netzwerk-Eingabe-/Ausgabeeinrichtungen („NW I/O“), Netzwerk-Switches, virtuelle Maschinen („VMs“), Stromversorgungsmodule und Kühlmodule, usw. einschließen. In mindestens einer Ausführungsform kann es sich bei einem oder mehreren Knoten-C.R.s unter den Knoten-C.R.s 1916(1)-1916(N) um einen Server handeln, der über eine oder mehrere der oben erwähnten Rechenressourcen verfügt.
In mindestens einer Ausführungsform können die gruppierten Rechenressourcen 814 getrennte Gruppierungen von Knoten-C.R.s aufweisen, die in einem oder mehreren Racks (nicht gezeigt) untergebracht sind, oder viele Racks, die in Rechenzentren an verschiedenen geografischen Standorten untergebracht sind (ebenfalls nicht gezeigt). In mindestens einer Ausführungsform können separate Gruppierungen von Knoten-C.R.s innerhalb der gruppierten Rechenressourcen 1914 gruppierte Rechen-, Netzwerk-, Speicher- oder Storage-Ressourcen aufweisen, die zur Unterstützung einer oder mehrerer Arbeitslasten ausgestaltet oder zugewiesen werden können. In mindestens einer Ausführungsform können mehrere Knoten-C.R.s, die CPUs oder Prozessoren aufweisen, in einem oder mehreren Racks gruppiert sein, um Rechenressourcen zur Unterstützung einer oder mehrerer Arbeitslasten bereitzustellen. In mindestens einer Ausführungsform können ein oder mehrere Racks auch eine beliebige Anzahl von Stromversorgungsmodulen, Kühlmodulen und Netzwerk-Switches in beliebiger Kombination aufweisen.
In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator 1912 einen oder mehrere Knoten C.R.s 1916(1)-1916(N) und/oder gruppierte Rechenressourcen 1914 ausgestalten oder anderweitig steuern. In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator 1912 eine Software-Design-Infrastruktur („SDI“)-Verwaltungseinheit für das Rechenzentrum 1900 aufweisen. In mindestens einer Ausführungsform kann der Ressourcen-Orchestrator Hardware, Software oder eine Kombination davon aufweisen.
In mindestens einer Ausführungsform, wie es in 19 gezeigt ist, weist die Framework-Schicht 1920 einen Job Scheduler 1932, einen Konfigurationsmanager 1934, einen Ressourcenmanager 1936 und ein verteiltes Dateisystem 1938 auf. In mindestens einer Ausführungsform kann die Framework-Schicht 1920 einen Rahmen bzw. Framework zur Unterstützung der Software 1932 der Softwareschicht 1930 und/oder einer oder mehrerer Anwendung(en) 1942 der Anwendungsschicht 1940 aufweisen. In mindestens einer Ausführungsform kann die Software 1932 oder die Anwendung(en) 1942 jeweils webbasierte Dienstsoftware oder Anwendungen aufweisen, wie sie beispielsweise von Amazon Web Services, Google Cloud und Microsoft Azure bereitgestellt werden. In mindestens einer Ausführungsform kann es sich bei der Framework-Schicht 1920 um eine Art freies und quelloffenes Software-Webanwendungs-Framework wie Apache SparkTM (im Folgenden „Spark“) handeln, das ein verteiltes Dateisystem 1938 für die Verarbeitung großer Datenmengen (z.B. „Big Data“) nutzen kann. In mindestens einer Ausführungsform kann der Job Scheduler 1932 einen Spark-Treiber aufweisen, um die Planung von Arbeitslasten zu erleichtern, die von verschiedenen Schichten des Rechenzentrums 1900 unterstützt werden. In mindestens einer Ausführungsform kann der Konfigurationsmanager 1934 in der Lage sein, um verschiedene Schichten wie die Softwareschicht 1930 und die Framework-Schicht 1920, die Spark und das verteilte Dateisystem 1938 aufweist, zur Unterstützung der Verarbeitung großer Datenmengen zu konfigurieren. In mindestens einer Ausführungsform kann der Ressourcenmanager 1936 in der Lage sein, geclusterte oder gruppierte Computerressourcen zu verwalten, die zur Unterstützung des verteilten Dateisystems 1938 und des Job Schedulers 1932 zugeordnet oder zugewiesen sind. In mindestens einer Ausführungsform können geclusterte oder gruppierte Rechenressourcen gruppierte Rechenressourcen 1914 in der Infrastrukturschicht 1910 des Rechenzentrums aufweisen. In mindestens einer Ausführungsform kann der Ressourcenmanager 1936 mit dem Ressourcenorchestrator 1912 koordiniert sein, um diese zugeordneten oder zugewiesenen Computerressourcen zu verwalten.
In mindestens einer Ausführungsform kann die in der Softwareschicht 1930 enthaltene Software 1932 Software aufweisen, die von mindestens Abschnitten der Knoten-CRs 1916(1)-1916(N), der gruppierten Rechenressourcen 1914 und/oder des verteilten Dateisystems 1938 der Framework-Schicht 1920 verwendet wird. In mindestens einer Ausführungsform können eine oder mehrere Arten von Software eine Internet-Such-Software, eine E-Mail-Virenscan-Software, eine Datenbank-Software und eine Streaming-Video-Content-Software aufweisen, sind aber nicht darauf beschränkt.
In mindestens einer Ausführungsform kann (können) die in der Anwendungsschicht 1940 enthaltene(n) Anwendung(en) 1942 eine oder mehrere Arten von Anwendungen aufweisen, die von mindestens Abschnitten der Knoten C.R.s 1916(1)-1916(N), gruppierten Rechenressourcen 1914 und/oder dem verteilten Dateisystem 1938 der Framework-Schicht 1920 verwendet werden. In mindestens einer Ausführungsform können eine oder mehrere Arten von Anwendungen eine beliebige Anzahl von Genomanwendungen, kognitiven Berechnungen und Anwendungen für maschinelles Lernen aufweisen, einschließlich Trainings- oder Inferencing-Software, Framework-Software für maschinelles Lernen (z.B. PyTorch, TensorFlow, Caffe usw.) oder andere Anwendungen für maschinelles Lernen, die in Verbindung mit einer oder mehreren Ausführungsformen verwendet werden, sind aber nicht darauf beschränkt.
In mindestens einer Ausführungsform kann jeder von Konfigurationsmanager 1934, Ressourcenmanager 1936 und Ressourcen-Orchestrator 1912 eine beliebige Anzahl und Art von selbstmodifizierenden Aktionen implementieren, die auf einer beliebigen Menge und Art von Daten basieren, die auf jede technisch machbare Weise erfasst werden. In mindestens einer Ausführungsform können selbstmodifizierende Aktionen einen Rechenzentrumsbetreiber des Rechenzentrums 1900 davon entlasten, möglicherweise schlechte Konfigurationsentscheidungen zu treffen und möglicherweise nicht ausgelastete und/oder schlecht funktionierende Abschnitte eines Rechenzentrums zu vermeiden.
In mindestens einer Ausführungsform kann das Rechenzentrum 1900 Werkzeuge, Dienste, Software oder andere Ressourcen aufweisen, um ein oder mehrere Modelle zum maschinellen Lernen zu trainieren oder Informationen unter Verwendung eines oder mehrerer Modelle zum maschinellen Lernen gemäß einer oder mehrerer hier beschriebener Ausführungsformen vorherzusagen oder abzuleiten. Beispielsweise kann in mindestens einer Ausführungsform ein Modell zum maschinellen Lernen durch Berechnung von Gewichtungsparametern gemäß einer neuronalen Netzwerkarchitektur unter Verwendung von Software und Rechenressourcen trainiert werden, die oben in Bezug auf das Rechenzentrum 1900 beschrieben wurden. In mindestens einer Ausführungsform können trainierte Modelle zum maschinellen Lernen, die einem oder mehreren neuronalen Netzen entsprechen, verwendet werden, um Informationen abzuleiten oder vorherzusagen, wobei die oben beschriebenen Ressourcen in Bezug auf das Rechenzentrum 1900 verwendet werden, indem Gewichtungsparameter verwendet werden, die durch eine oder mehrere hier beschriebene Trainingstechniken berechnet werden.
In mindestens einer Ausführungsform kann das Rechenzentrum CPUs, anwendungsspezifische integrierte Schaltungen (ASICs), GPUs, FPGAs oder andere Hardware verwenden, um Training und/oder Inferencing unter Verwendung der oben beschriebenen Ressourcen durchzuführen. Darüber hinaus können eine oder mehrere der oben beschriebenen Software- und/oder Hardwareressourcen als Dienst ausgestaltet sein, um es Benutzern zu ermöglichen, Informationen zu trainieren oder Inferencing durchzuführen, wie etwa Bilderkennung, Spracherkennung oder andere Dienste der künstlichen Intelligenz.
In mindestens einer Ausführungsform werden ein oder mehrere der in 19 dargestellten Systeme verwendet, um eine API zu implementieren, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 19 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 19 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet..
20A veranschaulicht ein Beispiel für ein autonomes Fahrzeug 2000 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das autonome Fahrzeug 2000 (hier alternativ als „Fahrzeug 2000“ bezeichnet) ohne Einschränkung ein Personenfahrzeug sein, wie z.B. ein Pkw, ein Lkw, ein Bus und/oder eine andere Art von Fahrzeug, das einen oder mehrere Fahrgäste aufnimmt. In mindestens einer Ausführungsform kann das Fahrzeug 2000 ein Sattelschlepper sein, der für den Transport von Gütern verwendet wird. In mindestens einer Ausführungsform kann das Fahrzeug 2000 ein Flugzeug, ein Roboterfahrzeug oder eine andere Art von Fahrzeug sein.
Autonome Fahrzeuge können in Form von Automatisierungsstufen beschrieben werden, die von der National Highway Traffic Safety Administration („NHTSA“), einer Abteilung des US-Verkehrsministeriums, und der Society of Automotive Engineers („SAE“) „Taxonomy and Definitions for Terms Related to Driving Automation Systems for On-Road Motor Vehicles“ (z.B. Standard Nr. J3016-201806, veröffentlicht am 15. Juni 2018, Standard Nr. J3016-201609, veröffentlicht am 30. September 2016, sowie frühere und zukünftige Versionen dieses Standards) definiert sind. In einer oder mehreren Ausführungsformen kann das Fahrzeug 2000 in der Lage sein, um eine Funktionalität gemäß einer oder mehrerer der Stufen 1 bis 5 der Stufen des autonomen Fahrens auszuführen. Beispielsweise kann das Fahrzeug 2000 in mindestens einer Ausführungsform in der Lage sein, bedingt automatisiert (Stufe 3), hochautomatisiert (Stufe 4) und/oder vollständig automatisiert (Stufe 5) zu fahren, je nach Ausführungsform.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 ohne Einschränkung Komponenten wie ein Fahrgestell, eine Fahrzeugkarosserie, Räder (z.B. 2, 4, 6, 8, 18 usw.), Reifen, Achsen und andere Komponenten eines Fahrzeugs aufweisen. In mindestens einer Ausführungsform kann das Fahrzeug 2000 ohne Einschränkung ein Antriebssystem 2050 aufweisen, wie z.B. einen Verbrennungsmotor, ein Hybrid-Elektroantrieb, einen reinen Elektromotor und/oder einen anderen Antriebssystemtyp. In mindestens einer Ausführungsform kann das Antriebssystem 2050 mit einem Antriebsstrang des Fahrzeugs 2000 verbunden sein, der unter anderem ein Getriebe aufweisen kann, um den Antrieb des Fahrzeugs 2000 zu ermöglichen. In mindestens einer Ausführungsform kann das Antriebssystem 2050 in Reaktion auf den Empfang von Signalen von einer Drosselklappe/einem Gaspedal (bzw. mehreren Gaspedalen) 2052 gesteuert werden.
In mindestens einer Ausführungsform wird ein Lenksystem 2054, das ohne Einschränkung ein Lenkrad aufweisen kann, verwendet, um ein Fahrzeug 2000 zu lenken (z.B. entlang eines gewünschten Weges oder einer Route), wenn ein Antriebssystem 2050 in Betrieb ist (z.B. wenn das Fahrzeug in Bewegung ist). In mindestens einer Ausführungsform kann ein Lenksystem 2054 Signale von einem oder mehreren Lenkaktoren 2056 empfangen. In mindestens einer Ausführungsform kann das Lenkrad optional für die Vollautomatisierung (Stufe 5) eingesetzt werden. In mindestens einer Ausführungsform kann ein Bremssensorsystem 2046 verwendet werden, um die Fahrzeugbremsen in Reaktion auf den Empfang von Signalen von einem oder mehreren Bremsaktuatoren 2048 und/oder Bremssensoren zu betätigen.
In mindestens einer Ausführungsform liefern die Steuerung(en) 2036, die ohne Einschränkung ein oder mehrere System-on-Chips („SoCs“) (in 20A nicht dargestellt) und/oder Grafikverarbeitungseinheiten („GPUs“) aufweisen können, Signale (z.B. repräsentativ für Befehle) an eine oder mehrere Komponenten und/oder Systeme des Fahrzeugs 2000. In mindestens einer Ausführungsform kann (können) die Steuerung(en) 2036 beispielsweise Signale zur Betätigung der Fahrzeugbremsen über die Bremsaktuatoren 2048, zur Betätigung des Lenksystems 2054 über den/die Lenkaktuator(en) 2056 und zur Betätigung des Antriebssystems 2050 über eine Drosselklappe / (ein) Gaspedal(e) 2052 senden. In mindestens einer Ausführungsform kann (können) die Steuerung(en) 2036 eine oder mehrere fahrzeuginterne (z.B. integrierte) Recheneinrichtungen (z.B. Supercomputer) aufweisen, die Sensorsignale verarbeiten und Betriebsbefehle (z.B. Signale, die Befehle darstellen) ausgeben, um autonomes Fahren zu ermöglichen und/oder einen menschlichen Fahrer beim Führen des Fahrzeugs 2000 zu unterstützen. In mindestens einer Ausführungsform kann (können) die Steuerung(en) 2036 eine erste Steuerung 2036 für autonome Fahrfunktionen, eine zweite Steuerung 2036 für funktionale Sicherheitsfunktionen, eine dritte Steuerung 2036 für Funktionen der künstlichen Intelligenz (z.B. Computer Vision), eine vierte Steuerung 2036 für Infotainment-Funktionen, eine fünfte Steuerung 2036 für Redundanz in Notfällen und/oder andere Steuerungen aufweisen. In mindestens einer Ausführungsform kann eine einzige Steuerung 2036 zwei oder mehrere der oben genannten Funktionen übernehmen, zwei oder mehr Steuerungen 2036 können eine einzige Funktion übernehmen und/oder eine beliebige Kombination davon.
In mindestens einer Ausführungsform stellt/stellen die Steuerung(en) 2036 Signale zur Steuerung einer oder mehrerer Komponenten und/oder Systeme des Fahrzeugs 2000 als Reaktion auf Sensordaten bereit, die von einem oder mehreren Sensoren empfangen werden (z.B. Sensoreingaben). In mindestens einer Ausführungsform können Sensordaten beispielsweise und ohne Einschränkung von (einem) Global Navigation Satellite Systems („GNSS“)-Sensor(en) 2058 (z.B., Global Positioning System-Sensor(en)), RADAR-Sensor(en) 2060, Ultraschallsensor(en) 2062, LIDAR-Sensor(en) 2064, Inertialmesseinheit-Sensor(en) („IMU“) 2066 (z.B. Beschleunigungsmesser, Gyroskop(e), Magnetkompass(e), Magnetometer usw.), Mikrofon(en) 2096, Stereokamera(s) 2068, Weitwinkelkamera(s) 2070 (z.B., Fischaugenkameras), Infrarotkamera(s) 2072, Umgebungskamera(s) 2074 (z.B. 360-Grad-Kameras), Fernkameras (nicht in 20A gezeigt), Mittelbereichskamera(s) (nicht in 20A gezeigt), Geschwindigkeitssensor(en) 2044 (z.B. zur Messung der Geschwindigkeit des Fahrzeugs 2000), Vibrationssensor(en) 2042, Lenksensor(en) 2040, Bremssensor(en) (z.B. als Teil des Bremssensorsystems 2046) und/oder anderen Sensortypen empfangen werden.
In mindestens einer Ausführungsform kann eine oder können mehrere der Steuerungen 2036 Eingaben (z.B. in Form von Eingabedaten) von einem Kombiinstrument 2032 des Fahrzeugs 2000 empfangen und Ausgaben (z.B. in Form von Ausgabedaten, Anzeigedaten usw.) über eine Mensch-Maschine-Schnittstelle („HMI“)-Anzeige 2034, einen akustischen Melder, einen Lautsprecher und/oder über andere Komponenten des Fahrzeugs 2000 bereitstellen. In mindestens einer Ausführungsform können die Ausgaben Informationen wie Fahrzeuggeschwindigkeit, Drehzahl, Zeit, Kartendaten (z.B. eine hochauflösende Karte (in 20A nicht dargestellt)), Positionsdaten (z.B. die Position des Fahrzeugs 2000, wie auf einer Karte), Richtung, Position anderer Fahrzeuge (z.B. ein Belegungsraster), Informationen über Objekte und den Status von Objekten, wie es von der/den Steuerung(en) 2036 wahrgenommen wird, usw. aufweisen. In mindestens einer Ausführungsform kann die HMI-Anzeige 2034 beispielsweise Informationen über das Vorhandensein eines oder mehrerer Objekte (z.B. ein Straßenschild, ein Warnschild, eine sich ändernde Ampel usw.) und/oder Informationen über Fahrmanöver anzeigen, die das Fahrzeug durchgeführt hat, gerade durchführt oder durchführen wird (z.B. Spurwechsel jetzt, Ausfahrt 34B in zwei Meilen usw.).
In mindestens einer Ausführungsform weist das Fahrzeug 2000 darüber hinaus eine Netzwerkschnittstelle 2024 auf, die (eine) drahtlose Antenne(n) 2026 und/oder (ein) Modem(e) zur Kommunikation über ein oder mehrere Netzwerke verwenden kann. Zum Beispiel kann in mindestens einer Ausführungsform die Netzwerkschnittstelle 2024 in der Lage sein, über Long-Term Evolution („LTE“), Wideband Code Division Multiple Access („WCDMA“), Universal Mobile Telecommunications System („UMTS“), Global System for Mobile communication („GSM“), IMT-CDMA Multi-Carrier („CDMA2000“), etc. zu kommunizieren. In mindestens einer Ausführungsform kann/können die drahtlose(n) Antenne(n) 2026 auch die Kommunikation zwischen Objekten in der Umgebung (z.B. Fahrzeuge, mobile Einrichtungen usw.) ermöglichen, wobei lokale Netzwerke wie Bluetooth, Bluetooth Low Energy („LE“), Z-Wave, ZigBee usw. und/oder Weitverkehrsnetzwerke mit geringer Leistung („LPWANs“) wie LoRaWAN, SigFox usw. verwendet werden.
20B veranschaulicht ein Beispiel für Kamerapositionen und Sichtfelder für das autonome Fahrzeug 2000 aus 20A, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform stellen die Kameras und die jeweiligen Sichtfelder eine beispielhafte Ausführungsform dar und sind nicht als einschränkend zu betrachten. Beispielsweise können in mindestens einer Ausführungsform zusätzliche und/oder alternative Kameras vorhanden sein und/oder die Kameras können an anderen Stellen des Fahrzeugs 2000 angeordnet sein.
In mindestens einer Ausführungsform können die Kameratypen für Kameras Digitalkameras aufweisen, die für die Verwendung mit Komponenten und/oder Systemen des Fahrzeugs 2000 angepasst sein können, sind aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann/können die Kamera(s) auf dem Automotive Safety Integrity Level („ASIL“) B und/oder auf einem anderen ASIL arbeiten. In mindestens einer Ausführungsform können die Kameratypen je nach Ausführungsform eine beliebige Bildaufnahmerate, wie 60 Bilder pro Sekunde (fps), 1220 fps, 240 fps usw., erreichen. In mindestens einer Ausführungsform können die Kameras Rolling Shutter, Global Shutter, einen anderen Verschlusstyp oder eine Kombination davon verwenden. In mindestens einer Ausführungsform kann die Farbfilteranordnung eine Rot-Klar-Klar-Klar-Farbfilteranordnung („RCCC“), eine Rot-Klar-Klar-Blau-Farbfilteranordnung („RCCB“), eine Rot-Blau-Grün-Klar-Farbfilteranordnung („RBGC“), eine Foveon X3-Farbfilteranordnung, eine Bayer-Sensor-Farbfilteranordnung („RGGB“), eine Monochromsensor-Farbfilteranordnung und/oder eine andere Art von Farbfilteranordnung aufweisen. In mindestens einer Ausführungsform können zur Erhöhung der Lichtempfindlichkeit Klar-Pixel-Kameras, wie z.B. Kameras mit einer RCCC-, einer RCCB- und/oder einer RBGC-Farbfilteranordnung, verwendet werden.
In mindestens einer Ausführungsform kann eine oder können mehrere Kameras verwendet werden, um fortschrittliche Fahrerassistenzsysteme („ADAS“) auszuführen (z.B. als Teil eines redundanten oder ausfallsicheren Designs). So kann in mindestens einer Ausführungsform eine Multifunktions-Monokamera installiert sein, die Funktionen wie Spurhalteassistent, Verkehrszeichenassistent und intelligente Scheinwerfersteuerung bietet. In mindestens einer Ausführungsform kann eine oder können mehrere der Kameras (z.B. alle Kameras) gleichzeitig Bilddaten (z.B. Video) aufzeichnen und bereitstellen.
In mindestens einer Ausführungsform kann eine oder können mehrere der Kameras in einer Montageanordnung, wie z.B. einer kundenspezifisch entworfenen (dreidimensionalen („3D“) gedruckten) Anordnung, montiert sein, um Streulicht und Reflexionen aus dem Fahrzeuginneren (z.B. Reflexionen vom Armaturenbrett, die in den Windschutzscheibenspiegeln reflektiert werden) auszuschalten, die die Fähigkeit der Kamera zur Bilddatenerfassung beeinträchtigen können. In mindestens einer Ausführungsform können die Anordnungen für die Außenspiegel individuell in 3D gedruckt werden, so dass die Kameramontageplatte der Form des Außenspiegels entspricht. In mindestens einer Ausführungsform kann (können) die Kamera(s) in dem Außenspiegel integriert sein. In mindestens einer Ausführungsform kann (können) die Kamera(s) bei Seitenkameras auch in vier Säulen an jeder Ecke des Fahrzeugs integriert sein.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Abschnitte der Umgebung vor dem Fahrzeug 2000 aufweist (z.B. nach vorne gerichtete Kameras), für die Rundumsicht verwendet werden, um bei der Erkennung von nach vorne gerichteten Wegen und Hindernissen zu helfen, sowie mit Hilfe einer oder mehrerer Steuerungen 2036 und/oder Steuer-SoCs Informationen bereitzustellen, die für die Erstellung eines Belegungsrasters und/oder die Bestimmung bevorzugter Fahrzeugwege entscheidend sind. In mindestens einer Ausführungsform können nach vorne gerichtete Kameras verwendet werden, um viele der gleichen ADAS-Funktionen wie LIDAR auszuführen, einschließlich, ohne Einschränkung, Notbremsung, Fußgängererkennung und Kollisionsvermeidung. In mindestens einer Ausführungsform können nach vorne gerichtete Kameras auch für ADAS-Funktionen und -Systeme verwendet werden, einschließlich, aber nicht beschränkt auf eine Warnung vor dem Verlassen der Fahrspur („LDW“), autonome Geschwindigkeitsregelung („ACC“) und/oder andere Funktionen wie Verkehrszeichenerkennung.
In mindestens einer Ausführungsform kann eine Vielzahl von Kameras in einer nach vorne gerichteten Konfiguration verwendet werden, einschließlich z.B. einer monokularen Kameraplattform, die einen CMOS-Farbbildwandler („Complementary Metal Oxide Semiconductor“) aufweist. In mindestens einer Ausführungsform kann die Weitwinkelkamera 2070 verwendet werden, um Objekte zu erkennen, die von der Peripherie her ins Blickfeld kommen (z.B. Fußgänger, kreuzender Verkehr oder Fahrräder). Obwohl in 20B nur eine Weitwinkelkamera 2070 dargestellt ist, kann bei anderen Ausführungen eine beliebige Anzahl (einschließlich Null) von Weitwinkelkameras 2070 am Fahrzeug 2000 vorhanden sein. In mindestens einer Ausführungsform kann eine beliebige Anzahl von Weitwinkelkamera(s) 2098 (z.B. ein Weitwinkel-Stereokamerapaar) zur tiefenbasierten Objekterkennung verwendet werden, insbesondere für Objekte, für die ein neuronales Netz noch nicht trainiert worden ist. In mindestens einer Ausführungsform können die Weitwinkelkamera(s) 2098 auch zur Objekterkennung und -klassifizierung sowie zur grundlegenden Objektverfolgung verwendet werden.
In mindestens einer Ausführungsform kann eine beliebige Anzahl von Stereokamera(s) 2068 auch in einer nach vorne gerichteten Konfiguration vorhanden sein. In mindestens einer Ausführungsform kann eine oder können mehrere der Stereokamera(s) 2068 eine integrierte Steuereinheit aufweisen, die eine skalierbare Verarbeitungseinheit umfasst, die eine programmierbare Logik („FPGA“) und einen Multi-Core-Mikroprozessor mit einer integrierten Controller Area Network („CAN“)- oder Ethernet-Schnittstelle auf einem einzigen Chip bereitstellen kann. In mindestens einer Ausführungsform kann eine solche Einheit verwendet werden, um eine 3D-Karte der Umgebung des Fahrzeugs 2000 zu erstellen, die eine Abstandsschätzung für alle Punkte im Bild aufweist. In mindestens einer Ausführungsform kann eine oder können mehrere der Stereokamera(s) 2068 ohne Einschränkung kompakte(n) Stereosicht-Sensor(en) aufweisen, die ohne Einschränkung zwei Kameralinsen (je eine auf der linken und rechten Seite) und einen Bildverarbeitungschip enthalten können, der den Abstand zwischen dem Fahrzeug 2000 und dem Zielobjekt messen und die erzeugten Informationen (z.B. Metadaten) verwenden kann, um autonome Notbrems- und Spurhaltewarnfunktionen zu aktivieren. In mindestens einer Ausführungsform können auch andere Typen von Stereokameras 2068 zusätzlich oder alternativ zu den hier beschriebenen verwendet werden.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Abschnitte der Umgebung seitlich des Fahrzeugs 2000 aufweist (z.B. Seitenkameras), für die Umgebungsansicht verwendet werden und Informationen liefern, die zur Erstellung und Aktualisierung des Belegungsgitters sowie zur Erzeugung von Seitenaufprallwarnungen verwendet werden. In mindestens einer Ausführungsform kann (können) die Umgebungskamera(s) 2074 (z.B. vier Umgebungskameras 2074, wie es in 20B dargestellt ist) am Fahrzeug 2000 positioniert sein. In mindestens einer Ausführungsform kann (können) die Umgebungskamera(s) 2074 ohne Einschränkung eine beliebige Anzahl und Kombination von Weitwinkelkamera(s) 2070, Fischaugenkamera(s), 360-Grad-Kamera(s) und/oder Ähnlichem aufweisen. Zum Beispiel können in mindestens einer Ausführungsform vier Fischaugenkameras an der Vorderseite, der Rückseite und den Seiten des Fahrzeugs 2000 positioniert sein. In mindestens einer Ausführungsform kann das Fahrzeug 2000 drei Surround-Kamera(s) 2074 (z.B. links, rechts und hinten) verwenden und eine oder mehrere andere Kamera(s) (z.B. eine nach vorne gerichtete Kamera) als vierte Surround-View-Kamera nutzen.
In mindestens einer Ausführungsform können Kameras mit einem Sichtfeld, das Abschnitte der Umgebung hinter dem Fahrzeug 2000 aufweist (z.B. Rückfahrkameras), für die Einparkhilfe, die Umgebungsansicht, die Heckkollisionswarnungen und die Erstellung und Aktualisierung des Belegungsgitters verwendet werden. In mindestens einer Ausführungsform kann eine Vielzahl von Kameras verwendet werden, einschließlich, aber nicht beschränkt auf, Kameras, die auch als nach vorne gerichtete Kamera(s) geeignet sind (z.B. Weitbereichskameras 2098 und/oder Mittelbereichskamera(s) 2076, Stereokamera(s) 2068), Infrarotkamera(s) 2072, usw.), wie es hier beschrieben ist.
20C ist ein Blockdiagramm, das eine beispielhafte Systemarchitektur für das autonome Fahrzeug 2000 aus 20A gemäß mindestens einer Ausführungsform zeigt. In mindestens einer Ausführungsform ist jede Komponente, jedes Merkmal und jedes System des Fahrzeugs 2000 in 20C als über einen Bus 2002 verbunden dargestellt. In mindestens einer Ausführungsform kann der Bus 2002 ohne Einschränkung eine CAN-Datenschnittstelle aufweisen (hier alternativ als „CAN-Bus“ bezeichnet). In mindestens einer Ausführungsform kann ein CAN ein Netzwerk innerhalb des Fahrzeugs 2000 sein, das zur Unterstützung der Steuerung verschiedener Merkmale und Funktionen des Fahrzeugs 2000 verwendet wird, wie z.B. Betätigung der Bremsen, Beschleunigung, Bremsen, Lenkung, Scheibenwischer usw. In mindestens einer Ausführungsform kann der Bus 2002 so ausgestaltet sein, dass er Dutzende oder sogar Hunderte von Knoten aufweist, von denen jeder seine eigene eindeutige Kennung hat (z.B. eine CAN-ID). In mindestens einer Ausführungsform kann der Bus 2002 ausgelesen werden, um den Lenkradwinkel, die Fahrgeschwindigkeit, die Motordrehzahl pro Minute („RPMs“), die Tastenpositionen und/oder andere Fahrzeugstatusanzeigen zu ermitteln. In mindestens einer Ausführungsform kann der Bus 2002 ein CAN-Bus sein, der ASIL B-konform ist.
In mindestens einer Ausführungsform können zusätzlich zu oder alternativ zu CAN auch FlexRay und/oder Ethernet verwendet werden. In mindestens einer Ausführungsform kann eine beliebige Anzahl von Bussen 2002 vorhanden sein, die ohne Einschränkung null oder mehr CAN-Busse, null oder mehr FlexRay-Busse, null oder mehr Ethernet-Busse und/oder null oder mehr andere Arten von Bussen mit einem anderen Protokoll aufweisen können. In mindestens einer Ausführungsform können zwei oder mehr Busse 2002 verwendet werden, um unterschiedliche Funktionen auszuführen, und/oder sie können zur Redundanz verwendet werden. Zum Beispiel kann ein erster Bus 2002 für die Kollisionsvermeidungsfunktionalität und ein zweiter Bus 2002 für die Betätigungssteuerung verwendet werden. In mindestens einer Ausführungsform kann jeder Bus 2002 mit beliebigen Komponenten des Fahrzeugs 2000 kommunizieren, und zwei oder mehr Busse 2002 können mit denselben Komponenten kommunizieren. In mindestens einer Ausführungsform kann jede beliebige Anzahl von System(en) auf (einem) Chip(s) („SoC(s)“) 2004, jede Steuerung 2036 und/oder jeder Computer im Fahrzeug Zugriff auf dieselben Eingabedaten (z.B. Eingaben von Sensoren des Fahrzeugs 2000) haben und mit einem gemeinsamen Bus, wie dem CAN-Bus, verbunden sein.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 eine oder mehrere Steuerung(en) 2036 aufweisen, wie es hier in Bezug auf 20A beschrieben ist. In mindestens einer Ausführungsform kann (können) die Steuerung(en) 2036 für eine Vielzahl von Funktionen verwendet werden. In mindestens einer Ausführungsform kann (können) die Steuerung(en) 2036 mit verschiedenen anderen Komponenten und Systemen des Fahrzeugs 2000 gekoppelt sein und zur Steuerung des Fahrzeugs 2000, zur künstlichen Intelligenz des Fahrzeugs 2000, zum Infotainment für das Fahrzeug 2000 und/oder ähnlichem verwendet werden.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 eine beliebige Anzahl von SoCs 2004 aufweisen. Jedes der SoCs 2004 kann, ohne Einschränkung, zentrale Verarbeitungseinheiten („CPU(s)“) 2006, Grafikverarbeitungseinheiten („GPU(s)“) 2008, Prozessor(en) 2010, Cache(s) 2012, Beschleuniger 2014, Datenspeicher 2016 und/oder andere nicht dargestellte Komponenten und Merkmale aufweisen. In mindestens einer Ausführungsform können SoC(s) 2004 zur Steuerung des Fahrzeugs 2000 in einer Vielzahl von Plattformen und Systemen verwendet werden. In mindestens einer Ausführungsform kann (können) SoC(s) 2004 beispielsweise in einem System (z.B. dem System des Fahrzeugs 2000) mit einer High-Definition („HD“)-Karte 2022 kombiniert sein, die über eine Netzwerkschnittstelle 2024 von einem oder mehreren Servern (in 20C nicht dargestellt) Kartenauffrischungen und/oder -aktualisierungen erhalten kann.
In mindestens einer Ausführungsform kann (können) die CPU(s) 2006 einen CPU-Cluster oder CPU-Komplex (hier alternativ als „CCPLEX“ bezeichnet) aufweisen. In mindestens einer Ausführungsform kann (können) die CPU(s) 2006 mehrere Kerne und/oder Level Two („L2“) Caches aufweisen. In mindestens einer Ausführungsform kann (können) die CPU(s) 2006 beispielsweise acht Kerne in einer kohärenten Multiprozessorkonfiguration aufweisen. In mindestens einer Ausführungsform kann (können) die CPU(s) 2006 vier Dual-Core-Cluster aufweisen, wobei jeder Cluster über einen dedizierten L2-Cache verfügt (z.B. einen 2 MB L2-Cache). In mindestens einer Ausführungsform kann (können) die CPU(s) 2006 (z.B. CCPLEX) so ausgestaltet sein, dass sie den gleichzeitigen Clusterbetrieb unterstützen, so dass jede Kombination von Clustern der CPU(s) 2006 zu jedem Zeitpunkt aktiv sein kann.
In mindestens einer Ausführungsform kann eine oder können mehrere der CPU(s) 2006 Energieverwaltungsfunktionen implementieren, die ohne Einschränkung eines oder mehrere der folgenden Merkmale aufweisen: einzelne Hardwareblöcke können im Leerlauf automatisch getaktet sein, um dynamische Energie zu sparen; jeder Kerntakt kann getaktet sein, wenn der Kern aufgrund der Ausführung von Wait for Interrupt („WFI“)/Wait for Event („WFE“)-Befehlen nicht aktiv Befehle ausführt; jeder Kern kann unabhängig stromgesteuert sein; jeder Kerncluster kann unabhängig taktgesteuert sein, wenn alle Kerne taktgesteuert oder stromgesteuert sind; und/oder jeder Kerncluster kann unabhängig stromgesteuert sein, wenn alle Kerne stromgesteuert sind. In mindestens einer Ausführungsform kann/können die CPU(s) 2006 darüber hinaus einen erweiterten Algorithmus für die Verwaltung von Energiezuständen implementieren, bei dem zulässige Energiezustände und erwartete Aufwachzeiten festgelegt werden und die Hardware/der Mikrocode den besten Energiezustand bestimmt, der für Kern, Cluster und CCPLEX einzunehmen ist. In mindestens einer Ausführungsform können die Prozessorkerne vereinfachte Sequenzen zur Eingabe des Energiezustands in Software unterstützen, wobei die Arbeit an den Mikrocode ausgelagert ist.
In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 eine integrierte GPU aufweisen (hier alternativ als „iGPU“ bezeichnet). In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 programmierbar sein und für parallele Arbeitslasten effizient sein. In mindestens einer Ausführungsform kann/können die GPU(s) 2008 einen erweiterten Tensor-Befehlssatz verwenden. In mindestens einer Ausführungsform kann (können) (die) GPU(s) 2008 einen oder mehrere Streaming-Mikroprozessoren aufweisen, wobei jeder Streaming-Mikroprozessor einen L1-Cache (z.B. einen L1-Cache mit einer Speicherkapazität von mindestens 96 KB) aufweisen kann und zwei oder mehr Streaming-Mikroprozessoren sich einen L2-Cache (z.B. einen L2-Cache mit einer Speicherkapazität von 512 KB) teilen können. In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 mindestens acht Streaming-Mikroprozessoren aufweisen. In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 eine oder mehrere Programmierschnittstellen (API(s)) für Berechnungen verwenden. In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 eine oder mehrere parallele Rechenplattformen und/oder Programmiermodelle (z.B. CUDA von NVIDIA) verwenden.
In mindestens einer Ausführungsform kann eine oder können mehrere der GPU(s) 2008 für die beste Leistung in automobilen und eingebetteten Anwendungsfällen energieoptimiert sein. In einer Ausführungsform kann (können) die GPU(s) 2008 beispielsweise mit Fin-Feldeffekttransistoren („FinFETs“) hergestellt sein. In mindestens einer Ausführungsform kann jeder Streaming-Mikroprozessor eine Anzahl von in mehrere Blöcke unterteilten Rechenkernen mit gemischter Präzision enthalten. Beispielsweise können 64 PF32-Kerne und 32 PF64-Kerne in vier Verarbeitungsblöcke unterteilt sein. In mindestens einer Ausführungsform können jedem Verarbeitungsblock 16 FP32-Kerne, 8 FP64-Kerne, 16 INT32-Kerne, zwei NVIDIA TENSOR COREs mit gemischter Genauigkeit für Deep-Learning-Matrixarithmetik, ein Level-Null-Befehlscache („L0“), ein Warp-Scheduler, eine Dispatch-Einheit und/oder eine 64-KB-Registerdatei zugewiesen sein. In mindestens einer Ausführungsform können Streaming-Mikroprozessoren unabhängige parallele Ganzzahl- und Gleitkomma-Datenpfade aufweisen, um eine effiziente Ausführung von Arbeitslasten mit einer Mischung aus Berechnungen und Adressierungsberechnungen zu ermöglichen. In mindestens einer Ausführungsform können Streaming-Mikroprozessoren eine unabhängige Thread-Planungsfunktion aufweisen, um eine feinkörnigere Synchronisierung und Zusammenarbeit zwischen parallelen Threads zu ermöglichen. In mindestens einer Ausführungsform können Streaming-Mikroprozessoren einen kombinierten L1-Datencache und eine gemeinsame Speichereinheit aufweisen, um die Leistung zu verbessern und gleichzeitig die Programmierung zu vereinfachen.
In mindestens einer Ausführungsform kann eine oder können mehrere der GPU(s) 2008 einen Speicher mit hoher Bandbreite („HBM“) und/oder ein 16-GB-HBM2-Speicher-Subsystem aufweisen, um bei einigen Beispielen eine Spitzen-Speicherbandbreite von etwa 2000 GB/Sekunde bereitzustellen. In mindestens einer Ausführungsform kann zusätzlich oder alternativ zum HBM-Speicher ein synchroner Grafik-Direktzugriffsspeicher („SGRAM“) verwendet werden, wie z.B. ein synchroner Grafik-Doppeldatenraten-Direktzugriffsspeicher vom Typ 5 („GDDR5“).
In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 eine Unified-Memory-Technologie aufweisen. In mindestens einer Ausführungsform kann die Unterstützung von Adressübersetzungsdiensten („ATS“) verwendet werden, damit die GPU(s) 2008 direkt auf Seitentabellen der CPU(s) 2006 zugreifen können. In mindestens einer Ausführungsform kann eine Adressübersetzungsanforderung an die CPU(s) 2006 übermittelt werden, wenn die Speicherverwaltungseinheit („MMU“) der GPU(s) 2008 einen Fehler feststellt. Als Antwort darauf kann (können) die CPU(s) 2006 in ihren Seitentabellen nach einer virtuell-physikalischen Zuordnung der Adresse suchen und in mindestens einer Ausführungsform die Übersetzung zurück an die GPU(s) 2008 übertragen. In mindestens einer Ausführungsform kann die Unified-Memory-Technologie einen einzigen, einheitlichen virtuellen Adressraum für den Speicher sowohl der CPU(s) 2006 als auch der GPU(s) 2008 ermöglichen, wodurch die Programmierung der GPU(s) 2008 und der Anschluss von Anwendungen an die GPU(s) 2008 vereinfacht wird.
In mindestens einer Ausführungsform kann (können) die GPU(s) 2008 eine beliebige Anzahl von Zugriffszählern aufweisen, die die Häufigkeit des Zugriffs der GPU(s) 2008 auf den Speicher anderer Prozessoren verfolgen können. In mindestens einer Ausführungsform können Zugriffszähler dazu beitragen, dass Speicherseiten in den physikalischen Speicher desjenigen Prozessors verschoben werden, der am häufigsten auf Seiten zugreift, wodurch die Effizienz von Speicherbereichen verbessert wird, die von Prozessoren gemeinsam genutzt werden.
In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 eine beliebige Anzahl von Cache(s) 2012 aufweisen, einschließlich der hier beschriebenen. In mindestens einer Ausführungsform kann (können) der/die Cache(s) 2012 beispielsweise einen Level-3-Cache („L3“) aufweisen, der sowohl der/den CPU(s) 2006 als auch der/den GPU(s) 2008 zur Verfügung steht (z.B. der sowohl mit der/den CPU(s) 2006 als auch der/den GPU(s) 2008 verbunden ist). In mindestens einer Ausführungsform kann (können) der (die) Cache(s) 2012 einen Write-Back-Cache aufweisen, der die Zustände der Zeilen verfolgen kann, z.B. durch Verwendung eines Cache-Kohärenzprotokolls (z.B. MEI, MESI, MSI usw.). In mindestens einer Ausführungsform kann der L3-Cache, je nach Ausführungsform, 4 MB oder mehr aufweisen, obwohl auch kleinere Cache-Größen verwendet werden können.
In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 einen oder mehrere Beschleuniger 2014 aufweisen (z.B. Hardwarebeschleuniger, Software-Beschleuniger oder eine Kombination davon). In mindestens einer Ausführungsform kann (können) der (die) SoC(s) 2004 einen Hardwarebeschleunigungscluster aufweisen, der optimierte Hardwarebeschleuniger und/oder einen gro-ßen On-Chip-Speicher aufweisen kann. In mindestens einer Ausführungsform kann ein großer On-Chip-Speicher (z.B. 4 MB SRAM) den Hardware-Beschleunigungscluster in die Lage versetzen, neuronale Netze und andere Berechnungen zu beschleunigen. In mindestens einer Ausführungsform kann der Hardware-Beschleunigungscluster zur Ergänzung der GPU(s) 2008 und zur Entlastung einiger Tasks der GPU(s) 2008 verwendet werden (z.B. um mehr Zyklen der GPU(s) 2008 für die Durchführung anderer Tasks freizugeben). In mindestens einer Ausführungsform kann (können) der/die Beschleuniger 2014 für gezielte Arbeitslasten verwendet werden (z.B. Wahrnehmung, faltende neuronale Netze („CNNs“), rückgekoppelte neuronale Netze („RNNs“) usw.), die stabil genug sind, um für eine Beschleunigung geeignet zu sein. In mindestens einer Ausführungsform kann ein CNN ein regionenbasiertes oder regionales faltendes neuronales Netz („RCNNs“) und ein schnelles RCNN (z.B. wie es für die Objekterkennung verwendet wird) oder eine andere Art von CNN aufweisen.
In mindestens einer Ausführungsform kann (können) der (die) Beschleuniger 2014 (z.B. Hardware-Beschleunigungscluster) einen Deep-Learning-Beschleuniger („DLA“) aufweisen. (Ein) DLA(s) kann (können) ohne Einschränkung eine oder mehrere Tensor Processing Units („TPUs“) aufweisen, die so ausgestaltet sein können, dass sie zusätzliche zehn Billionen Operationen pro Sekunde für Deep-Learning-Anwendungen und Inferencing bereitstellen. In mindestens einer Ausführungsform kann es sich bei den TPUs um Beschleuniger handeln, die für die Durchführung von Bildverarbeitungsfunktionen ausgestaltet und optimiert sind (z.B. für CNNs, RCNNs usw.). Der (die) DLA(s) kann (können) darüber hinaus für einen bestimmten Satz neuronaler Netzwerktypen und Gleitkommaoperationen sowie für Inferencing optimiert sein. In mindestens einer Ausführungsform kann das Design von DLA(s) mehr Leistung pro Millimeter bieten als eine typische Allzweck-GPU und übertrifft in der Regel die Leistung einer CPU bei weitem. In mindestens einer Ausführungsform kann (können) die TPU(s) mehrere Funktionen ausführen, einschließlich einer Einzelinstanz-Faltungsfunktion, die z.B. INT8-, INT16- und FP16-Datentypen sowohl für Merkmale als auch für Gewichte sowie Postprozessorfunktionen unterstützt. In mindestens einer Ausführungsform können DLA(s) schnell und effizient neuronale Netze, insbesondere CNNs, auf verarbeiteten oder unverarbeiteten Daten für eine Vielzahl von Funktionen ausführen, einschließlich, zum Beispiel und ohne Einschränkung: ein CNN für die Objektidentifizierung und -erkennung unter Verwendung von Daten von Kamerasensoren; ein CNN für die Abstandsschätzung unter Verwendung von Daten von Kamerasensoren; ein CNN für die Erkennung und Identifizierung von Einsatzfahrzeugen und die Erkennung unter Verwendung von Daten von Mikrofonen 2096; ein CNN für die Gesichtserkennung und die Identifizierung von Fahrzeugeigentümern unter Verwendung von Daten von Kamerasensoren; und/oder ein CNN für sicherheitsrelevante und/oder sicherheitsbezogene Ereignisse.
In mindestens einer Ausführungsform kann (können) DLA(s) jede Funktion der GPU(s) 2008 ausführen, und durch die Verwendung eines Inferenzbeschleunigers kann ein Entwickler beispielsweise entweder DLA(s) oder GPU(s) 2008 für eine beliebige Funktion vorsehen. In mindestens einer Ausführungsform kann der Entwickler beispielsweise die Verarbeitung von CNNs und Gleitkommaoperationen auf DLA(s) konzentrieren und andere Funktionen der GPU(s) 2008 und/oder einem oder mehreren anderen Beschleunigern 2014 überlassen.
In mindestens einer Ausführungsform kann (können) der (die) Beschleuniger 2014 (z.B. Hardware-Beschleunigungscluster) einen programmierbaren Bildverarbeitungsbeschleuniger („PVA“) aufweisen, der hier alternativ auch als Computer-Vision-Beschleuniger bezeichnet werden kann. In mindestens einer Ausführungsform kann (können) der (die) PVA(s) so gestaltet und ausgestaltet sein, dass er (sie) Computer-Vision-Algorithmen für fortschrittliche Fahrerassistenzsysteme („ADAS“) 2038, autonomes Fahren, Augmented-Reality-Anwendungen („AR“) und/oder Virtual-Reality-Anwendungen („VR“) beschleunigt. PVA(s) können ein Gleichgewicht zwischen Leistung und Flexibilität bieten. In mindestens einer Ausführungsform kann jeder PVA beispielsweise und ohne Einschränkung eine beliebige Anzahl von Rechenkernen mit reduziertem Befehlssatz („RISC“), direkten Speicherzugriff („DMA“) und/oder eine beliebige Anzahl von Vektorprozessoren aufweisen.
In mindestens einer Ausführungsform können die RISC-Kerne mit Bildsensoren (z.B. Bildsensoren einer der hier beschriebenen Kameras), Bildsignalprozessoren und/oder ähnlichem interagieren. In mindestens einer Ausführungsform kann jeder der RISC-Kerne eine beliebige Menge an Speicher aufweisen. In mindestens einer Ausführungsform können die RISC-Kerne je nach Ausführungsform eines von mehreren Protokollen verwenden. In mindestens einer Ausführungsform können RISC-Kerne ein Echtzeitbetriebssystem („RTOS“) ausführen. In mindestens einer Ausführungsform können RISC-Kerne mit einer oder mehreren integrierten Schaltungseinrichtungen, anwendungsspezifischen integrierten Schaltungen („ASICs“) und/oder Speichereinrichtungen implementiert sein. In mindestens einer Ausführungsform können RISC-Kerne beispielsweise einen Befehls-Cache und/oder einen eng gekoppelten RAM aufweisen.
In mindestens einer Ausführungsform kann ein DMA es Komponenten der PVA(s) ermöglichen, unabhängig von der/den CPU(s) 2006 auf den Systemspeicher zuzugreifen. In mindestens einer Ausführungsform kann ein DMA eine beliebige Anzahl von Merkmalen unterstützen, die zur Optimierung des PVAs verwendet werden, einschließlich, aber nicht beschränkt auf die Unterstützung von mehrdimensionaler Adressierung und/oder zirkulärer Adressierung. In mindestens einer Ausführungsform kann ein DMA bis zu sechs oder mehr Dimensionen der Adressierung unterstützen, die ohne Einschränkung Blockbreite, Blockhöhe, Blocktiefe, horizontales Block-Stepping, vertikales Block-Stepping und/oder Tiefen-Stepping aufweisen können.
In mindestens einer Ausführungsform können Vektorprozessoren programmierbare Prozessoren sein, die für eine effiziente und flexible Ausführung der Programmierung für Computer-Vision-Algorithmen ausgelegt sein können und Signalverarbeitungsfunktionen bieten. In mindestens einer Ausführungsform kann der PVA einen PVA-Kern und zwei Vektorverarbeitungs-Subsystem-Partitionen aufweisen. In mindestens einer Ausführungsform kann der PVA-Kern ein Prozessor-Subsystem, DMA-Engine(s) (z.B. zwei DMA-Engines) und/oder andere Peripheriegeräte aufweisen. In mindestens einer Ausführungsform kann das Vektorverarbeitungs-Subsystem als primäre Verarbeitungseinheit des PVAs fungieren und eine Vektorverarbeitungseinheit („VPU“), einen Befehlscache und/oder einen Vektorspeicher (z.B. „VMEM“) aufweisen. In mindestens einer Ausführungsform kann der VPU-Kern einen digitalen Signalprozessor aufweisen, wie z.B. einen digitalen Signalprozessor mit mehreren Daten für eine Anweisung („SIMD“) und sehr langen Anweisungsworten („VLIW‟). In mindestens einer Ausführungsform kann eine Kombination aus SIMD und VLIW den Durchsatz und die Geschwindigkeit erhöhen.
In mindestens einer Ausführungsform kann jeder der Vektorprozessoren einen Befehls-Cache aufweisen und mit einem dedizierten Speicher verbunden sein. Infolgedessen kann in mindestens einer Ausführungsform jeder der Vektorprozessoren so konfiguriert sein, dass er unabhängig von anderen Vektorprozessoren arbeitet. In mindestens einer Ausführungsform können Vektorprozessoren, die in einem bestimmten PVA enthalten sind, so konfiguriert sein, dass sie Datenparallelität verwenden. Beispielsweise können in mindestens einer Ausführungsform mehrere Vektorprozessoren, die in einem einzigen PVA enthalten sind, denselben Computer-Vision-Algorithmus ausführen, jedoch für unterschiedliche Bildbereiche. In mindestens einer Ausführungsform können Vektorprozessoren, die in einem bestimmten PVA enthalten sind, gleichzeitig verschiedene Bildverarbeitungsalgorithmen für dasselbe Bild oder sogar verschiedene Algorithmen für aufeinander folgende Bilder oder Abschnitte eines Bildes ausführen. In mindestens einer Ausführungsform kann unter anderem eine beliebige Anzahl von PVAs in einem Hardware-Beschleunigungscluster und eine beliebige Anzahl von Vektorprozessoren in jedem PVA vorhanden sein. In mindestens einer Ausführungsform kann/können (der) PVA(s) einen zusätzlichen Fehlerkorrekturcode-Speicher („ECC“) aufweisen, um die Gesamtsystemsicherheit zu erhöhen.
In mindestens einer Ausführungsform kann (können) der (die) Beschleuniger 2014 (z.B. ein Hardware-Beschleunigungscluster) ein Computer-Vision-Netzwerk auf dem Chip und einen statischen Direktzugriffsspeicher („SRAM“) aufweisen, um einen SRAM mit hoher Bandbreite und geringer Latenz für den (die) Beschleuniger 2014 bereitzustellen. In mindestens einer Ausführungsform kann der On-Chip-Speicher mindestens 4 MB SRAM aufweisen, der beispielsweise und ohne Einschränkung aus acht feldkonfigurierbaren Speicherblöcken besteht, auf die sowohl der PVA als auch der DLA zugreifen können. In mindestens einer Ausführungsform kann jedes Paar von Speicherblöcken eine erweiterte Peripheriebusschnittstelle („APB“), Konfigurationsschaltungen, eine Steuerung und einen Multiplexer aufweisen. In mindestens einer Ausführungsform kann jeder beliebige Speichertyp verwendet werden. In mindestens einer Ausführungsform können PVA und DLA über einen Backbone auf den Speicher zugreifen, der PVA und DLA einen Hochgeschwindigkeitszugriff auf den Speicher ermöglicht. In mindestens einer Ausführungsform kann der Backbone ein Computer-Vision-Netzwerk auf dem Chip aufweisen, das PVA und DLA mit dem Speicher verbindet (z.B. unter Verwendung einer APB).
In mindestens einer Ausführungsform kann das Computer-Vision-Netz auf dem Chip eine Schnittstelle aufweisen, die vor der Übertragung von Steuersignalen/Adressen/Daten feststellt, dass sowohl der PVA als auch der DLA bereitstehende und gültige Signale liefern. In mindestens einer Ausführungsform kann eine Schnittstelle getrennte Phasen und getrennte Kanäle für die Übertragung von Steuersignalen/Adressen/Daten sowie eine Burst-Kommunikation für die kontinuierliche Datenübertragung vorsehen. In mindestens einer Ausführungsform kann eine Schnittstelle den Normen der Internationalen Organisation für Normung („ISO“) 26262 oder der Internationalen Elektrotechnischen Kommission („IEC“) 61508 entsprechen, obwohl auch andere Normen und Protokolle verwendet werden können.
In mindestens einer Ausführungsform kann eines oder können mehrere der SoC(s) 2004 einen Echtzeit-Raytracing-Hardwarebeschleuniger aufweisen. In mindestens einer Ausführungsform kann der Echtzeit-Raytracing-Hardwarebeschleuniger verwendet werden, um schnell und effizient Positionen und Ausmaße von Objekten (z.B. innerhalb eines Weltmodells) zu bestimmen, um Echtzeit-Visualisierungssimulationen zu erzeugen, für RADAR-Signalinterpretation, für Schallausbreitungssynthese und/oder -analyse, für die Simulation von SONAR-Systemen, für eine allgemeine Wellenausbreitungssimulation, für den Vergleich mit LIDAR-Daten zum Zwecke der Lokalisierung und/oder für andere Funktionen und/oder für andere Zwecke.
In mindestens einer Ausführungsform hat/haben der/die Beschleuniger 2014 (z.B. Hardwarebeschleuniger-Cluster) eine breite Palette von Anwendungen für das autonome Fahren. In mindestens einer Ausführungsform kann ein PVA ein programmierbarer Bildverarbeitungsbeschleuniger sein, der für wichtige Verarbeitungsschritte in ADAS und autonomen Fahrzeugen verwendet werden kann. In mindestens einer Ausführungsform eignen sich die Fähigkeiten eines PVAs gut für algorithmische Bereiche, die eine vorhersehbare Verarbeitung bei geringer Leistung und geringer Latenz benötigen. Mit anderen Worten: ein PVA eignet sich gut für halbdichte oder dichte reguläre Berechnungen, selbst bei kleinen Datensätzen, die vorhersehbare Laufzeiten mit geringer Latenz und geringem Stromverbrauch erfordern. In mindestens einer Ausführungsform sind für autonome Fahrzeuge, wie z.B. Fahrzeug 2000, PVAs entwickelt, um klassische Computer-Vision-Algorithmen auszuführen, da sie effizient bei der Objekterkennung sind und mit ganzzahligen mathematischen Verfahren arbeiten.
Zum Beispiel wird in mindestens einer Ausführungsform einer Technologie ein PVA verwendet, um Computer-Stereo-Vision durchzuführen. In mindestens einer Ausführungsform kann bei einigen Beispielen ein auf semiglobalem Matching basierender Algorithmus verwendet werden, obwohl dies nicht als Einschränkung gedacht ist. In mindestens einer Ausführungsform werden bei Anwendungen für das autonome Fahren der Stufen 3-5 Bewegungsschätzungen/Stereoabgleich während der Fahrt verwendet (z.B. Struktur aus Bewegung, Fußgängererkennung, Fahrspurerkennung usw.). In mindestens einer Ausführungsform kann der PVA eine Computer-Stereosichtfunktion auf Eingaben von zwei monokularen Kameras ausführen.
In mindestens einer Ausführungsform kann ein PVA verwendet werden, um einen dichten optischen Fluss auszuführen. Zum Beispiel kann ein PVA in mindestens einer Ausführungsform RADAR-Rohdaten verarbeiten (z.B. unter Verwendung einer 4D-Fast-Fourier-Transformation), um verarbeitete RADAR-Daten zu liefern. In mindestens einer Ausführungsform wird ein PVA für die Flugzeittiefenverarbeitung verwendet, indem Flugzeit-Rohdaten verarbeitet werden, um z.B. verarbeitete Flugzeitdaten bereitzustellen.
In mindestens einer Ausführungsform kann ein DLA verwendet werden, um jede Art von Netzwerk zu betreiben, um die Steuerung und die Fahrsicherheit zu verbessern, einschließlich beispielsweise und ohne Einschränkung eines neuronalen Netzwerks, das für jede Objekterkennung ein Maß für das Vertrauen ausgibt. In mindestens einer Ausführungsform kann das Vertrauen als Wahrscheinlichkeit dargestellt oder interpretiert werden, oder als relative „Gewichtung“ jeder Erkennung im Vergleich zu anderen Erkennungen. In mindestens einer Ausführungsform ermöglicht es die Konfidenz dem System, darüber hinaus Entscheidungen darüber zu treffen, welche Erkennungen als echte positive Erkennungen und welche als falsch positive Erkennungen zu betrachten sind. In mindestens einer Ausführungsform kann zum Beispiel ein System einen Schwellenwert für die Zuverlässigkeit festlegen und nur Erkennungen, die den Schwellenwert überschreiten, als echte positive Erkennungen betrachten. In einer Ausführungsform, in der ein automatisches Notbremssystem („AEB“) verwendet wird, würden falsch positive Erkennungen dazu führen, dass das Fahrzeug automatisch eine Notbremsung durchführt, was natürlich unerwünscht ist. In mindestens einer Ausführungsform können sehr sichere Erkennungen als Auslöser für ein AEB angesehen werden. In mindestens einer Ausführungsform kann ein DLA ein neuronales Netz zur Regression des Vertrauenswertes einsetzen. In mindestens einer Ausführungsform kann das neuronale Netz als Eingabe zumindest eine Teilmenge von Parametern verwenden, wie z.B. die Abmessungen des Begrenzungsrahmens, die (z.B. von einem anderen Teilsystem) erhaltene Schätzung der Grundfläche, die Ausgabe des/der IMU-Sensors/en 2066, die mit der Ausrichtung des Fahrzeugs 2000 korreliert, die Entfernung, die Schätzungen der 3D-Position des Objekts, die vom neuronalen Netz und/oder anderen Sensoren (z.B. LIDAR-Sensor(en) 2064 oder RADAR-Sensor(en) 2060) erhalten werden, und andere.
In mindestens einer Ausführungsform kann ein oder können mehrere SoC(s) 2004 einen oder mehrere Datenspeicher 2016 (z.B. einen Speicher) aufweisen. In mindestens einer Ausführungsform kann (können) der (die) Datenspeicher 2016 ein On-Chip-Speicher des (der) SoC(s) 2004 sein, der (die) neuronale Netze speichern kann (können), die auf GPU(s) 2008 und/oder einem DLA durchzuführen sind. In mindestens einer Ausführungsform kann die Kapazität des/der Datenspeicher(s) 2016 groß genug sein, um mehrere Instanzen von neuronalen Netzen aus Gründen der Redundanz und Sicherheit zu speichern. In mindestens einer Ausführungsform kann/können der/die Datenspeicher 2012 L2 oder L3 Cache(s) umfassen.
In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 eine beliebige Anzahl von Prozessoren 2010 (z.B. eingebettete Prozessoren) aufweisen. In mindestens einer Ausführungsform kann (können) der (die) Prozessor(en) 2010 einen Boot- und Energieverwaltungsprozessor aufweisen, bei dem es sich um einen dedizierten Prozessor und ein dediziertes Subsystem handeln kann, um die Boot-Energie- und Verwaltungsfunktionen und die damit verbundene Sicherheitsdurchsetzung zu handhaben. In mindestens einer Ausführungsform kann der Boot- und Energieverwaltungsprozessor ein Teil der Bootsequenz des/der SoC(s) 2004 sein und Laufzeit-Energieverwaltungsdienste bereitstellen. In mindestens einer Ausführungsform kann der Prozessor für die Boot-Energieversorgung und -Verwaltung Takt- und Spannungsprogrammierung, Unterstützung bei Systemübergängen mit niedrigem Energiebedarf, Verwaltung von SoC(s) 2004-Temperaturen und Temperatursensoren und/oder Verwaltung von SoC(s) 2004-Energieversorgungszuständen bereitstellen. In mindestens einer Ausführungsform kann jeder Temperatursensor als Ringoszillator implementiert sein, dessen Ausgangsfrequenz proportional zur Temperatur ist, und (ein) SoC(s) 2004 kann/können Ringoszillatoren verwenden, um Temperaturen von CPU(s) 2006, GPU(s) 2008 und/oder Beschleuniger(n) 2014 zu erfassen. In mindestens einer Ausführungsform kann der Boot- und Energieverwaltungsprozessor, wenn festgestellt wird, dass die Temperaturen einen Schwellenwert überschreiten, in eine Temperaturfehlerroutine eintreten und die SoC(s) 2004 in einen Zustand mit geringerer Leistung versetzen und/oder das Fahrzeug 2000 in einen Chauffeur-zu-sicherem-Halt-Modus versetzen (z.B. das Fahrzeug 2000 zu einem sicheren Halt bringen).
In mindestens einer Ausführungsform kann/können der/die Prozessor(en) 2010 darüber hinaus einen Satz eingebetteter Prozessoren aufweisen, die als Audioverarbeitungsmaschine dienen können. In mindestens einer Ausführungsform kann die Audioverarbeitungsmaschine ein Audio-Subsystem sein, das eine vollständige Hardware-Unterstützung für Mehrkanal-Audio über mehrere Schnittstellen und eine breite und flexible Palette von Audio-I/O-Schnittstellen ermöglicht. In mindestens einer Ausführungsform handelt es sich bei der Audioverarbeitungsmaschine um einen dedizierten Prozessorkern mit einem digitalen Signalprozessor mit dediziertem RAM.
In mindestens einer Ausführungsform kann/können der/die Prozessor(en) 2010 darüber hinaus eine „always on“-Prozessor-Maschine aufweisen, die die notwendigen Hardware-Funktionen zur Unterstützung von Sensor-Management mit geringem Stromverbrauch und Aufwach-Anwendungsfälle bereitstellen kann. In mindestens einer Ausführungsform kann die „always on“-Prozessor-Maschine ohne Einschränkung einen Prozessorkern, ein eng gekoppeltes RAM, unterstützende Peripheriegeräte (z.B. Timer und Interrupt-Controller), verschiedene I/O-Controller-Peripheriegeräte und Routing-Logik aufweisen.
In mindestens einer Ausführungsform kann/können der/die Prozessor(en) 2010 darüber hinaus eine Sicherheits-Cluster-Maschine aufweisen, die ohne Einschränkung ein dediziertes Prozessor-Subsystem zur Handhabung des Sicherheitsmanagements für Automobilanwendungen aufweist. In mindestens einer Ausführungsform kann die Sicherheits-Cluster-Maschine ohne Einschränkung zwei oder mehr Prozessorkerne, ein eng gekoppeltes RAM, unterstützende Peripheriegeräte (z.B. Zeitgeber, eine Interrupt-Steuerung usw.) und/oder eine Routing-Logik aufweisen. In einem Sicherheitsmodus können in mindestens einer Ausführungsform zwei oder mehr Kerne in einem Lockstep-Modus arbeiten und als ein einziger Kern mit einer Vergleichslogik funktionieren, um etwaige Unterschiede zwischen ihren Operationen zu erkennen. In mindestens einer Ausführungsform kann (können) der (die) Prozessor(en) 2010 darüber hinaus eine Echtzeit-Kamera-Maschine aufweisen, die ohne Einschränkung ein dediziertes Prozessor-Subsystem zur Handhabung des Echtzeit-Kameramanagements aufweisen kann. In mindestens einer Ausführungsform kann (können) der (die) Prozessor(en) 2010 darüber hinaus einen Signalprozessor mit hohem Dynamikbereich aufweisen, der ohne Einschränkung einen Bildsignalprozessor aufweisen kann, der eine Hardware-Maschine ist, die Teil der Kameraverarbeitungspipeline ist.
In mindestens einer Ausführungsform kann (können) der (die) Prozessor(en) 2010 einen Videobildkompositor aufweisen, der ein Verarbeitungsblock sein kann (z.B. auf einem Mikroprozessor implementiert), der Videonachverarbeitungsfunktionen implementiert, die von einer Videowiedergabeanwendung benötigt werden, um das endgültige Bild für das Spieler-Fenster zu erzeugen. In mindestens einer Ausführungsform kann der Videobildkompositor eine Linsenverzerrungskorrektur an der/den Weitwinkelkamera(s) 2070, der/den Surround-Kamera(s) 2074 und/oder an dem/den Sensor(en) der Überwachungskamera(s) in der Kabine vornehmen. In mindestens einer Ausführungsform wird/werden der/die Sensor(en) der Überwachungskamera(s) in der Kabine vorzugsweise von einem neuronalen Netz überwacht, das auf einer anderen Instanz des SoC 2004 läuft und so ausgestaltet ist, dass es Ereignisse in der Kabine erkennt und entsprechend reagiert. In mindestens einer Ausführungsform kann ein System im Fahrzeuginneren ohne Einschränkung Lippenlesen durchführen, um den Mobilfunkdienst zu aktivieren und einen Anruf zu tätigen, E-Mails zu diktieren, das Fahrtziel zu ändern, das Infotainmentsystem und die Einstellungen des Fahrzeugs zu aktivieren oder zu ändern oder sprachgesteuertes Surfen im Internet zu ermöglichen. In mindestens einer Ausführungsform stehen dem Fahrer bestimmte Funktionen zur Verfügung, wenn das Fahrzeug in einem autonomen Modus betrieben wird, und sind ansonsten deaktiviert.
In mindestens einer Ausführungsform kann der Videobildkompositor eine verbesserte zeitliche Rauschunterdrückung sowohl für eine räumliche als auch für eine zeitliche Rauschunterdrückung aufweisen. Zum Beispiel in mindestens einer Ausführungsform, wenn Bewegung in einem Video auftritt, gewichtet die Rauschunterdrückung die räumliche Information geeignet und verringert das Gewicht der Information, die von benachbarten Bildern geliefert wird. In mindestens einer Ausführungsform, bei der ein Bild oder ein Abschnitt eines Bildes keine Bewegung aufweist, kann die vom Videobildkompositor durchgeführte zeitliche Rauschreduzierung Informationen aus dem vorherigen Bild verwenden, um das Rauschen im aktuellen Bild zu reduzieren.
In mindestens einer Ausführungsform kann der Videobildkompositor auch so ausgestaltet sein, dass er eine Stereorektifizierung an eingegebenen Stereolinsenrahmen durchführt. In mindestens einer Ausführungsform kann der Videobildkompositor darüber hinaus für die Gestaltung der Benutzeroberfläche verwendet werden, wenn der Desktop des Betriebssystems in Gebrauch ist und die GPU(s) 2008 nicht zum kontinuierlichen Rendern neuer Oberflächen benötigt werden. In mindestens einer Ausführungsform, wenn die GPU(s) 2008 eingeschaltet sind und aktiv 3D-Rendering durchführen, kann der Videobildkompositor verwendet werden, um die GPU(s) 2008 zu entlasten, um die Leistung und Reaktionsfähigkeit zu verbessern.
In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 darüber hinaus eine serielle MIPI-Kameraschnittstelle zum Empfang von Video und Eingaben von Kameras, eine Hochgeschwindigkeitsschnittstelle und/oder einen Videoeingabeblock aufweisen, der für Kamera- und verwandte Pixeleingabefunktionen verwendet werden kann. In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 darüber hinaus eine oder mehrere Eingabe-/Ausgabe-Steuerungen aufweisen, die durch Software gesteuert werden können und für den Empfang von I/O-Signalen verwendet werden können, die keiner bestimmten Rolle zugeordnet sind.
In mindestens einer Ausführungsform können ein oder mehrere SoC(s) 2004 darüber hinaus eine breite Palette von Peripherieschnittstellen aufweisen, um die Kommunikation mit Peripheriegeräten, Audio-Encodern/Decodern („Codecs“), der Energieverwaltung und/oder anderen Einrichtungen zu ermöglichen. SoC(s) 2004 kann (können) verwendet werden, um Daten von Kameras (z.B. verbunden über Gigabit Multimedia Serial Link und Ethernet), Sensoren (z.B. LIDAR-Sensor(en) 2064, RADAR-Sensor(en) 2060 usw., die über Ethernet verbunden sein können), Daten von Bus 2002 (z.B. Geschwindigkeit des Fahrzeugs 2000, Lenkradposition usw.), Daten von GNSS-Sensor(en) 2058 (z.B. verbunden über Ethernet oder CAN-Bus) usw. zu verarbeiten. In mindestens einer Ausführungsform kann einer oder können mehrere der SoC(s) 2004 darüber hinaus dedizierte Hochleistungs-Massenspeichersteuerungen aufweisen, die ihre eigenen DMA-Maschinen aufweisen können und die verwendet werden können, um die CPU(s) 2006 von Routine-Datenverwaltungsaufgaben zu entlasten.
In mindestens einer Ausführungsform kann (können) der (die) SoC(s) 2004 eine End-to-End-Plattform mit einer flexiblen Architektur sein, die die Automatisierungsebenen 3 bis 5 umfasst und dadurch eine umfassende funktionale Sicherheitsarchitektur bereitstellt, die Computer-Vision- und ADAS-Techniken für Diversität und Redundanz nutzt und eine Plattform für einen flexiblen, zuverlässigen Fahrsoftware-Stack zusammen mit Deep-Learning-Werkzeugen bereitstellt. In mindestens einer Ausführungsform können die SoC(s) 2004 schneller, zuverlässiger und sogar energie- und platzsparender sein als herkömmliche Systeme. Zum Beispiel können in mindestens einer Ausführungsform der/die Beschleuniger 2014 in Kombination mit der/den CPU(s) 2006, der/den GPU(s) 2008 und dem/den Datenspeicher(n) 2016 eine schnelle, effiziente Plattform für autonome Fahrzeuge der Stufe 3-5 bilden.
In mindestens einer Ausführungsform können Computer-Vision-Algorithmen auf CPUs ausgeführt werden, die unter Verwendung einer Hochsprachen-Programmierung, wie z.B. C, ausgestaltet sein können, um eine Vielzahl von Verarbeitungsalgorithmen für eine Vielzahl von visuellen Daten auszuführen. In mindestens einer Ausführungsform sind CPUs jedoch oft nicht in der Lage, die Leistungsanforderungen vieler Bildverarbeitungsanwendungen zu erfüllen, wie z.B. die Anforderungen an die Ausführungszeit und den Stromverbrauch. In mindestens einer Ausführungsform sind viele CPUs nicht in der Lage, komplexe Objekterkennungsalgorithmen in Echtzeit auszuführen, die in fahrzeuginternen ADAS-Anwendungen und in praktischen autonomen Fahrzeugen der Stufe 3-5 verwendet werden.
Ausführungsformen, wie sie hier beschrieben sind, ermöglichen die gleichzeitige und/oder sequenzielle Ausführung mehrerer neuronaler Netze und die Kombination der Ergebnisse, um autonome Fahrfunktionen der Stufe 3-5 zu ermöglichen. Zum Beispiel kann in mindestens einer Ausführungsform ein CNN, das auf einem DLA oder einer diskreten GPU (z.B. GPU(s) 2020) ausgeführt wird, eine Text- und Worterkennung aufweisen, die es dem Supercomputer ermöglicht, Verkehrsschilder zu lesen und zu verstehen, einschließlich Schildern, für die das neuronale Netz nicht speziell trainiert wurde. In mindestens einer Ausführungsform kann ein DLA darüber hinaus ein neuronales Netz aufweisen, das in der Lage ist, Verkehrszeichen zu identifizieren, zu interpretieren und semantisch zu verstehen, und dieses semantische Verständnis an die auf einem CPU-Komplex laufenden Wegplanungsmodule weiterzugeben.
In mindestens einer Ausführungsform können mehrere neuronale Netze gleichzeitig ausgeführt werden, wie beim Fahren der Stufe 3, 4 oder 5. Zum Beispiel kann in mindestens einer Ausführungsform ein Warnschild mit der Aufschrift „Vorsicht: Blinkende Lichter deuten auf Vereisung hin“ zusammen mit einem elektrischen Licht unabhängig oder gemeinsam von mehreren neuronalen Netzen interpretiert werden. In mindestens einer Ausführungsform kann das Schild selbst von einem ersten eingesetzten neuronalen Netz (z.B. einem trainierten neuronalen Netz) als Verkehrsschild identifiziert werden, und der Text „Blinkende Lichter deuten auf Glatteis hin“ kann von einem zweiten eingesetzten neuronalen Netz interpretiert werden, das die (vorzugsweise auf einem CPU-Komplex ausgeführte) Wegplanungssoftware des Fahrzeugs darüber informiert, dass, wenn blinkende Lichter erkannt werden, Glatteis vorliegt. In mindestens einer Ausführungsform kann das Blinklicht durch den Betrieb eines dritten neuronalen Netzwerks über mehrere Bilder identifiziert werden, das die Wegplanungssoftware des Fahrzeugs über das Vorhandensein (oder Fehlen) von Blinklichtern informiert. In mindestens einer Ausführungsform können alle drei neuronalen Netze gleichzeitig laufen, beispielsweise innerhalb eines DLAs und/oder auf GPU(s) 2008.
In mindestens einer Ausführungsform kann ein CNN zur Gesichtserkennung und zur Identifizierung des Fahrzeugbesitzers Daten von Kamerasensoren verwenden, um die Anwesenheit eines autorisierten Fahrers und/oder Besitzers des Fahrzeugs 2000 zu identifizieren. In mindestens einer Ausführungsform kann eine immer aktive Sensorverarbeitungs-Maschine verwendet werden, um das Fahrzeug zu entriegeln, wenn sich der Besitzer der Fahrertür nähert, und um die Lichter einzuschalten, und, im Sicherheitsmodus, um das Fahrzeug zu deaktivieren, wenn der Besitzer das Fahrzeug verlässt. Auf diese Weise sorgen die SoC(s) 2004 für Sicherheit gegen Diebstahl und/oder Carjacking.
In mindestens einer Ausführungsform kann ein CNN zur Erkennung und Identifizierung von Einsatzfahrzeugen Daten von Mikrofonen 2096 verwenden, um Sirenen von Einsatzfahrzeugen zu erkennen und zu identifizieren. In mindestens einer Ausführungsform verwenden die SoC(s) 2004 ein CNN zur Klassifizierung von Umwelt- und Stadtgeräuschen sowie zur Klassifizierung visueller Daten. In mindestens einer Ausführungsform wird ein CNN, das auf einem DLA läuft, darauf trainiert, die relative Annäherungsgeschwindigkeit von Einsatzfahrzeugen zu erkennen (z.B. unter Verwendung des Dopplereffekts). In mindestens einer Ausführungsform kann ein CNN auch so trainiert werden, dass es Einsatzfahrzeuge identifiziert, die spezifisch für das lokale Gebiet sind, in dem das Fahrzeug unterwegs ist, wie es von GNSS-Sensor(en) 2058 identifiziert wird. In mindestens einer Ausführungsform wird ein CNN bei einem Einsatz in Europa versuchen, europäische Sirenen zu erkennen, und bei einem Einsatz in den Vereinigten Staaten wird das CNN versuchen, nur nordamerikanische Sirenen zu identifizieren. In mindestens einer Ausführungsform kann, sobald ein Einsatzfahrzeug erkannt wird, ein Steuerprogramm verwendet werden, um eine Sicherheitsroutine für Einsatzfahrzeuge auszuführen, das Fahrzeug zu verlangsamen, an den Straßenrand zu fahren, das Fahrzeug zu parken und/oder das Fahrzeug im Leerlauf laufen zu lassen, mit Hilfe des/der Ultraschallsensors/en 2062, bis das/die Einsatzfahrzeug(e) vorbeifahren.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 eine oder mehrere CPU(s) 2018 (z.B. diskrete CPU(s) oder dCPU(s)) aufweisen, die über eine Hochgeschwindigkeitsverbindung (z.B. PCIe) mit dem/den SoC(s) 2004 verbunden sein können. In mindestens einer Ausführungsform kann (können) die CPU(s) 2018 beispielsweise einen X86-Prozessor aufweisen. (Eine) CPU(s) 2018 kann/können verwendet werden, um eine Vielzahl von Funktionen auszuführen, einschließlich der Schlichtung potenziell inkonsistenter Ergebnisse zwischen ADAS-Sensoren und SoC(s) 2004 und/oder der Überwachung des Status und des Zustands der Steuerung(en) 2036 und/oder eines Infotainment-Systems auf einem Chip („Infotainment-SoC“) 2030, zum Beispiel.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 GPU(s) 2020 (z.B. diskrete GPU(s) oder dGPU(s)) aufweisen, die mit dem/den SoC(s) 2004 über eine Hochgeschwindigkeitsverbindung (z.B. NVIDIAs NVLINK) gekoppelt sein können. In mindestens einer Ausführungsform kann/können GPU(s) 2020 zusätzliche künstliche Intelligenzfunktionalität bereitstellen, beispielsweise durch Ausführen redundanter und/oder unterschiedlicher neuronaler Netze, und kann/können verwendet werden, um neuronale Netze zu trainieren und/oder zu aktualisieren, was zumindest teilweise auf Eingaben (z.B. Sensordaten) von Sensoren des Fahrzeugs 2000 basiert.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus eine Netzwerkschnittstelle 2024 aufweisen, die ohne Einschränkung eine oder mehrere drahtlose Antennen 2026 aufweisen kann (z.B. eine oder mehrere drahtlose Antennen 2026 für verschiedene Kommunikationsprotokolle, wie z.B. eine Mobilfunkantenne, eine Bluetooth-Antenne, usw.). In mindestens einer Ausführungsform kann die Netzwerkschnittstelle 2024 verwendet werden, um eine drahtlose Verbindung über das Internet mit einer Cloud (z.B. mit einem oder mehreren Servern und/oder anderen Netzwerkeinrichtungen), mit anderen Fahrzeugen und/oder mit Recheneinrichtungen (z.B. Clienteinrichtungen von Fahrgästen) zu ermöglichen. In mindestens einer Ausführungsform kann zur Kommunikation mit anderen Fahrzeugen eine direkte Verbindung zwischen dem Fahrzeug 2000 und einem anderen Fahrzeug und/oder eine indirekte Verbindung (z.B. über Netzwerke und das Internet) hergestellt werden. In mindestens einer Ausführungsform können direkte Verbindungen über eine Fahrzeug-zu-Fahrzeug-Kommunikationsverbindung hergestellt werden. In mindestens einer Ausführungsform kann die Fahrzeug-zu-Fahrzeug-Kommunikationsverbindung dem Fahrzeug 2000 Informationen über Fahrzeuge in der Nähe des Fahrzeugs 2000 liefern (z.B. Fahrzeuge vor, neben und/oder hinter dem Fahrzeug 2000). In mindestens einer Ausführungsform kann die vorgenannte Funktionalität Teil einer kooperativen adaptiven Geschwindigkeitsregelungsfunktion des Fahrzeugs 2000 sein.
In mindestens einer Ausführungsform kann die Netzwerkschnittstelle 2024 ein SoC aufweisen, das Modulations- und Demodulationsfunktionen bereitstellt und die Steuerung(en) 2036 in die Lage versetzt, über drahtlose Netzwerke zu kommunizieren. In mindestens einer Ausführungsform kann die Netzwerkschnittstelle 2024 ein Hochfrequenz-Frontend für die Aufwärtskonvertierung von einem Basisband auf eine Hochfrequenz und die Abwärtskonvertierung von einer Hochfrequenz auf ein Basisband aufweisen. In mindestens einer Ausführungsform können die Frequenzumwandlungen auf jede technisch mögliche Weise durchgeführt werden. Beispielsweise können Frequenzumwandlungen durch bekannte Verfahren und/oder unter Verwendung von Superheterodyn-Verfahren durchgeführt werden. In mindestens einer Ausführungsform kann die Hochfrequenz-Front-End-Funktionalität durch einen separaten Chip bereitgestellt werden. In mindestens einer Ausführungsform kann die Netzwerkschnittstelle eine drahtlose Funktionalität zur Kommunikation über LTE, WCDMA, UMTS, GSM, CDMA2000, Bluetooth, Bluetooth LE, Wi-Fi, Z-Wave, ZigBee, LoRaWAN und/oder andere drahtlose Protokolle aufweisen.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus einen oder mehrere Datenspeicher 2028 aufweisen, die ohne Einschränkung einen Off-Chip-Speicher (z.B. Off-SoC(s) 2004) aufweisen können. In mindestens einer Ausführungsform kann (können) der (die) Datenspeicher 2028 ohne Einschränkung ein oder mehrere Speicherelemente aufweisen, darunter RAM, SRAM, dynamischer Direktzugriffsspeicher („DRAM“), Video-Direktzugriffsspeicher („VRAM“), Flash, Festplatten und/oder andere Komponenten und/oder Einrichtungen, die mindestens ein Bit an Daten speichern können.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus GNSS-Sensor(en) 2058 (z.B. GPS- und/oder unterstützte GPS-Sensoren) aufweisen, um bei der Kartierung, der Wahrnehmung, der Erstellung von Belegungsrastern und/oder der Pfadplanung zu helfen. In mindestens einer Ausführungsform kann eine beliebige Anzahl von GNSS-Sensor(en) 2058 verwendet werden, die beispielsweise und ohne Einschränkung ein GPS aufweisen, das einen USB-Anschluss mit einer Ethernet-zu-Seriell-Brücke (z.B. RS-232) verwendet.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus RADAR-Sensor(en) 2060 aufweisen. Der/die RADAR-Sensor(en) 2060 kann/können von einem Fahrzeug 2000 für die Fahrzeugerkennung über große Entfernungen verwendet werden, selbst bei Dunkelheit und/oder schlechten Wetterbedingungen. In mindestens einer Ausführungsform können die RADAR-Funktionssicherheitsstufen ASIL B sein. Der/die RADAR-Sensor(en) 2060 kann/können CAN und/oder den Bus 2002 (z.B. zur Übertragung der von dem/den RADAR-Sensor(en) 2060 erzeugten Daten) zur Steuerung und zum Zugriff auf Objektverfolgungsdaten verwenden, wobei bei einigen Beispielen der Zugriff auf Rohdaten über ein Ethernet erfolgt. In mindestens einer Ausführungsform kann eine breite Palette von RADAR-Sensortypen verwendet werden. Zum Beispiel und ohne Einschränkung können RADAR-Sensor(en) 2060 für die Verwendung von Front-, Heck- und Seiten-RADAR geeignet sein. In mindestens einer Ausführungsform handelt es sich bei einem oder mehreren der RADAR-Sensoren 2060 um Puls-Doppler-RADAR-Sensor(en).
In mindestens einer Ausführungsform kann (können) der (die) RADAR-Sensor(en) 2060 verschiedene Konfigurationen aufweisen, wie z.B. große Reichweite mit engem Sichtfeld, kurze Reichweite mit breitem Sichtfeld, seitliche Abdeckung mit kurzer Reichweite usw. In mindestens einer Ausführungsform kann das RADAR mit großer Reichweite für die adaptive Geschwindigkeitsregelung verwendet werden. In mindestens einer Ausführungsform können RADAR-Systeme mit großer Reichweite ein breites Sichtfeld bieten, was durch zwei oder mehr unabhängige Abtastungen, z.B. innerhalb eines Bereichs von 250 m, realisiert wird. In mindestens einer Ausführungsform kann/können der/die RADAR-Sensor(en) 2060 dabei helfen, zwischen stationären und sich bewegenden Objekten zu unterscheiden, und kann/können vom ADAS-System 2038 zur Notbremsunterstützung und zur Vorwärtskollisionswarnung verwendet werden. In mindestens einer Ausführungsform kann (können) der (die) Sensor(en) 2060, der (die) in einem RADAR-System mit großer Reichweite enthalten ist (sind), ohne Einschränkung ein monostatisches multimodales RADAR mit mehreren (z.B. sechs oder mehr) festen RADAR-Antennen und einer Hochgeschwindigkeits-CAN- und FlexRay-Schnittstelle aufweisen. In mindestens einer Ausführungsform mit sechs Antennen können vier Antennen in der Mitte ein fokussiertes Strahlenmuster erzeugen, das dazu dient, die Umgebung des Fahrzeugs 2000 bei höheren Geschwindigkeiten mit minimalen Störungen durch den Verkehr auf den angrenzenden Fahrspuren zu erfassen. In mindestens einer Ausführungsform können die beiden anderen Antennen das Sichtfeld erweitern, so dass Fahrzeuge, die in die Fahrspur des Fahrzeugs 2000 einfahren oder diese verlassen, schnell erfasst werden können.
In mindestens einer Ausführungsform können RADAR-Systeme mittlerer Reichweite beispielsweise eine Reichweite von bis zu 160 m (vorn) oder 80 m (hinten) und ein Sichtfeld von bis zu 42 Grad (vorn) oder 150 Grad (hinten) aufweisen. In mindestens einer Ausführungsform können Kurzstrecken-RADAR-Systeme ohne Einschränkung eine beliebige Anzahl von RADAR-Sensoren 2060 aufweisen, die an beiden Enden des hinteren Stoßfängers installiert sein können. In mindestens einer Ausführungsform kann ein RADAR-Sensorsystem, wenn es an beiden Enden des hinteren Stoßfängers installiert ist, zwei Strahlen erzeugen, die den toten Winkel im hinteren Bereich und neben dem Fahrzeug ständig überwachen. In mindestens einer Ausführungsform können RADAR-Systeme mit kurzer Reichweite im ADAS-System 2038 zur Erkennung des toten Winkels und/oder zur Unterstützung beim Spurwechsel verwendet werden.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus Ultraschallsensor(en) 2062 aufweisen. In mindestens einer Ausführungsform kann (können) der (die) Ultraschallsensor(en) 2062, der (die) an der Vorderseite, an der Rückseite und/oder an den Seiten des Fahrzeugs 2000 angeordnet sein kann (können), zur Einparkhilfe und/oder zur Erstellung und Aktualisierung eines Belegungsrasters verwendet werden. In mindestens einer Ausführungsform kann eine Vielzahl von Ultraschallsensoren 2062 verwendet werden, und unterschiedliche Ultraschallsensoren 2062 können für unterschiedliche Erfassungsbereiche (z.B. 2,5 m, 4 m) verwendet werden. In mindestens einer Ausführungsform kann/können der/die Ultraschallsensor(en) 2062 bei funktionalen Sicherheitsstufen von ASIL B arbeiten.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 LIDAR-Sensor(en) 2064 aufweisen. Der/die LIDAR-Sensor(en) 2064 kann/können zur Objekt- und Fußgängererkennung, Notbremsung, Kollisionsvermeidung und/oder anderen Funktionen verwendet werden. In mindestens einer Ausführungsform kann/können der/die LIDAR-Sensor(en) 2064 die funktionale Sicherheitsstufe ASIL B aufweisen. In mindestens einer Ausführungsform kann das Fahrzeug 2000 mehrere LIDAR-Sensoren 2064 (z.B. zwei, vier, sechs usw.) aufweisen, die Ethernet verwenden können (z.B. um Daten an einen Gigabit-Ethernet-Switch zu liefern).
In mindestens einer Ausführungsform kann/können der/die LIDAR-Sensor(en) 2064 in der Lage sein, eine Liste von Objekten und deren Entfernungen für ein 360-Grad-Sichtfeld zu liefern. In mindestens einer Ausführungsform kann/können der/die handelsübliche(n) LIDAR-Sensor(en) 2064 eine angezeigte Reichweite von etwa 100 m haben, mit einer Genauigkeit von 2 cm bis 3 cm und mit Unterstützung für eine 100-Mbps-Ethernet-Verbindung, zum Beispiel. In mindestens einer Ausführungsform können ein oder mehrere nicht vorstehende LIDAR-Sensoren 2064 verwendet werden. Bei einer solchen Ausführungsform kann/können der/die LIDAR-Sensor(en) 2064 als eine kleine Einrichtung implementiert sein, die in die Front, das Heck, die Seiten und/oder die Ecken des Fahrzeugs 2000 eingebettet sein kann. In mindestens einer Ausführungsform kann/können der/die LIDAR-Sensor(en) 2064 in einer solchen Ausführungsform ein horizontales Sichtfeld von bis zu 120 Grad und ein vertikales Sichtfeld von bis zu 35 Grad mit einer Reichweite von 200 m selbst für Objekte mit geringem Reflexionsvermögen bieten. In mindestens einer Ausführungsform kann/können der/die frontmontierte(n) LIDAR-Sensor(en) 2064 für ein horizontales Sichtfeld zwischen 45 Grad und 135 Grad ausgestaltet sein.
In mindestens einer Ausführungsform können auch LIDAR-Technologien, wie z.B. 3D Flash LIDAR, verwendet werden. 3D Flash LIDAR verwendet einen Blitz eines Lasers als Sendequelle, um die Umgebung des Fahrzeugs 2000 bis zu einer Entfernung von etwa 200 m zu beleuchten. In mindestens einer Ausführungsform weist eine Flash-LIDAR-Einheit ohne Einschränkung einen Rezeptor auf, der die Laufzeit des Laserpulses und das reflektierte Licht auf jedem Pixel aufzeichnet, was wiederum der Entfernung des Fahrzeugs 2000 zu Objekten entspricht. In mindestens einer Ausführungsform kann es der Flash-LIDAR ermöglichen, mit jedem Laserblitz hochgenaue und verzerrungsfreie Bilder der Umgebung zu erzeugen. In mindestens einer Ausführungsform können vier Flash-LIDAR-Sensoren eingesetzt werden, einer auf jeder Seite des Fahrzeugs 2000. In mindestens einer Ausführungsform weisen 3D-Blitz-LIDAR-Systeme ohne Einschränkung eine Festkörper-3D-Star-Array-LIDAR-Kamera auf, die außer einem Gebläse keine beweglichen Teile aufweist (z.B. eine nicht scannende LIDAR-Einrichtung). In mindestens einer Ausführungsform kann die Flash-LIDAR-Einrichtung einen 5-Nanosekunden-Laserimpuls der Klasse I (augensicher) pro Bild verwenden und das reflektierte Laserlicht in Form von 3D-Entfernungspunktwolken und koregistrierten Intensitätsdaten erfassen.
In mindestens einer Ausführungsform kann das Fahrzeug darüber hinaus einen oder mehrere IMU-Sensoren 2066 aufweisen. In mindestens einer Ausführungsform kann/können der/die IMU-Sensor(en) 2066 in der Mitte der Hinterachse des Fahrzeugs 2000 angeordnet sein. In mindestens einer Ausführungsform kann/können der/die IMU-Sensor(en) 2066 beispielsweise und ohne Einschränkung einen oder mehrere Beschleunigungsmesser, Magnetometer, Gyroskop(e), Magnetkompass(e) und/oder andere Sensortypen aufweisen. In mindestens einer Ausführungsform, wie z.B. bei sechsachsigen Anwendungen, kann/können der/die IMU-Sensor(en) 2066 ohne Einschränkung Beschleunigungsmesser und Gyroskope aufweisen. In mindestens einer Ausführungsform, wie z.B. bei neunachsigen Anwendungen, kann/können der/die IMU-Sensor(en) 2066 ohne Einschränkung Beschleunigungsmesser, Gyroskope und Magnetometer aufweisen.
In mindestens einer Ausführungsform kann/können der/die IMU-Sensor(en) 2066 als ein miniaturisiertes, hochleistungsfähiges GPS-gestütztes Trägheitsnavigationssystem („GPS/INS“) implementiert sein, das mikroelektromechanische Systeme („MEMS“) Trägheitssensoren, einen hochempfindlichen GPS-Empfänger und fortschrittliche Kalman-Filteralgorithmen kombiniert, um Schätzungen von Position, Geschwindigkeit und Lage zu liefern. In mindestens einer Ausführungsform kann/können der/die IMU-Sensor(en) 2066 das Fahrzeug 2000 in die Lage versetzen, den Kurs zu schätzen, ohne dass Eingaben von einem Magnetsensor erforderlich sind, indem Änderungen der Geschwindigkeit vom GPS direkt mit dem/den IMU-Sensor(en) 2066 beobachtet und korreliert werden. In mindestens einer Ausführungsform können IMU-Sensor(en) 2066 und GNSS-Sensor(en) 2058 in einer einzigen integrierten Einheit kombiniert sein.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 ein oder mehrere Mikrofone 2096 aufweisen, die im und/oder um das Fahrzeug 2000 herum angeordnet sind. In mindestens einer Ausführungsform kann (können) das (die) Mikrofon(e) 2096 u.a. zur Erkennung und Identifizierung von Einsatzfahrzeugen verwendet werden.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus eine beliebige Anzahl von Kameratypen aufweisen, einschließlich Stereokamera(s) 2068, Weitwinkelkamera(s) 2070, Infrarotkamera(s) 2072, Umgebungskamera(s) 2074, Weitbereichskamera(s) 2098, Mittelbereichskamera(s) 2076 und/oder anderer Kameratypen. In mindestens einer Ausführungsform können Kameras verwendet werden, um Bilddaten rund um den gesamten Umfang des Fahrzeugs 2000 zu erfassen. In mindestens einer Ausführungsform hängen die Typen der verwendeten Kameras vom Fahrzeug 2000 ab. In mindestens einer Ausführungsform kann eine beliebige Kombination von Kameratypen verwendet werden, um die erforderliche Abdeckung um das Fahrzeug 2000 herum zu gewährleisten. In mindestens einer Ausführungsform kann die Anzahl der Kameras je nach Ausführungsform unterschiedlich sein. In mindestens einer Ausführungsform kann das Fahrzeug 2000 beispielsweise sechs, sieben, zehn, zwölf oder eine andere Anzahl von Kameras aufweisen. In mindestens einer Ausführungsform können die Kameras zum Beispiel und ohne Einschränkung Gigabit Multimedia Serial Link („GMSL“) und/oder Gigabit Ethernet unterstützen. In mindestens einer Ausführungsform wird jede der Kameras zuvor hier mit Bezug auf 20A und 20B näher beschrieben.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus einen oder mehrere Schwingungssensoren 2042 aufweisen. In mindestens einer Ausführungsform kann (können) der (die) Schwingungssensor(en) 2042 Schwingungen von Komponenten des Fahrzeugs 2000, wie z.B. der Achse(n), messen. Zum Beispiel können in mindestens einer Ausführungsform Änderungen der Schwingungen eine Änderung der Straßenoberfläche anzeigen. In mindestens einer Ausführungsform, wenn zwei oder mehr Schwingungssensoren 2042 verwendet werden, können Unterschiede zwischen den Schwingungen verwendet werden, um die Reibung oder den Schlupf der Straßenoberfläche zu bestimmen (z.B. wenn der Unterschied in den Schwingungen zwischen einer angetriebenen Achse und einer frei drehenden Achse besteht).
In mindestens einer Ausführungsform kann das Fahrzeug 2000 ein ADAS-System 2038 aufweisen. Das ADAS-System 2038 kann bei einigen Beispielen ohne Einschränkung ein SoC aufweisen. In mindestens einer Ausführungsform kann das ADAS-System 2038 ohne Einschränkung eine beliebige Anzahl und Kombination eines autonomen/adaptiven/automatischen Geschwindigkeitsregelsystems („ACC“), eines kooperativen adaptiven Geschwindigkeitsregelsystems („CACC“), eines Vorwärtscrashwarnsystems („FCW“), eines automatischen Notbremssystems („AEB“) aufweisen, ein System zur Warnung vor dem Verlassen der Fahrspur („LDW“), ein Spurhalteassistent („LKA“), ein System zur Warnung vor dem toten Winkel („BSW“), ein System zur Warnung vor rückwärtigem Querverkehr („RCTW“), ein System zur Kollisionswarnung („CW‟), ein System zur Zentrierung der Fahrspur („LC“) und/oder andere Systeme, Merkmale und/oder Funktionen.
In mindestens einer Ausführungsform kann das ACC-System RADAR-Sensor(en) 2060, LIDAR-Sensor(en) 2064 und/oder eine beliebige Anzahl von Kameras verwenden. In mindestens einer Ausführungsform kann das ACC-System ein ACC-System in Längsrichtung und/oder ein ACC-System in Querrichtung aufweisen. In mindestens einer Ausführungsform überwacht und steuert das ACC-System in Längsrichtung den Abstand zum unmittelbar vor dem Fahrzeug 2000 befindlichen Fahrzeug und passt die Geschwindigkeit des Fahrzeugs 2000 automatisch an, um einen sicheren Abstand zu vorausfahrenden Fahrzeugen einzuhalten. In mindestens einer Ausführungsform übernimmt das seitliche ACC-System die Abstandshaltung und rät dem Fahrzeug 2000, bei Bedarf die Fahrspur zu wechseln. In mindestens einer Ausführungsform ist das seitliche ACC-System mit anderen ADAS-Anwendungen wie LC und CW verbunden.
In mindestens einer Ausführungsform verwendet das CACC-System Informationen von anderen Fahrzeugen, die über die Netzwerkschnittstelle 2024 und/oder die Funkantenne(n) 2026 von anderen Fahrzeugen über eine drahtlose Verbindung oder indirekt über eine Netzwerkverbindung (z.B. über das Internet) empfangen werden können. In mindestens einer Ausführungsform können direkte Verbindungen durch eine Fahrzeug-zu-Fahrzeug-Kommunikationsverbindung („V2V“) bereitgestellt werden, während indirekte Verbindungen durch eine Infrastruktur-zu-Fahrzeug-Kommunikationsverbindung („12V“) bereitgestellt werden können. Im Allgemeinen liefert das V2V-Kommunikationskonzept Informationen über unmittelbar vorausfahrende Fahrzeuge (z.B. Fahrzeuge, die sich unmittelbar vor und auf derselben Spur wie Fahrzeug 2000 befinden), während das 12V-Kommunikationskonzept Informationen über den weiter vorausfahrenden Verkehr liefert. In mindestens einer Ausführungsform kann das CACC-System entweder eine oder beide 12V- und V2V-Informationsquellen aufweisen. In mindestens einer Ausführungsform kann das CACC-System angesichts der Informationen über vorausfahrende Fahrzeuge vor Fahrzeug 2000 zuverlässiger sein und es hat das Potenzial, den Verkehrsfluss zu verbessern und Staus auf der Straße zu reduzieren.
In mindestens einer Ausführungsform ist das FCW-System so konzipiert, dass es den Fahrer vor einer Gefahr warnt, so dass er korrigierend eingreifen kann. In mindestens einer Ausführungsform verwendet das FCW-System eine nach vorne gerichtete Kamera und/oder RADAR-Sensor(en) 2060, die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind, der elektrisch mit der Rückmeldung an den Fahrer gekoppelt ist, z.B. mit einer Anzeige, einem Lautsprecher und/oder einer vibrierenden Komponente. In mindestens einer Ausführungsform kann das FCW-System eine Warnung bereitstellen, z.B. in Form eines Tons, einer visuellen Warnung, einer Vibration und/oder eines schnellen Bremsimpulses.
In mindestens einer Ausführungsform erkennt das AEB-System eine drohende Vorwärtskollision mit einem anderen Fahrzeug oder einem anderen Objekt und kann automatisch die Bremsen betätigen, wenn der Fahrer nicht innerhalb eines bestimmten Zeit- oder Entfernungsparameters korrigierend eingreift. In mindestens einer Ausführungsform kann das AEB-System (eine) nach vorne gerichtete Kamera(s) und/oder RADAR-Sensor(en) 2060 verwenden, die mit einem speziellen Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind. In mindestens einer Ausführungsform warnt das AEB-System, wenn es eine Gefahr erkennt, in der Regel zunächst den Fahrer, damit er korrigierende Maßnahmen ergreift, um eine Kollision zu vermeiden, und wenn der Fahrer keine korrigierenden Maßnahmen ergreift, kann das AEB-System automatisch die Bremsen betätigen, um die Auswirkungen der vorhergesagten Kollision zu verhindern oder zumindest abzumildern. In mindestens einer Ausführungsform kann das AEB-System Techniken wie eine dynamische Bremsunterstützung und/oder eine Crash-Imminent-Bremsung bzw. Bremsung bei bevorstehendem Zusammenstoß aufweisen.
In mindestens einer Ausführungsform bietet das LDW-System optische, akustische und/oder taktile Warnungen, wie z.B. Lenkrad- oder Sitzvibrationen, um den Fahrer zu warnen, wenn das Fahrzeug 2000 die Fahrbahnmarkierungen überquert. In mindestens einer Ausführungsform wird das LDW-System nicht aktiviert, wenn der Fahrer ein absichtliches Verlassen der Fahrspur anzeigt, indem er einen Blinker betätigt. In mindestens einer Ausführungsform kann das LDW-System nach vorne gerichtete Kameras verwenden, die mit einem speziellen Prozessor, DSP, FPGA und/oder ASIC gekoppelt sind, der elektrisch mit der Rückmeldung an den Fahrer gekoppelt ist, z.B. mit einer Anzeige, einem Lautsprecher und/oder einer vibrierenden Komponente. In mindestens einer Ausführungsform ist das LKA-System eine Variationen des LDW-Systems. Das LKA-System sorgt für einen Lenkeingriff oder ein Bremsen, um das Fahrzeug 2000 zu korrigieren, wenn das Fahrzeug 2000 beginnt, die Fahrspur zu verlassen.
In mindestens einer Ausführungsform erkennt und warnt das BSW-System den Fahrer vor Fahrzeugen, die sich im toten Winkel des Fahrzeugs befinden. In mindestens einer Ausführungsform kann das BSW-System eine optische, akustische und/oder taktile Warnung ausgeben, um darauf hinzuweisen, dass das Zusammenführen oder Wechseln der Fahrspur unsicher ist. In mindestens einer Ausführungsform kann das BSW-System eine zusätzliche Warnung ausgeben, wenn der Fahrer einen Blinker betätigt. In mindestens einer Ausführungsform kann das BSW-System (eine) nach hinten gerichtete Kamera(s) und/oder (einen) RADAR-Sensor(s) 2060 verwenden, der/die mit einem speziellen Prozessor, DSP, FPGA und/oder ASIC gekoppelt ist/sind, der/die elektrisch mit dem Fahrerfeedback gekoppelt ist/sind, wie z.B. eine Anzeige, ein Lautsprecher und/oder eine vibrierende Komponente.
In mindestens einer Ausführungsform kann das RCTW-System eine visuelle, akustische und/oder taktile Benachrichtigung liefern, wenn ein Objekt außerhalb des Bereichs der Rückfahrkamera erkannt wird, wenn das Fahrzeug 2000 rückwärtsfährt. In mindestens einer Ausführungsform weist das RCTW-System ein AEB-System auf, um sicherzustellen, dass die Fahrzeugbremsen betätigt werden, um einen Unfall zu vermeiden. In mindestens einer Ausführungsform kann das RCTW-System einen oder mehrere nach hinten gerichtete(n) RADAR-Sensor(en) 2060 verwenden, der/die mit einem dedizierten Prozessor, DSP, FPGA und/oder ASIC gekoppelt ist/sind, der/die elektrisch mit einer Fahrerrückkopplung gekoppelt ist/sind, wie z.B. eine Anzeige, ein Lautsprecher und/oder eine vibrierende Komponente.
In mindestens einer Ausführungsform können herkömmliche ADAS-Systeme zu falsch-positiven Ergebnissen neigen, die für den Fahrer ärgerlich und ablenkend sein können, aber typischerweise nicht katastrophal sind, weil herkömmliche ADAS-Systeme den Fahrer warnen und ihm die Möglichkeit geben, zu entscheiden, ob eine Sicherheitsbedingung wirklich vorliegt und entsprechend zu handeln. In mindestens einer Ausführungsform entscheidet das Fahrzeug 2000 bei widersprüchlichen Ergebnissen selbst, ob das Ergebnis eines Primärrechners oder eines Sekundärrechners (z.B. der ersten Steuerung 2036 oder der zweiten Steuerung 2036) beachtet werden soll. In mindestens einer Ausführungsform kann das ADAS-System 2038 beispielsweise ein Backup- und/oder Sekundärcomputer sein, der Wahrnehmungsinformationen an ein Rationalitätsmodul des Backup-Computers liefert. In mindestens einer Ausführungsform kann ein Rationalitätsmonitor des Backup-Rechners eine redundante, diverse Software auf Hardwarekomponenten ausführen, um Fehler bei der Wahrnehmung und bei dynamischen Fahraufgaben zu erkennen. In mindestens einer Ausführungsform können die Ausgaben des ADAS-Systems 2038 an eine übergeordnete MCU weitergeleitet werden. In mindestens einer Ausführungsform bestimmt die überwachende MCU bei Konflikten zwischen den Ausgaben des Primärrechners und des Sekundärrechners, wie der Konflikt beigelegt werden kann, um einen sicheren Betrieb zu gewährleisten.
In mindestens einer Ausführungsform kann der Primärcomputer so ausgestaltet sein, dass er der übergeordneten MCU einen Vertrauenswert liefert, der das Vertrauen des Primärcomputers in das gewählte Ergebnis angibt. In mindestens einer Ausführungsform kann die überwachende MCU der Anweisung des Primärcomputers folgen, wenn der Vertrauenswert einen Schwellenwert überschreitet, unabhängig davon, ob der Sekundärcomputer ein widersprüchliches oder inkonsistentes Ergebnis liefert. In mindestens einer Ausführungsform, bei der der Vertrauenswert den Schwellenwert nicht erreicht und der primäre und der sekundäre Computer unterschiedliche Ergebnisse (z.B. einen Konflikt) anzeigen, kann die überwachende MCU zwischen den Computern vermitteln, um das geeignete Ergebnis zu bestimmen.
In mindestens einer Ausführungsform kann die überwachende MCU so ausgestaltet sein, dass sie ein neuronales Netz bzw. neuronale Netze ausführt, das bzw. die trainiert und so ausgestaltet ist bzw. sind, dass es bzw. sie zumindest teilweise auf der Grundlage der Ausgaben des Primärcomputers und des Sekundärcomputers die Bedingungen bestimmt bzw. bestimmen, unter denen der Sekundärcomputer Fehlalarme auslöst. In mindestens einer Ausführungsform kann (können) das (die) neuronale(n) Netz(e) in der überwachenden MCU lernen, wann der Ausgabe des Sekundärcomputers vertraut werden kann und wann nicht. Zum Beispiel kann in mindestens einer Ausführungsform, wenn der sekundäre Computer ein RADARbasiertes FCW-System ist, ein neuronales Netz in der überwachenden MCU lernen, wenn das FCW-System metallische Objekte identifiziert, die in Wirklichkeit keine Gefahren sind, wie z.B. ein Abflussgitter oder ein Schachtdeckel, der einen Alarm auslöst. In mindestens einer Ausführungsform, wenn der Sekundärcomputer ein kamerabasiertes LDW-System ist, kann ein neuronales Netz in der überwachenden MCU lernen, das LDW-System außer Kraft zu setzen, wenn Radfahrer oder Fußgänger vorhanden sind und ein Verlassen der Fahrspur tatsächlich das sicherste Manöver ist. In mindestens einer Ausführungsform kann die überwachende MCU einen DLA oder eine GPU aufweisen, die für die Ausführung von neuronalen Netzen mit zugehörigem Speicher geeignet sind. In mindestens einer Ausführungsform kann die überwachende MCU eine Komponente des/der SoC(s) 2004 umfassen und/oder in einer solchen enthalten sein.
In mindestens einer Ausführungsform kann das ADAS-System 2038 einen sekundären Computer aufweisen, der die ADAS-Funktionalität unter Verwendung herkömmlicher Regeln der Computer Vision ausführt. In mindestens einer Ausführungsform kann der sekundäre Computer klassische Computer-Vision-Regeln (wenn-dann) verwenden, und das Vorhandensein eines neuronalen Netzwerks (von neuronalen Netzen) in der übergeordneten MCU kann die Zuverlässigkeit, Sicherheit und Leistung verbessern. In mindestens einer Ausführungsform wird das Gesamtsystem durch die unterschiedliche Implementierung und die absichtliche Nichtidentität fehlertoleranter, insbesondere gegenüber Fehlern, die durch Softwarefunktionen (oder Software-Hardware-Schnittstellen) verursacht werden. Zum Beispiel, in mindestens einer Ausführungsform, wenn es einen Software-Bug oder Fehler in der Software gibt, die auf dem primären Computer läuft, und wenn ein nicht-identischer Software-Code, der auf dem sekundären Computer läuft, dasselbe Gesamtergebnis liefert, dann kann die überwachende MCU ein größeres Vertrauen haben, dass das Gesamtergebnis korrekt ist und der Bug in der Software oder Hardware auf dem primären Computer keinen wesentlichen Fehler verursacht.
In mindestens einer Ausführungsform kann die Ausgabe des ADAS-Systems 2038 in den Wahrnehmungsblock des Primärrechners und/oder den Block für dynamische Fahraufgaben des Primärrechners eingespeist werden. Wenn beispielsweise in mindestens einer Ausführungsform das ADAS-System 2038 eine Vorwärtscrash-Warnung aufgrund eines unmittelbar vorausliegenden Objekts anzeigt, kann der Wahrnehmungsblock diese Information bei der Identifizierung von Objekten verwenden. In mindestens einer Ausführungsform kann der sekundäre Computer über ein eigenes neuronales Netz verfügen, das trainiert ist und so das Risiko von Fehlalarmen reduziert, wie es hier beschrieben ist.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus ein Infotainment-SoC 2030 aufweisen (z.B. ein bordeigenes Infotainment-System (IVI)). Obwohl es als SoC dargestellt und beschrieben ist, kann das Infotainment-System 2030 in mindestens einer Ausführungsform kein SoC sein und kann ohne Einschränkung zwei oder mehr diskrete Komponenten aufweisen. In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 ohne Einschränkung eine Kombination aus Hardware und Software aufweisen, die verwendet werden kann, um Audio (z.B. Musik, einen persönlichen digitalen Assistenten, Navigationsanweisungen, Nachrichten, Radio usw.), Video (z.B. TV, Filme, Streaming usw.), Telefon (z.B., (z.B. Freisprecheinrichtung), Netzwerkkonnektivität (z.B. LTE, WiFi usw.) und/oder Informationsdienste (z.B. Navigationssysteme, Einparkhilfe hinten, ein Radiodatensystem, fahrzeugbezogene Informationen wie Kraftstoffstand, zurückgelegte Gesamtstrecke, Bremskraftstoffstand, Ölstand, Tür öffnen/schließen, Luftfilterinformationen usw.) für das Fahrzeug 2000 bereitzustellen. Das Infotainment-SoC 2030 kann beispielsweise Radios, Plattenspieler, Navigationssysteme, Videoplayer, eine USB- und Bluetooth-Konnektivität, Carputer, In-Car-Entertainment, WiFi, Audiobedienelemente am Lenkrad, eine Freisprecheinrichtung, ein Heads-up-Display („HUD“), eine HMI-Anzeige 2034, eine Telematikeinrichtung, ein Bedienfeld (z.B. zur Steuerung und/oder Interaktion mit verschiedenen Komponenten, Funktionen und/oder Systemen) und/oder andere Komponenten aufweisen. In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 darüber hinaus verwendet werden, um dem/den Benutzer(n) des Fahrzeugs Informationen (z.B. visuell und/oder akustisch) bereitzustellen, wie z.B. Informationen vom ADAS-System 2038, Informationen zum autonomen Fahren, wie z.B. geplante Fahrzeugmanöver, Trajektorien, Umgebungsinformationen (z.B. Kreuzungsinformationen, Fahrzeuginformationen, Straßeninformationen, usw.), und/oder andere Informationen.
In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 eine beliebige Menge und Art von GPU-Funktionalität aufweisen. In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 über den Bus 2002 (z.B. CAN-Bus, Ethernet, etc.) mit anderen Einrichtungen, Systemen und/oder Komponenten des Fahrzeugs 2000 kommunizieren. In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 mit einer Überwachungs-MCU gekoppelt sein, so dass die GPU des Infotainment-Systems einige Selbstfahrfunktionen ausführen kann, falls die primäre(n) Steuerung(en) 2036 (z.B. Primär- und/oder Backup-Computer des Fahrzeugs 2000) ausfallen. In mindestens einer Ausführungsform kann das Infotainment-SoC 2030 das Fahrzeug 2000 in einen Chauffeur-zu-sicherem-Halt-Modus versetzen, wie es hier beschrieben ist.
In mindestens einer Ausführungsform kann das Fahrzeug 2000 darüber hinaus ein Kombiinstrument 2032 aufweisen (z.B. ein digitales Armaturenbrett, ein elektronisches Kombiinstrument, eine digitale Instrumententafel usw.). In mindestens einer Ausführungsform kann das Kombiinstrument 2032 ohne Einschränkung eine Steuerung und/oder einen Supercomputer (z.B. eine diskrete Steuerung oder einen Supercomputer) aufweisen. In mindestens einer Ausführungsform kann das Kombiinstrument 2032 ohne Einschränkung eine beliebige Anzahl und Kombination von Instrumenten aufweisen, wie z.B. Tachometer, Kraftstoffstand, Öldruck, Drehzahlmesser, Kilometerzähler, Blinker, Schaltstellungsanzeige, Sicherheitsgurtwarnleuchte(n), Parkbremswarnleuchte(n), Motorstörungsleuchte(n), Informationen über zusätzliche Rückhaltesysteme (z.B. Airbags), Beleuchtungssteuerungen, Sicherheitssystemsteuerungen, Navigationsinformationen usw. Bei einigen Beispielen können die Informationen auf dem Infotainment-SoC 2030 und dem Kombiinstrument 2032 angezeigt und/oder gemeinsam genutzt werden. In mindestens einer Ausführungsform kann das Kombiinstrument 2032 einen Teil des Infotainment-SoC 2030 aufweisen, oder umgekehrt.
20D ist ein Diagramm eines Systems 2076 für die Kommunikation zwischen dem/den Cloud-basierten Server(n) und dem autonomen Fahrzeug 2000 aus 20A, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das System 2000D ohne Einschränkung den/die Server 2078, das/die Netzwerk(e) 2090 und eine beliebige Anzahl und Art von Fahrzeugen, einschließlich des Fahrzeugs 2000, aufweisen. Der/die Server 2078 kann/können ohne Einschränkung eine Vielzahl von GPUs 2084(A)-2084(H) (hierin kollektiv als GPUs 2084 bezeichnet), PCIe-Switches 2082(A)-2082(H) (hierin kollektiv als PCIe-Switches 2082 bezeichnet), und/oder CPUs 2080(A)-2080(B) (hierin kollektiv als CPUs 2080 bezeichnet) aufweisen. GPUs 2084, CPUs 2080 und PCIe-Switches 2082 können über Hochgeschwindigkeitsverbindungen miteinander verbunden sein, wie z.B. und ohne Einschränkung über die von NVIDIA entwickelten NVLink-Schnittstellen 2088 und/oder PCIe-Verbindungen 2086. In mindestens einer Ausführungsform sind die GPUs 2084 über ein NVLink- und/oder NVSwitch-SoC und die GPUs 2084 und PCIe-Switches 2082 über PCIe-Verbindungen verbunden. In mindestens einer Ausführungsform sind zwar acht GPUs 2084, zwei CPUs 2080 und vier PCIe-Switches 2082 dargestellt, dies ist jedoch nicht als Einschränkung zu verstehen. In mindestens einer Ausführungsform kann jeder der Server 2078 ohne Einschränkung eine beliebige Anzahl von GPUs 2084, CPUs 2080 und/oder PCIe-Switches 2082 in beliebiger Kombination aufweisen. In mindestens einer Ausführungsform kann/können der/die Server 2078 beispielsweise jeweils acht, sechzehn, zweiunddreißig und/oder mehr GPUs 2084 aufweisen.
In mindestens einer Ausführungsform kann (können) der (die) Server 2078 über das (die) Netzwerk(e) 2090 und von Fahrzeugen Bilddaten empfangen, die für Bilder repräsentativ sind, die unerwartete oder veränderte Straßenzustände zeigen, wie beispielsweise kürzlich begonnene Straßenarbeiten. In mindestens einer Ausführungsform kann/können der/die Server 2078 über das/die Netzwerk(e) 2090 und an Fahrzeuge neuronale Netze 2092, aktualisierte neuronale Netze 2092 und/oder Karteninformationen 2094 übertragen, die ohne Einschränkung Informationen über den Verkehr und die Straßenbedingungen aufweisen. In mindestens einer Ausführungsform können die Aktualisierungen der Karteninformationen 2094 ohne Einschränkung Aktualisierungen für die HD-Karte 2022 aufweisen, z.B. Informationen zu Baustellen, Schlaglöchern, Umleitungen, Überschwemmungen und/oder anderen Hindernissen. In mindestens einer Ausführungsform können neuronale Netze 2092, aktualisierte neuronale Netze 2092 und/oder Karteninformationen 2094 aus neuem Training und/oder Erfahrungen resultieren, die in Daten repräsentiert sind, die von einer beliebigen Anzahl von Fahrzeugen in der Umgebung empfangen wurden, und/oder zumindest teilweise auf einem Training basieren, das in einem Rechenzentrum durchgeführt wurde (z.B. unter Verwendung von Server(n) 2078 und/oder anderen Servern).
In mindestens einer Ausführungsform kann/können der/die Server 2078 verwendet werden, um Modelle zum maschinellen Lernen (z.B. neuronale Netze) zumindest teilweise auf der Grundlage von Trainingsdaten zu trainieren. In mindestens einer Ausführungsform können die Trainingsdaten von Fahrzeugen und/oder in einer Simulation (z.B. unter Verwendung einer Spiel-Maschine) erzeugt werden. In mindestens einer Ausführungsform wird eine beliebige Menge von Trainingsdaten markiert (z.B. wenn das zugehörige neuronale Netz vom überwachten Lernen profitiert) und/oder einer anderen Vorverarbeitung unterzogen. In mindestens einer Ausführungsform wird eine beliebige Menge von Trainingsdaten nicht markiert und/oder vorverarbeitet (z.B. wenn das zugehörige neuronale Netz kein überwachtes Lernen benötigt). In mindestens einer Ausführungsform können, sobald Modelle zum maschinellen Lernen trainiert sind, Modelle zum maschinellen Lernen von Fahrzeugen verwendet werden (z.B. Übertragung an Fahrzeuge über Netzwerk(e) 2090, und/oder Modelle zum maschinellen Lernen können von Server(n) 2078 zur Fernüberwachung von Fahrzeugen verwendet werden.
In mindestens einer Ausführungsform kann (können) der (die) Server 2078 Daten von Fahrzeugen empfangen und Daten auf aktuelle neuronale Echtzeit-Netze für intelligentes Inferencing in Echtzeit anwenden. In mindestens einer Ausführungsform kann/können der/die Server 2078 Deep-Learning-Supercomputer und/oder dedizierte KI-Computer aufweisen, die von GPU(s) 2084 angetrieben werden, wie z.B. die von NVIDIA entwickelten DGX- und DGX-Station-Maschinen. In mindestens einer Ausführungsform kann/können der/die Server 2078 jedoch eine Deep-Learning-Infrastruktur aufweisen, die CPU-betriebene Rechenzentren verwendet.
In mindestens einer Ausführungsform kann die Deep-Learning-Infrastruktur von Server(n) 2078 zu schnellem Inferencing in Echtzeit fähig sein und diese Fähigkeit nutzen, um den Zustand von Prozessoren, Software und/oder zugehöriger Hardware im Fahrzeug 2000 zu bewerten und zu überprüfen. In mindestens einer Ausführungsform kann die Deep-Learning-Infrastruktur beispielsweise periodische Aktualisierungen vom Fahrzeug 2000 erhalten, wie etwa eine Bildsequenz und/oder Objekte, die das Fahrzeug 2000 in dieser Bildsequenz lokalisiert hat (z.B. über Computer Vision und/oder andere maschinelle Objektklassifizierungstechniken). In mindestens einer Ausführungsform kann die Deep-Learning-Infrastruktur ihr eigenes neuronales Netz laufen lassen, um Objekte zu identifizieren und sie mit den vom Fahrzeug 2000 identifizierten Objekten zu vergleichen, und wenn die Ergebnisse nicht übereinstimmen und die Deep-Learning-Infrastruktur zu dem Schluss kommt, dass die KI im Fahrzeug 2000 eine Fehlfunktion aufweist, kann/können der/die Server 2078 ein Signal an das Fahrzeug 2000 senden, das einen ausfallsicheren Computer des Fahrzeugs 2000 anweist, die Steuerung zu übernehmen, die Fahrgäste zu benachrichtigen und ein sicheres Parkmanöver durchzuführen.
In mindestens einer Ausführungsform kann/können der/die Server 2078 GPU(s) 2084 und einen oder mehrere programmierbare Inferenzbeschleuniger (z.B. NVIDIAs TensorRT 3) aufweisen. In mindestens einer Ausführungsform kann die Kombination von GPU-gesteuerten Servern und Inferenzbeschleunigung eine Reaktionsfähigkeit in Echtzeit ermöglichen. In mindestens einer Ausführungsform, z.B. wenn die Leistung weniger kritisch ist, können für das Inferencing auch Server mit CPUs, FPGAs und anderen Prozessoren verwendet werden. In mindestens einer Ausführungsform wird (werden) die Hardwarestruktur(en) 1915 zur Ausführung einer oder mehrerer Ausführungsformen verwendet. Einzelheiten über die Hardwarestruktur(en) 1915 werden in Verbindung mit 19A und/oder 19B beschrieben.
In mindestens einer Ausführungsform werden ein oder mehrere der in 20A-20D dargestellten Systeme verwendet, um eine API zu implementieren, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 20A-20D dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 20A-20D dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
COMPUTERSYSTEME
21 ist ein Blockdiagramm, das ein beispielhaftes Computersystem veranschaulicht, das ein System mit miteinander verbundenen Einrichtungen und Komponenten, ein System-on-a-Chip (SOC) oder eine Kombination davon 2100 sein kann, das gemäß mindestens einer Ausführungsform einen Prozessor aufweist, der Ausführungseinheiten zur Ausführung eines Befehls enthält. In mindestens einer Ausführungsform kann das Computersystem 2100 ohne Einschränkung eine Komponente, wie z.B. einen Prozessor 2102, aufweisen, um Ausführungseinheiten einschließlich Logik zur Durchführung von Algorithmen zur Verarbeitung von Daten gemäß der vorliegenden Offenbarung einzusetzen, wie z.B. bei der hier beschriebenen Ausführungsform. In mindestens einer Ausführungsform kann das Computersystem 2100 Prozessoren aufweisen, wie z.B. die PENTIUM®-Prozessorfamilie, XeonTM-, Itanium®-, XScaleTM- und/oder StrongARMTM-, Intel® Core™- oder Intel® Nervana™-Mikroprozessoren, die von der Intel Corporation in Santa Clara, Kalifornien, erhältlich sind, obwohl auch andere Systeme (einschließlich PCs mit anderen Mikroprozessoren, technische Workstations, Set-Top-Boxen und dergleichen) verwendet werden können. In mindestens einer Ausführungsform kann das Computersystem 2100 eine Version des Betriebssystems WINDOWS ausführen, das von der Microsoft Corporation in Redmond, Washington, erhältlich ist, obwohl auch andere Betriebssysteme (z.B. UNIX und Linux), eingebettete Software und/oder grafische Benutzeroberflächen verwendet werden können.
Ausführungsformen können auch bei anderen Ausführungen wie Handheld-Geräten und eingebetteten Anwendungen verwendet werden. Einige Beispiele für tragbare Einrichtungen weisen Mobiltelefone, Internetprotokollgeräte, Digitalkameras, persönliche digitale Assistenten („PDAs“) und Handheld-PCs auf. In mindestens einer Ausführungsform können eingebettete Anwendungen einen Mikrocontroller, einen digitalen Signalprozessor („DSP“), ein System auf einem Chip, Netzwerkcomputer („NetPCs“), Set-Top-Boxen, Netzwerk-Hubs, Wide-Area-Network-Switches („WAN“) oder jedes andere System aufweisen, das eine oder mehrere Anweisungen gemäß mindestens einer Ausführungsform ausführen kann.
In mindestens einer Ausführungsform kann das Computersystem 2100 ohne Einschränkung einen Prozessor 2102 aufweisen, der ohne Einschränkung eine oder mehrere Ausführungseinheiten 2108 aufweisen kann, um das Training eines Modells zum maschinellen Lernen und/oder Inferencing gemäß den hier beschriebenen Techniken durchzuführen. In mindestens einer Ausführungsform ist das System 21 ein Einzelprozessor-Desktop- oder -Serversystem, aber in einer anderen Ausführungsform kann das System 21 ein Multiprozessorsystem sein. In mindestens einer Ausführungsform kann der Prozessor 2102 ohne Einschränkung einen CISC-Mikroprozessor (Complex Instruction Set Computer), einen RISC-Mikroprozessor (Reduced Instruction Set Computing), einen VLIW-Mikroprozessor (Very Long Instruction Word), einen Prozessor, der eine Kombination von Befehlssätzen implementiert, oder eine beliebige andere Einrichtung, wie z.B. einen digitalen Signalprozessor, aufweisen. In mindestens einer Ausführungsform kann der Prozessor 2102 mit einem Prozessorbus 2110 verbunden sein, der Datensignale zwischen dem Prozessor 2102 und anderen Komponenten im Computersystem 2100 übertragen kann.
In mindestens einer Ausführungsform kann der Prozessor 2102 ohne Einschränkung einen internen Level 1 („L1“) Cache-Speicher („Cache“) 2104 aufweisen. In mindestens einer Ausführungsform kann der Prozessor 2102 einen einzigen internen Cache oder mehrere Ebenen eines internen Caches aufweisen. In mindestens einer Ausführungsform kann sich der Cache-Speicher außerhalb des Prozessors 2102 befinden. Andere Ausführungsformen können auch eine Kombination aus internen und externen Caches aufweisen, abhängig von der jeweiligen Implementierung und den Bedürfnissen. In mindestens einer Ausführungsform kann die Registerdatei 2106 verschiedene Datentypen in verschiedenen Registern speichern, einschließlich, ohne Einschränkung, Ganzzahlregister, Gleitkommaregister, Statusregister und Befehlszeigerregister.
In mindestens einer Ausführungsform befindet sich die Ausführungseinheit 2108, die ohne Einschränkung eine Logik zur Durchführung von Ganzzahl- und Gleitkommaoperationen aufweist, ebenfalls im Prozessor 2102. In mindestens einer Ausführungsform kann der Prozessor 2102 auch einen Nur-Lese-Speicher („ROM“) für Mikrocode („ucode“) aufweisen, der Mikrocode für bestimmte Makrobefehle speichert. In mindestens einer Ausführungsform kann die Ausführungseinheit 2108 eine Logik zur Handhabung eines gepackten Befehlssatzes 2109 aufweisen. In mindestens einer Ausführungsform können durch das Vorweisen eines gepackten Befehlssatzes 2109 in einem Befehlssatz eines Mehrzweckprozessors 2102 zusammen mit einer zugehörigen Schaltung zur Ausführung von Befehlen die von vielen Multimedia-Anwendungen verwendeten Operationen unter Verwendung gepackter Daten in einem Mehrzweckprozessor 2102 durchgeführt werden. In einer oder mehreren Ausführungsformen können viele Multimedia-Anwendungen beschleunigt und effizienter ausgeführt werden, indem die volle Breite des Datenbusses eines Prozessors für die Durchführung von Operationen mit gepackten Daten genutzt wird, wodurch die Notwendigkeit entfällt, kleinere Dateneinheiten über den Datenbus des Prozessors zu übertragen, um einen oder mehrere Betriebsabläufe mit einem Datenelement nach dem anderen durchzuführen.
In mindestens einer Ausführungsform kann die Ausführungseinheit 2108 auch in Mikrocontrollern, eingebetteten Prozessoren, Grafikeinrichtungen, DSPs und anderen Arten von Logikschaltungen verwendet werden. In mindestens einer Ausführungsform kann das Computersystem 2100, ohne Einschränkung, einen Speicher 2120 aufweisen. In mindestens einer Ausführungsform kann der Speicher 2120 als dynamische Random-Access-Memory- („DRAM“) Einrichtung, statische Random-Access-Memory- („SRAM“) Einrichtung, Flash-Speichereinrichtung oder andere Speichereinrichtung implementiert sein. In mindestens einer Ausführungsform kann der Speicher 2120 (einen) Befehl(e) 2119 und/oder Daten 2121 speichern, die durch Datensignale dargestellt werden, die vom Prozessor 2102 ausgeführt werden können.
In mindestens einer Ausführungsform kann der Systemlogikchip mit dem Prozessorbus 2110 und dem Speicher 2120 verbunden sein. In mindestens einer Ausführungsform kann der Systemlogikchip ohne Einschränkung einen Speichersteuerungs-Hub („MCH“) 2116 aufweisen, und der Prozessor 2102 kann mit dem MCH 2116 über den Prozessorbus 2110 kommunizieren. In mindestens einer Ausführungsform kann der MCH 2116 einen Speicherpfad 2118 mit hoher Bandbreite zum Speicher 2120 für die Befehls- und Datenspeicherung sowie für die Speicherung von Grafikbefehlen, Daten und Texturen bereitstellen. In mindestens einer Ausführungsform kann der MCH 2116 Datensignale zwischen dem Prozessor 2102, dem Speicher 2120 und anderen Komponenten im Computersystem 2100 leiten und Datensignale zwischen dem Prozessorbus 2110, dem Speicher 2120 und einem System-I/O 2122 überbrücken. In mindestens einer Ausführungsform kann der Systemlogikchip einen Grafikanschluss zur Verbindung mit einer Grafiksteuerung bereitstellen. In mindestens einer Ausführungsform kann der MCH 2116 über einen Speicherpfad 2118 mit hoher Bandbreite mit dem Speicher 2120 gekoppelt sein, und die Grafik-/Videokarte 2112 kann über eine AGP-Verbindung 2114 mit dem MCH 2116 gekoppelt sein.
In mindestens einer Ausführungsform kann das Computersystem 2100 einen System-I/O-Bus 2122 verwenden, bei dem es sich um einen proprietären Hub-Interface-Bus handelt, um den MCH 2116 mit dem I/O-Controller-Hub („ICH“) 2130 zu verbinden. In mindestens einer Ausführungsform kann der ICH 2130 direkte Verbindungen zu einigen I/O-Einrichtungen über einen lokalen I/O-Bus bereitstellen. In mindestens einer Ausführungsform kann der lokale I/O-Bus ohne Einschränkung einen Hochgeschwindigkeits-I/O-Bus zur Verbindung von Peripheriegeräten mit dem Speicher 2120, dem Chipsatz und dem Prozessor 2102 aufweisen. Beispiele können unter anderem einen Audiocontroller 2129, einen Firmware-Hub („Flash-BIOS“) 2128, einen drahtlosen Transceiver 2126, einen Datenspeicher 2124, einen Legacy-I/O-Controller 2123 mit Benutzereingabe- und Tastaturschnittstellen, einen seriellen Erweiterungsanschluss 2127, wie Universal Serial Bus („USB“), und eine Netzwerksteuerung 2134 aufweisen. In mindestens einer Ausführungsform kann der Datenspeicher 2124 ein Festplattenlaufwerk, ein Diskettenlaufwerk, eine CD-ROM-Einrichtung, eine Flash-Speichereinrichtung oder eine andere Massenspeichereinrichtung umfassen.
In mindestens einer Ausführungsform zeigt 21 ein System, das miteinander verbundene Hardware-Einrichtungen oder „Chips“ aufweist, während bei anderen Ausführungen 21 ein beispielhaftes System on a Chip („SoC“) zeigen kann. In mindestens einer Ausführungsform können die in cc dargestellten Einrichtungen mit proprietären Verbindungen, standardisierten Verbindungen (z.B. PCIe) oder einer Kombination davon miteinander verbunden sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten des Systems 2100 über Compute-Express-Link (CXL)-Verbindungen miteinander verbunden.
In mindestens einer Ausführungsform werden ein oder mehrere der in 21 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 19 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 19 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
22 ist ein Blockdiagramm, das eine elektronische Einrichtung 2200 zur Verwendung eines Prozessors 2210 gemäß mindestens einer Ausführungsform zeigt. In mindestens einer Ausführungsform kann die elektronische Einrichtung 2200 beispielsweise und ohne Einschränkung ein Notebook, ein Tower-Server, ein Rack-Server, ein Blade-Server, ein Laptop, ein Desktop-Computer, ein Tablet, eine mobile Einrichtung, ein Telefon, ein eingebetteter Computer oder jede andere geeignete elektronische Einrichtung sein.
In mindestens einer Ausführungsform kann das System 2200 ohne Einschränkung einen Prozessor 2210 aufweisen, der kommunikativ mit einer beliebigen Anzahl oder Art von Komponenten, Peripheriegeräten, Modulen oder Einrichtungen verbunden ist. In mindestens einer Ausführungsform ist der Prozessor 2210 über einen Bus oder eine Schnittstelle gekoppelt, wie z.B. einen 1°C-Bus, einen System-Management-Bus („SMBus“), einen Low-Pin-Count-Bus (LPC), ein Serial-Peripheral-Interface („SPI“), einen High-Definition-Audio-Bus („HDA“), einen Serial-Advance-Technology-Attachment-Bus („SATA“), einen Universal-Serial-Bus („USB“) (Versionen 1, 2, 3) oder einen Universal-Asynchronous-Receiver/Transmitter-Bus („UART“). In mindestens einer Ausführungsform zeigt 22 ein System, das miteinander verbundene Hardware-Einrichtungen oder „Chips“ aufweist, während bei anderen Ausführungen 22 ein beispielhaftes System on a Chip („SoC“) zeigen kann. In mindestens einer Ausführungsform können die in 22 dargestellten Einrichtungen mit proprietären Verbindungen, standardisierten Verbindungen (z.B. PCIe) oder einer Kombination davon miteinander verbunden sein. In mindestens einer Ausführungsform sind eine oder mehrere Komponenten von 22 über Compute-Express-Link (CXL)-Verbindungen miteinander verbunden.
In mindestens einer Ausführungsform kann 22 eine Anzeige 2224, einen Touchscreen 2225, ein Touchpad 2230, eine Near Field Communications-Einheit („NFC“) 2245, einen Sensor-Hub 2240, einen Wärmesensor 2246, einen Express-Chipsatz („EC“) 2235, ein Trusted Platform Module („TPM“) 2238, BIOS/Firmware/Flash-Speicher („BIOS, FW Flash“) 2222, ein DSP 2260, ein Laufwerk („SSD oder HDD“) 2220 wie eine Solid State Disk („SSD“) oder eine Festplatte („HDD“), eine drahtlose lokale Netzwerkeinheit („WLAN“) 2250, eine Bluetooth-Einheit 2252, eine drahtlose Wide Area Network-Einheit („WWAN“) 2256, ein Global Positioning System (GPS) 2255, eine Kamera („USB 3. 0-Kamera“) 2254, wie z.B. eine USB 3.0-Kamera, oder eine Low Power Double Data Rate („LPDDR“)-Speichereinheit („LPDDR3“) 2215, die z.B. im LPDDR3-Standard implementiert ist, aufweisen. Diese Komponenten können in jeder geeigneten Weise implementiert sein.
In mindestens einer Ausführungsform können andere Komponenten mit dem Prozessor 2210 über die oben beschriebenen Komponenten kommunikativ verbunden sein. In mindestens einer Ausführungsform können ein Beschleunigungsmesser 2241, ein Umgebungslichtsensor („ALS“) 2242, ein Kompass 2243 und ein Gyroskop 2244 kommunikativ mit dem Sensor-Hub 2240 verbunden sein. In mindestens einer Ausführungsform können ein Wärmesensor 2239, ein Lüfter 2237, eine Tastatur 2246 und ein Touchpad 2230 kommunikativ mit dem EC 2235 verbunden sein. In mindestens einer Ausführungsform können der Lautsprecher 2263, ein Kopfhörer 2264 und ein Mikrofon („mic“) 2265 kommunikativ mit einer Audioeinheit („audio codec and dass d amp“) 2264 gekoppelt sein, die ihrerseits kommunikativ mit dem DSP 2260 gekoppelt sein kann. In mindestens einer Ausführungsform kann die Audioeinheit 2264 beispielsweise und ohne Einschränkung einen Audiocodierer/-Decoder („Codec“) und einen Verstärker der Klasse D aufweisen. In mindestens einer Ausführungsform kann die SIM-Karte („SIM“) 2257 mit der WWAN-Einheit 2256 kommunikativ gekoppelt sein. In mindestens einer Ausführungsform können Komponenten wie die WLAN-Einheit 2250 und die Bluetooth-Einheit 2252 sowie die WWAN-Einheit 2256 in einem Next Generation Form Factor („NGFF“) implementiert sein.
In mindestens einer Ausführungsform werden ein oder mehrere der in 22 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 22 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 22 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
23 veranschaulicht ein Computersystem 2300 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist das Computersystem 2300 ausgestaltet, um verschiedene in dieser Offenbarung beschriebene Prozesse und Verfahren zu implementieren.
In mindestens einer Ausführungsform umfasst das Computersystem 2300 ohne Einschränkung mindestens eine Zentraleinheit („CPU“) 2302, die an einen Kommunikationsbus 2310 angeschlossen ist, der unter Verwendung eines beliebigen geeigneten Protokolls implementiert ist, wie PCI („Peripheral Component Interconnect“), Peripheral Component Interconnect Express („PCI-Express“), AGP („Accelerated Graphics Port“), HyperTransport oder ein anderes Bus- oder Punkt-zu-Punkt-Kommunikationsprotokoll. In mindestens einer Ausführungsform weist das Computersystem 2300 ohne Einschränkung einen Hauptspeicher 2304 und eine Steuerlogik auf (z.B. implementiert als Hardware, Software oder eine Kombination davon), und die Daten werden im Hauptspeicher 2304 gespeichert, der die Form eines Direktzugriffsspeichers („RAM“) annehmen kann. In mindestens einer Ausführungsform stellt ein Netzwerkschnittstellen-Subsystem („Netzwerkschnittstelle“) 2322 eine Schnittstelle zu anderen Recheneinrichtungen und Netzwerken bereit, um Daten von dem Computersystem 2300 zu empfangen und an andere Systeme zu übermitteln.
In mindestens einer Ausführungsform weist das Computersystem 2300 ohne Einschränkung Eingabeeinrichtungen 2308, ein Parallelverarbeitungssystem 2312 und Anzeigeeinrichtungen 2306 auf, die unter Verwendung einer herkömmlichen Kathodenstrahlröhre („CRT“), einer Flüssigkristallanzeige („LCD“), einer lichtemittierenden Diode („LED“), einer Plasmaanzeige oder anderer geeigneter Anzeigetechnologien implementiert sein können. In mindestens einer Ausführungsform werden Benutzereingaben von Eingabeeinrichtungen 2308 wie Tastatur, Maus, Touchpad, Mikrofon und anderen empfangen. In mindestens einer Ausführungsform kann jedes der vorgenannten Module auf einer einzigen Halbleiterplattform angeordnet sein, um ein Verarbeitungssystem zu bilden.
In mindestens einer Ausführungsform werden ein oder mehrere der in 23 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 23 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 23 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
24 veranschaulicht ein Computersystem 2400 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform weist das Computersystem 2400, ohne Einschränkung, einen Computer 2410 und einen USB-Stick 2420 auf. In mindestens einer Ausführungsform kann der Computer 2410 ohne Einschränkung eine beliebige Anzahl und Art von Prozessor(en) (nicht dargestellt) und einen Speicher (nicht dargestellt) aufweisen. In mindestens einer Ausführungsform weist der Computer 2410, ohne Einschränkung, einen Server, eine Cloud-Instanz, einen Laptop und einen Desktop-Computer auf.
In mindestens einer Ausführungsform weist der USB-Stick 2420, ohne Einschränkung, eine Verarbeitungseinheit 2430, eine USB-Schnittstelle 2440 und eine USB-Schnittstellenlogik 2450 auf. In mindestens einer Ausführungsform kann die Verarbeitungseinheit 2430 ein beliebiges Befehlsausführungssystem, ein Gerät oder eine Einrichtung sein, die in der Lage ist, Befehle auszuführen. In mindestens einer Ausführungsform kann die Verarbeitungseinheit 2430 ohne Einschränkung eine beliebige Anzahl und Art von Verarbeitungskernen (nicht dargestellt) aufweisen. In mindestens einer Ausführungsform umfasst der Verarbeitungskern 2430 eine anwendungsspezifische integrierte Schaltung („ASIC“), die für die Durchführung beliebiger Mengen und Arten von Operationen im Zusammenhang mit maschinellem Lernen optimiert ist. In mindestens einer Ausführungsform ist der Verarbeitungskern 2430 beispielsweise eine Tensor Processing Unit („TPC“), die für die Durchführung von Inferenzoperationen des maschinellen Lernens optimiert ist. In mindestens einer Ausführungsform ist der Verarbeitungskern 2430 eine Bildverarbeitungseinheit („VPU“), die für die Durchführung von Bildverarbeitungs- und maschinellen Lernoperationen optimiert ist.
In mindestens einer Ausführungsform kann die USB-Schnittstelle 2440 eine beliebige Art von USB-Stecker oder USB-Buchse sein. In mindestens einer Ausführungsform ist die USB-Schnittstelle 2440 beispielsweise eine USB 3.0 Typ-C-Buchse für Daten und Strom. In mindestens einer Ausführungsform ist die USB-Schnittstelle 2440 ein USB-3.0-Typ-A-Stecker. In mindestens einer Ausführungsform kann die USB-Schnittstellenlogik 2450 eine beliebige Menge und Art von Logik aufweisen, die es der Verarbeitungseinheit 2430 ermöglicht, sich über den USB-Anschluss 2440 mit einer Einrichtung (z.B. einem Computer 2410) zu verbinden.
In mindestens einer Ausführungsform werden ein oder mehrere der in 24 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 24 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 24 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
25A veranschaulicht eine beispielhafte Architektur, in der eine Vielzahl von GPUs 2510-2513 mit einer Vielzahl von Mehrkern-Prozessoren 2505-2506 über Hochgeschwindigkeitsverbindungen 2540-2543 (z.B. Busse, Punkt-zu-Punkt-Verbindungen usw.) kommunikativ gekoppelt ist. In einer Ausführungsform unterstützen die Hochgeschwindigkeitsverbindungen 2540-2543 einen Kommunikationsdurchsatz von 4GB/s, 30GB/s, 80GB/s oder mehr. Es können verschiedene Verbindungsprotokolle verwendet werden, die PCIe 4.0 oder 5.0 und NVLink 2.0 einschlie-ßen, aber nicht darauf beschränkt sind.
Zusätzlich und in einer Ausführungsform sind zwei oder mehr GPUs 2510-2513 über Hochgeschwindigkeitsverbindungen 2529-2530 miteinander verbunden, die mit denselben oder anderen Protokollen/Verbindungen implementiert sein können als die für Hochgeschwindigkeitsverbindungen 2540-2543 verwendeten. In ähnlicher Weise können zwei oder mehr Mehrkern-Prozessoren 2505-2506 über Hochgeschwindigkeitsverbindungen 2528 verbunden sein, bei denen es sich um symmetrische Multiprozessorbusse (SMP) handeln kann, die mit 20 GB/s, 30 GB/s, 120 GB/s oder mehr arbeiten. Alternativ kann die gesamte Kommunikation zwischen den verschiedenen in 25A gezeigten Systemkomponenten über dieselben Protokolle/Leitungen erfolgen (z.B. über eine gemeinsame Verbindungsstruktur).
In einer Ausführungsform ist jeder Mehrkern-Prozessor 2505-2506 kommunikativ mit einem Prozessorspeicher 2501-2502 über Speicherverbindungen 2526-2527 verbunden, und jeder Grafikprozessor 2510-2513 ist kommunikativ mit dem Grafikprozessorspeicher 2520-2523 über Grafikprozessorspeicherverbindungen 2550-2553 verbunden. Die Speicherverbindungen 2526-2527 und 2550-2553 können gleiche oder unterschiedliche Speicherzugriffstechnologien verwenden. Beispielsweise können die Prozessorspeicher 2501-2502 und die GPU-Speicher 2520-2523 flüchtige Speicher wie dynamische Direktzugriffsspeicher (DRAMs) (einschließlich gestapelter DRAMs), Grafik-DDR-SDRAM (GDDR) (z.B. GDDR5, GDDR6) oder High Bandwidth Memory (HBM) aufweisen und/oder nichtflüchtige Speicher wie 3D XPoint oder Nano-Ram sein. In einer Ausführungsform kann ein Abschnitt der Prozessorspeicher 2501-2502 ein flüchtiger Speicher und ein anderer Abschnitt ein nichtflüchtiger Speicher sein (z.B. unter Verwendung einer zweistufigen Speicherhierarchie (2LM)).
Wie es hier beschrieben ist, können zwar verschiedene Prozessoren 2505-2506 und GPUs 2510-2513 physikalisch mit einem bestimmten Speicher 2501-2502 bzw. 2520-2523 verbunden sein, doch kann eine einheitliche Speicherarchitektur implementiert sein, bei der ein und derselbe virtuelle Systemadressraum (auch als „effektiver Adressraum“ bezeichnet) auf verschiedene physikalische Speicher verteilt ist. Beispielsweise können die Prozessorspeicher 2501-2502 jeweils 64 GB Systemadressraum umfassen, und die GPU-Speicher 2520-2523 können jeweils 32 GB Systemadressraum umfassen (was in diesem Beispiel zu einem adressierbaren Gesamtspeicher von 256 GB führt).
25B zeigt zusätzliche Details für eine Verbindung zwischen einem Multikern-Prozessor 2507 und einem Grafikbeschleunigungsmodul 2546 gemäß einer beispielhaften Ausführungsform. Das Grafikbeschleunigungsmodul 2546 kann einen oder mehrere GPU-Chips aufweisen, die auf einer Linecard integriert sind, die über eine Hochgeschwindigkeitsverbindung 2540 mit dem Prozessor 2507 verbunden ist. Alternativ kann das Grafikbeschleunigungsmodul 2546 auf einem gleichen Gehäuse oder Chip wie der Prozessor 2507 integriert sein.
In mindestens einer Ausführungsform weist der dargestellte Prozessor 2507 eine Vielzahl von Kernen 2560A-2560D auf, jeder mit einem Translations-Lookaside-Puffer 2561A-2561 D und einem oder mehreren Caches 2562A-2562D. In mindestens einer Ausführungsform können die Kerne 2560A-2560D verschiedene andere Komponenten zur Ausführung von Befehlen und Verarbeitung von Daten aufweisen, die nicht dargestellt sind. Die Caches 2562A-2562D können Level-1- (L1) und Level-2- (L2) Caches umfassen. Zusätzlich können ein oder mehrere gemeinsam genutzte Caches 2556 in den Caches 2562A-2562D vorhanden sein, die von Gruppen von Kernen 2560A-2560D gemeinsam genutzt werden. Eine Ausführungsform des Prozessors 2507 weist beispielsweise 24 Kerne auf, jeder mit seinem eigenen L1-Cache, zwölf gemeinsam genutzten L2-Caches und zwölf gemeinsam genutzten L3-Caches. In dieser Ausführungsform werden ein oder mehrere L2 und L3 Caches von zwei benachbarten Kernen gemeinsam genutzt. Der Prozessor 2507 und das Grafikbeschleunigungsmodul 2546 sind mit dem Systemspeicher 2514 verbunden, der die Prozessorspeicher 2501-2502 von 25A aufweisen kann.
Die Kohärenz von Daten und Befehlen, die in verschiedenen Caches 2562A-2562D, 2556 und im Systemspeicher 2514 gespeichert sind, wird durch Kommunikation zwischen den Kernen über einen Kohärenzbus 2564 aufrechterhalten. Beispielsweise kann jeder Cache über eine Cache-Kohärenzlogik/-schaltung verfügen, die mit ihm verbunden ist, um als Reaktion auf erkannte Lese- oder Schreiboperationen in bestimmten Cache-Zeilen über den Kohärenzbus 2564 zu kommunizieren. In einer Implementierung wird ein Cache-Snooping-Protokoll über den Kohärenzbus 2564 implementiert, um Cache-Zugriffe mitzulesen.
In einer Ausführungsform koppelt eine Proxy-Schaltung 2525 das Grafikbeschleunigungsmodul 2546 kommunikativ an den Kohärenzbus 2564, so dass das Grafikbeschleunigungsmodul 2546 an einem Cache-Kohärenzprotokoll als Peer der Kerne 2560A-2560D teilnehmen kann. Insbesondere sorgt eine Schnittstelle 2535 für die Konnektivität mit der Proxy-Schaltung 2525 über die Hochgeschwindigkeitsverbindung 2540 (z.B. ein PCIe-Bus, NVLink usw.), und eine Schnittstelle 2537 verbindet das Grafikbeschleunigungsmodul 2546 mit der Verbindung 2540.
In einer Implementierung bietet eine Beschleuniger-Integrationsschaltung 2536 Cache-Verwaltungs-, Speicherzugriffs-, Kontextverwaltungs- und Unterbrechungs-Verwaltungsdienste im Auftrag einer Vielzahl von Grafikverarbeitungsmaschinen 2531, 2532, N des Grafikbeschleunigungsmoduls 2546. Die Grafikverarbeitungsmaschinen 2531, 2532, N können jeweils eine separate Grafikverarbeitungseinheit (GPU) umfassen. Alternativ können die Grafikverarbeitungsmaschinen 2531, 2532, N verschiedene Arten von Grafikverarbeitungsmaschinen innerhalb eines Grafikprozessors umfassen, wie z.B. Grafikausführungseinheiten, Medienverarbeitungsmaschinen (z.B. Video-Encoder/Decoder), Sampler und Blit-Module. In mindestens einer Ausführungsform kann das Grafikbeschleunigungsmodul 2546 eine GPU mit einer Vielzahl von Grafikverarbeitungseinheiten 2531-2532, N sein, oder die Grafikverarbeitungseinheiten 2531-2532, N können einzelne GPUs sein, die in einem gemeinsamen Gehäuse, einer Linecard oder einem Chip integriert sind.
In einer Ausführungsform weist die Beschleuniger-Integrationsschaltung 2536 eine Speicherverwaltungseinheit (MMU) 2539 auf, um verschiedene Speicherverwaltungsfunktionen wie Übersetzungen von virtuellem zu physikalischem Speicher (auch als Übersetzungen von effektivem zu realem Speicher bezeichnet) und Speicherzugriffsprotokolle für den Zugriff auf den Systemspeicher 2514 durchzuführen. Die MMU 2539 kann auch einen Translations-Lookaside-Buffer (TLB) (nicht gezeigt) aufweisen, um Übersetzungen von virtuellen/effektiven in physikalische/reale Adressen zwischenzuspeichern. In einer Ausführungsform werden in einem Cache 2538 Befehle und Daten für den effizienten Zugriff durch die Grafikprozessoren 2531-2532, N gespeichert. In einer Ausführungsform werden die im Cache 2538 und in den Grafikspeichern 2533-2534, M gespeicherten Daten mit den Kern-Caches 2562A-2562D, 2556 und dem Systemspeicher 2514 kohärent gehalten. Wie bereits erwähnt, kann dies über eine Proxy-Schaltung 2525 im Namen des Caches 2538 und der Speicher 2533-2534, M erfolgen (z.B. Senden von Aktualisierungen an den Cache 2538 im Zusammenhang mit Änderungen/Zugriffen auf Cache-Zeilen in den Prozessor-Caches 2562A-2562D, 2556 und Empfangen von Aktualisierungen vom Cache 2538).
Ein Satz von Registern 2545 speichert Kontextdaten für Threads, die von Grafikverarbeitungsmaschinen 2531-2532, N ausgeführt werden, und eine Kontextverwaltungsschaltung 2548 verwaltet Thread-Kontexte. Beispielsweise kann die Kontextverwaltungsschaltung 2548 Speicher- und Wiederherstellungsoperationen durchführen, um Kontexte verschiedener Threads während Kontextumschaltungen zu speichern und wiederherzustellen (z.B. wenn ein erster Thread gesichert und ein zweiter Thread gespeichert wird, damit ein zweiter Thread von einer Grafikverarbeitungsmaschine ausgeführt werden kann). Bei einer Kontextumschaltung kann die Kontextverwaltungsschaltung 2548 beispielsweise aktuelle Registerwerte in einem bestimmten Bereich im Speicher speichern (z.B. durch einen Kontextzeiger identifiziert). Die Registerwerte können dann bei der Rückkehr zu einem Kontext wiederhergestellt werden. In einer Ausführungsform empfängt und verarbeitet eine Unterbrechungsverwaltungsschaltung 2547 Unterbrechungen, die von Systemeinrichtungen empfangen werden.
In einer Implementierung werden virtuelle/effektive Adressen von einer Grafikverarbeitungsmaschine 2531 durch die MMU 2539 in reale/physikalische Adressen im Systemspeicher 2514 übersetzt. Eine Ausführungsform der Beschleuniger-Integrationsschaltung 2536 unterstützt mehrere (z.B. 4, 8, 16) Grafikbeschleunigermodule 2546 und/oder andere Beschleunigereinrichtungen. Das Grafikbeschleunigermodul 2546 kann für eine einzelne Anwendung bestimmt sein, die auf dem Prozessor 2507 ausgeführt wird, oder es kann von mehreren Anwendungen gemeinsam genutzt werden. In einer Ausführungsform wird eine virtualisierte Grafikausführungsumgebung vorgestellt, in der die Ressourcen der Grafikprozessoren 2531-2532, N von mehreren Anwendungen oder virtuellen Maschinen (VMs) gemeinsam genutzt werden. In mindestens einer Ausführungsform können die Ressourcen in „Slices“ unterteilt sein, die verschiedenen VMs und/oder Anwendungen auf der Grundlage von Verarbeitungsanforderungen und Prioritäten, die mit VMs und/oder Anwendungen verbunden sind, zugewiesen werden.
In mindestens einer Ausführungsform fungiert eine Beschleuniger-Integrationsschaltung 2536 als Brücke zu einem System für das Grafikbeschleunigungsmodul 2546 und bietet Adressübersetzung und Systemspeicher-Cache-Dienste. Darüber hinaus kann die Beschleuniger-Integrationsschaltung 2536 Virtualisierungsfunktionen für einen Host-Prozessor bereitstellen, um die Virtualisierung der Grafikverarbeitungsmodule 2531-2532, Interrupts und die Speicherverwaltung zu verwalten.
Da die Hardwareressourcen der Grafikprozessoren 2531-2532, N explizit auf einen realen Adressraum abgebildet werden, den der Host-Prozessor 2507 sieht, kann jeder Host-Prozessor diese Ressourcen direkt mit einem effektiven Adresswert adressieren. Eine Funktion der Beschleuniger-Integrationsschaltung 2536 ist in einer Ausführungsform die physikalische Trennung der Grafikverarbeitungsmaschinen 2531-2532, N, so dass sie für ein System als unabhängige Einheiten erscheinen.
In mindestens einer Ausführungsform sind ein oder mehrere Grafikspeicher 2533-2534, M mit jeder der Grafikverarbeitungsmaschinen 2531-2532, N verbunden. Die Grafikspeicher 2533-2534, M speichern Anweisungen und Daten, die von jeder der Grafikverarbeitungsmaschinen 2531-2532, N verarbeitet werden. Die Grafikspeicher 2533-2534, M können flüchtige Speicher wie DRAMs (einschließlich gestapelter DRAMs), GDDR-Speicher (z.B. GDDR5, GDDR6) oder HBM aufweisen und/oder können nichtflüchtige Speicher wie 3D XPoint oder Nano-Ram sein.
In einer Ausführungsform werden zur Verringerung des Datenverkehrs über die Verbindung 2540 Zuordnungs-Verfahren bzw. Biasing-Verfahren verwendet, um sicherzustellen, dass die in den Grafikspeichern 2533-2534, M gespeicherten Daten Daten sind, die am häufigsten von den Grafikverarbeitungsmaschinen 2531-2532, N verwendet werden und vorzugsweise nicht von den Kernen 2560A-2560D (zumindest nicht häufig) verwendet werden. In ähnlicher Weise versucht ein Zuordnungs-Mechanismus bzw. Biasing-Mechanismus, Daten, die von Kernen (und vorzugsweise nicht von den Grafikverarbeitungsmaschinen 2531-2532, N) benötigt werden, in den Caches 2562A-2562D, 2556 der Kerne und im Systemspeicher 2514 zu halten.
25C veranschaulicht eine weitere beispielhafte Ausführungsform, bei der die Beschleuniger-Integrationsschaltung 2536 in den Prozessor 2507 integriert ist. In dieser Ausführungsform kommunizieren die Grafikprozessoren 2531-2532, N direkt über die Hochgeschwindigkeitsverbindung 2540 mit der Beschleuniger-Integrationsschaltung 2536 über die Schnittstelle 2537 und die Schnittstelle 2535 (die wiederum jede Form von Bus oder Schnittstellenprotokoll verwenden kann). Die Beschleuniger-Integrationsschaltung 2536 kann dieselben Operationen wie in 25B beschrieben durchführen, jedoch möglicherweise mit einem höheren Durchsatz, da sie sich in unmittelbarer Nähe zum Kohärenzbus 2564 und den Caches 2562A-2562D, 2556 befindet. Eine Ausführungsform unterstützt verschiedene Programmiermodelle, einschließlich eines Programmiermodells für dedizierte Prozesse (ohne Virtualisierung des Grafikbeschleunigungsmoduls) und gemeinsam genutzter Programmiermodelle (mit Virtualisierung), die Programmiermodelle aufweisen können, die von der Beschleuniger-Integrationsschaltung 2536 gesteuert werden, und Programmiermodelle, die vom Grafikbeschleunigungsmodul 2546 gesteuert werden.
In mindestens einer Ausführungsform sind die Grafikverarbeitungsmaschinen 2531-2532, N für eine einzige Anwendung oder einen einzigen Prozess unter einem einzigen Betriebssystem bestimmt. In mindestens einer Ausführungsform kann eine einzelne Anwendung andere Anwendungsanforderungen an die Grafikverarbeitungsmaschinen 2531-2532, N bereitstellen, wodurch eine Virtualisierung innerhalb einer VM/Partition ermöglicht wird.
In mindestens einer Ausführungsform können die Grafikverarbeitungsmaschinen 2531-2532, N, von mehreren VM-/Anwendungspartitionen gemeinsam genutzt werden. In mindestens einer Ausführungsform können gemeinsam genutzte Modelle einen Systemhypervisor verwenden, um die Grafikverarbeitungsmaschinen 2531-2532, N zu virtualisieren und den Zugriff durch jedes Betriebssystem zu ermöglichen. Bei Systemen mit einer einzigen Partition ohne Hypervisor gehören die Grafikprozessoren 2531-2532, N zu einem Betriebssystem. In mindestens einer Ausführungsform kann ein Betriebssystem die Grafikverarbeitungsmaschinen 2531-2532, N virtualisieren, um jedem Prozess oder jeder Anwendung Zugriff zu gewähren.
In mindestens einer Ausführungsform wählt das Grafikbeschleunigungsmodul 2546 oder eine einzelne Grafikverarbeitungsmaschine 2531-2532, N ein Prozesselement mithilfe eines Prozesshandles aus. In einer Ausführungsform werden Prozesselemente im Systemspeicher 2514 gespeichert und sind unter Verwendung einer Übersetzungstechnik von effektiver Adresse zu realer Adresse adressierbar, was hier beschrieben ist. In mindestens einer Ausführungsform kann ein Prozesshandle ein implementierungsspezifischer Wert sein, der einem Host-Prozess zur Verfügung gestellt wird, wenn er seinen Kontext bei der Grafikverarbeitungsmaschine 2531-2532, N registriert (d. h. wenn er die Systemsoftware aufruft, um ein Prozesselement zu einer verknüpften Prozesselementliste hinzuzufügen). In mindestens einer Ausführungsform können die unteren 16 Bits eines Prozesshandles ein Offset des Prozesselements innerhalb einer verknüpften Prozesselementliste sein.
25D veranschaulicht ein beispielhaftes Beschleuniger-Integrations-Slice 2590. Wie hier verwendet, umfasst ein „Slice“ einen bestimmten Abschnitt der Verarbeitungsressourcen der Beschleuniger-Integrationsschaltung 2536. Der effektive Anwendungsadressraum 2582 im Systemspeicher 2514 speichert Prozesselemente 2583. In einer Ausführungsform werden die Prozesselemente 2583 als Reaktion auf GPU-Aufrufe 2581 von Anwendungen 2580, die auf dem Prozessor 2507 ausgeführt werden, gespeichert. Ein Prozesselement 2583 enthält den Prozessstatus für die entsprechende Anwendung 2580. Ein im Prozesselement 2583 enthaltener Arbeitsdeskriptor (Work Descriptor (WD)) 2584 kann ein einzelner, von einer Anwendung angeforderter Job sein oder einen Zeiger auf eine Warteschlange von Jobs enthalten. In mindestens einer Ausführungsform ist der WD 2584 ein Zeiger auf eine Auftragsanforderungs-Warteschlange im Adressraum 2582 einer Anwendung.
Das Grafikbeschleunigungsmodul 2546 und/oder die einzelnen Grafikverarbeitungsmaschinen 2531-2532, N können von allen oder einer Teilmenge der Prozesse in einem System gemeinsam genutzt werden. In mindestens einer Ausführungsform kann eine Infrastruktur zum Einrichten des Prozessstatus und zum Senden eines WD 2584 an ein Grafikbeschleunigungsmodul 2546 zum Starten eines Auftrags in einer virtualisierten Umgebung vorhanden sein.
In mindestens einer Ausführungsform ist ein Programmiermodell für dedizierte Prozesse implementierungsspezifisch. In diesem Modell besitzt ein einzelner Prozess das Grafikbeschleunigungsmodul 2546 oder eine einzelne Grafikverarbeitungsmaschine 2531. Da das Grafikbeschleunigungsmodul 2546 einem einzelnen Prozess gehört, initialisiert ein Hypervisor die Beschleuniger-Integrationsschaltung 2536 für eine besitzende Partition, und ein Betriebssystem initialisiert die Beschleuniger-Integrationsschaltung 2536 für einen besitzenden Prozess, wenn das Grafikbeschleunigungsmodul 2546 zugewiesen wird.
Im Betrieb holt eine WD-Abrufeinheit 2591 in dem Beschleuniger-Integrations-Slice 2590 den nächsten WD 2584 ab, der eine Angabe der Arbeit aufweist, die von einer oder mehreren Grafikverarbeitungsmaschinen des Grafikbeschleunigungsmoduls 2546 zu erledigen ist. Die Daten aus dem WD 2584 können in Registern 2545 gespeichert und von der MMU 2539, der Unterbrechungsverwaltungsschaltung 2547 und/oder der Kontextverwaltungsschaltung 2548 verwendet werden, wie es dargestellt ist. Eine Ausführungsform der MMU 2539 weist beispielsweise eine Segment-/Seitenlaufschaltung für den Zugriff auf Segment-/Seitentabellen 2586 im virtuellen Adressraum 2585 des Betriebssystems auf. Die Unterbrechungsverwaltungsschaltung 2547 kann vom Grafikbeschleunigungsmodul 2546 empfangene Unterbrechungsereignisse 2592 verarbeiten. Bei der Durchführung von Grafikoperationen wird eine effektive Adresse 2593, die von einer Grafikverarbeitungsmaschine 2531-2532, N erzeugt wird, von der MMU 2539 in eine reale Adresse übersetzt.

In einer Ausführungsform wird für jede Grafikverarbeitungsmaschine 2531-2532, N und/oder jedes Grafikbeschleunigungsmodul 2546 ein und derselbe Satz von Registern 2545 dupliziert und kann von einem Hypervisor oder Betriebssystem initialisiert werden. Jedes dieser duplizierten Register kann in einem Beschleuniger-Integrations-Slice 2590 vorhanden sein. Beispielhafte Register, die von einem Hypervisor initialisiert werden können, sind in Tabelle 1 aufgeführt. Tabelle 1 - Vom Hypervisor initialisierte Register

1	Slice-Steuerungsregister
2	Reale Adresse (RA) Bereichszeiger geplanter Prozesse
3	Autoritätsmasken-Überschreibungsregister
4	Unterbrechungsvektor-Tabelleneintrags-Offset
5	Unterbrechungsvektor-Tabelleneintragsgrenze
6	Statusregister
7	Logische Partitions-ID
8	Reale Adresse (RA) Hypervisor-Beschleuniger-Nutzungsdatensatzzeiger
9	Speicherbeschreibungsregister

Beispielhafte Register, die von einem Betriebssystem initialisiert werden können, sind in Tabelle 2 aufgeführt. Tabelle 2 - Initialisierte Register des Betriebssystems

1	Prozess- und Thread-Identifikation
2	Effektive Adresse (EA) Kontext-Speicher/Wiederherstellungs-Zeiger
3	Virtuelle Adresse (VA) Beschleuniger-Nutzungsdatensatzzeiger
4	Virtuelle Adresse (VA) Zeiger auf die Speichersegmenttabelle
5	Autoritätsmaske
6	Arbeitsdeskriptor

In einer Ausführungsform ist jeder WD 2584 spezifisch für ein bestimmtes Grafikbeschleunigungsmodul 2546 und/oder die Grafikverarbeitungsmaschinen 2531-2532, N. Er enthält alle Informationen, die von einer Grafikverarbeitungsmaschine 2531-2532, N benötigt werden, um Arbeit zu verrichten, oder er kann ein Zeiger auf einen Speicherplatz sein, an dem eine Anwendung eine Befehlswarteschlange von zu verrichtender Arbeit eingerichtet hat.
25E veranschaulicht zusätzliche Details für eine beispielhafte Ausführungsform eines gemeinsamen Modells. Diese Ausführungsform weist einen realen Hypervisor-Adressraum 2598 auf, in dem eine Prozesselementliste 2599 gespeichert ist. Auf den realen Hypervisor-Adressraum 2598 kann über einen Hypervisor 2596 zugegriffen werden, der Grafikbeschleunigungsmodul-Maschinen für das Betriebssystem 2595 virtualisiert.
In mindestens einer Ausführungsform erlauben gemeinsame Programmiermodelle allen oder einer Teilmenge von Prozessen aus allen oder einer Teilmenge von Partitionen in einem System, ein Grafikbeschleunigungsmodul 2546 zu verwenden. Es gibt zwei Programmiermodelle, bei denen das Grafikbeschleunigungsmodul 2546 von mehreren Prozessen und Partitionen gemeinsam genutzt wird: zeitlich geteilte und grafisch gerichtete gemeinsame Nutzung.
Bei diesem Modell ist der System-Hypervisor 2596 Besitzer des Grafikbeschleunigungsmoduls 2546 und stellt seine Funktion allen Betriebssystemen 2595 zur Verfügung. Damit ein Grafikbeschleunigungsmodul 2546 die Virtualisierung durch den System-Hypervisor 2596 unterstützen kann, kann das Grafikbeschleunigungsmodul 2546 folgende Bedingungen erfüllen: 1) Eine Auftragsanforderung einer Anwendung muss autonom sein (d. h. der Zustand muss zwischen den Aufträgen nicht aufrechterhalten werden), oder das Grafikbeschleunigungsmodul 2546 muss einen Mechanismus zur Kontextsicherung und -wiederherstellung bereitstellen. 2) Das Grafikbeschleunigungsmodul 2546 garantiert, dass die Auftragsanforderung einer Anwendung in einer bestimmten Zeitspanne abgeschlossen wird, einschließlich etwaiger Übersetzungsfehler, oder das Grafikbeschleunigungsmodul 2546 bietet die Möglichkeit, die Verarbeitung eines Auftrags zu unterbrechen. 3) Dem Grafikbeschleunigungsmodul 2546 muss Fairness zwischen den Prozessen garantiert werden, wenn es in einem gerichteten gemeinsamen Programmiermodell arbeitet.
In mindestens einer Ausführungsform muss die Anwendung 2580 einen Systemaufruf des Betriebssystems 2595 mit einem Grafikbeschleunigungsmodul 2546-Typ, einem Arbeitsdeskriptor (WD), einem AMR-Wert (Authority Mask Register) und einem CSRP-Zeiger (Context Save/Restore Area Pointer) ausführen. In mindestens einer Ausführungsform beschreibt der Typ des Grafikbeschleunigungsmoduls 2546 eine gezielte Beschleunigungsfunktion für einen Systemaufruf. In mindestens einer Ausführungsform kann der Typ des Grafikbeschleunigungsmoduls 2546 ein systemspezifischer Wert sein. In mindestens einer Ausführungsform ist der WD speziell für das Grafikbeschleunigungsmodul 2546 formatiert und kann in Form eines Grafikbeschleunigungsmodul 2546-Befehls, eines effektiven Adresszeigers auf eine benutzerdefinierte Struktur, eines effektiven Adresszeigers auf eine Befehlswarteschlange oder einer anderen Datenstruktur vorliegen, die die vom Grafikbeschleunigungsmodul 2546 zu verrichtende Arbeit beschreibt. In einer Ausführungsform ist ein AMR-Wert ein AMR-Zustand, der für einen aktuellen Prozess zu verwenden ist. In mindestens einer Ausführungsform ähnelt ein an ein Betriebssystem übergebener Wert der Einstellung eines AMR durch eine Anwendung. Wenn die Implementierungen der Beschleuniger-Integrationsschaltung 2536 und des Grafikbeschleunigungsmoduls 2546 kein Benutzer-Autoritätsmasken-Überschreibungsregister (User Authority Mask Override Register (UAMOR)) unterstützen, kann ein Betriebssystem einen aktuellen UAMOR-Wert auf einen AMR-Wert anwenden, bevor ein AMR in einem Hypervisor-Aufruf übergeben wird. Der Hypervisor 2596 kann optional einen aktuellen AMOR-Wert (Authority Mask Override Register) anwenden, bevor ein AMR in einem Prozesselement 2583 angeordnet wird. In mindestens einer Ausführungsform ist CSRP eines der Register 2545, die eine effektive Adresse eines Bereichs im Adressraum 2582 einer Anwendung für das Grafikbeschleunigungsmodul 2546 zur Speicherung und Wiederherstellung des Kontextstatus enthalten. Dieser Zeiger ist optional, wenn kein Zustand zwischen Aufträgen gespeichert werden muss oder wenn ein Auftrag vorzeitig beendet wird. In mindestens einer Ausführungsform kann der Kontextspeicher-/Wiederherstellungsbereich im Systemspeicher verankert sein.

Beim Empfang eines Systemaufrufs kann das Betriebssystem 2595 überprüfen, ob die Anwendung 2580 registriert ist und die Berechtigung zur Verwendung des Grafikbeschleunigungsmoduls 2546 erhalten hat. Das Betriebssystem 2595 ruft dann den Hypervisor 2596 mit den in Tabelle 3 dargestellten Informationen auf. Tabelle 3 - Parameter für Aufrufe von Betriebssystem zu Hypervisor

1	Ein Arbeitsdeskriptor (WD)
2	Ein Autoritätsmaskenregister- (AMR)-Wert (möglicherweise maskiert)
3	Eine effektive Adresse (EA) Kontext-Sicherungs-/Wiederherstellungs-Bereichszeigers (CSRP)
4	Eine Prozess-ID (PID) und optional eine Thread-ID (TID)
5	Eine virtuelle Adresse (VA) Beschleuniger-Nutzungsdatensatzzeiger (AURP)
6	Virtuelle Adresse eines Speichersegmenttabellenzeigers (SSTP)
7	Eine logische Interrupt-Service-Nummer (LISN)

Beim Empfang eines Hypervisor-Aufrufs überprüft Hypervisor 2596, ob das Betriebssystem 2595 registriert ist und die Berechtigung zur Verwendung des Grafikbeschleunigungsmoduls 2546 erhalten hat. Der Hypervisor 2596 setzt dann das Prozesselement 2583 in eine verknüpfte Prozesselementliste für einen entsprechenden Grafikbeschleunigungsmodultyp 2546. Ein Prozesselement kann die in Tabelle 4 dargestellten Informationen aufweisen. Tabelle 4 -Prozesselementinformationen

1	Ein Arbeitsdeskriptor (WD)
2	Ein Autoritätsmaskenregister- (AMR)-Wert (möglicherweise maskiert)
3	Eine effektive Adresse (EA) Kontext-Sicherungs-/Wiederherstellungs-Bereichszeigers (CSRP)
4	Eine Prozess-ID (PID) und optional eine Thread-ID (TID)
5	Eine virtuelle Adresse (VA) Beschleuniger-Nutzungsdatensatzzeiger (AURP)
6	Virtuelle Adresse eines Speichersegmenttabellenzeigers (SSTP)
7	Eine logische Interrupt-Service-Nummer (LISN)
8	Unterbrechungsvektortabelle, abgeleitet von Hypervisor-Aufrufparametern
9	Ein Statusregister- (SR-) Wert
10	Eine logische Partitions-ID (LPID)
11	Reale Adresse (RA) Hypervisor-Beschleuniger-Nutzungsdatensatzzeiger
12	Speicherbeschreibungsregister (SDR)

In mindestens einer Ausführungsform initialisiert der Hypervisor eine Vielzahl von Registern 2545 für Beschleuniger-Integrations-Slices 2590.
Wie es in 25F dargestellt ist, wird in mindestens einer Ausführungsform ein einheitlicher Speicher verwendet, der über einen gemeinsamen virtuellen Speicheradressraum adressierbar ist, der für den Zugriff auf physikalische Prozessorspeicher 2501-2502 und GPU-Speicher 2520-2523 verwendet wird. Bei dieser Implementierung verwenden die auf den GPUs 2510-2513 ausgeführten Operationen denselben virtuellen/effektiven Speicheradressraum für den Zugriff auf die Prozessorspeicher 2501-2502 und umgekehrt, was die Programmierbarkeit vereinfacht. In einer Ausführungsform wird ein erster Abschnitt eines virtuellen/effektiven Adressraums dem Prozessorspeicher 2501 zugewiesen, ein zweiter Abschnitt dem zweiten Prozessorspeicher 2502, ein dritter Abschnitt dem GPU-Speicher 2520 usw. In mindestens einer Ausführungsform wird dadurch ein gesamter virtueller/effektiver Speicherraum (manchmal auch als effektiver Adressraum bezeichnet) über jeden der Prozessorspeicher 2501-2502 und GPU-Speicher 2520-2523 verteilt, wodurch jeder Prozessor oder jede GPU auf jeden physikalischen Speicher mit einer diesem Speicher zugeordneten virtuellen Adresse zugreifen kann.
In einer Ausführungsform stellt die Bias/Kohärenz-Management-Schaltung 2594A-2594E innerhalb einer oder mehrerer MMUs 2539A-2539E die Cache-Kohärenz zwischen den Caches eines oder mehrerer Host-Prozessoren (z.B. 2505) und GPUs 2510-2513 sicher und implementiert Biasing-Verfahren, die angeben, in welchen physikalischen Speichern bestimmte Datentypen zu speichern sind. Während mehrere Instanzen der Bias/Kohärenz-Management-Schaltung 2594A-2594E in 25F dargestellt sind, kann die Bias/Kohärenz-Schaltung innerhalb einer MMU eines oder mehrerer Host-Prozessoren 2505 und/oder innerhalb der Beschleuniger-Integrationsschaltung 2536 implementiert sein.
Eine Ausführungsform ermöglicht es, dass GPU-angeschlossener Speicher 2520-2523 als Teil des Systemspeichers abgebildet ist und dass auf ihn unter Verwendung der SVM-Technologie (Shared Virtual Memory) zugegriffen wird, ohne jedoch Leistungsnachteile zu erleiden, die mit einer vollständigen System-Cache-Kohärenz verbunden sind. In mindestens einer Ausführungsform bietet die Möglichkeit des Zugriffs auf GPU-angeschlossenen Speicher 2520-2523 als Systemspeicher ohne lästigen Cache-Kohärenz-Overhead eine vorteilhafte Betriebsumgebung für GPU-Offload. Diese Anordnung ermöglicht es der Software des Host-Prozessors 2505, Operanden einzustellen und auf Berechnungsergebnisse zuzugreifen, ohne den Overhead herkömmlicher I/O-DMA-Datenkopien. Solche herkömmlichen Kopien beinhalten Treiberaufrufe, Unterbrechungen und speicherabbildende I/O- (MMIO-) Zugriffe, die alle im Vergleich zu einfachen Speicherzugriffen ineffizient sind. In mindestens einer Ausführungsform kann die Fähigkeit, ohne Cache-Kohärenz-Overheads auf den GPU-verbundenen Speicher 2520-2523 zuzugreifen, für die Ausführungszeit einer ausgelagerten Berechnung entscheidend sein. In Fällen mit erheblichem Streaming-Schreibspeicherverkehr kann der Cache-Kohärenz-Overhead beispielsweise die effektive Schreibbandbreite einer GPU 2510-2513 erheblich reduzieren. In mindestens einer Ausführungsform können die Effizienz des Operanden-Setups, die Effizienz des Ergebniszugriffs und die Effizienz der GPU-Berechnung eine Rolle bei der Bestimmung der Effektivität eines GPU-Offloads spielen.
In mindestens einer Ausführungsform wird die Auswahl eines GPU-Bias und eines Host-Prozessor-Bias durch eine Bias-Tracker-Datenstruktur gesteuert. Es kann z.B. eine Bias-Tabelle verwendet werden, die eine seitengranulare Struktur sein kann (d.h. mit der Granularität einer Speicherseite gesteuert), die 1 oder 2 Bits pro GPUangeschlossene Speicherseite aufweist. In mindestens einer Ausführungsform kann eine Bias-Tabelle in einem gestohlenen Speicherbereich eines oder mehrerer GPU-angeschlossener Speicher 2520-2523 implementiert sein, mit oder ohne Bias-Cache in GPU 2510-2513 (z.B. um häufig/kürzlich verwendete Einträge einer Bias-Tabelle zu cachen). Alternativ dazu kann eine gesamte Bias-Tabelle in einer GPU verwaltet werden.
In mindestens einer Ausführungsform wird vor dem tatsächlichen Zugriff auf einen GPU-Speicher auf einen Bias-Tabelleneintrag zugegriffen, der jedem Zugriff auf den GPU-angeschlossenen Speicher 2520-2523 zugeordnet ist, was die folgenden Operationen bewirkt. Zunächst werden lokale Anfragen von GPU 2510-2513, die ihre Seite im GPU-Bias finden, direkt an einen entsprechenden GPU-Speicher 2520-2523 weitergeleitet. Lokale Anfragen von einer GPU, die ihre Seite im Host-Bias finden, werden an den Prozessor 2505 weitergeleitet (z.B. über eine Hochgeschwindigkeitsverbindung, wie es oben beschrieben ist). In einer Ausführungsform werden Anfragen vom Prozessor 2505, die eine angeforderte Seite im Host-Prozessor-Bias finden, wie ein normaler Speicherlesezugriff abgeschlossen. Alternativ können Anforderungen, die an eine GPU-biased bzw. GPU-gebundene Seite gerichtet sind, an die GPU 2510-2513 weitergeleitet werden. In mindestens einer Ausführungsform kann eine GPU dann eine Seite in einen Host-Prozessor-Bias überführen, wenn sie die Seite gerade nicht verwendet. In mindestens einer Ausführungsform kann der Bias-Zustand einer Seite entweder durch einen softwarebasierten Mechanismus, einen hardwareunterstützten softwarebasierten Mechanismus oder, für eine begrenzte Anzahl von Fällen, einen rein hardwarebasierten Mechanismus geändert werden.
Ein Mechanismus zum Ändern des Bias-Zustands verwendet einen API-Aufruf (z.B. OpenCL), der wiederum den Einrichtungstreiber einer GPU aufruft, der wiederum eine Nachricht an eine GPU sendet (oder einen Befehlsdeskriptor in die Warteschlange stellt), um sie anzuweisen, einen Bias-Zustand zu ändern und für einige Übergänge einen Cache-Flushing-Vorgang in einem Host durchzuführen. In mindestens einer Ausführungsform wird die Cache-Flushing-Operation für einen Übergang von dem Bias des Host-Prozessors 2505 zum Bias der GPU verwendet, aber nicht für einen entgegengesetzten Übergang.
In einer Ausführungsform wird die Cache-Kohärenz aufrechterhalten, indem GPU-gebundene Seiten vorübergehend gerendert werden, die vom Host-Prozessor 2505 nicht gecacht werden können. Um auf diese Seiten zuzugreifen, kann der Prozessor 2505 den Zugriff von der GPU 2510 anfordern, die den Zugriff möglicherweise nicht sofort gewährt. Um die Kommunikation zwischen dem Prozessor 2505 und der GPU 2510 zu reduzieren, ist es daher vorteilhaft, sicherzustellen, dass GPU-gebundene Seiten diejenigen sind, die von einer GPU, aber nicht vom Host-Prozessor 2505 benötigt werden, und umgekehrt.
Hardware-Struktur(en) 1915 werden verwendet, um eine oder mehrere Ausführungsformen auszuführen. Einzelheiten zu der/den Hardwarestruktur(en) 1915 werden hierin in Verbindung mit 19A und/oder 19B bereitgestellt.
In mindestens einer Ausführungsform werden ein oder mehrere der in 25A-25F dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 25A-25F dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 25A-25F dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
26 zeigt beispielhafte integrierte Schaltungen und zugehörige Grafikprozessoren, die unter Verwendung eines oder mehrerer IP-Kerne gemäß verschiedenen hier beschriebenen Ausführungsformen hergestellt werden können. Zusätzlich zu den dargestellten Schaltungen können in mindestens einer Ausführungsform weitere Logik und Schaltkreise vorhanden sein, einschließlich zusätzlicher Grafikprozessoren/-kerne, Steuerungen für periphere Schnittstellen oder Allzweck-Prozessorkerne.
26 ist ein Blockdiagramm, das eine beispielhafte integrierte Schaltung 2600 mit einem System auf einem Chip darstellt, die unter Verwendung eines oder mehrerer IP-Kerne gemäß mindestens einer Ausführungsform hergestellt werden kann. In mindestens einer Ausführungsform weist die integrierte Schaltung 2600 einen oder mehrere Anwendungsprozessor(en) 2605 (z.B. CPUs), mindestens einen Grafikprozessor 2610 auf und kann zusätzlich einen Bildprozessor 2615 und/oder einen Videoprozessor 2620 aufweisen, von denen jeder ein modularer IP-Kern sein kann. In mindestens einer Ausführungsform weist die integrierte Schaltung 2600 eine Peripherie- oder Buslogik auf, darunter eine USB-Steuerung 2625, eine UART-Steuerung 2630, eine SPI/SDIO-Steuerung 2635 und eine I.sup.2S/I.sup.2C-Steuerung 2640. In mindestens einer Ausführungsform kann die integrierte Schaltung 2600 eine Anzeigeeinrichtung 2645 aufweisen, die mit einer oder mehreren HDMI- (High-Definition Multimedia Interface-) Steuerungen 2650 und einer MIPI- (Mobile Industry Processor Interface-) Anzeigenschnittstelle 2655 verbunden ist. In mindestens einer Ausführungsform kann der Speicher durch ein Flash-Speicher-Subsystem 2660 bereitgestellt sein, das einen Flash-Speicher und eine Flash-Speicher-Steuerung aufweist. In mindestens einer Ausführungsform kann die Speicherschnittstelle über eine Speichersteuerung 2665 für den Zugriff auf SDRAM- oder SRAM-Speichereinrichtungen bereitgestellt sein. In mindestens einer Ausführungsform weisen einige integrierte Schaltungen zusätzlich eine eingebettete Sicherheits-Maschine 2670 auf.
In mindestens einer Ausführungsform werden ein oder mehrere der in 26 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 26 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 26 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
27A und 27B sind Blockdiagramme, die beispielhafte Grafikprozessoren zur Verwendung in einem SoC gemäß den hier beschriebenen Ausführungsformen zeigen. 27A veranschaulicht einen beispielhaften Grafikprozessor 2710 einer integrierten Schaltung mit einem System auf einem Chip, die gemäß mindestens einer Ausführungsform unter Verwendung eines oder mehrerer IP-Kerne hergestellt werden kann. 27B veranschaulicht einen weiteren beispielhaften Grafikprozessor 2740 einer integrierten Schaltung mit einem System auf einem Chip, die gemäß mindestens einer Ausführungsform unter Verwendung eines oder mehrerer IP-Kerne hergestellt sein kann. In mindestens einer Ausführungsform ist der Grafikprozessor 2710 von 27A ein stromsparender Grafikprozessorkern. In mindestens einer Ausführungsform ist der Grafikprozessor 2740 von 27B ein Grafikprozessorkern mit höherer Leistung. In mindestens einer Ausführungsform kann jeder der Grafikprozessoren 2710, 2740 eine Variation des Grafikprozessors 2610 von 26 sein.
In mindestens einer Ausführungsform weist der Grafikprozessor 2710 einen Vertexprozessor 2705 und einen oder mehrere Fragmentprozessor(en) 2715A-2715N auf (z.B. 2715A, 2715B, 2715C, 2715D bis 2715N-1 und 2715N). In mindestens einer Ausführungsform kann der Grafikprozessor 2710 verschiedene Shader-Programme über eine separate Logik ausführen, so dass der Vertex-Prozessor 2705 für die Ausführung von Operationen für Vertex-Shader-Programme optimiert ist, während ein oder mehrere Fragment-Prozessor(en) 2715A-2715N Fragment- (z.B. Pixel-) Shading-Operationen für Fragment- oder Pixel-Shader-Programme ausführen. In mindestens einer Ausführungsform führt der Vertex-Prozessor 2705 eine Vertex-Verarbeitungsstufe einer 3D-Grafikpipeline durch und erzeugt Primitives und Vertex-Daten. In mindestens einer Ausführungsform verwenden die Fragmentprozessoren 2715A-2715N die vom Vertex-Prozessor 2705 erzeugten Primitiv- und Vertex-Daten, um einen Bildpuffer zu erzeugen, der auf einer Anzeigeeinrichtung angezeigt wird. In mindestens einer Ausführungsform ist/sind der/die Fragmentprozessor(en) 2715A-2715N für die Ausführung von Fragment-Shader-Programmen optimiert, wie sie in einer OpenGL-API vorgesehen sind, die verwendet werden können, um ähnliche Operationen wie ein Pixel-Shader-Programm durchzuführen, wie sie in einer Direct 3D-API vorgesehen sind.
In mindestens einer Ausführungsform weist der Grafikprozessor 2710 zusätzlich eine oder mehrere Speicherverwaltungseinheiten (MMUs) 2720A-2720B, einen oder mehrere Cache(s) 2725A-2725B und eine oder mehrere Schaltungsverbindungen 2730A-1630B auf. In mindestens einer Ausführungsform sorgen eine oder mehrere MMU(s) 2720A-2720B für die Zuordnung von virtuellen zu physikalischen Adressen für den Grafikprozessor 2710, einschließlich für den Vertex-Prozessor 2705 und/oder den/die Fragmentprozessor(en) 2715A-2715N, der/die zusätzlich zu den in einem oder mehreren Cache(s) 2725A-2725B gespeicherten Vertex- oder Bild-/Texturdaten auf im Speicher gespeicherte Vertex- oder Bild-/Texturdaten verweisen kann/können. In mindestens einer Ausführungsform kann eine oder können mehrere MMU(s) 2720A-2720B mit anderen MMUs innerhalb des Systems synchronisiert werden, einschließlich einer oder mehrerer MMUs, die einem oder mehreren Anwendungsprozessoren 2605, Bildprozessoren 2615 und/oder Videoprozessoren 2620 von 26 zugeordnet sind, so dass sich jeder Prozessor 2705-2720 an einem gemeinsamen oder vereinheitlichten virtuellen Speichersystem beteiligen kann. In mindestens einer Ausführungsform ermöglichen eine oder mehrere Schaltungsverbindung(en) 2730A-2730B dem Grafikprozessor 2710 die Verbindung mit anderen IP-Kernen innerhalb des SoC, entweder über einen internen Bus des SoC oder über eine direkte Verbindung.
In mindestens einer Ausführungsform weist der Grafikprozessor 2740 eine oder mehrere MMU(s) 2720A-2720B, Caches 2725A-2725B und Schaltungsverbindungen 2730A-2730B des Grafikprozessors 2710 von 27A auf. In mindestens einer Ausführungsform weist der Grafikprozessor 2740 einen oder mehrere Shader-Kern(e) 2755A-2755N auf (z.B. 2755A, 2755B, 2755C, 2755D, 2755E, 2755F bis 2755N-1 und 2755N), was eine einheitliche Shader-Kern-Architektur ermöglicht, bei der ein einziger Kern oder Typ oder Kern alle Arten von programmierbarem Shader-Code ausführen kann, einschließlich Shader-Programmcode zur Implementierung von Vertex-Shadern, Fragment-Shadern und/oder Compute-Shadern. In mindestens einer Ausführungsform kann die Anzahl der Shader-Kerne variieren. In mindestens einer Ausführungsform weist der Grafikprozessor 2740 einen Inter-Core-Task-Manager 2745 auf, der als Thread-Dispatcher fungiert, um Ausführungs-Threads an einen oder mehrere Shader-Kerne 2755A-2755N und eine Tiling-Einheit 2758 zu verteilen, um Tiling-Operationen für kachelbasiertes Rendering zu beschleunigen, bei denen Rendering-Operationen für eine Szene im Bildraum unterteilt sind, um beispielsweise eine lokale räumliche Kohärenz innerhalb einer Szene auszunutzen oder die Nutzung interner Caches zu optimieren.
In mindestens einer Ausführungsform werden ein oder mehrere der in 27A-27B dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 27A-27B dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 27A-27B dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
28A und 28B veranschaulichen eine zusätzliche beispielhafte Grafikprozessorlogik gemäß den hier beschriebenen Ausführungsformen. 28A veranschaulicht einen Grafikkern 2800, der in mindestens einer Ausführungsform im Grafikprozessor 2610 von 26 vorhanden sein kann und in mindestens einer Ausführungsform ein einheitlicher Shader-Kern 2755A-2755N wie in 27B sein kann. 28B veranschaulicht eine hochparallele Mehrzweck-Grafikverarbeitungseinheit 2830, die in mindestens einer Ausführungsform für den Einsatz auf einem Multi-Chip-Modul geeignet ist.
In mindestens einer Ausführungsform weist der Grafikkern 2800 einen gemeinsam genutzten Befehlscache 2802, eine Textureinheit 2818 und einen Cache/gemeinsamen Speicher 2820 auf, die den Ausführungsressourcen innerhalb des Grafikkerns 2800 gemeinsam sind. In mindestens einer Ausführungsform kann der Grafikkern 2800 mehrere Slices 2801A-2801 N oder Partitionen für jeden Kern aufweisen, und ein Grafikprozessor kann mehrere Instanzen des Grafikkerns 2800 aufweisen. Die Slices 2801A-2801 N können eine Unterstützungslogik aufweisen, die einen lokalen Befehlscache 2804A-2804N, einen Thread-Scheduler 2806A-2806N, einen Thread-Dispatcher 2808A-2808N und einen Satz von Registern 2810A-2810N umfasst. In mindestens einer Ausführungsform können die Slices 2801A-2801N einen Satz zusätzlicher Funktionseinheiten (AFUs 2812A-2812N), Gleitkommaeinheiten (FPU 2814A-2814N), ganzzahlige arithmetische Logikeinheiten (ALUs 2816-2816N), Adressberechnungseinheiten (ACU 2813A-2813N), doppeltgenaue Gleitkommaeinheiten (DPFPU 2815A-2815N) und Matrixverarbeitungseinheiten (MPU 2817A-2817N) aufweisen.
In mindestens einer Ausführungsform können die FPUs 2814A-2814N Gleitkommaoperationen mit einfacher Genauigkeit (32 Bit) und halber Genauigkeit (16 Bit) durchführen, während die DPFPUs 2815A-2815N Gleitkommaoperationen mit doppelter Genauigkeit (64 Bit) durchführen. In mindestens einer Ausführungsform können die ALUs 2816A-2816N Integer-Operationen mit variabler Präzision bei 8-Bit-, 16-Bit- und 32-Bit-Präzision durchführen und für Operationen mit gemischter Präzision ausgestaltet sein. In mindestens einer Ausführungsform können die MPUs 2817A-2817N auch für Matrixoperationen mit gemischter Genauigkeit ausgestaltet sein, die Gleitkomma- und 16-Bit-Ganzzahloperationen mit halber Genauigkeit aufweisen. In mindestens einer Ausführungsform können die MPUs 2817-2817N eine Vielzahl von Matrixoperationen durchführen, um Anwendungsrahmen für maschinelles Lernen zu beschleunigen, einschließlich der Unterstützung für eine beschleunigte allgemeine Matrix-Matrix-Multiplikation (GEMM). In mindestens einer Ausführungsform können die AFUs 2812A-2812N zusätzliche logische Operationen durchführen, die von Gleitkomma- oder Ganzzahl-Einheiten nicht unterstützt werden, einschließlich trigonometrischer Operationen (z.B. Sinus, Cosinus usw.).
28B veranschaulicht eine Universalverarbeitungseinheit (GPGPU) 2830, die in mindestens einer Ausführungsform so ausgestaltet sein kann, dass sie hochparallele Rechenoperationen durch ein Array von Grafikverarbeitungseinheiten ausführen kann. In mindestens einer Ausführungsform kann die GPGPU 2830 direkt mit anderen Instanzen der GPGPU 2830 verbunden sein, um einen Multi-GPU-Cluster zu bilden und die Trainingsgeschwindigkeit für tiefe neuronale Netze zu verbessern. In mindestens einer Ausführungsform weist die GPGPU 2830 eine Host-Schnittstelle 2832 auf, um eine Verbindung mit einem Host-Prozessor zu ermöglichen. In mindestens einer Ausführungsform handelt es sich bei der Host-Schnittstelle 2832 um eine PCI-Express-Schnittstelle. In mindestens einer Ausführungsform kann es sich bei der Host-Schnittstelle 2832 um eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur handeln. In mindestens einer Ausführungsform empfängt die GPGPU 2830 Befehle von einem Host-Prozessor und verwendet einen globalen Scheduler 2834, um die mit diesen Befehlen verbundenen Ausführungsthreads auf eine Reihe von Compute-Clustern 2836A-2836H zu verteilen. In mindestens einer Ausführungsform teilen sich die Compute-Cluster 2836A-2836H einen Cache-Speicher 2838. In mindestens einer Ausführungsform kann der Cache-Speicher 2838 als übergeordneter Cache für Cache-Speicher innerhalb von Compute-Clustern 2836A-2836H dienen.
In mindestens einer Ausführungsform weist die GPGPU 2830 einen Speicher 2844A-2844B auf, der über eine Reihe von Speichersteuerungen 2842A-2842B mit Compute-Clustern 2836A-2836H gekoppelt ist. In mindestens einer Ausführungsform kann der Speicher 2844A-2844B verschiedene Arten von Speichereinrichtungen aufweisen, einschließlich dynamischer Direktzugriffsspeicher (DRAM) oder Grafik-Direktzugriffsspeicher, wie synchroner Grafik-Direktzugriffsspeicher (SGRAM), einschließlich Grafik-Doppeldatenraten-Speicher (GDDR).
In mindestens einer Ausführungsform weisen die Compute-Cluster 2836A-2836H jeweils einen Satz von Grafikkernen auf, wie z.B. den Grafikkern 2800 von 28A, der mehrere Arten von Ganzzahl- und Gleitkomma-Logikeinheiten aufweisen kann, die Rechenoperationen mit einer Reihe von Genauigkeiten durchführen können, die auch für Berechnungen zum maschinellen Lernen geeignet sind. Zum Beispiel kann in mindestens einer Ausführungsform mindestens eine Teilmenge von Gleitkommaeinheiten in jedem der Compute-Cluster 2836A-2836H so ausgestaltet sein, dass sie 16-Bit- oder 32-Bit-Gleitkommaoperationen durchführen, während eine andere Teilmenge von Gleitkommaeinheiten so ausgestaltet sein kann, dass sie 64-Bit-Gleitkommaoperationen durchführen kann.
In mindestens einer Ausführungsform können mehrere Instanzen der GPGPU 2830 für den Betrieb als ein Compute-Cluster ausgestaltet sein. In mindestens einer Ausführungsform variiert die von den Compute-Clustern 2836A-2836H für die Synchronisation und den Datenaustausch verwendete Kommunikation zwischen den Ausführungsformen. In mindestens einer Ausführungsform kommunizieren mehrere Instanzen der GPGPU 2830 über die Host-Schnittstelle 2832. In mindestens einer Ausführungsform weist die GPGPU 2830 einen I/O-Hub 2839 auf, der die GPGPU 2830 mit einem GPU-Link 2840 koppelt, der eine direkte Verbindung zu anderen Instanzen der GPGPU 2830 ermöglicht. In mindestens einer Ausführungsform ist die GPU-Verbindung 2840 mit einer dedizierten GPU-zu-GPU-Brücke gekoppelt, die die Kommunikation und Synchronisation zwischen mehreren Instanzen der GPGPU 2830 ermöglicht. In mindestens einer Ausführungsform ist der GPU-Link 2840 mit einer Hochgeschwindigkeits-Verbindung gekoppelt, um Daten an andere GPGPUs oder Parallelprozessoren zu senden und zu empfangen. In mindestens einer Ausführungsform befinden sich mehrere Instanzen der GPGPU 2830 in getrennten Datenverarbeitungssystemen und kommunizieren über eine Netzwerkeinrichtung, die über die Host-Schnittstelle 2832 zugänglich ist. In mindestens einer Ausführungsform kann die GPU-Verbindung 2840 so ausgestaltet sein, dass sie zusätzlich oder alternativ zur Hostschnittstelle 2832 eine Verbindung zu einem Host-prozessor ermöglicht.
In mindestens einer Ausführungsform kann die GPGPU 2830 so ausgestaltet sein, dass sie neuronale Netze trainiert. In mindestens einer Ausführungsform kann die GPGPU 2830 innerhalb einer Inferencing-Plattform verwendet werden. In mindestens einer Ausführungsform, bei der die GPGPU 2830 für Inferencing verwendet wird, kann die GPGPU weniger Compute-Cluster 2836A-2836H aufweisen, als wenn die GPGPU zum Training eines neuronalen Netzwerks verwendet wird. In mindestens einer Ausführungsform kann sich die mit dem Speicher 2844A-2844B verbundene Speichertechnologie zwischen Inferencing- und Trainingskonfigurationen unterscheiden, wobei den Trainingskonfigurationen Speichertechnologien mit höherer Bandbreite zugewiesen werden. In mindestens einer Ausführungsform kann die Inferencing-Konfiguration der GPGPU 2830 Inferencing-spezifische Anweisungen unterstützen. Zum Beispiel kann in mindestens einer Ausführungsform eine Inferencing-Konfiguration Unterstützung für eine oder mehrere 16-Bit-Ganzzahl-Punktprodukt-Anweisungen bieten, die während Inferencing-Operationen für eingesetzte neuronale Netze verwendet werden können.
In mindestens einer Ausführungsform werden ein oder mehrere der in 28A-28B dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 28A-28B dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 28A-28B dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
29 ist ein Blockdiagramm, das ein Rechensystem 2900 gemäß mindestens einer Ausführungsform zeigt. In mindestens einer Ausführungsform weist das Rechensystem 2900 ein Verarbeitungsteilsystem 2901 mit einem oder mehreren Prozessor(en) 2902 und einem Systemspeicher 2904 auf, die über einen Verbindungspfad kommunizieren, der einen Speicher-Hub 2905 aufweisen kann. In mindestens einer Ausführungsform kann der Speicher-Hub 2905 eine separate Komponente innerhalb einer Chipsatzkomponente sein oder in einen oder mehrere Prozessor(en) 2902 integriert sein. In mindestens einer Ausführungsform ist der Speicher-Hub 2905 über eine Kommunikationsverbindung 2906 mit einem I/O-Subsystem 2911 verbunden. In mindestens einer Ausführungsform weist das I/O-Subsystem 2911 einen I/O-Hub 2907 auf, der es dem Rechensystem 2900 ermöglicht, Eingaben von einer oder mehreren Eingabeeinrichtung(en) 2908 zu empfangen. In mindestens einer Ausführungsform kann der I/O-Hub 2907 eine Anzeigesteuerung, die in einem oder mehreren Prozessor(en) 2902 enthalten sein kann, in die Lage versetzen, Ausgaben an eine oder mehrere Anzeigeeinrichtung(en) 2910A zu liefern. In mindestens einer Ausführungsform kann eine oder mehrere mit dem I/O-Hub 2907 gekoppelte Anzeigevorrichtung(en) 291 0A eine lokale, interne oder eingebettete Anzeigevorrichtung aufweisen.
In mindestens einer Ausführungsform weist das Verarbeitungssubsystem 2901 einen oder mehrere parallele(n) Prozessor(en) 2912 auf, die über einen Bus oder eine andere Kommunikationsverbindung 2913 mit dem Speicher-Hub 2905 verbunden sind. In mindestens einer Ausführungsform kann es sich bei der Kommunikationsverbindung 2913 um eine beliebige Anzahl von standardbasierten Kommunikationsverbindungstechnologien oder -protokollen handeln, wie z.B. PCI Express, ist aber nicht darauf beschränkt, oder um eine herstellerspezifische Kommunikationsschnittstelle oder Kommunikationsstruktur. In mindestens einer Ausführungsform bilden ein oder mehrere parallele(r) Prozessor(en) 2912 ein rechnerisch fokussiertes Parallel- oder Vektorverarbeitungssystem, das eine große Anzahl von Verarbeitungskernen und/oder Verarbeitungsclustern aufweisen kann, wie z.B. einen MIC-Prozessor (Many Integrated Core). In mindestens einer Ausführungsform bilden ein oder mehrere parallele(r) Prozessor(en) 2912 ein Grafikverarbeitungs-Subsystem, das Pixel an eine oder mehrere über den I/O-Hub 2907 gekoppelte Anzeigeeinrichtung(en) 291 0A ausgeben kann. In mindestens einer Ausführungsform kann ein oder können mehrere Parallelprozessor(en) 2912 auch eine Anzeigesteuerung und eine Anzeigeschnittstelle (nicht gezeigt) aufweisen, um eine direkte Verbindung mit einer oder mehreren Anzeigeeinrichtung(en) 2910B zu ermöglichen.
In mindestens einer Ausführungsform kann eine Systemspeichereinheit 2914 mit dem I/O-Hub 2907 verbunden sein, um einen Speichermechanismus für das Computersystem 2900 bereitzustellen. In mindestens einer Ausführungsform kann ein I/O-Switch 2916 verwendet werden, um einen Schnittstellenmechanismus bereitzustellen, um Verbindungen zwischen dem I/O-Hub 2907 und anderen Komponenten zu ermöglichen, wie z.B. einem Netzwerkadapter 2918 und/oder einem drahtlosen Netzwerkadapter 2919, der in die Plattform integriert sein kann, und verschiedenen anderen Einrichtungen, die über eine oder mehrere Add-in-Einrichtung(en) 2920 hinzugefügt werden können. In mindestens einer Ausführungsform kann der Netzwerkadapter 2918 ein Ethernet-Adapter oder ein anderer kabelgebundener Netzwerkadapter sein. In mindestens einer Ausführungsform kann der drahtlose Netzwerkadapter 2919 eine oder mehrere Wi-Fi-, Bluetooth-, Near Field Communication (NFC)- oder andere Netzwerkeinrichtungen aufweisen, die ein oder mehrere drahtlose Funkgeräte enthalten.
In mindestens einer Ausführungsform kann das Rechensystem 2900 andere, nicht explizit dargestellte Komponenten aufweisen, einschließlich USB- oder andere Anschlüsse, optische Speicherlaufwerke, Videoaufnahmegeräte und dergleichen, die ebenfalls mit dem I/O-Hub 2907 verbunden sein können. In mindestens einer Ausführungsform können Kommunikationspfade, die verschiedene Komponenten in 29 miteinander verbinden, unter Verwendung beliebiger geeigneter Protokolle implementiert sein, wie z.B. PCI (Peripheral Component Interconnect)-basierte Protokolle (z.B. PCI-Express) oder andere Bus- oder Punkt-zu-Punkt-Kommunikationsschnittstellen und/oder Protokolle, wie z.B. NV-Link High-Speed-Interconnect oder Interconnect-Protokolle.
In mindestens einer Ausführungsform weisen ein oder mehrere Parallelprozessor(en) 2912 eine für die Grafik- und Videoverarbeitung optimierte Schaltung auf, die beispielsweise eine Videoausgangsschaltung umfasst und eine Grafikverarbeitungseinheit (GPU) darstellt. In mindestens einer Ausführungsform enthalten ein oder mehrere Parallelprozessor(en) 2912 Schaltkreise, die für die allgemeine Verarbeitung optimiert sind. In mindestens einer Ausführungsform können Komponenten des Rechensystems 2900 mit einem oder mehreren anderen Systemelementen auf einem einzigen integrierten Schaltkreis integriert sein. Beispielsweise können in mindestens einer Ausführungsform ein oder mehrere parallele(r) Prozessor(en) 2912, ein Speicher-Hub 2905, ein Prozessor(en) 2902 und ein I/O-Hub 2907 in einer integrierten Schaltung mit einem System mit einem System auf einem Chip (SoC) integriert sein. In mindestens einer Ausführungsform können die Komponenten des Rechnersystems 2900 in einem einzigen Gehäuse integriert sein, um eine Systemin-Package-Konfiguration (SIP) auszugestalten. In mindestens einer Ausführungsform kann mindestens ein Abschnitt der Komponenten des Rechensystems 2900 in ein Multi-Chip-Modul (MCM) integriert sein, das mit anderen Multi-Chip-Modulen zu einem modularen Rechensystem zusammengeschaltet sein kann.
In mindestens einer Ausführungsform werden ein oder mehrere der in 29 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 29 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 29 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
PROZESSOREN
30A veranschaulicht einen Parallelprozessor 3000 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können verschiedene Komponenten des Parallelprozessors 3000 unter Verwendung einer oder mehrerer integrierter Schaltungseinrichtungen, wie z.B. programmierbare Prozessoren, anwendungsspezifische integrierte Schaltungen (ASICs) oder feldprogrammierbare Gate-Arrays (FPGAs), implementiert werden. In mindestens einer Ausführungsform ist der dargestellte Parallelprozessor 3000 eine Variation eines oder mehrerer Parallelprozessoren 2912, die in 29 gemäß einer beispielhaften Ausführungsform dargestellt sind.
In mindestens einer Ausführungsform weist der Parallelprozessor 3000 eine Parallelverarbeitungseinheit 3002 auf. In mindestens einer Ausführungsform weist die Parallelverarbeitungseinheit 3002 eine I/O-Einheit 3004 auf, die die Kommunikation mit anderen Einrichtungen, einschließlich anderer Instanzen der Parallelverarbeitungseinheit 3002, ermöglicht. In mindestens einer Ausführungsform kann die I/O-Einheit 3004 direkt mit anderen Einrichtungen verbunden sein. In mindestens einer Ausführungsform ist die I/O-Einheit 3004 über eine Hub- oder Switch-Schnittstelle, wie z.B. den Speicher-Hub 2905, mit anderen Einrichtungen verbunden. In mindestens einer Ausführungsform bilden die Verbindungen zwischen Speicher-Hub 2905 und I/O-Einheit 3004 eine Kommunikationsverbindung 2913. In mindestens einer Ausführungsform ist die I/O-Einheit 3004 mit einer Host-Schnittstelle 3006 und einer Speicherkreuzschiene 3016 verbunden, wobei die Host-Schnittstelle 3006 Befehle zur Durchführung von Verarbeitungsoperationen und die Speicherkreuzschiene 3016 Befehle zur Durchführung von Speicheroperationen empfängt.
In mindestens einer Ausführungsform, wenn die Host-Schnittstelle 3006 einen Befehlspuffer über die I/O-Einheit 3004 empfängt, kann die Host-Schnittstelle 3006 Arbeitsoperationen zur Ausführung dieser Befehle an ein Frontend 3008 leiten. In mindestens einer Ausführungsform ist das vordere Ende 3008 mit einem Scheduler 3010 gekoppelt, der so ausgestaltet ist, dass er Befehle oder andere Arbeitselemente an eine Verarbeitungsclusteranordnung 3012 verteilt. In mindestens einer Ausführungsform stellt der Scheduler 3010 sicher, dass die Verarbeitungsclusteranordnung 3012 ordnungsgemäß ausgestaltet ist und sich in einem gültigen Zustand befindet, bevor Aufgaben an die Verarbeitungsclusteranordnung 3012 verteilt werden. In mindestens einer Ausführungsform ist der Scheduler 3010 über Firmware-Logik implementiert, die auf einem Mikrocontroller ausgeführt wird. In mindestens einer Ausführungsform ist der Mikrocontroller-implementierte Scheduler 3010 so ausgestaltet, dass er komplexe Ablaufsteuerungs- und Arbeitsverteilungsoperationen mit grober und feiner Granularität durchführen kann, was eine schnelle Unterbrechung und Kontextumschaltung von Threads ermöglicht, die auf der Verarbeitungsanordnung 3012 ausgeführt werden. In mindestens einer Ausführungsform kann die Host-Software Arbeitslasten für die Planung auf der Verarbeitungsanordnung 3012 über eine von mehreren Grafikverarbeitungs-Doorbells nachweisen. In mindestens einer Ausführungsform können die Arbeitslasten dann automatisch durch die Logik des Schedulers 3010 innerhalb eines Mikrocontrollers, der den Scheduler 3010 aufweist, auf der Verarbeitungsanordnung 3012 verteilt werden.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 3012 bis zu „N“ Verarbeitungscluster aufweisen (z. B. Cluster 3014A, Cluster 3014B, bis Cluster 3014N). In mindestens einer Ausführungsform kann jeder Cluster 3014A-3014N der Verarbeitungsclusteranordnung 3012 eine große Anzahl von gleichzeitigen Threads ausführen. In mindestens einer Ausführungsform kann der Scheduler 3010 den Clustern 3014A-3014N der Verarbeitungsclusteranordnung 3012 Arbeit zuweisen, indem er verschiedene Ablaufsteuerungs- und/oder Arbeitsverteilungsalgorithmen verwendet, die je nach der Arbeitslast variieren können, die für jede Art von Programm oder Berechnung entsteht. In mindestens einer Ausführungsform kann die Planung dynamisch durch den Scheduler 3010 erfolgen oder teilweise durch eine Compilerlogik während der Kompilierung der Programmlogik unterstützt werden, die für die Ausführung durch die Verarbeitungsclusteranordnung 3012 ausgestaltet ist. In mindestens einer Ausführungsform können verschiedene Cluster 3014A-3014N der Verarbeitungsclusteranordnung 3012 für die Verarbeitung verschiedener Arten von Programmen oder für die Durchführung verschiedener Arten von Berechnungen zugewiesen werden.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 3012 so ausgestaltet sein, dass sie verschiedene Arten von Parallelverarbeitungsoperationen durchführt. In mindestens einer Ausführungsform ist die Verarbeitungsclusteranordnung 3012 so ausgestaltet, dass sie parallele Allzweck-Rechenoperationen durchführt. Zum Beispiel kann in mindestens einer Ausführungsform die Verarbeitungsclusteranordnung 3012 eine Logik aufweisen, um Verarbeitungsaufgaben auszuführen, einschließlich der Filterung von Video- und/oder Audiodaten, der Durchführung von Modellierungsoperationen, einschließlich physikalischer Operationen, und der Durchführung von Datentransformationen.
In mindestens einer Ausführungsform ist die Verarbeitungsclusteranordnung 3012 so ausgestaltet, dass sie parallele Grafikverarbeitungsoperationen durchführt. In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 3012 eine zusätzliche Logik aufweisen, um die Ausführung solcher Grafikverarbeitungsoperationen zu unterstützen, einschließlich, aber nicht beschränkt auf Texturabtastlogik, um Texturoperationen durchzuführen, sowie Tesselationslogik und andere Vertexverarbeitungslogik. In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 3012 so ausgestaltet sein, dass sie grafikverarbeitungsbezogene Shader-Programme ausführt, wie z.B. Vertex-Shader, Tesselation-Shader, Geometrie-Shader und Pixel-Shader. In mindestens einer Ausführungsform kann die Parallelverarbeitungseinheit 3002 Daten aus dem Systemspeicher über die I/O-Einheit 3004 zur Verarbeitung übertragen. In mindestens einer Ausführungsform können die übertragenen Daten während der Verarbeitung im On-Chip-Speicher (z.B. im Parallelprozessorspeicher 3022) gespeichert und dann in den Systemspeicher zurückgeschrieben werden.
In mindestens einer Ausführungsform, wenn die Parallelverarbeitungseinheit 3002 zur Durchführung der Grafikverarbeitung verwendet wird, kann der Scheduler 3010 so ausgestaltet sein, dass er eine Verarbeitungslast in ungefähr gleich große Tasks aufteilt, um eine bessere Verteilung der Grafikverarbeitungsoperationen auf mehrere Cluster 3014A-3014N der Verarbeitungsclusteranordnung 3012 zu ermöglichen. In mindestens einer Ausführungsform können Abschnitte der Verarbeitungsclusteranordnung 3012 so ausgestaltet sein, dass sie verschiedene Arten der Verarbeitung durchführen. Zum Beispiel kann in mindestens einer Ausführungsform ein erster Abschnitt so ausgestaltet sein, dass er Vertex-Shading und Topologieerzeugung durchführt, ein zweiter Abschnitt kann so ausgestaltet sein, dass er Tesselations- und Geometrie-Shading durchführt, und ein dritter Abschnitt kann so ausgestaltet sein, dass er Pixel-Shading oder andere Screenspace-Operationen durchführt, um ein gerendertes Bild für die Anzeige zu erzeugen. In mindestens einer Ausführungsform können Zwischendaten, die von einem oder mehreren Clustern 3014A-3014N erzeugt werden, in Puffern gespeichert werden, damit Zwischendaten zwischen den Clustern 3014A-3014N zur weiteren Verarbeitung übertragen werden können.
In mindestens einer Ausführungsform kann die Verarbeitungsclusteranordnung 3012 über den Scheduler 3010, der Befehle zur Definition von Verarbeitungs-Tasks vom Frontend 3008 erhält, durchzuführende Verarbeitungs-Tasks empfangen. In mindestens einer Ausführungsform können die Verarbeitungs-Tasks Indizes der zu verarbeitenden Daten aufweisen, z.B. Oberflächen- (Patch-) Daten, Primitivdaten, Vertexdaten und/oder Pixeldaten, sowie Zustandsparameter und Befehle, die definieren, wie die Daten zu verarbeiten sind (z.B. welches Programm ausgeführt werden soll). In mindestens einer Ausführungsform kann der Scheduler 3010 so ausgestaltet sein, dass er den Tasks entsprechende Indizes abruft oder Indizes vom Frontend 3008 empfängt. In mindestens einer Ausführungsform kann das Frontend 3008 so ausgestaltet sein, dass es sicherstellt, dass die Verarbeitungsclusteranordnung 3012 in einem gültigen Zustand konfiguriert ist, bevor eine durch eingehende Befehlspuffer (z.B. Batch-Puffer, Push-Puffer usw.) spezifizierte Arbeitslast eingeleitet wird.
In mindestens einer Ausführungsform kann jede von einer oder mehreren Instanzen der Parallelverarbeitungseinheit 3002 mit dem Parallelprozessorspeicher 3022 gekoppelt sein. In mindestens einer Ausführungsform kann auf den Parallelprozessorspeicher 3022 über das Speicherkoppelfeld 3016 zugegriffen werden, die Speicheranforderungen von der Verarbeitungsclusteranordnung 3012 sowie der I/O-Einheit 3004 empfangen kann. In mindestens einer Ausführungsform kann das Speicherkoppelfeld 3016 über eine Speicherschnittstelle 3018 auf den Parallelprozessorspeicher 3022 zugreifen. In mindestens einer Ausführungsform kann die Speicherschnittstelle 3018 mehrere Partitionseinheiten aufweisen (z.B. Partitionseinheit 3020A, Partitionseinheit 3020B bis Partitionseinheit 3020N), die jeweils mit einem Abschnitt (z.B. einer Speichereinheit) des Parallelprozessorspeichers 3022 gekoppelt sein können. In mindestens einer Ausführungsform ist eine Anzahl von Partitionseinheiten 3020A-3020N so ausgestaltet, dass sie gleich einer Anzahl von Speichereinheiten ist, so dass eine erste Partitionseinheit 3020A eine entsprechende erste Speichereinheit 3024A hat, eine zweite Partitionseinheit 3020B eine entsprechende Speichereinheit 3024B hat und eine N-te Partitionseinheit 3020N eine entsprechende N-te Speichereinheit 3024N hat. In mindestens einer Ausführungsform kann eine Anzahl von Partitionseinheiten 3020A-3020N nicht gleich einer Anzahl von Speichereinrichtungen sein.
In mindestens einer Ausführungsform können die Speichereinheiten 3024A-3024N verschiedene Arten von Speichereinrichtungen aufweisen, einschließlich dynamischer Direktzugriffsspeicher (DRAM) oder Grafik-Direktzugriffsspeicher, wie synchroner Grafik-Direktzugriffsspeicher (SGRAM), einschließlich Grafik-Doppeldatenraten-Speicher (GDDR). In mindestens einer Ausführungsform können die Speichereinheiten 3024A-3024N auch 3D-Stapelspeicher aufweisen, einschließlich, aber nicht beschränkt auf Speicher mit hoher Bandbreite (High Bandwidth Memory (HBM)). In mindestens einer Ausführungsform können Rendering-Ziele, wie z.B. Frame-Puffer oder Textur-Maps, über die Speichereinheiten 3024A-3024N hinweg gespeichert werden, so dass die Partitionseinheiten 3020A-3020N Abschnitte jedes Rendering-Ziels parallel schreiben können, um die verfügbare Bandbreite des Parallelprozessorspeichers 3022 effizient zu nutzen. In mindestens einer Ausführungsform kann eine lokale Instanz des Parallelprozessorspeichers 3022 zugunsten eines vereinheitlichten Speicherentwurfs ausgeschlossen werden, der den Systemspeicher in Verbindung mit dem lokalen Cache-Speicher nutzt.
In mindestens einer Ausführungsform kann jeder der Cluster 3014A-3014N der Verarbeitungsclusteranordnung 3012 Daten verarbeiten, die in jede der Speichereinheiten 3024A-3024N im Parallelprozessorspeicher 3022 geschrieben werden. In mindestens einer Ausführungsform kann das Speicherkoppelfeld 3016 so ausgestaltet sein, dass es eine Ausgabe jedes Clusters 3014A-3014N an eine beliebige Partitionseinheit 3020A-3020N oder an einen anderen Cluster 3014A-3014N überträgt, der zusätzliche Verarbeitungsoperationen an einer Ausgabe durchführen kann. In mindestens einer Ausführungsform kann jeder Cluster 3014A-3014N mit der Speicherschnittstelle 3018 über das Speicherkoppelfeld 3016 kommunizieren, um von verschiedenen externen Einrichtungen zu lesen oder in diese zu schreiben. In mindestens einer Ausführungsform hat das Speicherkoppelfeld 3016 eine Verbindung zur Speicherschnittstelle 3018, um mit der I/O-Einheit 3004 zu kommunizieren, sowie eine Verbindung zu einer lokalen Instanz des Parallelprozessorspeichers 3022, so dass die Verarbeitungseinheiten in den verschiedenen Verarbeitungsclustern 3014A-3014N mit dem Systemspeicher oder einem anderen Speicher kommunizieren können, der nicht lokal zur Parallelverarbeitungseinheit 3002 gehört. In mindestens einer Ausführungsform kann das Speicherkoppelfeld 3016 virtuelle Kanäle verwenden, um Verkehrsströme zwischen Clustern 3014A-3014N und Partitionseinheiten 3020A-3020N zu trennen.
In mindestens einer Ausführungsform können mehrere Instanzen der Parallelverarbeitungseinheit 3002 auf einer einzigen Add-in-Karte bereitgestellt sein, oder mehrere Add-in-Karten können miteinander verbunden sein. In mindestens einer Ausführungsform können verschiedene Instanzen der Parallelverarbeitungseinheit 3002 so ausgestaltet sein, dass sie auch dann zusammenarbeiten, wenn die verschiedenen Instanzen eine unterschiedliche Anzahl von Verarbeitungskernen, unterschiedliche Mengen an lokalem Parallelprozessorspeicher und/oder andere Konfigurationsunterschiede aufweisen. Zum Beispiel können in mindestens einer Ausführungsform einige Instanzen der Parallelverarbeitungseinheit 3002 im Vergleich zu anderen Ausführungen Gleitkommaeinheiten mit höherer Präzision aufweisen. In mindestens einer Ausführungsform können Systeme, die eine oder mehrere Instanzen der Parallelverarbeitungseinheit 3002 oder des Parallelprozessors 3000 enthalten, in einer Vielzahl von Ausführungsformen und Formfaktoren implementiert sein, einschließlich, aber nicht beschränkt auf Desktop-, Laptop- oder Handheld-Personalcomputer, Server, Workstations, Spielkonsolen und/oder eingebettete Systeme.
30B ist ein Blockdiagramm einer Partitionseinheit 3020 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die Partitionseinheit 3020 eine Instanz einer der Partitionseinheiten 3020A-3020N aus 30A. In mindestens einer Ausführungsform weist die Partitionseinheit 3020 einen L2-Cache 3021, eine Rahmenpufferschnittstelle 3025 und eine ROP 3026 (Rasteroperationseinheit) auf. Der L2-Cache 3021 ist ein Lese-/Schreib-Cache, der so ausgestaltet ist, dass er von dem Speicherkoppelfeld 3016 und der ROP 3026 empfangene Lade- und Speicheroperationen durchführt. In mindestens einer Ausführungsform werden Lesefehler und dringende Rückschreibanforderungen vom L2-Cache 3021 an die Rahmenpufferschnittstelle 3025 zur Verarbeitung ausgegeben. In mindestens einer Ausführungsform können Aktualisierungen auch über die Rahmenpufferschnittstelle 3025 zur Verarbeitung an einen Rahmenpuffer gesendet werden. In mindestens einer Ausführungsform ist die Rahmenpufferschnittstelle 3025 mit einer der Speichereinheiten im Parallelprozessorspeicher verbunden, wie den Speichereinheiten 3024A-3024N von 30 (z.B. innerhalb des Parallelprozessorspeichers 3022).
In mindestens einer Ausführungsform ist die ROP 3026 eine Verarbeitungseinheit, die Rasteroperationen wie Schablonieren, Z-Test, Überblendung und ähnliches durchführt. In mindestens einer Ausführungsform gibt die ROP 3026 dann verarbeitete Grafikdaten aus, die im Grafikspeicher abgelegt werden. In mindestens einer Ausführungsform weist die ROP 3026 eine Komprimierungslogik auf, um Tiefen- oder Farbdaten zu komprimieren, die in den Speicher geschrieben werden, und Tiefen- oder Farbdaten zu dekomprimieren, die aus dem Speicher gelesen werden. In mindestens einer Ausführungsform kann die Komprimierungslogik eine verlustfreie Komprimierungslogik sein, die einen oder mehrere von mehreren Komprimierungsalgorithmen verwendet. In mindestens einer Ausführungsform kann die Art der von der ROP 3026 durchgeführten Komprimierung auf der Grundlage statistischer Merkmale der zu komprimierenden Daten variieren. Zum Beispiel wird in mindestens einer Ausführungsform eine Delta-Farbkomprimierung auf Tiefen- und Farbdaten auf einer Pro-Kachel-Basis durchgeführt.
In mindestens einer Ausführungsform ist die ROP 3026 in jedem Verarbeitungscluster (z.B. Cluster 3014A-3014N von 30) und nicht in der Partitionseinheit 3020 vorhanden. In mindestens einer Ausführungsform werden Lese- und Schreibanforderungen für Pixeldaten über das Speicherkoppelfeld 3016 anstelle von Pixelfragmentdaten übertragen. In mindestens einer Ausführungsform können verarbeitete Grafikdaten auf einer Anzeigeeinrichtung, wie einer von einer oder mehreren Anzeigeeinrichtung(en) 2910 von 29, zur weiteren Verarbeitung durch Prozessor(en) 2902 oder zur weiteren Verarbeitung durch eine der Verarbeitungseinheiten innerhalb des Parallelprozessors 3000 von 30A weitergeleitet werden.
30C ist ein Blockdiagramm eines Verarbeitungsclusters 3014 innerhalb einer Parallelverarbeitungseinheit gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist ein Verarbeitungscluster eine Instanz von einem der Verarbeitungscluster 3014A-3014N von 30. In mindestens einer Ausführungsform kann der Verarbeitungscluster 3014 so ausgestaltet sein, dass er viele Threads parallel ausführt, wobei sich der Begriff „Thread“ auf eine Instanz eines bestimmten Programms bezieht, das auf einem bestimmten Satz von Eingabedaten ausgeführt wird. In mindestens einer Ausführungsform werden SIMD-Befehlsausgabetechniken (Single-Instruction, Multiple-Data) verwendet, um die parallele Ausführung einer großen Anzahl von Threads zu unterstützen, ohne mehrere unabhängige Befehlseinheiten bereitzustellen. In mindestens einer Ausführungsform werden Single-Instruction-Multiple-Thread (SIMT)-Techniken verwendet, um die parallele Ausführung einer großen Anzahl von im Allgemeinen synchronisierten Threads zu unterstützen, wobei eine gemeinsame Befehlseinheit ausgestaltet ist, um Befehle an einen Satz von Verarbeitungsmaschinen innerhalb jedes der Verarbeitungscluster auszugeben.
In mindestens einer Ausführungsform kann der Betrieb des Verarbeitungsclusters 3014 über einen Pipeline-Manager 3032 gesteuert werden, der die Verarbeitungs-Tasks an parallele SIMT-Prozessoren verteilt. In mindestens einer Ausführungsform empfängt der Pipeline-Manager 3032 Anweisungen vom Scheduler 3010 der 30 und verwaltet die Ausführung dieser Anweisungen über einen Grafik-Multiprozessor 3034 und/oder eine Textureinheit 3036. In mindestens einer Ausführungsform ist der Grafikmultiprozessor 3034 eine beispielhafte Instanz eines SIMT-Parallelprozessors. In mindestens einer Ausführungsform können jedoch verschiedene Typen von SIMT-Parallelprozessoren mit unterschiedlichen Architekturen im Verarbeitungscluster 3014 vorhanden sein. In mindestens einer Ausführungsform können ein oder mehrere Instanzen des Grafik-Multiprozessors 3034 in einem Verarbeitungscluster 3014 vorhanden sein. In mindestens einer Ausführungsform kann der Grafikmultiprozessor 3034 Daten verarbeiten, und eine Datenkreuzschiene 3040 kann verwendet werden, um die verarbeiteten Daten an eines von mehreren möglichen Zielen zu verteilen, einschließlich anderer Shader-Einheiten. In mindestens einer Ausführungsform kann der Pipeline-Manager 3032 die Verteilung der verarbeiteten Daten erleichtern, indem er Ziele für die verarbeiteten Daten angibt, die über die Datenkreuzschiene 3040 zu verteilen sind.
In mindestens einer Ausführungsform kann jeder Grafik-Multiprozessor 3034 innerhalb des Verarbeitungsclusters 3014 einen identischen Satz funktionaler Ausführungslogik aufweisen (z.B. arithmetische Logikeinheiten, Lastspeichereinheiten usw.). In mindestens einer Ausführungsform kann die funktionale Ausführungslogik in einer Pipeline ausgestaltet sein, so dass neue Befehle ausgegeben werden können, bevor vorherige Befehle abgeschlossen sind. In mindestens einer Ausführungsform unterstützt die funktionale Ausführungslogik eine Vielzahl von Operationen, darunter Ganzzahl- und Gleitkommaarithmetik, Vergleichsoperationen, boolesche Operationen, Bitverschiebung und die Berechnung verschiedener algebraischer Funktionen. In mindestens einer Ausführungsform kann dieselbe Hardware mit Funktionseinheiten genutzt werden, um verschiedene Operationen auszuführen, und es kann eine beliebige Kombination von Funktionseinheiten vorhanden sein.
In mindestens einer Ausführungsform bilden die an den Verarbeitungscluster 3014 übertragenen Anweisungen einen Thread. In mindestens einer Ausführungsform ist ein Satz von Threads, die über einen Satz von Parallelverarbeitungsmaschinen ausgeführt werden, eine Thread-Gruppe. In mindestens einer Ausführungsform führt die Thread-Gruppe ein Programm mit unterschiedlichen Eingabedaten aus. In mindestens einer Ausführungsform kann jeder Thread innerhalb einer Thread-Gruppe einer anderen Verarbeitungsmaschine innerhalb eines Grafik-Multiprozessors 3034 zugewiesen sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe weniger Threads aufweisen als die Anzahl der Verarbeitungseinheiten im Grafik-Multiprozessor 3034. In mindestens einer Ausführungsform kann, wenn eine Thread-Gruppe weniger Threads als eine Anzahl von Verarbeitungsmaschinen aufweist, eine oder mehrere der Verarbeitungsmaschinen während der Zyklen, in denen diese Thread-Gruppe verarbeitet wird, im Leerlauf sein. In mindestens einer Ausführungsform kann eine Thread-Gruppe auch mehr Threads aufweisen als eine Anzahl von Verarbeitungsmaschinen im Grafik-Multiprozessor 3034. In mindestens einer Ausführungsform kann, wenn eine Thread-Gruppe mehr Threads aufweist als die Anzahl der Verarbeitungsmaschinen im Grafik-Multiprozessor 3034, die Verarbeitung über aufeinander folgende Taktzyklen erfolgen. In mindestens einer Ausführungsform können mehrere Thread-Gruppen gleichzeitig auf einem Grafik-Multiprozessor 3034 ausgeführt werden.
In mindestens einer Ausführungsform weist der Grafik-Multiprozessor 3034 einen internen Cache-Speicher auf, um Lade- und Speicheroperationen durchzuführen.
In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3034 auf einen internen Cache verzichten und einen Cache-Speicher (z.B. L1-Cache 3048) innerhalb des Verarbeitungsclusters 3014 verwenden. In mindestens einer Ausführungsform hat jeder Grafik-Multiprozessor 3034 auch Zugriff auf L2-Caches innerhalb von Partitionseinheiten (z.B. die Partitionseinheiten 3020A-3020N von 30), die von allen Verarbeitungsclustern 3014 gemeinsam genutzt werden und zur Datenübertragung zwischen Threads verwendet werden können. In mindestens einer Ausführungsform kann der Grafik-Multiprozessor 3034 auch auf den globalen Speicher außerhalb des Chips zugreifen, der einen oder mehrere lokale Parallelprozessorspeicher und/oder Systemspeicher aufweisen kann. In mindestens einer Ausführungsform kann jeder Speicher außerhalb der Parallelverarbeitungseinheit 3002 als globaler Speicher verwendet werden. In mindestens einer Ausführungsform weist der Verarbeitungscluster 3014 mehrere Instanzen des Grafik-Multiprozessors 3034 auf, die sich gemeinsame Anweisungen und Daten teilen können, die im L1-Cache 3048 gespeichert sein können.
In mindestens einer Ausführungsform kann jeder Verarbeitungscluster 3014 eine MMU 3045 (Memory Management Unit) aufweisen, die so ausgestaltet ist, dass sie virtuelle Adressen in physikalische Adressen umsetzt. In mindestens einer Ausführungsform können sich eine oder mehrere Instanzen der MMU 3045 innerhalb der Speicherschnittstelle 3018 von 30 befinden. In mindestens einer Ausführungsform weist die MMU 3045 einen Satz von Seitentabelleneinträgen (PTEs) auf, die dazu dienen, eine virtuelle Adresse auf eine physikalische Adresse einer Kachel abzubilden (weitere Informationen über Kacheln), sowie optional einen Cache-Zeilenindex. In mindestens einer Ausführungsform kann die MMU 3045 Adressübersetzungs-Lookaside-Puffer (TLB) oder Caches aufweisen, die sich im Grafik-Multiprozessor 3034 oder im L1-Cache oder im Verarbeitungscluster 3014 befinden können. In mindestens einer Ausführungsform wird die physikalische Adresse verarbeitet, um die Zugriffslokalität auf die Oberflächendaten zu verteilen, um eine effiziente Anforderungsverschachtelung zwischen den Partitionseinheiten zu ermöglichen. In mindestens einer Ausführungsform kann der Cache-Zeilen-Index verwendet werden, um zu bestimmen, ob eine Anforderung für eine Cache-Zeile ein Treffer (Hit) oder Fehlzugriff (Miss) ist.
In mindestens einer Ausführungsform kann ein Verarbeitungscluster 3014 so ausgestaltet sein, dass jeder Grafik-Multiprozessor 3034 mit einer Textureinheit 3036 gekoppelt ist, um Texturabbildungsoperationen durchzuführen, z.B. Bestimmen von Texturabtastpositionen, Lesen von Texturdaten und Filtern von Texturdaten. In mindestens einer Ausführungsform werden die Texturdaten aus einem internen Textur-L1-Cache (nicht gezeigt) oder aus einem L1-Cache innerhalb des Grafik-Multiprozessors 3034 gelesen und je nach Bedarf aus einem L2-Cache, einem lokalen Parallelprozessorspeicher oder dem Systemspeicher abgerufen. In mindestens einer Ausführungsform gibt jeder Grafikmultiprozessor 3034 verarbeitete Tasks an das Datenkoppelfeld 3040 aus, um die verarbeitete Task einem anderen Verarbeitungscluster 3014 zur weiteren Verarbeitung zur Verfügung zu stellen oder um die verarbeitete Task über das Speicherkoppelfeld 3016 in einem L2-Cache, im lokalen Parallelprozessorspeicher oder im Systemspeicher zu speichern. In mindestens einer Ausführungsform ist eine preROP 3042 (Pre-Raster Operations Unit) so ausgestaltet, dass sie Daten vom Grafik-Multiprozessor 3034 empfängt und Daten an ROP-Einheiten weiterleitet, die sich in den hier beschriebenen Partitionseinheiten befinden können (z.B. die Partitionseinheiten 3020A-3020N von 30). In mindestens einer Ausführungsform kann die PreROP-Einheit 3042 Optimierungen für die Farbmischung durchführen, Pixelfarbdaten organisieren und Adressübersetzungen vornehmen.
30D veranschaulicht einen Grafik-Multiprozessor 3034 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der Grafik-Multiprozessor 3034 mit dem Pipeline-Manager 3032 des Verarbeitungsclusters 3014 gekoppelt. In mindestens einer Ausführungsform weist der Grafikmultiprozessor 3034 eine Ausführungspipeline auf, die unter anderem einen Befehlscache 3052, eine Befehlseinheit 3054, eine Adresszuordnungseinheit 3056, eine Registerdatei 3058, einen oder mehrere GPGPU-Kerne 3062 und eine oder mehrere Lade-/Speichereinheiten 3066 aufweist. Die GPGPU-Kerne 3062 und die Lade-/Speichereinheiten 3066 sind über eine Speicher- und Cache-Verbindung 3068 mit dem Cache-Speicher 3072 und dem gemeinsamen Speicher 3070 verbunden.
In mindestens einer Ausführungsform empfängt der Befehlscache 3052 einen Strom von durchzuführenden Befehlen vom Pipeline-Manager 3032. In mindestens einer Ausführungsform werden die Befehle im Befehlscache 3052 zwischengespeichert und von der Befehlseinheit 3054 zur Ausführung weitergeleitet. In mindestens einer Ausführungsform kann die Befehlseinheit 3054 die Befehle als Thread-Gruppen (z.B. Warps) versenden, wobei jeder Thread der Thread-Gruppe einer anderen Ausführungseinheit innerhalb des GPGPU-Kerns 3062 zugewiesen ist. In mindestens einer Ausführungsform kann ein Befehl auf einen lokalen, gemeinsam genutzten oder globalen Adressraum zugreifen, indem er eine Adresse innerhalb eines einheitlichen Adressraums angibt. In mindestens einer Ausführungsform kann die Adressabbildungseinheit 3056 verwendet werden, um Adressen in einem vereinheitlichten Adressraum in eine eindeutige Speicheradresse zu übersetzen, auf die die Lade-/Speichereinheiten 3066 zugreifen können.
In mindestens einer Ausführungsform stellt die Registerdatei 3058 einen Satz von Registern für Funktionseinheiten des Grafik-Multiprozessors 3034 bereit. In mindestens einer Ausführungsform stellt die Registerdatei 3058 einen temporären Speicher für Operanden bereit, die mit Datenpfaden von Funktionseinheiten (z.B. GPGPU-Kerne 3062, Lade-/Speichereinheiten 3066) des Grafik-Multiprozessors 3034 verbunden sind. In mindestens einer Ausführungsform ist die Registerdatei 3058 zwischen den einzelnen Funktionseinheiten aufgeteilt, so dass jeder Funktionseinheit ein eigener Abschnitt der Registerdatei 3058 zugewiesen ist. In mindestens einer Ausführungsform ist die Registerdatei 3058 auf verschiedene Warps aufgeteilt, die vom Grafikmultiprozessor 3034 ausgeführt werden.
In mindestens einer Ausführungsform können die GPGPU-Kerne 3062 jeweils Gleitkommaeinheiten (FPUs) und/oder ganzzahlige arithmetische Logikeinheiten (ALUs) aufweisen, die zur Ausführung von Anweisungen des Grafikmultiprozessors 3034 verwendet werden. Die GPGPU-Kerne 3062 können sich in ihrer Architektur ähneln oder unterscheiden. In mindestens einer Ausführungsform weist ein erster Abschnitt der GPGPU-Kerne 3062 eine FPU mit einfacher Genauigkeit und eine Ganzzahl-ALU auf, während ein zweiter Abschnitt der GPGPU-Kerne eine FPU mit doppelter Genauigkeit aufweist. In mindestens einer Ausführungsform können die FPUs den IEEE 754-2008-Standard für Gleitkommaarithmetik implementieren oder Gleitkommaarithmetik mit variabler Genauigkeit ermöglichen. In mindestens einer Ausführungsform kann der Grafikmultiprozessor 3034 zusätzlich eine oder mehrere Festfunktions- oder Sonderfunktionseinheiten aufweisen, um spezifische Funktionen wie das Kopieren von Rechtecken oder Pixel-Blending-Operationen durchzuführen. In mindestens einer Ausführungsform kann einer oder können mehrere der GPGPU-Kerne auch eine feste oder spezielle Funktionslogik aufweisen.
In mindestens einer Ausführungsform weisen die GPGPU-Kerne 3062 eine SIMD-Logik auf, die in der Lage ist, einen einzigen Befehl für mehrere Datensätze auszuführen. In mindestens einer Ausführungsform können GPGPU-Kerne 3062 physikalisch SIMD4-, SIMD8- und SIMD16-Befehle und logisch SIMD1-, SIMD2- und SIMD32-Befehle ausführen. In mindestens einer Ausführungsform können SIMD-Befehle für GPGPU-Kerne zur Kompilierzeit von einem Shader-Compiler oder automatisch bei der Ausführung von Programmen erzeugt werden, die für SPMD- oder SIMT-Architekturen (Single Program Multiple Data) geschrieben und kompiliert wurden. In mindestens einer Ausführungsform können mehrere Threads eines Programms, das für ein SIMT-Ausführungsmodell ausgestaltet ist, über einen einzigen SIMD-Befehl ausgeführt werden. Beispielsweise können in mindestens einer Ausführungsform acht SIMT-Threads, die gleiche oder ähnliche Operationen durchführen, über eine einzige SIMD8-Logikeinheit parallel ausgeführt werden.
In mindestens einer Ausführungsform ist die Speicher- und Cache-Verbindung 3068 ein Verbindungsnetzwerk, das jede Funktionseinheit des Grafik-Multiprozessors 3034 mit der Registerdatei 3058 und dem gemeinsamen Speicher 3070 verbindet. In mindestens einer Ausführungsform ist die Speicher- und Cache-Verbindung 3068 eine Kreuzschienenverbindung, die es der Lade-/Speichereinheit 3066 ermöglicht, Lade- und Speicheroperationen zwischen dem gemeinsamen Speicher 3070 und der Registerdatei 3058 durchzuführen. In mindestens einer Ausführungsform kann die Registerdatei 3058 mit derselben Frequenz wie die GPGPU-Kerne 3062 arbeiten, so dass die Datenübertragung zwischen den GPGPU-Kernen 3062 und der Registerdatei 3058 eine sehr geringe Latenzzeit aufweist. In mindestens einer Ausführungsform kann der gemeinsam genutzte Speicher 3070 verwendet werden, um die Kommunikation zwischen Threads zu ermöglichen, die auf Funktionseinheiten innerhalb des Grafik-Multiprozessors 3034 ausgeführt werden. In mindestens einer Ausführungsform kann der Cache-Speicher 3072 beispielsweise als Daten-Cache verwendet werden, um Texturdaten, die zwischen Funktionseinheiten und der Textureinheit 3036 übertragen werden, zwischenzuspeichern. In mindestens einer Ausführungsform kann der gemeinsame Speicher 3070 auch als programmgesteuerter Cache verwendet werden. In mindestens einer Ausführungsform können Threads, die auf GPGPU-Kernen 3062 ausgeführt werden, zusätzlich zu den automatisch zwischengespeicherten Daten, die im Cache-Speicher 3072 gespeichert sind, programmatisch Daten im gemeinsamen Speicher speichern.
In mindestens einer Ausführungsform ist ein Parallelprozessor oder eine GPGPU, wie es hier beschrieben ist, kommunikativ mit Host-/Prozessorkernen gekoppelt, um Grafikoperationen, Operationen des maschinellen Lernens, Musteranalyseoperationen und verschiedene allgemeine GPU (GPGPU)-Funktionen zu beschleunigen. In mindestens einer Ausführungsform kann die GPU über einen Bus oder eine andere Verbindung (z.B. eine Hochgeschwindigkeitsverbindung wie PCIe oder NVLink) mit dem Host-Prozessor (den Prozessorkernen) kommunikativ verbunden sein. In mindestens einer Ausführungsform kann die GPU in demselben Gehäuse oder Chip wie die Kerne integriert sein und über einen internen Prozessorbus bzw. eine interne Verbindung (d.h. innerhalb des Gehäuses oder Chips) mit den Kernen kommunizieren. In mindestens einer Ausführungsform können die Prozessorkerne unabhängig von der Art des Anschlusses der GPU der GPU Arbeit in Form von Befehlsfolgen/Befehlen zuweisen, die in einem Arbeitsdeskriptor enthalten sind. In mindestens einer Ausführungsform verwendet die GPU dann dedizierte Schaltkreise/Logiken zur effizienten Verarbeitung dieser Befehle/Anweisungen.
In mindestens einer Ausführungsform werden ein oder mehrere der in 30A-30D dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 30A-30D dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 30A-30D dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
31 veranschaulicht ein Multi-GPU-Rechnersystem 3100 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann das Multi-GPU-Rechnersystem 3100 einen Prozessor 3102 aufweisen, der über einen Host-Schnittstellen-Switch 3104 mit mehreren Universal-Grafikverarbeitungseinheiten (GPGPUs) 3106A-D verbunden ist. In mindestens einer Ausführungsform ist der Host-Schnittstellen-Switch 3104 eine PCI-Express-Switch-Einrichtung, die den Prozessor 3102 mit einem PCI-Express-Bus verbindet, über den der Prozessor 3102 mit den GPGPUs 3106A-D kommunizieren kann. Die GPGPUs 3106A-D können über eine Reihe von Hochgeschwindigkeits-Punkt-zu-Punkt-GPU-zu-GPU-Verbindungen 3116 miteinander verbunden sein. In mindestens einer Ausführungsform sind die GPU-zu-GPU-Verbindungen 3116 mit jeder der GPGPUs 3106A-D über eine eigene GPU-Verbindung verbunden. In mindestens einer Ausführungsform ermöglichen die P2P-GPU-Verbindungen 3116 eine direkte Kommunikation zwischen den einzelnen GPGPUs 3106A-D, ohne dass eine Kommunikation über den Host-Schnittstellenbus 3104 erforderlich ist, an den der Prozessor 3102 angeschlossen ist. In mindestens einer Ausführungsform, bei der der GPU-zu-GPU-Verkehr auf P2P-GPU-Verbindungen 3116 geleitet wird, bleibt der Host-Schnittstellenbus 3104 für den Systemspeicherzugriff oder für die Kommunikation mit anderen Instanzen des Multi-GPU-Computersystems 3100 verfügbar, zum Beispiel über eine oder mehrere Netzwerkeinrichtungen. Während in mindestens einer Ausführungsform die GPGPUs 3106A-D mit dem Prozessor 3102 über den Host-Schnittstellen-Switch 3104 verbunden sind, weist der Prozessor 3102 in mindestens einer Ausführungsform eine direkte Unterstützung für P2P-GPU-Verbindungen 3116 auf und kann direkt mit den GPGPUs 3106A-D verbunden sein.
In mindestens einer Ausführungsform werden ein oder mehrere der in 31 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 31 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 31 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
32 ist ein Blockdiagramm eines Grafikprozessors 3200 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform weist der Grafikprozessor 3200 eine Ringverbindung 3202, ein Pipeline-Frontend 3204, eine Media-Maschine 3237 und Grafikkerne 3280A-3280N auf. In mindestens einer Ausführungsform verbindet die Ringverbindung 3202 den Grafikprozessor 3200 mit anderen Verarbeitungseinheiten, einschließlich anderer Grafikprozessoren oder eines oder mehrerer Mehrzweckprozessorkerne. In mindestens einer Ausführungsform ist der Grafikprozessor 3200 einer von vielen Prozessoren, die in ein Mehrkern-Verarbeitungssystem integriert sind.
In mindestens einer Ausführungsform empfängt der Grafikprozessor 3200 Stapel von Befehlen über die Ringverbindung 3202. In mindestens einer Ausführungsform werden die eingehenden Befehle von einem Befehls-Streamer 3203 im Pipeline-Frontend 3204 interpretiert. In mindestens einer Ausführungsform weist der Grafikprozessor 3200 eine skalierbare Ausführungslogik auf, um die 3D-Geometrieverarbeitung und die Medienverarbeitung über den/die Grafikkern(e) 3280A-3280N durchzuführen. In mindestens einer Ausführungsform liefert der Befehls-Streamer 3203 für 3D-Geometrieverarbeitungsbefehle Befehle an die Geometrie-Pipeline 3236. In mindestens einer Ausführungsform liefert der Befehls-Streamer 3203 für mindestens einige Medienverarbeitungsbefehle Befehle an ein Video-Frontend 3234, das mit einer Medien-Maschine 3237 gekoppelt ist. In mindestens einer Ausführungsform weist die Medien-Maschine 3237 eine Video-Qualitäts-Maschine (VQE) 3230 für die Video- und Bildnachbearbeitung und eine Multi-Format-Encoder/Decoder-Maschine (MFX) 3233 auf, um eine hardwarebeschleunigte Codierung und Decodierung von Mediendaten zu ermöglichen. In mindestens einer Ausführungsform erzeugen die Geometrie-Pipeline 3236 und die Medien-Maschine 3237 jeweils Ausführungs-Threads für Thread-Ausführungsressourcen, die von mindestens einem Grafikkern 3280A bereitgestellt werden.
In mindestens einer Ausführungsform weist der Grafikprozessor 3200 skalierbare Thread-Ausführungsressourcen auf, die modulare Kerne 3280A-3280N (manchmal als Kern-Slices bezeichnet) aufweisen, von denen jeder mehrere Sub-Kerne 3250A-550N, 3260A-3260N (manchmal als Kern-Sub-Slices bezeichnet) hat. In mindestens einer Ausführungsform kann der Grafikprozessor 3200 eine beliebige Anzahl von Grafikkernen 3280A bis 3280N haben. In mindestens einer Ausführungsform weist der Grafikprozessor 3200 einen Grafikkern 3280A mit mindestens einem ersten Sub-Kern 3250A und einem zweiten Sub-Kern 3260A auf. In mindestens einer Ausführungsform ist der Grafikprozessor 3200 ein Niedrigleistungsprozessor mit einem einzigen Sub-Kern (z.B. 3250A). In mindestens einer Ausführungsform weist der Grafikprozessor 3200 mehrere Grafikkerne 3280A-3280N auf, von denen jeder einen Satz von ersten Sub-Kernen 3250A-3250N und einen Satz von zweiten Sub-Kernen 3260A-3260N aufweist. In mindestens einer Ausführungsform weist jeder Sub-Kern in den ersten Sub-Kernen 3250A-3250N mindestens einen ersten Satz von Ausführungseinheiten 3252A-3252N und Medien-/Textur-Sampler 3254A-3254N auf. In mindestens einer Ausführungsform weist jeder Sub-Kern in den zweiten Sub-Kernen 3260A-3260N mindestens eine zweite Gruppe von Ausführungseinheiten 3262A-3262N und Samplern 3264A-3264N auf. In mindestens einer Ausführungsform teilt sich jeder Sub-Kern 3250A-3250N, 3260A-3260N einen Satz gemeinsam genutzter Ressourcen 3270A-3270N. In mindestens einer Ausführungsform weisen die gemeinsam genutzten Ressourcen einen gemeinsamen Cache-Speicher und eine Pixeloperationslogik auf.
In mindestens einer Ausführungsform werden ein oder mehrere der in 32 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 32 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 32 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
33 ist ein Blockdiagramm, das die Mikroarchitektur eines Prozessors 3300 veranschaulicht, der logische Schaltungen zur Ausführung von Befehlen gemäß mindestens einer Ausführungsform aufweisen kann. In mindestens einer Ausführungsform kann der Prozessor 3300 Befehle ausführen, die x86-Befehle, ARM-Befehle, spezielle Befehle für anwendungsspezifische integrierte Schaltungen (ASICs) usw. aufweisen. In mindestens einer Ausführungsform kann der Prozessor 3310 Register zum Speichern gepackter Daten aufweisen, wie z.B. 64 Bit breite MMXTM-Register in Mikroprozessoren, die mit der MMX-Technologie der Intel Corporation aus Santa Clara, Kalifornien, ausgestattet sind. In mindestens einer Ausführungsform können MMX-Register, die sowohl als Ganzzahl- als auch als Gleitkommaregister verfügbar sind, mit gepackten Datenelementen arbeiten, die mit SIMD- (Single Instruction, Multiple Data) und SSE- (Streaming SIMD Extensions) Anweisungen einhergehen. In mindestens einer Ausführungsform können 128 Bit breite XMM-Register, die sich auf SSE2-, SSE3-, SSE4-, AVX- oder darüber hinausgehende Technologien beziehen (allgemein als „SSEx“ bezeichnet), solche gepackten Datenoperanden enthalten. In mindestens einer Ausführungsform können die Prozessoren 3300 Anweisungen zur Beschleunigung von Algorithmen für maschinelles Lernen oder Deep Learning, Training oder Inferencing ausführen.
In mindestens einer Ausführungsform weist der Prozessor 3300 ein In-Order-Front-End („Front-End“) 3301 auf, um durchzuführende Befehle abzurufen und Befehle vorzubereiten, die später in der Prozessor-Pipeline zu verwenden sind. In mindestens einer Ausführungsform kann das Frontend 3301 mehrere Einheiten aufweisen. In mindestens einer Ausführungsform holt ein Befehls-Prefetcher 3326 Befehle aus dem Speicher und leitet sie an einen Befehlsdecodierer 3328 weiter, der wiederum Befehle decodiert oder interpretiert. In mindestens einer Ausführungsform decodiert der Befehlsdecodierer 3328 beispielsweise einen empfangenen Befehl in einen oder mehrere Betriebsabläufe, die als „Mikrobefehle“ oder „Mikrooperationen“ (auch „Mikro-Ops“ oder „Uops“ genannt) bezeichnet werden und von der Maschine ausgeführt werden können. In mindestens einer Ausführungsform zerlegt der Befehlsdecodierer 3328 den Befehl in einen Op-Code und entsprechende Daten- und Steuerfelder, die von der Mikroarchitektur zur Durchführung von Operationen gemäß mindestens einer Ausführungsform verwendet werden können. In mindestens einer Ausführungsform kann ein Trace-Cache 3330 decodierte uops zu programmgeordneten Sequenzen oder Traces in einer uop-Warteschlange 3334 zur Ausführung zusammenstellen. In mindestens einer Ausführungsform, wenn der Trace-Cache 3330 auf eine komplexe Anweisung stößt, stellt ein Mikrocode-ROM 3332 die für den Abschluss der Operation erforderlichen uops bereit.
In mindestens einer Ausführungsform können einige Befehle in eine einzige Mikro-OP umgewandelt werden, während andere mehrere Mikro-OPs benötigen, um den Betrieb vollständig abzuschließen. In mindestens einer Ausführungsform kann der Befehlsdecodierer 3328 auf den Mikrocode-ROM 3332 zugreifen, um den Befehl auszuführen, wenn für die Ausführung eines Befehls mehr als vier Mikro-Ops erforderlich sind. In mindestens einer Ausführungsform kann ein Befehl in eine kleine Anzahl von Mikro-Ops zur Verarbeitung im Befehlsdecodierer 3328 decodiert werden. In mindestens einer Ausführungsform kann ein Befehl im Mikrocode-ROM 3332 gespeichert sein, falls eine Anzahl von Mikro-OPs zur Ausführung des Vorgangs erforderlich ist. In mindestens einer Ausführungsform bezieht sich der Trace-Cache 3330 auf ein programmierbare Logik-Anordnung („PLA“) als Einstiegspunkt, um einen korrekten Mikrobefehlszeiger für das Lesen von Mikrocode-Sequenzen zur Vervollständigung eines oder mehrerer Befehle aus dem Mikrocode-ROM 3332 zu bestimmen. In mindestens einer Ausführungsform kann das Frontend 3301 der Maschine, nachdem das Mikrocode-ROM 3332 die Sequenzierung von Mikrobefehlen für einen Befehl beendet hat, das Abrufen von Mikrobefehlen aus dem Trace-Cache 3330 wieder aufnehmen.
In mindestens einer Ausführungsform kann die Out-of-Order-Ausführungs-Maschine (Out-of-Order-Engine'') 3303 Befehle für die Ausführung vorbereiten. In mindestens einer Ausführungsform verfügt die Out-of-Order-Ausführungslogik über eine Reihe von Puffern, um den Fluss der Befehle zu glätten und neu zu ordnen, um die Leistung zu optimieren, während sie die Pipeline durchlaufen und zur Ausführung geplant werden. Die Out-of-Order-Ausführungs-Maschine 3303 weist ohne Einschränkung einen Allokator/Register-Renamer 3340, eine Speicher-uop-Warteschlange 3342, eine Ganzzahl/Gleitkomma-uop-Warteschlange 3344, einen Speicher-Scheduler 3346, einen schnellen Scheduler 3302, einen langsamen/allgemeinen Gleitkomma-Scheduler („slow/general FP scheduler“) 3304 und einen einfachen Gleitkomma-Scheduler („simple FP scheduler“) 3306 auf. In mindestens einer Ausführungsform werden der schnelle Scheduler 3302, der langsame/allgemeine Gleitkomma-Scheduler 3304 und der einfache Gleitkomma-Scheduler 3306 hier auch gemeinsam als „uop-Scheduler 3302, 3304, 3306“ bezeichnet. In mindestens einer Ausführungsform weist der Allokator/Register-Renamer 3340 Maschinenpuffer und Ressourcen zu, die jeder uop für seine Ausführung benötigt. In mindestens einer Ausführungsform benennt der Allokator/Register-Renamer 3340 logische Register auf Einträge in einer Registerdatei um. In mindestens einer Ausführungsform weist der Allokator/Register-Renamer 3340 außerdem jedem uop einen Eintrag in einer von zwei uop-Warteschlangen zu, der Speicher-uop-Warteschlange 3342 für Speicheroperationen und der Ganzzahl-/Gleitkomma-uop-Warteschlange 3344 für Nicht-Speicheroperationen, und zwar vor dem Speicher-Scheduler 3346 und den uop-Schedulern 3302, 3304, 3306. In mindestens einer Ausführungsform bestimmen die uop-Scheduler 3302, 3304, 3306 auf der Grundlage der Bereitschaft ihrer abhängigen Eingangsregister-Operandenquellen und der Verfügbarkeit der Ausführungsressourcen, die die uops für den Abschluss ihrer Operation benötigen, wann ein uop zur Ausführung bereit ist. In mindestens einer Ausführungsform kann der schnelle Scheduler 3302 bei jeder Hälfte des Haupttaktzyklus einplanen, während der langsame/allgemeine Gleitkomma-Scheduler 3304 und der einfache Gleitkomma-Scheduler 3306 einmal pro Hauptprozessortaktzyklus einplanen können. In mindestens einer Ausführungsform vermitteln die uop-Scheduler 3302, 3304, 3306 für Dispatch-Anschlüsse, um uops für die Ausführung zu planen.
In mindestens einer Ausführungsform weist der Ausführungsblock b11 ohne Einschränkung ein Ganzzahl-Registerdatei/Umgehungs-Netzwerk 3308, ein(e) Gleitkommaregisterdatei/Umgehungsnetzwerk („eine FP-Registerdatei/UmgehungsNetzwerk“) 3310, Adresserzeugungseinheiten („AGUs“) 3312 und 3314, schnelle arithmetische Logikeinheiten (ALUs) („schnelle ALUs“) 3316 und 3318, eine langsame arithmetische Logikeinheit („langsame ALU“) 3320, eine Gleitkomma-ALU („FP“) 3322 und eine Gleitkomma-Bewegungseinheit („FP-Bewegung“) 3324 auf. In mindestens einer Ausführungsform werden ein Ganzzahl-Registerdatei/Umgehungs-Netzwerk 3308 und ein Gleitkomma-Registerdatei/Umgehungs-Netzwerk 3310 hier auch als „Registerdateien 3308, 3310“ bezeichnet. In mindestens einer Ausführungsform werden die AGUSs 3312 und 3314, die schnellen ALUs 3316 und 3318, die langsame ALU 3320, die Gleitkomma-ALU 3322 und die Gleitkomma-Bewegungseinheit 3324 hier auch als „Ausführungseinheiten 3312, 3314, 3316, 3318, 3320, 3322 und 3324“ bezeichnet. In mindestens einer Ausführungsform kann der Ausführungsblock b11 ohne Einschränkung eine beliebige Anzahl (einschließlich Null) und Art von Registerdateien, Umgehungsnetzwerken, Adresserzeugungseinheiten und Ausführungseinheiten in beliebiger Kombination aufweisen.
In mindestens einer Ausführungsform können die Registerdateien 3308, 3310 zwischen den uop-Schedulern 3302, 3304, 3306 und den Ausführungseinheiten 3312, 3314, 3316, 3318, 3320, 3322 und 3324 angeordnet sein. In mindestens einer Ausführungsform führt das Integer-Registerdatei/Umgehungs-Netzwerk 3308 Integer-Operationen durch. In mindestens einer Ausführungsform führt das Gleitkommaregisterdatei/Umgehungs-Netzwerk 3310 Gleitkommaoperationen durch. In mindestens einer Ausführungsform kann jede der Registerdateien 3308, 3310 ohne Einschränkung ein Umgehungsnetzwerk aufweisen, das gerade abgeschlossene Ergebnisse, die noch nicht in die Registerdatei geschrieben wurden, umleiten oder an neue abhängige Uops bereitstellen kann. In mindestens einer Ausführungsform können die Registerdateien 3308, 3310 Daten miteinander austauschen. In mindestens einer Ausführungsform kann das Integer-Registerdatei/Umgehungs-Netzwerk 3308 ohne Einschränkung zwei separate Registerdateien aufweisen, eine Registerdatei für zweiunddreißig Bits von Daten niedriger Ordnung und eine zweite Registerdatei für zweiunddreißig Bits von Daten hoher Ordnung. In mindestens einer Ausführungsform kann das Gleitkomma-Registerdatei/Umgehungs-Netzwerk 3310 ohne Einschränkung 128 Bit breite Einträge aufweisen, da Gleitkomma-Befehle typischerweise Operanden mit einer Breite von 64 bis 128 Bit aufweisen.
In mindestens einer Ausführungsform können die Ausführungseinheiten 3312, 3314, 3316, 3318, 3320, 3322, 3324 Befehle ausführen. In mindestens einer Ausführungsform speichern Registerdateien 3308, 3310 Ganzzahl- und Gleitkommadaten-Operandenwerte, die für die Ausführung von Mikrobefehlen erforderlich sind. In mindestens einer Ausführungsform kann der Prozessor 3300 ohne Einschränkung eine beliebige Anzahl und Kombination von Ausführungseinheiten 3312, 3314, 3316, 3318, 3320, 3322, 3324 aufweisen. In mindestens einer Ausführungsform können die Gleitkomma-ALU 3322 und die Gleitkomma-Bewegungseinheit 3324 Gleitkomma-, MMX-, SIMD-, AVX- und SSE- oder andere Operationen ausführen, einschließlich spezieller maschineller Lernbefehle. In mindestens einer Ausführungsform kann die Gleitkomma-ALU 3322 ohne Einschränkung einen 64-Bit-durch-64-Bit-Gleitkomma-Teiler aufweisen, um Divisions-, Quadratwurzel- und Restwert-Mikrooperationen auszuführen. In mindestens einer Ausführungsform können Befehle, die einen Gleitkommawert beinhalten, mit Gleitkomma-Hardware verarbeitet werden. In mindestens einer Ausführungsform können ALU-Operationen an schnelle ALUs 3316, 3318 weitergeleitet werden. In mindestens einer Ausführungsform können die schnellen ALUS 3316, 3318 schnelle Operationen mit einer effektiven Latenzzeit von einem halben Taktzyklus ausführen. In mindestens einer Ausführungsform gehen die meisten komplexen ganzzahligen Operationen an die langsame ALU 3320, da die langsame ALU 3320 ohne Einschränkung ganzzahlige Ausführungshardware für Operationen mit langer Latenzzeit aufweisen kann, wie z.B. einen Multiplizierer, Schiebeeinheiten, eine Flag-Logik und eine Verzweigungsverarbeitung. In mindestens einer Ausführungsform können Speicherlade-/Speicheroperationen von AGUS 3312, 3314 ausgeführt werden. In mindestens einer Ausführungsform können die schnelle ALU 3316, die schnelle ALU 3318 und die langsame ALU 3320 Ganzzahloperationen mit 64-Bit-Datenoperanden durchführen. In mindestens einer Ausführungsform können die schnelle ALU 3316, die schnelle ALU 3318 und die langsame ALU 3320 so implementiert sein, dass sie eine Vielzahl von Datenbitgrößen unterstützen, darunter sechzehn, zweiunddreißig, 128, 256, usw. In mindestens einer Ausführungsform können die Gleitkomma-ALU 3322 und die Gleitkomma-Bewegungseinheit 3324 so implementiert sein, dass sie einen Bereich von Operanden mit Bits unterschiedlicher Breite unterstützen. In mindestens einer Ausführungsform können die Gleitkomma-ALU 3322 und die Gleitkomma-Bewegungseinheit 3324 mit 128 Bit breiten gepackten Datenoperanden in Verbindung mit SIMD- und Multimedia-Anweisungen arbeiten.
In mindestens einer Ausführungsform leiten die uop-Scheduler 3302, 3304, 3306 abhängige Operationen ein, bevor die Ausführung der übergeordneten Last beendet ist. In mindestens einer Ausführungsform kann der Prozessor 3300, da uops spekulativ geplant und im Prozessor 3300 ausgeführt werden können, auch eine Logik zur Behandlung von Speicherfehlern aufweisen. In mindestens einer Ausführungsform kann es, wenn ein Datenladen in den Datencache fehlerhaft ist, abhängige Operationen in der Pipeline geben, die den Scheduler mit vorübergehend falschen Daten verlassen haben. In mindestens einer Ausführungsform verfolgt ein Wiederholungsmechanismus die Anweisungen, die falsche Daten verwenden, und führt sie erneut aus. In mindestens einer Ausführungsform kann es erforderlich sein, abhängige Operationen erneut auszuführen, während unabhängige Operationen zu Ende geführt werden können. In mindestens einer Ausführungsform können Scheduler und ein Wiederholungsmechanismus von mindestens einer Ausführungsform eines Prozessors auch so ausgelegt sein, dass sie Befehlssequenzen für Textstring-Vergleichsoperationen abfangen.
In mindestens einer Ausführungsform kann sich der Begriff „Register“ auf prozessorinterne Speicherplätze beziehen, die als Teil von Befehlen verwendet werden können, um Operanden zu identifizieren. In mindestens einer Ausführungsform kann es sich bei den Registern um solche handeln, die von außerhalb des Prozessors (aus der Sicht eines Programmierers) verwendet werden können. In mindestens einer Ausführungsform können die Register nicht auf einen bestimmten Schaltungstyp beschränkt sein. Vielmehr kann ein Register in mindestens einer Ausführungsform Daten speichern, Daten bereitstellen und hier beschriebene Funktionen ausführen. In mindestens einer Ausführungsform können die hier beschriebenen Register durch Schaltkreise innerhalb eines Prozessors unter Verwendung einer beliebigen Anzahl verschiedener Techniken implementiert sein, wie z.B. dedizierte physikalische Register, dynamisch zugewiesene physikalische Register unter Verwendung von Registerumbenennung, Kombinationen aus dedizierten und dynamisch zugewiesenen physikalischen Registern usw. In mindestens einer Ausführungsform werden in Ganzzahlregistern 32-Bit-Ganzzahldaten gespeichert. In mindestens einer Ausführungsform enthält eine Registerdatei auch acht Multimedia-SIMD-Register für gepackte Daten.
In mindestens einer Ausführungsform werden ein oder mehrere der in 33 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 33 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 33 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
34 ist ein Blockdiagramm eines Verarbeitungssystems gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform weist das System 3400 einen oder mehrere Prozessoren 3402 und einen oder mehrere Grafikprozessoren 3408 auf und kann ein Einzelprozessor-Desktop-System, ein Multiprozessor-Workstation-System oder ein Server-System mit einer großen Anzahl von Prozessoren 3402 oder Prozessorkernen 3407 sein. In mindestens einer Ausführungsform ist das System 3400 eine Verarbeitungsplattform, die in eine integrierte System-on-a-Chip (SoC)-Schaltung zur Verwendung in mobilen, tragbaren oder eingebetteten Einrichtungen integriert ist.
In mindestens einer Ausführungsform kann das System 3400 eine serverbasierte Spielplattform, eine Spielkonsole, einschließlich einer Spiel- und Medienkonsole, eine mobile Spielkonsole, eine Handheld-Spielkonsole oder eine Online-Spielkonsole aufweisen oder darin integriert sein. In mindestens einer Ausführungsform ist das System 3400 ein Mobiltelefon, ein Smartphone, eine Recheneinrichtung für Tablets oder eine mobile Interneteinrichtung. In mindestens einer Ausführungsform kann das Verarbeitungssystem 3400 auch eine tragbare Einrichtung aufweisen, mit dieser gekoppelt oder in diese integriert sein, wie z.B. eine tragbare Einrichtung für eine intelligente Uhr, eine intelligente Brille, eine Augmented-Reality-Einrichtung oder eine Virtual-Reality-Einrichtung. In mindestens einer Ausführungsform ist das Verarbeitungssystem 3400 eine Fernseh- oder Set-Top-Box-Einrichtung mit einem oder mehreren Prozessoren 3402 und einer grafischen Schnittstelle, die von einem oder mehreren Grafikprozessoren 3408 erzeugt ist.
In mindestens einer Ausführungsform weisen ein oder mehrere Prozessoren 3402 jeweils einen oder mehrere Prozessorkerne 3407 auf, um Befehle zu verarbeiten, die, wenn sie ausgeführt werden, Operationen für System- und Benutzersoftware durchführen. In mindestens einer Ausführungsform ist jeder von einem oder mehreren Prozessorkernen 3407 so ausgestaltet, dass er einen bestimmten Befehlssatz 3409 verarbeitet. In mindestens einer Ausführungsform kann der Befehlssatz 3409 das Complex Instruction Set Computing (CISC), das Reduced Instruction Set Computing (RISC) oder das Rechnen über ein Very Long Instruction Word (VLIW) ermöglichen. In mindestens einer Ausführungsform können die Prozessorkerne 3407 jeweils einen anderen Befehlssatz 3409 verarbeiten, der Befehle aufweisen kann, um die Emulation anderer Befehlssätze zu erleichtern. In mindestens einer Ausführungsform kann der Prozessorkern 3407 auch andere verarbeitende Einrichtungen aufweisen, wie etwa einen digitalen Signalprozessor (DSP).
In mindestens einer Ausführungsform weist der Prozessor 3402 einen Cache-Speicher 3404 auf. In mindestens einer Ausführungsform kann der Prozessor 3402 einen einzigen internen Cache oder mehrere Ebenen eines internen Caches aufweisen. In mindestens einer Ausführungsform wird der Cache-Speicher von verschiedenen Komponenten des Prozessors 3402 gemeinsam genutzt. In mindestens einer Ausführungsform verwendet der Prozessor 3402 auch einen externen Cache (z.B. einen Level-3 (L3) Cache oder Last Level Cache (LLC)) (nicht dargestellt), der unter Verwendung bekannter Cache-Kohärenztechniken von den Prozessorkernen 3407 gemeinsam genutzt werden kann. In mindestens einer Ausführungsform ist zusätzlich eine Registerdatei 3406 im Prozessor 3402 vorhanden, die verschiedene Arten von Registern zur Speicherung unterschiedlicher Datentypen aufweisen kann (z.B. Ganzzahlregister, Gleitkommaregister, Statusregister und ein Befehlszeigerregister). In mindestens einer Ausführungsform kann die Registerdatei 3406 Allzweckregister oder andere Register aufweisen.
In mindestens einer Ausführungsform ist (sind) ein oder mehrere Prozessor(en) 3402 mit einem oder mehreren Schnittstellenbus(en) 3410 gekoppelt, um Kommunikationssignale wie Adress-, Daten- oder Steuersignale zwischen dem Prozessor 3402 und anderen Komponenten im System 3400 zu übertragen. In mindestens einer Ausführungsform kann der Schnittstellenbus 3410 ein Prozessorbus sein, beispielsweise eine Version eines Direct Media Interface (DMI)-Busses. In mindestens einer Ausführungsform ist die Schnittstelle 3410 nicht auf einen DMI-Bus beschränkt und kann einen oder mehrere Peripheral Component Interconnect-Busse (z.B. PCI, PCI Express), Speicherbusse oder andere Arten von Schnittstellenbussen aufweisen. In mindestens einer Ausführungsform weisen Prozessor(en) 3402 eine integrierte Speichersteuerung 3416 und einen Plattformsteuerungs-Hub 3430 auf. In mindestens einer Ausführungsform erleichtert die Speichersteuerung 3416 die Kommunikation zwischen einer Speichereinrichtung und anderen Komponenten des Systems 3400, während der Plattform-Controller-Hub (PCH) 3430 Verbindungen zu I/O-Einrichtungen über einen lokalen I/O-Bus bereitstellt.
In mindestens einer Ausführungsform kann die Speichereinrichtung 3420 eine dynamische Direktzugriffsspeichereinrichtung (DRAM), eine statische Direktzugriffsspeichereinrichtung (SRAM), eine Flash-Speichereinrichtung, eine Phasenwechsel-Speichereinrichtung oder eine andere Speichereinrichtung mit geeigneter Leistung sein, um als Prozessspeicher zu dienen. In mindestens einer Ausführungsform kann die Speichereinrichtung 3420 als Systemspeicher für das System 3400 arbeiten, um Daten 3422 und Befehle 3421 zur Verwendung zu speichern, wenn ein oder mehrere Prozessoren 3402 eine Anwendung oder einen Prozess ausführen. In mindestens einer Ausführungsform ist die Speichersteuerung 3416 auch mit einem optionalen externen Grafikprozessor 3412 gekoppelt, der mit einem oder mehreren Grafikprozessoren 3408 in den Prozessoren 3402 kommunizieren kann, um Grafik- und Medienoperationen durchzuführen. In mindestens einer Ausführungsform kann eine Anzeigeeinrichtung 3411 an den (die) Prozessor(en) 3402 angeschlossen sein. In mindestens einer Ausführungsform kann die Anzeigeeinrichtung 3411 eine oder mehrere interne Anzeigeeinrichtungen, wie z.B. in einer mobilen elektronischen Einrichtung oder einem Laptop, oder eine externe Anzeigeeinrichtung, die über eine Anzeigeschnittstelle (z.B. DisplayPort usw.) angeschlossen ist, aufweisen. In mindestens einer Ausführungsform kann die Anzeigevorrichtung 3411 eine am Kopf montierte Anzeige (HMD) wie eine stereoskopische Anzeigevorrichtung zur Verwendung bei Virtual-Reality-Anwendungen (VR) oder Augmented-Reality-Anwendungen (AR) aufweisen.
In mindestens einer Ausführungsform ermöglicht der Plattformsteuerungs-Hub 3430 den Anschluss von Peripheriegeräten an die Speichereinrichtung 3420 und dem Prozessor 3402 über einen Hochgeschwindigkeits-I/O-Bus. In mindestens einer Ausführungsform weisen die I/O-Peripheriegeräte unter anderem eine Audio-Steuerung 3446, eine Netzwerk-Steuerung 3434, eine Firmware-Schnittstelle 3428, einen drahtlosen Transceiver 3426, Berührungssensoren 3425 und eine Einrichtung zur Datenspeicherung 3424 (z.B. Festplattenlaufwerk, Flash-Speicher usw.) auf. In mindestens einer Ausführungsform kann die Datenspeichereinrichtung 3424 über eine Speicherschnittstelle (z.B. SATA) oder über einen Peripheriebus, wie einen Peripheral Component Interconnect Bus (z.B. PCI, PCI Express), angeschlossen sein. In mindestens einer Ausführungsform können die Berührungssensoren 3425 Touchscreen-Sensoren, Drucksensoren oder Fingerabdrucksensoren aufweisen. In mindestens einer Ausführungsform kann der drahtlose Transceiver 3426 ein Wi-Fi-Transceiver, ein Bluetooth-Transceiver oder ein Mobilfunk-Transceiver wie ein 3G-, 4G- oder Long Term Evolution (LTE)-Transceiver sein. In mindestens einer Ausführungsform ermöglicht die Firmware-Schnittstelle 3428 die Kommunikation mit der System-Firmware und kann z.B. eine einheitliche erweiterbare Firmware-Schnittstelle (UEFI) sein. In mindestens einer Ausführungsform kann die Netzwerk-steuerung 3434 eine Netzwerkverbindung mit einem kabelgebundenen Netzwerk ermöglichen. In mindestens einer Ausführungsform ist eine Hochleistungs-Netzwerksteuerung (nicht dargestellt) mit dem Schnittstellenbus 3410 gekoppelt. In mindestens einer Ausführungsform handelt es sich bei der Audio-Steuerung 3446 um eine mehrkanalige High-Definition-Audio-Steuerung. In mindestens einer Ausführungsform weist das System 3400 eine optionale Legacy-I/O-Steuerung 3440 zur Kopplung von Legacy-Einrichtungen (z.B. Personal System 2 (PS/2)) mit dem System auf. In mindestens einer Ausführungsform kann der Plattformsteuerungs-Hub 3430 auch an eine oder mehrere Universal Serial Bus (USB)-Steuerungen 3442 angeschlossen sein, die Eingabeeinrichtungen wie Tastatur- und Mauskombinationen 3443, eine Kamera 3444 oder andere USB-Eingabeeinrichtungen anschließen.
In mindestens einer Ausführungsform kann eine Instanz der Speichersteuerung 3416 und des Plattformsteuerungs-Hubs 3430 in einen diskreten externen Grafikprozessor, wie den externen Grafikprozessor 3412, integriert sein. In mindestens einer Ausführungsform kann der Plattformsteuerungs-Hub 3430 und/oder die Speichersteuerung 3416 extern bezüglich eines oder mehrerer Prozessor(en) 3402 sein.
Zum Beispiel kann das System 3400 in mindestens einer Ausführungsform eine externe Speichersteuerung 3416 und einen Plattformsteuerungs-Hub 3430 aufweisen, der als Speichersteuerungs-Hub und Peripherie-Steuerungs-Hub innerhalb eines System-Chipsatzes ausgestaltet sein kann, der mit dem (den) Prozessor(en) 3402 in Verbindung steht.
In mindestens einer Ausführungsform werden ein oder mehrere der in 34 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 34 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 34 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
35 ist ein Blockdiagramm eines Prozessors 3500 mit einem oder mehreren Prozessorkernen 3502A-3502N, einer integrierten Speichersteuerung 3514 und einem integrierten Grafikprozessor 3508, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann der Prozessor 3500 zusätzliche Kerne aufweisen, bis hin zu und einschließlich des zusätzlichen Kerns 3502N, der durch gestrichelte Kästchen dargestellt ist. In mindestens einer Ausführungsform weist jeder der Prozessorkerne 3502A-3502N eine oder mehrere interne Cache-Einheiten 3504A-3504N auf. In mindestens einer Ausführungsform hat jeder Prozessorkern auch Zugriff auf eine oder mehrere gemeinsam genutzte Cache-Einheiten 3506.
In mindestens einer Ausführungsform stellen die internen Cache-Einheiten 3504A-3504N und die gemeinsam genutzten Cache-Einheiten 3506 eine Cache-Speicherhierarchie innerhalb des Prozessors 3500 dar. In mindestens einer Ausführungsform können die Cache-Speichereinheiten 3504A-3504N mindestens eine Ebene eines Befehls- und Daten-Caches innerhalb jedes Prozessorkerns und eine oder mehrere Ebenen eines gemeinsam genutzten Mid-Level-Caches, wie z.B. eine Ebene 2 (L2), Ebene 3 (L3), Ebene 4 (L4) oder andere Cache-Ebenen, aufweisen, wobei eine höchste Cache-Ebene vor einem externen Speicher als LLC klassifiziert ist. In mindestens einer Ausführungsform hält die Cache-Kohärenzlogik die Kohärenz zwischen verschiedenen Cache-Einheiten 3506 und 3504A-3504N aufrecht.
In mindestens einer Ausführungsform kann der Prozessor 3500 auch einen Satz von einer oder mehreren Bussteuerungseinheiten 3516 und einen Systemagentenkern 3510 aufweisen. In mindestens einer Ausführungsform verwalten eine oder mehrere Bussteuerungseinheiten 3516 einen Satz von Peripheriebussen, wie einen oder mehrere PCI- oder PCI-Express-Busse. In mindestens einer Ausführungsform bietet der Systemagenten-Kern 3510 Verwaltungsfunktionen für verschiedene Prozessorkomponenten. In mindestens einer Ausführungsform weist der Systemagenten-Kern 3510 eine oder mehrere integrierte Speichersteuerungen 3514 auf, um den Zugriff auf verschiedene externe Speichereinrichtungen (nicht dargestellt) zu verwalten.
In mindestens einer Ausführungsform weist einer oder weisen mehrere der Prozessorkerne 3502A-3502N Unterstützung für gleichzeitiges Multithreading auf. In mindestens einer Ausführungsform weist der Systemagentenkern 3510 Komponenten zur Koordinierung und zum Betrieb der Kerne 3502A-3502N während der Multithreading-Verarbeitung auf. In mindestens einer Ausführungsform kann der Systemagentenkern 3510 zusätzlich eine Leistungssteuerungseinheit (PCU) aufweisen, die Logik und Komponenten zur Regelung eines oder mehrerer Leistungszustände der Prozessorkerne 3502A-3502N und des Grafikprozessors 3508 aufweist.
In mindestens einer Ausführungsform weist der Prozessor 3500 zusätzlich einen Grafikprozessor 3508 zur Ausführung von Grafikverarbeitungsoperationen auf. In mindestens einer Ausführungsform ist der Grafikprozessor 3508 mit gemeinsamen Cache-Einheiten 3506 und dem Systemagenten-Kern 3510 gekoppelt, der eine oder mehrere integrierte Speichersteuerungen 3514 aufweist. In mindestens einer Ausführungsform weist der Systemagenten-Kern 3510 auch eine Anzeigesteuerung 3511 auf, um die Ausgabe des Grafikprozessors an eine oder mehrere gekoppelte Anzeigen zu steuern. In mindestens einer Ausführungsform kann die Anzeigesteuerung 3511 auch ein separates Modul sein, das über mindestens eine Zwischenverbindung mit dem Grafikprozessor 3508 verbunden ist, oder sie kann in den Grafikprozessor 3508 integriert sein.
In mindestens einer Ausführungsform wird eine ringbasierte Verbindungseinheit 3512 verwendet, um interne Komponenten des Prozessors 3500 zu verbinden. In mindestens einer Ausführungsform kann eine alternative Verbindungseinheit verwendet werden, wie z.B. eine Punkt-zu-Punkt-Verbindung, eine geschaltete Verbindung oder andere Techniken. In mindestens einer Ausführungsform ist der Grafikprozessor 3508 über eine I/O-Verbindung 3513 mit der Ringverbindung 3512 verbunden.
In mindestens einer Ausführungsform stellt die I/O-Verbindung 3513 mindestens eine von mehreren Arten von I/O-Verbindungen dar, die eine On-Package-I/O-Verbindung aufweisen, die die Kommunikation zwischen verschiedenen Prozessorkomponenten und einem eingebetteten Hochleistungsspeichermodul 3518, wie z.B. einem eDRAM-Modul, ermöglicht. In mindestens einer Ausführungsform verwenden jeder der Prozessorkerne 3502A-3502N und der Grafikprozessor 3508 eingebettete Speichermodule 3518 als gemeinsamen Last Level Cache.
In mindestens einer Ausführungsform sind die Prozessorkerne 3502A-3502N homogene Kerne, die eine gemeinsame Befehlssatzarchitektur ausführen. In mindestens einer Ausführungsform sind die Prozessorkerne 3502A-3502N in Bezug auf die Befehlssatzarchitektur (ISA) heterogen, wobei ein oder mehrere Prozessorkerne 3502A-3502N einen gemeinsamen Befehlssatz ausführen, während ein oder mehrere andere Kerne der Prozessorkerne 3502A-3502N eine Teilmenge eines gemeinsamen Befehlssatzes oder einen anderen Befehlssatz ausführen. In mindestens einer Ausführungsform sind die Prozessorkerne 3502A-3502N in Bezug auf die Mikroarchitektur heterogen, wobei ein oder mehrere Kerne mit einem relativ höheren Energieverbrauch mit einem oder mehreren Kernen mit einem niedrigeren Energieverbrauch gekoppelt sind. In mindestens einer Ausführungsform kann der Prozessor 3500 auf einem oder mehreren Chips oder als integrierte SoC-Schaltung implementiert sein.
In mindestens einer Ausführungsform werden ein oder mehrere der in 35 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 35 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 35 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
36 ist ein Blockdiagramm eines Grafikprozessors 3600, bei dem es sich um eine diskrete Grafikverarbeitungseinheit oder um einen mit einer Vielzahl von Prozessorkernen integrierten Grafikprozessor handeln kann. In mindestens einer Ausführungsform kommuniziert der Grafikprozessor 3600 über eine einem Speicher zugeordnete I/O-Schnittstelle mit Registern auf dem Grafikprozessor 3600 und mit Befehlen, die im Speicher abgelegt sind. In mindestens einer Ausführungsform weist der Grafikprozessor 3600 eine Speicherschnittstelle 3614 für den Zugriff auf den Speicher auf. In mindestens einer Ausführungsform ist die Speicherschnittstelle 3614 eine Schnittstelle zum lokalen Speicher, einem oder mehreren internen Caches, einem oder mehreren gemeinsam genutzten externen Caches und/oder zum Systemspeicher.
In mindestens einer Ausführungsform weist der Grafikprozessor 3600 auch eine Anzeigesteuerung 3602 auf, um Anzeigeausgangsdaten an eine Anzeigeeinrichtung 3620 zu steuern. In mindestens einer Ausführungsform weist die Anzeigesteuerung 3602 Hardware für eine oder mehrere Überlagerungsebenen für die Anzeigeeinrichtung 3620 und die Zusammensetzung mehrerer Schichten von Video- oder Benutzerschnittstellenelementen auf. In mindestens einer Ausführungsform kann die Anzeigeeinrichtung 3620 eine interne oder externe Anzeigeeinrichtung sein. In mindestens einer Ausführungsform handelt es sich bei der Anzeigeeinrichtung 3620 um eine am Kopf getragene Anzeigeeinrichtung, wie z.B. eine Virtual-Reality- (VR-) Anzeigeeinrichtung oder eine Augmented-Reality- (AR-) Anzeigeeinrichtung. In mindestens einer Ausführungsform weist der Grafikprozessor 3600 eine Videocodec-Maschine 3606 auf, um Medien in, aus oder zwischen einem oder mehreren Mediencodierformaten zu codieren, zu decodieren oder zu transcodieren, einschließlich, aber nicht beschränkt auf Moving Picture Experts Group (MPEG)-Formate wie MPEG-2, Advanced Video Coding (AVC)-Formate wie H.264 /MPEG-4 AVC, sowie die Society of Motion Picture & Television Engineers (SMPTE) 421M/VC-1 und Joint Photographic Experts Group (JPEG) Formate wie JPEG und Motion JPEG (MJPEG) Formate.
In mindestens einer Ausführungsform weist der Grafikprozessor 3600 eine BLIT-Maschine (Block Image Transfer) 3604 auf, um zweidimensionale (2D) Rasterisierungsoperationen durchzuführen, einschließlich z.B. Bit-Boundary Block Transfers. In mindestens einer Ausführungsform werden 2D-Grafikoperationen jedoch mit einer oder mehreren Komponenten der Grafikverarbeitungs-Maschine (GPE) 3610 durchgeführt. In mindestens einer Ausführungsform ist die GPE 3610 eine Rechenmaschine zur Durchführung von Grafikoperationen, die dreidimensionale (3D) Grafikoperationen und Medienoperationen einschließen.
In mindestens einer Ausführungsform weist die GPE 3610 eine 3D-Pipeline 3612 zur Durchführung von 3D-Operationen auf, wie z.B. das Rendern dreidimensionaler Bilder und Szenen unter Verwendung von Verarbeitungsfunktionen, die auf 3D-Primitivformen (z.B. Rechteck, Dreieck usw.) wirken. Die 3D-Pipeline 3612 weist programmierbare und feste Funktionselemente auf, die verschiedene Aufgaben ausführen und/oder Ausführungs-Threads zu einem 3D/Media-Subsystem 3615 erzeugen. Während die 3D-Pipeline 3612 zur Durchführung von Medienoperationen verwendet werden kann, weist die GPE 3610 in mindestens einer Ausführungsform auch eine Medien-Pipeline 3616 auf, die zur Durchführung von Medienoperationen, wie Videonachbearbeitung und Bildverbesserung, verwendet wird.
In mindestens einer Ausführungsform weist die Medienpipeline 3616 feste Funktions- oder programmierbare Logikeinheiten auf, um eine oder mehrere spezialisierte Medienoperationen wie Videodecodierbeschleunigung, Videoentflechtung und Videocodierbeschleunigung anstelle von oder im Auftrag der Videocodec-Maschine 3606 durchzuführen. In mindestens einer Ausführungsform weist die Medien-Pipeline 3616 zusätzlich eine Thread-Spawning-Einheit auf, um Threads zur Ausführung im 3D/Media-Subsystem 3615 zu erzeugen. In mindestens einer Ausführungsform führen die erzeugten Threads Berechnungen für Medienoperationen auf einer oder mehreren Grafikausführungseinheiten durch, die im 3D/Media-Subsystem 3615 vorhanden sind.
In mindestens einer Ausführungsform weist das 3D/Media-Subsystem 3615 eine Logik zur Ausführung von Threads auf, die von der 3D-Pipeline 3612 und der Media-Pipeline 3616 erzeugt werden. In mindestens einer Ausführungsform senden die 3D-Pipeline 3612 und die Medien-Pipeline 3616 Thread-Ausführungsanforderungen an das 3D/Media-Subsystem 3615, das eine Thread-Verteilungslogik aufweist, um verschiedene Anforderungen an verfügbare Thread-Ausführungsressourcen zu vermitteln und zu verteilen. In mindestens einer Ausführungsform weisen die Ausführungsressourcen eine Anordnung von Grafikausführungseinheiten zur Verarbeitung von 3D- und Medien-Threads auf. In mindestens einer Ausführungsform weist das 3D/Media-Subsystem 3615 einen oder mehrere interne Caches für Thread-Anweisungen und -Daten auf. In mindestens einer Ausführungsform weist das Subsystem 3615 auch einen gemeinsamen Speicher auf, einschließlich Registern und adressierbarem Speicher, um Daten zwischen Threads zu teilen und Ausgabedaten zu speichern.
In mindestens einer Ausführungsform werden ein oder mehrere der in 36 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 36 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 36 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
37 ist ein Blockdiagramm einer Grafikverarbeitungsmaschine 3710 eines Grafikprozessors gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die Grafikverarbeitungsmaschine (GPE) 3710 eine Version der in 37 gezeigten GPE 3710. In mindestens einer Ausführungsform ist die Medienpipeline 3716 optional und darf nicht ausdrücklich in der GPE 3710 vorhanden sein. In mindestens einer Ausführungsform ist ein separater Medien- und/oder Bildprozessor mit der GPE 3710 verbunden.
In mindestens einer Ausführungsform ist die GPE 3710 mit einem Befehlsstreamer 3703 gekoppelt oder weist diesen auf, der einen Befehlsstrom an die 3D-Pipeline 3712 und/oder die Medienpipelines 3716 liefert. In mindestens einer Ausführungsform ist der Befehlsstreamer 3703 mit einem Speicher gekoppelt, bei dem es sich um einen Systemspeicher oder um einen oder mehrere interne Cache-Speicher und gemeinsam genutzte Cache-Speicher handeln kann. In mindestens einer Ausführungsform empfängt der Befehlsstreamer 3703 Befehle vom Speicher und sendet Befehle an die 3D-Pipeline 3712 und/oder die Medien-Pipeline 3716. In mindestens einer Ausführungsform handelt es sich bei den Befehlen um Anweisungen, Primitive oder Mikrooperationen, die aus einem Ringpuffer abgerufen werden, der Befehle für die 3D-Pipeline 3712 und die Medien-Pipeline 3716 speichert. In mindestens einer Ausführungsform kann ein Ringpuffer zusätzlich Batch-Befehlspuffer aufweisen, die Stapel von mehreren Befehlen speichern. In mindestens einer Ausführungsform können die Befehle für die 3D-Pipeline 3712 auch Verweise auf im Speicher gespeicherte Daten aufweisen, wie z.B. Vertex- und Geometriedaten für die 3D-Pipeline 3712 und/oder Bilddaten und Speicherobjekte für die Medien-Pipeline 3716. In mindestens einer Ausführungsform verarbeiten die 3D-Pipeline 3712 und die Medien-Pipeline 3716 Befehle und Daten, indem sie Operationen durchführen oder einen oder mehrere Ausführungsthreads an eine Grafikkernanordnung 3714 bereitstellen. In mindestens einer Ausführungsform weist die Grafikkernanordnung 3714 einen oder mehrere Blöcke von Grafikkernen auf (z.B. Grafikkern(e) 3715A, Grafikkern(e) 3715B), wobei jeder Block einen oder mehrere Grafikkerne aufweist. In mindestens einer Ausführungsform weist jeder Grafikkern einen Satz von Grafikausführungsressourcen auf, was eine allgemeine und eine grafikspezifische Ausführungslogik zur Durchführung von Grafik- und Rechenoperationen sowie eine Texturverarbeitungslogik mit fester Funktion und/oder eine Beschleunigungslogik für maschinelles Lernen und künstliche Intelligenz einschließt.
In mindestens einer Ausführungsform weist die 3D-Pipeline 3712 eine feste Funktion und eine programmierbare Logik auf, um ein oder mehrere Shader-Programme wie Vertex-Shader, Geometrie-Shader, Pixel-Shader, Fragment-Shader, Rechen-Shader oder andere Shader-Programme zu verarbeiten, indem Befehle verarbeitet und Ausführungs-Threads an die Grafikkernanordnung 3714 gesendet werden. In mindestens einer Ausführungsform stellt die Grafikkernanordnung 3714 einen einheitlichen Block von Ausführungsressourcen für die Verarbeitung von Shader-Programmen bereit. In mindestens einer Ausführungsform weist die Mehrzweck-Ausführungslogik (z.B. Ausführungseinheiten) in den Grafikkernen 3715A-3715B der Grafikkernanordnung 3714 Unterstützung für verschiedene 3D-API-Shader-Sprachen auf und kann mehrere gleichzeitige Ausführungs-Threads ausführen, die mehreren Shadern zugeordnet sind.
In mindestens einer Ausführungsform weist die Grafikkernanordnung 3714 auch eine Ausführungslogik zur Durchführung von Medienfunktionen wie Video- und/oder Bildverarbeitung auf. In mindestens einer Ausführungsform weisen die Ausführungseinheiten zusätzlich eine Allzwecklogik auf, die so programmierbar ist, dass sie zusätzlich zu den Grafikverarbeitungsoperationen parallele Allzweckrechenoperationen durchführt.
In mindestens einer Ausführungsform können Ausgabedaten, die von Threads erzeugt werden, die auf der Grafikkernanordnung 3714 ausgeführt werden, an den Speicher in einem Unified Return Buffer (URB) 3718 ausgegeben werden. Der URB 3718 kann Daten für mehrere Threads speichern. In mindestens einer Ausführungsform kann der URB 3718 verwendet werden, um Daten zwischen verschiedenen Threads zu senden, die auf der Grafikkernanordnung 3714 ausgeführt werden. In mindestens einer Ausführungsform kann der URB 3718 zusätzlich zur Synchronisation zwischen Threads auf der Grafikkernanordnung 3714 und der festen Funktionslogik innerhalb der gemeinsam genutzten Funktionslogik 3720 verwendet werden.
In mindestens einer Ausführungsform ist die Grafikkernanordnung 3714 skalierbar, so dass die Grafikkernanordnung 3714 eine variable Anzahl von Grafikkernen aufweist, von denen jeder eine variable Anzahl von Ausführungseinheiten hat, die auf einem angestrebten Energie- und Leistungsniveau der GPE 3710 basieren. In mindestens einer Ausführungsform sind die Ausführungsressourcen dynamisch skalierbar, so dass die Ausführungsressourcen je nach Bedarf aktiviert oder deaktiviert werden können.
In mindestens einer Ausführungsform ist die Grafikkernanordnung 3714 mit der gemeinsamen Funktionslogik 3720 gekoppelt, die mehrere Ressourcen aufweist, die von den Grafikkernen im der Grafikkernanordnung 3714 gemeinsam genutzt werden. In mindestens einer Ausführungsform sind die gemeinsam genutzten Funktionen, die von der gemeinsam genutzten Funktionslogik 3720 ausgeführt werden, in Hardware-Logikeinheiten verkörpert, die der Grafikkernanordnung 3714 eine spezielle Zusatzfunktionalität bieten. In mindestens einer Ausführungsform weist die gemeinsam genutzte Funktionslogik 3720 unter anderem einen Sampler 3721, eine Mathematik 3722 und eine Inter-Thread-Kommunikations- (ITC-) 3723 Logik auf. In mindestens einer Ausführungsform sind ein oder mehrere Cache(s) 3725 in der gemeinsam genutzten Funktionslogik 3720 vorhanden oder mit ihr gekoppelt.
In mindestens einer Ausführungsform wird eine gemeinsam genutzte Funktion verwendet, wenn die Nachfrage nach einer speziellen Funktion nicht ausreicht, um sie in die Grafikkernanordnung 3714 aufzunehmen. In mindestens einer Ausführungsform wird eine einzelne Instanziierung einer spezialisierten Funktion in der gemeinsam genutzten Funktionslogik 3720 verwendet und von anderen Ausführungsressourcen innerhalb der Grafikkernanordnung 3714 gemeinsam genutzt. In mindestens einer Ausführungsform können bestimmte gemeinsam genutzte Funktionen innerhalb der gemeinsam genutzten Funktionslogik 3720, die vom der Grafikkernanordnung 3714 intensiv genutzt werden, in der gemeinsam genutzten Funktionslogik 3716 innerhalb der Grafikkernanordnung 3714 vorhanden sein. In mindestens einer Ausführungsform kann die gemeinsam genutzte Funktionslogik 3716 innerhalb der Grafikkernanordnung 3714 einige oder alle Logiken der gemeinsam genutzten Funktionslogik 3720 aufweisen. In mindestens einer Ausführungsform können alle Logikelemente innerhalb der gemeinsam genutzten Funktionslogik 3720 innerhalb der gemeinsam genutzten Funktionslogik 3716 der Grafikkernanordnung 3714 dupliziert sein. In mindestens einer Ausführungsform ist die gemeinsam genutzte Funktionslogik 3720 zugunsten der gemeinsam genutzten Funktionslogik 3716 innerhalb der Grafikkernanordnung 3714 ausgeschlossen.
In mindestens einer Ausführungsform werden ein oder mehrere der in 37 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 37 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 37 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
38 ist ein Blockdiagramm der Hardware-Logik eines Grafikprozessorkerns 3800, wie es hier in mindestens einer Ausführungsform beschrieben ist. In mindestens einer Ausführungsform ist der Grafikprozessorkern 3800 in einer Grafikkernanordnung vorhanden. In mindestens einer Ausführungsform kann der Grafikprozessorkern 3800, der manchmal auch als Kern-Slice bezeichnet wird, ein oder mehrere Grafikkerne innerhalb eines modularen Grafikprozessors sein. In mindestens einer Ausführungsform ist der Grafikprozessorkern 3800 ein Beispiel für einen Grafikkern-Slice, und ein Grafikprozessor, wie er hier beschrieben ist, kann mehrere Grafikkern-Slices aufweisen, die auf den angestrebten Energie- und Leistungshüllkurven basieren. In mindestens einer Ausführungsform kann jeder Grafikkern 3800 einen festen Funktionsblock 3830 aufweisen, der mit mehreren Unterkernen 3801A-3801 F gekoppelt ist, die auch als Unter- bzw. Sub-Slices bezeichnet werden und modulare Blöcke mit Allzweck- und fester Funktionslogik aufweisen.
In mindestens einer Ausführungsform weist der Festfunktionsblock 3830 eine Geometrie-/Festfunktionspipeline 3836 auf, die von allen Unterkernen im Grafikprozessor 3800 gemeinsam genutzt werden kann, z.B. bei Grafikprozessorimplementierungen mit geringerer Leistung und/oder geringerem Energieverbrauch. In mindestens einer Ausführungsform weist die Geometrie/Festfunktionspipeline 3836 eine 3D-Festfunktionspipeline, eine Video-Front-End-Einheit, einen Thread-Spawner und Thread-Dispatcher sowie einen Unified-Return-Puffer-Manager auf, der Unified-Return-Puffer verwaltet.
In mindestens einer Ausführungsform weist der feste Funktionsblock 2730 auch eine Grafik-SoC-Schnittstelle 3837, einen Grafik-Mikrocontroller 3838 und eine Medienpipeline 3839 auf. Die Grafik-SoC-Schnittstelle 3837 stellt eine Schnittstelle zwischen dem Grafikkern 3800 und anderen Prozessorkernen innerhalb einer integrierten System-on-Chip-Schaltung bereit. In mindestens einer Ausführungsform ist der Grafik-Mikrocontroller 3838 ein programmierbarer Unterprozessor, der so ausgestaltet werden kann, dass er verschiedene Funktionen des Grafikprozessors 3800 verwaltet, einschließlich Thread-Versand, Zeitplanung und Preemption. In mindestens einer Ausführungsform weist die Medienpipeline 3839 eine Logik zur Erleichterung der Decodierung, Codierung, Vorverarbeitung und/oder Nachverarbeitung von Multimediadaten, einschließlich Bild- und Videodaten, auf. In mindestens einer Ausführungsform implementiert die Medienpipeline 3839 Medienoperationen über Anforderungen an die Berechnungs- oder Abtastlogik innerhalb der Unterkerne 3801-3801 F.
In mindestens einer Ausführungsform ermöglicht die SoC-Schnittstelle 3837 dem Grafikkern 3800 die Kommunikation mit Mehrzweck-Anwendungsprozessorkernen (z.B. CPUs) und/oder anderen Komponenten innerhalb eines SoC, einschließlich Speicherhierarchieelementen wie einem gemeinsam genutzten Cache-Speicher der letzten Ebene, einem System-RAM und/oder einem eingebettetem On-Chip- oder On-Package-DRAM. In mindestens einer Ausführungsform kann die SoC-Schnittstelle 3837 auch die Kommunikation mit Einrichtungen mit fester Funktion innerhalb eines SoCs ermöglichen, wie z.B. Kamera-Bildgebungspipelines, und sie ermöglicht die Nutzung und/oder Implementierung globaler Speicher-Atome, die von Grafikkern 3800 und CPUs innerhalb eines SoCs gemeinsam genutzt werden können. In mindestens einer Ausführungsform kann die SoC-Schnittstelle 3837 auch Energieverwaltungssteuerungen für den Grafikkern 3800 implementieren und eine Schnittstelle zwischen einer Taktdomäne des Grafikkerns 3800 und anderen Taktdomänen innerhalb eines SoCs ermöglichen. In mindestens einer Ausführungsform ermöglicht die SoC-Schnittstelle 3837 den Empfang von Befehlspuffern von einem Befehlsstreamer und einem globalen Thread-Dispatcher, die so ausgestaltet sind, dass sie Befehle und Anweisungen für jeden von einem oder mehreren Grafikkernen innerhalb eines Grafikprozessors bereitstellen. In mindestens einer Ausführungsform können Befehle und Anweisungen an die Medienpipeline 3839 gesendet werden, wenn Medienoperationen durchzuführen sind, oder an eine Geometrie- und Festfunktionspipeline (z.B. Geometrie- und Festfunktionspipeline 3836, Geometrie- und Festfunktionspipeline 3814) gesendet werden, wenn Grafikverarbeitungsoperationen durchzuführen sind.
In mindestens einer Ausführungsform kann der Grafik-Mikrocontroller 3838 so ausgestaltet sein, dass er verschiedene Planungs- und Verwaltungsaufgaben für den Grafikkern 3800 ausführt. In mindestens einer Ausführungsform kann der Grafik-Mikrocontroller 3838 die Planung von Grafik- und/oder Rechenaufgaben auf verschiedenen parallelen Grafik-Maschinen innerhalb von Anordnungen 3802A-3802F, 3804A-3804F von Ausführungseinheiten (EU) innerhalb der Unterkerne 3801A-3801 F durchführen. In mindestens einer Ausführungsform kann eine Host-Software, die auf einem CPU-Kern eines SoC ausgeführt wird, der den Grafikkern 3800 aufweist, Arbeitslasten an eine von mehreren Grafikprozessor-Doorbells übermitteln, die einen Planungsvorgang auf einer geeigneten Grafik-Maschine aufruft. In mindestens einer Ausführungsform weisen die Planungsoperationen die Bestimmung der als Nächstes durchzuführenden Arbeitslast, die Übermittlung einer Arbeitslast an einen Befehlsstreamer, das Vorziehen bestehender Arbeitslasten, die auf einer Maschine ausgeführt werden, die Überwachung des Fortschritts einer Arbeitslast und die Benachrichtigung der Host-Software nach Abschluss einer Arbeitslast auf. In mindestens einer Ausführungsform kann der Grafik-Mikrocontroller 3838 auch stromsparende Zustände oder Leerlaufzustände für den Grafikkern 3800 erleichtern, indem er dem Grafikkern 3800 die Möglichkeit bietet, Register innerhalb des Grafikkerns 3800 über stromsparende Zustandsübergänge unabhängig von einem Betriebssystem und/oder einer Grafiktreibersoftware auf einem System zu speichern und wiederherzustellen.
In mindestens einer Ausführungsform kann der Grafikkern 3800 mehr oder weniger als die dargestellten Unterkerne 3801A-3801 F aufweisen, bis zu N modulare Unterkerne. In mindestens einer Ausführungsform kann der Grafikkern 3800 für jeden Satz von N Unterkernen auch eine gemeinsam genutzte Funktionslogik 3810, einen gemeinsam genutzten und/oder Cache-Speicher 3812, eine Geometrie-/Festfunktionspipeline 3814 sowie eine zusätzliche Festfunktionslogik 3816 aufweisen, um verschiedene Grafik- und Rechenverarbeitungsoperationen zu beschleunigen. In mindestens einer Ausführungsform kann die gemeinsam genutzte Funktionslogik 3810 logische Einheiten aufweisen (z.B. Sampler, Mathematik und/oder Inter-Thread-Kommunikationslogik), die von jedem der N Unterkerne innerhalb des Grafikkerns 3800 gemeinsam genutzt werden können. Gemeinsamer und/oder Cache-Speicher 3812 kann ein Cache der letzten Ebene für N Unterkerne 3801A-3801 F innerhalb des Grafikkerns 3800 sein und kann auch als gemeinsamer Speicher dienen, auf den mehrere Unterkerne zugreifen können. In mindestens einer Ausführungsform kann die Geometrie-/Festfunktionspipeline 3814 anstelle der Geometrie-/Festfunktionspipeline 3836 innerhalb des Festfunktionsblocks 3830 vorhanden sein und kann gleiche oder ähnliche Logikeinheiten aufweisen.
In mindestens einer Ausführungsform weist der Grafikkern 3800 eine zusätzliche Festfunktionslogik 3816 auf, die verschiedene Festfunktions-Beschleunigungslogiken zur Verwendung durch den Grafikkern 3800 aufweisen kann. In mindestens einer Ausführungsform weist die zusätzliche Festfunktionslogik 3816 eine zusätzliche Geometrie-Pipeline zur Verwendung beim positionsgebundenen Shading auf. Bei dem positionsgebundenen Shading gibt es mindestens zwei Geometrie-Pipelines, nämlich eine vollständige Geometrie-Pipeline innerhalb der Geometrie/Festfunktions-Pipeline 3816, 3836, und eine Cull-Pipeline, die eine zusätzliche Geometrie-Pipeline ist und in der eine zusätzliche Festfunktionslogik 3816 enthalten sein kann. In mindestens einer Ausführungsform ist die Cull-Pipeline eine abgespeckte Version einer vollständigen Geometrie-Pipeline. In mindestens einer Ausführungsform können eine vollständige Pipeline und eine Cull-Pipeline verschiedene Instanzen einer Anwendung ausführen, wobei jede Instanz einen eigenen Kontext hat. In mindestens einer Ausführungsform kann das positionsgebundene Shading lange Cull-Läufe von verworfenen Dreiecken verbergen, so dass das Shading bei einigen Ausführungsformen früher abgeschlossen werden kann. Zum Beispiel kann in mindestens einer Ausführungsform die Cull-Pipeline-Logik innerhalb der zusätzlichen Festfunktionslogik 3816 Positions-Shader parallel zu einer Hauptanwendung ausführen und generiert im Allgemeinen kritische Ergebnisse schneller als eine vollständige Pipeline, da die Cull-Pipeline die Positionsattribute von Vertices abruft und schattiert, ohne eine Rasterung und ein Rendering von Pixeln in einen Frame-Puffer durchzuführen. In mindestens einer Ausführungsform kann die Cull-Pipeline die generierten kritischen Ergebnisse verwenden, um die Sichtbarkeitsinformationen für alle Dreiecke zu berechnen, ohne Rücksicht darauf, ob diese Dreiecke aussortiert sind. In mindestens einer Ausführungsform kann die vollständige Pipeline (die in diesem Fall als Wiederholungspipeline bezeichnet werden kann) Sichtbarkeitsinformationen verwenden, um aussortierte Dreiecke zu überspringen, um nur sichtbare Dreiecke zu schattieren, die schließlich an eine Rasterisierungsphase übergeben werden.
In mindestens einer Ausführungsform kann die zusätzliche Festfunktionslogik 3816 auch eine Logik zur Beschleunigung des maschinellen Lernens aufweisen, wie z.B. eine Logik zur Matrixmultiplikation mit fester Funktion, für Implementierungen, die Optimierungen für das Training oder Inferencing des maschinellen Lernens umfassen.
In mindestens einer Ausführungsform weist jeder Grafik-Unterkern 3801A-3801 F einen Satz von Ausführungsressourcen auf, die verwendet werden können, um Grafik-, Medien- und Rechenoperationen als Reaktion auf Anforderungen von Grafikpipeline-, Medienpipeline- oder Shader-Programmen durchzuführen. In mindestens einer Ausführungsform weisen die Grafik-Unterkerne 3801A-3801 F mehrere EU-Arrays 3802A-3802F, 3804A-3804F, eine Thread-Dispatch- und Inter-Thread-Kommunikationslogik (TD/IC) 3803A-3803F, einen 3D-Sampler (z.B. Textur) 3805A-3805F, einen Media-Sampler 3806A-3806F, einen Shader-Prozessor 3807A-3807F und einen gemeinsamen lokalen Speicher (SLM) 3808A-3808F auf. Die EU-Anordnungen 3802A-3802F, 3804A-3804F weisen jeweils mehrere Ausführungseinheiten auf, bei denen es sich um Allzweck-Grafikverarbeitungseinheiten handelt, die in der Lage sind, Gleitkomma- und Ganzzahl-/Festkomma-Logikoperationen bei einer Grafik-, Medien- oder Rechenoperation, einschließlich Grafik-, Medien- oder Rechenshader-Programmen, durchzuführen. In mindestens einer Ausführungsform führt die TD/IC-Logik 3803A-3803F lokale Thread-Dispatch- und Thread-Steuerungsoperationen für Ausführungseinheiten innerhalb eines Unterkerns durch und erleichtert die Kommunikation zwischen Threads, die auf Ausführungseinheiten eines Unterkerns ausgeführt werden. In mindestens einer Ausführungsform kann der 3D-Sampler 3805A-3805F Textur- oder andere 3D-Grafikdaten in den Speicher einlesen. In mindestens einer Ausführungsform kann der 3D-Sampler Texturdaten auf der Grundlage eines konfigurierten Abtaststatus und eines mit einer bestimmten Textur verbundenen Texturformats unterschiedlich lesen. In mindestens einer Ausführungsform kann der Mediensampler 3806A-3806F ähnliche Leseoperationen auf der Grundlage eines Typs und Formats durchführen, die mit den Mediendaten verbunden sind. In mindestens einer Ausführungsform kann jeder Grafik-Unterkern 3801A-3801 F abwechselnd einen vereinheitlichten 3D- und Medien-Sampler aufweisen. In mindestens einer Ausführungsform können Threads, die auf Ausführungseinheiten innerhalb jedes der Unterkerne 3801A-3801 F ausgeführt werden, den gemeinsamen lokalen Speicher 3808A-3808F innerhalb jedes Unterkerns nutzen, um Threads, die innerhalb einer Thread-Gruppe ausgeführt werden, die Ausführung unter Verwendung eines gemeinsamen Pools von On-Chip-Speicher zu ermöglichen.
In mindestens einer Ausführungsform werden ein oder mehrere der in 38 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 38 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 38 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
39A und 39B zeigen die Thread-Ausführungslogik 3900, die eine Anordnung von Verarbeitungselementen eines Grafikprozessorkerns gemäß mindestens einer Ausführungsform aufweist. 39A veranschaulicht mindestens eine Ausführungsform, in der die Thread-Ausführungslogik 3900 verwendet wird. 39B veranschaulicht beispielhafte interne Details einer Ausführungseinheit gemäß mindestens einer Ausführungsform.
Wie es in 39A dargestellt ist, weist die Thread-Ausführungslogik 3900 in mindestens einer Ausführungsform einen Shader-Prozessor 3902, einen Thread-Dispatcher 3904, einen Befehls-Cache 3906, eine skalierbare Ausführungseinheitenanordnung mit einer Vielzahl von Ausführungseinheiten 3908A-3908N, einen Sampler 3910, einen Daten-Cache 3912 und einen Datenanschluss 3914 auf. In mindestens einer Ausführungsform kann eine skalierbare Ausführungseinheitenanordnung dynamisch skaliert werden, indem eine oder mehrere Ausführungseinheiten (z.B. eine der Ausführungseinheiten 3908A, 3908B, 3908C, 3908D bis 3908N-1 und 3908N) auf der Grundlage der Rechenanforderungen einer Arbeitslast aktiviert oder deaktiviert werden. In mindestens einer Ausführungsform sind die skalierbaren Ausführungseinheiten über eine Verbindungsstruktur miteinander verbunden, die eine Verbindung zu jeder Ausführungseinheit herstellt. In mindestens einer Ausführungsform weist die Thread-Ausführungslogik 3900 eine oder mehrere Verbindungen zum Speicher auf, z.B. zum Systemspeicher oder zum Cache-Speicher, und zwar über einen oder mehrere der folgenden Elemente: Befehlscache 3906, Datenanschluss 3914, Sampler 3910 und Ausführungseinheiten 3908A-3908N. In mindestens einer Ausführungsform ist jede Ausführungseinheit (z.B. 3908A) eine eigenständige programmierbare Mehrzweck-Recheneinheit, die in der Lage ist, mehrere gleichzeitige Hardware-Threads auszuführen und dabei mehrere Datenelemente parallel für jeden Thread zu verarbeiten. In mindestens einer Ausführungsform ist die Anordnung der Ausführungseinheiten 3908A-3908N so skalierbar, dass sie eine beliebige Anzahl einzelner Ausführungseinheiten aufweist.
In mindestens einer Ausführungsform werden die Ausführungseinheiten 3908A-3908N hauptsächlich zur Ausführung von Shader-Programmen verwendet. In mindestens einer Ausführungsform kann der Shader-Prozessor 3902 verschiedene Shader-Programme verarbeiten und die mit den Shader-Programmen verbundenen Ausführungs-Threads über einen Thread-Dispatcher 3904 verteilen. In mindestens einer Ausführungsform weist der Thread-Dispatcher 3904 eine Logik auf, um Thread-Initiierungsanforderungen von Grafik- und Medienpipelines zu vermitteln und angeforderte Threads auf einer oder mehreren Ausführungseinheiten in den Ausführungseinheiten 3908A-3908N zu instanziieren. In mindestens einer Ausführungsform kann eine Geometrie-Pipeline beispielsweise Vertex-, Tessellierungs- oder Geometrie-Shader an die Thread-Ausführungslogik zur Verarbeitung bereitstellen. In mindestens einer Ausführungsform kann der Thread-Dispatcher 3904 auch Laufzeit-Thread-Erzeugungs-Anforderungen von ausführenden Shader-Programmen verarbeiten.
In mindestens einer Ausführungsform unterstützen die Ausführungseinheiten 3908A-3908N einen Befehlssatz, der eine native Unterstützung für viele Standard-3D-Grafik-Shader-Befehle aufweist, so dass Shader-Programme aus Grafikbibliotheken (z.B. Direct 3D und OpenGL) mit einer minimalen Übersetzung ausgeführt werden. In mindestens einer Ausführungsform unterstützen die Ausführungseinheiten die Vertex- und Geometrieverarbeitung (z.B. Vertex-Programme, Geometrieprogramme, Vertex-Shader), die Pixelverarbeitung (z.B. Pixel-Shader, Fragment-Shader) und die allgemeine Verarbeitung (z.B. Rechen- und Media-Shader). In mindestens einer Ausführungsform ist jede der Ausführungseinheiten 3908A-3908N, die eine oder mehrere arithmetische Logikeinheiten (ALUs) aufweisen, zur SIMD-Ausführung (Single Instruction Multiple Data) fähig, und der Multi-Thread-Betrieb ermöglicht trotz höherer Latenzzeiten bei Speicherzugriffen eine effiziente Ausführungsumgebung. In mindestens einer Ausführungsform verfügt jeder Hardware-Thread innerhalb jeder Ausführungseinheit über eine eigene Registerdatei mit hoher Bandbreite und einen zugehörigen unabhängigen Thread-Status. In mindestens einer Ausführungsform erfolgt die Ausführung mit mehreren Threads pro Takt auf Pipelines, die Ganzzahl-, Gleitkomma- und Doppelpräzisionsoperationen, SIMD-Verzweigungsfähigkeit, logische Operationen, transzendentale Operationen und andere verschiedene Operationen ausführen können. In mindestens einer Ausführungsform bewirkt die Abhängigkeitslogik in den Ausführungseinheiten 3908A-3908N, dass ein wartender Thread in den Ruhezustand versetzt wird, bis die angeforderten Daten zurückgegeben wurden, während er auf Daten aus dem Speicher oder einer der gemeinsam genutzten Funktionen wartet. In mindestens einer Ausführungsform können, während ein wartender Thread schläft, Hardware-Ressourcen für die Verarbeitung anderer Threads verwendet werden. Zum Beispiel kann in mindestens einer Ausführungsform eine Ausführungseinheit während einer Verzögerung, die mit einer Vertex-Shader-Operation verbunden ist, Operationen für einen Pixel-Shader, Fragment-Shader oder eine andere Art von Shader-Programm durchführen, das einen anderen Vertex-Shader aufweist.
In mindestens einer Ausführungsform arbeitet jede Ausführungseinheit in den Ausführungseinheiten 3908A-3908N mit Anordnungen von Datenelementen. In mindestens einer Ausführungsform ist eine Anzahl von Datenelementen die „Ausführungsgröße“ oder die Anzahl von Kanälen für eine Anweisung. In mindestens einer Ausführungsform ist ein Ausführungskanal eine logische Ausführungseinheit für den Zugriff auf Datenelemente, die Maskierung und die Flusssteuerung innerhalb von Anweisungen. In mindestens einer Ausführungsform kann die Anzahl der Kanäle unabhängig von der Anzahl der physikalischen Arithmetic Logic Units (ALUs) oder Floating Point Units (FPUs) für einen bestimmten Grafikprozessor sein. In mindestens einer Ausführungsform unterstützen die Ausführungseinheiten 3908A-3908N Ganzzahl- und Gleitkomma-Datentypen.
In mindestens einer Ausführungsform weist der Befehlssatz einer Ausführungseinheit SIMD-Befehle auf. In mindestens einer Ausführungsform können verschiedene Datenelemente als gepackter Datentyp in einem Register gespeichert werden, und die Ausführungseinheit verarbeitet verschiedene Elemente basierend auf der Datengröße der Elemente. Zum Beispiel werden in mindestens einer Ausführungsform bei der Bearbeitung eines 256 Bit breiten Vektors 256 Bits eines Vektors in einem Register gespeichert, und eine Ausführungseinheit bearbeitet einen Vektor als vier separate gepackte 64-Bit-Datenelemente (Datenelemente der Größe Quad-Word (QW)), als acht separate gepackte 32-Bit-Datenelemente (Datenelemente der Größe Double Word (DW)), als sechzehn separate gepackte 16-Bit-Datenelemente (Datenelemente der Größe Word (W)) oder als zweiunddreißig separate 8-Bit-Datenelemente (Datenelemente der Größe Byte (B)). In mindestens einer Ausführungsform sind jedoch auch andere Vektorbreiten und Registergrößen möglich.
In mindestens einer Ausführungsform können eine oder mehrere Ausführungseinheiten zu einer fusionierten Ausführungseinheit 3909A-3909N mit einer Thread-Steuerungslogik (3907A-3907N) kombiniert werden, die den fusionierten EUs gemeinsam ist. In mindestens einer Ausführungsform können mehrere EUs zu einer EU-Gruppe verschmolzen werden. In mindestens einer Ausführungsform kann jede EU in einer fusionierten EU-Gruppe so ausgestaltet sein, dass sie einen separaten SIMD-Hardware-Thread ausführt. Die Anzahl der EUs in einer fusionierten EU-Gruppe kann je nach Ausführungsform variieren. In mindestens einer Ausführungsform können verschiedene SIMD-Breiten pro EU ausgeführt werden, die unter anderem SIMD8, SIMD16 und SIMD32 beinhalten. In mindestens einer Ausführungsform weist jede fusionierte Grafikausführungseinheit 3909A-3909N mindestens zwei Ausführungseinheiten auf. In mindestens einer Ausführungsform weist die fusionierte Ausführungseinheit 3909A beispielsweise eine erste EU 3908A, eine zweite EU 3908B und eine Thread-Steuerlogik 3907A auf, die der ersten EU 3908A und der zweiten EU 3908B gemeinsam ist. In mindestens einer Ausführungsform steuert die Thread-Steuerlogik 3907A Threads, die auf der fusionierten Grafikausführungseinheit 3909A ausgeführt werden, so dass jede EU innerhalb der fusionierten Ausführungseinheiten 3909A-3909N unter Verwendung eines gemeinsamen Befehlszeigerregisters ausgeführt werden kann.
In mindestens einer Ausführungsform weist die Thread-Ausführungslogik 3900 einen oder mehrere interne Befehls-Caches (z.B. 3906) auf, um Thread-Befehle für Ausführungseinheiten zu cachen. In mindestens einer Ausführungsform sind ein oder mehrere Daten-Caches (z.B. 3912) vorhanden, um Thread-Daten während der Thread-Ausführung zu cachen. In mindestens einer Ausführungsform ist ein Sampler 3910 vorhanden, um Textur-Sampling für 3D-Operationen und Medien-Sampling für Medien-Operationen bereitzustellen. In mindestens einer Ausführungsform weist der Sampler 3910 eine spezielle Textur- oder Mediensampling-Funktionalität auf, um Textur- oder Mediendaten während des Sampling-Prozesses zu verarbeiten, bevor er die gesampelten Daten an eine Ausführungseinheit weitergibt.
In mindestens einer Ausführungsform senden Grafik- und Medienpipelines während der Ausführung Thread-Initiierungsanforderungen an die Thread-Ausführungslogik 3900 über die Thread-Erzeugungs- und Versandlogik. In mindestens einer Ausführungsform wird, sobald eine Gruppe geometrischer Objekte verarbeitet und in Pixeldaten gerastert wurde, die Pixelprozessorlogik (z.B. Pixel-Shader-Logik, Fragment-Shader-Logik usw.) innerhalb des Shader-Prozessors 3902 aufgerufen, um darüber hinaus Ausgabeinformationen zu berechnen und zu veranlassen, dass die Ergebnisse in Ausgabeflächen (z.B. Farbpuffer, Tiefenpuffer, Schablonenpuffer usw.) geschrieben werden. In mindestens einer Ausführungsform berechnet ein Pixel-Shader oder Fragment-Shader die Werte verschiedener Vertex-Attribute, die über ein gerastertes Objekt zu interpolieren sind. In mindestens einer Ausführungsform führt die Pixelprozessorlogik innerhalb des Shader-Prozessors 3902 dann ein über eine Anwendungsprogrammierschnittstelle (API) bereitgestelltes Pixel- oder Fragment-Shader-Programm aus. In mindestens einer Ausführungsform leitet der Shader-Prozessor 3902 zur Ausführung eines Shader-Programms Threads über den Thread-Dispatcher 3904 an eine Ausführungseinheit (z.B. 3908A) weiter. In mindestens einer Ausführungsform verwendet der Shader-Prozessor 3902 die Texturabtastlogik im Abtaster 3910, um auf Texturdaten in den im Speicher abgelegten Texturkarten zuzugreifen. In mindestens einer Ausführungsform werden durch arithmetische Operationen an Texturdaten und Eingabegeometriedaten Pixelfarbdaten für jedes geometrische Fragment berechnet oder ein oder mehrere Pixel von der weiteren Verarbeitung ausgeschlossen.
In mindestens einer Ausführungsform stellt der Datenanschluss 3914 einen Speicherzugriffsmechanismus für die Thread-Ausführungslogik 3900 bereit, um verarbeitete Daten zur weiteren Verarbeitung auf einer Grafikprozessor-Ausgabepipeline in den Speicher auszugeben. In mindestens einer Ausführungsform weist der Datenanschluss 3914 einen oder mehrere Cache-Speicher (z.B. den Daten-Cache 3912) auf oder ist mit diesen gekoppelt, um Daten für den Speicherzugriff über einen Datenanschluss zwischenzuspeichern.
Wie in 39B dargestellt ist, kann eine Grafikausführungseinheit 3908 in mindestens einer Ausführungsform eine Befehlsabrufeinheit 3937, eine allgemeine Registerdateianordnung (GRF) 3924, eine architektonische Registerdateianordnung (ARF) 3926, einen Thread-Zuteiler 3922, eine Sendeeinheit 3930, eine Verzweigungseinheit 3932, einen Satz SIMD-Gleitkommaeinheiten (FPUs) 3934 und in mindestens einer Ausführungsform einen Satz dedizierter ganzzahliger SIMD-ALUs 3935 aufweisen. In mindestens einer Ausführungsform weisen die GRF 3924 und die ARF 3926 einen Satz allgemeiner Registerdateien und Architekturregisterdateien auf, die jedem gleichzeitigen Hardware-Thread zugeordnet sind, der in der Grafikausführungseinheit 3908 aktiv sein kann. In mindestens einer Ausführungsform wird der architektonische Zustand pro Thread in der ARF 3926 verwaltet, während die während der Thread-Ausführung verwendeten Daten in der GRF 3924 gespeichert werden. In mindestens einer Ausführungsform kann der Ausführungszustand jedes Threads, der Befehlszeiger für jeden Thread aufweist, in Thread-spezifischen Registern in der ARF 3926 gehalten werden.
In mindestens einer Ausführungsform hat die Grafikausführungseinheit 3908 eine Architektur, die eine Kombination aus simultanem Multi-Threading (SMT) und feinkörnigem Interleaved Multi-Threading (IMT) ist. In mindestens einer Ausführungsform weist die Architektur eine modulare Konfiguration auf, die zur Entwurfszeit auf der Grundlage einer angestrebten Anzahl gleichzeitiger Threads und der Anzahl von Registern pro Ausführungseinheit fein abgestimmt werden kann, wobei die Ressourcen der Ausführungseinheit auf die Logik aufgeteilt werden, die zur Ausführung mehrerer gleichzeitiger Threads verwendet wird.
In mindestens einer Ausführungsform kann die Grafikausführungseinheit 3908 mehrere Befehle gemeinsam ausgeben, die jeweils unterschiedliche Befehle sein können. In mindestens einer Ausführungsform kann der Thread-Zuteiler 3922 des Threads der Grafikausführungseinheit 3908 Anweisungen an eine der Sendeeinheiten 3930, Verzweigungseinheiten 3942 oder SIMD-FPU(s) 3934 zur Ausführung bereitstellen. In mindestens einer Ausführungsform kann jeder Thread auf 128 Allzweckregister innerhalb der GRF 3924 zugreifen, wobei jedes Register 32 Byte speichern kann, die als SIMD-8-Element-Vektor von 32-Bit-Datenelementen zugänglich sind. In mindestens einer Ausführungsform hat jeder Thread der Ausführungseinheit Zugriff auf 4 KByte innerhalb der GRF 3924, obwohl die Ausführungsformen nicht so beschränkt sind und bei anderen Ausführungen mehr oder weniger Registerressourcen bereitgestellt werden können. In mindestens einer Ausführungsform können bis zu sieben Threads gleichzeitig ausgeführt werden, obwohl die Anzahl der Threads pro Ausführungseinheit je nach Ausführungsform auch variieren kann. In mindestens einer Ausführungsform, bei der sieben Threads auf 4 KByte zugreifen können, kann die GRF 3924 insgesamt 28 KByte speichern. In mindestens einer Ausführungsform können flexible Adressierungsmodi ermöglichen, dass Register gemeinsam adressiert werden, um effektiv breitere Register zu bilden oder um strided rechteckige Blockdatenstrukturen darzustellen.
In mindestens einer Ausführungsform werden Speicheroperationen, Abtastoperationen und andere Systemkommunikationen mit längerer Latenzzeit über „Sende“-Befehle abgewickelt, die von einer Nachrichten-Durchlass-Sendeeinheit 3930 ausgeführt werden. In mindestens einer Ausführungsform werden Verzweigungsbefehle an eine dedizierte Verzweigungseinheit 3932 weitergeleitet, um Divergenz und eventuelle Konvergenz bezüglich SIMD zu ermöglichen.
In mindestens einer Ausführungsform weist die Grafikausführungseinheit 3908 eine oder mehrere SIMD-Gleitkommaeinheiten (FPU(s)) 3934 auf, um Gleitkommaoperationen durchzuführen. In mindestens einer Ausführungsform unterstützen die FPU(s) 3934 auch Ganzzahlberechnungen. In mindestens einer Ausführungsform kann (können) die FPU(s) 3934 bis zu einer Anzahl M von 32-Bit-Gleitkomma- (oder Ganzzahl-) Operationen oder bis zu 2M 16-Bit-Ganzzahl- oder 16-Bit-GleitkommaOperationen bezüglich SIMD ausführen. In mindestens einer Ausführungsform bietet mindestens eine der FPU(s) erweiterte mathematische Fähigkeiten zur Unterstützung von transzendentalen mathematischen Funktionen mit hohem Durchsatz und 64-Bit-Gleitkommaoperationen mit doppelter Genauigkeit. In mindestens einer Ausführungsform ist auch ein Satz von 8-Bit-Integer-SIMD-ALUs 3935 vorhanden, die speziell für die Durchführung von Operationen im Zusammenhang mit Berechnungen zum maschinellen Lernen optimiert sein können.
In mindestens einer Ausführungsform können Anordnungen aus mehreren Instanzen der Grafikausführungseinheit 3908 in einer Grafik-Unterkern-Gruppierung (z.B. einem Unter-Slice) instanziiert sein. In mindestens einer Ausführungsform kann die Ausführungseinheit 3908 Anweisungen über eine Vielzahl von Ausführungskanälen ausführen. In mindestens einer Ausführungsform wird jeder Thread, der auf der Grafikausführungseinheit 3908 ausgeführt wird, auf einem anderen Kanal ausgeführt.
In mindestens einer Ausführungsform werden ein oder mehrere der in 39A-39B dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 39A-39B dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 39A-39B dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
40 veranschaulicht eine Parallelverarbeitungseinheit („PPU“) 4000 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist die PPU 4000 mit maschinenlesbarem Code ausgestaltet, der, wenn er von der PPU 4000 ausgeführt wird, die PPU 4000 veranlasst, einige oder alle der in dieser Offenbarung beschriebenen Prozesse und Techniken durchzuführen. In mindestens einer Ausführungsform ist die PPU 4000 ein Multi-Thread-Prozessor, der auf einer oder mehreren integrierten Einrichtungen implementiert ist und der Multithreading als eine Technik zum Verbergen von Latenzzeiten verwendet, die dazu dient, computerlesbare Befehle (auch als maschinenlesbare Befehle oder einfach Befehle bezeichnet) auf mehreren Threads parallel zu verarbeiten. In mindestens einer Ausführungsform bezieht sich ein Thread auf einen Ausführungsstrang und ist eine Instanziierung eines Satzes von Anweisungen, die zur Ausführung durch die PPU 4000 konfiguriert sind. In mindestens einer Ausführungsform ist die PPU 4000 eine Grafikverarbeitungseinheit („GPU“), die so konfiguriert ist, dass sie eine Grafik-Rendering-Pipeline zur Verarbeitung dreidimensionaler („3D“) Grafikdaten implementiert, um zweidimensionale („2D“) Bilddaten für die Anzeige auf einer Einrichtung wie einer Flüssigkristallanzeige („LCD“) zu erzeugen. In mindestens einer Ausführungsform wird die PPU 4000 verwendet, um Berechnungen wie lineare Algebra-Operationen und Operationen des maschinellen Lernens durchzuführen. 40 veranschaulicht ein Beispiel für einen Parallelprozessor, der nur zur Veranschaulichung dient und als nicht begrenzendes Beispiel für Prozessorarchitekturen zu verstehen ist, die im Rahmen dieser Offenbarung in Betracht gezogen werden, wobei jeder geeignete Prozessor zur Ergänzung und/oder zum Ersatz desselben verwendet werden kann.
In mindestens einer Ausführungsform sind eine oder mehrere PPUs 4000 so ausgestaltet, dass sie Anwendungen für High Performance Computing („HPC“), Rechenzentren und maschinelles Lernen beschleunigen. In mindestens einer Ausführungsform ist die PPU 4000 so ausgestaltet, dass sie Deep-Learning-Systeme und -Anwendungen beschleunigt, die die folgenden nicht einschränkenden Beispiele einschließen: autonome Fahrzeugplattformen, Deep Learning, hochpräzise Sprach- , Bild- und Texterkennungssysteme, intelligente Videoanalyse, molekulare Simulationen, Arzneimittelentdeckung, Krankheitsdiagnose, Wettervorhersage, Big-Data-Analytik, Astronomie, Molekulardynamiksimulation, Finanzmodellierung, Robotik, Fabrikautomatisierung, Echtzeit-Sprachübersetzung, Online-Suchoptimierung und personalisierte Benutzerempfehlungen und mehr.
In mindestens einer Ausführungsform weist die PPU 4000 ohne Einschränkung eine Input/Output (I/O-)-Einheit 4006, eine Front-End-Einheit 4010, eine Scheduler-Einheit 4012, eine Arbeitsverteilungseinheit 4014, einen Hub 4016, eine Quer- bzw. Kreuzschiene („Xbar“) 4020, einen oder mehrere allgemeine Verarbeitungscluster („GPCs“) 4018 und eine oder mehrere Partitionseinheiten („Speicherpartitionseinheiten“) 4022 auf. In mindestens einer Ausführungsform ist die PPU 4000 mit einem Host-Prozessor oder anderen PPUs 4000 über eine oder mehrere Hochgeschwindigkeits-GPU-Verbindungen („GPU-Interconnects“) 4008 verbunden. In mindestens einer Ausführungsform ist die PPU 4000 mit einem Host-Prozessor oder anderen peripheren Einrichtungen über eine Zwischenverbindung 4002 verbunden. In mindestens einer Ausführungsform ist die PPU 4000 mit einem lokalen Speicher verbunden, der eine oder mehrere Speichereinrichtungen („Speicher“) 4004 umfasst. In mindestens einer Ausführungsform weisen die Speichereinrichtungen 4004 ohne Einschränkung eine oder mehrere dynamische Direktzugriffsspeicher („DRAM“)-Einrichtungen auf. In mindestens einer Ausführungsform sind eine oder mehrere DRAM-Vorrichtungen als Subsysteme mit Speicher mit hoher Bandbreite („HBM“) ausgestaltet und/oder konfigurierbar, wobei in jeder Einrichtung mehrere DRAM-Dies gestapelt sind.
In mindestens einer Ausführungsform kann sich die Hochgeschwindigkeits-GPU-Verbindung 4008 auf eine drahtbasierte Mehrspur-Kommunikationsverbindung beziehen, die von Systemen verwendet wird, die skalierbar sind und eine oder mehrere PPUs 4000 aufweisen, die mit einer oder mehreren Zentraleinheiten („CPUs“) kombiniert sind, und die Cache-Kohärenz zwischen PPUs 4000 und CPUs sowie CPU-Mastering unterstützt. In mindestens einer Ausführungsform werden Daten und/oder Befehle durch die Hochgeschwindigkeits-GPU-Verbindung 4008 über den Hub 4016 zu/von anderen Einheiten der PPU 4000 übertragen, wie z.B. einer oder mehreren Kopiermaschinen, Video-Encodern, Video-Decodern, Energieverwaltungseinheiten und anderen Komponenten, die in 40 möglicherweise nicht explizit dargestellt sind.
In mindestens einer Ausführungsform ist die I/O-Einheit 4006 so ausgestaltet, dass sie Kommunikationen (z.B. Befehle, Daten) von einem Host-Prozessor (in 40 nicht dargestellt) über den Systembus 4002 sendet und empfängt. In mindestens einer Ausführungsform kommuniziert die I/O-Einheit 4006 mit dem Host-Prozessor direkt über den Systembus 4002 oder über eine oder mehrere zwischengeschaltete Einrichtungen wie z.B. eine Speicherbrücke. In mindestens einer Ausführungsform kann die I/O-Einheit 4006 mit einem oder mehreren anderen Prozessoren, z.B. einer oder mehreren PPUs 4000, über den Systembus 4002 kommunizieren. In mindestens einer Ausführungsform implementiert die I/O-Einheit 4006 eine Peripheral Component Interconnect Express („PCIe“) Schnittstelle für die Kommunikation über einen PCIe-Bus. In mindestens einer Ausführungsform implementiert die I/O-Einheit 4006 Schnittstellen für die Kommunikation mit externen Einrichtungen.
In mindestens einer Ausführungsform decodiert die I/O-Einheit 4006 über den Systembus 4002 empfangene Pakete. In mindestens einer Ausführungsform stellen mindestens einige Pakete Befehle dar, die so ausgestaltet sind, dass sie die PPU 4000 veranlassen, verschiedene Operationen durchzuführen. In mindestens einer Ausführungsform überträgt die I/O-Einheit 4006 decodierte Befehle an verschiedene andere Einheiten der PPU 4000, wie es von den Befehlen angegeben ist. In mindestens einer Ausführungsform werden Befehle an die Front-End-Einheit 4010 und/oder an den Hub 4016 oder andere Einheiten der PPU 4000, wie eine oder mehrere Kopiermaschinen, einen Video-Encoder, einen Video-Decoder, eine Energieverwaltungseinheit usw., übertragen, (in 40 nicht explizit dargestellt). In mindestens einer Ausführungsform ist die I/O-Einheit 4006 so ausgestaltet, dass sie die Kommunikation zwischen und unter verschiedenen logischen Einheiten der PPU 4000 leitet.
In mindestens einer Ausführungsform codiert ein vom Host-Prozessor ausgeführtes Programm einen Befehlsstrom in einem Puffer, der der PPU 4000 Arbeitslasten zur Verarbeitung bereitstellt. In mindestens einer Ausführungsform umfasst eine Arbeitslast Befehle und Daten, die von diesen Befehlen zu verarbeiten sind. In mindestens einer Ausführungsform ist der Puffer ein Bereich in einem Speicher, auf den sowohl der Host-Prozessor als auch die PPU 4000 zugreifen können (z.B. Lese-/Schreibzugriff) - eine Host-Schnittstelleneinheit kann so ausgestaltet sein, dass sie auf den Puffer in einem mit dem Systembus 4002 verbundenen Systemspeicher über Speicheranforderungen zugreift, die von der I/O-Einheit 4006 über den Systembus 4002 übertragen werden. In mindestens einer Ausführungsform schreibt der Host-Prozessor einen Befehlsstrom in den Puffer und überträgt dann einen Zeiger auf den Beginn des Befehlsstroms an die PPU 4000, so dass die Front-End-Einheit 4010 Zeiger auf einen oder mehrere Befehlsströme empfängt und einen oder mehrere Befehlsströme verwaltet, Befehle aus den Befehlsströmen liest und Befehle an verschiedene Einheiten der PPU 4000 weiterleitet.
In mindestens einer Ausführungsform ist die Front-End-Einheit 4010 mit der Scheduler-Einheit 4012 gekoppelt, die verschiedene GPCs 4018 zur Verarbeitung von Tasks ausgestaltet, die durch einen oder mehrere Befehlsströme definiert sind. In mindestens einer Ausführungsform ist die Scheduler-Einheit 4012 so ausgestaltet, dass sie Zustandsinformationen in Bezug auf verschiedene, von der Scheduler-Einheit 4012 verwaltete Tasks verfolgt, wobei die Zustandsinformationen angeben können, welchem der GPCs 4018 eine Task zugewiesen ist, ob die Task aktiv oder inaktiv ist, welche Prioritätsstufe der Task zugeordnet ist und so weiter. In mindestens einer Ausführungsform verwaltet die Scheduler-Einheit 4012 die Ausführung einer Vielzahl von Tasks auf einem oder mehreren GPCs 4018.
In mindestens einer Ausführungsform ist die Scheduler-Einheit 4012 mit der Arbeitsverteilungseinheit 4014 gekoppelt, die so ausgestaltet ist, dass sie Tasks zur Ausführung auf den GPCs 4018 auswählt. In mindestens einer Ausführungsform verfolgt die Arbeitsverteilungseinheit 4014 eine Anzahl geplanter Tasks, die von der Planungseinheit 4012 empfangen wurden, und die Arbeitsverteilungseinheit 4014 verwaltet einen Pool ausstehender Tasks und einen Pool aktiver Tasks für jeden der GPCs 4018. In mindestens einer Ausführungsform umfasst der Pool ausstehender Tasks eine Anzahl von Slots (z.B. 32 Slots), die Tasks enthalten, die zur Verarbeitung durch einen bestimmten GPC 4018 zugewiesen sind; der Pool aktiver Tasks kann eine Anzahl von Slots (z.B. 4 Slots) für Tasks umfassen, die aktiv von den GPCs 4018 verarbeitet werden, so dass, wenn einer der GPCs 4018 die Ausführung einer Task abschließt, diese Task aus dem Pool aktiver Tasks für den GPC 4018 entfernt wird und eine der anderen Tasks aus dem Pool ausstehender Tasks ausgewählt und zur Ausführung auf dem GPC 4018 eingeplant wird. In mindestens einer Ausführungsform wird, wenn eine aktive Task auf dem GPC 4018 im Leerlauf ist, z.B. während des Wartens auf die Auflösung einer Datenabhängigkeit, die aktive Task aus dem GPC 4018 entfernt und in den Pool der anstehenden Tasks zurückgeführt werden, während eine andere Task im Pool der anstehenden Tasks ausgewählt und für die Ausführung auf dem GPC 4018 eingeplant wird.
In mindestens einer Ausführungsform kommuniziert die Arbeitsverteilungseinheit 4014 mit einem oder mehreren GPCs 4018 über die XBar 4020. In mindestens einer Ausführungsform ist die XBar 4020 ein Verbindungsnetzwerk, das viele Einheiten der PPU 4000 mit anderen Einheiten der PPU 4000 verbindet und so ausgestaltet werden kann, dass es die Arbeitsverteilungseinheit 4014 mit einem bestimmten GPC 4018 verbindet. In mindestens einer Ausführungsform können auch eine oder mehrere andere Einheiten der PPU 4000 über den Hub 4016 mit der XBar 4020 verbunden sein.
In mindestens einer Ausführungsform werden die Tasks von der Scheduler-Einheit 4012 verwaltet und von der Arbeitsverteilungseinheit 4014 an einen der GPCs 4018 weitergeleitet. Der GPC 4018 ist ausgestaltet, um Tasks zu verarbeiten und Ergebnisse zu erzeugen. In mindestens einer Ausführungsform können die Ergebnisse von anderen Tasks innerhalb des GPC 4018 aufgenommen, über die XBar 4020 an einen anderen GPC 4018 weitergeleitet oder im Speicher 4004 abgelegt werden. In mindestens einer Ausführungsform können die Ergebnisse in den Speicher 4004 über Partitionseinheiten 4022 geschrieben werden, die eine Speicherschnittstelle zum Lesen und Schreiben von Daten in/aus dem Speicher 4004 implementieren. In mindestens einer Ausführungsform können die Ergebnisse über eine Hochgeschwindigkeits-GPU-Verbindung 4008 an eine andere PPU 4004 oder CPU übertragen werden. In mindestens einer Ausführungsform weist die PPU 4000 ohne Einschränkung eine Anzahl U von Partitionseinheiten 4022 auf, die der Anzahl der mit der PPU 4000 verbundenen separaten und unterschiedlichen Speichereinrichtungen 4004 entspricht. In mindestens einer Ausführungsform wird die Partitionseinheit 4022 hier in Verbindung mit 42 ausführlicher beschrieben.
In mindestens einer Ausführungsform führt ein Host-Prozessor einen Treiberkern aus, der eine Anwendungsprogrammierschnittstelle („API“) implementiert, die es einer oder mehreren auf dem Host-Prozessor ausgeführten Anwendungen ermöglicht, Operationen zur Ausführung auf der PPU 4000 zu planen. In mindestens einer Ausführungsform werden mehrere Rechenanwendungen gleichzeitig von der PPU 4000 ausgeführt, und die PPU 4000 bietet Isolierung, Dienstgüte („QoS“) und unabhängige Adressräume für mehrere Rechenanwendungen. In mindestens einer Ausführungsform generiert eine Anwendung Anweisungen (z.B. in Form von API-Aufrufen), die den Treiberkern veranlassen, eine oder mehrere Tasks zur Ausführung durch die PPU 4000 zu generieren, und der Treiberkern gibt Tasks an einen oder mehrere Streams aus, die von der PPU 4000 verarbeitet werden. In mindestens einer Ausführungsform umfasst jede Task eine oder mehrere Gruppen von zusammenhängenden Threads, die als Warp bezeichnet werden können. In mindestens einer Ausführungsform umfasst ein Warp eine Vielzahl zusammengehöriger Threads (z.B. 32 Threads), die parallel ausgeführt werden können. In mindestens einer Ausführungsform können sich kooperierende Threads auf eine Vielzahl von Threads beziehen, die Anweisungen zur Ausführung von Tasks aufweisen und Daten über einen gemeinsamen Speicher austauschen. In mindestens einer Ausführungsform werden Threads und kooperierende Threads gemäß mindestens einer Ausführungsform in Verbindung mit 42 ausführlicher beschrieben.
In mindestens einer Ausführungsform werden ein oder mehrere der in 40 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 40 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 40 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
41 veranschaulicht einen allgemeinen Verarbeitungscluster („GPC“) 4100 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform handelt es sich bei dem GPC 4100 um den GPC 4018 aus 40. In mindestens einer Ausführungsform weist jeder GPC 4100 ohne Einschränkung eine Anzahl von Hardware-Einheiten für die Verarbeitung von Tasks auf, und jeder GPC 4100 weist ohne Einschränkung einen Pipeline-Manager 4102, eine Pre-Raster-Operationseinheit („PROP“) 4104, eine Raster-Maschine 4108, ein Arbeitsverteilungskreuzschiene („WDX“) 4116, eine Speicherverwaltungseinheit („MMU“) 4118, einen oder mehrere Datenverarbeitungscluster („DPCs“) 4106 und jede geeignete Kombination von Teilen auf.
In mindestens einer Ausführungsform wird der Betrieb des GPC 4100 durch den Pipeline-Manager 4102 gesteuert. In mindestens einer Ausführungsform verwaltet der Pipeline-Manager 4102 die Konfiguration eines oder mehrerer DPCs 4106 für die Verarbeitung von Tasks, die dem GPC 4100 zugewiesen sind. In mindestens einer Ausführungsform konfiguriert der Pipeline-Manager 4102 mindestens einen von einem oder mehreren DPCs 4106, um mindestens einen Abschnitt einer Grafik-Rendering-Pipeline zu implementieren. In mindestens einer Ausführungsform ist der DPC 4106 so ausgestaltet, dass er ein Vertex-Shader-Programm auf einem programmierbaren Streaming-Multiprozessor („SM“) 4114 ausführt. In mindestens einer Ausführungsform ist der Pipeline-Manager 4102 so ausgestaltet, dass er die von einer Arbeitsverteilungseinheit empfangenen Pakete an geeignete logische Einheiten innerhalb des GPC 4100 weiterleitet, wobei einige Pakete an Hardwareeinheiten mit fester Funktion im PROP 4104 und/oder in der Rastermaschine 4108 weitergeleitet werden können, während andere Pakete an DPCs 4106 zur Verarbeitung durch eine Primitivmaschine 4112 oder SM 4114 weitergeleitet werden können. In mindestens einer Ausführungsform konfiguriert der Pipeline-Manager 4102 mindestens einen der DPCs 4106 zur Implementierung eines Modells eines neuronalen Netzwerks und/oder einer Rechenpipeline.
In mindestens einer Ausführungsform ist die PROP-Einheit 4104 so ausgestaltet, dass sie die von der Rastermaschine 4108 und den DPCs 4106 erzeugten Daten an eine Raster Operations („ROP“)-Einheit in der Partitionseinheit 4022 weiterleitet, die oben in Verbindung mit 40 ausführlicher beschrieben ist. In mindestens einer Ausführungsform ist die PROP-Einheit 4104 so ausgestaltet, dass sie Optimierungen für die Farbmischung durchführt, Pixeldaten organisiert, Adressübersetzungen vornimmt und vieles mehr. In mindestens einer Ausführungsform weist die Rastermaschine 4108 ohne Einschränkung eine Reihe von Hardware-Einheiten mit fester Funktion auf, die so konfiguriert sind, dass sie verschiedene Rasteroperationen durchführen, und die Rastermaschine 4108 weist ohne Einschränkung eine Setup-Maschine, eine Grobraster-Maschine, eine Culling-Maschine, eine Clipping-Maschine, eine Feinraster-Maschine, eine Tile-Coalescing-Maschine und eine beliebige geeignete Kombination davon auf. In mindestens einer Ausführungsform empfängt die Setup-Maschine transformierte Vertices und erzeugt Ebenengleichungen, die mit einer durch Vertices definierten geometrischen Primitive verbunden sind; die Ebenengleichungen werden an die Grobraster-Maschine übertragen, um Abdeckungsinformationen (z.B. eine x-, y-Abdeckungsmaske für eine Kachel) für die Primitive zu erzeugen; die Ausgabe der Grobraster-Maschine wird an die Culling-Maschine übertragen, wo Fragmente, die dem Primitive zugeordnet sind und einen z-Test nicht bestehen, aussortiert werden, und an eine Clipping-Maschine übertragen, wo Fragmente, die außerhalb eines Sichtkegelvolumens liegen, abgeschnitten werden. In mindestens einer Ausführungsform werden die Fragmente, die das Clipping und Culling überstehen, an eine Feinraster-Maschine weitergeleitet, um Attribute für Pixelfragmente auf der Grundlage der von der Setup-Maschine erstellten Ebenengleichungen zu erzeugen. In mindestens einer Ausführungsform umfasst die Ausgabe der Raster-Maschine 4108 Fragmente, die von einer beliebigen geeigneten Einheit, wie z.B. einem in DPC 4106 implementierten Fragment-Shader, verarbeitet werden.
In mindestens einer Ausführungsform weist jeder DPC 4106, der in der GPC 4100 enthalten ist, ohne Einschränkung eine M-Pipe-Steuerung („MPC“) 4110, eine Primitiv-Maschine 4112, einen oder mehrere SMs 4114 und eine beliebige geeignete Kombination davon auf. In mindestens einer Ausführungsform steuert die MPC 4110 den Betrieb der DPC 4106 und leitet die vom Pipeline-Manager 4102 empfangenen Pakete an die entsprechenden Einheiten im DPC 4106 weiter. In mindestens einer Ausführungsform werden Pakete, die einem Vertex zugeordnet sind, an die Primitiv-Maschine 4112 weitergeleitet, die so ausgestaltet ist, dass sie Vertex-Attribute, die dem Vertex zugeordnet sind, aus dem Speicher abruft; im Gegensatz dazu können Pakete, die einem Shader-Programm zugeordnet sind, an den SM 4114 übertragen werden.
In mindestens einer Ausführungsform umfasst der SM 4114 ohne Einschränkung einen programmierbaren Streaming-Prozessor, der so gestaltet ist, dass er Tasks verarbeitet, die durch eine Anzahl von Threads dargestellt werden. In mindestens einer Ausführungsform ist der SM 4114 multi-threaded und so ausgestaltet, dass er eine Vielzahl von Threads (z.B. 32 Threads) aus einer bestimmten Gruppe von Threads gleichzeitig ausführt und eine Single-Instruction, Multiple-Data („SIMD“)-Architektur implementiert, bei der jeder Thread in einer Gruppe von Threads (z.B. ein Warp) so ausgestaltet ist, dass er einen anderen Datensatz auf der Grundlage desselben Satzes von Anweisungen verarbeitet. In mindestens einer Ausführungsform führen alle Threads in einer Gruppe von Threads dieselben Befehle aus. In mindestens einer Ausführungsform implementiert der SM 4114 eine Single-Instruction, Multiple Thread („SIMT“)-Architektur, bei der jeder Thread in einer Gruppe von Threads so ausgestaltet ist, dass er einen anderen Datensatz auf der Grundlage desselben Befehlssatzes verarbeitet, wobei jedoch die einzelnen Threads in der Gruppe von Threads während der Ausführung divergieren dürfen. In mindestens einer Ausführungsform werden ein Programmzähler, ein Aufrufstack und ein Ausführungsstatus für jeden Warp gehalten, wodurch die Gleichzeitigkeit zwischen Warps und die serielle Ausführung innerhalb von Warps ermöglicht wird, wenn Threads innerhalb eines Warps divergieren. In einer anderen Ausführungsform werden ein Programmzähler, ein Aufrufstack und ein Ausführungsstatus für jeden einzelnen Thread gehalten, was eine gleiche Nebenläufigkeit zwischen allen Threads innerhalb und zwischen Warps ermöglicht. In mindestens einer Ausführungsform wird der Ausführungsstatus für jeden einzelnen Thread gehalten, und Threads, die dieselben Befehle ausführen, können zur Verbesserung der Effizienz zusammengeführt und parallel ausgeführt werden. Mindestens eine Ausführungsform des SM 4114 wird hier ausführlicher beschrieben.
In mindestens einer Ausführungsform stellt die MMU 4118 eine Schnittstelle zwischen dem GPC 4100 und der Speicherpartitionseinheit (z.B. der Partitionseinheit 4022 in 40) bereit, und die MMU 4118 sorgt für die Übersetzung virtueller Adressen in physikalische Adressen, den Speicherschutz und die Konkurrenzbereinigung von Speicheranforderungen. In mindestens einer Ausführungsform stellt die MMU 4118 einen oder mehrere Übersetzungs-Lookaside-Puffer („TLBs“) zur Durchführung der Übersetzung virtueller Adressen in physikalische Adressen im Speicher bereit.
In mindestens einer Ausführungsform werden ein oder mehrere der in 41 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 41 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 41 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
42 veranschaulicht eine Speicherpartitionseinheit 4200 einer Parallelverarbeitungseinheit („PPU“) in mindestens einer Ausführungsform. In mindestens einer Ausführungsform weist die Speicherpartitionierungseinheit 4200 ohne Einschränkung eine Raster Operations („ROP“)-Einheit 4202, einen Level Two („L2“)-Cache 4204, eine Speicherschnittstelle 4206 und jede geeignete Kombination davon auf. In mindestens einer Ausführungsform ist die Speicherschnittstelle 4206 mit dem Speicher gekoppelt. In mindestens einer Ausführungsform kann die Speicherschnittstelle 4206 32-, 64-, 128-, 1024-Bit-Datenbusse oder ähnliches für die Hochgeschwindigkeitsdatenübertragung implementieren. In mindestens einer Ausführungsform umfasst die PPU U Speicherschnittstellen 4206, eine Speicherschnittstelle 4206 pro Paar von Partitionseinheiten 4200, wobei jedes Paar von Partitionseinheiten 4200 mit einer entsprechenden Speichereinrichtung verbunden ist. In mindestens einer Ausführungsform kann die PPU beispielsweise mit bis zu Y Speichereinrichtungen verbunden sein, wie z.B. mit Speicherstacks mit hoher Bandbreite oder mit einem synchronen dynamischen wahlfreien Grafikspeicher mit doppelter Datenrate, Version 5 („GDDR5 SDRAM“).
In mindestens einer Ausführungsform implementiert die Speicherschnittstelle 4206 eine Speicherschnittstelle der zweiten Generation mit hoher Bandbreite („HBM2“), und Y ist gleich der Hälfte von U. In mindestens einer Ausführungsform befinden sich die HBM2-Speicherstacks auf demselben physikalischen Gehäuse wie die PPU, was im Vergleich zu herkömmlichen GDDR5-SDRAM-Systemen erhebliche Energie- und Flächeneinsparungen ermöglicht. In mindestens einer Ausführungsform weist jeder HBM2-Stack, ohne Einschränkung, vier Speicherchips auf und Y ist gleich 4, wobei jeder HBM2-Stack zwei 128-Bit-Kanäle pro Chip für insgesamt 8 Kanäle und eine Datenbusbreite von 1024 Bit aufweist. In mindestens einer Ausführungsform unterstützt der Speicher den Single-Error Correcting Double-Error Detecting („SECDED“) Error Correction Code („ECC“) zum Schutz der Daten. ECC bietet eine höhere Zuverlässigkeit für Datenverarbeitungsanwendungen, die empfindlich auf Datenverfälschung reagieren.
In mindestens einer Ausführungsform implementiert die PPU eine mehrstufige Speicherhierarchie. In mindestens einer Ausführungsform unterstützt die Speicherpartitionierungseinheit 4200 einen einheitlichen Speicher, um einen einzigen einheitlichen virtuellen Adressraum für die Zentraleinheit („CPU“) und den PPU-Speicher bereitzustellen, was die gemeinsame Nutzung von Daten zwischen virtuellen Speichersystemen ermöglicht. In mindestens einer Ausführungsform wird die Häufigkeit der Zugriffe einer PPU auf Speicher auf anderen Prozessoren verfolgt, um sicherzustellen, dass Speicherseiten in den physikalischen Speicher der PPU verschoben werden, die häufiger Zugriffe auf Seiten vornimmt. In mindestens einer Ausführungsform unterstützt die Hochgeschwindigkeits-GPU-Verbindung 4208 Adressübersetzungsdienste, die es der PPU ermöglichen, direkt auf die Seitentabellen der CPU zuzugreifen und der PPU vollen Zugriff auf den CPU-Speicher zu ermöglichen.
In mindestens einer Ausführungsform übertragen Kopiermodule Daten zwischen mehreren PPUs oder zwischen PPUs und CPUs. In mindestens einer Ausführungsform können Kopiermodule Seitenfehler für Adressen erzeugen, die nicht in Seitentabellen abgebildet sind, und die Speicherpartitionierungseinheit 4200 bearbeitet dann die Seitenfehler, indem sie die Adressen in die Seitentabelle abbildet, woraufhin das Kopiermodul die Übertragung durchführt. In mindestens einer Ausführungsform wird der Speicher für mehrere Kopiermaschinen-Operationen zwischen mehreren Prozessoren gepinnt (d. h. ist nicht auslagerbar), wodurch der verfügbare Speicher erheblich reduziert wird. In mindestens einer Ausführungsform können mit Hardware für Seitenfehler Adressen an Kopiermaschinen weitergegeben werden, ohne Rücksicht darauf, ob Speicherseiten resident sind, und der Kopiervorgang ist transparent.
Daten aus dem Speicher 4004 von 40 oder einem anderen Systemspeicher werden von der Speicherpartitionseinheit 4200 abgerufen und im L2-Cache 4204 gespeichert, der sich auf dem Chip befindet und in mindestens einer Ausführungsform von verschiedenen GPCs gemeinsam genutzt wird. Jede Speicherpartitionseinheit 4200 weist in mindestens einer Ausführungsform ohne Einschränkung mindestens einen Abschnitt des L2-Cache auf, der einer entsprechenden Einrichtung zugeordnet ist. In mindestens einer Ausführungsform sind Caches der unteren Ebene in verschiedenen Einheiten innerhalb von GPCs implementiert. In mindestens einer Ausführungsform kann jeder der SMs 4114 einen Cache der Ebene eins („L1“) implementieren, wobei der L1-Cache ein privater Speicher ist, der einem bestimmten SM 4114 zugeordnet ist, und Daten aus dem L2-Cache 4204 abgerufen und in jedem der L1-Caches zur Verarbeitung in Funktionseinheiten der SMs 4214 gespeichert werden. In mindestens einer Ausführungsform ist der L2-Cache 4204 mit der Speicherschnittstelle 4206 und der XBar 4020 verbunden.
Die ROP-Einheit 4202 führt in mindestens einer Ausführungsform Grafikrasteroperationen durch, die sich auf die Pixelfarbe beziehen, wie z.B. Farbkomprimierung, Pixelüberblendung und mehr. In mindestens einer Ausführungsform implementiert die ROP-Einheit 4202 eine Tiefenprüfung in Verbindung mit der Rastermaschine 4108, wobei sie eine Tiefe für eine Abtastposition, die mit einem Pixelfragment verbunden ist, von der Culling-Maschine der Rastermaschine 4108 erhält. In mindestens einer Ausführungsform wird die Tiefe gegen eine entsprechende Tiefe in einem Tiefenpuffer für einen mit dem Fragment verbundenen Probenort getestet. In mindestens einer Ausführungsform aktualisiert die ROP-Einheit 4202 den Tiefenpuffer und überträgt das Ergebnis des Tiefentests an die Rastermaschine 4108, wenn das Fragment den Tiefentest für den Probenort besteht. Es wird deutlich, dass die Anzahl der Partitionseinheiten 4200 von der Anzahl der GPCs abweichen kann, und daher kann jede ROP-Einheit 4202 in mindestens einer Ausführungsform mit jedem der GPCs gekoppelt sein. In mindestens einer Ausführungsform verfolgt die ROP-Einheit 4202 die von verschiedenen GPCs empfangenen Pakete und bestimmt, an welche ein von der ROP-Einheit 4202 erzeugtes Ergebnis über die XBar 4020 weitergeleitet wird.
In mindestens einer Ausführungsform werden ein oder mehrere der in 42 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 42 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 42 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
43 veranschaulicht einen Streaming-Multiprozessor („SM“) 4300 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist der SM 4300 der SM von 41. In mindestens einer Ausführungsform weist der SM 4300 ohne Einschränkung einen Befehls-Cache 4302, eine oder mehrere Scheduler-Einheiten 4304, eine Registerdatei 4308, einen oder mehrere Verarbeitungskerne („Cores“) 4310, eine oder mehrere Spezialfunktionseinheiten („SFUs“) 4312, eine oder mehrere Lade-/Speichereinheiten („LSUs“) 4314, ein Verbindungsnetzwerk 4316, einen gemeinsamen Speicher/L1-Cache 4318 und eine beliebige geeignete Kombination davon auf. In mindestens einer Ausführungsform verteilt eine Arbeitsverteilungseinheit Tasks zur Ausführung auf allgemeinen Verarbeitungsclustern („GPCs“) von Parallelverarbeitungseinheiten („PPUs“), und jede Task wird einem bestimmten Datenverarbeitungscluster („DPC“) innerhalb eines GPCs zugewiesen, und wenn die Task mit einem Shader-Programm verbunden ist, wird die Task einem der SMs 4300 zugewiesen. In mindestens einer Ausführungsform empfängt die Scheduler-Einheit 4304 Tasks von der Arbeitsverteilungseinheit und verwaltet die Befehlsplanung für einen oder mehrere Thread-Blöcke, die dem SM 4300 zugewiesen sind. In mindestens einer Ausführungsform plant die Scheduler-Einheit 4304 Thread-Blöcke für die Ausführung als Warps von parallelen Threads, wobei jedem Thread-Block mindestens ein Warp zugewiesen wird. In mindestens einer Ausführungsform führt jeder Warp Threads aus. In mindestens einer Ausführungsform verwaltet die Scheduler-Einheit 4304 eine Vielzahl verschiedener Thread-Blöcke, indem sie den verschiedenen Thread-Blöcken Warps zuweist und dann während jedes Taktzyklus Anweisungen aus einer Vielzahl verschiedener kooperativer Gruppen an verschiedene Funktionseinheiten (z.B. Verarbeitungskerne 4310, SFUs 4312 und LSUs 4314) verteilt.
In mindestens einer Ausführungsform können sich kooperative Gruppen auf ein Programmiermodell zum Organisieren von Gruppen kommunizierender Threads beziehen, das es Entwicklern ermöglicht, die Granularität auszudrücken, mit der Threads kommunizieren, und umso reichhaltigere, effizientere parallele Dekompositionen zu ermöglichen. In mindestens einer Ausführungsform unterstützen kooperative Start-APIs die Synchronisierung zwischen Thread-Blöcken zur Ausführung paralleler Algorithmen. In mindestens einer Ausführungsform bieten Anwendungen herkömmlicher Programmiermodelle ein einziges, einfaches Konstrukt für die Synchronisierung kooperierender Threads: eine Barriere über alle Threads eines Thread-Blocks (z.B. die Funktion syncthreads( )). In mindestens einer Ausführungsform können Programmierer jedoch Gruppen von Threads mit einer kleineren Granularität als der des Thread-Blocks definieren und innerhalb der definierten Gruppen synchronisieren, um eine höhere Leistung, Designflexibilität und Software-Wiederverwendung in Form von gemeinsamen gruppenweiten Funktionsschnittstellen zu ermöglichen. In mindestens einer Ausführungsform ermöglichen kooperative Gruppen Programmierern, Gruppen von Threads explizit auf Subblock- (d. h. so klein wie ein einzelner Thread) und Multiblock-Granularität zu definieren und kollektive Operationen wie die Synchronisierung auf Threads in einer kooperativen Gruppe durchzuführen. In mindestens einer Ausführungsform unterstützt das Programmiermodell eine saubere Komposition über Softwaregrenzen hinweg, so dass Bibliotheken und Dienstprogramme innerhalb ihres lokalen Kontexts sicher synchronisieren können, ohne dass Annahmen über Konvergenz getroffen werden müssen. In mindestens einer Ausführungsform ermöglichen die Primitives für kooperative Gruppen neue Muster kooperativer Parallelität, die ohne Einschränkung Erzeuger-Verbraucherparallelität, opportunistische Parallelität und globale Synchronisierung über ein ganzes Raster von Thread-Blöcken einschließen.
In mindestens einer Ausführungsform ist eine Dispatcher-Einheit 4306 ausgestaltet, um Anweisungen an eine oder mehrere Funktionseinheiten zu übertragen, und die Scheduler-Einheit 4304 weist ohne Einschränkung zwei Dispatcher-Einheiten 4306 auf, die es ermöglichen, dass zwei verschiedene Anweisungen aus demselben Warp während jedes Taktzyklus versandt werden. In mindestens einer Ausführungsform weist jede Scheduler-Einheit 4304 eine einzelne Dispatcher-Einheit 4306 oder mehrere Dispatcher-Einheiten 4306 auf.
In mindestens einer Ausführungsform weist jeder SM 4300 ohne Einschränkung eine Registerdatei 4308 auf, die einen Satz von Registern für Funktionseinheiten des SM 4300 bereitstellt. In mindestens einer Ausführungsform ist die Registerdatei 4308 zwischen den einzelnen Funktionseinheiten aufgeteilt, so dass jeder Funktionseinheit ein eigener Abschnitt der Registerdatei 4308 zugewiesen ist. In mindestens einer Ausführungsform ist die Registerdatei 4308 zwischen verschiedenen Warps aufgeteilt, die von dem SM 4300 ausgeführt werden, und die Registerdatei 4308 stellt einen temporären Speicher für Operanden bereit, die mit Datenpfaden von Funktionseinheiten verbunden sind. In mindestens einer Ausführungsform umfasst jeder SM 4300 ohne Einschränkung eine Vielzahl von L-Verarbeitungskernen 4310. In mindestens einer Ausführungsform weist der SM 4300 ohne Einschränkung eine große Anzahl (z.B. 128 oder mehr) unterschiedlicher Verarbeitungskerne 4310 auf. In mindestens einer Ausführungsform weist jeder Verarbeitungskern 4310 in mindestens einer Ausführungsform ohne Einschränkung eine Vollpipeline-, Einzelpräzisions-, Doppelpräzisions- und/oder gemischte Präzisionsverarbeitungseinheit auf, die ohne Einschränkung eine arithmetische Gleitkomma-Logikeinheit und eine arithmetische Ganzzahl-Logikeinheit umfasst. In mindestens einer Ausführungsform implementieren die arithmetischen Gleitkomma-Logikeinheiten den Standard IEEE 754-2008 für Gleitkomma-Arithmetik. In mindestens einer Ausführungsform weisen die Verarbeitungskerne 4310 ohne Einschränkung 64 Gleitkomma-Kerne mit einfacher Genauigkeit (32 Bit), 64 Ganzzahl-Kerne, 32 Gleitkomma-Kerne mit doppelter Genauigkeit (64 Bit) und 8 Tensor-Kerne auf.
Tensorkerne sind gemäß mindestens einer Ausführungsform für die Durchführung von Matrixoperationen ausgestaltet. In mindestens einer Ausführungsform sind ein oder mehrere Tensorkerne in den Verarbeitungskernen 4310 vorhanden. In mindestens einer Ausführungsform sind Tensorkerne so ausgestaltet, dass sie Deep-Learning-Matrixarithmetik durchführen, wie z.B. Faltungsoperationen für das Training und Inferencing von neuronalen Netzen. In mindestens einer Ausführungsform arbeitet jeder Tensorkern mit einer 4x4-Matrix und führt eine Matrixmultiplikations- und Akkumulationsoperation D = AX B + C durch, wobei A, B, C und D 4x4-Matrizen sind.
In mindestens einer Ausführungsform sind die Matrixmultiplikationseingänge A und B 16-Bit-Gleitkommamatrizen und die Akkumulationsmatrizen C und D sind 16-Bit-Gleitkomma- oder 43-Bit-Gleitkommamatrizen. In mindestens einer Ausführungsform arbeiten die Tensorkerne mit 16-Bit-Gleitkomma-Eingangsdaten und 32-Bit-Gleitkomma-Akkumulation. In mindestens einer Ausführungsform werden für die 16-Bit-Gleitkommamultiplikation 64 Operationen verwendet, was zu einem Produkt mit voller Genauigkeit führt, das dann unter Verwendung einer 32-Bit-Gleitkomma-Addition mit anderen Zwischenprodukten zu einer 4x4x4-Matrixmultiplikation akkumuliert wird. In mindestens einer Ausführungsform werden Tensor-Kerne verwendet, um viel größere zweidimensionale oder höherdimensionale Matrixoperationen durchzuführen, die aus diesen kleineren Elementen aufgebaut sind. In mindestens einer Ausführungsform stellt eine API wie die CUDA 9 C++ API spezialisierte Operationen zum Laden, Multiplizieren und Akkumulieren von Matrizen sowie zum Speichern von Matrizen bereit, um Tensorkerne von einem CUDA C++-Programm aus effizient zu nutzen. In mindestens einer Ausführungsform auf CUDA-Ebene geht die Schnittstelle auf Warp-Ebene von Matrizen der Größe 16x16 aus, die sich über alle 32 Threads des Warp erstrecken.
In mindestens einer Ausführungsform umfasst jeder SM 4300 ohne Einschränkung M SFUs 4312, die spezielle Funktionen ausführen (z.B. Attributauswertung, reziproke Quadratwurzel und dergleichen). In mindestens einer Ausführungsform weisen die SFUs 4312 ohne Einschränkung eine Baum-Traversierungs-Einheit auf, die so ausgestaltet ist, dass sie eine hierarchische Baumdatenstruktur durchläuft. In mindestens einer Ausführungsform weisen die SFUs 4312 ohne Einschränkung eine Textureinheit auf, die so konfiguriert ist, dass sie Filteroperationen für die Texturabbildung durchführt. In mindestens einer Ausführungsform sind die Textureinheiten so ausgestaltet, dass sie Texturkarten (z.B. eine 2D-Anordnung von Texeln) aus dem Speicher laden und Texturkarten abtasten, um abgetastete Texturwerte zur Verwendung in von dem SM 4300 ausgeführten Shader-Programmen zu erzeugen. In mindestens einer Ausführungsform werden die Texturkarten im gemeinsamen Speicher/L1-Cache 4318 gespeichert. In mindestens einer Ausführungsform implementieren die Textureinheiten Texturoperationen wie Filteroperationen unter Verwendung von Mip-Maps (z.B. Texturkarten mit unterschiedlichen Detailstufen). In mindestens einer Ausführungsform weist jeder SM 4300, ohne Einschränkung, zwei Textureinheiten auf.
Jeder SM 4300 umfasst, ohne Einschränkung, N LSUs 4314, die in mindestens einer Ausführungsform Lade- und Speicheroperationen zwischen dem gemeinsamen Speicher/L1-Cache 4318 und der Registerdatei 4308 implementieren. Jeder SM 4300 weist ohne Einschränkung ein Verbindungsnetzwerk 4316 auf, das in mindestens einer Ausführungsform jede der Funktionseinheiten mit der Registerdatei 4308 und die LSU 4314 mit der Registerdatei 4308 und dem gemeinsamen Speicher/L1-Cache 4318 verbindet. In mindestens einer Ausführungsform ist das Verbindungsnetzwerk 4316 eine Kreuzschiene bzw. Crossbar, die so ausgestaltet sein kann, dass es jede der Funktionseinheiten mit jedem der Register in der Registerdatei 4308 verbindet und die LSUs 4314 mit der Registerdatei 4308 und den Speicherplätzen im gemeinsamen Speicher/L1-Cache 4318 verbindet.
In mindestens einer Ausführungsform ist der gemeinsam genutzte Speicher/L1-Cache 4318 eine Anordnung von On-Chip-Speicher, der in mindestens einer Ausführungsform die Datenspeicherung und die Kommunikation zwischen dem SM 4300 und der Primitiv-Maschine und zwischen Threads im SM 4300 ermöglicht. In mindestens einer Ausführungsform umfasst der gemeinsam genutzte Speicher/L1-Cache 4318 ohne Einschränkung eine Speicherkapazität von 128 KB und befindet sich im Pfad vom SM 4300 zur Partitionseinheit. In mindestens einer Ausführungsform wird der gemeinsame Speicher/L1-Cache 4318 zum Zwischenspeichern von Lese- und Schreiboperationen verwendet. In mindestens einer Ausführungsform sind einer oder mehrere von gemeinsamem Speicher/L1-Cache 4318, L2-Cache und Arbeitsspeicher Zusatzspeicher (Backing-Stores).
Die Kombination von Daten-Cache und gemeinsam genutzter Speicherfunktionalität in einem einzigen Speicherblock bietet in mindestens einer Ausführungsform eine verbesserte Leistung für beide Arten von Speicherzugriffen. In mindestens einer Ausführungsform wird die Kapazität von Programmen, die den gemeinsam genutzten Speicher nicht verwenden, als Cache genutzt oder kann von diesen genutzt werden, z.B. wenn der gemeinsam genutzte Speicher so ausgestaltet ist, dass er die Hälfte der Kapazität nutzt, können Textur- und Lade-/Speicheroperationen die verbleibende Kapazität nutzen. Durch die Integration in den gemeinsam genutzten Speicher/L1-Cache 4318 kann der gemeinsam genutzte Speicher/L1-Cache 4318 gemäß mindestens einer Ausführungsform als durchsatzstarke Leitung für Streaming-Daten fungieren und gleichzeitig Zugriff auf häufig wiederverwendete Daten mit hoher Bandbreite und geringer Latenz bieten. In mindestens einer Ausführungsform kann, wenn sie für allgemeine parallele Berechnungen ausgestaltet ist, eine einfachere Konfiguration im Vergleich zur Grafikverarbeitung verwendet werden. In mindestens einer Ausführungsform werden Grafikverarbeitungseinheiten mit festen Funktionen umgangen, wodurch ein wesentlich einfacheres Programmiermodell entsteht. In mindestens einer Ausführungsform weist die Arbeitsverteilungseinheit in der Konfiguration für allgemeine parallele Berechnungen Blöcke von Threads direkt den DPCs zu und verteilt sie. In mindestens einer Ausführungsform führen Threads in einem Block dasselbe Programm aus, wobei eine eindeutige Thread-ID in der Berechnung verwendet wird, um sicherzustellen, dass jeder Thread eindeutige Ergebnisse erzeugt, wobei der SM 4300 zur Ausführung des Programms und zur Durchführung von Berechnungen, der gemeinsame Speicher/L1-Cache 4318 zur Kommunikation zwischen Threads und die LSU 4314 zum Lesen und Schreiben des globalen Speichers über den gemeinsamen Speicher/L1-Cache 4318 und die Speicherpartitionseinheit verwendet werden. In mindestens einer Ausführungsform schreibt der SM 4300, wenn er für allgemeine parallele Berechnungen ausgestaltet ist, Befehle, die die Scheduler-Einheit 4304 verwenden kann, um neue Arbeiten auf DPCs zu starten.
In mindestens einer Ausführungsform ist die PPU in einem Desktop-Computer, einem Laptop-Computer, einem Tablet-Computer, Servern, Supercomputern, einem Smartphone (z.B. einer drahtlosen Handheld-Einrichtung), einem persönlichen digitalen Assistenten („PDA“), einer Digitalkamera, einem Fahrzeug, einer am Kopf montierten Anzeige, einer elektronischen in der Hand gehaltenen Einrichtung usw. vorhanden oder damit gekoppelt. In mindestens einer Ausführungsform ist die PPU auf einem einzigen Halbleitersubstrat untergebracht. In mindestens einer Ausführungsform ist die PPU in einem System-on-a-Chip („SoC“) zusammen mit einer oder mehreren anderen Einrichtungen wie zusätzlichen PPUs, Speicher, einer CPU mit reduziertem Befehlssatz („RISC“), einer Speicherverwaltungseinheit („MMU“), einem Digital-Analog-Wandler („DAC“) und dergleichen vorhanden.
In mindestens einer Ausführungsform kann die PPU auf einer Grafikkarte vorhanden sein, die eine oder mehrere Speichereinrichtungen aufweist. In mindestens einer Ausführungsform kann die Grafikkarte so ausgestaltet sein, dass sie mit einem PCIe-Steckplatz auf einem Motherboard eines Desktop-Computers verbunden werden kann. In mindestens einer Ausführungsform kann die PPU eine integrierte Grafikverarbeitungseinheit („iGPU“) sein, die im Chipsatz der Hauptplatine vorhanden ist.
In mindestens einer Ausführungsform werden ein oder mehrere der in 43 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 43 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 43 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
In mindestens einer Ausführungsform kann sich eine einzelne Halbleiterplattform auf eine einzige einheitliche halbleiterbasierte integrierte Schaltung oder einen Chip beziehen. In mindestens einer Ausführungsform können Multi-Chip-Module mit erhöhter Konnektivität verwendet werden, die einen On-Chip-Betrieb simulieren und wesentliche Verbesserungen gegenüber der Verwendung einer herkömmlichen Zentraleinheit („CPU“) und einer Bus-Implementierung bieten. In mindestens einer Ausführungsform können verschiedene Module auch separat oder in verschiedenen Kombinationen von Halbleiterplattformen je nach Wunsch des Benutzers angeordnet sein.
In mindestens einer Ausführungsform sind Computerprogramme in Form von maschinenlesbarem, ausführbarem Code oder Computersteuerungslogik-Algorithmen im Hauptspeicher 2304 und/oder im Sekundärspeicher gespeichert. Computerprogramme, wenn sie von einem oder mehreren Prozessoren ausgeführt werden, ermöglichen es dem System 2300, verschiedene Funktionen gemäß mindestens einer Ausführungsform auszuführen. In mindestens einer Ausführungsform sind Speicher 2304, Speicher und/oder jeder andere Speicher mögliche Beispiele für computerlesbare Medien. In mindestens einer Ausführungsform kann sich der Sekundärspeicher auf jede geeignete Einrichtung oder jedes System beziehen, wie z.B. ein Festplattenlaufwerk und/oder ein Wechselspeicherlaufwerk, das ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disk-Laufwerk, ein DVD-Laufwerk, eine Aufnahmeeinrichtung, einen USB-Flash-Speicher usw. darstellt. In mindestens einer Ausführungsform ist die Architektur und/oder Funktionalität verschiedener vorhergehender Figuren im Zusammenhang mit der CPU 2302, dem Parallelverarbeitungssystem 2312, einem integrierten Schaltkreis, der mindestens einen Abschnitt der Fähigkeiten sowohl der CPU 2302 als auch des Parallelverarbeitungssystems 2312 besitzt, einem Chipsatz (z.B. eine Gruppe integrierter Schaltkreise, die als Einheit zur Ausführung verwandter Funktionen usw. entworfen und verkauft wird) und jeder geeigneten Kombination integrierter Schaltkreise implementiert.
In mindestens einer Ausführungsform ist die Architektur und/oder Funktionalität verschiedener vorhergehender Figuren im Zusammenhang mit einem allgemeinen Computersystem, einem Leiterplattensystem, einem Spielkonsolensystem für Unterhaltungszwecke, einem anwendungsspezifischen System und mehr implementiert. In mindestens einer Ausführungsform kann das Computersystem 2300 die Form eines Desktop-Computers, eines Laptops, eines Tablet-Computers, eines Servers, eines Supercomputers, eines Smartphones (z.B. einer drahtlosen, in der Hand gehaltenen Einrichtung), eines persönlichen digitalen Assistenten („PDA“), einer Digitalkamera, eines Fahrzeugs, einer auf dem Kopf montierten Anzeige, einer in der Hand gehaltenen elektronischen Einrichtung, einer Mobiltelefoneinrichtung, eines Fernsehers, einer Workstation, von Spielkonsolen, eines eingebetteten Systems und/oder jeder anderen Art von Logik annehmen.
In mindestens einer Ausführungsform weist das Parallelverarbeitungssystem 2312 ohne Einschränkung eine Vielzahl von Parallelverarbeitungseinheiten („PPUs“) 2314 und zugehörige Speicher2316 auf. In mindestens einer Ausführungsform sind die PPUs 2314 mit einem Host-Prozessor oder anderen peripheren Einrichtungen über eine Zwischenverbindung 2318 und einen Switch 2320 oder Multiplexer verbunden. In mindestens einer Ausführungsform verteilt das Parallelverarbeitungssystem 2312 Rechenaufgaben auf PPUs 2314, die parallelisierbar sein können - beispielsweise als Teil der Verteilung von Rechenaufgaben auf mehrere Thread-Blöcke der Grafikverarbeitungseinheit („GPU“). In mindestens einer Ausführungsform wird der Speicher gemeinsam genutzt und ist für einige oder alle PPUs 2314 zugänglich (z.B. für Lese- und/oder Schreibzugriffe), obwohl ein solcher gemeinsam genutzter Speicher zu Leistungseinbußen im Vergleich zur Nutzung von lokalem Speicher und Registern führen kann, die in einer PPU 2314 resident sind. In mindestens einer Ausführungsform wird der Betrieb der PPUs 2314 durch Verwendung eines Befehls wie _syncthreads() synchronisiert, wobei alle Threads in einem Block (z.B. über mehrere PPUs 2314 ausgeführt) einen bestimmten Punkt der Codeausführung erreichen müssen, bevor sie fortfahren.
NETZWERKE
44 veranschaulicht ein Netzwerk 4400 für die Kommunikation von Daten innerhalb eines drahtlosen 5G-Kommunikationsnetzwerks gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform umfasst das Netzwerk 4400 eine Basisstation 4406 mit einem Abdeckungsbereich 4404, eine Vielzahl von mobilen Einrichtungen 4408 und ein Backhaul-Netzwerk 4402. In mindestens einer Ausführungsform, wie dargestellt, baut die Basisstation 4406 Uplink- und/oder Downlink-Verbindungen mit mobilen Einrichtungen 4408 auf, die dazu dienen, Daten von mobilen Einrichtungen 4408 zur Basisstation 4406 und umgekehrt zu übertragen. In mindestens einer Ausführungsform können die über Uplink-/Downlink-Verbindungen übertragenen Daten sowohl Daten aufweisen, die zwischen mobilen Einrichtungen 4408 kommuniziert werden, als auch Daten, die über das Backhaul-Netzwerk 4402 zu/von einer Gegenstelle (nicht dargestellt) übertragen werden. In mindestens einer Ausführungsform bezieht sich der Begriff „Basisstation“ auf eine beliebige Komponente (oder eine Sammlung von Komponenten), die so ausgestaltet ist, dass sie einen drahtlosen Zugang zu einem Netzwerk bereitstellt, wie z.B. eine erweiterte Basisstation (eNB), eine Makrozelle, eine Femtozelle, ein Wi-Fi-Zugangspunkt (AP) oder andere drahtlose Einrichtungen. In mindestens einer Ausführungsform können die Basisstationen einen drahtlosen Zugang gemäß einem oder mehreren drahtlosen Kommunikationsprotokollen bereitstellen, z.B. Long Term Evolution (LTE), LTE Advanced (LTE-A), High Speed Packet Access (HSPA), Wi-Fi 802.11 a/b/g/n/ac, usw. In mindestens einer Ausführungsform bezieht sich der Begriff „mobile Einrichtung“ auf eine beliebige Komponente (oder eine Sammlung von Komponenten), die in der Lage ist, eine drahtlose Verbindung mit einer Basisstation herzustellen, wie z.B. ein Benutzergerät (UE), eine Mobilstation (STA) und andere drahtlos arbeitende Einrichtungen. Bei einigen Ausführungsformen kann das Netzwerk 4400 verschiedene andere drahtlose Einrichtungen umfassen, wie z.B. ein Relais, einen Low-Power-Knoten usw.
In mindestens einer Ausführungsform werden ein oder mehrere der in 44 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 44 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 44 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
45 veranschaulicht eine Netzwerkarchitektur 4500 für ein drahtloses 5G-Netzwerk gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform, wie dargestellt, weist die Netzwerkarchitektur 4500 ein Funkzugangsnetzwerk (RAN) 4504, einen Evolved Packet Core (EPC) 4502, der als Kernnetzwerk bezeichnet werden kann, und ein Heimatnetzwerk 4516 eines UE 4508 auf, das versucht, auf das RAN 4504 zuzugreifen. In mindestens einer Ausführungsform bilden das RAN 4504 und der EPC 4502 ein drahtloses Dienstnetzwerk. In mindestens einer Ausführungsform weist das RAN 4504 eine Basisstation 4506 auf, und der EPC 4502 weist eine Mobilitätsverwaltungseinheit (MME) 4512, ein Serving Gateway (SGW) 4510 und ein Packet Data Network (PDN) Gateway (PGW) 4514 auf. In mindestens einer Ausführungsform weist das Heimnetzwerk 4516 einen Anwendungsserver 4518 und einen Home Subscriber Server (HSS) 4520 auf. In mindestens einer Ausführungsform kann der HSS 4520 Teil des Heimnetzwerks 4516, des EPC 4502 und/oder von Variationen davon sein.
In mindestens einer Ausführungsform ist die MME 4512 ein Anschlusspunkt in einem Netzwerk für Verschlüsselung/Integritätsschutz für NAS-Signalisierung und handhabt die Verwaltung von Sicherheitsschlüsseln. In mindestens einer Ausführungsform sollte beachtet werden, dass der Begriff „MME“ in 4G-LTE-Netzen verwendet wird und dass 5G-LTE-Netze einen Security Anchor Node (SEAN) oder eine Security Access Function (SEAF) aufweisen können, die ähnliche Funktionen ausführen. In mindestens einer Ausführungsform können die Begriffe „MME“, „SEAN“ und „SEAF“ austauschbar verwendet werden. In mindestens einer Ausführungsform bietet die MME 4512 auch eine Steuerebenenfunktion für die Mobilität zwischen LTE- und 2G/3G-Zugangsnetzen sowie eine Schnittstelle zu den Heimatnetzen von Roaming-UEs. In mindestens einer Ausführungsform leitet die SGW 4510 Benutzerdatenpakete weiter und fungiert gleichzeitig als Mobilitätsanker für eine Benutzerebene bei Handover. In mindestens einer Ausführungsform stellt das PGW 4514 die Konnektivität von UEs zu externen Paketdatennetzwerken bereit, indem es als Ausgangs- und Eingangspunkt für den Verkehr von UEs dient. In mindestens einer Ausführungsform ist der HSS 4520 eine zentrale Datenbank, die benutzer- und abonnementbezogene Informationen enthält. In mindestens einer Ausführungsform ist der Anwendungsserver 4518 eine zentrale Datenbank, die benutzerbezogene Informationen über verschiedene Anwendungen enthält, die die Netzwerkarchitektur 4500 nutzen und darüber kommunizieren können.
In mindestens einer Ausführungsform werden ein oder mehrere der in 45 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 45 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 45 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
46 ist ein Diagramm, das einige grundlegende Funktionen eines mobilen Telekommunikationsnetzwerks/-systems veranschaulicht, das gemäß mindestens einer Ausführungsform nach den LTE- und 5G-Prinzipien arbeitet. In mindestens einer Ausführungsform weist ein mobiles Telekommunikationssystem eine Infrastruktureinrichtung auf, die Basisstationen 4614 umfasst, die mit einem Kernnetzwerk 4602 verbunden sind, das gemäß einer konventionellen Anordnung arbeitet, die für diejenigen, die mit Kommunikationstechnologie vertraut sind, verständlich ist. In mindestens einer Ausführungsform kann die Infrastruktureinrichtung 4614 auch als Basisstation, Netzwerkelement, Enhanced NodeB (eNodeB) oder als koordinierende Instanz bezeichnet werden und stellt eine drahtlose Zugangsschnittstelle für eine oder mehrere Kommunikationseinrichtungen innerhalb eines Abdeckungsbereichs oder einer Zelle bereit, der/die durch eine gestrichelte Linie 4604 dargestellt ist, die als Funkzugangsnetzwerk bezeichnet werden kann. In mindestens einer Ausführungsform können eine oder mehrere mobile Kommunikationseinrichtungen 4606 Daten durch Senden und Empfangen von Signalen, die Daten darstellen, über eine drahtlose Zugangsschnittstelle kommunizieren. In mindestens einer Ausführungsform kann das Kernnetzwerk 4602 auch eine Funktionalität einschließlich Authentifizierung, Mobilitätsmanagement, Aufladen usw. für Kommunikationseinrichtungen, die von einer Netzwerkinstanz bedient werden, aufweisen.
In mindestens einer Ausführungsform können die mobilen Kommunikationseinrichtungen von 46 auch als Kommunikationsendgeräte, Benutzergeräte (UE), Endgeräte usw. bezeichnet werden und sind so ausgestaltet, dass sie mit einer oder mehreren anderen Kommunikationseinrichtungen kommunizieren, die von einem gleichen oder einem anderen Versorgungsgebiet über eine Netzwerkinstanz versorgt werden. In mindestens einer Ausführungsform können diese Kommunikationen durch Senden und Empfangen von Signalen, die Daten darstellen, unter Verwendung einer drahtlosen Zugangsschnittstelle über Zweiwege-Kommunikationsverbindungen durchgeführt werden.
In mindestens einer Ausführungsform, wie sie in 46 gezeigt ist, weist einer der eNodeBs 4614a einen Sender 4612 zum Senden von Signalen über eine drahtlose Zugangsschnittstelle zu einer oder mehreren Kommunikationseinrichtungen oder UEs 4606 und einen Empfänger 4610 zum Empfangen von Signalen von einer oder mehreren UEs innerhalb des Versorgungsbereichs 4604 auf. In mindestens einer Ausführungsform steuert die Steuerung 4608 den Sender 4612 und den Empfänger 4610 zum Senden und Empfangen von Signalen über eine drahtlose Zugangsschnittstelle. In mindestens einer Ausführungsform kann die Steuerung 4608 eine Funktion zur Steuerung der Zuweisung von Kommunikationsressourcenelementen einer drahtlosen Zugangsschnittstelle ausführen und kann bei einigen Ausführungsformen einen Planer zur Planung von Übertragungen über eine drahtlose Zugangsschnittstelle sowohl für eine Uplink- als auch für eine Downlink-Strecke aufweisen.
In mindestens einer Ausführungsform ist ein beispielhaftes UE 4606a detaillierter dargestellt, das einen Sender 4620 zum Übertragen von Signalen auf einer Uplink-Strecke einer drahtlosen Zugangsschnittstelle zu eNodeB 4614 und einen Empfänger 4618 zum Empfangen von Signalen aufweist, die von eNodeB 4614 auf einer Downlink-Strecke über eine drahtlose Zugangsschnittstelle übertragen werden. In mindestens einer Ausführungsform werden der Sender 4620 und der Empfänger 4618 von einer Steuerung 4616 gesteuert.
In mindestens einer Ausführungsform werden ein oder mehrere der in 46 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 46 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 46 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
47 veranschaulicht ein Funkzugangsnetzwerk 4700, das gemäß mindestens einer Ausführungsform Teil einer 5G-Netzwerkarchitektur sein kann. In mindestens einer Ausführungsform deckt das Funkzugangsnetzwerk 4700 eine geografische Region ab, die in eine Anzahl von zellularen Regionen (Zellen) unterteilt ist, die von einem Benutzergerät (UE) eindeutig identifiziert werden können, basierend auf einer Identifikation, die über ein geografisches Gebiet von einem Zugangspunkt oder einer Basisstation gesendet wird. In mindestens einer Ausführungsform können die Makrozellen 4740, 4728 und 4716 sowie eine Kleinzelle 4730 einen oder mehrere Sektoren aufweisen. In mindestens einer Ausführungsform ist ein Sektor ein Teilbereich einer Zelle, und alle Sektoren innerhalb einer Zelle werden von derselben Basisstation versorgt. In mindestens einer Ausführungsform kann eine einzelne logische Kennung, die zu diesem Sektor gehört, eine Funkverbindung innerhalb eines Sektors identifizieren. In mindestens einer Ausführungsform können mehrere Sektoren innerhalb einer Zelle durch Gruppen von Antennen gebildet werden, wobei jede Antenne für die Kommunikation mit UEs in einem Abschnitt einer Zelle zuständig ist.
In mindestens einer Ausführungsform wird jede Zelle von einer Basisstation (BS) bedient. In mindestens einer Ausführungsform ist eine Basisstation ein Netzelement in einem Funkzugangsnetzwerk, das für die Funkübertragung und den Funkempfang in einer oder mehreren Zellen zu oder von einem UE zuständig ist. In mindestens einer Ausführungsform kann eine Basisstation auch als Basis-Transceiver-Station (BTS), Funk-Basisstation, Funk-Transceiver, Transceiver-Funktion, Basic Service Set (BSS), Extended Service Set (ESS), Access Point (AP), Node B (NB), eNode B (eNB), gNode B (gNB) oder mit einer anderen geeigneten Terminologie bezeichnet werden. In mindestens einer Ausführungsform können die Basisstationen eine Backhaul-Schnittstelle zur Kommunikation mit einem Backhaul-Abschnitt eines Netzwerkes aufweisen. In mindestens einer Ausführungsform verfügt eine Basisstation über eine integrierte Antenne oder ist über Zuführungskabel mit einer Antenne oder einem Remote Radio Head (RRH) verbunden.
In mindestens einer Ausführungsform kann ein Backhaul eine Verbindung zwischen einer Basisstation und einem Kernnetzwerk bereitstellen, und bei einigen Ausführungsformen kann ein Backhaul eine Verbindung zwischen den jeweiligen Basisstationen herstellen. In mindestens einer Ausführungsform ist ein Kernnetzwerk ein Teil eines drahtlosen Kommunikationssystems, der im Allgemeinen unabhängig von der in einem Funkzugangsnetzwerk verwendeten Funkzugangstechnologie ist. In mindestens einer Ausführungsform können verschiedene Arten von Backhaul-Schnittstellen verwendet werden, z.B. eine direkte physikalische Verbindung, ein virtuelles Netzwerk oder ähnliches unter Verwendung eines geeigneten Transportnetzwerkes. In mindestens einer Ausführungsform können einige Basisstationen als integrierte Zugangs- und Backhaul-Knoten (IAB) ausgestaltet sein, bei denen ein drahtloses Spektrum sowohl für Zugangsverbindungen (d. h. drahtlose Verbindungen mit UEs) als auch für Backhaul-Verbindungen genutzt werden kann, was manchmal als drahtloses Self-Backhauling bezeichnet wird. In mindestens einer Ausführungsform kann durch drahtloses Self-Backhauling ein drahtloses Spektrum, das für die Kommunikation zwischen einer Basisstation und einem UE verwendet wird, für die Backhaul-Kommunikation genutzt werden, wodurch eine schnelle und einfache Einrichtung von hochdichten Kleinzellennetzwerken ermöglicht wird, im Gegensatz zu der Notwendigkeit, jede neue Basisstation mit einer eigenen festverdrahteten Backhaul-Verbindung auszustatten.
In mindestens einer Ausführungsform sind die Hochleistungs-Basisstationen 4736 und 4720 in den Zellen 4740 und 4728 dargestellt, und eine Hochleistungs-Basisstation 4710 ist gezeigt, die einen Remote Radio Head (RRH) 4712 in der Zelle 4716 steuert. In mindestens einer Ausführungsform können die Zellen 4740, 4728 und 4716 als Großraumzellen oder Makrozellen bezeichnet werden. In mindestens einer Ausführungsform ist in der kleinen Zelle 4730 (z.B. Mikrozelle, Picozelle, Femtozelle, Heimatbasisstation, Heimatknoten B, Heimat-eNode B usw.), die sich mit einer oder mehreren Makrozellen überschneiden kann, eine Basisstation 4734 mit geringer Leistung dargestellt, die als kleine Zelle oder Small Size Cell bezeichnet werden kann. In mindestens einer Ausführungsform kann die Dimensionierung der Zellen entsprechend dem Systemdesign und den Komponentenbeschränkungen erfolgen. In mindestens einer Ausführungsform kann ein Relaisknoten eingesetzt werden, um die Größe oder den Versorgungsbereich einer bestimmten Zelle zu vergrößern. In mindestens einer Ausführungsform kann das Funkzugangsnetzwerk 4700 eine beliebige Anzahl von drahtlosen Basisstationen und Zellen aufweisen. In mindestens einer Ausführungsform stellen die Basisstationen 4736, 4720, 4710, 4734 drahtlose Zugangspunkte zu einem Kernnetzwerk für eine beliebige Anzahl von mobilen Geräten bereit.
In mindestens einer Ausführungsform kann ein Quadcopter oder eine Drohne 4742 ausgestaltet sein, um als Basisstation zu fungieren. In mindestens einer Ausführungsform muss eine Zelle nicht unbedingt stationär sein, und ein geografisches Gebiet einer Zelle kann sich entsprechend dem Standort einer mobilen Basisstation wie dem Quadcopter 4742 bewegen.
In mindestens einer Ausführungsform unterstützt das Funkzugangsnetzwerk 4700 die drahtlose Kommunikation für mehrere mobile Geräte. In mindestens einer Ausführungsform wird ein mobiles Gerät üblicherweise als Benutzergerät (UE) bezeichnet, kann aber auch als Mobilstation (MS), Teilnehmerstation, mobile Einheit, Teilnehmereinheit, drahtlose Einheit, entfernte Einheit, mobile Einrichtung, drahtlose Einrichtung, drahtlose Kommunikationseinrichtung, entfernte Einrichtung, mobile Teilnehmerstation, Zugangsterminal (AT), mobiles Endgerät, drahtloses Endgerät, entferntes Endgerät, Handgerät, Terminal, Benutzeragent, mobiler Client, Client oder eine andere geeignete Terminologie bezeichnet werden. In mindestens einer Ausführungsform kann ein UE ein Gerät sein, das einem Benutzer den Zugang zu Netzwerkdiensten ermöglicht.
In mindestens einer Ausführungsform muss ein „mobiles“ Gerät nicht notwendigerweise die Fähigkeit haben, sich zu bewegen, und kann stationär sein. In mindestens einer Ausführungsform bezieht sich der Begriff „mobiles Gerät“ oder „mobile Einrichtung“ im weitesten Sinne auf eine Vielzahl von Einrichtungen und Technologien. In mindestens einer Ausführungsform kann ein mobiles Gerät ein Handy, ein Mobiltelefon, ein Smartphone, ein SIP-Telefon (Session Initiation Protocol), ein Laptop, ein Personal Computer (PC), ein Notebook, ein Netbook, ein Smartbook, ein Tablet, ein persönlicher digitaler Assistent (PDA), eine breite Palette eingebetteter Systeme, z. B, die einem „Internet der Dinge“ (IoT) entsprechen, ein Automobil oder ein anderes Transportfahrzeug, ein ferngesteuerter Sensor oder Aktuator, ein Roboter oder eine Robotikeinrichtung, ein Satellitenradio, eine GPS-Einrichtung (Global Positioning System), eine Objektverfolgungseinrichtung, eine Drohne, ein Multicopter, ein Quadcopter, eine Fernsteuerungseinrichtung, eine Verbraucher- und/oder tragbare Einrichtung, wie eine Brille, eine tragbare Kamera, eine Virtual-Reality-Einrichtung, eine intelligente Uhr, ein Gesundheits- oder Fitness-Tracker, ein digitaler Audio-Player (z.B., MP3-Player), eine Kamera, eine Spielkonsole, eine Digital Home- oder Smart Home-Einrichtung wie eine Audio-, Video- und/oder Multimedia-Einrichtung, ein Gerät, ein Verkaufsautomat, eine intelligente Beleuchtung, ein Haussicherheitssystem, ein intelligenter Zähler, eine Sicherheitseinrichtung, ein Solarpanel oder eine Solaranlage, eine kommunale Infrastruktureinrichtung, die Strom (z.B. ein intelligentes Stromnetz), Beleuchtung, Wasser usw. steuert, eine industrielle Automatisierungs- und Unternehmenseinrichtung, eine Logistiksteuerung, landwirtschaftliche Geräte, militärische Verteidigungseinrichtungen, Fahrzeuge, Flugzeuge, Schiffe und Waffen usw. sein. In mindestens einer Ausführungsform kann ein mobiles Gerät für eine vernetzte Medizin oder telemedizinische Unterstützung sorgen, d. h. für eine Gesundheitsversorgung aus der Ferne. In mindestens einer Ausführungsform können telemedizinische Einrichtungen Telemedizin-Überwachungseinrichtungen und Telemedizin-Verwaltungseinrichtungen aufweisen, deren Kommunikation gegenüber anderen Arten von Informationen bevorzugt behandelt oder priorisiert werden kann, z.B. in Form eines priorisierten Zugriffs für den Transport kritischer Dienstdaten und/oder einer relevanten QoS für den Transport kritischer Dienstdaten.
In mindestens einer Ausführungsform können die Zellen des Funkzugangsnetzwerkes 4700 UEs aufweisen, die mit einem oder mehreren Sektoren jeder Zelle in Kommunikation stehen können. In mindestens einer Ausführungsform können UEs 4714 und 4708 über RRH 4712 mit der Basisstation 4710 kommunizieren; UEs 4722 und 4726 können mit der Basisstation 4720 kommunizieren; UE 4732 kann mit der Low-Power-Basisstation 4734 kommunizieren; UEs 4738 und 4718 können mit der Basisstation 4736 kommunizieren; und UE 4744 kann mit der mobilen Basisstation 4742 kommunizieren. In mindestens einer Ausführungsform kann jede Basisstation 4710, 4720, 4734, 4736 und 4742 so ausgestaltet sein, dass sie einen Zugangspunkt zu einem Kernnetzwerk (nicht gezeigt) für alle UEs in den jeweiligen Zellen und Übertragungen von einer Basisstation (z.B. Basisstation 4736) zu einem oder mehreren UEs (z.B. UEs 4738 und 4718) können als Downlink-Übertragungen (DL) bezeichnet werden, während die Übertragungen von einem UE (z.B. UE 4738) zu einer Basisstation als Uplink-Übertragungen (UL) bezeichnet werden können. In mindestens einer Ausführungsform kann sich die Downlink-Strecke auf eine Punkt-zu-Mehrpunkt-Übertragung beziehen, die als Broadcast Channel Multiplexing bezeichnet werden kann. In mindestens einer Ausführungsform kann sich die Uplink-Strecke auf eine Punkt-zu-Punkt-Übertragung beziehen.
In mindestens einer Ausführungsform kann der Quadcopter 4742, der als mobiler Netzwerkknoten bezeichnet werden kann, so ausgestaltet sein, dass er innerhalb der Zelle 4740 als ein UE fungiert, indem er mit der Basisstation 4736 kommuniziert. In mindestens einer Ausführungsform können mehrere UEs (z.B. UEs 4722 und 4726) miteinander kommunizieren, indem sie Peer-to-Peer- (P2P) oder Sidelink-Signale 4724 verwenden, die eine Basisstation wie die Basisstation 4720 umgehen können.
In mindestens einer Ausführungsform wird die Fähigkeit eines UE, während der Bewegung unabhängig von seinem Standort zu kommunizieren, als Mobilität bezeichnet. In mindestens einer Ausführungsform baut eine Mobilitätsmanagementeinheit (MME) verschiedene physikalische Kanäle zwischen einem UE und einem Funkzugangsnetzwerk auf, unterhält sie und gibt sie wieder frei. In mindestens einer Ausführungsform kann eine DL-basierte Mobilität oder UL-basierte Mobilität von einem Funkzugangsnetzwerk 4700 genutzt werden, um Mobilität und Handover zu ermöglichen (d. h. die Übertragung der Verbindung eines UE von einem Funkkanal zu einem anderen). In mindestens einer Ausführungsform kann ein UE in einem Netzwerk, das für DL-basierte Mobilität ausgestaltet ist, verschiedene Parameter eines Signals von seiner versorgenden Zelle sowie verschiedene Parameter von Nachbarzellen überwachen, und je nach Qualität dieser Parameter kann ein UE die Kommunikation mit einer oder mehreren Nachbarzellen aufrechterhalten. In mindestens einer Ausführungsform kann ein Endgerät, wenn die Signalqualität einer benachbarten Zelle die der bedienenden Zelle für eine bestimmte Zeitspanne übersteigt oder wenn sich ein Endgerät von einer Zelle zu einer anderen bewegt, einen Handoff oder Handover von einer bedienenden Zelle zu einer benachbarten (Ziel-)Zelle durchführen. In mindestens einer Ausführungsform kann sich das UE 4718 (dargestellt als Fahrzeug, obwohl jede geeignete Form von UE verwendet werden kann) von einem geografischen Gebiet, das einer Zelle entspricht, wie z.B. der versorgenden Zelle 4740, zu einem geografischen Gebiet bewegen, das einer Nachbarzelle entspricht, wie z.B. der Nachbarzelle 4716. In mindestens einer Ausführungsform kann das UE 4718 eine Berichtsnachricht an seine bedienende Basisstation 4736 senden, die seinen Zustand anzeigt, wenn die Signalstärke oder -qualität von einer Nachbarzelle 4716 die seiner bedienenden Zelle 4740 für eine bestimmte Zeitspanne übersteigt. In mindestens einer Ausführungsform kann das UE 4718 einen Handover-Befehl empfangen und einen Handover zur Zelle 4716 durchführen.
In mindestens einer Ausführungsform können UL-Referenzsignale von jedem UE durch ein für UL-basierte Mobilität ausgestaltetes Netzwerk verwendet werden, um eine bedienende Zelle (Serving Cell) für jedes UE auszuwählen. In mindestens einer Ausführungsform können die Basisstationen 4736, 4720 und 4710/4712 vereinheitlichte Synchronisationssignale (z.B. vereinheitlichte Primärsynchronisationssignale (PSS), vereinheitlichte Sekundärsynchronisationssignale (SSS) und vereinheitlichte Physical Broadcast Channels (PBCH) senden. In mindestens einer Ausführungsform können die UEs 4738, 4718, 4722, 4726, 4714 und 4708 einheitliche Synchronisationssignale empfangen, eine Trägerfrequenz und ein Slot-Timing aus den Synchronisationssignalen ableiten und als Reaktion auf das abgeleitete Timing ein Uplink-Pilot- oder Referenzsignal senden. In mindestens einer Ausführungsform können zwei oder mehr Zellen (z.B. die Basisstationen 4736 und 4710/4712) innerhalb des Funkzugangsnetzwerkes 4700 gleichzeitig ein von einem UE (z.B. UE 4718) gesendetes Uplink-Pilotsignal empfangen. In mindestens einer Ausführungsform können die Zellen die Stärke eines Pilotsignals messen, und ein Funkzugangsnetzwerk (z.B. eine oder mehrere der Basisstationen 4736 und 4710/4712 und/oder ein zentraler Knoten innerhalb eines Kernnetzwerkes) kann eine bedienende Zelle für das UE 4718 bestimmen. In mindestens einer Ausführungsform kann ein Netzwerk weiterhin ein von dem UE 4718 gesendetes Uplink-Pilotsignal überwachen, während sich das UE 4718 durch das Funkzugangsnetzwerk 4700 bewegt. In mindestens einer Ausführungsform kann ein Netzwerk 4700 das UE 4718 von einer bedienenden Zelle an eine benachbarte Zelle übergeben, mit oder ohne das UE 4718 zu informieren, wenn eine Signalstärke oder -qualität eines von einer benachbarten Zelle gemessenen Pilotsignals die einer von einer bedienenden Zelle gemessenen Signalstärke oder -qualität übersteigt.
In mindestens einer Ausführungsform können die von den Basisstationen 4736, 4720 und 4710/4712 gesendeten Synchronisationssignale vereinheitlicht sein, aber möglicherweise keine bestimmte Zelle identifizieren, sondern eine Zone mehrerer Zellen, die auf derselben Frequenz und/oder mit demselben Timing arbeiten. In mindestens einer Ausführungsform ermöglichen Zonen in 5G-Netzwerken oder anderen Kommunikationsnetzwerken der nächsten Generation einen Uplink-basierten Mobilitätsrahmen und verbessern die Effizienz sowohl eines UE als auch eines Netzwerkes, da die Mengen an Mobilitätsnachrichten, die zwischen einem UE und einem Netzwerk ausgetauscht werden müssen, reduziert werden können.
In mindestens einer Ausführungsform kann die Luftschnittstelle in einem Funkzugangsnetzwerk 4700 ein unlizenziertes Spektrum, ein lizenziertes Spektrum oder ein gemeinsam genutztes Spektrum nutzen. In mindestens einer Ausführungsform ermöglicht das unlizenzierte Spektrum die gemeinsame Nutzung eines Abschnitts eines Spektrums, ohne dass eine staatlich erteilte Lizenz erforderlich ist. Während jedoch die Einhaltung einiger technischer Regeln im Allgemeinen immer noch erforderlich ist, um auf ein unlizenziertes Spektrum zuzugreifen, kann im Allgemeinen jeder Betreiber oder jede Einrichtung Zugang erhalten. In mindestens einer Ausführungsform sieht das lizenzierte Spektrum die ausschließliche Nutzung eines Abschnitts des Spektrums vor, im Allgemeinen durch den Erwerb einer Lizenz durch einen Mobilfunknetzbetreiber von einer staatlichen Regulierungsbehörde. In mindestens einer Ausführungsform können gemeinsam genutzte Frequenzen zwischen lizenzierten und unlizenzierten Frequenzen liegen, wobei für den Zugang zu einem Spektrum technische Regeln oder Beschränkungen erforderlich sein können, ein Spektrum aber dennoch von mehreren Betreibern und/oder mehreren RATs gemeinsam genutzt werden kann. In mindestens einer Ausführungsform kann z.B. ein Inhaber einer Lizenz für einen Abschnitt eines lizenzierten Spektrums einen lizenzierten gemeinsamen Zugang (LSA) bereitstellen, um dieses Spektrum mit anderen Parteien zu teilen, z.B. mit geeigneten, von der Lizenz festgelegten Bedingungen, um Zugang zu erhalten.
In mindestens einer Ausführungsform werden ein oder mehrere der in 47 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 47 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 47 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
48 veranschaulicht ein Beispiel für ein 5G-Mobilkommunikationssystem, in dem gemäß mindestens einer Ausführungsform eine Vielzahl verschiedener Arten von Einrichtungen verwendet werden. In mindestens einer Ausführungsform, wie es in 48 gezeigt ist, kann eine erste Basisstation 4818 für eine große Zelle oder Makrozelle bereitgestellt sein, in der die Übertragung von Signalen über mehrere Kilometer erfolgt. In mindestens einer Ausführungsform kann das System jedoch auch die Übertragung über eine sehr kleine Zelle unterstützen, wie sie von einer zweiten Infrastruktureinrichtung 4816 übertragen wird, die Signale über eine Entfernung von Hunderten von Metern sendet und empfängt und damit eine so genannte „Pico“-Zelle bildet. In mindestens einer Ausführungsform kann ein dritter Typ von Infrastruktureinrichtungen 4812 Signale über eine Entfernung von einigen zehn Metern senden und empfangen und somit zur Bildung einer so genannten „Femto“-Zelle verwendet werden.
In mindestens einer Ausführungsform, die auch in 48 dargestellt ist, können verschiedene Arten von Kommunikationseinrichtungen verwendet werden, um Signale über verschiedene Arten von Infrastruktureinrichtungen 4812, 4816, 4818 zu senden und zu empfangen, und die Datenkommunikation kann gemäß den verschiedenen Arten von Infrastruktureinrichtungen unter Verwendung verschiedener Kommunikationsparameter angepasst werden. In mindestens einer Ausführungsform kann konventionell eine mobile Kommunikationseinrichtung ausgestaltet sein, um Daten zu und von einem mobilen Kommunikationsnetzwerk über verfügbare Kommunikationsressourcen des Netzwerkes zu übertragen. In mindestens einer Ausführungsform ist ein drahtloses Zugangssystem so ausgestaltet, dass es Einrichtungen wie z.B. Smartphones 4806 höchste Datenraten zur Verfügung stellt. In mindestens einer Ausführungsform kann ein „Internet der Dinge“ bereitgestellt werden, bei dem maschinenartige Kommunikationseinrichtungen mit sehr geringem Stromverbrauch und geringer Bandbreite Daten senden und empfangen und eine geringe Komplexität aufweisen können. In mindestens einer Ausführungsform kann ein Beispiel für eine solche maschinenartige Kommunikationseinrichtung 4814 über eine Pico-Zelle 4816 kommunizieren. In mindestens einer Ausführungsform können eine sehr hohe Datenrate und eine geringe Mobilität charakteristisch für die Kommunikation mit z.B. einem Fernsehgerät 4804 sein, das über eine Pico-Zelle kommunizieren kann. In mindestens einer Ausführungsform können eine sehr hohe Datenrate und eine geringe Latenzzeit für ein Virtual-Reality-Headset 4808 erforderlich sein. In mindestens einer Ausführungsform kann eine Relaiseinrichtung 4810 eingesetzt werden, um die Größe oder den Versorgungsbereich einer bestimmten Zelle oder eines bestimmten Netzwerkes zu vergrößern.
In mindestens einer Ausführungsform werden ein oder mehrere der in 48 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 48 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 48 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
49 veranschaulicht ein beispielhaftes System 4900 auf hoher Ebene, in dem mindestens eine Ausführungsform verwendet werden kann. In mindestens einer Ausführungsform weist das High-Level-System 4900 Anwendungen 4902, Systemsoftware + Bibliotheken 4904, Rahmensoftware 4906 und eine Rechenzentrumsinfrastruktur + einen Ressourcen-Orchestrator 4908 auf. In mindestens einer Ausführungsform kann das High-Level-System 4900 als Cloud-Dienst, physikalischer Dienst, virtueller Dienst, Netzwerkdienst und/oder Variationen davon implementiert sein.
In mindestens einer Ausführungsform, wie es in 49 gezeigt ist, kann die Rechenzentrumsinfrastruktur + der Ressourcen-Orchestrator 4908 einen 5G-Radio-Ressourcen-Orchestrator 4910, GPU-Paketverarbeitung & I/O 4912 und Knoten-Rechenressourcen („Knoten-C.R.s“) 4916(1)-4916(N) aufweisen, wobei „N“ eine beliebige ganze, positive Zahl darstellt. In mindestens einer Ausführungsform können die Knoten-C.R.s 4916(1)-4916(N) eine beliebige Anzahl von Zentraleinheiten („CPUs“) oder anderen Prozessoren (einschließlich Beschleunigern, feldprogrammierbaren Gate-Arrays (FPGAs), Grafikprozessoren („GPUs“) usw.), Speichereinrichtungen (z.B., dynamischer Festwertspeicher), Speichereinrichtungen (z.B. Festkörper- oder Festplattenlaufwerke), Netzwerk-Eingabe-/Ausgabeeinrichtungen („NW I/O“), Netzwerk-Switches, virtuelle Maschinen („VMs“), Stromversorgungsmodule und Kühlmodule, usw. aufweisen, sind aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann es sich bei einer oder mehreren Knoten-C.R.s unter den Knoten-C.R.s 4916(1)-4916(N) um einen Server handeln, der eine oder mehrere der oben genannten Rechenressourcen besitzt.
In mindestens einer Ausführungsform kann der 5G-Funkressourcen-Orchestrator 4910 eine oder mehrere Knoten-C.R.s 4916(1)-4916(N) und/oder andere verschiedene Komponenten und Ressourcen, die eine 5G-Netzwerkarchitektur umfassen können, konfigurieren oder anderweitig steuern. In mindestens einer Ausführungsform kann der 5G-Funkressourcen-Orchestrator 4910 eine Software-Design-Infrastruktur („SDI“)-Verwaltungseinheit für das High-Level-System 4900 aufweisen. In mindestens einer Ausführungsform kann der 5G-Funkressourcen-Orchestrator 4910 Hardware, Software oder eine Kombination davon aufweisen. In mindestens einer Ausführungsform kann der 5G-Funkressourcen-Orchestrator 4910 verwendet werden, um verschiedene Medium-Access-Control-Sublayer, Funkzugangsnetze, physikalische Schichten oder Sublayer und/oder Variationen davon, die Teil einer 5G-Netzwerkarchitektur sein können, zu konfigurieren oder anderweitig zu steuern. In mindestens einer Ausführungsform kann der 5G-Funkressourcen-Orchestrator 4910 gruppierte Rechen-, Netzwerk-, Speicher- oder Speicherressourcen konfigurieren oder zuweisen, um eine oder mehrere Arbeitslasten zu unterstützen, die als Teil einer 5G-Netzwerkarchitektur ausgeführt werden können.
In mindestens einer Ausführungsform kann die GPU Packet Processing & I/O 4912 verschiedene Eingänge und Ausgänge sowie Pakete wie Datenpakete konfigurieren oder anderweitig verarbeiten, die als Teil einer 5G-Netzwerkarchitektur gesendet/empfangen werden können, die vom High-Level-System 4900 implementiert werden kann. In mindestens einer Ausführungsform kann es sich bei einem Paket um Daten handeln, die so formatiert sind, dass sie von einem Netzwerk bereitgestellt werden, und die typischerweise in Steuerinformationen und Nutzdaten (d. h. Benutzerdaten) unterteilt werden können. In mindestens einer Ausführungsform können die Pakettypen Internet Protocol Version 4 (IPv4) Pakete, Internet Protocol Version 6 (IPv6) Pakete und Ethernet II Rahmenpakete aufweisen. In mindestens einer Ausführungsform können die Steuerdaten eines Datenpakets in Datenintegritätsfelder und semantische Felder unterteilt werden. In mindestens einer Ausführungsform weisen die Netzwerkverbindungen, über die ein Datenpaket empfangen werden kann, ein lokales Netzwerk, ein Weitverkehrsnetzwerk, ein virtuelles privates Netzwerk, das Internet, ein Intranet, ein Extranet, ein öffentliches Telefonnetz, ein Infrarotnetzwerk, ein drahtloses Netzwerk, ein Satellitennetzwerk und eine beliebige Kombination davon auf.
In mindestens einer Ausführungsform weist die Rahmensoftware 4906 eine KI-Modellarchitektur + Training + Use Cases 4922 auf. In mindestens einer Ausführungsform kann AI Model Architecture + Training + Use Cases 4922 Werkzeuge, Dienste, Software oder andere Ressourcen aufweisen, um ein oder mehrere Modelle zum maschinellen Lernen zu trainieren oder Informationen unter Verwendung eines oder mehrerer Modelle zum maschinellen Lernen gemäß einer oder mehrerer Ausführungsformen vorherzusagen oder abzuleiten. In mindestens einer Ausführungsform kann beispielsweise ein Modell zum maschinellen Lernen trainiert werden, indem Gewichtsparameter gemäß einer Architektur eines neuronalen Netzwerks unter Verwendung von Software und Rechenressourcen berechnet werden, die oben in Bezug auf das High-Level-System 4900 beschrieben wurden. In mindestens einer Ausführungsform können trainierte Modelle zum maschinellen Lernen, die einem oder mehreren neuronalen Netzen entsprechen, verwendet werden, um Informationen abzuleiten oder vorherzusagen, wobei die oben beschriebenen Ressourcen in Bezug auf das übergeordnete System 4900 verwendet werden, indem Gewichtungsparameter verwendet werden, die durch eine oder mehrere Trainingstechniken berechnet werden. In mindestens einer Ausführungsform kann die Rahmensoftware 4906 einen Rahmen zur Unterstützung von Systemsoftware + Bibliotheken 4904 und Anwendungen 4902 aufweisen.
In mindestens einer Ausführungsform können Systemsoftware + Bibliotheken 4904 oder Anwendungen 4902 jeweils webbasierte Service-Software oder Anwendungen aufweisen, wie sie von Amazon Web Services, Google Cloud und Microsoft Azure bereitgestellt werden. In mindestens einer Ausführungsform kann die Rahmensoftware 4906 eine Art von freiem und quelloffenem Software-Webanwendungsrahmen wie Apache SparkTM (im Folgenden „Spark“) aufweisen, ist aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann die Systemsoftware + Bibliotheken 4904 Software aufweisen, die von mindestens Abschnitten der Knoten C.R.s 4916(1)-4916(N) verwendet wird. In mindestens einer Ausführungsform kann eine oder mehrere Arten von Software aufweisen, sind aber nicht beschränkt auf Internet-Webseiten-Such-Software, E-Mail-Virenscan-Software, Datenbank-Software und Stream ing-Video-Content-Software.
In mindestens einer Ausführungsform ist PHY 4918 ein Satz von Systemsoftware und Bibliotheken, der so ausgestaltet ist, dass er eine Schnittstelle mit einer physikalischen Schicht einer drahtlosen Technologie bereitstellt, bei der es sich um eine physikalische Schicht wie eine physikalische Schicht von 5G New Radio (NR) handeln kann. In mindestens einer Ausführungsform nutzt eine physikalische Schicht von NR ein flexibles und skalierbares Design und kann verschiedene Komponenten und Technologien umfassen, wie z.B. Modulationsschemata, Wellenformstrukturen, Rahmenstrukturen, Referenzsignale, Mehrantennenübertragung und Kanalcodierung.
In mindestens einer Ausführungsform unterstützt eine physikalische Schicht von NR Quadratur-Phasenumtastung (QPSK), 16 Quadratur-Amplitudenmodulations (QAM-), 64 QAM- und 256 QAM-Modulationsformate. In mindestens einer Ausführungsform kann eine physikalische Schicht von NR auch verschiedene Modulationsschemata für verschiedene Kategorien von Benutzergeräten (UE) aufweisen. In mindestens einer Ausführungsform kann eine physikalische Schicht von NR das orthogonale Frequenzmultiplexverfahren mit zyklischem Präfix (CP-OFDM) mit einer skalierbaren Numerologie (Unterträgerabstand, zyklisches Präfix) sowohl Uplink (UL) als auch Downlink (DL) bis zu mindestens 52,6 GHz verwenden. In mindestens einer Ausführungsform kann eine physikalische Schicht von NR das diskrete Fourier-Transformations-Spreiz-Orthogonal-Frequenzmultiplexing (DFT-SOFDM) in UL für abdeckungsbegrenzte Szenarien mit Einzelstromübertragungen (d. h. ohne räumliches Multiplexing) unterstützen.
In mindestens einer Ausführungsform unterstützt ein NR-Rahmen Zeitduplex-(TDD) und Frequenzduplex- (FDD) Übertragungen und den Betrieb sowohl im lizenzierten als auch im unlizenzierten Spektrum, was eine sehr niedrige Latenz, schnelle HARQ-Bestätigungen (Hybrid Automatic Repeat Request), dynamisches TDD, Koexistenz mit LTE und Übertragungen mit variabler Länge (z.B. kurze Dauer für ultrazuverlässige Kommunikation mit niedriger Latenz (URLLC) und lange Dauer für Enhanced Mobile Broadband (eMBB)) ermöglicht. In mindestens einer Ausführungsform folgt die NR-Rahmenstruktur drei wichtigen Gestaltungsprinzipien, um die Vorwärtskompatibilität zu verbessern und Wechselwirkungen zwischen verschiedenen Funktionen zu verringern.
In mindestens einer Ausführungsform besteht ein erster Grundsatz darin, dass Übertragungen in sich geschlossen sind, was sich auf ein Schema beziehen kann, bei dem Daten in einem Slot und in einem Strahl für sich allein decodierbar sind, ohne von anderen Slots und Strahlen abhängig zu sein. In mindestens einer Ausführungsform bedeutet dies, dass die für die Demodulation der Daten erforderlichen Referenzsignale in einem bestimmten Zeitschlitz und einem bestimmten Strahl vorhanden sind. In mindestens einer Ausführungsform besteht ein zweiter Grundsatz darin, dass die Übertragungen zeitlich und frequenzmäßig gut eingegrenzt sind, was zu einem Schema führt, in dem neue Arten von Übertragungen parallel zu den alten Übertragungen eingeführt werden können. In mindestens einer Ausführungsform besteht ein dritter Grundsatz in der Vermeidung statischer und/oder strenger zeitlicher Beziehungen zwischen den Zeitschlitzen und den verschiedenen Übertragungsrichtungen. In mindestens einer Ausführungsform kann die Anwendung eines dritten Prinzips die Verwendung einer asynchronen hybriden automatischen Wiederholungsanforderung (HARQ) anstelle einer vordefinierten Wiederübertragungszeit beinhalten.
In mindestens einer Ausführungsform ermöglicht die NR-Rahmenstruktur auch eine schnelle HARQ-Bestätigung, bei der die Decodierung während des Empfangs von DL-Daten durchgeführt und die HARQ-Bestätigung von einem UE während einer Schutzperiode vorbereitet wird, wenn es vom DL-Empfang zur UL-Übertragung wechselt. In mindestens einer Ausführungsform wird zur Erzielung einer niedrigen Latenz ein Schlitz (oder ein Satz von Schlitzen im Falle der Schlitzaggregation) zu Beginn eines Schlitzes (oder eines Satzes von Schlitzen) mit Steuersignalen und Referenzsignalen vorbelastet.
In mindestens einer Ausführungsform hat NR ein ultraschlankes Design, das Always-on-Übertragungen minimiert, um die Energieeffizienz des Netzwerks zu verbessern und die Vorwärtskompatibilität zu gewährleisten. In mindestens einer Ausführungsform werden Referenzsignale in NR nur bei Bedarf übertragen. In mindestens einer Ausführungsform sind die vier wichtigsten Referenzsignale das Demodulationsreferenzsignal (DMRS), das Phasenverfolgungsreferenzsignal (PTRS), das Sondierungsreferenzsignal (SRS) und das Kanalzustandsinformationsreferenzsignal (CSI-RS).
In mindestens einer Ausführungsform wird das DMRS zur Schätzung eines Funkkanals für die Demodulation verwendet. In mindestens einer Ausführungsform ist DMRS UE-spezifisch, kann beamformed sein, ist auf eine geplante Ressource beschränkt und wird nur bei Bedarf übertragen, sowohl in DL als auch in UL. In mindestens einer Ausführungsform können zur Unterstützung der MIMO-Übertragung (Multiple-Input, Multiple-Output) mehrere orthogonale DMRS-Anschlüsse eingeplant sein, einer für jede Schicht. In mindestens einer Ausführungsform wird ein grundlegendes DMRS-Muster vorangestellt, da bei einem DMRS-Entwurf eine frühzeitige Decodierung zur Unterstützung von Anwendungen mit geringer Latenzzeit berücksichtigt werden muss. In mindestens einer Ausführungsform verwendet DMRS für Szenarien mit niedriger Geschwindigkeit eine niedrige Dichte in einem Zeitbereich. In mindestens einer Ausführungsform wird jedoch für Hochgeschwindigkeitsszenarien die zeitliche Dichte von DMRS erhöht, um schnelle Änderungen in einem Funkkanal zu verfolgen.
In mindestens einer Ausführungsform wird ein PTRS in NR eingeführt, um eine Kompensation des Oszillatorphasenrauschens zu ermöglichen. In mindestens einer Ausführungsform nimmt das Phasenrauschen typischerweise in Abhängigkeit von der Oszillatorträgerfrequenz zu. In mindestens einer Ausführungsform kann das PTRS daher bei hohen Trägerfrequenzen (wie z.B. mmWave) eingesetzt werden, um das Phasenrauschen zu mindern. In mindestens einer Ausführungsform ist das PTRS UE-spezifisch, auf eine geplante Ressource beschränkt und kann beamformed sein. In mindestens einer Ausführungsform ist das PTRS in Abhängigkeit von der Qualität der Oszillatoren, der Trägerfrequenz, dem OFDM-Subträgerabstand und den für die Übertragung verwendeten Modulations- und Codierungsschemata konfigurierbar.
In mindestens einer Ausführungsform wird ein SRS in UL übertragen, um Kanalzustandsinformations- (CSI-) Messungen hauptsächlich für die Planung und Verbindungsanpassung durchzuführen. In mindestens einer Ausführungsform für NR wird das SRS auch für das reziprozitätsbasierte Precoder-Design für Massive MIMO und UL-Beam-Management verwendet. In mindestens einer Ausführungsform hat das SRS einen modularen und flexiblen Aufbau, um verschiedene Verfahren und UE-Fähigkeiten zu unterstützen. In mindestens einer Ausführungsform ist ein Ansatz für ein Kanalzustandsinformationsreferenzsignal (CSI-RS) ähnlich.
In mindestens einer Ausführungsform verwendet NR unterschiedliche Antennenlösungen und -techniken, je nachdem, welcher Teil eines Spektrums für den Betrieb verwendet wird. In mindestens einer Ausführungsform wird bei niedrigeren Frequenzen von einer geringen bis mittleren Anzahl aktiver Antennen (bis zu etwa 38 Senderketten) ausgegangen, und der FDD-Betrieb ist üblich. In mindestens einer Ausführungsform erfordert die Erfassung einer CSI die Übertragung des CSI-RS DL und von CSI-Berichten UL. In mindestens einer Ausführungsform erfordern die begrenzten Bandbreiten, die in diesem Frequenzbereich zur Verfügung stehen, eine hohe spektrale Effizienz, die durch Multi-User-MIMO (MU-MIMO) und räumliches Multiplexing höherer Ordnung ermöglicht wird, was durch eine höher aufgelöste CSI-Meldung im Vergleich zu LTE erreicht wird.
In mindestens einer Ausführungsform kann bei höheren Frequenzen eine größere Anzahl von Antennen in einer gegebenen Öffnung eingesetzt werden, was die Fähigkeit zu Beamforming und Multi-User (MU)-MIMO erhöht. In mindestens einer Ausführungsform werden die Frequenzen nach dem TDD-Verfahren zugewiesen, und es wird von einem reziproken Betrieb ausgegangen. In mindestens einer Ausführungsform wird eine hochauflösende CSI in Form von expliziten Kanalschätzungen durch UL-Kanalsondierung gewonnen. In mindestens einer Ausführungsform ermöglicht eine solche hochauflösende CSI den Einsatz von hochentwickelten Vorcodierungsalgorithmen in einer Basisstation (BS). In mindestens einer Ausführungsform ist für noch höhere Frequenzen (im mmWellenbereich) derzeit in der Regel eine analoge Beamforming-Implementierung erforderlich, die die Übertragung auf eine einzige Strahlrichtung pro Zeiteinheit und Funkkette beschränkt. In mindestens einer Ausführungsform ist eine große Anzahl von Antennenelementen erforderlich, um die Abdeckung aufrechtzuerhalten, da ein isotropes Antennenelement in diesem Frequenzbereich aufgrund der kurzen Trägerwellenlänge sehr klein ist. In mindestens einer Ausführungsform muss Beamforming sowohl auf der Sender- als auch auf der Empfängerseite angewendet werden, um den erhöhten Pfadverlusten entgegenzuwirken, selbst bei der Übertragung über den Kontrollkanal.
In mindestens einer Ausführungsform bietet NR zur Unterstützung dieser verschiedenen Anwendungsfälle einen hochflexiblen, aber einheitlichen CSI-Rahmen, bei dem die Kopplung zwischen CSI-Messung, CSI-Berichterstattung und tatsächlicher DL-Übertragung bei NR im Vergleich zu LTE reduziert ist. In mindestens einer Ausführungsform unterstützt NR auch fortschrittlichere Verfahren wie Mehrpunktübertragung und Koordinierung. In mindestens einer Ausführungsform folgen Steuerungs- und Datenübertragungen einem in sich geschlossenen Prinzip, bei dem alle für die Decodierung einer Übertragung erforderlichen Informationen (z.B. die begleitende DMRS) in der Übertragung selbst enthalten sind. In mindestens einer Ausführungsform kann ein Netzwerk daher nahtlos einen Übertragungspunkt oder -strahl ändern, wenn sich ein UE in einem Netzwerk bewegt.
In mindestens einer Ausführungsform ist MAC 4920 ein Satz von Systemsoftware und Bibliotheken, der so ausgestaltet ist, dass er eine Schnittstelle mit einer MAC-Schicht (Medium Access Control) bereitstellt, die Teil einer 5G-Netzwerkarchitektur sein kann. In mindestens einer Ausführungsform steuert eine MAC-Schicht Hardware, die für die Interaktion mit einem drahtgebundenen, optischen oder drahtlosen Übertragungsmedium verantwortlich ist. In mindestens einer Ausführungsform bietet MAC Flusskontrolle und Multiplexing für ein Übertragungsmedium.
In mindestens einer Ausführungsform stellt eine MAC-Teilschicht eine Abstraktion einer physikalischen Schicht dar, so dass die Komplexität einer physikalischen Verbindungssteuerung für eine logische Verbindungssteuerung (LLC) und höhere Schichten eines Netzwerkstacks unsichtbar ist. In mindestens einer Ausführungsform kann jede LLC-Unterschicht (und höhere Schichten) mit jeder MAC verwendet werden. In mindestens einer Ausführungsform kann jede MAC mit jeder physikalischen Schicht verwendet werden, unabhängig vom Übertragungsmedium. In mindestens einer Ausführungsform kapselt eine MAC-Teilschicht beim Senden von Daten an eine andere Einrichtung in einem Netzwerk Rahmen höherer Ebene in Rahmen ein, die für ein Übertragungsmedium geeignet sind, fügt eine Rahmenprüfsequenz hinzu, um Übertragungsfehler zu erkennen, und leitet dann Daten an eine physikalische Schicht weiter, sobald ein geeignetes Kanalzugriffsverfahren dies erlaubt. In mindestens einer Ausführungsform ist die MAC auch für die Kompensation von Kollisionen zuständig, wenn ein Stausignal erkannt wird, wobei die MAC eine erneute Übertragung einleiten kann.
In mindestens einer Ausführungsform können die Anwendungen 4902 eine oder mehrere Arten von Anwendungen aufweisen, die zumindest von Abschnitten der Knoten C.R.s 4916(1)- 4916(N) und/oder der Rahmensoftware 4906 verwendet werden. In mindestens einer Ausführungsform können eine oder mehrere Arten von Anwendungen eine beliebige Anzahl von Genomanwendungen, kognitiven Berechnungen und Anwendungen für maschinelles Lernen aufweisen, einschließlich Trainings- oder Inferencing-Software, Framework-Software für maschinelles Lernen (z.B. PyTorch, TensorFlow, Caffe usw.) oder andere Anwendungen für maschinelles Lernen, die in Verbindung mit einer oder mehreren Ausführungsformen verwendet werden, sind aber nicht darauf beschränkt.
In mindestens einer Ausführungsform können RAN-APIs 4914 ein Satz von Unterprogrammdefinitionen, Kommunikationsprotokollen und/oder Software-Tools sein, die ein Verfahren zur Kommunikation mit Komponenten eines Funkzugangsnetzwerkes (RAN) bereitstellen, das Teil einer 5G-Netzwerkarchitektur sein kann. In mindestens einer Ausführungsform ist ein Funkzugangsnetzwerk Teil eines Netzwerkkommunikationssystems und kann eine Funkzugangstechnologie implementieren. In mindestens einer Ausführungsform wird die Funkzugangsnetzwerkfunktionalität typischerweise durch einen Siliziumchip bereitgestellt, der sich sowohl in einem Kernnetzwerk als auch in Benutzergeräten befindet. Darüber hinausgehende Informationen zu einem Funkzugangsnetzwerk sind in der Beschreibung von 47 zu finden.
In mindestens einer Ausführungsform kann das High-Level-System 4900 CPUs, anwendungsspezifische integrierte Schaltungen (ASICs), GPUs, FPGAs oder andere Hardware verwenden, um Training, Inferencing und/oder andere verschiedene Prozesse unter Verwendung der oben beschriebenen Ressourcen durchzuführen. In mindestens einer Ausführungsform können darüber hinaus eine oder mehrere der oben beschriebenen Software- und/oder Hardwareressourcen als Dienst konfiguriert sein, um Benutzern das Trainieren oder Durchführen von Inferencing von Informationen zu ermöglichen, wie z.B. Bilderkennung, Spracherkennung oder andere Dienste der künstlichen Intelligenz, sowie andere Dienste, wie z.B. Dienste, die es Benutzern ermöglichen, verschiedene Aspekte einer 5G-Netzwerkarchitektur zu konfigurieren und zu implementieren.
In mindestens einer Ausführungsform werden ein oder mehrere der in 49 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 49 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 49 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
50 veranschaulicht eine Architektur eines Systems 5000 eines Netzwerks gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist das System 5000 so dargestellt, dass es ein Benutzergerät (UE) 5002 und ein UE 5004 aufweist. In mindestens einer Ausführungsform sind die UEs 5002 und 5004 als Smartphones (z.B. tragbare mobile Recheneinrichtungen mit Touchscreen, die mit einem oder mehreren Mobilfunknetzwerk verbunden werden können) dargestellt, können aber auch jede mobile oder nicht-mobile Recheneinrichtung aufweisen, wie z.B. Personal Data Assistants (PDAs), Pager, Laptop-Computer, Desktop-Computer, drahtlose Handgeräte oder jede Recheneinrichtung, die eine drahtlose Kommunikationsschnittstelle aufweist.
In mindestens einer Ausführungsform kann jedes der UEs 5002 und 5004 ein Internet der Dinge (IoT) UE umfassen, das eine Netzwerkzugangsschicht umfassen kann, die für IoT-Anwendungen mit geringem Stromverbrauch entwickelt wurde, die kurzlebige UE-Verbindungen nutzen. In mindestens einer Ausführungsform kann ein IoT-UE Technologien wie Machine-to-Machine (M2M) oder Machine-type Communications (MTC) zum Austausch von Daten mit einem MTC-Server oder einer Einrichtung über ein öffentliches Mobilfunknetz (PLMN), Proximity-Based Service (ProSe) oder Device-to-Device (D2D)-Kommunikation, Sensornetzwerke oder IoT-Netzwerke nutzen. In mindestens einer Ausführungsform kann es sich bei einem M2M- oder MTC-Datenaustausch um einen maschineninitiierten Datenaustausch handeln. In mindestens einer Ausführungsform beschreibt ein IoT-Netz die Zusammenschaltung von IoT-UEs, die eindeutig identifizierbare eingebettete Recheneinrichtungen (innerhalb der Internet-Infrastruktur) aufweisen können, mit kurzlebigen Verbindungen. In mindestens einer Ausführungsform können IoT-UEs Hintergrundanwendungen ausführen (z.B. Keepalive-Nachrichten, Statusaktualisierungen usw.), um Verbindungen eines IoT-Netzwerks zu erleichtern.
In mindestens einer Ausführungsform können die UEs 5002 und 5004 so ausgestaltet sein, dass sie sich mit einem Funkzugangsnetzwerk (RAN) 5016 verbinden, z.B. kommunikativ koppeln. In mindestens einer Ausführungsform kann das RAN 5016 beispielsweise ein Evolved Universal Mobile Telecommunications System (UMTS) Terrestrial Radio Access Network (E-UTRAN), ein NextGen RAN (NG RAN) oder eine andere Art von RAN sein. In mindestens einer Ausführungsform nutzen die UEs 5002 und 5004 die Verbindungen 5012 bzw. 5014, die jeweils eine physikalische Kommunikationsschnittstelle oder -schicht umfassen. In mindestens einer Ausführungsform sind die Verbindungen 5012 und 5014 als Luftschnittstelle dargestellt, um eine kommunikative Kopplung zu ermöglichen, und können mit zellularen Kommunikationsprotokollen übereinstimmen, wie z.B. einem GSM-Protokoll (Global System for Mobile Communications), einem CDMA-Netzwerkprotokoll (Code-Division Multiple Access), einem Push-to-Talk (PTT)-Protokoll, ein PTT over Cellular (POC)-Protokoll, einem Universal Mobile Telecommunications System (UMTS)-Protokoll, einem 3GPP Long Term Evolution (LTE)-Protokoll, einem Protokoll der fünften Generation (5G), einem New Radio (NR)-Protokoll und Variationen davon.
In mindestens einer Ausführungsform können die UEs 5002 und 5004 darüber hinaus direkt Kommunikationsdaten über eine ProSe-Schnittstelle 5006 austauschen. In mindestens einer Ausführungsform kann die ProSe-Schnittstelle 5006 alternativ als eine Sidelink-Schnittstelle bezeichnet werden, die einen oder mehrere logische Kanäle aufweist, einschließlich, aber nicht beschränkt auf einen Physical Sidelink Control Channel (PSCCH), einen Physical Sidelink Shared Channel (PSSCH), einen Physical Sidelink Discovery Channel (PSDCH) und einen Physical Sidelink Broadcast Channel (PSBCH).
In mindestens einer Ausführungsform ist das UE 5004 so ausgestaltet, dass es über die Verbindung 5008 auf einen Zugangspunkt (AP) 5010 zugreifen kann. In mindestens einer Ausführungsform kann die Verbindung 5008 eine lokale drahtlose Verbindung umfassen, wie beispielsweise eine Verbindung, die mit einem IEEE 802.11-Protokoll übereinstimmt, wobei der AP 5010 einen Wireless Fidelity (WiFi®)-Router umfassen würde. In mindestens einer Ausführungsform ist der AP 5010 so dargestellt, dass er mit dem Internet verbunden ist, ohne sich mit einem Kernnetzwerk eines drahtlosen Systems zu verbinden.
In mindestens einer Ausführungsform kann das RAN 5016 einen oder mehrere Zugangsknoten aufweisen, die die Verbindungen 5012 und 5014 ermöglichen. In mindestens einer Ausführungsform können diese Zugangsknoten (ANs) als Basisstationen (BSs), NodeBs, evolved NodeBs (eNBs), next Generation NodeBs (gNB), RAN-Knoten usw. bezeichnet werden und können Bodenstationen (z.B. terrestrische Zugangspunkte) oder Satellitenstationen umfassen, die eine Abdeckung innerhalb eines geografischen Gebiets (z.B. einer Zelle) bieten. In mindestens einer Ausführungsform kann das RAN 5016 einen oder mehrere RAN-Knoten für die Bereitstellung von Makrozellen, z.B. Makro-RAN-Knoten 5018, und einen oder mehrere RAN-Knoten für die Bereitstellung von Femto- oder Pikozellen (z.B. Zellen mit kleineren Abdeckungsbereichen, geringerer Nutzerkapazität oder höherer Bandbreite im Vergleich zu Makrozellen), z.B. Low Power (LP) RAN-Knoten 5020, aufweisen.
In mindestens einer Ausführungsform kann jeder der RAN-Knoten 5018 und 5020 ein Luftschnittstellenprotokoll abschließen und ein erster Kontaktpunkt für UEs 5002 und 5004 sein. In mindestens einer Ausführungsform kann jeder der RAN-Knoten 5018 und 5020 verschiedene logische Funktionen für RAN 5016 erfüllen, die unter anderem Funktionen der Funknetzsteuerung (RNC) aufweisen, wie z.B. die Verwaltung von Funkträgern, die dynamische Verwaltung von Uplink- und Downlink-Funkressourcen und die Planung von Datenpaketen sowie das Mobilitätsmanagement.
In mindestens einer Ausführungsform können die UEs 5002 und 5004 so ausgestaltet sein, dass sie unter Verwendung von Orthogonal Frequency-Division Multiplexing („OFDM“)-Kommunikationssignalen miteinander oder mit einem der RAN-Knoten 5018 und 5020 über einen Mehrträger-Kommunikationskanal gemäß verschiedenen Kommunikationstechniken kommunizieren, wie z.B., aber nicht beschränkt auf, eine Orthogonal Frequency Division Multiple Access (OFDMA)-Kommunikationstechnik (z.B., (z.B. für Downlink-Kommunikationen) oder eine Single Carrier Frequency Division Multiple Access (SC-FDMA)-Kommunikationstechnik (z.B. für Uplink- und ProSe- oder Sidelink-Kommunikationen) und/oder Variationen davon. In mindestens einer Ausführungsform können OFDM-Signale eine Vielzahl von orthogonalen Unterträgern umfassen.
In mindestens einer Ausführungsform kann ein Downlink-Ressourcenraster für Downlink-Übertragungen von einem der RAN-Knoten 5018 und 5020 zu den UEs 5002 und 5004 verwendet werden, während für Uplink-Übertragungen ähnliche Techniken eingesetzt werden können. In mindestens einer Ausführungsform kann ein Raster ein Zeit-Frequenz-Raster sein, das als Ressourcenraster oder Zeit-Frequenz-Ressourcenraster bezeichnet wird und eine physikalische Ressource in einem Downlink in jedem Slot darstellt. In mindestens einer Ausführungsform ist eine solche Darstellung auf der Zeit-Frequenz-Ebene bei OFDM-Systemen üblich, was die Zuweisung von Funkressourcen intuitiv macht. In mindestens einer Ausführungsform entspricht jede Spalte und jede Zeile eines Ressourcenrasters einem OFDM-Symbol bzw. einem OFDM-Unterträger. In mindestens einer Ausführungsform entspricht die Dauer eines Ressourcenrasters in einem Zeitbereich einem Zeitschlitz in einem Funkrahmen. In mindestens einer Ausführungsform wird die kleinste Zeit-/Frequenzeinheit in einem Ressourcenraster als Ressourcenelement bezeichnet. In mindestens einer Ausführungsform umfasst jedes Ressourcenraster eine Anzahl von Ressourcenblöcken, die eine Abbildung bestimmter physikalischer Kanäle auf Ressourcenelemente beschreiben. In mindestens einer Ausführungsform umfasst jeder Ressourcenblock eine Sammlung von Ressourcenelementen. In mindestens einer Ausführungsform kann dies in einem Frequenzbereich eine kleinste Menge von Ressourcen darstellen, die derzeit zugewiesen werden können. In mindestens einer Ausführungsform gibt es mehrere verschiedene physikalische Downlink-Kanäle, die unter Verwendung solcher Ressourcenblöcke übertragen werden.
In mindestens einer Ausführungsform kann ein gemeinsam genutzter physikalischer Downlink-Kanal (PDSCH) Nutzdaten und Signalisierung auf höherer Ebene zu den UEs 5002 und 5004 übertragen. In mindestens einer Ausführungsform kann ein physikalischer Downlink-Kontrollkanal (PDCCH) unter anderem Informationen über ein Transportformat und Ressourcenzuweisungen in Bezug auf den PDSCH-Kanal übertragen. In mindestens einer Ausführungsform kann er auch die UEs 5002 und 5004 über ein Transportformat, eine Ressourcenzuweisung und HARQ-Informationen (Hybrid Automatic Repeat Request) in Bezug auf einen gemeinsam genutzten Kanal in der Aufwärtsrichtung informieren. In mindestens einer Ausführungsform kann typischerweise das Downlink-Scheduling (Zuweisung von Kontroll- und Shared-Channel-Ressourcenblöcken an UE 5002 innerhalb einer Zelle) an einem der RAN-Knoten 5018 und 5020 auf der Grundlage von Kanalqualitätsinformationen durchgeführt werden, die von einem der UEs 5002 und 5004 zurückgemeldet werden. In mindestens einer Ausführungsform können Informationen über die Zuweisung von Downlink-Ressourcen auf einem PDCCH gesendet werden, der für jedes der UEs 5002 und 5004 verwendet (z.B. zugewiesen) wird.
In mindestens einer Ausführungsform kann ein PDCCH Steuerkanalelemente (CCEs) verwenden, um Steuerinformationen zu übertragen. In mindestens einer Ausführungsform können die komplexwertigen PDCCH-Symbole vor ihrer Zuordnung zu Ressourcenelementen zunächst in Quadrupletts organisiert werden, die dann unter Verwendung eines Subblock-Interleavers zur Ratenanpassung permutiert werden können. In mindestens einer Ausführungsform kann jedes PDCCH unter Verwendung eines oder mehrerer dieser CCEs übertragen werden, wobei jedes CCE neun Sätzen von vier physikalischen Ressourcenelementen, den so genannten Ressourcenelementgruppen (REGs), entsprechen kann. In mindestens einer Ausführungsform können jeder REG vier Quadrature Phase Shift Keying (QPSK)-Symbole zugeordnet werden. In mindestens einer Ausführungsform kann PDCCH unter Verwendung einer oder mehrerer CCEs übertragen werden, abhängig von der Größe einer Downlink-Kontrollinformation (DCI) und einer Kanalbedingung. In mindestens einer Ausführungsform kann es vier oder mehr verschiedene PDCCH-Formate geben, die in LTE mit einer unterschiedlichen Anzahl von CCEs definiert sind (z.B. Aggregationsebene, L=1, 2, 4 oder 8).
In mindestens einer Ausführungsform kann ein erweiterter physikalischer Downlink-Kontrollkanal (EPDCCH), der PDSCH-Ressourcen nutzt, für die Übertragung von Kontrollinformationen verwendet werden. In mindestens einer Ausführungsform kann der EPDCCH unter Verwendung eines oder mehrerer erweiterter Steuerkanalelemente (ECCEs) übertragen werden. In mindestens einer Ausführungsform kann jedes ECCE neun Sätzen von vier physikalischen Ressourcenelementen entsprechen, die als Enhanced Resource Element Groups (EREGs) bezeichnet werden. In mindestens einer Ausführungsform kann eine ECCE bei anderen Ausführungen eine andere Anzahl von EREGs haben.
In mindestens einer Ausführungsform ist das RAN 5016 über eine S1-Schnittstelle 5022 kommunikativ mit einem Kernnetzwerk (CN) 5038 gekoppelt. In mindestens einer Ausführungsform kann das CN 5038 ein Evolved Packet Core (EPC)-Netzwerk, ein NextGen Packet Core (NPC)-Netzwerk oder eine andere Art von CN sein. In mindestens einer Ausführungsform ist die S1-Schnittstelle 5022 in zwei Teile aufgeteilt: S1-U-Schnittstelle 5026, die Verkehrsdaten zwischen RAN-Knoten 5018 und 5020 und Serving Gateway (S-GW) 5030 überträgt, und eine S1-Mobility Management Entity (MME)-Schnittstelle 5024, die eine Signalisierungsschnittstelle zwischen RAN-Knoten 5018 und 5020 und MMEs 5028 ist.
In mindestens einer Ausführungsform umfasst das CN 5038 MMEs 5028, ein S-GW 5030, Packet Data Network (PDN) Gateway (P-GW) 5034 und einen Home Subscriber Server (HSS) 5032. In mindestens einer Ausführungsform können die MMEs 5028 eine ähnliche Funktion haben wie die Steuerebene von älteren Serving General Packet Radio Service (GPRS) Support Nodes (SGSN). In mindestens einer Ausführungsform können die MMEs 5028 Mobilitätsaspekte beim Zugang verwalten, wie z.B. die Gateway-Auswahl und die Verwaltung der Tracking Area List. In mindestens einer Ausführungsform kann der HSS 5032 eine Datenbank für Netzwerknutzer aufweisen, die abonnementbezogene Informationen zur Unterstützung der Handhabung von Kommunikationssitzungen durch die Netzwerkeinheiten enthält. In mindestens einer Ausführungsform kann das CN 5038 einen oder mehrere HSS 5032 umfassen, abhängig von der Anzahl der Mobilfunkteilnehmer, der Kapazität eines Geräts, der Organisation eines Netzwerkes usw. In mindestens einer Ausführungsform kann der HSS 5032 Unterstützung für Routing/Roaming, Authentifizierung, Autorisierung, Namens-/Adressierungsauflösung, Standortabhängigkeiten usw. bieten.
In mindestens einer Ausführungsform kann der S-GW 5030 eine S1-Schnittstelle 5022 in Richtung RAN 5016 abschließen und leitet Datenpakete zwischen RAN 5016 und CN 5038 weiter. In mindestens einer Ausführungsform kann S-GW 5030 ein lokaler Mobilitätsankerpunkt für Inter-RAN-Knoten-Handover sein und kann auch einen Anker für Inter-3GPP-Mobilität bereitstellen. In mindestens einer Ausführungsform können andere Zuständigkeiten das rechtmäßige Abfangen, die Gebührenerhebung und die Durchsetzung bestimmter Richtlinien aufweisen.
In mindestens einer Ausführungsform kann der P-GW 5034 eine SGi-Schnittstelle zu einem PDN abschließen. In mindestens einer Ausführungsform kann das P-GW 5034 Datenpakete zwischen einem EPC-Netzwerk 5038 und externen Netzwerken wie einem Netzwerk, das einen Anwendungsserver 5040 (alternativ als Anwendungsfunktion (AF) bezeichnet) aufweist, über eine Internetprotokoll (IP)-Schnittstelle 5042 bereitstellen. In mindestens einer Ausführungsform kann der Anwendungsserver 5040 ein Element sein, das Anwendungen anbietet, die IP-Trägerressourcen mit einem Kernnetzwerk nutzen (z.B. UMTS-Paketdienste (PS)-Domäne, LTE-PS-Datendienste usw.). In mindestens einer Ausführungsform ist das P-GW 5034 über eine IP-Kommunikationsschnittstelle 5042 kommunikativ mit einem Anwendungsserver 5040 gekoppelt. In mindestens einer Ausführungsform kann der Anwendungsserver 5040 auch so ausgestaltet sein, dass er einen oder mehrere Kommunikationsdienste (z.B. Voice-over-Internet Protocol (VoIP)-Sitzungen, PTT-Sitzungen, Gruppenkommunikationssitzungen, Social-Networking-Dienste usw.) für UEs 5002 und 5004 über das CN 5038 unterstützt.
In mindestens einer Ausführungsform kann das P-GW 5034 darüber hinaus ein Knoten für die Durchsetzung von Richtlinien und die Erhebung von Gebührendaten sein. In mindestens einer Ausführungsform ist die Policy and Charging Enforcement Function (PCRF) 5036 ein Policy- und Gebührensteuerungselement des CN 5038. In mindestens einer Ausführungsform kann es in einem Nicht-Roaming-Szenario eine einzige PCRF in einem Home Public Land Mobile Network (HPLMN) geben, die mit einer Internet Protocol Connectivity Access Network (IP-CAN)-Sitzung eines UE verbunden ist. In mindestens einer Ausführungsform kann es in einem Roaming-Szenario mit lokaler Verkehrsaufteilung zwei PCRFs geben, die mit der IP-CAN-Sitzung eines UE verbunden sind: eine Home-PCRF (H-PCRF) innerhalb eines HPLMN und eine Visited-PCRF (V-PCRF) innerhalb eines Visited Public Land Mobile Network (VPLMN). In mindestens einer Ausführungsform kann die PCRF 5036 über das P-GW 5034 mit dem Anwendungsserver 5040 kommunikativ gekoppelt sein. In mindestens einer Ausführungsform kann der Anwendungsserver 5040 dem PCRF 5036 signalisieren, einen neuen Dienstfluss anzuzeigen und eine geeignete Dienstgüte (QoS) und Gebührenparameter auszuwählen. In mindestens einer Ausführungsform kann die PCRF 5036 diese Regel in einer Policy and Charging Enforcement Function (PCEF) (nicht gezeigt) mit einer geeigneten Verkehrsflussvorlage (TFT) und einer QoS-Klassenkennung (QCI) bereitstellen, die eine QoS und eine Gebührenberechnung gemäß den Angaben des Anwendungsservers 5040 einleitet.
In mindestens einer Ausführungsform werden ein oder mehrere der in 50 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 50 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 50 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
51 veranschaulicht beispielhafte Komponenten einer Einrichtung 5100 gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform kann die Einrichtung 5100 eine Anwendungsschaltung 5104, eine Basisbandschaltung 5108, eine Hochfrequenz (HF)-Schaltung 5110, eine Front-End-Modul (FEM)-Schaltung 5102, eine oder mehrere Antennen 5112 und eine Energieverwaltungsschaltung (PMC) 5106 aufweisen, die zumindest wie gezeigt miteinander gekoppelt sind. In mindestens einer Ausführungsform können die Komponenten der dargestellten Einrichtung 5100 in einem UE oder einem RAN-Knoten vorhanden sein. In mindestens einer Ausführungsform kann die Einrichtung 5100 weniger Elemente aufweisen (z.B. kann ein RAN-Knoten keine Anwendungsschaltung 5104 verwenden und stattdessen einen Prozessor/Controller zur Verarbeitung von IP-Daten aufweisen, die von einem EPC empfangen wurden). In mindestens einer Ausführungsform kann die Einrichtung 5100 zusätzliche Elemente aufweisen, wie z.B. einen Speicher, eine Anzeige, eine Kamera, einen Sensor oder eine Eingabe-/Ausgabeschnittstelle (I/O). In mindestens einer Ausführungsform können die unten beschriebenen Komponenten in mehr als einer Einrichtung vorhanden sein (z.B. können die Schaltungen separat in mehr als einer Einrichtung für Cloud-RAN (C-RAN)-Implementierungen vorhanden sein).
In mindestens einer Ausführungsform kann die Anwendungsschaltung 5104 einen oder mehrere Anwendungsprozessoren aufweisen. In mindestens einer Ausführungsform kann die Anwendungsschaltung 5104 eine Schaltung aufweisen, wie z.B. einen oder mehrere Einkern- oder Mehrkern-Prozessoren, ist aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann (können) der (die) Prozessor(en) eine beliebige Kombination von Allzweckprozessoren und dedizierten Prozessoren (z.B. Grafikprozessoren, Anwendungsprozessoren usw.) aufweisen. In mindestens einer Ausführungsform können die Prozessoren mit einem Speicher gekoppelt sein oder einen solchen aufweisen und so ausgestaltet sein, dass sie im Speicher gespeicherte Befehle ausführen, damit verschiedene Anwendungen oder Betriebssysteme auf der Einrichtung 5100 laufen können. In mindestens einer Ausführungsform können die Prozessoren der Anwendungsschaltung 5104 von einem EPC empfangene IP-Datenpakete verarbeiten.
In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 eine Schaltung aufweisen, wie z.B. einen oder mehrere Einkern- oder Mehrkern-Prozessoren, ohne darauf beschränkt zu sein. In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 einen oder mehrere Basisbandprozessoren oder eine Steuerlogik aufweisen, um Basisbandsignale zu verarbeiten, die von einem Empfangssignalweg der HF-Schaltung 5110 empfangen werden, und um Basisbandsignale für einen Sendesignalweg der HF-Schaltung 5110 zu erzeugen. In mindestens einer Ausführungsform kann die Basisbandverarbeitungsschaltung 5108 eine Schnittstelle mit der Anwendungsschaltung 5104 zur Erzeugung und Verarbeitung von Basisbandsignalen und zur Steuerung des Betriebs der HF-Schaltung 5110 bilden. In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 einen Basisbandprozessor 5108A der dritten Generation (3G), einen Basisbandprozessor 5108B der vierten Generation (4G), einen Basisbandprozessor 5108C der fünften Generation (5G) oder andere Basisbandprozessoren 5108D für andere bestehende, in der Entwicklung befindliche oder zu entwickelnde Generationen (z.B. zweite Generation (2G), sechste Generation (6G) usw.) aufweisen. In mindestens einer Ausführungsform können die Basisband-Schaltkreise 5108 (z.B. einer oder mehrere der Basisband-Prozessoren 5108A-D) verschiedene Funksteuerungsfunktionen übernehmen, die die Kommunikation mit einem oder mehreren Funknetzwerken über die HF-Schaltkreise 5110 ermöglichen. In mindestens einer Ausführungsform kann ein Teil oder die gesamte Funktionalität der Basisbandprozessoren 5108A-D in Modulen enthalten sein, die im Speicher 5108G gespeichert und über eine Zentraleinheit (CPU) 5108E ausgeführt werden. In mindestens einer Ausführungsform können die Funksteuerungsfunktionen eine Signalmodulation/Demodulation, eine Codierung/Decodierung, eine Funkfrequenzverschiebung usw. aufweisen, sind aber nicht darauf beschränkt. In mindestens einer Ausführungsform kann die Modulations-/Demodulationsschaltung der Basisbandschaltung 5108 eine Fast-Fourier-Transformation (FFT), eine Vorcodierung oder eine Konstellationsabbildungs-/Demodulationsfunktion aufweisen. In mindestens einer Ausführungsform kann die Codier-/Decodierschaltung der Basisbandschaltung 5108 eine Faltung, eine Tailbiting-Faltung, eine Turbo-, eine Viterbi- oder eine Low Density Parity Check (LDPC)-Codier-/Decodierfunktionalität aufweisen.
In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 einen oder mehrere digitale Audiosignalprozessoren (DSP) 5108F aufweisen. In mindestens einer Ausführungsform kann (können) der (die) Audio-DSP(s) 5108F Elemente zur Komprimierung/Dekomprimierung und Echounterdrückung aufweisen und bei anderen Ausführungen andere geeignete Verarbeitungselemente enthalten. In mindestens einer Ausführungsform können die Komponenten des Basisband-Schaltkreises in einem einzigen Chip, einem einzigen Chipsatz oder bei einigen Ausführungsformen auf einer einzigen Leiterplatte kombiniert sein. In mindestens einer Ausführungsform können einige oder alle Komponenten des Basisband-Schaltkreises 5108 und des Anwendungsschaltkreises 5104 zusammen implementiert sein, wie z.B. auf einem System on a Chip (SOC).
In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 eine Kommunikation ermöglichen, die mit einer oder mehreren Funktechnologien kompatibel ist. In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 die Kommunikation mit einem entwickelten universellen terrestrischen Funkzugangsnetzwerk (EUTRAN) oder anderen drahtlosen Metropolitan Area Networks (WMAN), einem drahtlosen lokalen Netzwerk (WLAN), einem drahtlosen persönlichen Netzwerk (WPAN) unterstützen. In mindestens einer Ausführungsform ist die Basisbandschaltung 5108 so ausgestaltet, dass sie die Funkkommunikation von mehr als einem drahtlosen Protokoll unterstützt und kann als Multimode-Basisbandschaltung bezeichnet werden.
In mindestens einer Ausführungsform kann die HF-Schaltung 5110 die Kommunikation mit drahtlosen Netzwerken unter Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium ermöglichen. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 Switche, Filter, Verstärker usw. aufweisen, um die Kommunikation mit einem drahtlosen Netzwerk zu erleichtern. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 einen Empfangssignalpfad aufweisen, der eine Schaltung zur Abwärtskonvertierung der von der FEM-Schaltung 5102 empfangenen HF-Signale und zur Bereitstellung von Basisbandsignalen für die Basisbandschaltung 5108 aufweisen kann. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 auch einen Sendesignalpfad aufweisen, der eine Schaltung aufweisen kann, um von der Basisbandschaltung 5108 gelieferte HF-Signale aufwärts zu wandeln und HF-Ausgangssignale an die FEM-Schaltung 5102 zur Übertragung bereitzustellen.
In mindestens einer Ausführungsform kann der Empfangssignalweg der HF-Schaltung 5110 eine Mischerschaltung 5110a, eine Verstärkerschaltung 5110b und eine Filterschaltung 5110c aufweisen. In mindestens einer Ausführungsform kann ein Sendesignalpfad der HF-Schaltung 5110 eine Filterschaltung 5110c und eine Mischerschaltung 5110a aufweisen. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 auch eine Syntheseschaltung 5110d zum Synthetisieren einer Frequenz zur Verwendung durch die Mischerschaltung 5110a eines Empfangssignalwegs und eines Sendesignalwegs aufweisen. In mindestens einer Ausführungsform kann die Mischerschaltung 5110a eines Empfangssignalpfades so ausgestaltet sein, dass sie von der FEM-Schaltung 5102 empfangene HF-Signale auf der Grundlage einer von der Synthesizerschaltung 5110d bereitgestellten synthetisierten Frequenz abwärts wandelt. In mindestens einer Ausführungsform kann die Verstärkerschaltung 5110b so ausgestaltet sein, dass sie die abwärtsgewandelten Signale verstärkt, und die Filterschaltung 5110c kann ein Tiefpassfilter (LPF) oder Bandpassfilter (BPF) sein, das so ausgestaltet ist, dass es unerwünschte Signale aus den abwärtsgewandelten Signalen entfernt, um Ausgangs-Basisbandsignale zu erzeugen. In mindestens einer Ausführungsform können die Ausgangs-Basisbandsignale der Basisbandschaltung 5108 zur weiteren Verarbeitung zugeführt werden. In mindestens einer Ausführungsform kann es sich bei den Ausgangs-Basisbandsignalen um Nullfrequenz-Basisbandsignale handeln, obwohl dies keine Voraussetzung ist. In mindestens einer Ausführungsform kann die Mischerschaltung 5110a eines Empfangssignalwegs passive Mischer umfassen.
In mindestens einer Ausführungsform kann die Mischerschaltung 5110a eines Sendesignalpfades so ausgestaltet sein, dass sie Eingangs-Basisbandsignale auf der Grundlage einer synthetisierten Frequenz, die von der Synthesizerschaltung 5110d bereitgestellt wird, hochkonvertiert, um HF-Ausgangssignale für die FEM-Schaltung 5102 zu erzeugen. In mindestens einer Ausführungsform können die Basisbandsignale von der Basisbandschaltung 5108 bereitgestellt und von der Filterschaltung 5110c gefiltert werden.
In mindestens einer Ausführungsform können die Mischerschaltung 5110a eines Empfangssignalpfades und die Mischerschaltung 5110a eines Sendesignalpfades zwei oder mehr Mischer aufweisen und für eine Quadraturabwärts- bzw. -aufwärtskonvertierung angeordnet sein. In mindestens einer Ausführungsform können die Mischerschaltung 5110a eines Empfangssignalpfades und die Mischerschaltung 5110a eines Sendesignalpfades zwei oder mehr Mischer aufweisen und zur Bildunterdrückung (z.B. Hartley-Bildunterdrückung) angeordnet sein. In mindestens einer Ausführungsform können die Mischerschaltung 5110a eines Empfangssignalpfades und die Mischerschaltung 5110a für eine direkte Abwärts- bzw. Aufwärtskonvertierung angeordnet sein. In mindestens einer Ausführungsform können die Mischerschaltung 5110a eines Empfangssignalpfades und die Mischerschaltung 5110a eines Sendesignalpfades für einen Superheterodynbetrieb ausgestaltet sein.
In mindestens einer Ausführungsform können die Ausgangs-Basisbandsignale und die Eingangs-Basisbandsignale analoge Basisbandsignale sein. In mindestens einer Ausführungsform können die Ausgangsbasisbandsignale und die Eingangs-Basisbandsignale digitale Basisbandsignale sein. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 einen Analog-Digital-Wandler (ADC) und einen Digital-Analog-Wandler (DAC) aufweisen, und die Basisband-Schaltung 5108 kann eine digitale Basisband-Schnittstelle aufweisen, um mit der HF-Schaltung 5110 zu kommunizieren.
In mindestens einer Ausführungsform kann ein separater Funk-IC-Schaltkreis für die Verarbeitung von Signalen für jedes Spektrum vorgesehen sein. In mindestens einer Ausführungsform kann der Synthesizer-Schaltkreis 511 0d ein fraktionaler N-Synthesizer oder ein fraktionaler N/N+1-Synthesizer sein. In mindestens einer Ausführungsform kann die Synthesizerschaltung 511 0d ein Delta-Sigma-Synthesizer, ein Frequenzvervielfacher oder ein Synthesizer sein, der einen Phasenregelkreis mit einem Frequenzteiler umfasst.
In mindestens einer Ausführungsform kann die Synthesizerschaltung 5110d so ausgestaltet sein, dass sie eine Ausgangsfrequenz zur Verwendung durch die Mischerschaltung 5110a der HF-Schaltung 5110 auf der Grundlage eines Frequenzeingangs und eines Teilersteuereingangs synthetisiert. In mindestens einer Ausführungsform kann die Synthesizerschaltung 5110d ein fraktionaler N/N+1-Synthesizer sein.
In mindestens einer Ausführungsform kann der Frequenzeingang von einem spannungsgesteuerten Oszillator (VCO) bereitgestellt werden. In mindestens einer Ausführungsform kann die Steuerung des Teilers je nach gewünschter Ausgangsfrequenz entweder von der Basisbandschaltung 5108 oder vom Anwendungsprozessor 5104 bereitgestellt werden. In mindestens einer Ausführungsform kann ein Teilersteuereingang (z.B. N) anhand einer Nachschlagetabelle auf der Grundlage eines vom Anwendungsprozessor 5104 angegebenen Kanals bestimmt werden.
In mindestens einer Ausführungsform kann der Synthesizer-Schaltkreis 5110d des HF-Schaltkreises 5110 einen Teiler, eine Delay-Locked-Loop (DLL), einen Multiplexer und einen Phasenakkumulator aufweisen. In mindestens einer Ausführungsform kann es sich bei dem Teiler um einen Dual-Modul-Teiler (DMD) und bei dem Phasenakkumulator um einen digitalen Phasenakkumulator (DPA) handeln. In mindestens einer Ausführungsform kann der DMD so ausgestaltet sein, dass er ein Eingangssignal entweder durch N oder N+1 teilt (z.B. auf der Grundlage eines Übertrags), um ein gebrochenes Teilungsverhältnis bereitzustellen. In mindestens einer Ausführungsform kann die DLL einen Satz von kaskadierten, abstimmbaren Verzögerungselementen, einen Phasendetektor, eine Ladungspumpe und ein D-Flip-Flop aufweisen. In mindestens einer Ausführungsform können die Verzögerungselemente so ausgestaltet sein, dass sie eine VCO-Periode in Nd gleiche Phasenpakete aufteilen, wobei Nd eine Anzahl von Verzögerungselementen in einer Verzögerungsleitung ist. In mindestens einer Ausführungsform bietet die DLL auf diese Weise eine negative Rückkopplung, um sicherzustellen, dass die Gesamtverzögerung durch eine Verzögerungsleitung einem VCO-Zyklus entspricht.
In mindestens einer Ausführungsform kann die Synthesizerschaltung 5110d so ausgestaltet sein, dass sie eine Trägerfrequenz als Ausgangsfrequenz erzeugt, während bei anderen Ausführungen die Ausgangsfrequenz ein Vielfaches einer Trägerfrequenz sein kann (z.B. das Zweifache einer Trägerfrequenz, das Vierfache einer Trägerfrequenz) und in Verbindung mit einer Quadraturgenerator- und -teilerschaltung verwendet wird, um mehrere Signale mit einer Trägerfrequenz mit mehreren unterschiedlichen Phasen in Bezug aufeinander zu erzeugen. In mindestens einer Ausführungsform kann die Ausgangsfrequenz eine LO-Frequenz (fLO) sein. In mindestens einer Ausführungsform kann die HF-Schaltung 5110 einen IQ/Pol-Wandler aufweisen.
In mindestens einer Ausführungsform kann die FEM-Schaltung 5102 einen Empfangssignalpfad aufweisen, der eine Schaltung aufweisen kann, die so ausgestaltet ist, dass sie mit den von einer oder mehreren Antennen 5112 empfangenen HF-Signalen arbeitet, die empfangenen Signale verstärkt und verstärkte Versionen der empfangenen Signale der HF-Schaltung 5110 zur weiteren Verarbeitung bereitstellt. In mindestens einer Ausführungsform kann die FEM-Schaltung 5102 auch einen Sendesignalpfad aufweisen, der eine Schaltung aufweisen kann, die so konfiguriert ist, dass sie Signale zur Übertragung verstärkt, die von der HF-Schaltung 5110 zur Übertragung durch eine oder mehrere von einer oder mehreren Antennen 5112 bereitgestellt werden. In mindestens einer Ausführungsform kann die Verstärkung durch einen Sende- oder Empfangssignalpfad ausschließlich in der HF-Schaltung 5110, ausschließlich in einem FEM 5102 oder sowohl in der HF-Schaltung 5110 als auch in einem FEM 5102 erfolgen.
In mindestens einer Ausführungsform kann die FEM-Schaltung 5102 einen TX/RX-Switch aufweisen, um zwischen Sende- und Empfangsbetrieb umzuschalten. In mindestens einer Ausführungsform kann die FEM-Schaltung einen Empfangssignalpfad und einen Sendesignalpfad aufweisen. In mindestens einer Ausführungsform kann ein Empfangssignalpfad der FEM-Schaltung einen LNA aufweisen, um empfangene HF-Signale zu verstärken und verstärkte empfangene HF-Signale als Ausgangssignal bereitzustellen (z.B. an die HF-Schaltung 5110). In mindestens einer Ausführungsform kann ein Sendesignalpfad der FEM-Schaltung 5102 einen Leistungsverstärker (PA), um HF-Eingangssignale zu verstärken (z.B. bereitgestellt von der HF-Schaltung 5110), und einen oder mehrere Filter, um HF-Signale für die anschließende Übertragung zu erzeugen (z.B. durch eine oder mehrere von einer oder mehreren Antennen 5112), aufweisen.
In mindestens einer Ausführungsform kann die PMC 5106 die der Basisbandschaltung 5108 bereitgestellte Leistung verwalten. In mindestens einer Ausführungsform kann die PMC 5106 die Auswahl der Stromquelle, die Spannungsskalierung, die Batterieladung oder die DC/DC-Wandlung steuern. In mindestens einer Ausführungsform kann die PMC 5106 häufig vorhanden sein, wenn die Einrichtung 5100 über eine Batterie mit Strom versorgt werden kann, z.B. wenn die Einrichtung in einem UE enthalten ist. In mindestens einer Ausführungsform kann die PMC 5106 die Leistungsumwandlungseffizienz erhöhen und gleichzeitig eine wünschenswerte Implementierungsgröße und Wärmeableitungseigenschaften bereitstellen.
In mindestens einer Ausführungsform kann die PMC 5106 zusätzlich oder alternativ mit anderen Komponenten gekoppelt sein und ähnliche Energieverwaltungsoperationen für andere Komponenten durchführen, wie z.B., aber nicht beschränkt auf, Anwendungsschaltungen 5104, HF-Schaltungen 5110 oder ein FEM 5102.
In mindestens einer Ausführungsform kann die PMC 5106 verschiedene Stromsparmechanismen der Einrichtung 5100 steuern oder anderweitig Teil davon sein. In mindestens einer Ausführungsform kann die Einrichtung 5100, wenn sie sich in einem RRC-Verbindungszustand befindet, in dem sie noch mit einem RAN-Knoten verbunden ist, da sie erwartet, in Kürze Verkehr zu empfangen, nach einer Zeit der Inaktivität in einen Zustand eintreten, der als Discontinuous Reception Mode (DRX) bekannt ist. In mindestens einer Ausführungsform kann sich die Einrichtung 5100 während dieses Zustands für kurze Zeitabschnitte abschalten und so Energie sparen.
In mindestens einer Ausführungsform kann die Einrichtung 5100, wenn über einen längeren Zeitraum kein Datenverkehr stattfindet, in einen RRC-Idle-Zustand übergehen, in dem sie die Verbindung zu einem Netzwerk trennt und keine Operationen wie eine Kanalqualitätsrückmeldung, ein Handover usw. durchführt. In mindestens einer Ausführungsform geht die Einrichtung 5100 in einen Zustand mit sehr geringem Stromverbrauch über und führt einen Funkruf durch, bei dem sie wiederum periodisch aufwacht, um ein Netzwerk abzuhören, und sich dann wieder abschaltet. In mindestens einer Ausführungsform kann die Einrichtung 5100 in diesem Zustand keine Daten empfangen; um Daten zu empfangen, muss sie wieder in den Zustand RRC Connected übergehen.
In mindestens einer Ausführungsform kann ein zusätzlicher Energiesparmodus es einer Einrichtung ermöglichen, für Zeiträume, die länger sind als ein Paging-Intervall (im Bereich von Sekunden bis zu einigen Stunden), für ein Netzwerk nicht verfügbar zu sein. In mindestens einer Ausführungsform ist eine Einrichtung während dieser Zeit für ein Netzwerk völlig unerreichbar und kann sich vollständig abschalten. In mindestens einer Ausführungsform sind alle während dieser Zeit gesendeten Daten mit einer großen Verzögerung verbunden, und es wird angenommen, dass die Verzögerung akzeptabel ist.
In mindestens einer Ausführungsform können Prozessoren des Anwendungsschaltkreises 5104 und Prozessoren des Basisbandschaltkreises 5108 verwendet werden, um Elemente einer oder mehrerer Instanzen eines Protokollstacks auszuführen. In mindestens einer Ausführungsform können die Prozessoren der Basisbandschaltung 5108, allein oder in Kombination, zur Ausführung von Schicht-3-, Schicht-2- oder Schicht-1-Funktionalität verwendet werden, während die Prozessoren der Anwendungsschaltung 5108 von diesen Schichten empfangene Daten (z.B. Paketdaten) nutzen und darüber hinaus Schicht-4-Funktionalität ausführen können (z.B. die Schichten Transmission Communication Protocol (TCP) und User Datagram Protocol (UDP)). In mindestens einer Ausführungsform kann die Schicht 3 eine RRC-Schicht (Radio Resource Control) umfassen. In mindestens einer Ausführungsform kann die Schicht 2 eine Medium Access Control (MAC)-Schicht, eine Radio Link Control (RLC)-Schicht und eine Packet Data Convergence Protocol (PDCP)-Schicht umfassen. In mindestens einer Ausführungsform kann die Schicht 1 eine physikalische Schicht (PHY) eines UE/RAN-Knotens umfassen.
In mindestens einer Ausführungsform werden ein oder mehrere der in 51 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 51 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 51 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
52 veranschaulicht gemäß mindestens einer Ausführungsform beispielhafte Schnittstellen von Basisbandschaltungen. In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 von 51, wie oben erörtert, die Prozessoren 5108A-5108E und einen von den Prozessoren genutzten Speicher 5108G umfassen. In mindestens einer Ausführungsform kann jeder der Prozessoren 5108A-5108E jeweils eine Speicherschnittstelle 5202A-5202E aufweisen, um Daten an/von Speicher 5108G zu senden/empfangen.
In mindestens einer Ausführungsform kann die Basisbandschaltung 5108 darüber hinaus eine oder mehrere Schnittstellen zur kommunikativen Kopplung mit anderen Schaltungen/Einrichtungen aufweisen, wie z.B. eine Speicherschnittstelle 5204 (z.B. eine Schnittstelle zum Senden/Empfangen von Daten zu/von einem Speicher außerhalb der Basisbandschaltung 5108), eine Anwendungsschaltungsschnittstelle 5206 (z.B. eine Schnittstelle zum Senden/Empfangen von Daten zu/von der Anwendungsschaltung 5104 von 51), eine HF-Schaltungsschnittstelle 5208 (z.B. eine Schnittstelle zum Senden/Empfangen von Daten an/von HF-Schaltkreisen 5110 von 51), eine Schnittstelle für drahtlose Hardwarekonnektivität 5210 (z.B. eine Schnittstelle zum Senden/Empfangen von Daten an/von Near Field Communication (NFC)-Komponenten, Bluetooth®-Komponenten (z.B. Bluetooth® Low Energy), Wi-Fi®-Komponenten und anderen Kommunikationskomponenten) und eine Schnittstelle für Energieverwaltung 5212 (z.B. eine Schnittstelle zum Senden/Empfangen von Energie- oder Steuersignalen an/von PMC 5106).
In mindestens einer Ausführungsform werden ein oder mehrere der in 52 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 52 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 52 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
53 veranschaulicht ein Beispiel für einen Uplink-Kanal, gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform veranschaulicht 53 ein Senden und Empfangen von Daten innerhalb eines gemeinsam genutzten physikalischen Uplink-Kanals (PUSCH) in 5G NR, der Teil einer physikalischen Schicht eines Mobilgerätenetzwerks sein kann.
In mindestens einer Ausführungsform ist der Physical Uplink Shared Channel (PUSCH) in 5G NR dazu bestimmt, gemultiplexte Steuerinformationen und Benutzeranwendungsdaten zu übertragen. In mindestens einer Ausführungsform bietet 5G NR im Vergleich zu seinem Vorgänger, der bei einigen Beispielen als 4G LTE bezeichnet werden kann, wesentlich mehr Flexibilität und Zuverlässigkeit, einschließlich elastischerer Pilotanordnungen und Unterstützung sowohl für zyklische Präfix (CP)-OFDM- als auch für gespreizte diskrete Fourier-Transformation (DFT-s)-OFDM-Wellenformen. In mindestens einer Ausführungsform wird die standardmäßig eingeführte gefilterte OFDM-Technik (f-OFDM) verwendet, um zusätzliche Filterung zur Verringerung der Out-of-Band-Emission und zur Verbesserung der Leistung bei höheren Modulationsordnungen hinzuzufügen. In mindestens einer Ausführungsform wurden Änderungen an der Vorwärtsfehlerkorrektur (FEC) vorgenommen, um die in 4G LTE verwendeten Turbo-Codes durch Quasi-Cyclic Low Density Parity Check (QC-LDPC)-Codes zu ersetzen, die nachweislich bessere Übertragungsraten erzielen und Möglichkeiten für effizientere Hardware-Implementierungen bieten.
In mindestens einer Ausführungsform ist die Übertragung von 5G-NR-Daten Downlink und Uplink in Rahmen von 42 ms Dauer organisiert, die jeweils in 10 Unterrahmen von je 1 ms unterteilt sind. In mindestens einer Ausführungsform bestehen die Unterrahmen aus einer variablen Anzahl von Schlitzen bzw. Slots, die von einem ausgewählten Unterträgerabstand abhängen, der in 5G-NR parametrisiert ist. In mindestens einer Ausführungsform wird ein Slot aus 14 OFDMA-Symbolen aufgebaut, denen jeweils ein zyklisches Präfix vorangestellt ist. In mindestens einer Ausführungsform wird ein Unterträger, der sich innerhalb eines Durchlassbereichs befindet und für die Übertragung vorgesehen ist, als Ressourcenelement (RE) bezeichnet. In mindestens einer Ausführungsform bildet eine Gruppe von 12 benachbarten REs in einem gleichen Symbol einen physikalischen Ressourcenblock bzw. Physical Resource Block (PRB).
In mindestens einer Ausführungsform definiert der 5G-NR-Standard zwei Typen von Referenzsignalen, die mit der Übertragung innerhalb eines PUSCH-Kanals verbunden sind. In mindestens einer Ausführungsform ist das Demodulationsreferenzsignal (DMRS) ein benutzerspezifisches Referenzsignal mit hoher Frequenzdichte. In mindestens einer Ausführungsform wird ein DMRS nur innerhalb dedizierter OFDMA-Symbole (orthogonal frequency-division multiple access) übertragen und ist für eine frequenzselektive Kanalschätzung vorgesehen. In mindestens einer Ausführungsform kann die Anzahl der DMRS-Symbole innerhalb eines Schlitzes je nach Ausgestaltung zwischen 1 und 4 variieren, wobei ein dichterer DMRS-Symbolabstand in der Zeit für schnelle zeitvariable Kanäle vorgesehen ist, um genauere Schätzungen innerhalb einer Kohärenzzeit eines Kanals zu erhalten. In mindestens einer Ausführungsform werden DMRS-PRBs in einer Frequenzdomäne innerhalb einer gesamten Übertragungszuweisung abgebildet. In mindestens einer Ausführungsform kann der Abstand zwischen einem DMRS-Ressourcenelement (RE), das demselben Antennenanschluss (AP) zugewiesen ist, zwischen 2 und 3 gewählt werden. In mindestens einer Ausführungsform erlaubt ein Standard im Falle von 2-2 Multiple-Input, Multiple-Output (MIMO) eine orthogonale Zuweisung von RE zwischen AP. In mindestens einer Ausführungsform kann ein Empfänger vor der MIMO-Entzerrung eine partielle Single-Input-Multiple-Output-(SIMO-) Kanalschätzung auf der Grundlage eines DMRS-RE durchführen, wobei die räumliche Korrelation vernachlässigt wird.
In mindestens einer Ausführungsform ist ein zweiter Typ von Referenzsignal ein Phasenverfolgungs-Referenzsignal bzw. Phase Tracking Reference Signal (PTRS). In mindestens einer Ausführungsform sind die PTRS-Unterträger in einer Kammstruktur angeordnet, die eine hohe Dichte in einem Zeitbereich aufweist. In mindestens einer Ausführungsform wird es hauptsächlich in mm-Wellen-Frequenzbändern verwendet, um das Phasenrauschen zu verfolgen und zu korrigieren, das eine erhebliche Quelle für Leistungsverluste ist. In mindestens einer Ausführungsform ist die Verwendung eines PTRS optional, da es die gesamte spektrale Effizienz einer Übertragung verringern kann, wenn die Auswirkungen von Phasenrauschen vernachlässigbar sind.
In mindestens einer Ausführungsform kann zur Übertragung von Daten ein Transportblock von einer MAC-Schicht erzeugt und an eine physikalische Schicht weitergegeben werden. In mindestens einer Ausführungsform kann es sich bei einem Transportblock um Daten handeln, die zu übertragen sind. In mindestens einer Ausführungsform beginnt eine Übertragung in einer physikalischen Schicht mit gruppierten Ressourcendaten, die als Transportblöcke bezeichnet werden können. In mindestens einer Ausführungsform wird ein Transportblock durch eine zyklische Redundanzprüfung (CRC) 5302 empfangen. In mindestens einer Ausführungsform wird an jeden Transportblock eine zyklische Redundanzprüfung zur Fehlererkennung angehängt. In mindestens einer Ausführungsform wird eine zyklische Redundanzprüfung zur Fehlererkennung in Transportblöcken verwendet. In mindestens einer Ausführungsform wird ein ganzer Transportblock zur Berechnung von CRC-Paritätsbits verwendet und diese Paritätsbits werden dann an ein Ende eines Transportblocks angehängt. In mindestens einer Ausführungsform werden minimale und maximale Codeblockgrößen festgelegt, damit die Blockgrößen mit darüber hinausgehenden Prozessen kompatibel sind. In mindestens einer Ausführungsform wird ein Eingabeblock segmentiert, wenn ein Eingabeblock größer als eine maximale Codeblockgröße ist.
In mindestens einer Ausführungsform wird ein Transportblock empfangen und mit einer Paritätsüberprüfungscodierung geringer Dichte bzw. Low-Density Parity Check- (LDPC-) Codierung 5304 codiert. In mindestens einer Ausführungsform verwendet NR Low-Density-Parity-Check- (LDPC-) Codes für einen Datenkanal und Polar-Codes für einen Steuerkanal. In mindestens einer Ausführungsform werden LDPC-Codes durch ihre Paritätsprüfungsmatrizen definiert, wobei jede Spalte ein codiertes Bit und jede Zeile eine Paritätsprüfungsgleichung darstellt. In mindestens einer Ausführungsform werden LDPC-Codes durch den iterativen Austausch von Nachrichten zwischen Variablen und Paritätsprüfungen decodiert. In mindestens einer Ausführungsform verwenden die für NR vorgeschlagenen LDPC-Codes eine quasi-zyklische Struktur, bei der eine Paritätsprüfungsmatrix durch eine kleinere Basismatrix definiert ist. In mindestens einer Ausführungsform stellt jeder Eintrag der Basismatrix entweder eine ZxZ-Nullmatrix oder eine verschobene ZxZ-Identitätsmatrix dar.
In mindestens einer Ausführungsform wird ein codierter Transportblock durch eine Ratenanpassung 5306 empfangen. In mindestens einer Ausführungsform wird ein codierter Block verwendet, um einen Ausgangsbitstrom mit einer gewünschten Coderate zu erzeugen. In mindestens einer Ausführungsform wird die Ratenanpassung 4206 verwendet, um einen Ausgangsbitstrom zu erzeugen, der mit einer gewünschten Coderate übertragen wird. In mindestens einer Ausführungsform werden Bits aus einem Puffer ausgewählt und reduziert, um einen Ausgangsbitstrom mit einer gewünschten Coderate zu erzeugen. In mindestens einer Ausführungsform ist ein Hybrid Automatic Repeat Request (HARQ) Fehlerkorrekturschema integriert.
In mindestens einer Ausführungsform werden die Ausgangsbits beim Verschlüsseln 5308 verschlüsselt, was zur Wahrung der Privatsphäre beitragen kann. In mindestens einer Ausführungsform werden die Codewörter bitweise mit einer orthogonalen Sequenz und einer UE-spezifischen Verschlüsselungssequenz multipliziert. In mindestens einer Ausführungsform kann die Ausgabe beim Chiffrieren 5308 in eine Modulation/Abbildung/Vorcodierung und andere Prozesse 5310 eingegeben werden. In mindestens einer Ausführungsform werden verschiedene Modulations-, Abbildungs- und Vorcodierungsprozesse durchgeführt.
In mindestens einer Ausführungsform werden die von der Verschlüsselung 5308 ausgegebenen Bits mit einem Modulationsschema moduliert, was zu Blöcken von Modulationssymbolen führt. In mindestens einer Ausführungsform werden die verschlüsselten Codewörter mit einem der Modulationsschemata QPSK, 16 QAM, 64 QAM moduliert, was zu einem Block von Modulationssymbolen führt. In mindestens einer Ausführungsform kann ein Kanal-Verschachtelungs-Prozess verwendet werden, der eine erste zeitliche Zuordnung von Modulationssymbolen zu einer Übertragungswellenform vornimmt und gleichzeitig sicherstellt, dass HARQ-Informationen in beiden Schlitzen vorhanden sind. In mindestens einer Ausführungsform werden die Modulationssymbole auf der Grundlage der Sendeantennen auf verschiedene Schichten abgebildet. In mindestens einer Ausführungsform können die Symbole vorcodiert werden, wobei sie in Gruppen unterteilt werden und eine inverse Fast-Fourier-Transformation durchgeführt werden kann. In mindestens einer Ausführungsform kann ein Transportdaten- und Steuerungsmultiplexing durchgeführt werden, so dass HARQ-Bestätigungs-Informationen (ACK) in beiden Zeitschlitzen vorhanden sind und auf Ressourcen um Demodulationsreferenzsignale herum abgebildet werden. In mindestens einer Ausführungsform werden verschiedene Vorcodierungsverfahren durchgeführt.
In mindestens einer Ausführungsform werden Symbole auf zugewiesene physikalische Ressourcenelemente in der Ressourcenelementzuordnung 5312 abgebildet. In mindestens einer Ausführungsform können die Zuweisungsgrößen auf Werte beschränkt sein, deren Primfaktoren 2, 3 und 5 sind. In mindestens einer Ausführungsform werden die Symbole in aufsteigender Reihenfolge, beginnend mit den Unterträgern, abgebildet. In mindestens einer Ausführungsform werden die Daten der auf die Unterträger abgebildeten Modulationssymbole durch eine IFFT-Operation bei einer OFDMA-Modulation 5314 mittels Orthogonal Frequency-Division Multiple Access moduliert. In mindestens einer Ausführungsform werden die Zeitbereichsdarstellungen jedes Symbols verkettet und mit einem FIR-Sendefilter gefiltert, um unerwünschte Out-of-Band-Emissionen in benachbarten Frequenzbändern zu dämpfen, die durch Phasendiskontinuitäten und die Verwendung unterschiedlicher Numerologien verursacht werden. In mindestens einer Ausführungsform kann eine Ausgabe der OFDMA-Modulation 5314 übertragen werden, um von einem anderen System empfangen und verarbeitet zu werden.
In mindestens einer Ausführungsform kann eine Übertragung durch die OFDMA-Demodulation 5316 empfangen werden. In mindestens einer Ausführungsform kann eine Übertragung von mobilen Einrichtungen des Benutzers über ein Mobilfunknetzwerk ausgehen, obwohl auch andere Zusammenhänge vorliegen können. In mindestens einer Ausführungsform kann eine Übertragung durch eine IFFT-Verarbeitung demoduliert werden. In mindestens einer Ausführungsform kann nach erfolgter OFDMA-Demodulation durch eine IFFT-Verarbeitung eine Schätzung und Korrektur des verbleibenden Abtastzeitversatzes bzw. Sample Time Offset (STO) und des Trägerfrequenzversatzes bzw. Carrier Frequency Offset (CFO) durchgeführt werden. In mindestens einer Ausführungsform müssen sowohl CFO- als auch STO-Korrekturen im Frequenzbereich durchgeführt werden, da ein empfangenes Signal eine Überlagerung von Übertragungen sein kann, die von mehreren UEs stammen, die in der Frequenz gemultiplext sind und jeweils einen spezifischen Restsynchronisationsfehler aufweisen. In mindestens einer Ausführungsform wird der Rest-CFO als Phasendrehung zwischen Pilotunterträgern, die zu verschiedenen OFDM-Symbolen gehören, geschätzt und durch eine zirkuläre Faltungsoperation im Frequenzbereich korrigiert.
In mindestens einer Ausführungsform kann die Ausgabe der OFDMA-Demodulation 5316 von dem Ressourcenelement-Demapping 5318 empfangen werden. In mindestens einer Ausführungsform kann das Ressourcenelement-Demapping 5318 Symbole bestimmen und Symbole aus zugewiesenen physikalischen Ressourcenelementen demodulieren. In mindestens einer Ausführungsform wird eine Kanalschätzung und -entzerrung bei einer Kanalschätzung 5320 durchgeführt, um die Auswirkungen der Mehrwegeausbreitung zu kompensieren. In mindestens einer Ausführungsform kann die Kanalschätzung 5320 verwendet werden, um die Auswirkungen von Rauschen zu minimieren, das von verschiedenen Übertragungsschichten und Antennen ausgeht. In mindestens einer Ausführungsform kann die Kanalschätzung 5320 entzerrte Symbole aus einer Ausgabe des Ressourcenelement-Demappings 5318 erzeugen. In mindestens einer Ausführungsform kann eine Demodulation/Demapping 5322 entzerrte Symbole von der Kanalschätzung 5320 empfangen. In mindestens einer Ausführungsform werden die entzerrten Symbole entmappt bzw. rückgebildet und durch einen Layer-Demapping-Vorgang permutiert. In mindestens einer Ausführungsform kann ein Maximum A Posteriori Probability-(MAP-) Demodulationsansatz verwendet werden, um Werte zu erzeugen, die die Beliefs repräsentieren, dass ein empfangenes Bit 0 oder 1 ist, ausgedrückt in Form des Log-Likelihood-Verhältnisses (LLR).
In mindestens einer Ausführungsform werden soft-demodulierte Bits unter Verwendung verschiedener Operationen verarbeitet, die ein Entschlüsseln bzw. Descrambling, ein Entschachteln bzw. Deinterleaving und ein Rückgängigmachen der Ratenanpassung bzw. Rate-Unmatching mit LLR Soft-Combining unter Verwendung eines Zirkularpuffers vor der LDPC-Decodierung aufweisen. In mindestens einer Ausführungsform kann das Entschlüsseln 5324 Verfahren beinhalten, die einen oder mehrere Verfahren des Verschlüsselns 5308 umkehren. In mindestens einer Ausführungsform kann das Rate-Unmatching 5326 Verfahren beinhalten, die einen oder mehrere Verfahren von der Ratenanpassung 5306 umkehren. In mindestens einer Ausführungsform kann das Entschlüsseln 5324 die Ausgabe von der Demodulation/Demapping 5322 empfangen und die empfangenen Bits entschlüsseln. In mindestens einer Ausführungsform kann das Rate-Unmatching 5326 entschlüsselte Bits empfangen und LLR-Soft-Combining unter Verwendung eines Zirkularpuffers vor der LDPC-Decodierung 5328 verwenden.
In mindestens einer Ausführungsform erfolgt eine Decodierung von LDPC-Codes in praktischen Anwendungen auf der Grundlage iterativer Belief-Propagation-Algorithmen. In mindestens einer Ausführungsform kann ein LDPC-Code in Form eines bipartiten Graphen mit einer Paritätsprüfungsmatrix H der Größe M x N dargestellt werden, die eine Biadjazenz-Matrix ist, welche die Verbindungen zwischen den Graphknoten definiert. In mindestens einer Ausführungsform entsprechen die M Zeilen der Matrix H den Paritätsprüfungsknoten, wobei die N Spalten den variablen Knoten, d. h. den empfangenen Codewortbits, entsprechen. In mindestens einer Ausführungsform beruht ein Prinzip der Belief-Propagation-Algorithmen auf einem iterativen Nachrichtenaustausch, bei dem die A-Posteriori-Wahrscheinlichkeiten zwischen einem variablen und einem Prüfknoten aktualisiert werden, bis ein gültiges Codewort erhalten wird. In mindestens einer Ausführungsform kann der LDPC-Decodierer 5328 einen Transportblock ausgeben, der Daten umfasst.
In mindestens einer Ausführungsform kann die CRC-Prüfung 5330 Fehler feststellen und eine oder mehrere Aktionen auf der Grundlage von Paritätsbits durchführen, die an einen empfangenen Transportblock angehängt sind. In mindestens einer Ausführungsform kann die CRC-Prüfung 5330 Paritätsbits, die an einen empfangenen Transportblock angehängt sind, oder andere mit einem CRC verbundene Informationen analysieren und verarbeiten. In mindestens einer Ausführungsform kann die CRC-Prüfung 5330 einen verarbeiteten Transportblock zur weiteren Verarbeitung an eine MAC-Schicht bereitstellen.
Es ist zu beachten, dass bei anderen Ausführungen das Senden und Empfangen von Daten, bei denen es sich um einen Transportblock oder eine andere Variationen davon handeln kann, verschiedene Verfahren aufweisen kann, die in 53 nicht dargestellt sind. In mindestens einer Ausführungsform sind die in 53 dargestellten Verfahren nicht als vollständig zu betrachten, und darüber hinaus können weitere Verfahren wie eine zusätzliche Modulation, eine zusätzliche Abbildung, ein zusätzliches Multiplexing, eine zusätzliche Vorcodierung, ein zusätzliches Konstellations-Mapping/Demapping, eine zusätzliche MIMO-Detektion, eine zusätzliche Detektion, eine zusätzliche Decodierung und Variationen davon beim Senden und Empfangen von Daten als Teil eines Netzwerks verwendet werden.
In mindestens einer Ausführungsform werden ein oder mehrere der in 53 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 53 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 53 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
54 veranschaulicht eine Architektur eines Systems 5400 eines Netzwerks gemäß einigen Ausführungsformen. In mindestens einer Ausführungsform ist das System 5400 so dargestellt, dass es ein UE 5402, einen 5G-Zugangsknoten oder RAN-Knoten (dargestellt als (R)AN-Knoten 5408), eine Benutzerebenenfunktion bzw. U-ser Plane Function (dargestellt als UPF 5404), ein Datennetzwerk (DN 5406), bei dem es sich beispielsweise um Betreiberdienste, Internetzugang oder Dienste von Drittanbietern handeln kann, und ein 5G-Kernnetzwerk (5GC) (dargestellt als CN 5410) aufweist.
In mindestens einer Ausführungsform weist das CN 5410 eine Authentifizierungsserverfunktion (AUSF 5414), eine Kernzugangs- und Mobilitätsmanagementfunktion (AMF 5412), eine Sitzungsmanagementfunktion (SMF 5418), eine Netzwerkexpositionsfunktion (NEF 5416), eine Richtlinienkontrollfunktion (PCF 5422), eine Netzwerkfunktions-(NF)-Repository-Funktion (NRF 5420), eine einheitliche Datenverwaltung (UDM 5424) und eine Anwendungsfunktion (AF 5426) auf. In mindestens einer Ausführungsform kann das CN 5410 auch andere Elemente aufweisen, die nicht dargestellt sind, wie z.B. eine Netzwerkfunktion für strukturierte Datenspeicherung (SDSF), eine Netzwerkfunktion für unstrukturierte Datenspeicherung (UDSF) und Variationen davon.
In mindestens einer Ausführungsform kann die UPF 5404 als ein Ankerpunkt für eine Intra-RAT- und Inter-RAT-Mobilität, als externer PDU-Sitzungs-Verbindungspunkt zu dem DN 5406 und als Verzweigungspunkt zur Unterstützung von Multi-Homed-PDU-Sitzungen dienen. In mindestens einer Ausführungsform kann die UPF 5404 auch Paketrouting und -weiterleitung, Paketinspektion, Durchsetzung von Richtlinienregeln für die Benutzerebene, rechtmäßiges Abfangen von Paketen (UP-Sammlung), Verkehrsnutzungsberichte, QoS-Behandlung für die Benutzerebene (z.B. Paketfilterung, Gating, UL/DL-Ratenerzwingung), Uplink-Verkehrsüberprüfung (z.B. SDF zu QoS-Flow-Mapping), Paketmarkierung auf Transportebene in Uplink und Downlink sowie Downlink-Paketpufferung und Auslösung von Downlink-Datenbenachrichtigungen durchführen. In mindestens einer Ausführungsform kann die UPF 5404 einen Uplink-Klassifikator aufweisen, um die Weiterleitung von Verkehrsströmen an ein Datennetzwerk zu unterstützen. In mindestens einer Ausführungsform kann das DN 5406 verschiedene Netzbetreiberdienste, Internetzugang oder Dienste von Drittanbietern darstellen.
In mindestens einer Ausführungsform kann die AUSF 5414 Daten für die Authentifizierung eines UE 5402 speichern und authentifizierungsbezogene Funktionen verwalten. In mindestens einer Ausführungsform kann die AUSF 5414 einen gemeinsamen Authentifizierungsrahmen für verschiedene Zugangstypen ermöglichen.
In mindestens einer Ausführungsform kann die AMF 5412 für das Registrierungsmanagement (z.B. für die Registrierung eines UE 5402 usw.), das Verbindungsmanagement, das Erreichbarkeitsmanagement, das Mobilitätsmanagement und das rechtmäßige Abfangen von AMF-bezogenen Ereignissen sowie für die Zugangsauthentifizierung und -autorisierung zuständig sein. In mindestens einer Ausführungsform kann die AMF 5412 den Transport von SM-Nachrichten für die SMF 5418 bereitstellen und als transparenter Proxy für das Routing von SM-Nachrichten fungieren. In mindestens einer Ausführungsform kann die AMF 5412 auch den Transport von SMS-Nachrichten (Short Message Service) zwischen einem UE 5402 und einer SMS-Funktion (SMSF) bereitstellen (nicht in 54 dargestellt). In mindestens einer Ausführungsform kann die AMF 5412 als Sicherheitsankerfunktion (SEA) fungieren, die eine Interaktion mit der AUSF 5414 und einem UE 5402 sowie den Empfang eines Zwischenschlüssels aufweisen kann, der als Ergebnis des Authentifizierungsprozesses des UE 5402 erstellt wurde. In mindestens einer Ausführungsform, bei der eine USIM-basierte Authentifizierung verwendet wird, kann die AMF 5412 Sicherheitsmaterial von der AUSF 5414 abrufen. In mindestens einer Ausführungsform kann die AMF 5412 auch eine Sicherheits-Kontext-Management-(SCM-) Funktion aufweisen, die einen Schlüssel von der SEA erhält, den sie zur Ableitung von zugangsnetzspezifischen Schlüsseln verwendet. In mindestens einer Ausführungsform kann die AMF 5412 außerdem ein Abschlusspunkt der RAN-CP-Schnittstelle (N2-Referenzpunkt) und ein Abschlusspunkt der NAS-Signalisierung (NI) sein und eine NAS-Verschlüsselung und einen Integritätsschutz durchführen.
In mindestens einer Ausführungsform kann die AMF 5412 auch eine NAS-Signalisierung mit einem UE 5402 über eine N3-Interworking-Function- (IWF-) Schnittstelle unterstützen. In mindestens einer Ausführungsform kann N31WF verwendet werden, um den Zugang zu nicht vertrauenswürdigen Stellen zu ermöglichen. In mindestens einer Ausführungsform kann die N31WF ein Abschlusspunkt für N2- und N3-Schnittstellen für die Steuerebene bzw. die Benutzerebene sein und als solcher die N2-Signalisierung der SMF und AMF für PDU-Sitzungen und QoS verarbeiten, Pakete für IPSec- und N3-Tunneling einkapseln/entkapseln, N3-Pakete der Benutzerebene im Uplink markieren und die QoS entsprechend der N3-Paketmarkierung durchsetzen, wobei QoS-Anforderungen im Zusammenhang mit einer solchen über N2 empfangenen Markierung berücksichtigt werden. In mindestens einer Ausführungsform kann die N31WF auch die Uplink- und Downlink-Control-Plane-NAS (NI)-Signalisierung zwischen einem UE 5402 und der AMF 5412 bereitstellen und Uplink- und Downlink-User-Plane-Pakete zwischen dem UE 5402 und der UPF 5404 bereitstellen. In mindestens einer Ausführungsform bietet die N31WF auch Mechanismen für den IPsec-Tunnelaufbau mit dem UE 5402.
In mindestens einer Ausführungsform kann die SMF 5418 für das Sitzungsmanagement verantwortlich sein (z.B., Sitzungsaufbau, -änderung und -freigabe, einschließlich der Aufrechterhaltung des Tunnels zwischen der UPF und einem AN-Knoten); Zuweisung und Verwaltung von UE-IP-Adressen (einschließlich optionaler Autorisierung); Auswahl und Steuerung der UP-Funktion; Konfiguration der Verkehrslenkung an der UPF, um den Verkehr an das richtige Ziel zu leiten; Abschluss von Schnittstellen zu Richtlinienkontrollfunktionen; Steuerung des Teils der Richtliniendurchsetzung und der QoS; rechtmäßiges Abfangen (für SM-Ereignisse und die Schnittstelle zum LI-System); Abschluss von SM-Teilen von NAS-Nachrichten; Downlink-Datenbenachrichtigung; Initiator von AN-spezifischen SM-Informationen, die über die AMF über N2 an AN gesendet werden; Bestimmung des SSC-Modus einer Sitzung. In mindestens einer Ausführungsform kann die SMF 5418 folgende Roaming-Funktionalität aufweisen: Handhabung der lokalen Durchsetzung zur Anwendung von QoS SLAB (VPLMN); Gebührendatenerfassung und Gebührenschnittstelle (VPLMN); gesetzeskonformes Abfangen (in VPLMN für SM-Ereignisse und Schnittstelle zum LI-System); Unterstützung der Interaktion mit einem externen DN für den Transport von Signalen zur PDU-Sitzungsautorisierung/Authentifizierung durch ein externes DN.
In mindestens einer Ausführungsform kann die NEF 5416 Mittel zur sicheren Freigabe von Diensten und Fähigkeiten bereitstellen, die von 3GPP-Netzfunktionen für Dritte, interne Freigabe/Wiederfreigabe, Anwendungsfunktionen (z.B. AF 5426), Edge-Computing- oder Fog-Computing-Systeme usw. bereitgestellt werden. In mindestens einer Ausführungsform kann die NEF 5416 AFs authentifizieren, autorisieren und/oder drosseln. In mindestens einer Ausführungsform kann die NEF 5416 auch mit der AF 5426 ausgetauschte Informationen und mit internen Netzwerkfunktionen ausgetauschte Informationen übersetzen. In mindestens einer Ausführungsform kann die NEF 5416 zwischen einem AF-Service-Identifier und einer internen 5GC-Information übersetzen. In mindestens einer Ausführungsform kann die NEF 5416 auch Informationen von anderen Netzfunktionen (NFs) empfangen, die auf den exponierten Fähigkeiten anderer Netzfunktionen basieren. In mindestens einer Ausführungsform können diese Informationen in der NEF 5416 als strukturierte Daten oder in einer Datenspeicher-NF unter Verwendung einer standardisierten Schnittstelle gespeichert werden. In mindestens einer Ausführungsform können die gespeicherten Informationen dann von der NEF 5416 an andere NFs und AFs weitergegeben und/oder für andere Zwecke, wie z.B. Analysen, verwendet werden.
In mindestens einer Ausführungsform kann die NRF 5420 Service Discovery Funktionen unterstützen, NF Discovery Requests von NF-Instanzen empfangen und Informationen über entdeckte NF-Instanzen an NF-Instanzen weitergeben. In mindestens einer Ausführungsform verwaltet die NRF 5420 auch Informationen über verfügbare NF-Instanzen und deren unterstützte Dienste.
In mindestens einer Ausführungsform kann die PCF 5422 Regeln für die Funktion(en) der Steuerungsebene bereitstellen, um diese durchzusetzen, und kann auch ein einheitliches Regelwerk unterstützen, um das Netzwerkverhalten zu steuern. In mindestens einer Ausführungsform kann die PCF 5422 auch ein Front-End (FE) implementieren, um auf Abonnementinformationen zuzugreifen, die für Policy-Entscheidungen in einem UDR der UDM 5424 relevant sind.
In mindestens einer Ausführungsform kann die UDM 5424 abonnementbezogene Informationen verarbeiten, um die Handhabung von Kommunikationssitzungen durch Netzwerkentitäten zu unterstützen, und kann Abonnementdaten des UE 5402 speichern. In mindestens einer Ausführungsform kann die UDM 5424 zwei Teile aufweisen, ein Anwendungs-FE und ein User Data Repository (UDR). In mindestens einer Ausführungsform kann die UDM ein UDM-FE aufweisen, das für die Verarbeitung von Berechtigungsnachweisen, die Standortverwaltung, die Abonnementverwaltung usw. zuständig ist. In mindestens einer Ausführungsform können mehrere verschiedene Front-Ends denselben Benutzer bei verschiedenen Transaktionen bedienen. In mindestens einer Ausführungsform greift das UDM-FE auf die in einem UDR gespeicherten Abonnementinformationen zu und führt die Verarbeitung von Authentifizierungsnachweisen, die Bearbeitung der Benutzeridentifikation, die Zugangsberechtigung, die Verwaltung der Registrierung/Mobilität und die Abonnementverwaltung durch. In mindestens einer Ausführungsform kann das UDR mit der PCF 5422 interagieren. In mindestens einer Ausführungsform kann die UDM 5424 auch die SMS-Verwaltung unterstützen, wobei ein SMS-FE eine ähnliche Anwendungslogik implementiert, wie es zuvor beschrieben ist.
In mindestens einer Ausführungsform kann die AF 5426 einen Anwendungseinfluss auf die Verkehrslenkung und den Zugang zu einem Network Capability Exposure (NCE) bieten und mit einem Policy Framework zur Steuerung von Richtlinien interagieren. In mindestens einer Ausführungsform kann das NCE ein Mechanismus sein, der es einem 5GC und der AF 5426 ermöglicht, einander über NEF 5416 Informationen zu liefern, was für Edge-Computing-Implementierungen genutzt werden kann. In mindestens einer Ausführungsform können Dienste des Netzbetreibers und Dritter in der Nähe des Anschlusspunkts des UE 5402 gehostet sein, um eine effiziente Dienstbereitstellung durch eine geringere End-to-End-Latenz und Belastung des Transportnetzwerks zu erreichen. In mindestens einer Ausführungsform kann das 5GC bei Edge-Computing-Implementierungen eine UPF 5404 in der Nähe des UE 5402 auswählen und eine Verkehrslenkung der UPF 5404 zu dem DN 5406 über die N6-Schnittstelle durchführen. In mindestens einer Ausführungsform kann dies auf UE-Abonnementdaten, dem UE-Standort und von der AF 5426 bereitgestellten Informationen beruhen. In mindestens einer Ausführungsform kann die AF 5426 die UPF-(Neu-)Auswahl und das Verkehrsrouting beeinflussen. In mindestens einer Ausführungsform kann ein Netzbetreiber, wenn die AF 5426 als vertrauenswürdige Instanz angesehen wird, der AF 5426 erlauben, direkt mit relevanten NFs zu interagieren.
In mindestens einer Ausführungsform kann das CN 5410 eine SMSF aufweisen, die für die Überprüfung und Verifizierung von SMS-Abonnements und die Weiterleitung von SM-Nachrichten an das/von dem UE 5402 an/von anderen Entitäten, wie z.B. einem SMS-GMSC/IWMSC/SMS-Router, verantwortlich sein kann. In mindestens einer Ausführungsform kann eine SMS auch mit der AMF 5412 und der UDM 5424 für die Benachrichtigungsprozedur interagieren, wobei das UE 5402 für die SMS-Übertragung verfügbar ist (z.B. Setzen eines UE-nicht-erreichbar-Flags und eine Benachrichtigung der UDM 5424, wenn das UE 5402 für SMS verfügbar ist).
In mindestens einer Ausführungsform kann das System 5400 die folgenden dienstbasierten Schnittstellen aufweisen: Namf: Dienstbasierte Schnittstelle, die von der AMF bereitgestellt wird; Nsmf: Service-basierte Schnittstelle, die von der SMF ausgestellt wird; Nnef: Dienstbasierte Schnittstelle, die von der NEF bereitgestellt wird; Npcf: Dienstbasierte Schnittstelle, die von der PCF bereitgestellt wird; Nudm: Dienstbasierte Schnittstelle, die von der UDM ausgestellt wird; Naf: Dienstbasierte Schnittstelle, die von der AF ausgestellt wird; Nnrf: Dienstbasierte Schnittstelle, die von der NRF ausgestellt wird; und Nausf: Service-basierte Schnittstelle, die durch die AUSF dargestellt wird.
In mindestens einer Ausführungsform kann das System 5400 die folgenden Bezugspunkte aufweisen: N1: Referenzpunkt zwischen dem UE und der AMF; N2: Referenzpunkt zwischen dem (R)AN und der AMF; N3: Referenzpunkt zwischen dem (R)AN und der UPF; N4: Referenzpunkt zwischen der SMF und der UPF; und N6: Referenzpunkt zwischen der UPF und einem Datennetzwerk. In mindestens einer Ausführungsform kann es viele weitere Referenzpunkte und/oder dienstbasierte Schnittstellen zwischen NF-Diensten in NFs geben; diese Schnittstellen und Referenzpunkte wurden jedoch aus Gründen der Übersichtlichkeit weggelassen. In mindestens einer Ausführungsform kann ein NS-Referenzpunkt zwischen einer PCF und einer AF liegen; ein N7-Referenzpunkt kann zwischen der PCF und der SMF liegen; ein N11-Referenzpunkt zwischen der AMF und der SMF; usw. In mindestens einer Ausführungsform kann das CN 5410 eine Nx-Schnittstelle aufweisen, die eine Inter-CN-Schnittstelle zwischen einer MME und der AMF 5412 ist, um das Interworking zwischen dem CN 5410 und dem CN 7254 zu ermöglichen.
In mindestens einer Ausführungsform kann das System 5400 mehrere RAN-Knoten (wie z.B. (R)AN-Knoten 5408) aufweisen, wobei eine Xn-Schnittstelle zwischen zwei oder mehr (R)AN-Knoten 5408 (z.B. gNBs), die mit dem 5GC 410 verbunden sind, zwischen einem (R)AN-Knoten 5408 (z.B. gNB), der mit dem CN 5410 verbunden ist, und einem eNB (z.B. einem Makro-RAN-Knoten) und/oder zwischen zwei eNBs, die mit dem CN 5410 verbunden sind, definiert ist.
In mindestens einer Ausführungsform kann die Xn-Schnittstelle eine Xn-Benutzerebenen- (Xn-U-) Schnittstelle und eine Xn-Steuerebenen- (Xn-C-) Schnittstelle aufweisen. In mindestens einer Ausführungsform kann die Xn-U eine nicht-garantierte Zustellung von PDUs der Benutzerebene bereitstellen und Datenweiterleitungs- und Flusssteuerungsfunktionen unterstützen/bereitstellen. In mindestens einer Ausführungsform kann die Xn-C Management- und Fehlerbehandlungsfunktionen, Funktionen zur Verwaltung einer Xn-C-Schnittstelle, eine Mobilitätsunterstützung für ein UE 5402 in einem verbundenen Modus (z.B. CM-CONNECTED) einschließlich Funktionen zur Verwaltung der UE-Mobilität für den verbundenen Modus zwischen einem oder mehreren (R)AN-Knoten 5408 bereitstellen. In mindestens einer Ausführungsform kann die Mobilitätsunterstützung eine Kontextübertragung von einem alten (Quell-) dienenden (R)AN-Knoten 5408 zu einem neuen (Ziel-) dienenden (R)AN-Knoten 5408 aufweisen; und die Steuerung von Benutzerebenen-Tunneln zwischen dem alten (Quell-) dienenden (R)AN-Knoten 5408 und dem neuen (Ziel-) dienenden (R)AN-Knoten 5408.
In mindestens einer Ausführungsform kann ein Protokollstack einer Xn-U eine Transportnetzwerkschicht, die auf der Transportschicht des Internetprotokolls (IP) aufbaut, und eine GTP-U-Schicht auf einer UDP- und/oder IP-Schicht(en) aufweisen, um PDUs der Benutzerebene zu übertragen. In mindestens einer Ausführungsform kann der Xn-C-Protokollstack ein Signalisierungsprotokoll der Anwendungsschicht (als Xn Application Protocol (Xn-AP) bezeichnet) und eine Transportnetzwerkschicht, die auf einer SCTP-Schicht aufbaut, aufweisen. In mindestens einer Ausführungsform kann die SCTP-Schicht über einer IP-Schicht liegen. In mindestens einer Ausführungsform stellt die SCTP-Schicht eine garantierte Zustellung von Nachrichten der Anwendungsschicht bereit. In mindestens einer Ausführungsform wird in einer Transport-IP-Schicht eine Punkt-zu-Punkt-Übertragung zur Übermittlung von Signalisierungs-PDUs verwendet. In mindestens einer Ausführungsform kann ein Xn-U-Protokollstack und/oder ein Xn-C-Protokollstack gleich oder ähnlich sein wie der/die hier gezeigte(n) und beschriebene(n) Protokollstack der Benutzerebene und/oder der Steuerebene.
In mindestens einer Ausführungsform werden ein oder mehrere der in 54 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 54 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 54 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
55 ist eine Darstellung eines Steuerungsebenen-Protokollstacks gemäß einigen Ausführungsformen. In mindestens einer Ausführungsform ist eine Steuerebene 5500 als ein Kommunikationsprotokollstack zwischen dem UE 5002 (oder alternativ dem UE 5004), dem RAN 5016 und der (den) MME(s) 5028 dargestellt.
In mindestens einer Ausführungsform kann die PHY-Schicht 5502 Informationen, die von der MAC-Schicht 5504 verwendet werden, über eine oder mehrere Luftschnittstellen senden oder empfangen. In mindestens einer Ausführungsform kann die PHY-Schicht 5502 darüber hinaus eine Verbindungsanpassung oder adaptive Modulation und Codierung (AMC), eine Leistungssteuerung, eine Zellensuche (z.B. für anfängliche Synchronisations- und Handover-Zwecke) und andere Messungen durchführen, die von höheren Schichten, wie einer RRC-Schicht 5510, verwendet werden. In mindestens einer Ausführungsform kann die PHY-Schicht 5502 darüber hinaus eine Fehlererkennung auf Transportkanälen, eine Codierung/Decodierung von Transportkanälen mit Vorwärtsfehlerkorrektur (FEC), eine Modulation/Demodulation von physikalischen Kanälen, eine Verschachtelung, eine Ratenanpassung, eine Abbildung auf physikalische Kanäle und eine Multiple Input Multiple Output (MIMO-) Antennenverarbeitung durchführen.
In mindestens einer Ausführungsform kann die MAC-Schicht 5504 eine Abbildung zwischen logischen Kanälen und Transportkanälen, ein Multiplexen von MAC-Dienstdateneinheiten (SDUs) von einem oder mehreren logischen Kanälen auf Transportblöcke (TBs), die über Transportkanäle an die PHY zuzustellen sind, ein Demultiplexen von MAC-SDUs auf einen oder mehrere logische Kanäle von Transportblöcken (TBs), die von der PHY über Transportkanäle zuzustellen sind, ein Multiplexen von MAC-SDUs auf TBs, ein Melden von Planungsinformationen, eine Fehlerkorrektur durch eine hybride automatische Wiederholungsanforderung (HARD) und eine Priorisierung logischer Kanäle durchführen.
In mindestens einer Ausführungsform kann die RLC-Schicht 5506 in einer Vielzahl von Betriebsmodi arbeiten, die Folgendes aufweisen: einen Transparent Mode (TM), einen Unacknowledged Mode (UM), und einen Acknowledged Mode (AM). In mindestens einer Ausführungsform kann die RLC-Schicht 5506 eine Übertragung von Protokolldateneinheiten (PDUs) der oberen Schicht, eine Fehlerkorrektur durch eine automatische Wiederholungsanforderung (ARQ) für AM-Datenübertragungen sowie eine Verkettung, Segmentierung und Wiederzusammensetzung von RLC-SDUs für UM- und AM-Datenübertragungen durchführen. In mindestens einer Ausführungsform kann die RLC-Schicht 5506 auch eine Neusegmentierung von RLC-Daten-PDUs für AM-Datenübertragungen durchführen, RLC-Daten-PDUs für UM- und AM-Datenübertragungen neu anordnen, doppelte Daten für UM- und AM-Datenübertragungen erkennen, RLC-SDUs für UM- und AM-Datenübertragungen verwerfen, Protokollfehler für AM-Datenübertragungen erkennen und einen RLC-Wiederaufbau durchführen.
In mindestens einer Ausführungsform kann die PDCP-Schicht 5508 durchführen eine Header-Komprimierung und -Dekomprimierung von IP-Daten, PDCP-Sequenznummern (SNs) beibehalten, eine sequenzgenaue Zustellung von PDUs der oberen Schicht bei einer Wiederherstellung der unteren Schichten durchführen, eine Beseitigung von Duplikaten von SDUs der unteren Schicht bei einer Wiederherstellung der unteren Schichten für Funkträger, die auf RLC AM abgebildet sind, eine Ver- und Entschlüsselung von Daten der Steuerebene, eine Ausführung eines Integritätsschutzes und einer Integritätsprüfung von Daten der Steuerebene, eine Steuerung des zeitgesteuerten Verwerfens von Daten und eine Ausführung von Sicherheitsoperationen (z. g., Verschlüsselung, Entschlüsselung, Integritätsschutz, Integritätsüberprüfung usw.).
In mindestens einer Ausführungsform können die Hauptdienste und -funktionen einer RRC-Schicht 5510 aufweisen eine Übertragung von Systeminformationen (z.B. enthalten in Master Information Blocks (MIBs) oder System Information Blocks (SIBs), die sich auf eine Nicht-Zugangsschicht (NAS) beziehen), eine Übertragung von Systeminformationen, die sich auf eine Zugangsschicht (AS) beziehen, ein Paging, einen Aufbau, eine Aufrechterhaltung und einen Abbau einer RRC-Verbindung zwischen einem UE und einem E-UTRAN (z.B., ein RRC-Verbindungs-Paging, ein RRC-Verbindungsaufbau, ein RRC-Verbindungsmodifikation und ein RRC-Verbindungsabbau), ein Aufbau, eine Konfiguration, eine Wartung und eine Freigabe von Punkt-zu-Punkt-Funkträgern, Sicherheitsfunktionen einschließlich Schlüsselmanagement, eine Mobilität zwischen Funkzugangstechnologien (RAT) und eine Messkonfiguration für UE-Messberichte. In mindestens einer Ausführungsform können die MIBs und SIBs ein oder mehrere Informationselemente (IEs) umfassen, die jeweils einzelne Datenfelder oder Datenstrukturen umfassen können.
In mindestens einer Ausführungsform können das UE 5002 und das RAN 5016 eine Uu-Schnittstelle (z.B. eine LTE-Uu-Schnittstelle) verwenden, um Daten der Steuerebene über einen Protokollstack auszutauschen, der die PHY-Schicht 5502, die MAC-Schicht 5504, die RLC-Schicht 5506, die PDCP-Schicht 5508 und die RRC-Schicht 5510 umfasst.
In mindestens einer Ausführungsform bilden Nicht-Zugriffsschicht- (NAS-) Protokolle (NAS-Protokolle 5512) eine höchste Schicht einer Steuerungsebene zwischen dem UE 5002 und der (den) MME(s) 5028. In mindestens einer Ausführungsform unterstützen die NAS-Protokolle 5512 die Mobilität des UE 5002 und Sitzungsmanagementverfahren zum Aufbau und zur Aufrechterhaltung der IP-Konnektivität zwischen dem UE 5002 und dem P-GW 5034.
In mindestens einer Ausführungsform kann die Si-Anwendungsprotokoll- (SIAP-) Schicht (S1-AP-Schicht 5522) Funktionen einer Si-Schnittstelle unterstützen und elementare Prozeduren (EPs) umfassen. In mindestens einer Ausführungsform ist eine EP eine Einheit einer Interaktion zwischen dem RAN 5016 und dem CN 5028. In mindestens einer Ausführungsform können die Dienste der S1-AP-Schicht zwei Gruppen umfassen: UE-assoziierte Dienste und nicht UE-assoziierte Dienste. In mindestens einer Ausführungsform weisen diese Dienste Funktionen auf, einschließlich, aber nicht beschränkt auf E-UTRAN Radio Access Bearer (E-RAB) Management, UE-Fähigkeitsanzeige, Mobilität, NAS-Signaltransport, RAN Information Management (RIM) und Konfigurationsübertragung.
In mindestens einer Ausführungsform kann die Stream Control Transmission Protocol (SCTP)-Schicht (alternativ als Stream Control Transmission Protocol/Internet Protocol (SCTP/IP)-Schicht bezeichnet) (SCTP-Schicht 5520) eine zuverlässige Zustellung von Signalisierungsnachrichten zwischen dem RAN 5016 und der MME(s) 5028 gewährleisten, die zum Teil auf einem IP-Protokoll basiert, das von einer IP-Schicht 5518 unterstützt wird. In mindestens einer Ausführungsform können sich die L2-Schicht 5516 und eine L1-Schicht 5514 auf Kommunikationsverbindungen (z.B. drahtgebunden oder drahtlos) beziehen, die von einem RAN-Knoten und einer MME zum Austausch von Informationen verwendet werden.
In mindestens einer Ausführungsform können das RAN 5016 und die MME(s) 5028 eine S1-MME-Schnittstelle verwenden, um Steuerebenendaten über einen Protokollstack auszutauschen, der eine L1-Schicht 5514, eine L2-Schicht 5516, eine IP-Schicht 5518, eine SCTP-Schicht 5520 und eine Si-AP-Schicht 5522 umfasst.
In mindestens einer Ausführungsform werden ein oder mehrere der in 55 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 55 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 55 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
56 ist eine Darstellung eines Protokollstacks der Benutzerebene gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform ist eine Benutzerebene 5600 als ein Kommunikationsprotokollstack zwischen einem UE 5002, einem RAN 5016, einem S-GW 5030 und einem P-GW 5034 dargestellt. In mindestens einer Ausführungsform kann die Benutzerebene 5600 die gleichen Protokollschichten wie die Steuerebene 5600 verwenden. In mindestens einer Ausführungsform können beispielsweise das UE 5002 und das RAN 5016 eine Uu-Schnittstelle (z.B. eine LTE-Uu-Schnittstelle) verwenden, um Daten der Benutzerebene über einen Protokollstack auszutauschen, der die PHY-Schicht 5602, die MAC-Schicht 5604, die RLC-Schicht 5606 und die PDCP-Schicht 5608 umfasst.
In mindestens einer Ausführungsform kann das General Packet Radio Service (GPRS) Tunneling Protocol für eine Benutzerebenen- (GTP-U) Schicht (GTP-U-Schicht 5604) für die Übertragung von Benutzerdaten innerhalb eines GPRS-Kernnetzwerks und zwischen einem Funkzugangsnetzwerk und einem Kernnetzwerk verwendet werden. In mindestens einer Ausführungsform können die transportierten Nutzdaten beispielsweise als Pakete in einem der Formate IPv4, IPv6 oder PPP vorliegen. In mindestens einer Ausführungsform kann die UDP- und IP-Sicherheits-(UDP/IP-) Schicht (UDP/IP-Schicht 5602) Prüfsummen für die Datenintegrität, Anschlussnummern für die Adressierung verschiedener Funktionen an einer Quelle und einem Ziel sowie Verschlüsselung und Authentifizierung für ausgewählte Datenströme bereitstellen. In mindestens einer Ausführungsform können das RAN 5016 und das S-GW 5030 eine S1-U-Schnittstelle verwenden, um Daten der Benutzerebene über einen Protokollstack auszutauschen, der die L1-Schicht 5514, die L2-Schicht 5516, die UDP/IP-Schicht 5602 und die GTP-U-Schicht 5604 umfasst. In mindestens einer Ausführungsform können das S-GW 5030 und das P-GW 5034 eine S5/S8a-Schnittstelle verwenden, um Daten der Benutzerebene über einen Protokollstack auszutauschen, der die L1-Schicht 5114, die L2-Schicht 5116, die UDP/IP-Schicht 5602 und die GTP-U-Schicht 5604 umfasst. In mindestens einer Ausführungsform, wie es oben in Bezug auf 55 erläutert ist, unterstützen NAS-Protokolle eine Mobilität des UE 5502 und Sitzungsmanagementverfahren zum Aufbau und zur Aufrechterhaltung der IP-Konnektivität zwischen dem UE 5502 und dem P-GW 5534.
In mindestens einer Ausführungsform werden ein oder mehrere der in 56 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 56 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 56 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
57 zeigt die Komponenten 5700 eines Kernnetzwerkes gemäß mindestens einer Ausführungsform. In mindestens einer Ausführungsform können die Komponenten des CN 5038 in einem physikalischen Knoten oder in separaten physikalischen Knoten implementiert sein, die Komponenten zum Lesen und Ausführen von Anweisungen von einem maschinenlesbaren oder computerlesbaren Medium (z.B. einem nicht flüchtigen maschinenlesbaren Speichermedium) aufweisen. In mindestens einer Ausführungsform wird die Netzwerkfunktionsvirtualisierung (NFV) verwendet, um beliebige oder alle der oben beschriebenen Netzwerkknotenfunktionen über ausführbare Anweisungen zu virtualisieren, die in einem oder mehreren computerlesbaren Speichermedien gespeichert sind (was im Folgenden ausführlicher beschrieben ist). In mindestens einer Ausführungsform kann eine logische Instanziierung des CN 5038 als Netzwerk-Slice 5702 bezeichnet werden (z.B. ist das Netzwerk-Slice 5702 so dargestellt, dass es den HSS 5032, die MME(s) 5028 und das S-GW 5030 aufweist). In mindestens einer Ausführungsform kann eine logische Instanziierung eines Abschnitts des CN 5038 als Netzwerk-Sub-Slice 5704 bezeichnet werden (z.B. weist das dargestellte Netzwerk-Sub-Slice 5704 das P-GW 5034 und die PCRF 5036 auf).
In mindestens einer Ausführungsform können NFV-Architekturen und -Infrastrukturen verwendet werden, um eine oder mehrere Netzwerkfunktionen, die alternativ von proprietärer Hardware ausgeführt werden, auf physikalischen Ressourcen zu virtualisieren, die eine Kombination aus Industriestandard-Serverhardware, Speicherhardware oder Switches umfassen. In mindestens einer Ausführungsform können NFV-Systeme verwendet werden, um virtuelle oder rekonfigurierbare Implementierungen von einer oder mehreren EPC-Komponenten/Funktionen auszuführen.
In mindestens einer Ausführungsform werden ein oder mehrere der in 57 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 57 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 57 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
58 ist ein Blockdiagramm, das Komponenten gemäß mindestens einer Ausführungsform eines Systems 5800 zur Unterstützung der Netzwerkfunktionsvirtualisierung (NFV) zeigt. In mindestens einer Ausführungsform ist das System 5800 so dargestellt, dass es einen virtualisierten Infrastrukturmanager (dargestellt als VIM 5802), eine Netzwerkfunktionsvirtualisierungsinfrastruktur (dargestellt als NFVI 5804), einen VNF-Manager (dargestellt als VNFM 5806), virtualisierte Netzwerkfunktionen (dargestellt als VNF 5808), einen Elementmanager (dargestellt als EM 5810), einen NFV-Orchestrator (dargestellt als NFVO 5812) und einen Netzwerkmanager (dargestellt als NM 5814) aufweist.
In mindestens einer Ausführungsform verwaltet der VIM 5802 Ressourcen der NFVI 5804. In mindestens einer Ausführungsform kann die NFVI 5804 physikalische oder virtuelle Ressourcen und Anwendungen (einschließlich Hypervisoren) aufweisen, die zur Ausführung des Systems 5800 verwendet werden. In mindestens einer Ausführungsform kann der VIM 5802 einen Lebenszyklus virtueller Ressourcen mit der NFVI 5804 verwalten (z.B. eine Erstellung, eine Wartung und einen Abbau virtueller Maschinen (VMs), die einer oder mehreren physikalischen Ressourcen zugeordnet sind), VM-Instanzen verfolgen, eine Leistung, einen Fehler und eine Sicherheit von VM-Instanzen und zugehörigen physikalischen Ressourcen verfolgen und VM-Instanzen und zugehörige physikalische Ressourcen anderen Managementsystemen zugänglich machen.
In mindestens einer Ausführungsform kann der VNFM 5806 die VNF 5808 verwalten. In mindestens einer Ausführungsform kann die VNF 5808 verwendet werden, um EPC-Komponenten/Funktionen auszuführen. In mindestens einer Ausführungsform kann der VNFM 5806 einen Lebenszyklus von VNF 5808 verwalten und Leistung, Fehler und Sicherheit der virtuellen Aspekte von VNF 5808 verfolgen. In mindestens einer Ausführungsform kann der EM 5810 die Leistung, Fehler und Sicherheit der funktionalen Aspekte von VNF 5808 verfolgen. In mindestens einer Ausführungsform können die Verfolgungsdaten des VNFM 5806 und des EM 5810 z.B. Leistungsmessungs- (PM-) Daten umfassen, die von dem VIM 5802 oder der NFVI 5804 verwendet werden. In mindestens einer Ausführungsform können sowohl der VNFM 5806 als auch der EM 5810 eine Menge von VNFs des Systems 5800 hoch- bzw. herunterskalieren.
In mindestens einer Ausführungsform kann der NFVO 5812 Ressourcen der NFVI 5804 koordinieren, autorisieren, freigeben und in Anspruch nehmen, um einen angeforderten Dienst bereitzustellen (z.B. um eine EPC-Funktion, -Komponente oder -Slice auszuführen). In mindestens einer Ausführungsform kann der NM 5814 ein Paket von Endbenutzerfunktionen mit Verantwortung für die Verwaltung eines Netzwerks bereitstellen, das Netzwerkelemente mit VNFs, nicht virtualisierte Netzwerkfunktionen oder beides aufweisen kann (die Verwaltung der VNFs kann über den EM 5810 erfolgen).
In mindestens einer Ausführungsform werden ein oder mehrere der in 58 dargestellten Systeme zum Implementieren einer API verwendet, die Software mit Funktionalitäten zum Durchführen eines oder mehrerer Betriebsabläufe von New Radio der fünften Generation auf einem oder mehreren Hardwarebeschleunigern versieht. In mindestens einer Ausführungsform werden ein oder mehrere in 58 dargestellte Systeme zum Implementieren einer Beschleunigungsabstraktionsschichtschnittstelle wie diejenigen, die in Verbindung mit 1 und 2 beschrieben sind, verwendet. In mindestens einer Ausführungsform werden ein oder mehrere in 58 dargestellte Systeme zum Implementieren einer oder mehrerer API-Funktionen wie diejenigen, die in Verbindung mit 5 - 12 beschrieben sind, verwendet.
Mindestens eine Ausführungsform der Offenbarung kann im Hinblick auf die folgenden Bestimmungen beschrieben werden:

Bestimmung 1. Maschinenlesbares Medium, auf dem eine Anwendungsprogrammierschnittstelle (API) gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt wird, den einen oder die mehreren Prozessoren veranlasst zumindest zum:
- Durchführen einer Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen; und
- Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle.
Bestimmung 2. Maschinenlesbares Medium nach Bestimmung 1, wobei die API zum zumindest Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufe an die zu übertragenden Netzwerkschnittstelle Anweisungen enthält, die, wenn sie von dem einen oder der Vielzahl von Prozessoren ausgeführt werden, den einen oder die Vielzahl von Prozessoren veranlassen zumindest zum:
- Empfangen des API-Aufrufs und von Daten, um die Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern durchzuführen;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern an die Netzwerkschnittstelle.
Bestimmung 3. Maschinenlesbares Medium nach Bestimmung 1 oder 2, wobei die API eine API-Funktion zur Ermittlung von Informationen über verfügbare physikalische Geräte und deren Eigenschaften umfasst.
Bestimmung 4. Maschinenlesbares Medium nach einer der Bestimmungen 1 bis 3, wobei die API eine API-Funktion umfasst zum Initialisieren einer Kontextdatenstruktur, wobei die Kontextdatenstruktur einen Speicherplatz für ein oder mehrere Datenobjekte umfasst, die Informationen über die Vielzahl von 5G New Radio-Betriebsabläufen anzeigen.
Bestimmung 5. Maschinenlesbares Medium nach einer der Bestimmungen 1 bis 4, wobei das eine oder die mehreren Datenobjekte mindestens umfassen:
- ein Gerätedatenobjekt;
- ein Zellendatenobjekt; und
- ein Aufgabendatenobjekt.
Bestimmung 6. Maschinenlesbares Medium nach einer der Bestimmungen 1 bis 5, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer oder mehreren Grafikverarbeitungseinheiten durchgeführt werden.
Bestimmung 7. Maschinenlesbares Medium nach einer der Bestimmungen 1 bis 6, wobei die Vielzahl von 5G New Radio-Betriebsabläufen einen oder mehrere Betriebsabläufe einer Downlink-Pipeline einer physikalischen Schicht umfasst.
Bestimmung 8. System, umfassend:
- einen oder mehrere Prozessoren zur Ausführung von Anweisungen, um eine Anwendungsprogrammierschnittstelle (API) zu implementieren, die mindestens:
  - eine Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs durchführt, um die Vielzahl von 5G New Radio-Betriebsabläufen durchführt; und
  - ein Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle bereitstellt.
Bestimmung 9. System nach Bestimmung 8, wobei die Anweisungen zum Implementieren der API, die zumindest die Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen durchführt und das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an die zu übertragende Netzwerkschnittstelle bereitstellt, Anweisungen enthalten, die zumindest umfassen
- Erhalten des API-Aufrufs, wobei der API-Aufruf Daten angibt, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind;
- Erhalten der Daten, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind;
- Bereitstellen der Daten an einen oder mehrere Hardwarebeschleuniger;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern des einen oder der mehreren Hardwarebeschleuniger an die zu übertragende Netzwerkschnittstelle.
Bestimmung 10. System nach Bestimmung 8 oder 9, wobei die API eine API-Funktion umfasst, die ein Datenobjekt innerhalb einer Kontextdatenstruktur vernichtet.
Bestimmung 11. System nach einer der Bestimmungen 8 bis 10, wobei die Vielzahl von 5G New Radio-Betriebsabläufen Betriebsabläufe einer oder mehrerer containerisierter Netzwerkfunktionen (CNFs) umfasst.
Bestimmung 12. System nach einer der Bestimmungen 8 bis 11, wobei die Vielzahl von 5G New Radio-Betriebsabläufe sequenziell durchgeführt werden. Bestimmung 13. System nach einer der Bestimmungen 8 bis 12, wobei die API eine API-Funktion umfasst, die die Vielzahl von durchzuführenden 5G New Radio-Betriebsabläufen in eine Warteschlange stellt.
Bestimmung 14. System nach einer der Bestimmungen 8 bis 13, wobei die API eine API-Funktion umfasst, die die Vielzahl von 5G New Radio-Betriebsabläufen aus der Warteschlange nimmt, nachdem die Vielzahl von 5G New Radio-Betriebsabläufen durchgeführt worden sind.
Bestimmung 15. Verfahren, umfassend:
- Durchführen einer Vielzahl Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines Aufrufs einer Anwendungsprogrammierschnittstelle (API), um die Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen; und
- Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle.
Bestimmung 16. Verfahren nach Bestimmung 15, wobei das Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf dem API-Aufruf zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und das Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an die zu übertragende Netzwerkschnittstelle umfasst:
- Erhalten des API-Aufrufs von der Software der physikalischen Schicht;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern.
Bestimmung 17. Verfahren nach Bestimmung 15 oder 16, wobei ein oder mehrere Parameter des API-Aufrufs verwendet werden, um zu bestimmen, wie die Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen ist.
Bestimmung 18. Verfahren nach einer der Bestimmungen 15 bis 17, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer mehreren anwendungsspezifischen integrierten Schaltungen (ASICs) durchgeführt werden.
Bestimmung 19. Verfahren nach einer der Bestimmungen 15 bis 18, wobei der eine oder mehreren Parameter einen Kontextzeigerparameter und einen Slot-Befehlsparameter umfassen.
Bestimmung 20. Verfahren nach einer der Bestimmungen 15 bis 19, wobei jeder 5G New Radio-Betriebsablauf der Vielzahl von 5G New Radio-Betriebsabläufen mit einem Prioritätswert verknüpft ist.
Bestimmung 21. Verfahren nach einer der Bestimmungen 15 bis 20, wobei das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen über mindestens eine Fronthaul-Schnittstelle und eine oder mehrere entfernte Funkeinheiten (RRUs) übertragen wird.
Bestimmung 22. Maschinenlesbares Medium, auf dem eine Anwendungsprogrammierschnittstelle (API) gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt wird, den einen oder die mehreren Prozessoren veranlasst zumindest zum:
- Durchführen einer Vielzahl von Betriebsabläufen von 5G New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle; und
- Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen.
Bestimmung 23. Maschinenlesbares Medium nach Bestimmung 22, wobei die API zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufe und den Daten von der Netzwerkschnittstelle und zum Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen Anweisungen enthält, die, wenn sie von dem einen oder den mehreren Prozessoren ausgeführt werden, den einen oder mehreren Prozessoren veranlassen zumindest zum:
- Erhalten des API-Aufrufs, wobei der API-Aufruf die Daten von der Netzwerkschnittstelle angibt;
- Veranlassen eines oder mehrerer Hardwarebeschleuniger, die Daten von der Netzwerkschnittstelle zu erhalten;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern an ein oder mehrere Systeme.
Bestimmung 24. Maschinenlesbares Medium nach Bestimmung 22 oder 23, wobei die Vielzahl von 5G New Radio-Betriebsabläufen parallel durchgeführt werden.
Bestimmung 25. Maschinenlesbares Medium nach einer der Bestimmungen 22 bis 24, wobei die Vielzahl von 5G New Radio-Betriebsabläufen einen oder mehrere Betriebsabläufe einer Uplink-Pipeline einer physikalischen Schicht umfasst.
Bestimmung 26. Maschinenlesbares Medium nach einer der Bestimmungen 22 bis 25, wobei die API eine API-Funktion umfasst, die ein Datenobjekt innerhalb einer Kontextdatenstruktur erzeugt.
Bestimmung 27. Maschinenlesbares Medium nach einer der Bestimmungen 22 bis 26, wobei die API eine API-Funktion umfasst, die einen Status und Attribute eines Datenobjekts innerhalb einer Kontextdatenstruktur abruft.
Bestimmung 28. Maschinenlesbares Medium nach einer der Bestimmungen 22 bis 27, wobei die API eine API-Funktion umfasst, die einen Status eines Datenobjekts innerhalb einer Kontextdatenstruktur festlegt.
Bestimmung 29. System, umfassend:
- einen oder mehrere Prozessoren zum Ausführen von Anweisungen zum Implementieren einer Anwendungsprogrammierschnittstelle (API), die mindestens:
- eine Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle durchführt; und
- ein Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen bereitstellt.
Bestimmung 30. System nach Bestimmung 29, wobei die Anweisungen zum Implementieren der API, die zumindest die Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und der Daten von der Netzwerkschnittstelle durchführt und das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen bereitstellt, Anweisungen enthalten, die zumindest:
- den API-Aufruf erhalten, wobei der API-Aufruf die Vielzahl von 5G New Radio-Betriebsabläufen angibt;
- die Daten von der Netzwerkschnittstelle an einen oder mehrere Hardwarebeschleuniger bereitstellt;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern des einen oder der mehreren Hardwarebeschleuniger an eine oder mehrere zentrale Verarbeitungseinheiten (CPUs).
Bestimmung 31. System nach einer der Bestimmungen 29 bis 30, wobei die Vielzahl von 5G New Radio-Betriebsabläufen Betriebsabläufe einer oder mehrerer Funktionen eines virtuellen Netzwerks (VNFs) umfasst.
Bestimmung 32. System nach einer der Bestimmungen 29 bis 31, wobei ein erster Teil der Vielzahl von 5G New Radio-Betriebsabläufen auf einem ersten Satz von Hardwarebeschleunigern und ein zweiter Teil der Vielzahl von 5G New Radio-Betriebsabläufen auf einem zweiten Satz von Hardwarebeschleunigern durchgeführt wird.
Bestimmung 33. System nach einer der Bestimmungen 29 bis 32, wobei die API mindestens ein Look-Aside-Beschleunigungsmodell und ein Inline-Beschleunigungsmodell unterstützt.
Bestimmung 34. System nach einer der Bestimmungen 29 bis 33, wobei die API eine API-Funktion umfasst, die einen Status der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen überprüft.
Bestimmung 35. System nach einer der Bestimmungen 29 bis 34, wobei die Daten von der Netzwerkschnittstelle über mindestens eine Fronthaul-Schnittstelle und einen oder mehrere entfernte Funkköpfe (RRHs) erhalten werden.
Bestimmung 36. Verfahren, umfassend:
- Durchführen einer Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines Aufruf einer Anwendungsprogrammierschnittstelle (API) zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle; und
- Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen.
Bestimmung 37. Verfahren nach Bestimmung 36, wobei die Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von neuen 5G-Funkoperationen und den Daten von der Netzwerkschnittstelle und das Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen umfasst:
- Erhalten des API-Aufrufs von einer oder mehreren Anwendungen;
- Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern; und
- Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern.
Bestimmung 38. Verfahren nach Bestimmung 36 oder 37, wobei die Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf einem oder mehreren Parametern des API-Aufrufs basiert.
Bestimmung 39. Verfahren nach einer der Bestimmungen 36 bis 38, wobei die Vielzahl von 5G New Radio-Betriebsabläufe Betriebsabläufe einer oder mehrerer cloud-nativer Netzwerkfunktionen umfasst.
Bestimmung 40. Verfahren nach einer der Bestimmungen 36 bis 39, wobei der eine oder die mehreren Parameter die Vielzahl von 5G New Radio-Betriebsabläufen codieren.
Bestimmung 41. Verfahren nach einer der Bestimmungen 36 bis 40, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer oder mehreren Parallelverarbeitungseinheiten durchgeführt wird.
Bestimmung 42. Verfahren nach einer der Bestimmungen 36 bis 41, wobei die Vielzahl von 5G New Radio-Betriebsabläufen in einer durch den API-Aufruf angegebenen Reihenfolge durchgeführt werden.

Die Verwendung von Beispielen oder beispielhaften Formulierungen (z.B. „wie z.B.“) dient lediglich der besseren Veranschaulichung von Ausführungsformen der Offenbarung und stellt keine Einschränkung des Umfangs der Offenbarung dar, sofern nicht etwas anderes beansprucht wird. Keine Formulierung in der Beschreibung sollte so ausgelegt werden, dass ein nicht beanspruchtes Element als wesentlich für die Durchführung der Offenbarung angesehen wird.
Alle Referenzen, einschließlich Veröffentlichungen, Patentanmeldungen und Patente, die hierin zitiert werden, werden hiermit durch Bezugnahme in demselben Ausmaß einbezogen, als ob jede Referenz einzeln und ausdrücklich als durch Bezugnahme einbezogen angegeben wäre und hier in ihrer Gesamtheit wiedergegeben würde.
In der Beschreibung und den Ansprüchen können die Begriffe „gekoppelt“ und „verbunden“ sowie deren Derivate verwendet werden. Es sollte verstanden werden, dass diese Begriffe nicht als Synonyme füreinander zu verstehen sind. Vielmehr kann in bestimmten Beispielen „verbunden“ oder „gekoppelt“ verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente in direktem oder indirektem physikalischem oder elektrischem Kontakt zueinander stehen. „Gekoppelt“ kann auch bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt zueinander stehen, aber dennoch miteinander kooperieren oder interagieren.
Sofern nicht ausdrücklich etwas anderes angegeben ist, beziehen sich Begriffe wie „Verarbeiten“, „Rechnen“, „Berechnen“, „Bestimmen“ oder dergleichen in der gesamten Beschreibung auf Aktionen und/oder Verfahren bzw. Prozesse eines Computers oder eines Rechensystems oder einer ähnlichen elektronischen Recheneinrichtung, die Daten, die als physikalische, z.B. elektronische, Größen in den Registern und/oder Speichern des Rechensystems dargestellt sind, manipulieren und/oder in andere Daten umwandeln, die in ähnlicher Weise als physikalische Größen in den Speichern, Registern oder anderen derartigen Einrichtungen zur Speicherung, Übertragung oder Anzeige von Informationen des Rechensystems dargestellt werden.
In ähnlicher Weise kann sich der Begriff „Prozessor“ auf eine Einrichtung oder einen Abschnitt einer Einrichtung beziehen, die elektronische Daten aus Registern und/oder Speichern verarbeitet und diese elektronischen Daten in andere elektronische Daten umwandelt, die in Registern und/oder Speichern gespeichert werden können. Als nicht einschränkende Beispiele kann der „Prozessor“ eine CPU oder eine GPU sein. Eine „Datenverarbeitungsplattform“ kann einen oder mehrere Prozessoren umfassen. Der hier verwendete Begriff „Software“-Prozesse kann z.B. Software- und/oder Hardware-Einheiten aufweisen, die im Laufe der Zeit Arbeit verrichten, wie z.B. Tasks, Threads und intelligente Agenten. Jeder Prozess bzw. jedes Verfahren kann sich auch auf mehrere Prozesse bzw. Verfahren beziehen, um Anweisungen nacheinander oder parallel, kontinuierlich oder intermittierend auszuführen. Die Begriffe „System“ und „Verfahren“ werden hier austauschbar verwendet, insofern ein System eine oder mehrere Verfahren umfassen kann und Verfahren als System betrachtet werden können.
Im vorliegenden Dokument kann auf das Gewinnen, Erfassen, Empfangen oder Eingeben analoger oder digitaler Daten in ein Teilsystem, ein Computersystem oder eine computerimplementierte Maschine Bezug genommen werden. Ein Verfahren eines Erhaltens, Erfassens, Empfangens oder Eingebens analoger und digitaler Daten kann auf verschiedene Weise durchgeführt werden, z.B. durch Empfangen von Daten als Parameter eines Funktionsaufrufs oder eines Aufrufs an eine Anwendungsprogrammierschnittstelle. In einigen Implementierungen kann das Verfahren des Erhaltens, Erfassens, Empfangens oder Eingebens von analogen oder digitalen Daten durch die Übertragung von Daten über eine serielle oder parallele Schnittstelle durchgeführt werden. In einer anderen Implementierung kann das Verfahren des Erhaltens, Erfassens, Empfangens oder Eingebens analoger oder digitaler Daten durch die Übertragung von Daten über ein Computernetzwerk von der bereitstellenden Einheit zur erfassenden Einheit durchgeführt werden. Es kann auch auf ein Bereitstellen, Ausgeben, Übertragen, Senden oder Präsentieren analoger oder digitaler Daten Bezug genommen werden. In verschiedenen Beispielen kann das Verfahren eines Bereitstellens, Ausgebens, Übertragens, Sendens oder Darstellens analoger oder digitaler Daten durch die Übertragung von Daten als Eingabe- oder Ausgabeparameter eines Funktionsaufrufs, eines Parameters einer Anwendungsprogrammierschnittstelle oder eines Interprozess-Kommunikationsmechanismus durchgeführt werden.
Obwohl die obige Diskussion beispielhafte Implementierungen der beschriebenen Verfahren bzw. Techniken darlegt, können andere Architekturen verwendet werden, um die beschriebene Funktionalität zu implementieren, und diese sollen in den Anwendungsbereich dieser Offenbarung fallen. Darüber hinaus, obwohl spezifische Verteilungen von Verantwortlichkeiten oben zu Diskussionszwecken definiert sind, können verschiedene Funktionen und Verantwortlichkeiten auf unterschiedliche Weise verteilt und aufgeteilt werden, abhängig von den Umständen.
Obwohl der Gegenstand in einer Sprache beschrieben wurde, die sich auf strukturelle Merkmale und/oder methodische Handlungen bezieht, ist zu verstehen, dass der in den beigefügten Ansprüchen beanspruchte Gegenstand nicht notwendigerweise auf die beschriebenen spezifischen Merkmale oder Handlungen beschränkt ist. Vielmehr sind bestimmte Merkmale und Aktionen als beispielhafte Formen der Umsetzung der Ansprüche offengelegt.

Claims

Maschinenlesbares Medium, auf dem eine Anwendungsprogrammierschnittstelle (API) gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt wird, den einen oder die mehreren Prozessoren veranlasst zumindest zum: Durchführen einer Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen; und Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle.
Maschinenlesbares Medium nach Anspruch 1, wobei die API zum zumindest Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufe an die zu übertragenden Netzwerkschnittstelle Anweisungen enthält, die, wenn sie von dem einen oder der Vielzahl von Prozessoren ausgeführt werden, den einen oder die Vielzahl von Prozessoren veranlassen zumindest zum: Empfangen des API-Aufrufs und von Daten, um die Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern durchzuführen; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern an die Netzwerkschnittstelle.
Maschinenlesbares Medium nach Anspruch 1, wobei die API eine API-Funktion zur Ermittlung von Informationen über verfügbare physikalische Geräte und deren Eigenschaften umfasst.
Maschinenlesbares Medium nach Anspruch 1, wobei die API eine API-Funktion umfasst zum Initialisieren einer Kontextdatenstruktur, wobei die Kontextdatenstruktur einen Speicherplatz für ein oder mehrere Datenobjekte umfasst, die Informationen über die Vielzahl von 5G New Radio-Betriebsabläufen anzeigen.
Maschinenlesbares Medium nach Anspruch 4, wobei das eine oder die mehreren Datenobjekte mindestens umfassen: ein Gerätedatenobjekt; ein Zellendatenobjekt; und ein Aufgabendatenobjekt.
Maschinenlesbares Medium nach Anspruch 1, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer oder mehreren Grafikverarbeitungseinheiten durchgeführt werden.
Maschinenlesbares Medium nach Anspruch 1, wobei die Vielzahl von 5G New Radio-Betriebsabläufen einen oder mehrere Betriebsabläufe einer Downlink-Pipeline einer physikalischen Schicht umfasst.
System, umfassend: einen oder mehrere Prozessoren zur Ausführung von Anweisungen, um eine Anwendungsprogrammierschnittstelle (API) zu implementieren, die mindestens: eine Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs durchführt, um die Vielzahl von 5G New Radio-Betriebsabläufen durchführt; und ein Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle bereitstellt.
System nach Anspruch 8, wobei die Anweisungen zum Implementieren der API, die zumindest die Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen durchführt und das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an die zu übertragende Netzwerkschnittstelle bereitstellt, Anweisungen enthalten, die zumindest umfassen Erhalten des API-Aufrufs, wobei der API-Aufruf Daten angibt, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind; Erhalten der Daten, die in Verbindung mit der Vielzahl von 5G New Radio-Betriebsabläufen zu verarbeiten sind; Bereitstellen der Daten an einen oder mehrere Hardwarebeschleuniger; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern des einen oder der mehreren Hardwarebeschleuniger an die zu übertragende Netzwerkschnittstelle.
System nach Anspruch 8, wobei die API eine API-Funktion umfasst, die ein Datenobjekt innerhalb einer Kontextdatenstruktur vernichtet.
System nach Anspruch 8, wobei die Vielzahl von 5G New Radio-Betriebsabläufen Betriebsabläufe einer oder mehrerer containerisierter Netzwerkfunktionen umfasst.
System nach Anspruch 8, wobei die Vielzahl von 5G New Radio-Betriebsabläufe sequenziell durchgeführt werden.
System nach Anspruch 8, wobei die API eine API-Funktion umfasst, die die Vielzahl von durchzuführenden 5G New Radio-Betriebsabläufen in eine Warteschlange stellt.
System nach Anspruch 8, wobei die API eine API-Funktion umfasst, die die Vielzahl von 5G New Radio-Betriebsabläufen aus der Warteschlange nimmt, nachdem die Vielzahl von 5G New Radio-Betriebsabläufen durchgeführt worden sind.
Verfahren, umfassend: Durchführen einer Vielzahl Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines Aufrufs einer Anwendungsprogrammierschnittstelle (API), um die Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen; und Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an eine zu übertragende Netzwerkschnittstelle.
Verfahren nach Anspruch 15, wobei das Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf dem API-Aufruf zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und das Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen an die zu übertragende Netzwerkschnittstelle umfasst: Erhalten des API-Aufrufs von der Software der physikalischen Schicht; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern.
Verfahren nach Anspruch 15, wobei ein oder mehrere Parameter des API-Aufrufs verwendet werden, um zu bestimmen, wie die Vielzahl von 5G New Radio-Betriebsabläufen durchzuführen ist.
Verfahren nach Anspruch 15, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer mehreren anwendungsspezifischen integrierten Schaltungen durchgeführt werden.
Verfahren nach Anspruch 17, wobei der eine oder mehreren Parameter einen Kontextzeigerparameter und einen Slot-Befehlsparameter umfassen.
Verfahren nach Anspruch 15, wobei jeder 5G New Radio-Betriebsablauf der Vielzahl von 5G New Radio-Betriebsabläufen mit einem Prioritätswert verknüpft ist.
Verfahren nach Anspruch 15, wobei das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen über mindestens eine Fronthaul-Schnittstelle und eine oder mehrere entfernte Funkeinheiten übertragen wird.
Maschinenlesbares Medium, auf dem eine Anwendungsprogrammierschnittstelle (API) gespeichert ist, die, wenn sie von einem oder mehreren Prozessoren ausgeführt wird, den einen oder die mehreren Prozessoren veranlasst zumindest zum: Durchführen einer Vielzahl von Betriebsabläufen von 5G New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle; und Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Rad io-Betriebsabläufen.
Maschinenlesbares Medium nach Anspruch 22, wobei die API zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufe und den Daten von der Netzwerkschnittstelle und zum Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen Anweisungen enthält, die, wenn sie von dem einen oder den mehreren Prozessoren ausgeführt werden, den einen oder mehreren Prozessoren veranlassen zumindest zum: Erhalten des API-Aufrufs, wobei der API-Aufruf die Daten von der Netzwerkschnittstelle angibt; Veranlassen eines oder mehrerer Hardwarebeschleuniger, die Daten von der Netzwerkschnittstelle zu erhalten; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern an ein oder mehrere Systeme.
Maschinenlesbares Medium nach Anspruch 22, wobei die Vielzahl von 5G New Radio-Betriebsabläufen parallel durchgeführt werden.
Maschinenlesbares Medium nach Anspruch 22, wobei die Vielzahl von 5G New Radio-Betriebsabläufen einen oder mehrere Betriebsabläufe einer Uplink-Pipeline einer physikalischen Schicht umfasst.
Maschinenlesbares Medium nach Anspruch 22, wobei die API eine API-Funktion umfasst, die ein Datenobjekt innerhalb einer Kontextdatenstruktur erzeugt.
Maschinenlesbares Medium nach Anspruch 22, wobei die API eine API-Funktion umfasst, die einen Status und Attribute eines Datenobjekts innerhalb einer Kontextdatenstruktur abruft.
Maschinenlesbares Medium nach Anspruch 22, wobei die API eine API-Funktion umfasst, die einen Status eines Datenobjekts innerhalb einer Kontextdatenstruktur festlegt.
System, umfassend: einen oder mehrere Prozessoren zum Ausführen von Anweisungen zum Implementieren einer Anwendungsprogrammierschnittstelle (API), die mindestens: eine Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle durchführt; und ein Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen bereitstellt.
System nach Anspruch 29, wobei die Anweisungen zum Implementieren der API, die zumindest die Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und der Daten von der Netzwerkschnittstelle durchführt und das Ergebnis der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen bereitstellt, Anweisungen enthalten, die zumindest: den API-Aufruf erhalten, wobei der API-Aufruf die Vielzahl von 5G New Radio-Betriebsabläufen angibt; die Daten von der Netzwerkschnittstelle an einen oder mehrere Hardwarebeschleuniger bereitstellt; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern in Verbindung mit den Daten; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen auf dem einen oder den mehreren Hardwarebeschleunigern des einen oder der mehreren Hardwarebeschleuniger an eine oder mehrere zentrale Verarbeitungseinheiten.
System nach Anspruch 29, wobei die Vielzahl von 5G New Radio-Betriebsabläufen Betriebsabläufe einer oder mehrerer Funktionen eines virtuellen Netzwerks umfasst.
System nach Anspruch 29, wobei ein erster Teil der Vielzahl von 5G New Radio-Betriebsabläufen auf einem ersten Satz von Hardwarebeschleunigern und ein zweiter Teil der Vielzahl von 5G New Radio-Betriebsabläufen auf einem zweiten Satz von Hardwarebeschleunigern durchgeführt wird.
System nach Anspruch 29, wobei die API mindestens ein Look-Aside-Beschleunigungsmodell und ein Inline-Beschleunigungsmodell unterstützt.
System nach Anspruch 29, wobei die API eine API-Funktion umfasst, die einen Status der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen überprüft.
System nach Anspruch 29, wobei die Daten von der Netzwerkschnittstelle über mindestens eine Fronthaul-Schnittstelle und einen oder mehrere entfernte Funkköpfe erhalten werden.
Verfahren, umfassend: Durchführen einer Vielzahl von Betriebsabläufen von New Radio der fünften Generation (5G) zumindest teilweise auf der Grundlage eines Aufruf einer Anwendungsprogrammierschnittstelle (API) zum Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen und Daten von einer Netzwerkschnittstelle; und Bereitstellen eines Ergebnisses der Durchführung der Vielzahl von 5G New Rad io-Betriebsabläufen.
Verfahren nach Anspruch 36, wobei die Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf der Grundlage des API-Aufrufs zum Durchführen der Vielzahl von neuen 5G-Funkoperationen und den Daten von der Netzwerkschnittstelle und das Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen umfasst: Erhalten des API-Aufrufs von einer oder mehreren Anwendungen; Durchführen der Vielzahl von 5G New Radio-Betriebsabläufen auf einem oder mehreren Hardwarebeschleunigern; und Bereitstellen des Ergebnisses der Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen von dem einen oder den mehreren Hardwarebeschleunigern.
Verfahren nach Anspruch 36, wobei die Durchführung der Vielzahl von 5G New Radio-Betriebsabläufen zumindest teilweise auf einem oder mehreren Parametern des API-Aufrufs basiert.
Verfahren nach Anspruch 36, wobei die Vielzahl von 5G New Radio-Betriebsabläufe Betriebsabläufe einer oder mehrerer cloud-nativer Netzwerkfunktionen umfasst.
Verfahren nach Anspruch 38, wobei der eine oder die mehreren Parameter die Vielzahl von 5G New Radio-Betriebsabläufen codieren.
Verfahren nach Anspruch 36, wobei die Vielzahl von 5G New Radio-Betriebsabläufen auf einer oder mehreren Parallelverarbeitungseinheiten durchgeführt wird.
Verfahren nach Anspruch 36, wobei die Vielzahl von 5G New Radio-Betriebsabläufen in einer durch den API-Aufruf angegebenen Reihenfolge durchgeführt werden.