DE112020004189T5 - Verfahren und system zum verbessern der lese-zuverlässigkeit in speichereinheiten - Google Patents

Verfahren und system zum verbessern der lese-zuverlässigkeit in speichereinheiten Download PDF

Info

Publication number
DE112020004189T5
DE112020004189T5 DE112020004189.1T DE112020004189T DE112020004189T5 DE 112020004189 T5 DE112020004189 T5 DE 112020004189T5 DE 112020004189 T DE112020004189 T DE 112020004189T DE 112020004189 T5 DE112020004189 T5 DE 112020004189T5
Authority
DE
Germany
Prior art keywords
memory
read
read current
pulse width
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020004189.1T
Other languages
English (en)
Inventor
Saravanan Sethuraman
Venkata Tavva
Hillery Hunter
Karthick Rajamani
Chitra Subramanian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112020004189T5 publication Critical patent/DE112020004189T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)

Abstract

Ein System und ein Verfahren zum Speichern von Daten, das mindestens eine Speichereinheit mit einer Mehrzahl Speicherzellen zum Speichern von Daten; und mindestens einen Speicher-Controller umfasst, der die Lesestromstärke und die Impulsbreite des Lesestroms verwaltet, der den Speicherzellen zugeführt wird, wobei die mindestens eine Speichereinheit eine Lesestrom-Schaltung hat, die zum Anpassen der Stärke und/oder der Impulsbreite des Lesestroms konfiguriert ist, der den Speicherzellen zugeführt wird. Gemäß einem Beispiel ist die Speicher-Steuerschaltung so konfiguriert, dass sie als Reaktion auf eine Anforderung zum Lesen einer Gruppe von Speicherzellen die Stärke des Lesestroms verringert und/oder die Impulsbreite des Lesestroms vergrößert, der der Gruppe zu lesender Speichereinheiten zugeführt werden soll, wenn festgestellt wurde, dass ein Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Speichersysteme und Einheiten, die magnetische Direktzugriffseinheiten (magnetic random access devices, MRAM) umfassen, und insbesondere Verbesserungen der Zuverlässigkeit von MRAM-Einheiten.
  • In Verbindung mit den aktuellen Entwicklungen der Informationstechnologie und der breiten Verwendung des Internets zum Speichern und Verarbeiten von Informationen steigen die Anforderungen an die Erfassung, Verarbeitung, Speicherung und Verbreitung von Informationen durch Datenverarbeitungssysteme. Datenverarbeitungssysteme werden entwickelt, um die Geschwindigkeit zu erhöhen, mit der die Computer in der Lage sind, immer komplexere Anwendungen für Geschäftszwecke, persönliche Aufgaben und Unterhaltung auszuführen. Die Gesamtleistung eines Computersystems wird durch jedes der Hauptelemente der Computerstruktur beeinflusst, darunter die Leistung/Struktur der Prozessoren, aller Caches, Eingabe-/Ausgabe- (E-/A-) Teilsysteme, die Wirksamkeit der Speicher-Steuerfunktionen, die Leistung der Speichereinheiten und Speicher-Teilsysteme und aller zugehörigen Speicher-Schnittstellenelemente, der Typ und die Struktur der Speicher-Verbindungs-Schnittstellen.
  • Die unablässig zunehmende Geschwindigkeit von Prozessoren, die immer komplexere Anwendungen ausführen, stellt immer höhere Anforderungen an alle anderen Teilsysteme in dem Computer, darunter die Speichereinheiten und das Speicher-Teilsystem, wo während der Ausführung einer Software-Anwendung Daten oft gespeichert, abgerufen und aktualisiert werden. Das Speicher-Teilsystem eines Computers weist oft Speichermodule auf, für gewöhnlich ein oder mehrere zweireihige Speichermodule (dual in-line memory modules, DIMMs) mit üblicherweise einer Anzahl Speichereinheiten. Die Leistung des Speicher-Teilsystems wird durch die Leistung seiner Speichereinheiten beeinflusst.
  • Ein Speicher ist eine der wichtigeren Komponenten, die in Datenverarbeitungssystemen, Computersystemen, Speicherlösungen und mobilen Einheiten verwendet werden. Ob solche Speichereinheiten ein Erfolg oder ein Fehlschlag werden, hängt in erster Linie von ihrer Leistungsfähigkeit, der Skalierbarkeit und den Kosten ab. Üblicherweise nutzen praktisch alle Datenverarbeitungssysteme, Computersysteme, mobilen Einheiten und andere Produkte zum Verarbeiten von Daten einen oder eine Kombination flüchtiger Speicher auf der Grundlage von Ladungen, beispielsweise DRAM und/oder permanente Speicher wie zum Beispiel NAND-Flash-Speicher. Bei magnetischen Direktzugriffs-Speichereinheiten (magnetic random access memory, MRAM) handelt es sich um einen nichtflüchtigen Speicher (non-volatile memory, NVM), der Anwendung in Datenverarbeitungssystemen, Computersystemen, Speicher-Lösungen und mobilen Einheiten finden kann.
  • Magnetische Spinübertragungsmoment- (Spin Transfer Torque, STT) Direktzugriffsspeichereinheiten (STT-MRAM) sind von einem MRAM-Typ. Der STT-MRAM kann für weit verbreitete Anwendungen geeignet sein, da er die hohe Leistung von DRAM (und SRAM) bietet, wie der Flash-Speicher wenig Strom verbraucht und wenig kostet, eine Merkmalsgröße von weit weniger als 10 nm erreicht und von vorhandenen CMOS-Fertigungstechniken profitiert. Bei dem STT-MRAM handelt es sich um einen permanenten, z.B. nichtflüchtigen, Speichertyp, der Daten auch bei einer Stromunterbrechung oder nach vollständigem Ausschalten behält. Der STT-MRAM weist die Leistung und die Langzeitspeicherung des DRAM in Verbindung mit der Haltbarkeit nichtflüchtiger Speicher auf, ist jedoch nicht sonderlich zuverlässig. Die thermische Stabilität eines SST-MRAM-Chips ist von entscheidender Bedeutung in Bezug auf Lesevorgänge, Datenhaltevermögen sowie Schreibvorgänge in die Speicherzelle. Insbesondere bei höheren Temperaturen nehmen die Zuverlässigkeit ab und die entsprechende Bitfehlerrate (bit error rate, BER) zu. Es kommt zu Problemen bei Lesevorgängen der Zelle, und die Datenhaltedauer nimmt bei höheren Temperaturen ab.
  • KU RZDARSTELLU NG
  • Die Kurzdarstellung der Offenbarung dient dazu, das Verständnis der Speichereinheiten und Speichersysteme, deren architektonische Struktur und der Verfahren zum Abrufen (z.B. zum Lesen) von Daten zu unterstützen und nicht die Offenbarung oder die Erfindung einzuschränken. Die vorliegende Offenbarung richtet sich an einen Fachmann. Es sollte klar sein, dass in manchen Fällen verschiedene Aspekte und Merkmale der Offenbarung einzeln oder in anderen Fällen in Verknüpfung mit anderen Aspekten und Merkmalen der Offenbarung vorteilhaft genutzt werden können. Demgemäß können an den Speichereinheiten und Speichersystemen, der architektonischen Struktur und deren Arbeitsweise Änderungen und Modifikationen vorgenommen werden, um verschiedene Wirkungen zu erzielen.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Speichersystem zum Speichern von Daten offenbart. Das Speichersystem umfasst mindestens eine Speichereinheit mit einer oder mehreren Speicherzellen zum Speichern von Daten; und eine Speicher-Steuerschaltung, die den Lesestrom und die Breite der Leseimpulse steuert, die an mindestens eine Speichereinheit zum Lesen in der mindestens einen Speichereinheit gespeicherter Daten angelegt werden. Gemäß einem Aspekt gibt die Speicher-Steuerschaltung Speicher-Lesebefehle an die mindestens eine Speichereinheit aus. Gemäß einer Ausführungsform hat die mindestens eine Speichereinheit eine Lesestrom-Schaltung zum Anpassen an die Stärke und/oder die Impulsbreite des Lesestroms, der der einen oder mehreren Speicherzellen innerhalb der mindestens einen Speichereinheit zugeführt wird. Gemäß einer oder mehreren Ausführungsformen enthält die Speichereinheit ein Array oder einen dreidimensionalen Stapel (3D) von STT-MRAM-Speicherzellen. Die Speicher-Steuereinheit ist so beschaffen, dass sie, wenn festgestellt wird, dass ein Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet, als Reaktion auf eine Anforderung zum Lesen einer Mehrzahl der Speicherzellen entweder die Stärke des der mindestens einen Speichereinheit zuzuführenden Lesestroms verringert und/oder die Impulsbreite des der Mehrzahl zu lesender Speichereinheiten zuzuführenden Lesestroms vergrößert. Gemäß einer weiteren Ausführungsform ist die Speicher-Steuereinheit so beschaffen, dass sie als Reaktion auf ein Überschreiten des ersten Schwellenwertes durch den Vergleichs-Temperaturwert sowohl die Stärke des Lesestroms verringert als auch die Impulsbreite des Lesestroms vergrößert, der der mindestens einen Speichereinheit zugeführt wird, die die Mehrzahl der zu lesenden Speicherzellen enthält. Der erste Schwellenwert ist vorzugsweise programmierbar und dynamisch, kann jedoch vorgegeben und/oder festgelegt sein. Gemäß einer Ausführungsform umfasst ein Ermitteln, ob ein Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet, ein Vergleichen des Vergleichs-Temperaturwertes mit dem ersten Schwellenwert in der Speicher-Steuereinheit.
  • Gemäß einem Aspekt ist das System so ausgelegt, dass es den Vergleichs-Temperaturwert ermittelt. Gemäß einem Aspekt umfasst ein Ermitteln des Vergleichs-Temperaturwertes ein Durchführen einer Temperaturmessung mindestens einer aus der Mehrzahl zu lesender Speicherzellen oder ein Durchführen einer Temperaturmessung der mindestens einen Speichereinheit, die die Mehrzahl zu lesender Speicherzellen enthält, und gemäß einer Ausführungsform ein Verwenden einer Referenztabelle zum Erhalten des Vergleichs-Temperaturwertes. Gemäß einem weiteren Aspekt hat das System einen Wärmesensor, und zum Ermitteln des Vergleichs-Temperaturwertes werden Messwerte des Wärmesensors verwendet. Gemäß einer Ausführungsform wird der Vergleichs-Temperaturwert auf der Grundlage der Lesefrequenz der mindestens einen Speichereinheit ermittelt, die die Mehrzahl zu lesender Speicherzellen enthält. Gemäß einer oder mehreren Ausführungsformen wird der Vergleichs-Temperaturwert auf der Grundlage der Temperatur mindestens einer der zu lesenden Speicherzellen oder der Temperatur der mindestens einen Speichereinheit ermittelt, die die Mehrzahl zu lesender Speicherzellen enthält. Gemäß einer beispielhaften Ausführungsform wird die Lesestromstärke um einen Betrag zwischen ungefähr zehn Prozent (10%) und ungefähr fünfundzwanzig Prozent (25%) verringert und/oder die Impulsbreite des Lesestroms wird um einen Betrag zwischen ungefähr zehn Prozent (10%) und ungefähr fünfundzwanzig Prozent (25%) verringert. Gemäß einer Ausführungsform enthält die mindestens eine Speichereinheit ein Array von STT-MRAM-Zellen, und gemäß einem Aspekt ist die Mehrzahl Speichereinheiten in einem zweireihigen Speichermodul (DIMM) und gemäß einer alternativen Ausführungsform in einem Halbleiter-Datenträger (solid state drive, SSD) enthalten. Gemäß einem Aspekt ist die Speicher-Steuereinheit in einem Chip enthalten, der von der mindestens einen Speichereinheit getrennt ist.
  • Gemäß einer oder mehreren Ausführungsformen ist die Speicher-Steuereinheit konfiguriert: als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert einen ersten Schwellenwert überschreitet, die Stärke des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen ersten Minderungswert zu verringern und/oder die Impulsbreite des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen ersten Steigerungswert zu vergrößern; und als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert einen zweiten Schwellenwert überschreitet, die Stärke des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen zweiten Minderungswert zu verringern und/oder die Impulsbreite der der mindestens einen Speichereinheit zugeführten Lesestroms auf einen zweiten Steigerungswert zu vergrößern. Gemäß einer alternativen Ausführungsform ist die Speicher-Steuereinheit konfiguriert: als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert einen ersten Schwellenwert nicht überschreitet, die Stärke des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen ersten Lesestrom-Minderungswert zu verringern und die Impulsbreite des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen ersten Impulsbreite-Minderungswert zu verringern, um Strom zu sparen; als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert den ersten Schwellenwert überschreitet, eine Lesestromstärke mit einem Normalwert und eine Impulsbreite des Lesestroms mit einem Normalwert der mindestens einen Speichereinheit zuzuführen; und als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert einen zweiten Schwellenwert überschreitet, der höher als der erste Schwellenwert ist, die Stärke des der mindestens einen Speichereinheit zugeführten Lesestroms auf einen zweiten Lesestrom-Minderungswert zu verringern und/oder die Impulsbreite des Lesestroms auf einen ersten Impulsbreiten-Erhöhungswert zu vergrößern.
  • Gemäß einer oder mehreren Ausführungsformen enthält das System mindestens eine magnetische Spinübertragungsmoment-Direktzugriffsspeichereinheit (STT-MRAM) mit einer Mehrzahl Speicherzellen zum Speichern von Daten, wobei die mindestens eine STT-MRAM-Einheit eine Lesestrom-Schaltung zum Lesen der Mehrzahl Speicherzellen unter Verwendung mehr als einer Lesestromstärke und mehr als einer Lesestrom-Impulsbreite hat; und eine Speicher-Steuerschaltung, die die Stärke des der mindestens einen STT-MRAM-Einheit zuzuführenden Lesestroms und die Impulsbreite des zuzuführenden Lesestroms verwaltet, um in der mindestens einen STT-MRAM-Einheit gespeicherte Daten zu lesen. Gemäß einem Aspekt hat die Speicher-Steuerschaltung ein durch einen Computer lesbares Speichermedium mit Programmanweisungen, die bei Ausführung durch die Speicher-Steuerschaltung als Reaktion auf eine Anforderung zum Lesen von Daten aus einer Gruppe der Mehrzahl Speicherzellen die Speicher-Steuerschaltung veranlasst: einen Vergleichs-Temperaturwert für die Gruppe Speicherzellen zu erhalten; zu ermitteln, ob der Vergleichs-Temperaturwert oberhalb eines ersten Schwellenwertes liegt; und als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert oberhalb des ersten Schwellenwertes liegt, die Lesestromstärke zu verringern und die Impulsbreite des Lesestroms zu vergrößern, der der Gruppe zu lesender Speicherzellen zugeführt werden soll. Gemäß einem Aspekt hat der STT-MRAM ein durch einen Computer lesbares Speichermedium mit Programmanweisungen, die bei Ausführung durch den STT-MRAM diesen veranlassen, die Gruppe Speicherzellen durch Zuführen des Lesestroms mit verringerter Stärke und vergrößerter Impulsbreite zur Gruppe Speicherzellen zu lesen. Gemäß einer Ausführungsform hat die Speicher-Steuerschaltung ferner Programmanweisungen, die bei Ausführung durch die Speicher-Steuerschaltung diese veranlassen, den Temperatur-Vergleichswert für die Gruppe Speicherzellen zu erhalten, indem ein Temperatur-Messwert für mindestens eine aus der Gruppe Speicherzellen oder die mindestens eine die Gruppe Speicherzellen enthaltende STT-MRAM-Einheit erhalten wird, und in einer Referenztabelle eine Suche nach dem dem Temperatur-Messwert entsprechenden Vergleichs-Temperaturwert durchzuführen.
  • Auch ein Verfahren zum Lesen von Daten wird offenbart, die in einer Mehrzahl Speicherzellen gespeichert sind, die in einer Speichereinheit enthalten sind. Die Speichereinheit enthält vorzugsweise ein STT-MRAM-Array oder einen 3D-Stapel von Speicherzellen. Das Verfahren umfasst ein Erhalten eines Vergleichs-Temperaturwertes für die Mehrzahl Speicherzellen; ein Ermitteln, ob der Vergleichs-Temperaturwert oberhalb eines ersten Schwellenwertes liegt; ein Verringern der Stromstärke und/oder ein Vergrößern der Impulsbreite des Lesestroms, der der Mehrzahl Speicherzellen zugeführt wird, als Reaktion auf ein Ermitteln, ob der Temperatur-Vergleichswert oberhalb des ersten Schwellenwertes liegt; und Lesen der Mehrzahl Speicherzellen durch Zuführen des Lesestroms mit verringerter Stärke und/oder der erhöhten Impulsbreite zu der Mehrzahl Speicherzellen. Gemäß einer Ausführungsform umfasst das Verfahren ein Verringern der Stärke und ein Vergrößern der Impulsbreite des Lesestroms, der der Mehrzahl Speicherzellen zugeführt wird, als Reaktion auf ein Feststellen, dass der Temperatur-Vergleichswert oberhalb des ersten Schwellenwertes liegt; und Lesen der Mehrzahl Speicherzellen durch Zuführen des Lesestroms mit verringerter Stärke und vergrößerter Impulsbreite. Gemäß einer Ausführungsform beziehen sich der Vergleichs-Temperaturwert sowie die Verringerung der Lesestromstärke und die Vergrößerung der Impulsbreite des Lesestroms auf die Ebene der Speichereinheit. Gemäß einem Aspekt umfasst das Verfahren ein Erhalten eines Vergleichs-Temperaturwertes für die Mehrzahl Speicherzellen, was wiederum ein Erhalten mindestens eines Wertes aus einer Gruppe umfasst, die aus einem Erhalten eines Temperatur-Messwertes der mindestens einen aus der Mehrzahl zu lesender Speicherzellen; und/oder einem Erhalten eines Temperatur-Messwertes der Speichereinheit besteht, die die Mehrzahl zu lesender Speicherzellen enthält; und ein Verwenden der Lesefrequenz mindestens einer aus der Mehrzahl Speicherzellen oder der Speichereinheit, die die Mehrzahl zu lesender Speicherzellen enthält.
  • Das oben Gesagte sowie weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus den folgenden ausführlicheren Beschreibungen beispielhafter Ausführungsformen der Erfindung klar, die in den beiliegenden Zeichnungen veranschaulicht sind, in denen gleiche Bezugszahlen stets gleiche Teile beispielhafter Ausführungsformen der Erfindung bezeichnen.
  • Figurenliste
  • Die verschiedenen Aspekte, Merkmale und Ausführungsformen der Speichereinheiten oder -systeme, deren architektonische Struktur und Arbeitsweise werden in Verbindung mit den bereitgestellten Figuren verständlicher. In den Figuren werden Ausführungsformen zum Veranschaulichen von Aspekten, Merkmalen und/oder verschiedenen Ausführungsformen der Speichereinheiten und -systeme, deren architektonischer Struktur und Arbeitsweise bereitgestellt, jedoch sollten die Ansprüche nicht genau auf die gezeigten Anordnungen, Strukturen, Baugruppen, Merkmale, Aspekte, Ausführungsformen, Verfahren oder Einheiten beschränkt sein, und die gezeigten Anordnungen, Strukturen, Baugruppen, Merkmale, Aspekte, Ausführungsformen, Verfahren und Einheiten können einzeln oder als Verknüpfung mit anderen Anordnungen, Strukturen, Baugruppen, Merkmalen, Aspekten, Ausführungsformen, Verfahren und Einheiten verwendet werden.
    • 1 zeigt ein allgemeines Rechen- oder Datenverarbeitungssystem gemäß einer Ausführungsform.
    • 2 zeigt ein Speicher-Teilsystem gemäß einer Ausführungsform.
    • 3 zeigt ein Speicher-Teilsystem mit einer DIMM-Anordnung, die Speichereinheiten gemäß einer Ausführungsform enthält.
    • 4 zeigt ein Schaubild einer magnetischen Tunnelübergangs- (magnetic tunnel junction, MTJ) Zelle einer STT-MRAM-Speichereinheit.
    • 5 zeigt ein Schaubild der MTJ-Zelle von 4.
    • 6 zeigt einen Ablaufplan eines Verfahrens zum Ausführen einer Leseoperation gemäß einer Ausführungsform.
    • 7 zeigt einen Ablaufplan eines Verfahrens zum Ausführen einer Leseoperation gemäß einer anderen Ausführungsform.
    • 8 zeigt einen Ablaufplan eines Verfahrens zum Ausführen einer Leseoperation gemäß einer weiteren Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Beschreibung dient zum Veranschaulichen der Grundgedanken der Erfindung und ist nicht als Einschränkung der hierin beanspruchten erfindungsgemäßen Konzepte zu verstehen. In der folgenden detaillierten Beschreibung sind zahlreiche Einzelheiten dargelegt, um ein Verständnis der Speichereinheiten und -systeme, deren architektonischer Struktur und Arbeitsweise bereitzustellen, jedoch dürfte dem Fachmann klar sein, dass andere und zahlreiche Ausführungsformen der Speichereinheiten und -systeme, deren architektonische Struktur und Arbeitsweise ohne diese speziellen Einzelheiten genutzt werden können und dass die Ansprüche und die Erfindung nicht auf die hierin speziell beschriebenen und gezeigten Ausführungsformen, Baugruppen, Prozesse, Verfahren, Aspekte und Merkmale von Einzelheiten beschränkt sein sollen. Ferner können einzelne hierin beschriebene Merkmale in Verknüpfung mit anderen beschriebenen Merkmalen in allen möglichen verschiedenen Verknüpfungen und Permutationen verwendet werden.
  • Sofern hierin nicht anderweitig speziell definiert sollen alle Begriffe weitestmöglich ausgelegt werden, darunter Bedeutungen, die sich aus dieser Beschreibung ergeben, sowie Bedeutungen, die dem Fachmann bekannt und/oder in Wörterbüchern, Monografien usw. definiert sind. Es wird auch darauf hingewiesen, dass die Einzahlformen „ein“, „eine“ und „der, die, das“ bei Verwendung in der Beschreibung und den beiliegenden Ansprüchen auch Mehrzahlbezüge umfassen, sofern nicht anderes angegeben ist.
  • Speichersysteme und -einheiten, deren Architektur und/oder Verfahren zum Ausführen von Lese-/Schreiboperationen in einem Speichersystem oder -Teilsystem werden offenbart. Gemäß einer Ausführungsform werden ein Speichersystem, eine architektonische Struktur und/oder ein Verfahren zum Speichern von Daten in Speichersystemen, darunter in Speichereinheiten, offenbart. Das im Folgenden ausführlich offenbarte Speichersystem kann eine oder mehrere Speichereinheiten und eine oder mehrere Daten-Pufferschaltungen umfassen. Ferner kann das Speichersystem eine Speicher-Steuerschaltung umfassen, die gemäß einer Ausführungsform einen Speicher-Controller zum Steuern des Datenstroms enthalten, um den Datenstrom zu und von den Speichereinheiten zu steuern. Es kann Datenübertragungsverbindungen oder -busse zum Übertragen von Daten, Befehlen, Antworten und/oder Signalen zwischen dem Host, den Speichereinheiten, den Daten-Pufferschaltungen und/oder den Speicher-Steuerschaltungen geben.
  • Ein Speicher-Teilsystem eines Computers weist oft Speichermodule auf, für gewöhnlich ein oder mehrere zweireihige Speichermodule (DIMMs), die üblicherweise eine Mehrzahl Speichereinheiten enthalten. Üblicherweise handelt es sich bei den Speichereinheiten um dynamische Direktzugriffsspeicher- (DRAM-) Einheiten. Der magnetische Direktzugriffspeicher (MRAM) unterscheidet sich vom DRAM, bietet aber zahlreiche Leistungsvorteile des DRAM und gleichzeitig den Vorteil eines permanenten, z.B. nichtflüchtigen, Speichers. Beim Spinübertragungsmoment- (STT-) MRAM handelt es sich um einen speziellen MRAM-Typ, der höhere Geschwindigkeit, kürzere Latenz, Skalierbarkeit und höhere Haltbarkeit bietet. Gemäß einer oder mehreren Ausführungsformen werden eine Speichereinheit und ein Speichersystem, deren architektonische Struktur und/oder ein Verfahren zum Speichern von Informationen bereitgestellt, darunter ein Verfahren zum Verbessern der Zuverlässigkeit der Speichereinheiten und Speichersysteme, darunter der Lese-Zuverlässigkeit der Speichereinheiten und des Speichersystems.
  • Ein Rechen- oder Datenverarbeitungssystem 100, das zum Speichern und/oder Ausführen von Programmcode geeignet ist, kann viele Formen annehmen und kann gemäß einer Ausführungsform mindestens einen Prozessor 102 enthalten, bei dem es sich um einen Controller oder einen Teil desselben handeln kann, der durch einen Systembus direkt oder indirekt mit Speichereinheiten oder -elementen verbunden ist, was in 1 gezeigt ist. Das Rechensystem 100 in 1 ist mit einem Prozessor 102, einem Direktzugriffsspeicher (RAM) 103, einem Langzeitspeicher 104, einheitenspezifischen Schaltungen 101 und einer E-/A-Schnittstelle 105 verbunden ist. Alternativ können der RAM 103 und/oder einheitenspezifische Schaltungen 101 und eine E-/A-Schnittstelle 105 innerhalb des Prozessors 102 untergebracht sein. Der Prozessor 102 kann zum Beispiel einen handelsüblichen Mikroprozessor, einen kundenspezifischen Prozessor, ein vor Ort programmierbares Gate-Array (field programmable gate array, FPGA), eine anwendungsspezifische integrierte Schaltung (application specific integrated circuit, ASIC), eine diskrete Logik usw. aufweisen. Der RAM 103 wird üblicherweise dazu verwendet, variable Daten, Stapel-Daten, ausführbare Anweisungen usw. aufzubewahren und kann einen Direktzugriffsspeicher oder RAM umfassen. Gemäß einer oder mehreren Ausführungsformen kann der RAM 102 einen magnetischen Direktzugriffsspeicher (MRAM) enthalten und insbesondere einen Spinmomentübertragungs- (STT-) MRAM verwenden sowie gemäß einer Ausführungsform die hierin offenbarten verbesserten STT-MRAM-Speichereinheiten enthalten.
  • Gemäß verschiedenen Ansätzen weist der Langzeitspeicher 104 üblicherweise einen beliebigen Typ eines nichtflüchtigen Speichers auf, beispielsweise, ohne darauf beschränkt zu sein, einen elektrisch löschbaren programmierbaren Nur-Lese-Speicher (electrically erasable programmable read only memory, EEPROM), einen programmierbaren Flash-Nur-Lese-Speicher (flash programmable read only memory, PROM), einen Akku-Sicherungs-RAM, Festplattenlaufwerke usw. Der Langzeitspeicher 104 wird üblicherweise zum Aufbewahren von ausführbarer Firmware und allen nichtflüchtigen Daten mit darin enthaltenen Programmier-Anweisungen verwendet, die ausgeführt werden können, um den Prozessor 102 zum Ausführen bestimmter Funktionen zu veranlassen.
  • Gemäß einigen Ausführungsformen kann die E-/A-Schnittstelle 105 eine Datenübertragungs-Schnittstelle enthalten, die es dem Prozessor ermöglicht, Daten mit Einheiten außerhalb des Controllers auszutauschen. Beispiele der Datenübertragungs-Schnittstelle können, ohne darauf beschränkt zu sein, serielle Schnittstellen wie RS-232, USB (universal serial bus, universeller serieller Bus), Schnittstelle für kleine Computersysteme (small computer systems interface, SCSI), RS-422 oder eine drahtlose Datenübertragungs-Schnittstelle wie WLAN, Bluetooth, Nahfeldkommunikation (near-field communication, NFC) oder andere drahtlose Schnittstellen aufweisen. Das Rechensystem 100 kann Daten über die Datenübertragungs-Schnittstelle 105 in einem beliebigen Datenübertragungs-Protokoll wie die Automatisierungs-/Laufwerk-Schnittstelle (automation/drive interface, ADI) mit einer externen Einheit austauschen.
  • 2 zeigt ein beispielhaftes Speichersystem 200, das Teil einer größeren Computersystem-Struktur oder eines größeren Netzwerks sein kann. Das Computersystem 200 umfasst ein Steuerprozessor-System 202, bei dem es sich um ein Verarbeitungs-Teilsystem handelt, das mindestens eine Prozessoreinheit (CPU) 206 enthält, die so konfiguriert sein kann, dass sie sich mit einer Speicher-Steuereinheit (memory control unit, MCU) 210 verbindet. Bei dem Prozessor oder der CPU 206 kann es sich um ein Modul handeln, das Lese-, Schreib- und Konfigurations-Anforderungen von einem (nicht gezeigten) System-Controller verarbeitet. Bei dem Prozessor 206 kann es sich um einen Mehrkern-Prozessor handeln. Die MCU 210 kann einen Synchron-Speicher-Controller (memory controller synchronous, (MCS) 208 enthalten, der auch als Speicher-Controller bezeichnet wird und den Datenaustausch mit einer oder mehreren (in 1 nicht gezeigten) Speichereinheiten 250 in einem Speicher-Teilsystem 220 steuert. Die MCU 210 und das MCS 208 können eine oder mehrere Verarbeitungs-Schaltungen enthalten, oder die Verarbeitung kann durch oder in Verbindung mit dem Prozessor 206 durchgeführt werden. Das Steuerprozessor-System 202 tauscht Daten über einen Datenübertragungsbus 215 mit dem Speicher-Teilsystem 220 aus. Das Steuerprozessor-System 202, der Prozessor oder die CPU 206, die Speicher-Steuereinheit 210 und das MCS 208 können hierin einzeln und zusammen als Host bezeichnet werden. Der hierin verwendete Begriff Host wird im Allgemeinen als Prozessor, Controller oder Einheit bezeichnet, die Befehls- und/oder Steuersignale an ein Speichersystem oder ein Teilsystem sendet und von diesen empfängt. Der Host kann auch Datensignale an ein Speichersystem oder ein Teilsystem senden oder von diesen empfangen.
  • Bei dem Beispiel von 3 ist ein Speichersystem 300 mit einem Speicher-Steuerprozessor 302 und einem Speicher-Teilsystem 320 veranschaulicht. Das Speicher- oder Datenspeicher-Teilsystem 320 kann so konfiguriert sein, dass es Daten speichert und Speicherdienste für einen oder mehrere Hosts bereitstellt, die direkt oder über ein Netzwerk (z.B. über das Internet) mit dem Speichersystem 320 verbunden sein können. Das Speicher-Teilsystem 320 kann eine Schnittstelle zum Unterstützen von Datenübertragungen mit dem Host enthalten.
  • Das Speicher-Teilsystem 320 weist eine Mehrzahl Speichermodule auf, z.B. doppelreihige Speichermodule oder DIMMs 325. Zwar sind in 3 nur drei (3) DIMMs 325a bis c gezeigt, jedoch ist einsichtig, dass das Speicher-Teilsystem 320 ein oder mehrere DIMMs 325 enthalten kann, die mehr als drei der in 3 gezeigten DIMMs enthalten. Die DIMMs 325 können in Kanälen und Ebenen mit einem oder mehreren DIMMs 325 pro Kanal oder Ebene angeordnet sein. Jeder DIMM 325 kann eine oder mehrere Speichereinheiten 350 enthalten, z.B. 350a bis 350i. Bei den Speichereinheiten 350 kann es sich um integrierte Schaltkreise oder Chips handeln, die auch als Speicher-Chips 350 bezeichnet werden können. Die Speicher-Chips 350 enthalten die elementaren Speicherzellen, in denen Informations-Bits aufbewahrt sind. Die Speicherzellen in einer Speichereinheit, z.B. STT-MRAMs, sind in Bänken angeordnet, wobei jede Bank ein Array von Zeilen und Spalten bildet.
  • Das Speicher-Teilsystem 320 kann auch eine oder mehrere Speicher-Steuerschaltungen 330 zusätzlich zu der einen oder den mehreren Speichereinheiten 350 enthalten. Die Speicher-Steuerschaltung 330 regelt den Datenfluss zu und von den Speichereinheiten 350. Die Speicher-Steuerschaltung 330 empfängt üblicherweise Signale wie Befehls- und Steuersignale von einem Host, z.B. von einem Host-Prozessor. Gemäß einer Ausführungsform kann die Speicher-Steuerschaltung 330 einen Speicher-Controller 332 haben. Die Speicher-Steuerschaltung 330 oder der Speicher-Controller 332 kann eine Ablaufsteuerung 338 haben. Die Speicher-Steuerschaltung 330, der Speicher-Controller 332 und/oder die Ablaufsteuerung 338 können die Reihenfolge von Operationen und Anweisungen optimieren. Gemäß einer oder mehreren Ausführungsformen gemäß 3 sind die Speicher-Steuerschaltungen 330 als integrierter Schaltkreis oder Chip gebildet und mit den Speichereinheiten 350 auf dem Modul 325 untergebracht. Für die Speicher-Steuerschaltung 330, das(die) Speichermodul(e) 325 und für das Speicher-Teilsystem 320 sind andere Konfigurationen denkbar. Zum Beispiel kann sich der Speicher-Controller nahe dem und auf demselben Chip wie der Prozessor befinden.
  • Zwar sind die Speichereinheiten 350 in Form von Chips auf einem DIMM 325 gezeigt, jedoch kann es einsichtig sein, dass die Speichereinheiten andere Formen und Konfigurationen annehmen können und nicht auf die Verwendung auf einem DIMM beschränkt sind. Zum Beispiel können die Speichereinheiten einen Halbleiter-Datenträger (solid state drive, SSD) bilden. Gemäß einer oder mehreren Ausführungsformen handelt es sich bei dem einen oder den mehreren Speichereinheiten 350 um STT-MRAM-Einheiten. Der magnetische Direktzugriffsspeicher (MRAM) ist eine Form eines RAM und kann in Datenverarbeitungssystemen Anwendung finden. Der STT-MRAM ist ein Typ des MRAM.
  • Eine STT-MRAM-Zelle verwendet einen in den 4 und 5 gezeigten magnetischen Tunnelübergang (MTJ) 415 zum Speichern binärer Daten. Der MTJ 415 hat eine freie Schicht 420, eine Sperrschicht 425 und eine feste oder Referenzschicht 430. Wenn das Magnetfeld der freien Schicht 420 und das Magnetfeld der festen/Referenzschicht 430 parallel sind, wie dies durch die Pfeile 436, 438 zeichnerisch dargestellt ist, ist der MTJ-Widerstand niedrig, was eine logische „0“ darstellt, und wenn das Magnetfeld der freien Schicht 420 und das Magnetfeld der festen Schicht 430 nicht parallel sind, wie dies durch die Pfeile 437, 438 zeichnerisch dargestellt ist, ist der MTJ-Widerstand hoch, was eine logische „1“ darstellt. Zum Schreiben der Daten wird ein Strom durch den STT-MRAM geleitet, und die Schreibstromstärke wird hoch genug gewählt, um die Polarisation der freien Schicht 420 einzustellen und möglichst zu kippen. Auch zum Lesen der Daten wird ein Strom durch den STT-MRAM geleitet, und gemäß einem Aspekt wird der Strom zum Lesen der Daten in der Speicherzelle durchgeleitet und der Widerstand gemessen. Die STT-MRAM-Zellen, z.B. die MTJ-Zellen 415, sind in Zeilen und Spalten angeordnet und werden wie bei der DRAM-Technologie adressiert. Der STT-MRAM nutzt einen Zugriffs-Transistor 435 gemäß 4, bei dem es sich in dem Beispiel von 5 um einen NMOS-Zugriffs-Transistor handelt.
  • Obwohl der STT-MRAM eine Leistung und Beständigkeit wie ein DRAM aufweist und eine Haltbarkeit und Beständigkeit wie bei der Technologie von nichtflüchtigen Speichern hat, können STT-MRAM-Einheiten Probleme mit der Zuverlässigkeit haben. Die thermische Stabilität der MTJ-Zelle in einem STT-MRAM-Chip ist von entscheidender Bedeutung beim Lesen der Zelle, beim Daten-Haltevermögen in der Zelle und beim Schreiben in die Zelle. Zum Lesen der Daten wird ein Strom durch die MTJ-Zelle in einer STT-MRAM-Einheit geschickt. Die Stärke des durch die Zelle fließenden Stroms beeinflusst die Fähigkeit, die Daten in dieser Zelle zu lesen. Je höher die Stromstärke des durch die Zelle fließenden Stroms (innerhalb bestimmter Grenzen) ist, desto besser ist die Fähigkeit, die Daten in der Zelle „abzutasten“ oder zu lesen. Ein Maß für die Fähigkeit, die Daten in der Zelle zu lesen, wird als Leseabtast-Bitfehlerrate (bit error rate, BER) bezeichnet. Mit zunehmender Stärke des zum Lesen der Daten durch die Zelle fließenden Stroms nimmt die Leseabtast-BER (innerhalb bestimmter Grenzen) ab. Der zum Lesen der Daten in dieser Zelle durch die MTJ-Zelle fließende Strom hat jedoch auch die Fähigkeit, sich auf die in der Zelle befindlichen Daten auszuwirken. Der Strom fließt im Lesemodus entweder in die gleiche oder die entgegengesetzte Richtung wie der Strom im Schreibmodus. Selbst wenn ein schwächerer Lesestrom gewählt wird, kann der Lesestrom in Fällen, wo er der Richtung des zum Schreiben der Daten in diese Zelle verwendeten Schreibstroms entgegengesetzt ist, die Polarität der Zelle ändern. Diese Störung der Daten beim Durchleiten eines Stroms zum Lesen der Zelle wird als Lesestörungs-Bitfehlerrate (BER) bezeichnet. Da der Strom im Schreibmodus stark genug gewählt wird, hat er eine hohe Wahrscheinlichkeit, den gewünschten Polaritätssprung in der freien Schicht 420 herbeizuführen, während der Strom im Lesemodus eine geringere Wahrscheinlichkeit hat, den unerwünschten Polaritätswechsel in der freien Schicht 420 herbeizuführen. Je höher die Stärke des zum Lesen der Daten in einer MTJ-Zelle verwendeten Stroms ist, desto höher ist die Wahrscheinlichkeit des Umkippens eines Bits und desto höher ist die Lesestörungs-BER.
  • Oben wurde erwähnt, dass die thermische Stabilität der MTJ-Zelle in einer STT-MRAM-Einheit von entscheidender Bedeutung beim Lesen von Daten, in Bezug auf das Daten-Haltevermögen und beim Schreiben von Daten in die MTJ-Zelle ist. Mit zunehmender Temperatur geht der Tunnel-Magnetwiderstand (tunneling magnetic resistance, TMR) in der MTJ-Zelle zurück, was wiederum zu Problemen in Bezug auf die Zuverlässigkeit der STT-MRAM-Einheit führt. Genauer gesagt, je höher die Temperatur der MTJ-Zelle steigt und je stärker der TMR zurückgeht, desto schwieriger wird es, die Daten in der MTJ-Zelle zu lesen. Das heißt, in dem Maße, wie die Temperatur der MTJ-Zelle steigt und der TMR der Zelle zurückgeht, nehmen die Fähigkeit zum Lesen der Daten in der MTJ-Zelle ab und die Lesestörungs-BER zu. In dem Maße, wie die Temperatur in dem STT-MRAM und den entsprechenden MTJ-Speicherzellen steigt und der TMR der TMJ-Zellen zurückgeht, kommt es auch zu einer Erhöhung der Lesestörungs-BER. Außerdem bewirkt ein Anstieg der Temperatur der MTJ-Zellen in STT-MRAM-Einheiten eine Verkürzung der Haltedauer der Daten in der Zelle, d.h., verkürzt die Daten-Haltedauer oder die Haltbarkeit der Zelle. In dem Maße, wie die Temperatur auf dem Chip steigt, der die STT-MRAM-Einheiten und deren Array oder Stapel von MTJ-Zellen enthält (was je nach Chip und STT-MRAM-Einheiten variieren kann), ist die Temperatur jeder MTJ-Zelle umso höher. Somit werden die Zuverlässigkeitsprobleme bei dem Speicher-Teilsystem auf der Grundlage von STT-MRAM-Chips durch einen Temperaturanstieg noch verschärft.
  • In dieser Offenbarung werden Zuverlässigkeitsprobleme bei Speichereinheiten, darunter nichtflüchtige Speichereinheiten wie beispielsweise STT-MRAM, und insbesondere Probleme bei Leseoperationen des STT-MRAM in Zusammenhang mit der Temperatur behandelt. Gemäß einem Aspekt schlägt die Offenbarung auch einen Stromsparmodus vor, der auf die Speichereinheiten angewendet werden kann. Gemäß einem oder mehreren Aspekten schlägt die Offenbarung Systeme und Verfahren zum Verbessern von Bitfehlerraten (BER) für Leseoperationen des STT-MRAM vor. Gemäß einer oder mehreren Ausführungsformen steuern, verwalten und/oder passen das offenbarte System und das offenbarte Verfahren die Stärke des durch die MTJ-Speicherzelle, die eine oder mehreren STT-MRAM-Einheiten, den DIMM mit der einen oder mehreren darin enthaltenen STT-MRAM-Einheiten und/oder das die eine oder mehrere STT-MRAM-Einheiten enthaltende Speicher-Teilsystem fließenden Stroms an, wenn die Temperatur ansteigt oder wenn der Temperatur entsprechende Eigenschaften wie zum Beispiel die Lesefrequenz ansteigen. Gemäß einer oder mehreren Ausführungsform steuern, verwalten und/oder passen das offenbarte System und das offenbarte Verfahren die Impulsbreite des durch die MTJ-Zelle, die eine oder mehreren STT-MRAM-Einheiten, den DIMM mit der darin enthaltenen einen oder den mehreren STT-MRAM-Einheiten und/oder das Speicher-Teilsystem mit der einen oder den mehreren darin enthaltenen STT-MRAM-Einheiten fließenden Stroms als Reaktion auf Temperaturschwankungen an, oder wenn sich der Temperatur entsprechende Eigenschaften wie zum Beispiel die Lesefrequenz ändern. Zum Beispiel kann die Stärke des Lesestroms, der durch die MTJ-Speicherzelle; die eine oder die mehreren STT-MRAM-Einheiten; den DIMM, eine Speicherkarte oder eine andere Form (z.B. SDD) mit der einen oder dem mehreren darin enthaltenen STT-MRAM-Einheiten; und/oder das Speicher-Teilsystem mit der einen oder den mehreren darin enthaltenen STT-MRAM-Einheiten fließt, als Reaktion auf die Temperatur verringert werden, und die Impulsbreite des durch die MTJ-Speicherzelle; die eine oder die mehreren STT-MRAM-Einheiten; den DIMM, eine Speicherkarte oder eine andere Form (z.B. SDD) mit einer oder mehreren darin enthaltenen STT-MRAM-Einheiten fließenden Stroms wird als Reaktion auf die Temperatur erhöht. Gemäß einem alternativen Beispiel werden die Lesestromstärke und/oder die Leseimpulsbreite als Reaktion auf die Temperatur, z.B. bei niedrigen Temperaturen, verringert, um Strom zu einzusparen.
  • Gemäß einem Aspekt detektieren das System und das Verfahren einen Anstieg der Temperatur (oder einer der Temperatur entsprechenden Eigenschaft, z.B. der Lesefrequenz) und verwalten, darunter passen an, die Stärke des Lesestroms und/oder die Impulsbreite (Dauer) des durch die MTJ-Speicherzelle und/oder die STT-MRAM-Einheiten fließenden Lesestroms. Genauer gesagt, auf der Grundlage der Temperatur der MTJ-Zelle oder eher der Temperatur in dem STT-MRAM-Chip, am Chip-Gehäuse oder an einer Stelle, die mit der Temperatur an der MTJ-Zelle oder dem Array/Stapel korreliert und als Reaktion auf ein Erreichen eines Schwellenwertes der Temperatur können die Stärke des Lesestroms verringert und/oder die Impulsbreite des Lesestroms erhöht werden. Durch Verringern der Lesestromstärke geht nicht nur die Lesestörungs-BER zurück, sondern können auch die Zuverlässigkeit verbessert und außerdem Strom gespart werden. Durch Verringern der Lesestromstärke kann jedoch auch die Leseabtast-BER erhöht werden. Durch Vergrößern der Impulsbreite des Lesestroms können die Leseabtast-BER und die Zuverlässigkeit verbessert werden.
  • Mit ansteigender Temperatur nehmen die thermische Stabilität des STT-MRAM ab und die Lesestörungs-BER zu. Durch Verringern der Lesestromstärke kann die Lesestörungs-BER verbessert, durch Verringern der Lesestromstärke jedoch die Leseabtast-BER erhöht werden. Durch Erhöhen der Impulsbreite des Lesestroms kann die durch die Verringerung der Lesestromstärke verursachte Verringerung der Leseabtast-BER ausgeglichen und so die Leseabtast-BER auf einem erträglichen Niveau gehalten werden. Durch ein dynamisches Verringern der Lesestromstärke und/oder durch Erhöhen der Impulsbreite des Lesestroms können sowohl die Leseabtast-BER als auch die Lesestörungs-BER in Speichereinheiten, darunter STT-MRAM-Einheiten, ausgeglichen werden.
  • Es sollte einsichtig sein, dass die Lesestromstärke und/oder die Impulsbreite des Lesestroms je nach Anwendung oder Ausführung auf der Ebene der MTJ-Speicherzelle; der Ebene der STT-MRAM-Einheit (die eine Schicht oder ein Array von MTJ-Speicherzellen oder einen dreidimensionalen Stapel von MTJ-Speicher-Ebenen/-Arrays enthalten kann); der Ebene mehrerer STT-MRAM-Einheiten; der Ebene des DIMM, der Speicherkarte oder einer anderen Form (z.B. SDD) mit mehreren darin enthaltenen STT-MRAM-Einheiten; und/oder der Ebene eines Speicher-Teilsystems mit mehreren darin enthaltenen Speichereinheiten verwaltet und angepasst werden können. Somit kann sich die Offenbarung zur Erläuterung in bestimmten Fällen auf die Speicherzelle oder die Speichereinheit beziehen, jedoch sollte beachtet werden, dass die Konzepte und die Lehren über die Speicherzelle oder die Speichereinheit hinaus Anwendung finden. Ob die Verringerung der Lesestromstärke oder der Impulsbreite des Lesestroms auf der Ebene der Zelle, der Einheit, einer oder mehrerer Einheiten, des DIMM, der Speicherkarte, einer anderen Konfiguration (z.B. SDD) und/oder des Speicher-Teilsystems Anwendung findet, hängt von der gewählten Ausführung und Gestaltung ab.
  • Außerdem sollte einsichtig sein, dass die Messung, Ermittlung und/oder Berechnung der Temperatur, auf der die Anpassung der Lesestromstärke und/oder der Impulsbreite des Lesestroms beruht, auf einem oder mehreren Kriterien beruhen kann, darunter zum Beispiel auf der Temperatur der Speicherzelle, der Temperatur des Speicher-Arrays, -stapels oder -Chips mit darin enthaltenen Speicherzellen, der Temperatur auf der Ebene der einen oder mehreren Einheiten, der Temperatur auf der Ebene des DIMM, der Speicherkarte oder einer anderen Form (z.B. SDD) und/oder der Temperatur des Speicher-Teilsystems. Außerdem sind die zum „Ermitteln“ oder „Berechnen“ der Temperatur verwendeten Kriterien, nach denen Anpassungen der Lesestromstärke und/oder der Impulsbreite des Lesestroms vorgenommen werden sollten, nicht auf Temperaturmessungen beschränkt. Zum Beispiel können Werte der Speicher-Lesefrequenz als Hinweis auf die Temperatur der Speicherzelle oder der Speichereinheit verwendet werden. Als weiteres Kriterium zum Ermitteln der Temperatur der Speicherzelle oder der Speichereinheit kann die Abwärme genutzt werden.
  • Gemäß einem Beispiel einer Ausführung der offenbarten Verfahren kann der größte Teil der Logik in dem Speicher-Controller mit Unterstützung der programmierbaren Lesestrom-Flexibilität bei der STT-MRAM-Einheit untergebracht sein. Die Logik kann in anderen Controllern untergebracht sein, z.B. in einem Massenspeicher-Controller. Gemäß einer Ausführungsform ist der Speicher-Controller von den Speichereinheiten, z.B. dem STT-MRAM-Array/-Chip, entfernt und kann Teil des Prozessors oder eines separaten Chips auf dem DIMM sein, der die Speichereinheiten enthält. Gemäß einem Aspekt ist der Speicher-ACT-Befehl in einen Lesebefehl (ACT-RD) und einen Schreibbefehl (ACT-WR) aufgeteilt. Gemäß einer oder mehreren Ausführungsformen misst das System die Temperatur der MTJ-Zelle und/oder die Temperatur des Chips oder einer Stelle oder Eigenschaft, die mit der Temperatur an der einen oder mehreren MTJ-Zellen korreliert. Zum Beispiel kann das System nach einer Eigenschaft suchen, die mit der Temperatur korrelieren könnte, oder eine Berechnung der Temperatur der einen oder mehreren MTJ-Zellen oder der STT-MRAM-Einheit zulassen. Gemäß einer oder mehreren Ausführungsformen kann das System oder das Verfahren auf der Lesefrequenz, Erhöhungen der Lesefrequenz oder einer Lesefrequenz über einen bestimmten Schwellenwert hinaus beruhen und diesen Messwert als Hinweis auf die Temperatur an der einen oder den mehreren MTJ-Zellen oder Speichereinheiten verwenden. Gemäß einem Beispiel kann sich der Einheiten-Wärmesensor (device thermal sensor, DTS) auf jedem Chip befinden, um die Temperatur zu lesen. Gemäß einer Ausführungsform kann ein Wärmesensor dem Einheiten-/Chip-Gehäuse zugeordnet sein und die Temperatur messen, und das System und das Verfahren können auf den Temperaturmessungen des Chip-Gehäuses beruhen. Temperatursensoren können sich auch auf der Speicherkarte, dem DIMM oder einer anderen die Speichereinheiten enthaltenden Form (z.B. SDD) befinden. Die Temperatur der MTJ-Zelle, der STT-MRAM-Einheit oder der Speicherkarte/des DIMM kann über die serielle (I2C) Schnittstelle gelesen werden. Die Temperaturdaten können in dem Speicher-Controller gespeichert werden, zum Beispiel im EEPROM. Im Fall eines dreidimensionalen Chips, bei dem Stapel von MTJ-Arrays verwendet werden, können die Temperaturinformationen in dem Logikbereich/den Logikschichten des 3D-Stapel-Chips gespeichert werden.
  • Jede Ausführung wäre vorzugsweise eigens auf die Gestaltung der STT-MRAM-Einheiten, DIMMs, SSD, Speicherkarte und/oder des Speicher-Teilsystems ausgerichtet. Gemäß einer Ausführungsform bildet die Logik einen Teil des Speicher-Controllers und wird durch die STT-MRAM-Einheiten, DIMMs und/oder das Speicher-Teilsystem unterstützt. Die STT-MRAM-Einheiten müssen eine anpassbare oder programmierbare Lesestrom-Schaltung unterstützen. Die Architektur des Speicher-Controllers müsste das Merkmal des Anpassens der Lesestromstärke und/oder des Anpassens der Impulsbreite des Lesestroms unterstützen. Gemäß einer oder mehreren Ausführungsformen würde der Speicher-Controller die Lesestromstärke und/oder die Impulsbreite des Lesestroms anpassen. Die Ablaufsteuerung sollte auch durch den Speicher-Controller unterstützt werden, z.B. durch den Speicher-Controller-Sequencer. Der Speicher-Controller liefert die kurze oder lange Impulsbreite als Teil des Sequencers im Speicher-Controller. Wenn die STT-MRAM-Einheit gemäß einer oder mehreren Ausführungsformen als diskrete Komponente und nicht in einer Rangordnung mehrerer Chips verwendet wird, kann der Lesestrom auf der Ebene des STT-MRAM-Chips geändert werden, indem Verfahren mit Einstellbefehlen für das Speicher-Register verwendet werden, die durch herkömmliche Speichereinheiten unterstützt werden.
  • Gemäß einer oder mehreren Ausführungsformen wurde der Lesestörungs-BER durch Verringern der normalen Lesestromstärke von 20 µA auf 16 µA deutlich verringert. Dieses Beispiel des Verringerns der Lesestromstärke stellt natürlich nur eine Ausführungsform dar, und verschiedene Werte der Lesestromstärke und Verringerungen der Lesestromstärke sind denkbar. Bei dem obigen Beispiel wurde die Lesestromstärke um ungefähr 20% verringert, und Verringerungen um zum Beispiel 10%, 25%, 30% oder um andere Werte sind denkbar. Der Betrag der Verringerung der Lesestromstärke hängt von einer Anzahl von Faktoren ab, darunter die Gestaltung der STT-MRAM-Einheit, die Arbeitsumgebung und die gewünschte Leistung einschließlich der Bitfehlerraten. Bei höheren Temperaturen kam es durch Erhöhen der Impulsbreite des Lesestroms zu einer zwei- bis fünffachen Erhöhung der Zuverlässigkeit. Gemäß einem oder mehreren Aspekten wurde die Impulsbreite von ungefähr 26 ns auf ungefähr 32 ns (oder ungefähr um 20 bis 25%) erhöht. Die Verwendung anderer Impulsbreiten des Lesestroms und Erhöhungen/Verringerungen der Impulsbreite sind denkbar, und Beispiele sollten nicht als Einschränkung angesehen werden. Zum Beispiel kann die Impulsbreite um 10%, 15%, 20%, 25%, 30% oder andere (größere oder kleinere) Beträge über die normale Impulsbreite des Lesestroms hinaus erhöht werden. Der Betrag der Erhöhung oder Vergrößerung der Impulsbreite des Lesestroms hängt von einer Anzahl Faktoren ab, darunter von der Gestaltung der STT-MRAM-Einheit, der Arbeitsumgebung und der gewünschten Leistung einschließlich der Bitfehlerraten. Ein Verringern der Lesestromstärke und/oder Verringern der Impulsbreite des Lesestroms kann variiert und ausgeglichen werden, um die gewünschten Leistungseigenschaften zu erreichen; darunter die Leseabtast-BER und die Lesestörungs-BER.
  • Außerdem wird durch Umsetzen dieser Merkmale in Speichersystemen, die Systeme unter Verwendung von STT-MRAM-Einheiten enthalten, die Systemleistung verbessert, da weniger Zeit zum Detektieren und Beheben von Fehlern aufgewendet wird. Demgemäß wird durch Verringern der Stromstärke in MRAM-Einheiten als Reaktion auf Temperatureigenschaften in der MTJ-Zelle und/oder in MRAM-Einheiten die Gesamtzuverlässigkeit des auf MRAMs beruhenden Speicher-Teilsystems verbessert, ohne auf vertretbare Leseabtast- und Lesestörungswerte zu verzichten. Durch Verringern der Lesestromstärke und/oder Erhöhen der Impulsbreite können die Leistung des Gesamtsystems aufrechterhalten oder die Verschlechterung der Systemleistung als Reaktion auf erhöhte Temperaturen in den MRAM-Einheiten auf einen Mindestwert verringert werden. Durch Umsetzen einer oder mehrerer der offenbarten Merkmale der verringerten Lesestromstärke und/oder der vergrößerten Impulsbreite des Lesestroms als Reaktion auf erhöhte Temperaturen kann auch für Speicher benötigter Strom eingespart werden. Gemäß einer Ausführungsform können sowohl die Lesestromstärke als auch die Impulsbreite des Lesestroms verringert werden, um zum Beispiel als Reaktion auf niedrige Temperaturen (z.B. unterhalb eines Temperatur-Schwellenwertes) den Stromverbrauch zu senken. Das Energieeinsparen kann auf der Ebene einer Speicherbank oder einer Rangfolge erfolgen, indem die Impulsbreite des Lesestroms auf der Grundlage des Wärmeprofils der planaren oder gestapelten (dreidimensionalen) STT-MRAM-Einheiten in einem DIMM variiert wird.
  • 6 ist ein beispielhafter Ablaufplan gemäß einer Ausführungsform, der ein Verfahren zum Lesen von Daten in einem Speichersystem veranschaulicht und beschreibt, darunter das Lesen von Daten in einer STT-MRAM-Einheit oder in einem Speicher-Teilsystem mit einer Mehrzahl STT-MRAM-Einheiten gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Leseverfahren 600 wird zwar der Einfachheit halber und nicht zum Einschränken der Offenbarung beschrieben, die eine Folge und/oder Anzahl von Schritten aufweist, jedoch sollte klar sein, dass der Prozess nicht als Folge von Schritten durchgeführt werden muss und/oder die Schritte nicht in der unter Bezugnahme auf 6 gezeigten und beschriebenen Reihenfolge ausgeführt werden müssen, sondern dass der Prozess vielmehr integriert sein kann und/oder ein oder mehrere Schritte zusammen gleichzeitig ausgeführt werden können oder dass die Schritte in der offenbarten Reihenfolge oder in einer anderen Reihenfolge ausgeführt werden können.
  • In Schritt 605 ermittelt (oder berechnet) das System als Reaktion auf eine Anforderung zum Lesen von Daten aus dem Speicher, z.B. aus einer oder mehreren Speicherzellen und/oder Speichereinheiten, die Temperatur der Speicherzelle, und ermittelt gemäß einer Ausführungsform die Temperatur der MTJ-Zelle in einer oder mehreren STT-MRAM-Einheiten. Das System kann eine oder mehrere Techniken zum Ermitteln der Temperatur der Speicherzelle, z.B. der MTJ-Speicherzelle, anwenden. Gemäß einer Ausführungsform kann das System die Temperatur der MTJ-Zelle messen.
  • Das System wird vielmehr die Temperatur der STT-MRAM-Einheit oder des Chips, des Gehäuses der STT-MRAM-Einheit oder die Temperatur des DIMM ermitteln. Das System kann zum Beispiel den DTS-Sensor innerhalb des Speicher-Einheit-Array, z.B. der gestapelten integrierten Schaltungen auslesen, die die Speichereinheit bilden. Anhand der Temperaturdaten zum Beispiel der STT-MRAM-Einheit oder des DIMM (oder einer anderen Form mit den darin enthaltenen STT-MRAM-Einheiten) kann die Temperatur der MTJ-Zelle berechnet werden. Das System kann die Temperatur an der MTJ-Zelle auch unter Verwendung anderer Daten berechnen, die mit der Temperatur an der MTJ-Zelle korrelieren. Gemäß einer Ausführungsform können das System und das Verfahren die Lesefrequenz verwenden, z.B. die Anzahl der Lesebefehle in einem Zeitfenster 512 zählen. Gemäß einer anderen Ausführungsform kann die Temperatur der MTJ-Zelle unter Verwendung der Umgebungstemperatur und unter Verwendung der Abwärme der STT-MRAM-Einheiten (und/oder anderer Einheiten) berechnet werden. Das System kann die Temperatur auch ermitteln, ohne überhaupt Berechnungen durchzuführen, sondern stattdessen Daten verwenden, die mit der Temperatur an der MTJ-Zelle korrelieren. Zum Beispiel kann das System Temperaturdaten von dem DTS-Sensor der Speichereinheit empfangen und diese Daten zum Beispiel in einer Referenztabelle direkt verwenden.
  • In Schritt 610 wird ermittelt, ob die Temperatur der Speicherzelle und/oder der Speichereinheit, z.B. der STJ-Zelle oder der STT-MRAM-Einheit (Array/Stapel) oberhalb einer Schwellenwert-Temperatur liegt. In Schritt 610 vergleicht gemäß einer Ausführungsform das System, z.B. der Speicher-Controller, die in Schritt 605 ermittelte Temperatur der Speicherzelle und/oder der Speichereinheit mit einem oder mehreren Schwellenwerten. Der Schwellenwert kann in Abhängigkeit von einer Anzahl Faktoren variieren, darunter die gewünschte Speicherleistung, die Leseabtast-BER, die Lesestörungs-BER und andere Faktoren. Der Schwellenwert hängt allgemein von der Gestaltung des Speichersystems ab, darunter die Gestaltung der MTJ-Speicherzellen, deren Array und/oder Stapel; die Gestaltung der STT-MRAM-Arrays/-Einheiten; und die Gestaltung der DIMMs oder anderer Formen der Anordnung der STT-MRAM-Arrays/-Einheiten. Der Schwellenwert kann voreingestellt, programmierbar und/oder dynamisch sein.
  • Wenn in Schritt 610 die Temperatur, z.B. die ermittelte Temperatur, der Speicherzelle und/oder der Speichereinheit nicht oberhalb der Schwellenwert-Temperatur liegt (Nein in Schritt 610), führt das System in Schritt 615 die Leseoperation unter Normalbedingungen aus, z.B. mit normaler Lesestromstärke und Impulsbreite. Wenn jedoch die Temperatur der Speicherzelle und/oder der Speichereinheit in Schritt 610 oberhalb der Schwellenwert-Temperatur liegt (Ja in Schritt 610), geht das Verfahren 600 weiter zu Schritt 620, wo die Lesestromstärke verringert und/oder die Impulsbreite des Lesestroms (Dauer des Lesestroms) vergrößert wird. Genauer gesagt, als Reaktion auf ein Überschreiten der Schwellenwert-Temperatur durch die Temperatur der Speicherzelle und/oder der Speichereinheit verringert das System gemäß einer oder mehreren Ausführungsformen die Stärke des der Speicherzelle und/oder der Speichereinheit zugeführten Lesestroms. Die Verringerung der Stromstärke kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Gruppe oder der Rangordnung des Speicher-Teilsystems oder einer anderen Ebene zum Anordnen der STT-MRAM-Speicherzellen erfolgen. Gemäß einer Ausführungsform kann die Stärke des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der STT-MRAM-Einheit, zugeführten Stroms um zehn Prozent (10%) verringert werden. Alternativ vergrößert das System gemäß einer oder mehreren Ausführungsformen als Reaktion auf ein Überschreiten der Schwellenwert-Temperatur durch die Temperatur der Speicherzelle und/oder der Speichereinheit die Impulsbreite des Lesestroms (um gemäß einem Aspekt den Abfall der Lesestromstärke auszugleichen). Die Vergrößerung der Impulsbreite des Lesestroms kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM oder der Rangordnung des Speicher-Teilsystems erfolgen. Zum Beispiel kann die Impulsbreite des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der STT-MRAM-Einheit, zugeführten Lesestroms um zehn Prozent (10%) erhöht werden. Gemäß einer oder mehreren Ausführungsformen können vorzugsweise sowohl die Lesestromstärke verringert als auch die Impulsbreite des Lesestroms als Reaktion auf ein Überschreiten des Temperatur-Schwellenwertes durch die Temperatur der Speicherzelle und/oder der Speichereinheit erhöht werden. Gemäß einem Beispiel wird die Lesestromstärke um zwanzig Prozent (20%) verringert und die Impulsbreite des Lesestroms um zwanzig Prozent (20%) erhöht. Die vorstehenden Werte sind lediglich beispielhaft und nicht als Einschränkung zu verstehen.
  • In Schritt 625 wird die Speicherzelle gelesen. Als Reaktion auf die nächste Leseanforderung aus dem Speicher kann der Prozess 600 von 6 wiederholt werden. In einer dynamischen Situation können der Temperatur-Schwellenwert, die Lesestromstärke verringert und/oder die Impulsbreite des Lesestroms vergrößert werden. Der Schwellenwert und die Parameter zum Verringern der Lesestromstärke und zum Vergrößern der Impulsbreite des Lesestroms können programmierbar sein und sich auf der Grundlage verschiedener Arbeitsbedingungen, -umgebungen oder anderer Faktoren ändern.
  • 7 veranschaulicht einen anderen beispielhaften Ablaufplan gemäß einer Ausführungsform, der ein Verfahren gemäß einer Ausführungsform der vorliegenden Offenbarung zum Lesen von Daten in einem Speichersystem veranschaulicht und beschreibt, in dem Daten in einer STT-MRAM-Einheit oder einem Speichersystem mit einer Mehrzahl STT-MRAM-Einheiten gelesen werden. Das Leseverfahren 700 wird zwar der Einfachheit halber beschrieben und soll die Offenbarung nicht auf eine Folge und/oder Anzahl von Schritten beschränken, jedoch sollte klar sein, dass der Prozess nicht als eine Folge von Schritten ausgeführt werden muss und/oder dass die Schritte nicht in der unter Bezugnahme auf 7 gezeigten und beschriebenen Reihenfolge ausgeführt werden müssen, sondern dass vielmehr der Prozess integriert und/oder ein oder mehrere Schritte zusammen gleichzeitig ausgeführt werden können oder dass die Schritte in der offenbarten oder in einer anderen Reihenfolge ausgeführt werden können.
  • Das Verfahren 700 ist dem Verfahren 600 von 6 vergleichbar, allerdings wird nunmehr während des Speicher-Leseprozesses mehr als ein Temperatur-Schwellenwert verwendet. Es sollte einsichtig sein, dass in dem Speicher-Leseprozess 700 mehr als zwei Schwellenwerte verwendet werden können. In Schritt 705 kann als Reaktion auf eine Anforderung zum Lesen von Daten aus dem Speicher die Temperatur der Speicherzelle und/oder der Speichereinheit ermittelt werden. Der Prozess und die Verfahren zum Ermitteln der Temperatur können den in Verbindung mit Schritt 605 in 6 und anderswo in dieser Offenbarung erörterten Temperatur vergleichbar sein.
  • In Schritt 710 wird ermittelt, ob die Temperatur der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle und/oder der STT-MRAM-Einheit, oberhalb eines ersten Temperatur-Schwellenwertes liegt. Gemäß einer Ausführungsform vergleicht das System, z.B. der Speicher-Controller, in Schritt 710 die in Schritt 705 ermittelte Temperatur der Speicherzelle und/oder der Speichereinheit mit einem ersten Schwellenwert. Der erste Schwellenwert kann in Abhängigkeit von einer Anzahl Faktoren variieren, darunter die gewünschte Speicherleistung, die Leseabtast-BER, die Lesestörungs-BER und andere Faktoren. Der erste Schwellenwert hängt generell von der Gestaltung des Speichersystems ab, darunter von der Gestaltung der MTJ-Speicherzellen, deren Array oder Stapel; der Gestaltung der STT-MRAM-Arrays/-Einheiten; und der Gestaltung der DIMMs. Der Schwellenwert kann vorgegeben, programmierbar und/oder dynamisch sein.
  • Wenn in Schritt 710 die Temperatur, z.B. die ermittelte Temperatur, der Speicherzelle und/oder der Speichereinheit nicht oberhalb der ersten Schwellenwert-Temperatur liegt (Nein in Schritt 710), führt das System in Schritt 715 die Leseoperation unter Normalbedingungen aus, z.B. mit normaler Stromstärke und Impulsbreite. Liegt die Temperatur der Speicherzelle und/oder der Speichereinheit in Schritt 710 hingegen oberhalb der Schwellenwert-Temperatur (Ja in Schritt 710) geht das Verfahren 700 weiter zu Schritt 720.
  • In Schritt 720 wird ermittelt, ob die Temperatur der Speicherzelle und/oder der Speichereinheiten oberhalb eines zweiten Schwellenwertes liegt. Gemäß einer Ausführungsform vergleicht in Schritt 720 das System, z.B. der Speicher-Controller, die in Schritt 705 ermittelte Temperatur der Speicherzelle und/oder der Speichereinheiten mit einem zweiten Schwellenwert. Der erste Schwellenwert kann in Abhängigkeit von einer Anzahl Faktoren variieren, darunter die gewünschte Speicherleistung, die Leseabtast-BER, die Lesestörungs-BER und andere Faktoren. Der erste Schwellenwert hängt generell von der Gestaltung des Speichersystems ab, darunter die Gestaltung der MTJ-Speicherzellen, deren Array und/oder Stapel; der Gestaltung der STT-MRAM-Arrays/-Einheiten; und der Gestaltung der Speicherkarten, DIMMs oder anderer Formen zum Anordnen der STT-MRAM-Arrays/- Einheiten. Der Schwellenwert kann vorgegeben, programmierbar und/oder dynamisch sein.
  • Wenn in Schritt 720 die Temperatur, z.B. die ermittelte Temperatur der Speicherzelle und/oder der Speichereinheit oberhalb des ersten Schwellenwertes, jedoch nicht oberhalb der zweiten Schwellenwert-Temperatur liegt (Nein in Schritt 720), werden in Schritt 725 die Lesestromstärke auf einen ersten Verringerungswert verringert und/oder die Impulsbreite des Lesestroms auf eine erste Vergrößerungsbreite erhöht. Genauer gesagt, als Reaktion darauf, dass die Temperatur der Speicherzelle und/oder der Speichereinheit die zweite Schwellenwert-Temperatur überschreitet, verringert das System gemäß einer oder mehreren Ausführungsformen die Stärke des der Speicherzelle zugeführten Lesestroms auf einen ersten Wert (erster Verringerungswert). Die Verringerung der Stromstärke kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Gemäß einer Ausführungsform kann die Stärke des der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle oder der STT-MRAM-Einheit, während einer Leseoperation zugeführten Lesestroms um zehn Prozent (10%) verringert werden. Wenn die Temperatur der Speicherzelle und/oder der Speichereinheit die erste Schwellenwert-Temperatur, nicht jedoch den zweiten Temperatur-Schwellenwert überschreitet, erhöht das System gemäß einer oder mehreren Ausführungsformen alternativ die Impulsbreite des Lesestroms auf eine erste Vergrößerungsbreite. Die Erhöhung der Impulsbreite des Lesestroms kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Zum Beispiel kann die Impulsbreite des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle oder der STT-MRAM-Einheit, zugeführten Lesestroms um zehn Prozent (10%) erhöht werden. Gemäß einer oder mehreren Ausführungsformen können als Reaktion darauf, dass die Temperatur der Speicherzelle und/oder der Speichereinheit den ersten Temperatur-Schwellenwert, nicht jedoch den zweiten Temperatur-Schwellenwert überschreitet, vorzugsweise sowohl die Lesestromstärke verringert als auch die Impulsbreite des Lesestroms erhöht werden. Gemäß einem Beispiel werden die Lesestromstärke um zehn Prozent (10%) verringert und die Impulsbreite des Lesestroms um zehn Prozent (10%) erhöht. Die obigen Werte sind lediglich beispielhaft und nicht als Einschränkung anzusehen.
  • Wenn in Schritt 720 die Temperatur, z.B. die ermittelte Temperatur, der Speicherzelle und/oder der Speichereinheit oberhalb der zweiten Schwellenwert-Temperatur liegt (Ja in Schritt 720), werden in Schritt 730 die Lesestromstärke auf einen zweiten Verringerungswert verringert und/oder die Impulsbreite des Lesestroms auf eine zweite Vergrößerungsbreite vergrößert. Genauer gesagt, als Reaktion darauf, dass die Temperatur der Speicherzelle und/oder der Speichereinheit die zweite Schwellenwert-Temperatur überschreitet, verringert das System gemäß einer oder mehreren Ausführungsformen die Stärke des der Speicherzelle und/oder der Speichereinheit zugeführten Lesestroms auf einen zweiten Wert (den zweiten Verringerungswert). Die Verringerung der Stromstärke kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Gemäß einer Ausführungsform kann die Stärke des der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle oder der STT-MRAM-Einheit, zugeführten Lesestroms während einer Leseoperation um zwanzig Prozent (20%) verringert werden. Als Reaktion darauf, dass die Temperatur der Speicherzelle und/oder der Speichereinheit die zweite Schwellenwert-Temperatur überschreitet, erhöht das System gemäß einer oder mehreren Ausführungsformen alternativ die Impulsbreite des Lesestroms auf eine zweite Vergrößerungsbreite. Die Erhöhung der Impulsbreite des Lesestroms kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Zum Beispiel kann die Impulsbreite des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle oder der STT-MRAM-Einheit, zugeführten Lesestroms um zwanzig Prozent (20%) erhöht werden. Gemäß einer oder mehreren Ausführungsformen können, wenn die Temperatur der Speicherzelle den zweiten Temperatur-Schwellenwert überschreitet, sowohl die Lesestromstärke verringert als auch die Impulsbreite des Lesestroms erhöht werden. Gemäß einem Beispiel werden die Stärke des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle oder der STT-MRAM-Einheit, zugeführten Lesestroms um zwanzig Prozent (20%) verringert und die Impulsbreite des Lesestroms um zwanzig Prozent (20%) erhöht. Die obigen Werte sind lediglich beispielhaft und nicht als Einschränkung zu verstehen.
  • In Schritt 735 werden die Speicherzelle und/oder die Speichereinheit gelesen, indem der Lesestrom mit dem zweiten Minderungswert und/oder für die Dauer einer Impulsbreite mit dem zweiten Vergrößerungswert in Abhängigkeit von der Programmierung nach Schritt 730 durchfließt. Als Reaktion auf die nächste Leseanforderung vom Speicher kann der Prozess 700 von 7 wiederholt werden, oder das System kann den Prozess 600 von 6 oder einen anderen Prozess ausführen. In einer dynamischen Situation können bei Vorliegen eines oder mehrerer Temperatur-Schwellenwerte die Stärke des Lesestroms verringert oder die Größe der Impulsbreite des Lesestroms für die verschiedenen Schwellenwerte geändert werden. Die Schwellenwerte und die Parameter für die eine oder mehrere Verringerungen der Lesestromstärke und die eine oder mehrere Vergrößerungen der Impulsbreite des Lesestroms können programmierbar sein und sich auf der Grundlage verschiedener Betriebsbedingungen, Umgebungen und anderer Faktoren ändern. Gemäß einer Ausführungsform können die Werte der Temperatur-Schwellenwerte zum Beispiel gleich bleiben, aber der Betrag, um den die Lesestromstärke verringert wird, und/oder der Betrag, um den die Impulsbreite vergrößert wird, kann sich bei der nächsten Speicher-Leseoperation ändern.
  • 8 ist ein beispielhafter Ablaufplan gemäß einer Ausführungsform, der ein Verfahren zum Lesen von Daten in einem Speichersystem veranschaulicht und beschreibt, darunter zum Lesen von Daten in einer STT-MRAM-Einheit oder einem Speicher-Teilsystem mit einer Mehrzahl STT-MRAM-Einheiten gemäß einer Ausführungsform der vorliegenden Offenbarung. Zwar wird das Leseverfahren 800 der Einfachheit halber beschrieben und soll die Offenbarung nicht auf eine Folge und/oder eine Anzahl von Schritten beschränken, jedoch sollte klar sein, dass der Prozess nicht als Folge von Schritten ausgeführt werden muss und/oder dass die Schritte nicht in der unter Bezugnahme auf 8 gezeigten und beschriebenen Reihenfolge ausgeführt werden müssen, sondern dass der Prozess integriert sein kann und/oder ein oder mehrere Schritte zusammen, gleichzeitig oder in der offenbarten oder einer anderen Reihenfolge ausgeführt werden können.
  • Als Reaktion auf eine Anforderung zum Lesen von Daten aus dem Speicher, z.B. aus einer oder mehreren Speicherzellen und/oder Speichereinheiten, ermittelt (oder berechnet) das System in Schritt 805 die Lesefrequenz, z.B. die Anzahl der vor kurzem durch das System verarbeiteten Speicherzugriffe. Zu diesem Zweck können das System und das Verfahren die Lesefrequenz nutzen, z.B. die Anzahl der Lesebefehle in einem 512-Takte-Fenster lesen. Gemäß einem Beispiel bietet die Lesefrequenz einen Hinweis auf die Temperatur an der Speicherzelle und/oder den Speichereinheiten, z.B. an der MTJ-Zelle und/oder der STT-MRAM-Einheit. Gemäß einer Ausführungsform heißt das, dass eine Korrelation zwischen der Frequenz der Leseoperationen und der Temperatur der Speicherzelle, der Speichereinheit/des Chips und/oder der Speichereinheiten zum Beispiel auf einem DIMM besteht.
  • In Schritt 810 wird ermittelt, ob die Lesefrequenz der Speicherzelle und/oder der Speichereinheit, z.B. der STJ in einem STT-MRAM, oder des STT-MRAM-Array/der Einheit/des DIMM/der Speicherkarte oberhalb einer Schwellenwert-Lesefrequenz liegt. Gemäß einer Ausführungsform vergleicht das System, z.B. der Speicher-Controller, in Schritt 810 die in Schritt 805 ermittelte Lesefrequenz der Speicherzelle/Speichereinheit mit einem oder mehreren Schwellenwerten und gemäß einer Ausführungsform mit einem ersten Schwellenwert. Die Schwellenwerte können in Abhängigkeit von einer Anzahl Faktoren variieren, darunter die gewünschte Speicherleistung, die Leseabtast-BER, die Lesestörungs-BER und andere Faktoren. Der Schwellenwert hängt generell von der Gestaltung des Speichersystems ab, darunter von der Gestaltung der MTJ-Speicherzellen, der Gestaltung der STT-MRAM-Arrays/-Einheiten und der Gestaltung der DIMMs. Der Schwellenwert kann vorgegeben, programmierbar und/oder dynamisch sein.
  • Wenn in Schritt 810 die Lesefrequenz der Speicherzelle/Speichereinheit (DIMM) nicht oberhalb der Schwellenwert-Lesefrequenz liegt (Nein in Schritt 810), führt das System in Schritt 815 die Leseoperation unter Normalbedingungen durch, z.B. mit normaler Stromstärke und Impulsbreite. Wenn hingegen in Schritt 810 die Lesefrequenz der Speicherzelle, der Speichereinheit, der Speicherkarte oder des DIMM (mehrere Speichereinheiten) oberhalb der Schwellenwert-Lesefrequenz liegt (Ja in Schritt 810), geht das Verfahren 800 weiter zu Schritt 820, wo die Lesestromstärke verringert und/oder die Impulsbreite des Lesestroms (die Dauer des Lesestroms) erhöht wird. Genauer gesagt, als Reaktion darauf, dass der Schwellenwert überschritten wird, was gemäß einer Ausführungsform darauf hinweist, dass die Temperatur der Speicherzelle und/oder der Speichereinheit eine Schwellenwert-Temperatur überschreitet, verringert das System gemäß einer oder mehreren Ausführungsformen den durch die Speicherzelle und/oder die Speichereinheiten fließenden Lesestrom. Die Verringerung der Stromstärke kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-RAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Gemäß einer Ausführungsform kann die Stärke des während einer Leseoperation der Speicherzelle und/oder Speichereinheit, z.B. der MTJ-Zelle und/oder STT-MRAM-Einheit) zugeführten Lesestroms um zehn Prozent (10%) verringert werden. Wenn die Lesefrequenz der Speicherzelle, der Speichereinheit oder des DIMM die Schwellenwert-Lesefrequenz überschreitet, erhöht das System gemäß einer oder mehreren Ausführungsformen die Impulsbreite des Lesestroms. Die Erhöhung der Impulsbreite des Lesestroms kann auf der Ebene der Speicherzelle (z.B. der MTJ-Zelle), der Speichereinheit (z.B. der STT-MRAM-Einheit), des DIMM, der Speicherkarte, der Rangordnung des Speicher-Teilsystems oder einer anderen Form zum Anordnen der Speichereinheiten erfolgen. Die Impulsbreite des während einer Leseoperation der Speicherzelle und/oder der Speichereinheit, z.B. der MTJ-Zelle und/oder der STT-MRAM-Einheit, zugeführten Lesestroms kann um zehn Prozent (10%) erhöht werden. Gemäß einer oder mehreren Ausführungsformen können vorzugsweise sowohl die Lesestromstärke verringert als auch die Impulsbreite des Lesestroms erhöht werden, wenn die Lesefrequenz der Speicherzelle und/oder der Speichereinheit, des DIMM, der Speicherkarte oder einer anderen Anordnung von Speichereinheiten den Lesefrequenz-Schwellenwert überschreitet. Gemäß einem Beispiel werden die Lesestromstärke um zehn Prozent (10%) verringert und die Impulsbreite des Lesestroms um zehn Prozent (10%) erhöht. Die obigen Werte sind lediglich beispielhaft und nicht als Einschränkung zu verstehen.
  • Anschließend an Schritt 820 werden in Schritt 825 die Speicherzelle und/oder die Speichereinheit gelesen. Als Reaktion auf die nächste Leseanforderung aus dem Speicher kann der Prozess 800 von 8 wiederholt werden. In einer dynamischen Situation können der Lesefrequenz-Schwellenwert, die Stärke des Lesestroms verringert und/oder die Impulsbreite des Lesestroms erhöht werden. Der Schwellenwert und die Parameter zum Verringern der Lesestromstärke und zum Erhöhen der Impulsbreite des Lesestroms können programmierbar sein und sich auf der Grundlage verschiedener Betriebsbedingungen, Umgebungen oder anderer Faktoren ändern.
  • Gemäß einem Aspekt empfangen das System und das Verfahren Daten, die einen Hinweis auf die Temperatur der Speicherzelle, z.B. der MTJ-Zelle, und/oder der Speichereinheiten, z.B. der STT-MRAM-Einheiten, liefern, und der Speicher-Controller sucht in einer Temperatur-Referenztabelle nach verschiedenen Einheiten und Rangordnungen und stellt die verringerte Lesestromstärke, die verringerte Impulsbreite des Lesestroms oder beides bereit. Bei dem Speicher-Controller und der Logik, die an der Umsetzung der Verfahren beteiligt sind, kann es sich um einen Chip auf dem Prozessor oder um einen separaten Chip handeln, der sich auf dem DIMM, der Speicherkarte oder einer anderen Anordnung mit darin enthaltenen Speichereinheiten, z.B. den STT-MRAM-Stapeln/-Chips befindet.
  • Gemäß einer oder mehreren Ausführungsform werden ein Speichersystem und/oder ein Verfahren zum Speichern von Daten offenbart, mit dem Strom eingespart wird. Gemäß einer Ausführungsform enthält das Speichersystem mindestens eine Speichereinheit mit einer oder mehreren Speicherzellen zum Speichern von Daten; und eine Speicher-Steuerschaltung, die den durch die mindestens eine Speichereinheit fließenden Lesestrom und seine Impulsbreite verwaltet, um in der mindestens einen Speichereinheit gespeicherte Daten zu lesen. Die eine oder die mehreren Speichereinheiten haben eine Lesestrom-Schaltung zum Anpassen der Stärke des der einen oder mehrerer Speicherzellen innerhalb der einen oder mehrerer Speichereinheiten zugeführten Lesestroms und/oder dessen Impulsbreite. Gemäß einer Ausführungsform ist die Speicher-Steuerschaltung so konfiguriert, dass sie als Reaktion auf eine Leseanforderung für eine Gruppe von Speicherzellen und als Reaktion auf ein Feststellen, dass ein Vergleichs-Temperaturwert niedriger als ein erster Schwellenwert ist, die Stärke des der Mehrzahl zu lesender Speichereinheiten zugeführten Lesestroms verringert und/oder dessen Impulsbreite erhöht. Gemäß einem weiteren Aspekt ist die Speicher-Steuerschaltung so konfiguriert, dass sie, wenn der Vergleichs-Temperaturwert größer als die erste Schwellenwert-Temperatur ist, einen normalen Lesestrom mit einer normalen Impulsbreite für die eine oder mehrere Speicherzellen innerhalb der einen oder mehrerer Speichereinheiten bereitstellt. Gemäß noch einem weiteren Aspekt ist die Speicher-Steuerschaltung so konfiguriert, dass sie als Reaktion auf ein Ermitteln, dass ein Vergleichs-Temperaturwert größer als ein zweiter Schwellenwert ist, der wiederum höher als der erste Schwellenwert ist, den der Mehrzahl der zu lesenden Speichereinheiten zugeführten Lesestrom verringert und/oder dessen Impulsbreite vergrößert.
  • Bei der vorliegenden Erfindung kann es sich um ein System, ein Verfahren und/oder ein Computerprogrammprodukt handeln. Das Computerprogrammprodukt kann ein durch einen Computer lesbares Speichermedium (oder -medien) mit durch einen Computer lesbaren Programmanweisungen darauf umfassen, um einen Prozessor dazu zu veranlassen, Aspekte der vorliegenden Erfindung auszuführen.
  • Bei dem durch einen Computer lesbaren Speichermedium kann es sich um eine physische Einheit handeln, die Anweisungen zur Verwendung durch ein System zur Ausführung von Anweisungen behalten und speichern kann. Bei dem durch einen Computer lesbaren Speichermedium kann es sich zum Beispiel um eine elektronische Speichereinheit, eine magnetische Speichereinheit, eine optische Speichereinheit, eine elektromagnetische Speichereinheit, eine Halbleiterspeichereinheit oder jede geeignete Kombination daraus handeln, ohne auf diese beschränkt zu sein. Zu einer nicht erschöpfenden Liste spezifischerer Beispiele des durch einen Computer lesbaren Speichermediums gehören die Folgenden: eine auswechselbare Computerdiskette, eine Festplatte, ein Direktzugriffsspeicher (RAM), ein Nur-Lese-Speicher (ROM), ein löschbarer programmierbarer Nur-Lese-Speicher (EPROM bzw. Flash-Speicher), ein statischer Direktzugriffsspeicher (SRAM), ein auswechselbarer Kompaktspeicherplatte-Nur-Lese-Speicher (CD-ROM), eine DVD (digital versatile disc), ein Speicher-Stick, eine Diskette, eine mechanisch kodierte Einheit wie zum Beispiel Lochkarten oder erhabene Strukturen in einer Rille, auf denen Anweisungen gespeichert sind, und jede geeignete Kombination daraus. Ein durch einen Computer lesbares Speichermedium soll in der Verwendung hierin nicht als flüchtige Signale an sich aufgefasst werden, wie zum Beispiel Funkwellen oder andere sich frei ausbreitende elektromagnetische Wellen, elektromagnetische Wellen, die sich durch einen Wellenleiter oder ein anderes Übertragungsmedium ausbreiten (z.B. ein Lichtwellenleiterkabel durchlaufende Lichtimpulse) oder durch einen Draht übertragene elektrische Signale.
  • Hierin beschriebene, durch einen Computer lesbare Programmanweisungen können von einem durch einen Computer lesbaren Speichermedium auf jeweilige Datenverarbeitungs-/Verarbeitungseinheiten oder über ein Netzwerk wie zum Beispiel das Internet, ein lokales Netzwerk, ein Weitverkehrsnetz und/oder ein drahtloses Netzwerk auf einen externen Computer oder eine externe Speichereinheit heruntergeladen werden. Das Netzwerk kann Kupferübertragungskabel, Lichtwellenübertragungsleiter, drahtlose Übertragung, Leitwegrechner, Firewalls, Vermittlungseinheiten, Gateway-Computer und/oder Edge-Server umfassen. Eine Netzwerkadapterkarte oder Netzwerkschnittstelle in jeder Datenverarbeitungs-/Verarbeitungseinheit empfängt durch einen Computer lesbare Programmanweisungen aus dem Netzwerk und leitet die durch einen Computer lesbaren Programmanweisungen zur Speicherung in einem durch einen Computer lesbaren Speichermedium innerhalb der entsprechenden Datenverarbeitungs-/Verarbeitungseinheit weiter.
  • Bei durch einen Computer lesbaren Programmanweisungen zum Ausführen von Arbeitsschritten der vorliegenden Erfindung kann es sich um Assembler-Anweisungen, ISA-Anweisungen (Instruction-Set-Architecture), Maschinenanweisungen, maschinenabhängige Anweisungen, Mikrocode, Firmware-Anweisungen, zustandssetzende Daten oder entweder Quellcode oder Objektcode handeln, die in einer beliebigen Kombination aus einer oder mehreren Programmiersprachen geschrieben werden, darunter objektorientierte Programmiersprachen wie Smalltalk, C++ o.ä. sowie herkömmliche prozedurale Programmiersprachen wie die Programmiersprache „C“ oder ähnliche Programmiersprachen. Die durch einen Computer lesbaren Programmanweisungen können vollständig auf dem Computer des Benutzers, teilweise auf dem Computer des Benutzers, als eigenständiges Software-Paket, teilweise auf dem Computer des Benutzers und teilweise auf einem fernen Computer oder vollständig auf dem fernen Computer oder Server ausgeführt werden. In letzterem Fall kann der entfernt angeordnete Computer mit dem Computer des Benutzers durch eine beliebige Art Netzwerk verbunden sein, darunter ein lokales Netzwerk (LAN) oder ein Weitverkehrsnetz (WAN), oder die Verbindung kann mit einem externen Computer hergestellt werden (zum Beispiel über das Internet unter Verwendung eines Internet-Dienstanbieters). In einigen Ausführungsformen können elektronische Schaltungen, darunter zum Beispiel programmierbare Logikschaltungen, vor Ort programmierbare Gatter-Anordnungen (FPGA, field programmable gate arrays) oder programmierbare Logikanordnungen (PLA, programmable logic arrays) die durch einen Computer lesbaren Programmanweisungen ausführen, indem sie Zustandsinformationen der durch einen Computer lesbaren Programmanweisungen nutzen, um die elektronischen Schaltungen zu personalisieren, um Aspekte der vorliegenden Erfindung durchzuführen.
  • Aspekte der vorliegenden Erfindung sind hierin unter Bezugnahme auf Ablaufpläne und/oder Blockschaltbilder bzw. Schaubilder von Verfahren, Vorrichtungen (Systemen) und Computerprogrammprodukten gemäß Ausführungsformen der Erfindung beschrieben. Es wird darauf hingewiesen, dass jeder Block der Ablaufpläne und/oder der Blockschaltbilder bzw. Schaubilder sowie Kombinationen von Blöcken in den Ablaufplänen und/oder den Blockschaltbildern bzw. Schaubildern mittels durch einen Computer lesbare Programmanweisungen ausgeführt werden können.
  • Diese durch einen Computer lesbaren Programmanweisungen können einem Prozessor eines Universalcomputers, eines Spezialcomputers oder einer anderen programmierbaren Datenverarbeitungsvorrichtung bereitgestellt werden, um eine Maschine zu erzeugen, so dass die über den Prozessor des Computers bzw. der anderen programmierbaren Datenverarbeitungsvorrichtung ausgeführten Anweisungen ein Mittel zur Umsetzung der in dem Block bzw. den Blöcken der Ablaufpläne und/oder der Blockschaltbilder bzw. Schaubilder festgelegten Funktionen/Schritte erzeugen. Diese durch einen Computer lesbaren Programmanweisungen können auch auf einem durch einen Computer lesbaren Speichermedium gespeichert sein, das einen Computer, eine programmierbare Datenverarbeitungsvorrichtung und/oder andere Einheiten so steuern kann, dass sie auf eine bestimmte Art funktionieren, so dass das durch einen Computer lesbare Speichermedium, auf dem Anweisungen gespeichert sind, ein Herstellungsprodukt umfasst, darunter Anweisungen, welche Aspekte der/des in dem Block bzw. den Blöcken des Ablaufplans und/oder der Blockschaltbilder bzw. Schaubilder angegebenen Funktion/Schritts umsetzen.
  • Die durch einen Computer lesbaren Programmanweisungen können auch auf einen Computer, eine andere programmierbare Datenverarbeitungsvorrichtung oder eine andere Einheit geladen werden, um das Ausführen einer Reihe von Prozessschritten auf dem Computer bzw. der anderen programmierbaren Vorrichtung oder anderen Einheit zu verursachen, um einen auf einem Computer ausgeführten Prozess zu erzeugen, so dass die auf dem Computer, einer anderen programmierbaren Vorrichtung oder einer anderen Einheit ausgeführten Anweisungen die in dem Block bzw. den Blöcken der Ablaufpläne und/oder der Blockschaltbilder bzw. Schaubilder festgelegten Funktionen/Schritte umsetzen.
  • Die Ablaufpläne und die Blockschaltbilder bzw. Schaubilder in den Figuren veranschaulichen die Architektur, die Funktionalität und den Betrieb möglicher Ausführungen von Systemen, Verfahren und Computerprogrammprodukten gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. In diesem Zusammenhang kann jeder Block in den Ablaufplänen oder Blockschaltbildern bzw. Schaubildern ein Modul, ein Segment oder einen Teil von Anweisungen darstellen, die eine oder mehrere ausführbare Anweisungen zur Ausführung der bestimmten logischen Funktion(en) umfassen. In einigen alternativen Ausführungen können die in dem Block angegebenen Funktionen in einer anderen Reihenfolge als in den Figuren gezeigt stattfinden. Zwei nacheinander gezeigte Blöcke können zum Beispiel im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal je nach entsprechender Funktionalität in umgekehrter Reihenfolge ausgeführt werden. Es ist ferner anzumerken, dass jeder Block der Blockschaltbilder bzw. Schaubilder und/oder der Ablaufpläne sowie Kombinationen aus Blöcken in den Blockschaltbildern bzw. Schaubildern und/oder den Ablaufplänen durch spezielle auf Hardware beruhende Systeme umgesetzt werden können, welche die festgelegten Funktionen oder Schritte durchführen, oder Kombinationen aus Spezial-Hardware und Computeranweisungen ausführen.
  • Außerdem kann ein System gemäß verschiedenen Ausführungsformen einen Prozessor und eine in den Prozessor integrierte und/oder durch diese ausführbare Logik umfassen, wobei die Logik so konfiguriert ist, dass sie einen oder mehrere der hier angegebenen Prozessschritte ausführt. Unter integriert ist zu verstehen, dass der Prozessor eine als Hardware-Logik in ihn eingebettete Logik hat, beispielsweise eine anwendungsspezifische integrierte Schaltung (application specific integrated circuit, ASIC), ein vor Ort programmierbares Gate-Array (field programmable gate array, FPGA) usw. Unter durch den Prozessor ausführbar ist zu verstehen, dass es sich bei der Logik um Hardware-Logik; Software-Logik wie Firmware, einen Teil eines Betriebssystems, einen Teil eines Anwendungsprogramms usw. oder eine Kombination von Hardware-Logik und Software-Logik handelt, auf die der Prozessor zugreifen kann und die so konfiguriert ist, dass sie bei Ausführung durch den Prozessor den Prozessor zum Ausführen einer Funktionalität veranlasst. Software-Logik kann in einem lokalen und/oder einem fernen Speicher von einem beliebigen Speichertyp gespeichert sein, der in der Technik bekannt ist. Es kann jeder in der Technik bekannte Prozessor verwendet werden, beispielsweise ein Software-Prozessormodul und/oder ein Hardware-Prozessor wie ein ASIC, ein FPGA, eine Zentraleinheit (central processing unit, CPU), eine integrierte Schaltung (integrated circuit, IC), eine Grafik-Verarbeitungseinheit (graphics processing unit, GPA) usw.
  • Es ist klar, dass die verschiedenen Merkmale der obigen Systeme und/oder Verfahrensweisen beliebig miteinander verknüpft werden können, um so eine Mehrzahl Verknüpfungen aus den oben dargelegten Beschreibungen zu erzeugen.
  • Ferner sollte einsichtig sein, dass Ausführungsformen der vorliegenden Erfindung in Form eines Dienstes bereitgestellt werden können, der im Auftrag eines Kunden eingerichtet wird, um einen Dienst auf Nachfrage anzubieten.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung sind zur Veranschaulichung dargelegt worden, erheben jedoch nicht den Anspruch auf Vollständigkeit oder Einschränkung auf die offenbarten Ausführungsformen. Dem Fachmann dürften viele Modifikationen und Varianten offensichtlich sein, ohne vom Schutzumfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendeten Begriffe wurden gewählt, um die Grundgedanken der Ausführungsformen, deren praktische Anwendung oder technische Verbesserung gegenüber handelsüblichen Technologien zu erläutern oder anderen Fachleuten das Verständnis der hierin offenbarten Ausführungsformen zu ermöglichen.

Claims (20)

  1. Speichersystem zum Speichern von Daten, wobei das Speichersystem aufweist: mindestens eine Speichereinheit mit einer oder mehreren Speicherzellen zum Speichern von Daten; und eine Speicher-Steuerschaltung, die die Lesestromstärke und die Impulsbreite des Lesestroms verwaltet, der der mindestens einen Speichereinheit zum Lesen in der mindestens einen Speichereinheit gespeicherter Daten zugeführt wird, wobei die mindestens eine Speichereinheit eine Lesestromschaltung hat, die so konfiguriert ist, dass sie Anpassungen an der Lesestromstärke oder der Impulsbreite des Lesestroms vornimmt, der der einen oder mehreren Speicherzellen innerhalb der mindestens einen Speichereinheit zugeführt wird, und wobei die Speicher-Steuereinheit so konfiguriert ist, dass sie nach einer Anforderung zum Lesen einer Mehrzahl Speicherzellen als Reaktion auf ein Ermitteln, dass ein Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet, eine Verringerung der Stärke des der mindestens einen Speichereinheit zuzuführenden Lesestroms und/oder eine Vergrößerung der Impulsbreite des der Mehrzahl zu lesender Speichereinheiten zuzuführenden Lesestroms durchführt.
  2. System nach Anspruch 1, wobei das System ferner so konfiguriert ist, dass es einen Vergleichs-Temperaturwert ermittelt.
  3. System nach Anspruch 2, wobei ein Ermitteln des Vergleichs-Temperaturwertes ein Durchführen einer Temperaturmessung mindestens einer aus der Mehrzahl zu lesender Speicherzellen oder ein Durchführen einer Temperaturmessung der mindestens einen die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit und ein Verwenden einer Referenztabelle aufweist, um den Vergleichs-Temperaturwert zu erhalten.
  4. System nach Anspruch 1, wobei das Ermitteln, ob ein Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet, ein Vergleichen des Vergleichs-Temperaturwertes mit dem ersten Schwellenwert in dem Speicher-Controller aufweist.
  5. System nach Anspruch 1, wobei das System ferner einen Wärmesensor aufweist und zum Ermitteln des Vergleichs-Temperaturwertes Messungen des Wärmesensors genutzt werden.
  6. System nach Anspruch 1, wobei das Ermitteln des Vergleichs-Temperaturwertes auf der Lesefrequenz der mindestens einen die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit beruht.
  7. System nach Anspruch 1, wobei das Ermitteln des Vergleichs-Temperaturwertes auf der Temperatur mindestens einer der zu lesenden Speicherzellen oder der Temperatur der mindestens einen die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit beruht.
  8. System nach Anspruch 1, wobei der erste Schwellenwert programmierbar ist.
  9. System nach Anspruch 1, wobei die Speicher-Steuerschaltung so konfiguriert ist, dass sie als Reaktion darauf, dass der Vergleichs-Temperaturwert den ersten Schwellenwert überschreitet, sowohl die Lesestromstärke verringert als auch die Impulsbreite des Lesestroms vergrößert, der der die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit zugeführt wird.
  10. System nach Anspruch 1, wobei die Lesestromstärke um zwischen ungefähr zehn Prozent (10%) und ungefähr fünfundzwanzig Prozent (25%) verringert und die Leseimpulsbreite um zwischen ungefähr zehn Prozent (10%) und ungefähr fünfundzwanzig Prozent (25%) verringert wird.
  11. System nach Anspruch 1, wobei die Speicher-Steuerschaltung auf einem Chip untergebracht ist, der von der mindestens einen Speichereinheit getrennt ist.
  12. System nach Anspruch 1, wobei die mindestens eine Speichereinheit ein Array von STT-MRAM-Zellen aufweist.
  13. System nach Anspruch 1, wobei die Speicher-Steuerschaltung konfiguriert ist: als Reaktion darauf, dass der Vergleichs-Temperaturwert einen ersten Schwellenwert überschreitet, die Stärke des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen ersten Minderungswert zu verringern oder die Impulsbreite des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen ersten Impulsbreiten-Vergrößerungswert zu vergrößern; und als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert einen zweiten Schwellenwert überschreitet, die Stärke des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen zweiten Lesestrom-Minderungswert zu verringern und/oder die Impulsbreite des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen zweiten Impulsbreiten-Vergrößerungswert zu vergrößern.
  14. System nach Anspruch 1, wobei die Speicher-Steuerschaltung konfiguriert ist: als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert einen ersten Schwellenwert nicht überschreitet, die Stärke des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen ersten Lesestrom-Minderungswert zu verringern und die Impulsbreite des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen ersten Impulsbreiten-Minderungswert zu verringern, um Strom einzusparen; als Reaktion auf das Feststellen, dass der Vergleichs-Temperaturwert den ersten Schwellenwert überschreitet, der mindestens einen Speichereinheit den Lesestrom mit einer normalen Stärke zuzuführen und der mindestens einen Speichereinheit den Lesestrom mit einer normalen Impulsbreite zuzuführen; und als Reaktion auf das Feststellen, dass der Vergleichs-Temperaturwert einen zweiten Schwellenwert überschreitet, der höher als der erste Schwellenwert ist, die Stärke des Lesestroms, der der mindestens einen Speichereinheit zugeführt wird, auf einen zweiten Lesestrom-Minderungswert zu verringern und/oder die Impulsbreite auf einen ersten Impulsbreiten-Vergrößerungswert zu vergrößern.
  15. System nach Anspruch 1, das ferner eine Mehrzahl als Halbleiter-Datenträger angeordneter Speichereinheiten aufweist.
  16. Speichersystem zum Speichern von Daten, wobei das System aufweist: mindestens eine magnetische Spinübertragungsmoment-Direktzugriffsspeicher- (STT-MRAM-) Einheit mit einer Mehrzahl Speicherzellen zum Speichern von Daten, wobei die mindestens eine STT-MRAM-Einheit eine Lesestrom-Schaltung hat, die zum Lesen der Mehrzahl Speicherzellen unter Verwendung von mehr als einer Lesestromstärke und mehr als einer Impulsbreite des Lesestroms konfiguriert ist; und eine Speicher-Steuerschaltung, die die Stärke und die Impulsbreite des Lesestroms verwaltet, der der mindestens einen STT-MRAM-Einheit zugeführt wird, um in der mindestens einen STT-MRAM-Einheit gespeicherte Daten zu lesen, wobei die Speicher-Steuerschaltung ein durch einen Computer lesbares Speichermedium hat, das Programmanweisungen aufweist, die bei Ausführen durch die Speicher-Steuerschaltung die Speicher-Steuerschaltung veranlassen, als Reaktion auf eine Anforderung zum Lesen von Daten aus einer Gruppe der Mehrzahl Speicherzellen: einen Vergleichs-Temperaturwert für die Gruppe Speicherzellen zu erhalten; zu ermitteln, ob der Vergleichs-Temperaturwert oberhalb eines ersten Schwellenwertes liegt; und als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert oberhalb des ersten Schwellenwertes liegt, die Lesestromstärke zu verringern und die Impulsbreite des Lesestroms zu vergrößern, der der Gruppe Speicherzellen zugeführt werden soll, und wobei die STT-MRAM-Einheit ein durch einen Computer lesbares Speichermedium hat, das Programmanweisungen aufweist, die die STT-MRAM-Einheit veranlassen, die Gruppe Speicherzellen zu lesen, indem der Gruppe Speicherzellen der Lesestrom mit der verringerten Stärke und der vergrößerten Impulsbreite zugeführt wird.
  17. Speichersystem nach Anspruch 16, wobei die Speicher-Steuerschaltung ferner Programmanweisungen aufweist, die bei Ausführen durch die Speicher-Steuerschaltung die Speicher-Steuerschaltung veranlassen, den Vergleichs-Temperaturwert für die Gruppe Speicherzellen durch Erhalten eines Temperatur-Messwertes für mindestens eine aus der Gruppe Speicherzellen oder die mindestens eine die Gruppe Speicherzellen enthaltende STT-MRAM-Einheit zu erhalten und eine Suche in einer Referenztabelle nach dem Vergleichs-Temperaturwert durchzuführen, der dem Temperatur-Messwert entspricht.
  18. Verfahren zum Lesen von Daten, die in einer Mehrzahl in einer Speichereinheit enthaltener Speicherzellen gespeichert sind, wobei das Verfahren aufweist: Erhalten eines Vergleichs-Temperaturwertes für die Mehrzahl Speicherzellen; Ermitteln, ob der Vergleichs-Temperaturwert oberhalb eines ersten Schwellenwertes liegt; Verringern der Lesestromstärke und/oder Vergrößern der Impulsbreite des Lesestroms, der der Mehrzahl Speicherzellen zugeführt werden soll, als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert oberhalb des ersten Schwellenwertes liegt; und Lesen der Mehrzahl Speicherzellen durch Zuführen des Lesestroms mit verringerter Stärke oder mit vergrößerter Impulsbreite zu der Mehrzahl Speicherzellen.
  19. Verfahren nach Anspruch 18, das ferner als Reaktion auf ein Feststellen, dass der Vergleichs-Temperaturwert oberhalb des ersten Schwellenwertes liegt, ein Verringern der Lesestromstärke und ein Vergrößern der Impulsbreite des Lesestroms, der der Mehrzahl Speicherzellen zugeführt werden soll; und ein Lesen der Mehrzahl Speicherzellen durch Zuführen des Lesestroms mit verringerter Stärke und vergrößerter Impulsbreite aufweist, und wobei ein Feststellen des Vergleichs-Temperaturwertes sowie das Verringern der Lesestromstärke und das Vergrößern der Impulsbreite des Lesestroms auf der Ebene der Speichereinheit erfolgen.
  20. Verfahren nach Anspruch 18, wobei ein Erhalten eines Vergleichs-Temperaturwertes für die Mehrzahl Speicherzellen ein Erhalten mindestens eines Wertes aus der Gruppe einschließt, die aus einem Erhalten eines Temperatur-Messwertes mindestens einer aus der Mehrzahl zu lesender Speicherzellen; einem Erhalten eines Temperatur-Messwertes der die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit; und einem Verwenden der Lesefrequenz mindestens einer aus der Mehrzahl zu lesender Speicherzellen oder der die Mehrzahl zu lesender Speicherzellen enthaltenden Speichereinheit besteht.
DE112020004189.1T 2019-11-22 2020-10-21 Verfahren und system zum verbessern der lese-zuverlässigkeit in speichereinheiten Pending DE112020004189T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/692,263 2019-11-22
US16/692,263 US11074968B2 (en) 2019-11-22 2019-11-22 Method and system to improve read reliability in memory devices
PCT/IB2020/059891 WO2021099859A1 (en) 2019-11-22 2020-10-21 Method and system to improve read reliability in memory devices

Publications (1)

Publication Number Publication Date
DE112020004189T5 true DE112020004189T5 (de) 2022-06-09

Family

ID=75974500

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020004189.1T Pending DE112020004189T5 (de) 2019-11-22 2020-10-21 Verfahren und system zum verbessern der lese-zuverlässigkeit in speichereinheiten

Country Status (6)

Country Link
US (1) US11074968B2 (de)
JP (1) JP2023503025A (de)
CN (1) CN114556478A (de)
DE (1) DE112020004189T5 (de)
GB (1) GB2605543B (de)
WO (1) WO2021099859A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327882B2 (en) 2020-02-05 2022-05-10 Allegro Microsystems, Llc Method and apparatus for eliminating bit disturbance errors in non-volatile memory devices
US11170858B2 (en) * 2020-03-18 2021-11-09 Allegro Microsystems, Llc Method and apparatus for eliminating EEPROM bit-disturb

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958929B2 (en) * 2003-10-28 2005-10-25 International Business Machines Corporation Sensor compensation for environmental variations for magnetic random access memory
KR101083302B1 (ko) * 2009-05-13 2011-11-15 주식회사 하이닉스반도체 반도체 메모리 장치
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
KR101962784B1 (ko) 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
US9418721B2 (en) 2014-01-21 2016-08-16 International Business Machines Corporation Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
US9406368B2 (en) 2014-01-21 2016-08-02 International Business Machines Corporation Dynamic temperature adjustments in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
CN103810119B (zh) 2014-02-28 2017-01-04 北京航空航天大学 利用片上温差降低stt-mram功耗的缓存设计方法
US9165647B1 (en) 2014-06-04 2015-10-20 Intel Corporation Multistage memory cell read
US9761294B1 (en) 2016-06-17 2017-09-12 International Business Machines Corporation Thermal-aware memory
US9734885B1 (en) * 2016-10-12 2017-08-15 International Business Machines Corporation Thermal-aware memory
JP2018085155A (ja) 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
CN108109660A (zh) 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
KR102287756B1 (ko) * 2017-04-13 2021-08-09 삼성전자주식회사 자기 저항 메모리 장치, 자기 저항 메모리 시스템 및 자기 저항 메모리 장치의 동작방법

Also Published As

Publication number Publication date
GB202209150D0 (en) 2022-08-10
GB2605543B (en) 2024-01-17
JP2023503025A (ja) 2023-01-26
WO2021099859A1 (en) 2021-05-27
CN114556478A (zh) 2022-05-27
GB2605543A (en) 2022-10-05
US20210158866A1 (en) 2021-05-27
US11074968B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE112018004251T5 (de) Adaptive vorrichtungsdienstqualität durch host-speicherpufferbereich
DE102020130044A1 (de) Techniken zum verhindern von lese-störung in nand-speicher
DE102017104283A1 (de) Löschgeschwindigkeitsbasierte wortleitungssteuerung
DE112014004761T5 (de) Beeinflussung des Wear-Leveling in Speichersystemen
DE112014005346T5 (de) Temperaturbasierte Flashspeichersystemerhaltung
DE112013003255T5 (de) Managementmechanismus für fehlerhafte Blöcke
DE102013100596B4 (de) Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren
DE112020001937T5 (de) Vorausschauender datenvorabruf in einer datenspeicher-vorrichtung
DE102016009807A1 (de) Korrelieren von physikalischen seitenadressen für soft-decision-dekodierung
DE112020004189T5 (de) Verfahren und system zum verbessern der lese-zuverlässigkeit in speichereinheiten
DE102021115763A1 (de) Identifizierung und klassifizierung der schreibstrompriorität
DE112020006215T5 (de) Blockfamilien-basierte Fehlervermeidung für Speichervorrichtungen
DE112021000776T5 (de) Verwaltung von schreib-operationen in einer nichtflüchtigen speichervorrichtung unter verwendung eines variablen vor-lese-spannungspegels
DE102019134294A1 (de) Nichtflüchtiges speichersystem mit schneller wiederherstellung nach nicht ordnungsgemässem herunterfahren
DE102020116365A1 (de) Löschvorgang in 3d-nand
DE102021118940A1 (de) Speichersteuerung und speichereinrichtung mit derselben
DE102017212767A1 (de) Verfahren und Vorrichtung zur Steigerung der Zuverlässigkeit eines nicht-flüchtigen Speichers
DE112019000153T5 (de) Auswahl der Untergruppe zur Prüfung
DE102021005946A1 (de) Verwaltung der digital gesteuerten ladungspumpen-operation in einem speicher-untersystem
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem
DE102020119400A1 (de) Techniken zum setzen eines 2-ebenen-auto-schliess-timers zum zugriff auf eine speichervorrichtung
DE102022102980A1 (de) Operationsstechniken der datenverlagerung
DE102020107164A1 (de) Dynamischer 1-tier-scan für 3d-hochleistungs-nand

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence