CN103810119B - 利用片上温差降低stt-mram功耗的缓存设计方法 - Google Patents

利用片上温差降低stt-mram功耗的缓存设计方法 Download PDF

Info

Publication number
CN103810119B
CN103810119B CN201410072362.1A CN201410072362A CN103810119B CN 103810119 B CN103810119 B CN 103810119B CN 201410072362 A CN201410072362 A CN 201410072362A CN 103810119 B CN103810119 B CN 103810119B
Authority
CN
China
Prior art keywords
temperature
cache
bank
write
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410072362.1A
Other languages
English (en)
Other versions
CN103810119A (zh
Inventor
成元庆
郭玮
赵巍胜
张有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201410072362.1A priority Critical patent/CN103810119B/zh
Publication of CN103810119A publication Critical patent/CN103810119A/zh
Application granted granted Critical
Publication of CN103810119B publication Critical patent/CN103810119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种利用三维集成电路片上温差降低STT‑RAM功耗的缓存设计方法，它有四大步骤：一：修改缓存控制器设计；二：将温差等级离散化，将Cache Bank按照温度的不同划分成若干区域，对不同的区域采用不同的电流写入；对处于不同温度区域的Cache Bank按照写入时间差进行合理分级；三：修改STT‑RAM读写电路，根据Bank温度的差异选择不同的写入电流强度和写入脉冲宽度；四：设计缓冲机制，平衡数据迁移过程中由于源Bank与目的Bank的温度差异导致迁移速度不匹配的问题，避免在数据迁移过程中由于源Bank和目的Bank写性能的差异造成数据迁移的性能下降。本发明在非易失性存储器技术领域里有实用价值。

Description

利用片上温差降低STT-MRAM功耗的缓存设计方法
技术领域
本发明涉及一种一种利用片上温差降低STT-MRAM功耗的缓存设计方法，它是利用STT-RAM存储器件替代传统的SRAM器件作为芯片的缓存，根据磁性隧道结(MTJ)写入电流与温度的关系，提出了一种利用片上温差降低STT-RAM缓存(Cache)功耗的设计方法。属于非易失性存储器设计技术领域。
背景技术
随着工艺尺寸的不断进步，片上晶体管集成度越来越高。为了在给定功耗约束下，大幅度提高处理器的性能，多核处理器开始获得广泛应用。例如IBM Power7，Intel的酷睿系列处理器以及Tilera公司的Tile-GX系列处理器等。随着核数的增加，处理器对片上缓存容量和带宽的需求越来越大。随工艺尺寸的减小和缓存容量的增加，传统的基于SRAM的片上缓存技术静态功耗急剧增加。成为当今低功耗设计的一大挑战。
近年来，研究人员提出了自旋转移力矩磁性存储技术(STT-RAM)。与SRAM相比，该技术具有如下优势：
1.STT-RAM利用磁性隧道结(MTJ)存储数据，是一种非挥发性存储器件，即使断电，数据也不会丢失；
2.STT-RAM利用磁性材料而非电荷存储数据，几乎没有漏电流，具有极低的静态功耗；
3.STT-RAM存储单元的面积为SRAM的1/4，同样的面积可以集成更大容量的片上缓存，可以显著提高系统的性能。
因此，许多研究人员提出利用STT-RAM替代SRAM作为片上缓存。然而STT-RAM与SRAM相比也有一些缺点。首先，要往STT-RAM的存储单元中写入数据，需要一个较大的电流(几十微安至几百微安)；其次，写入时间较长(一般为十几到几十纳秒)，远远高于SRAM。片上缓存与处理器核心的数据交互最为频繁，如果程序执行的过程中，需要频繁写数据到缓存。如果简单的将STT-RAM用于片上缓存，会导致写功耗和写延迟非常大，有可能抵消掉采用STT-RAM所带来的好处。因此，如何对STT-RAM的写功耗进行优化，是一个非常关键的问题。
为了解决上述问题，本发明利用STT-RAM写入电流与温度的关系，在不同的温度区域采用不同的写入电流，达到降低写功耗的目的。
发明内容
1、目的：本发明的目的是提供了一种利用片上温差降低STT-MRAM功耗的缓存设计方法，它是一种新型的完全由STT-RAM构成的缓存设计方法，可以显著降低写能耗。
2、技术方案：三维片上多核处理器中，芯核层的温度分布与片上各个核的功耗直接相关，导致不同的区域温度有显著差异。据文献“工艺偏差及其对电路和微体系结构的影响”，DAC,2003,p.338-342，片上不同区域的温度差可以达到50℃。同时，由于三维芯片的层叠结构，导致各个芯片层具有紧密的热耦合关系。芯核层的温度直接影响到上层STT-RAM层的温度分布。因而，在STT-RAM缓存层，不同区域的温度也有显著的差异。根据文献“磁性隧道结的自旋转移力矩跳变效应及自旋转移力矩随机存储器”,Journal of Physics:Condensed Matter,2007.19(16):p.165209.的研究结果，MTJ的热稳定性遵从如下关系式：
Δ(T)＝Ev/kBT (1)
Ev＝MsHkV/2 (2)
其中，Ms为饱和磁化强度，Hk为面内各向异性磁场强度，V为MTJ的体积，T为MTJ的绝对温度，kB为玻尔兹曼常数。因此，随着温度的升高，MTJ的热稳定性降低，写入电流减小，写入时间也随之减少，写能耗得以显著降低。
利用如上关系，我们可以通过利用片上不同区域的温度差异，对三维片上多核处理器不同温度区域的STT-RAM存储单元采用不同的写入电流和写入时间，降低写入功耗并提升访存性能。
如图2所示，假设一个三维处理器芯片由同构的多核处理器和STT-MRAM构成的二级共享缓存构成。二级Cache由许多Cache Bank构成并假设访存架构为NUCA架构。在这种结构中，CacheBank彼此通过片上网络互连。CPU访问每个Bank的延迟是不同的，而且这种延迟差异对CPU是可见的。NUCA-结构又可以细分为S-NUCA和D-NUCA。S-NUCA是指数据静态映射到对应的Bank中，在程序执行过程中，其存储位置是不会改变的直至被其他的数据块替换出来。D-NUCA则允许数据在驻留缓存的过程中，在不同的Bank之间迁移。在SRAM构成二级缓存中，一般认为数据应该分配到距离处理器核最近的Bank中。而在STT-MRAM中，由于其写延迟与存储单元温度密切相关。假设发出写请求的核执行的是访存密集型的程序，其温度比较低。如果仍然将数据分配到距离该核较近的Bank中，可能会增加其写延迟，反而对性能构成损害。而如果将其分配到另外一个温度较高的Bank上，尽管可能距离该核较远，但由于其写入延迟显著减小，使得访存性能反而可能提高。
对于动态的NUCA，Cache中的数据可以根据访存行为动态改变存储位置。在传统的SRAM构成的L2 Cache中，数据会逐渐动态迁移至距离核较近的Bank中。同样在基于STT-MRAM的二级缓存中，该策略未必是最优的。因为访存延迟不仅由路由的延迟决定，还跟Bank温度相关。由于STT-MRAM的写入时间要远大于SRAM的写入时间，因此在数据迁移过程中不仅要考虑Bank与核距离的远近，也要考虑到Bank的温度分布。
为了使得数据能够优先存储在温度高的Bank中，需要如下步骤对缓存架构进行调整，
步骤一：修改缓存控制器设计。通过修改Cache控制器，加入考虑温度分布的地址重映射机制，降低STT-MRAM的写入能耗和写入时间。利用温度仿真结果或片上温度传感器反馈，修改Bank映射地址，按照不同的优先级将数据按照Bank温度由高到低的顺序依次放置。数据块的优先级可以按照如下规则确定：需要频繁写入的Cache块优先放入温度较高的Bank中，而无需频繁写入的Cache块放入温度较低的Bank中。为此需要提出一种检测机制判断哪些数据块是需要被频繁写入的。
步骤二：将温差等级离散化，将Cache Bank按照温度的不同划分成若干区域。对不同的区域采用不同的电流写入。对处于不同温度区域的Cache Bank按照写入时间差进行合理分级。
步骤三：修改STT-RAM读写电路，根据Bank温度的差异选择不同的写入电流强度和写入脉冲宽度。如图3所示，片上不同区域温度传感器的数值反馈给读写电路控制器，由读写电路控制器根据温度数值从步骤二中规定的温度分级中得到当前温度所属的级别。由此，确定该Bank的写入脉冲宽度和写入电流强度。
步骤四：设计缓冲机制，平衡数据迁移过程中由于源Bank与目的Bank的温度差异导致迁移速度不匹配的问题。
3.优点和功效：本发明利用MTJ温度与写入电流和写入能耗的关系，设计了一种新型的STT-MRARM缓存结构，利用片上不同区域的温差优化写入电流和写入时间，降低写入能耗，提升了性能。
附图说明
图1为磁性随机存取存储器位单元示意图。其由一个磁性隧道结(MTJ)和一个N型晶体管(NMOS)串联构成。其中，BL为位线(Bit Line)；SL为源线(Source Line)；WL为字线(Word Line)。
图2为三维多核处理器体系结构示意图。
图3为写入电流和写入脉冲宽度选择示意图。
图4为本发明的流程框图。
具体实施方式
本发明所涉及的STT-RAM存储单元的工作原理如图1所示。STT-RAM存储单元一般采取1T1J(1Transistor和1MTJ)。晶体管控制MTJ数据的存取。MTJ的结构分为自由层、参考层和中间的氧化层。其中参考层的磁化方向是固定的。通过对MTJ施加不同方向的电流，可以改变自由层的磁化方向。如果自由层磁化方向与参考层相同，MTJ的阻值变小，可以认为存储逻辑“0”。反之，存储逻辑“1”。读取存储单元数据时，将字线置为有效，在位线BL和源线SL间加0.1V所有的小电压，根据自由层与参考层磁化方向的异同，读取电流也会不同。该电流与参考电流相比较后，可知存储单元存取的是逻辑“0”还是逻辑“1”。写入数据时，首先将字线置为有效，在位线和源线间施加一个大电压(0.7V～1.2V)，根据电压和由此产生的自旋电流方向的不同，决定写入“0”或“1”。
本发明所涉及的多核处理器的存储架构如图2所示。最底层为芯核层，包含多个处理器核。上层为STT-RAM存储层，分为许多Bank彼此通过片上网络互连。
见图4，本发明一种利用片上温差降低STT-MRAM功耗的缓存设计方法，该方法具体实施步骤如下：
步骤一：修改缓存控制器设计。通过修改Cache控制器，加入考虑温度分布的地址重映射机制，降低STT-MRAM的写入能耗和写入时间。利用温度仿真结果或片上温度传感器反馈，修改Bank映射地址，按照不同的优先级将数据按照Bank温度由高到低的顺序依次放置。数据块的优先级可以按照如下规则确定：需要频繁写入的Cache块优先放入温度较高的Bank中，而无需频繁写入的Cache块放入温度较低的Bank中。为此需要提出一种检测机制判断哪些数据块是需要被频繁写入的。
步骤二：将温差等级离散化，将Cache Bank按照温度的不同划分成若干区域。对不同的区域采用不同的电流写入。对处于不同温度区域的Cache Bank按照写入时间差进行合理分级。如果对于Cache Bank的温度分级过细，尽管写入能耗和写入时间可以在更细的粒度上得到控制，但相应的硬件开销也会随着分级的增加而不断增大。需要结合各种不同应用程序的特性确定分级的级数，使得能以最小的硬件开销得到最大的能耗降低和性能提升。
步骤三：修改STT-RAM读写电路，根据Bank温度的差异选择不同的写入电流和写入脉冲宽度。如图3所示，片上不同区域温度传感器的数值反馈给读写电路控制器，由读写电路控制器根据温度数值从步骤二中规定的温度分级中得到当前温度所属的级别。由此，确定该Bank的写入脉冲宽度和写入电流强度。
步骤四：设计缓冲机制，平衡数据迁移过程中由于源Bank与目的Bank的温度差异导致迁移速度不匹配的问题，避免在数据迁移过程中由于源Bank和目的Bank写性能的差异造成数据迁移的性能下降。缓冲的容量设置应能够根据实际温差大小和具体的温差等级动态调整。如果缓冲设置过深，会导致缓冲器功耗增大，有可能抵消掉由利用温差带来的写功耗的降低。反之，可能由于数据迁移速度过慢，阻塞处理器核对所需数据的写入并大量占用宝贵的存储带宽，形成性能瓶颈。

Claims (1)

1.一种利用片上温差降低STT-MRAM功耗的缓存设计方法，其特征在于：该方法具体步骤如下：
步骤一：修改缓存控制器设计；通过修改Cache控制器，加入考虑温度分布的地址重映射机制，降低STT-MRAM的写入能耗和写入时间，利用温度仿真结果或片上温度传感器反馈，修改Cache Bank映射地址，按照不同的Cache数据块的优先级将Cache数据块按照Cache Bank温度由高到低的顺序依次放置；Cache数据块的优先级按照如下规则确定：需要频繁写入的Cache数据块优先放入温度较高的Cache Bank中，而无需频繁写入的Cache数据块放入温度较低的Cache Bank中；为此需要提出一种检测机制判断哪些Cache数据块是需要被频繁写入的；
步骤二：将温差等级离散化，将Cache Bank按照温度的不同划分成若干区域，对不同的区域采用不同的电流写入；对处于不同温度区域的Cache Bank按照写入时间差进行合理分级；如果对于Cache Bank的温度分级过细，尽管写入能耗和写入时间在更细的粒度上得到控制，但相应的硬件开销也会随着分级的增加而不断增大；需要结合各种不同应用程序的特性确定分级的级数，使得能以最小的硬件开销得到最大的能耗降低和性能提升；
步骤三：修改STT-MRAM读写电路，根据Cache Bank温度的差异选择不同的写入电流强度和写入脉冲宽度；片上不同区域温度传感器的数值反馈给读写电路控制器，由读写电路控制器根据温度数值从步骤二中规定的温度分级中得到当前温度所属的级别；由此，确定该Cache Bank的写入脉冲宽度和写入电流强度；
步骤四：设计缓冲机制，平衡数据迁移过程中由于源Cache Bank与目的Cache Bank的温度差异导致迁移速度不匹配的问题，避免在数据迁移过程中由于源Cache Bank和目的CacheBank写性能的差异造成数据迁移的性能下降；缓冲的容量设置应能够根据实际温差大小和具体的温差等级动态调整；如果缓冲设置过深，会导致缓冲器功耗增大，抵消掉由利用温差带来的写功耗的降低；反之，由于数据迁移速度过慢，阻塞处理器核对所需数据的写入并大量占用宝贵的存储带宽，形成性能瓶颈。
CN201410072362.1A 2014-02-28 2014-02-28 利用片上温差降低stt-mram功耗的缓存设计方法 Active CN103810119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410072362.1A CN103810119B (zh) 2014-02-28 2014-02-28 利用片上温差降低stt-mram功耗的缓存设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072362.1A CN103810119B (zh) 2014-02-28 2014-02-28 利用片上温差降低stt-mram功耗的缓存设计方法

Publications (2)

Publication Number Publication Date
CN103810119A CN103810119A (zh) 2014-05-21
CN103810119B true CN103810119B (zh) 2017-01-04

Family

ID=50706913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072362.1A Active CN103810119B (zh) 2014-02-28 2014-02-28 利用片上温差降低stt-mram功耗的缓存设计方法

Country Status (1)

Country Link
CN (1) CN103810119B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989352B (zh) 2015-03-06 2019-08-20 华为技术有限公司 图像识别加速器、终端设备及图像识别方法
DE102015205827A1 (de) 2015-03-31 2016-10-06 Siemens Aktiengesellschaft Verfahren zum Schutz sicherheitsrelevanter Daten in einem Cachespeicher
CN105426316B (zh) * 2015-11-09 2018-02-13 北京大学 一种基于配额控制温度的赛道存储芯片及其控制方法
US10235299B2 (en) * 2016-11-07 2019-03-19 Samsung Electronics Co., Ltd. Method and device for processing data
CN109032967B (zh) * 2018-07-11 2021-10-01 中国人民解放军国防科技大学 一种基于三维众核处理器的Cache地址映射方法
CN111863092A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置
US11074968B2 (en) * 2019-11-22 2021-07-27 International Business Machines Corporation Method and system to improve read reliability in memory devices
CN112328454A (zh) * 2020-11-11 2021-02-05 北京泽石科技有限公司 存储设备的监测方法及装置
US11605427B2 (en) 2021-01-04 2023-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with write pulse trimming
CN117667829A (zh) * 2022-08-24 2024-03-08 华为技术有限公司 一种片上系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224546A (zh) * 2008-09-29 2011-10-19 希捷科技有限公司 具有补偿元件的stram
CN103165186A (zh) * 2011-12-19 2013-06-19 三星电子株式会社 存储系统及其编程方法
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001607B2 (en) * 2009-08-19 2015-04-07 Samsung Electronics Co., Ltd. Method and design for high performance non-volatile memory
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224546A (zh) * 2008-09-29 2011-10-19 希捷科技有限公司 具有补偿元件的stram
CN103165186A (zh) * 2011-12-19 2013-06-19 三星电子株式会社 存储系统及其编程方法
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Simulation study of new 3-terminal devices for high speed STT-RAM;张树超 等;《半导体学报》;20110715;第32卷(第7期);第074007-1页－第074007-3页 *

Also Published As

Publication number Publication date
CN103810119A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN103810119B (zh) 利用片上温差降低stt-mram功耗的缓存设计方法
Kültürsay et al. Evaluating STT-RAM as an energy-efficient main memory alternative
Jadidi et al. High-endurance and performance-efficient design of hybrid cache architectures through adaptive line replacement
Noguchi et al. 7.5 A 3.3 ns-access-time 71.2 μW/MHz 1Mb embedded STT-MRAM using physically eliminated read-disturb scheme and normally-off memory architecture
CN111164565B (zh) 受管理的nvm自适应高速缓冲存储器管理
Chang et al. Technology comparison for large last-level caches (L 3 Cs): Low-leakage SRAM, low write-energy STT-RAM, and refresh-optimized eDRAM
Sun et al. STT-RAM cache hierarchy with multiretention MTJ designs
US20130329491A1 (en) Hybrid Memory Module
Zhang et al. Read performance: The newest barrier in scaled STT-RAM
CN105808455B (zh) 访问内存的方法、存储级内存及计算机系统
CN106257400A (zh) 处理设备、计算系统及处理设备访问主存储器的方法
CN103810118B (zh) 一种stt-mram缓存设计方法
Samavatian et al. An efficient STT-RAM last level cache architecture for GPUs
Kwon et al. AWARE (asymmetric write architecture with redundant blocks): A high write speed STT-MRAM cache architecture
Hu et al. Exploring main memory design based on racetrack memory technology
Jiang et al. Improving read performance of stt-mram based main memories through smash read and flexible read
Wang et al. Enabling high-performance LPDDRx-compatible MRAM
Sun et al. Array organization and data management exploration in racetrack memory
Lee et al. Leveraging power-performance relationship of energy-efficient modern DRAM devices
Imani et al. A low-power hybrid magnetic cache architecture exploiting narrow-width values
Guo et al. Resistive ternary content addressable memory systems for data-intensive computing
Lee et al. Hybrid cache architecture replacing SRAM cache with future memory technology
Mittal et al. Exploring design space of 3d nvm and edram caches using destiny tool
Mittal Using cache-coloring to mitigate inter-set write variation in non-volatile caches
JP7511639B2 (ja) メモリ・デバイスにおける読み出し信頼性を改善する方法およびシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant