DE112020003038T5 - Halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents

Halbleitervorrichtung und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE112020003038T5
DE112020003038T5 DE112020003038.5T DE112020003038T DE112020003038T5 DE 112020003038 T5 DE112020003038 T5 DE 112020003038T5 DE 112020003038 T DE112020003038 T DE 112020003038T DE 112020003038 T5 DE112020003038 T5 DE 112020003038T5
Authority
DE
Germany
Prior art keywords
semiconductor layer
substrate
pixel
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020003038.5T
Other languages
English (en)
Inventor
Nobutoshi Fujii
Koichi Sejima
Koichiro Saga
Shinichi Miyake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112020003038T5 publication Critical patent/DE112020003038T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Geschaffen werden: eine Halbleitervorrichtung, die in der Lage ist, Widerstandswerte in einem Leiterpfad zu verringern, der obere und untere Substrate elektrisch verbindet; und ein Herstellungsverfahren für dieselbe. Die Halbleitervorrichtung umfasst Folgendes: eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die benachbart zueinander mit einem Elementtrennbereich dazwischen angeordnet sind, die jeweils ein erstes aktives Element aufweisen, das darin vorgesehen ist; einen Kontaktbereich, der auf der Elementtrennbereichsseite der Oberfläche von jedem der mehreren Elementausbildungsbereiche vorgesehen ist; eine leitfähige Kontaktstelle, die mit jedem der mehreren Elementausbildungsbereiche über die Elementtrennbereiche verbunden ist; eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähige Kontaktstelle bedeckt; eine zweite leitfähige Schicht, die auf der ersten Isolationsschicht angeordnet ist und ein zweites aktives Element aufweist, das darin vorgesehen ist; eine zweite Isolationsschicht, die die zweite leitfähige Schicht bedeckt; und einen leitfähigen Stecker, der in ein Verbindungsloch eingebettet ist, das von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle reicht,

Description

  • [Technisches Gebiet]
  • Eine Technologie gemäß der vorliegenden Offenbarung (vorliegende Technologie) bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • [Stand der Technik]
  • Es ist bereits ein Verfahren bekannt, bei dem mehrere Substrate, auf denen Elemente wie z. B. Transistoren ausgebildet sind, gestapelt werden, um eine Elementdichte in einer vertikalen Richtung zu erhöhen (siehe PTL 1). Dieses Verfahren ist dadurch gekennzeichnet, dass nicht nur eine Ebene verwendet wird, sondern auch die Anzahl von Elementen auf zwei, drei und so weiter jedes Mal erhöht wird, wenn ein Substrat gestapelt wird. Falls es für Elemente mit begrenzten Flächen verwendet wird, ermöglicht das Verfahren eine Erhöhung der Anzahl von Elementen und ermöglicht eine Konfiguration einer komplizierten Schaltung innerhalb einer verringerten Fläche.
  • In einem Bildsensor ist eine Pixelgröße fest und die Fläche eines für jedes Pixel ausgebildeten Elements ist auf die Pixelgröße begrenzt. Dies verhindert, dass die Größe des Elements frei geändert wird, und eine Erhöhung der Anzahl von Elementen für eine komplizierte Schaltung ist begrenzt. Für Einrichtungen wie z. B. Bildsensoren, die eine begrenzte Elementfläche aufweisen, ist folglich eine Vergrößerung der Elementfläche auf der Basis der gestapelten Struktur von mehreren Substraten ein sehr vorteilhaftes Verfahren.
  • [Entgegenhaltungsliste]
  • [Patentliteratur]
  • [PTL 1] Japanische Patentoffenlegungsschrift Nr. 2014-99582
  • [Zusammenfassung]
  • [Technisches Problem]
  • Für die gestapelte Struktur von mehreren Substraten bestand der Wunsch, einen Widerstandswert für leitfähige Pfade, die vertikal gestapelte Substrate elektrisch verbinden, zu verringern.
  • Eine Aufgabe der vorliegenden Technologie besteht darin, eine Halbleitervorrichtung, die den Widerstandswert für die leitfähigen Pfade, die die vertikal gestapelten Substrate elektrisch verbinden, verringern kann, und ein Verfahren zur Herstellung der Halbleitervorrichtung zu schaffen.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Technik umfasst eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die benachbart zueinander über Elementisolationsbereiche angeordnet sind, wobei jeder der mehreren Elementausbildungsbereiche mit einem ersten aktiven Element versehen ist, Kontaktbereiche, die jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind, leitfähige Kontaktstellen, die mit den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche verbunden sind, wobei sich die leitfähige Kontaktstelle über den Elementisolationsbereich erstreckt, eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt, eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist, eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt, und leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt, wobei der leitfähige Stecker ein Material umfasst, das zu einem Material der leitfähigen Kontaktstelle identisch ist und einteilig mit der leitfähigen Kontaktstelle ausgebildet ist.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Technik umfasst die Schritte des Ausbildens von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht, des Ausbildens von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind, des Ausbildens von Kontaktstellenkernen über einen Ätzstoppfilm, auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei sich der Kontaktstellenkern über die Elementisolationsbereiche erstreckt, des Ausbildens eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche, des Ausbildens einer ersten Isolationsschicht, die die erste Halbleiterschicht und die Kontaktstellenkerne bedeckt, des Anordnens einer zweiten Halbleiterschicht auf der ersten Isolationsschicht, des Ausführens eines Schritts mit einer Wärmebehandlung, um ein zweites aktives Element in der zweiten Halbleiterschicht auszubilden, des Ausbildens einer zweiten Isolationsschicht, die die zweite Halbleiterschicht bedeckt, des Ausbildens von Verbindungslöchern, die sich jeweils von der zweiten Isolationsschicht zum Kontaktstellenkern erstrecken, des Entfernens des Kontaktstellenkerns und des Ätzstoppfilms durch das Verbindungsloch hindurch, um einen Raumabschnitt auszubilden, der mit dem Verbindungsloch in Verbindung steht, und des Einbettens eines leitfähigen Materials in den Raumabschnitt und das Verbindungsloch, um eine leitfähige Kontaktstelle, die mit den Kontaktbereichen verbunden ist, und einen leitfähigen Stecker, der mit der leitfähigen Kontaktstelle integriert ist, auszubilden.
  • Figurenliste
    • [1] 1 ist ein schematisches Diagramm, das im Allgemeinen eine Festkörperbildgebungsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Technologie darstellt.
    • [2] 2 ist ein Ersatzschaltplan einer Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie.
    • [3] 3 ist ein Diagramm, das eine Anordnung von Kontaktbereichen in einer Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • [4] 4 ist eine Querschnittsansicht eines Hauptteils der Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie.
    • [5] 5 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie.
    • [6] 6 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 5 fortgesetzt ist.
    • [7] 7 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 6 fortgesetzt ist.
    • [8] 8 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 7 fortgesetzt ist.
    • [9] 9 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 8 fortgesetzt ist.
    • [10] 10 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 9 fortgesetzt ist.
    • [11] 11 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 10 fortgesetzt ist.
    • [12] 12 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 11 fortgesetzt ist.
    • [13] 13 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 12 fortgesetzt ist.
    • [14] 14 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 13 fortgesetzt ist.
    • [15] 15 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 14 fortgesetzt ist.
    • [16] 16 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 15 fortgesetzt ist.
    • [17] 17 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 16 fortgesetzt ist.
    • [18] 18 ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Technologie.
    • [19] 19 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie.
    • [20] 20 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 19 fortgesetzt ist.
    • [21] 21 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 20 fortgesetzt ist.
    • [22] 22 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 21 fortgesetzt ist.
    • [23] 23 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 22 fortgesetzt ist.
    • [24] 24 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 23 fortgesetzt ist.
    • [25] 25 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 24 fortgesetzt ist.
    • [26] 26 ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Technologie.
    • [27] 27 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der dritten Ausführungsform der vorliegenden Technologie.
    • [28] 28 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der dritten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 27 fortgesetzt ist.
    • [29] 29 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der dritten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 28 fortgesetzt ist.
    • [30] 30 ist eine Draufsicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer vierten Ausführungsform der vorliegenden Technologie.
    • [31] 31 ist eine Querschnittsansicht eines Hauptteils, die eine Querschnittsstruktur entlang einer Schnittlinie A-A in 30 darstellt.
    • [32] 32 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Technologie.
    • [33] 33 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 32 fortgesetzt ist.
    • [34] 34 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 33 fortgesetzt ist.
    • [35] 35 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 34 fortgesetzt ist.
    • [36] 36 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 35 fortgesetzt ist.
    • [37] 37 ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer fünften Ausführungsform der vorliegenden Technologie.
    • [38] 38 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie.
    • [39] 39 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 38 fortgesetzt ist.
    • [40] 40 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 39 fortgesetzt ist.
    • [41] 41 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 40 fortgesetzt ist.
    • [42] 42 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 41 fortgesetzt ist.
    • [43] 43 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 42 fortgesetzt ist.
    • [44] 44 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 43 fortgesetzt ist.
    • [45] 45 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der fünften Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 44 fortgesetzt ist.
    • [46] 46 ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Technologie.
    • [47] 47 stellt Diagramme dar, die jeweils ein modifiziertes Beispiel der sechsten Ausführungsform veranschaulichen.
    • [48] 48 ist ein Blockdiagramm, das ein Beispiel einer Funktionskonfiguration einer Bildgebungsvorrichtung gemäß einer siebten Ausführungsform darstellt.
    • [49] 49 stellt schematische Draufsichten dar, die jeweils eine allgemeine Konfiguration der in 48 dargestellten Bildgebungsvorrichtung veranschaulichen.
    • [50] 50 ist ein schematisches Diagramm, das eine Querschnittskonfiguration entlang der Linie III-III' veranschaulicht, die in 49 dargestellt ist.
    • [51] 51 ist ein Ersatzschaltplan einer Pixelteilungseinheit, die in 48 dargestellt ist.
    • [52] 52 ist ein Diagramm, das ein Beispiel eines Aspekts einer Verbindung unter mehreren Pixelteilungseinheiten und mehreren vertikalen Signalleitungen darstellt.
    • [53] 53 ist eine schematische Querschnittsansicht, die ein Beispiel einer speziellen Konfiguration einer in 50 dargestellten Bildgebungsvorrichtung veranschaulicht.
    • [54A] 54A ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration eines Hauptteils eines ersten Substrats, das in 53 dargestellt ist, veranschaulicht.
    • [54B] 54B ist ein schematisches Diagramm, das eine planare Konfiguration eines Kontaktstellenabschnitts zusammen mit einem Hauptteil des in 54A dargestellten ersten Substrats veranschaulicht.
    • [55] 55 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration eines zweiten Substrats (Halbleiterschicht), das in 53 dargestellt ist, veranschaulicht.
    • [56] 56 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer Pixelschaltung und eines Hauptteils des ersten Substrats zusammen mit einer ersten Verdrahtungsschicht, die in 53 dargestellt ist, veranschaulicht.
    • [57] 57 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration der ersten Verdrahtungsschicht und einer zweiten Verdrahtungsschicht, die in 53 dargestellt sind, veranschaulicht.
    • [58] 58 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration der zweiten Verdrahtungsschicht und einer dritten Verdrahtungsschicht, die in 53 dargestellt sind, veranschaulicht.
    • [59] 59 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration der dritten Verdrahtungsschicht und einer vierten Verdrahtungsschicht, die in 53 dargestellt sind, veranschaulicht.
    • [60] 60 ist ein schematisches Diagramm zum Erläutern eines Pfades eines Eingangssignals in die in 50 dargestellte Bildgebungsvorrichtung.
    • [61] 61 ist ein schematisches Diagramm zum Erläutern von Signalpfaden von Pixelsignalen von der in 50 dargestellten Bildgebungsvorrichtung.
    • [62] 62 ist ein schematisches Diagramm, das ein modifiziertes Beispiel einer planaren Konfiguration des zweiten Substrats (Halbleiterschicht), das in 55 dargestellt ist, veranschaulicht.
    • [63] 63 ist ein schematisches Diagramm, das eine planare Konfiguration einer ersten Verdrahtungsschicht und eines Hauptteils des ersten Substrats zusammen mit einer in 62 dargestellten Pixelschaltung veranschaulicht.
    • [64] 64 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer zweiten Verdrahtungsschicht zusammen mit der in 63 dargestellten ersten Verdrahtungsschicht veranschaulicht.
    • [65] 65 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer dritten Verdrahtungsschicht zusammen mit der in 64 dargestellten zweiten Verdrahtungsschicht veranschaulicht.
    • [66] 66 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer vierten Verdrahtungsschicht zusammen mit der in 65 dargestellten dritten Verdrahtungsschicht veranschaulicht.
    • [67] 67 ist ein schematisches Diagramm, das ein modifiziertes Beispiel einer planaren Konfiguration des in 54A dargestellten ersten Substrats veranschaulicht.
    • [68] 68 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration eines zweiten Substrats (Halbleiterschicht), das auf das in 67 dargestellte erste Substrat gestapelt ist, veranschaulicht.
    • [69] 69 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer ersten Verdrahtungsschicht zusammen mit einer in 68 dargestellten Pixelschaltung veranschaulicht.
    • [70] 70 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer zweiten Verdrahtungsschicht zusammen mit der ersten Verdrahtungsschicht, die in 69 dargestellt ist, veranschaulicht.
    • [71] 71 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer dritten Verdrahtungsschicht zusammen mit der in 70 dargestellten zweiten Verdrahtungsschicht veranschaulicht.
    • [72] 72 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer vierten Verdrahtungsschicht zusammen mit der in 71 dargestellten dritten Verdrahtungsschicht veranschaulicht.
    • [73] 73 ist ein schematisches Diagramm, das ein anderes Beispiel der planaren Konfiguration des in 67 dargestellten ersten Substrats veranschaulicht.
    • [74] 74 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration eines zweiten Substrats (Halbleiterschicht), das auf das in 73 dargestellte erste Substrat gestapelt ist, veranschaulicht.
    • [75] 75 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer ersten Verdrahtungsschicht zusammen mit einer in 74 dargestellten Pixelschaltung veranschaulicht.
    • [76] 76 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer zweiten Verdrahtungsschicht zusammen mit der in 75 dargestellten ersten Verdrahtungsschicht veranschaulicht.
    • [77] 77 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer dritten Verdrahtungsschicht zusammen mit der in 76 dargestellten zweiten Verdrahtungsschicht veranschaulicht.
    • [78] 78 ist ein schematisches Diagramm, das ein Beispiel einer planaren Konfiguration einer vierten Verdrahtungsschicht zusammen mit der in 77 dargestellten dritten Verdrahtungsschicht veranschaulicht.
    • [79] 79 ist eine schematische Querschnittsansicht, die ein anderes Beispiel der in 50 dargestellten Bildgebungsvorrichtung veranschaulicht.
    • [80] 80 ist ein schematisches Diagramm zum Erläutern eines Pfades eines Eingangssignals in die in 79 dargestellte Bildgebungsvorrichtung.
    • [81] 81 ist ein schematisches Diagramm zum Erläutern von Signalpfaden von Pixelsignalen von der in 79 dargestellten Bildgebungsvorrichtung.
    • [82] 82 ist eine schematische Querschnittsansicht, die ein anderes Beispiel der in 53 dargestellten Bildgebungsvorrichtung veranschaulicht.
    • [83] 83 ist ein Diagramm, das ein anderes Beispiel der in 51 dargestellten Ersatzschaltung veranschaulicht.
    • [84] 84 ist eine schematische Draufsicht, die ein anderes Beispiel eines Pixelisolationsabschnitts veranschaulicht, der in 54A und dergleichen dargestellt ist.
    • [85] 85 ist ein Diagramm, das ein Beispiel einer allgemeinen Konfiguration eines Bildgebungssystems mit einer Bildgebungsvorrichtung gemäß den vorstehend beschriebenen Ausführungsformen und modifizierten Beispielen der Ausführungsformen darstellt.
    • [86] 86 ist ein Diagramm, das ein Beispiel einer Bildgebungsprozedur des in 85 dargestellten Bildgebungssystems veranschaulicht.
    • [87] 87 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems darstellt.
    • [88] 88 ist ein Diagramm einer Unterstützung beim Erläutern eines Beispiels von Installationspositionen eines Detektionsabschnitts für Informationen außerhalb des Fahrzeugs und eines Bildgebungsabschnitts.
    • [89] 89 ist eine Ansicht, die ein Beispiel einer schematischen Konfiguration eines Endoskopoperationssystems darstellt.
    • [90] 90 ist ein Blockdiagramm, das ein Beispiel einer Funktionskonfiguration eines Kamerakopfs und einer Kamerasteuereinheit (CCU) darstellt.
    • [91A] 91A ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer achten Ausführungsform der vorliegenden Technologie.
    • [91B] 91B ist eine Querschnittsansicht eines Hauptteils, der einer vergrößerten Ansicht eines Teils von 91A entspricht.
    • [91C] 91C ist ein Diagramm, das die Anordnung von Kontaktbereichen und die Form von leitfähigen Kontaktstellen in der Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie darstellt.
    • [92] 92 ist eine Stufenquerschnittsansicht eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie.
    • [93] 93 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 92 fortgesetzt ist.
    • [94] 94 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 93 fortgesetzt ist.
    • [95] 95 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 94 fortgesetzt ist.
    • [96] 96 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 95 fortgesetzt ist.
    • [97] 97 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 96 fortgesetzt ist.
    • [98] 98 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 97 fortgesetzt ist.
    • [99] 99 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 98 fortgesetzt ist.
    • [100] 100 ist eine Stufenquerschnittsansicht des Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der achten Ausführungsform der vorliegenden Technologie, wobei die Stufenquerschnittsansicht von 99 fortgesetzt ist.
    • [101] 101 ist ein Diagramm, das ein erstes modifiziertes Beispiel der achten Ausführungsform darstellt.
    • [102] 102 ist ein Diagramm, das ein zweites modifiziertes Beispiel der achten Ausführungsform darstellt.
    • [103] 103 ist eine Querschnittsansicht eines Hauptteils einer Pixeleinheit einer Festkörperbildgebungsvorrichtung gemäß einer neunten Ausführungsform der vorliegenden Technologie.
    • [104] 104 ist ein dickenweise Querschnittsansicht, die ein Konfigurationsbeispiel einer Bildgebungsvorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [105] 105 ist eine dickenweise Querschnittsansicht, die ein Konfigurationsbeispiel der Bildgebungsvorrichtung gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [106] 106 ist eine dickenweise Querschnittsansicht, die ein Konfigurationsbeispiel der Bildgebungsvorrichtung gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [107] 107 ist eine horizontale Querschnittsansicht, die ein Belegungsbeispiel von mehreren Pixeleinheiten gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [108] 108 ist eine horizontale Querschnittsansicht, die ein Belegungsbeispiel der mehreren Pixeleinheiten gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [109] 109 ist eine horizontale Querschnittsansicht, die ein Belegungsbeispiel der mehreren Pixeleinheiten gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
    • [110] 110 ist eine dickenweise Querschnittsansicht, die ein modifiziertes Beispiel der Bildgebungsvorrichtung gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellt.
  • [Beschreibung von Ausführungsformen]
  • Erste bis zehnte Ausführungsformen der vorliegenden Technologie werden nachstehend mit Bezug auf die Zeichnungen beschrieben. In der Beschreibung der Zeichnungen, auf die in der nachstehenden Beschreibung Bezug genommen wird, werden identischen oder ähnlichen Komponenten identische oder ähnliche Bezugszeichen zugewiesen. Es sollte jedoch beachtet werden, dass die Zeichnungen schematisch sind und dass eine Beziehung zwischen der Dicke und planaren Abmessungen, das Verhältnis der Dicken von Schichten und dergleichen von realen Zuständen verschieden sind. Folglich sollten spezielle Dicken und Abmessungen unter Berücksichtigung der nachstehenden Beschreibung erkannt werden. Außerdem umfassen die Zeichnungen selbstverständlich Abschnitte, die sich in der Beziehung unter den Abmessungen und dem Verhältnis der Abmessungen unterscheiden. Es ist zu beachten, dass hier beschriebene Effekte nur erläuternd und nicht einschränkend sind und dass ein beliebiger anderer Effekt erzeugt werden kann.
  • (Erste Ausführungsform)
  • <Konfiguration einer Festkörperbildgebungsvorrichtung>
  • Als Beispiel einer Festkörperbildgebungsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Technologie wird ein hintergrundbeleuchteter CMOS-Bildsensor (Festkörperbildgebungsvorrichtung) beschrieben. Wie in 1 dargestellt, umfasst eine Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform der vorliegenden Technologie einen ersten Substratabschnitt (ersten Bodenabschnitt) 10, einen zweiten Substratabschnitt (zweiten Bodenabschnitt) 20 und einen dritten Substratabschnitt (dritten Bodenabschnitt) 30. Die Festkörperbildgebungsvorrichtung 1A weist eine dreidimensionale Struktur auf, in der der erste Substratabschnitt 10, der zweite Substratabschnitt 20 und der dritte Substratabschnitt 30 in dieser Reihenfolge gestapelt sind.
  • Der erste Substratabschnitt 10 umfasst mehrere Sensorpixel 12, die eine photoelektrische Umwandlung durchführen, auf einer Halbleiterschicht 701. Die mehreren Sensorpixel 12 sind in einer Matrix in einem Pixelbereich 13 des ersten Substratabschnitts 10 vorgesehen. Der zweite Substratabschnitt 20 umfasst Ausleseschaltungen 22, die jeweils für vier Sensorpixel 12 vorgesehen sind und die Pixelsignale auf der Basis einer Ladung, die aus den Sensorpixeln 12 ausgegeben wird, ausgeben. Der zweite Substratabschnitt 20 umfasst mehrere Pixelansteuerleitungen 23, die sich in einer Reihenrichtung erstrecken, und mehrere vertikale Signalleitungen 24, die sich in einer Spaltenrichtung erstrecken. Es ist zu beachten, dass der dritte Substratabschnitt 30 als unteres Substrat bezeichnet werden kann.
  • Der dritte Substratabschnitt 30 umfasst eine Logikschaltung 32, die Pixelsignale verarbeitet. Die Logikschaltung 32 umfasst beispielsweise eine vertikale Ansteuerschaltung 33, eine Spaltensignalverarbeitungsschaltung 34, eine horizontale Ansteuerschaltung 35 und eine Systemsteuerschaltung 36. Die Logikschaltung 32 (insbesondere die horizontale Ansteuerschaltung 35) gibt eine Ausgangsspannung Vout zur Außenseite für jedes der Sensorpixel 12 aus. Die Logikschaltung 32 kann beispielsweise einen Bereich mit niedrigem Widerstand mit Silizid durch einen Salizidprozess (Prozess für selbstausgerichtetes Silizid) mit CoSi2, NiSi oder dergleichen auf einer Oberfläche eines Störstellendiffusionsbereichs (Halbleiterbereichs) in Kontakt mit einer Source-Elektrode und einer Drain-Elektrode umfassen.
  • Die vertikale Ansteuerschaltung 33 wählt beispielsweise sequentiell die mehreren Sensorpixel 12 in Einheiten von Reihen aus. Die Spaltensignalverarbeitungsschaltung 34 führt beispielsweise eine korrelierte Doppelabtastverarbeitung (CDS-Verarbeitung) an Pixelsignalen aus, die aus den Sensorpixeln 12 in der Reihe ausgegeben werden, die durch die vertikale Ansteuerschaltung 33 ausgewählt wird. Die Spaltensignalverarbeitungsschaltung 34 führt beispielsweise eine CDS-Verarbeitung aus, um den Signalpegel des Pixelsignals zu extrahieren, um Pixeldaten zu halten, die der Menge an Licht entsprechen, das durch jedes Sensorpixel 12 empfangen wird. Die horizontale Ansteuerschaltung 35 gibt beispielsweise sequentiell zur Außenseite Pixeldaten aus, die durch die Spaltensignalverarbeitungsschaltung 34 gehalten werden. Die Systemsteuerschaltung 36 steuert beispielsweise die Ansteuerung von Blöcken (der vertikalen Ansteuerschaltung 33, der Spaltensignalverarbeitungsschaltung 34 und der horizontalen Ansteuerschaltung 35) in der Logikschaltung 32.
  • 2 ist ein Ersatzschaltplan, der ein Konfigurationsbeispiel einer Pixeleinheit PU einer Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform der vorliegenden Technologie darstellt. Wie in 2 dargestellt, sind in der Festkörperbildgebungsvorrichtung 1A vier Sensorpixel 12 mit einer Ausleseschaltung 22 elektrisch verbunden, um eine Pixeleinheit PU zu bilden. Vier Sensorpixel 12 teilen sich eine Ausleseschaltung 22 und die Ausgabe aus den vier Sensorpixeln 12 wird in die geteilte Ausleseschaltung 22 eingegeben.
  • Jedes der Sensorpixel 12 umfasst gemeinsame Komponenten. In 2 sind für die Unterscheidung der Komponenten der Sensorpixel 12 Bezugszeichen (beispielsweise PD, TG und FD, die nachstehend beschrieben werden) für die Komponenten der Sensorpixel 12 Identifikationsziffern (1, 2, 3 und 4) am Ende des Bezugszeichens zugewiesen. In einem Fall, in dem die Komponenten der Sensorpixel 12 voneinander unterschieden werden müssen, sind den Bezugszeichen für die Komponenten der Sensorpixel 12 Identifikationsziffern am Ende des Bezugszeichens zugewiesen. In einem Fall, in dem die Komponenten der Sensorpixel 12 nicht voneinander unterschieden werden müssen, sind jedoch die Identifikationsziffern, die jeweils dem Ende des Bezugszeichens für die Komponente des Sensorpixels 12 zugewiesen sind, weggelassen.
  • Jedes Sensorpixel 12 umfasst beispielsweise eine Photodiode PD (Beispiel eines photoelektrischen Umwandlungselements), einen Übertragungstransistor TR, der mit der Photodiode PD elektrisch verbunden ist, und eine schwebende Diffusion FD, die vorübergehend die Ladung hält, die aus der Photodiode PD über den Übertragungstransistor TR ausgegeben wird. Die Photodiode PD führt eine photoelektrische Umwandlung durch, um eine Ladung zu erzeugen, die der Menge an empfangenem Licht entspricht. Ein Kathodenbereich der Photodiode PD ist mit einem Source-Bereich des Übertragungstransistors TR elektrisch verbunden und ein Anodenbereich der Photodiode PD ist mit einer Referenzpotentialleitung (beispielsweise Masse) elektrisch verbunden. Ein Drain-Bereich des Übertragungstransistors TR ist mit der schwebenden Diffusion FD elektrisch verbunden und eine Gate-Elektrode des Übertragungstransistors TR ist mit den Pixelansteuerleitungen 23 elektrisch verbunden. Der Übertragungstransistor TR ist beispielsweise ein CMOS-Transistor (Transistor mit komplementärem Metalloxidhalbleiter). Die schwebende Diffusion FD umfasst einen Kontaktbereich 705 vom n-Typ, der nachstehend beschrieben wird (siehe 4).
  • Die schwebenden Diffusionen FD der Sensorpixel 12, die sich eine Ausleseschaltung 22 teilen, sind miteinander und mit einem Eingangsende der gemeinsamen Ausleseschaltung 22 elektrisch verbunden. Die Ausleseschaltung 22 umfasst beispielsweise einen Verstärkungstransistor AMP (ein Beispiel eines ersten Transistors), einen Rücksetztransistor RST und einen Auswahltransistor SEL (ein Beispiel eines zweiten Transistors). Es ist zu beachten, dass der Auswahltransistor SEL weggelassen werden kann, wie erforderlich.
  • Ein Source-Bereich des Rücksetztransistors RST (ein Eingangsende der Ausleseschaltung 22) ist mit der schwebenden Diffusion FD elektrisch verbunden und ein Drain-Bereich des Rücksetztransistors RST ist mit einer Leistungsversorgungsleitung VDD und einem Drain-Bereich des Verstärkungstransistors AMP elektrisch verbunden. Eine Gate-Elektrode des Rücksetztransistors RST ist mit der Pixelansteuerleitung 23 elektrisch verbunden (siehe 1). Ein Source-Bereich des Verstärkungstransistors AMP ist mit einem Drain-Bereich des Auswahltransistors SEL elektrisch verbunden und eine Gate-Elektrode des Verstärkungstransistors AMP ist mit dem Source-Bereich des Rücksetztransistors RST elektrisch verbunden. Ein Source-Bereich des Auswahltransistors SEL (ein Ausgangsende der Ausleseschaltung 22) ist mit der vertikalen Signalleitung 24 elektrisch verbunden und eine Gate-Elektrode des Auswahltransistors SEL ist mit der Pixelansteuerleitung 23 elektrisch verbunden (1).
  • In einem Ein-Zustand überträgt der Übertragungstransistor TR eine Ladung in der Photodiode PD zur schwebenden Diffusion FD. Eine Gate-Elektrode 710 des Übertragungstransistors TR erstreckt sich beispielsweise von einer vorderen Oberfläche der Halbleiterschicht 701 durch einen Potentialmuldenbereich 704 in eine Tiefe, in der die Gate-Elektrode 710 die Photodiode PD erreicht, wie in der nachstehend beschriebenen 4 dargestellt. Der Rücksetztransistor RST setzt das Potential der schwebenden Diffusion FD auf ein vorbestimmtes Potential zurück. In einem Ein-Zustand setzt der Rücksetztransistor RST das Potential der schwebenden Diffusion FD auf das Potential der Leistungsversorgungsleitung VDD zurück. Der Auswahltransistor SEL steuert den Ausgabezeitpunkt des Pixelsignals aus der Ausleseschaltung 22.
  • Der Verstärkungstransistor AMP erzeugt als Pixelsignal ein Signal mit einer Spannung, die dem Pegel der Ladung, die in der schwebenden Diffusion FD gehalten wird, entspricht. Der Verstärkungstransistor AMP bildet einen Source-Folgerverstärker und gibt ein Pixelsignal mit einer Spannung aus, die dem Pegel der in der Photodiode PD erzeugten Ladung entspricht. Wenn der Auswahltransistor SEL einschaltet, verstärkt der Verstärkungstransistor AMP das Potential der schwebenden Diffusion FD und gibt eine Spannung, die dem Potential entspricht, an die Spaltensignalverarbeitungsschaltung 34 über die vertikale Signalleitung 24 aus. Der Rücksetztransistor RST, der Verstärkungstransistor AMP und der Auswahltransistor SEL sind beispielsweise CMOS-Transistoren.
  • 3 ist ein Diagramm, das die Anordnung der Kontaktbereiche in der Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie darstellt. 4 ist eine Querschnittsansicht eines Hauptteils der Pixeleinheit der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Technologie. Es ist zu beachten, dass die in 4 dargestellte Hauptteilquerschnittsansicht nur ein schematisches Diagramm ist und keine tatsächliche Struktur korrekt in einer strengen Hinsicht darstellen soll. In der in 4 dargestellten Hauptteilquerschnittsansicht sind die Positionen der Transistoren und der Störstellendiffusionsbereiche (Halbleiterbereiche) in der horizontalen Richtung absichtlich für eine leicht zu verstehende Beschreibung der Konfiguration der Festkörperbildgebungsvorrichtung 1A mit Bezug auf die Zeichnungen geändert. Außerdem ist in 4 die Darstellung des dritten Substratabschnitts weggelassen.
  • Wie in 4 dargestellt, ist der zweite Substratabschnitt 20 auf eine Seite einer Hauptoberfläche (vorderen Oberfläche) des ersten Substratabschnitts (unteren Substrats) 10 gestapelt, wobei die Hauptoberfläche einer Oberfläche des ersten Substratabschnitts 10 entspricht. Obwohl in den Zeichnungen nicht dargestellt, ist der dritte Substratabschnitt 20 auf eine Hauptoberflächenseite des zweiten Substratabschnitts 20 gestapelt, wobei die Hauptoberfläche einer Oberfläche des zweiten Substratabschnitts 20 entspricht.
  • Der erste Substratabschnitt 10 umfasst die Halbleiterschicht 701, die als erste Halbleiterschicht verwendet wird, und eine Isolationsschicht 720, die als erste Isolationsschicht verwendet wird und die die Halbleiterschicht 701 bedeckt. Außerdem entspricht eine Einfallsoberfläche des ersten Substratabschnitts 10 einer zu der einen Oberfläche entgegengesetzten hinteren Oberfläche. Die Seite der hinteren Oberfläche des ersten Substratabschnitts 10 ist mit einem Planarisierungsfilm 831, einem Farbfilter 832, einer Mikrolinse 833 und dergleichen versehen. Der Planarisierungsfilm 831 planarisiert die Seite der hinteren Oberfläche des ersten Substratabschnitts 10. Die Mikrolinse 833 fokussiert einfallendes Licht auf dem ersten Substratabschnitt 10. Das Farbfilter 832 trennt einfallendes Licht auf dem ersten Substratabschnitt 10 in Farben auf. Das Farbfilter 832 und die Mikrolinse 833 sind jeweils für jedes der Sensorpixel 12 vorgesehen.
  • Die Halbleiterschicht 701 umfasst mehrere Inselbereiche 703, die über einen Elementisolationsbereich 702 benachbart zueinander in einer planaren Form angeordnet sind und als mehrere Elementausbildungsbereiche verwendet werden, die jeweils mit einem ersten aktiven Element versehen sind. Die Halbleiterschicht 701 wird durch Schleifen einer Seite der hinteren Oberfläche eines Halbleitersubstrats beispielsweise durch ein CMP-Verfahren, bis die mehreren Elementausbildungsbereiche, die durch die Elementisolationsbereiche 702 begrenzt sind, zu den individuellen Inselbereichen 703 ausgebildet sind, ausgebildet. Als Halbleitersubstrat wird beispielsweise ein Einkristallsiliziumsubstrat eines ersten Leitfähigkeitstyps (beispielsweise eines n-Typs) verwendet. Mit anderen Worten, jeder der Inselbereiche 703 umfasst hauptsächlich die Halbleiterschicht 701 vom n-Typ.
  • Der Elementisolationsbereich 702 isoliert elektrisch die Inselbereiche 703, die zueinander benachbart sind. Der Elementisolationsbereich 702 weist beispielsweise eine STI-Struktur (flache Grabenisolationsstruktur) auf und erstreckt sich von der Hauptoberfläche der Halbleiterschicht 701 in einer Tiefenrichtung.
  • Ein Inselbereich 703 entspricht einem Sensorpixel 12. Ein Potentialmuldenbereich 704 eines zweiten Leitfähigkeitstyps (beispielsweise eines p-Typs) ist in einem vorderen Schichtabschnitt des Inselbereichs 703 vorgesehen. In einem Bereich, der tiefer liegt als der Potentialmuldenbereich 704, sind Photodioden PD vom n-Typ, die als erste aktive Elemente verwendet werden, vorgesehen. Außerdem sind in dem vorderen Schichtabschnitt des Inselbereichs 703 die Übertragungstransistoren TR als erste aktive Elemente vorgesehen. Obwohl nicht im Einzelnen dargestellt, umfasst der Übertragungstransistor TR einen Gate-Isolationsfilm 109, der entlang einer Innenwand einer Gate-Nut vorgesehen ist, die sich von der Hauptoberfläche des Inselbereichs 703 in der Tiefenrichtung erstreckt, eine Gate-Elektrode 710 mit einer T-Form und mit einem Abschnitt, der in die Gate-Nut über einen Gate-Isolationsfilm 709 eingebettet ist, und einem anderen Abschnitt, der von der Gate-Nut vorsteht, und einen Source-Bereich und einen Drain-Bereich (nicht dargestellt).
  • Wie in 3 und 4 dargestellt, ist außerdem ein Kontaktbereich 705 vom n-Typ innerhalb des Potentialmuldenbereichs 704 auf der Seite des Elementisolationsbereichs 702 des vorderen Schichtabschnitts des Inselbereichs 703 vorgesehen. Wie in 3 dargestellt, ist der Kontaktbereich 705 in Kontakt mit einem ersten Schnittabschnitt 702a vorgesehen, der in Schnittabschnitten enthalten ist, an denen der Elementisolationsbereich 702, der sich in der Reihenrichtung erstreckt, den Elementisolationsbereich 702 schneidet, der sich in der Spaltenrichtung erstreckt, wobei der erste Schnittabschnitt 702a an einem zentralen Abschnitt der Pixeleinheit PU mit vier Sensorpixeln 12 als eine Einheit angeordnet ist. Die Kontaktbereiche 705 verringern den ohmschen Kontaktwiderstand zwischen dem Kontaktbereich 705 und einer leitfähigen Kontaktstelle 824a, die nachstehend beschrieben wird, und teilen sich die schwebende Diffusion FD.
  • Wie in 3 und 4 dargestellt, ist außerdem die Seite des Elementisolationsbereichs 702 des vorderen Schichtabschnitts des Inselbereichs 703 mit einem Kontaktbereich 706 vom p-Typ versehen, der innerhalb des Potentialmuldenbereichs 704 angeordnet ist und der eine höhere Störstellenkonzentration als jene des Potentialmuldenbereichs 704 aufweist. Wie in 3 dargestellt, ist der Kontaktbereich 706 in Kontakt mit einem zweiten Schnittabschnitt 702b vorgesehen, der in den Schnittabschnitten des Elementisolationsbereichs 702 enthalten ist und an Ecken der Pixeleinheiten PU angeordnet ist. Die Kontaktbereiche 706 verringern den ohmschen Kontaktwiderstand zwischen dem Kontaktbereich 706 und einer nachstehend beschriebenen leitfähigen Kontaktstelle 742b.
  • Im zentralen Abschnitt der Pixeleinheit PU, wie in 4 dargestellt, ist die vorstehend beschriebene leitfähige Kontaktstelle 824a über den ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 mit den Kontaktbereichen 705 in den jeweiligen vier Inselbereichen 703 elektrisch und mechanisch verbunden, die über den ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 angeordnet sind. Außerdem ist eine vorstehend beschriebene leitfähige Kontaktstelle 824b über den zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 mit den Kontaktbereichen 706 in den jeweiligen vier Inselbereichen 703 elektrisch und mechanisch verbunden, die über den zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 angeordnet sind.
  • Die Isolationsschicht 720 ist auf der Halbleiterschicht 701 über dem Inselbereich 703 und über den leitfähigen Kontaktstellen 824a und 824b vorgesehen. Die erste Isolationsschicht 720 umfasst beispielsweise einen von einem Siliziumoxidfilm (SiO), einem Siliziumnitridfilm (SiN), einem Oxynitridsiliziumfilm (SiON) oder einem Carbonitridsiliziumfilm (SiCN) oder einen Stapelfilm, der durch Stapeln von zwei oder mehr der vorstehend beschriebenen Filme ausgebildet wird.
  • Wie in 4 dargestellt, umfasst der zweite Substratabschnitt 20 eine Halbleiterschicht 801, die als zweite Halbleiterschicht verwendet wird, und eine Isolationsschicht 820, die als zweite Isolationsschicht verwendet wird, die auf der Halbleiterschicht 801 vorgesehen ist. Außerdem umfasst der zweite Substratabschnitt 20 einen Isolationsfilm 802 auf einer hinteren Oberfläche der Halbleiterschicht 801, wobei die hintere Oberfläche zur Seite der Isolationsschicht 820 entgegengesetzt ist. Die Halbleiterschicht 801 ist auf der Isolationsschicht 720 über den Isolationsfilm 802 angeordnet. Der Isolationsfilm 802 umfasst beispielsweise einen Siliziumoxidfilm und ist mit der Isolationsschicht 720 verbunden, die unter dem Isolationsfilm 802 angeordnet ist.
  • Wie in 4 dargestellt, umfasst die Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform der vorliegenden Technologie ferner einen leitfähigen Stecker 823a, der in ein Verbindungsloch 821a eingebettet ist, das sich von einer vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche der leitfähigen Kontaktstelle 824a erstreckt, wobei der leitfähige Stecker 823a ein Material umfasst, das zum Material der leitfähigen Kontaktstelle 824a identisch ist und einteilig mit der leitfähigen Kontaktstelle 824a ausgebildet ist. Die leitfähige Kontaktstelle 824a weist in der Draufsicht betrachtet eine größere Fläche als jene des leitfähigen Steckers 823a auf. Außerdem umfasst die Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform der vorliegenden Technologie einen leitfähigen Stecker 823b, der in ein Verbindungsloch 821b eingebettet ist, das sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche der leitfähigen Kontaktstelle 824b erstreckt, wobei der leitfähige Stecker 823b ein Material umfasst, das zum Material der leitfähigen Kontaktstelle 824b identisch ist und einteilig mit der leitfähigen Kontaktstelle 824b ausgebildet ist. Die leitfähige Kontaktstelle 824b weist in der Draufsicht betrachtet eine größere Fläche als jene des leitfähigen Steckers 823b auf. Als leitfähiger Stecker 823a und leitfähige Kontaktstelle 824a sowie als leitfähiger Stecker 823b und leitfähige Kontaktstelle 824b kann ein Metallmaterial mit hohem Schmelzpunkt, wie z. B. Titan (Ti), Wolfram (W), Kobalt (Co) oder Molybdän (Mo), verwendet werden und beispielsweise wird Wolfram (W) verwendet.
  • Die Isolationsschicht 820 ist mit einem Verbindungsloch 825a, das sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche einer Gate-Elektrode 806a an einem Inselbereich 803a erstreckt, einem Verbindungsloch 825b, das sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche des Inselbereichs 803a erstreckt, und einem Verbindungsloch 825c, das sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche einer Gate-Elektrode 806b an einem Inselbereich 803b erstreckt, versehen. Leitfähige Stecker 826a bis 826c sind in die Verbindungslöcher 825a bis 825c eingebettet. Als leitfähige Stecker 826a bis 826c kann ein Metallmaterial mit hohem Schmelzpunkt verwendet werden und beispielsweise wird Wolfram (W) verwendet.
  • Auf der Isolationsschicht 820 ist ein Draht 827a vorgesehen. Der Draht 827a ist mit dem leitfähigen Stecker 823a und dem leitfähigen Stecker 826a elektrisch und mechanisch verbunden und erstreckt sich über diesen. Außerdem ist auf der Isolationsschicht 820 ein Draht 827b vorgesehen. Der Draht 827b ist mit dem leitfähigen Stecker 926b elektrisch und mechanisch verbunden und erstreckt sich über diesem. Außerdem ist auf der Isolationsschicht 820 ein Draht 827c vorgesehen. Der Draht 827c ist mit dem leitfähigen Stecker 823b und dem leitfähigen Stecker 826c elektrisch und mechanisch verbunden und erstreckt sich über diesen.
  • Auf der Isolationsschicht 820 ist ein Isolationsfilm 828 in einer solchen Weise vorgesehen, dass er die Drähte 827a bis 827c bedeckt. Drähte 829 sind in einem vorderen Schichtabschnitt des Isolationsfilms 828 vorgesehen. Als Material für die Drähte 827a bis 827c und die Drähte 829 wird beispielsweise Metall wie z. B. Kupfer (Cu) verwendet.
  • Der Verstärkungstransistor AMP umfasst einen Gate-Isolationsfilm 205, der auf einer Hauptoberfläche des Inselbereichs 803a ausgebildet ist, eine Gate-Elektrode 806a, die auf dem Gate-Isolationsfilm 805 vorgesehen ist, und einen Source-Bereich und einen Drain-Bereich, die in einem vorderen Schichtabschnitt des Inselbereichs 803a ausgebildet sind. Der Rücksetztransistor RST umfasst einen Gate-Isolationsfilm 805, der auf einer Hauptoberfläche des Inselbereichs 803b ausgebildet ist, eine Gate-Elektrode 806b, die auf dem Gate-Isolationsfilm 805 vorgesehen ist, und einen Source-Bereich und einen Drain-Bereich, die in einem vorderen Schichtabschnitt des Inselbereichs 803b ausgebildet sind.
  • Die Gate-Elektrode 806a des Verstärkungstransistors AMP, der im zweiten Substratabschnitt 20 vorgesehen ist, ist über einen leitfähigen Pfad mit dem leitfähigen Stecker 826a, dem Draht 827a, dem leitfähigen Stecker 823a und der leitfähigen Kontaktstelle 824a mit jedem der vier Kontaktbereiche 705, die zum ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 im ersten Substratabschnitt 10 in der unteren Stufe benachbart sind, elektrisch verbunden. Der leitfähige Stecker 823a in diesem leitfähigen Pfad umfasst das Material, das zum Material der leitfähigen Kontaktstelle 824a identisch ist, und ist einteilig mit der leitfähigen Kontaktstelle 824a ausgebildet und folglich umfasst im Vergleich zu einer Konfiguration, in der der leitfähige Stecker 823a beispielsweise einen Polykristallsiliziumfilm umfasst, dieser leitfähige Pfad einen heterogenen Übergang weniger. Folglich kann die Festkörperbildgebungsvorrichtung 1A der ersten Ausführungsform einen Widerstandswert für den leitfähigen Pfad verringern, der die Gate-Elektrode 806a des Verstärkungstransistors AMP, der im zweiten Substratabschnitt 20 in der oberen Stufe vorgesehen ist, mit dem Kontaktbereich 705, der im ersten Substratabschnitt 10 in der unteren Stufe vorgesehen ist, elektrisch verbindet. Außerdem teilen sich die Kontaktbereiche 705 die schwebende Diffusion FD, was folglich eine Erhöhung der Betriebsgeschwindigkeit der Pixeleinheit PU ermöglicht.
  • Der Inselbereich 803b, der im zweiten Substratabschnitt 20 vorgesehen ist, ist über einen leitfähigen Pfad mit dem leitfähigen Stecker 826c, dem Draht 827c, dem leitfähigen Stecker 823b und der leitfähigen Kontaktstelle 824b mit jedem der Kontaktbereiche 706, die zum zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 im ersten Substratabschnitt 10 in der unteren Stufe benachbart sind, elektrisch verbunden. Der leitfähige Stecker 823b in diesem leitfähigen Pfad umfasst auch das Material, das zum Material der leitfähigen Kontaktstelle 824b identisch ist, und ist einteilig mit der leitfähigen Kontaktstelle 824b ausgebildet und folglich umfasst im Vergleich zu einer Konfiguration, in der der leitfähige Stecker 823b beispielsweise einen Polykristallsiliziumfilm umfasst, dieser leitfähige Pfad einen heterogenen Übergang weniger. Folglich kann die Festkörperbildgebungsvorrichtung 1A der ersten Ausführungsform einen Widerstandswert für den leitfähigen Pfad verringern, der den Inselbereich 803b, der im zweiten Substratabschnitt 20 in der oberen Stufe vorgesehen ist, mit dem Kontaktbereich 706, der im ersten Substratabschnitt 10 in der unteren Stufe vorgesehen ist, elektrisch verbindet.
  • <Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung>
  • Nun wird ein Beispiel eines Verfahrens zur Herstellung der Festkörperbildgebungsvorrichtung gemäß der ersten Ausführungsform mit Bezug auf 5 bis 17 beschrieben.
  • Zuerst wird die Halbleiterschicht 701 mit einem Einkristallsiliziumhalbleitersubstrat vorbereitet.
  • Wie in 5 dargestellt, werden nun Elementisolationsbereiche 702 auf der Hauptoberflächenseite der Halbleiterschicht 701 ausgebildet und Inselbereiche 703, die als Elementausbildungsbereiche verwendet werden, die durch die Elementisolationsbereiche 702 umschlossen und begrenzt sind, werden ausgebildet. Die Elementisolationsbereiche 702 werden beispielsweise unter Verwendung einer Photolithographietechnologie und Technologie zum anisotropen Trockenätzen, die gut bekannt sind, um Trennnuten auszubilden, die sich von der Hauptoberfläche der Halbleiterschicht 701 in der Tiefenrichtung erstrecken, und dann durch selektives Einbetten eines Isolationsfilms in die Trennnuten ausgebildet. Der Isolationsfilm wird in die Trennnuten beispielsweise durch Ausbilden eines Siliziumoxidfilms über der ganzen Hauptoberfläche der Halbleiterschicht 701, einschließlich des Inneren der Trennnuten, durch ein CVD-Verfahren und anschließend selektives Entfernen des Isolationsfilms auf der Hauptoberfläche der Halbleiterschicht 701 durch ein Rückätzverfahren oder das CMP-Verfahren eingebettet.
  • Dann werden die Photolithographietechnologie, eine Ionenimplantationstechnologie und eine Wärmebehandlungstechnologie, die gut bekannt sind, verwendet, um Potentialmuldenbereiche 704 vom p-Typ und Ladungsbildungsbereiche (nicht dargestellt) vom n-Typ, die Photodioden bilden, im vorderen Schichtabschnitt (oberen Abschnitt) der Halbleiterschicht 1 auszubilden. Dieser Schritt bildet die Photodioden PD in den Inselbereichen 703 aus.
  • Wie in 6 dargestellt, werden dann Kontaktbereiche 705 vom n-Typ auf der Seite des Elementisolationsbereichs 702 (Seite des ersten Schnittabschnitts 702a) des vorderen Schichtabschnitts von jedem der mehreren Inselbereiche 703, die über den Elementisolationsbereich 702 zueinander benachbart sind, ausgebildet und Kontaktbereiche 706 vom p-Typ werden auf der Seite des Elementisolationsbereichs 702 (Seite des zweiten Schnittabschnitts 702b) des vorderen Schichtabschnitts von jedem der mehreren Inselbereiche 703, die über den Elementisolationsbereich 702 zueinander benachbart sind, ausgebildet. Die Kontaktbereiche 705 vom n-Typ und die Kontaktbereiche 706 vom p-Typ werden abwechselnd an den Schnittabschnitten ausgebildet, wo der Elementisolationsbereich, der sich in der Reihenrichtung erstreckt, den Elementisolationsbereich 702, der sich in der Spaltenrichtung erstreckt, schneidet. Die Kontaktbereiche 705 und die Kontaktbereiche 706 werden unter Verwendung der Photolithographietechnologie, der Ionenimplantationstechnologie und der Wärmebehandlungstechnologie ausgeführt, die gut bekannt sind.
  • Wie in 7 dargestellt, wird dann ein Kontaktstellenkern 708a über einen Ätzstoppfilm 707 auf den Kontaktbereichen 705 vom n-Typ in den jeweiligen vier Inselbereichen 703 in einer solchen Weise ausgebildet, dass er sich über den ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 erstreckt, und ein Kontaktstellenkern 708b wird über den Ätzstoppfilm 707 auf den Kontaktbereichen 706 vom p-Typ in den jeweiligen vier Inselbereichen 703 in einer solchen Weise ausgebildet, dass er sich über den zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 erstreckt. Der Ätzstoppfilm 707 und die Kontaktstellenkerne 708a und 708b werden beispielsweise unter Verwendung des CVD-Verfahrens, um einen Siliziumoxidfilm und einen Polykristallsiliziumfilm in dieser Reihenfolge über der ganzen Halbleiterschicht 701, einschließlich der Oberflächen der Inselbereiche 703 und der Elementisolationsbereiche 702, auszubilden, und durch anschließendes Strukturieren des Polykristallsiliziumfilms und des Siliziumoxidfilms in dieser Reihenfolge ausgebildet. Als Polykristallsiliziumfilm wird ein nicht dotierter Typ verwendet, in den keine Störstellen, die den Widerstandswert verringern, während oder nach der Abscheidung eingeführt werden.
  • Dann werden Gate-Nuten, die sich von der Hauptoberfläche der Halbleiterschicht 701 in der Tiefenrichtung erstrecken, in den Inselbereichen 703 ausgebildet. Dann wird eine thermische Oxidationsbehandlung, um einen Gate-Isolationsfilm 709 mit einem thermischen Siliziumoxidfilm auszubilden, auf der Hauptoberfläche der Halbleiterschicht 701, einschließlich des Inneren der Gate-Nuten, ausgeführt. Dann wird beispielsweise ein Polykristallsiliziumfilm als Gate-Elektroden-Material durch das CVD-Verfahren über der ganzen Oberfläche des Gate-Isolationsfilms 709, einschließlich des Inneren der Gate-Nuten, ausgebildet. Störstellen, die den Widerstandswert verringern, werden in den Polykristallsiliziumfilm während oder nach der Abscheidung eingeführt. Dann werden der Polykristallsiliziumfilm und der Gate-Isolationsfilm 709 in dieser Reihenfolge strukturiert, um Gate-Elektroden 710 mit einer T-Form und mit einem Abschnitt, der in die Gate-Nut über den Gate-Isolationsfilm 709 eingebettet ist, und einen anderen Abschnitt, der von der Gate-Nut vorsteht, auszubilden, wie in 8 dargestellt. Dieser Schritt bildet Übertragungstransistoren TR aus.
  • Wie in 9 dargestellt, wird dann eine Isolationsschicht 720, die als erste Isolationsschicht verwendet wird, über der ganzen Hauptoberfläche der Halbleiterschicht 701 in einer solchen Weise ausgebildet, dass sie die Gate-Elektroden 710 und die Kontaktstellenkerne 708a und 708b bedeckt.
  • Als zweite Halbleiterschicht wird dann beispielsweise eine Halbleiterschicht 801 mit Einkristallsilizium vorbereitet. Auf einer hinteren Oberfläche der Halbleiterschicht 801, wobei die hintere Oberfläche zu einer Hauptoberfläche der Halbleiterschicht 801 entgegengesetzt ist, wird der Isolationsfilm 802 mit beispielsweise einem Siliziumoxidfilm vorgesehen. Wie in 10 dargestellt, wird dann die Halbleiterschicht 801 an die Hauptoberflächenseite der Halbleiterschicht 701 laminiert. Insbesondere wird eine Wärmebehandlung ausgeführt, wobei die Isolationsschicht 720 auf der Hauptoberflächenseite der Halbleiterschicht 701 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 auf der Seite der hinteren Oberfläche der Halbleiterschicht 801 angeordnet ist. Wie in 10 dargestellt, werden folglich der Isolationsfilm 802 und die Isolationsschicht 720 integriert und die Halbleiterschicht 801 in der oberen Stufe wird mit der Halbleiterschicht 701 in der unteren Stufe über den Isolationsfilm 802 und die Isolationsschicht 720 verbunden. Außerdem wird die Halbleiterschicht 801 auf der Isolationsschicht 720 angeordnet. Anschließend wird die Hauptoberflächenseite der Halbleiterschicht 801 beispielsweise durch das CMP-Verfahren geschliffen, um die Dicke der Halbleiterschicht 801 zu verringern.
  • Dann werden die Photolithographietechnologie, die Technologie zum anisotropen Trockenätzen und dergleichen, die gut bekannt wird, verwendet, um die Halbleiterschicht 801 in mehrere Inselbereiche 803 zu strukturieren, und anschließend wird ein Isolationsfilm 804 zwischen die Inselbereiche 803 eingebettet, wie in 11 dargestellt. Der Isolationsfilm 804 wird zwischen die Inselbereiche 803 durch Ausbilden des Isolationsfilms 804 mit dem Siliziumoxidfilm über der ganzen Oberfläche der Halbleiterschicht 801, einschließlich der Oberflächen der Inselbereiche 803 und der Flächen zwischen den Inselbereichen 803, durch das CVD-Verfahren und anschließend selektives Entfernen des Isolationsfilms 804 auf dem Inselbereich 803 beispielsweise durch das Rückätzverfahren oder das CMP-Verfahren eingebettet.
  • Wie in 12 dargestellt, werden dann auf einem Inselbereich 803a, der in den mehreren Inselbereichen 803 enthalten ist, ein Verstärkungstransistor AMP und ein Auswahltransistor SEL (nicht dargestellt) als zweite aktive Elemente ausgebildet und auf einem Inselbereich 803b, der in den mehreren Inselbereichen 803 enthalten ist, wird ein Rücksetztransistor RST als zweites aktives Element ausgebildet. Für die zweiten aktiven Elemente wird zuerst der Inselbereich 803 einer thermischen Oxidationsbehandlung unterzogen, um auf der Hauptoberfläche des Inselbereichs 803 einen Gate-Isolationsfilm 805 mit einem thermischen Siliziumoxidfilm auszubilden. Dann wird beispielsweise ein Polykristallsiliziumfilm durch das CVD-Verfahren über der ganzen Oberfläche des Gate-Isolationsfilms 805 als Gate-Elektroden-Material ausgebildet. Störstellen, die den Widerstandswert verringern, werden während oder nach der Abscheidung in den Polykristallsiliziumfilm eingeführt. Dann werden der Polykristallsiliziumfilm und die Gate-Isolationsfilme 705 in dieser Reihenfolge strukturiert, um eine Gate-Elektrode 806a und 806b auf den Inselbereichen 803a und 803b über den Gate-Isolationsfilm 805 auszubilden. Dann werden Störstellen in die Inselbereiche 803a und 803b unter Verwendung der Gate-Elektroden 806a und 806b als Masken implantiert. Dann wird eine Wärmebehandlung für die Erholung von Kristalldefekten, die durch Ionenimplantation (Wärmebehandlung zum Aktivieren von Störstellen) verursacht werden, an den Inselbereichen 703a und 703b ausgeführt, um einen Source-Bereich und einen Drain-Bereich auszubilden. Folglich sind der Verstärkungstransistor AMP und der Auswahltransistor SEL auf dem Inselbereich 803a ausgebildet und der Rücksetztransistor RST ist auf dem Inselbereich 803b ausgebildet.
  • In diesem Schritt werden die thermische Oxidationsbehandlung und die Kristalldefekterholungsbehandlung in einer Temperaturatmosphäre von ungefähr 1000 °C ausgeführt. Die Kontaktstellenkerne 708a und 708b umfassen jedoch einen nicht dotierten Polykristallsiliziumfilm, was folglich die Diffusion von Störstellen von den Kontaktstellenkernen 708a und 708b in die Kontaktbereiche 705 und 706 verhindert und eine resultierende Ausbreitung der Kontaktbereiche 705 und 706 verhindert. Insbesondere da die Kontaktbereiche 705 sich die schwebenden Diffusionen FD teilen, kann die Akkumulation von Ladung in den Kontaktbereichen 705 stabilisiert werden.
  • Eine Isolationsschicht 820, die als zweite Isolationsschicht verwendet wird und die Inselbereiche 703a und 703b bedeckt, wird ausgebildet. Wie in 13 dargestellt, wird dann eine vordere Oberfläche der Isolationsschicht 820 planarisiert.
  • Wie in 13 dargestellt, wird dann ein Verbindungsloch 821a, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche des Kontaktstellenkerns 708a erstreckt, ausgebildet, und ein Verbindungsloch 821b, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche des Kontaktstellenkerns 708b erstreckt, wird ausgebildet. Die Verbindungslöcher 821a und 821b werden unter Verwendung der Photolithographietechnologie und der Technologie zum anisotropen Trockenätzen ausgeführt, die gut bekannt sind.
  • Wie in 14 dargestellt, werden dann der Kontaktstellenkern 708a und der Ätzstoppfilm 707 durch das Verbindungsloch 821a hindurch entfernt, um einen Raumabschnitt 822a auszubilden, der mit dem Verbindungsloch 821a in Verbindung steht, und der Kontaktstellenkern 708b und der Ätzstoppfilm 707 werden durch das Verbindungsloch 821b hindurch entfernt, um einen Raumabschnitt 822b auszubilden, der mit dem Verbindungsloch 821a in Verbindung steht. Die Kontaktstellenkerne 708a und 708b werden unter Verwendung von selektiven Ätzbedingungen für die Isolationsschicht 820, den Isolationsfilm 802, die Isolationsschicht 720 und den Ätzstoppfilm 707 entfernt. Zu dieser Zeit werden die vorderen Oberflächen der Kontaktbereiche 705 und 706 geringfügig geätzt, aber im Vergleich zu einer Konfiguration, in der die Kontaktstellenkerne 708a und 708b geätzt und entfernt werden, wobei der Ätzstoppfilm 707 nicht vorgesehen ist, kann die vorliegende Konfiguration eine Verringerung der Dicke der Kontaktbereiche 705 und 706 unterdrücken.
  • Wie in 15 dargestellt, wird dann ein leitfähiges Material in die Raumabschnitte 822a und 822b und die Verbindungslöcher 821a und 821b eingebettet, um leitfähige Kontaktstellen 824a und 824b, die mit den Kontaktbereichen 705 und 706 verbunden sind, und leitfähige Stecker 823a und 823b mit einem Material, das zu dem Material der leitfähigen Kontaktstellen 824a und 824b identisch ist und einteilig mit den leitfähigen Kontaktstellen 824a und 824b ausgebildet ist, auszubilden. Für die leitfähigen Kontaktstellen 824a und 824b und die leitfähigen Stecker 823a und 823b wird zuerst ein Barrierenmetallfilm beispielsweise durch das PVD-Verfahren entlang der Innenwände der Verbindungslöcher 821a und 821b, der Innenwände der Raumabschnitte 822a und 822b und der vorderen Oberflächen der Kontaktbereiche 705 und 706 ausgebildet. Der Barrierenmetallfilm umfasst einen Verbundfilm mit einem Titanfilm (Ti-Film)/Titannitridfilm (TiN-Film) in dieser Reihenfolge von der unteren Seite. Der Titanfilm und der Titannitridfilm werden jeweils beispielsweise mit einer Dicke von ungefähr mehreren Dutzend Nanometern ausgebildet. Dann wird als Material mit hohem Schmelzpunkt beispielsweise ein Wolframfilm (W-Film) durch das CVD-Verfahren in einer solchen Weise ausgebildet, dass er das Innere der Raumabschnitte 822a und 822b und der Verbindungslöcher 821a und 821b füllt. Dann werden der Wolframfilm und der Barrierenmetallfilm durch Trockenätzen wie z. B. RIE zurückgeätzt, um selektiv den Wolframfilm und den Barrierenmetallfilm auf den Kontaktbereichen 705 und 706 und auf der Isolationsschicht 820 zu entfernen. Folglich werden die leitfähigen Kontaktstellen 824a und 824b und die leitfähigen Stecker 823a und 823b einteilig unter Verwendung eines identischen Materials ausgebildet.
  • Dann werden Verbindungslöcher 825a, 825b und 825c ausgebildet. Das Verbindungsloch 825a erstreckt sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche der Gate-Elektrode 806a des Verstärkungstransistors AMP, das Verbindungsloch 825b erstreckt sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche des Inselbereichs 803a und das Verbindungsloch 825c erstreckt sich von der vorderen Oberfläche der Isolationsschicht 820 zu einer vorderen Oberfläche des Inselbereichs 803b. Wie in 16 dargestellt, werden dann leitfähige Stecker 826a bis 826c jeweils in die Verbindungslöcher 825a bis 825c unter Verwendung eines Verfahrens ähnlich zu dem Verfahren für den leitfähigen Stecker 823a und 823b, das vorstehend beschrieben ist, eingebettet.
  • Dann werden Drähte 826a, 826b und 826c auf der vorderen Oberfläche der Isolationsschicht 820 ausgebildet. Der Draht 827a wird mit dem leitfähigen Stecker 823a und dem leitfähigen Stecker 826a elektrisch und mechanisch verbunden, der Draht 827b wird mit dem leitfähigen Stecker 826b elektrisch und mechanisch verbunden und der Draht 827c wird mit dem leitfähigen Stecker 823b und dem leitfähigen Stecker 826c elektrisch und mechanisch verbunden. Die Drähte 827a bis 827c werden unter Verwendung des CVD-Verfahrens, um beispielsweise einen Kupferfilm auf der vorderen Oberfläche der Isolationsschicht 820 als Metallfilm auszubilden, und durch anschließendes Strukturieren des Kupferfilms unter Verwendung der Photolithographietechnologie und der Technologie zum anisotropen Trockenätzen ausgebildet.
  • Dann wird ein Isolationsfilm 828, der die Isolationsschicht 820 mit den Drähten 827a bis 827c bedeckt, auf der Isolationsschicht 820 ausgebildet und anschließend wird ein Draht 829, der in einen vorderen Schichtabschnitt der Isolationsschicht 820 eingebettet wird, ausgebildet.
  • Dann wird der dritte Substratabschnitt 30, auf dem die Logikschaltung 32 und dergleichen ausgebildet sind, an den zweiten Substratabschnitt 20 laminiert. Dann wird eine Seite der hinteren Oberfläche der Halbleiterschicht 701 durch CMP oder dergleichen geschliffen, bis der Elementisolationsbereich 702 freigelegt ist, wobei folglich die Inselbereiche 103 voneinander isoliert werden. Ferner werden ein Planarisierungsfilm, ein Farbfilter, eine Mikrolinse und dergleichen auf der Seite der hinteren Oberfläche der Halbleiterschicht 701 ausgebildet. Somit ist die Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform, die in 1 dargestellt ist, im Wesentlichen vollendet.
  • Gemäß dem Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform werden der leitfähige Stecker 823a und die leitfähige Kontaktstelle 824a unter Verwendung eines identischen Materials einteilig ausgebildet und der leitfähige Stecker 823b und die leitfähige Kontaktstelle 824b werden unter Verwendung eines identischen Materials einteilig ausgebildet. Im Vergleich zu einem Fall, in dem die leitfähige Kontaktstelle 824a beispielsweise unter Verwendung eines Polykristallsiliziumfilms ausgebildet wird, kann daher dieses Verfahren einen heterogenen Übergang weniger beinhalten. Folglich kann die Festkörperbildgebungsvorrichtung 1A, die einen verringerten Widerstandswert für den leitfähigen Pfad mit dem leitfähigen Stecker 823a und der leitfähigen Kontaktstelle 824a und einen verringerten Widerstandswert für den leitfähigen Pfad mit dem leitfähigen Stecker 823a und der leitfähigen Kontaktstelle 824a aufweist, hergestellt werden.
  • Außerdem verhindert das Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform die Diffusion von Störstellen von den leitfähigen Kontaktstellen 824a und 824b zu den Kontaktbereichen 705 und 706, was die Herstellung der Festkörperbildgebungsvorrichtung 1A ermöglicht, bei der die Ausbreitung der Kontaktbereiche 705 und 706 unterdrückt wird.
  • Es ist zu beachten, dass für die Festkörperbildgebungsvorrichtung 1A gemäß der vorstehend beschriebenen ersten Ausführungsform die Halbleiterschicht 801, in der der Isolationsfilm 804 zwischen die Inselbereiche 803 eingebettet ist, beschrieben wurde. Die Halbleiterschicht 801 kann jedoch einen Halbleiter umfassen, wie es bei dem in 104 dargestellten Halbleitersubstrat 21 für eine nachstehend beschriebene zehnte Ausführungsform der Fall ist. In diesem Fall wird, wie es bei dem Halbleitersubstrat 21 in 104 der Fall ist, eine Elementisolationsschicht 213, die den Transistor umschließt, in der Halbleiterschicht 801 ausgebildet. In diesem Fall kann außerdem, nachdem ein Durchgangsloch, durch das der leitfähige Stecker 823a verläuft, und ein Durchgangsloch, durch das der leitfähige Stecker 823b verläuft, in der Halbleiterschicht 801 ausgebildet sind, eine höhere Isolationsschicht 820 in einer solchen Weise ausgebildet werden, dass sie in die Durchgangslöcher eingebettet wird. In einem Fall, in dem die leitfähigen Stecker 823a und 823b durch die Durchgangslöcher geführt sind, die in der Halbleiterschicht 801 ausgebildet sind, wird vorzugsweise ein Isolationsfilm zwischen die Halbleiterschicht 801 und die leitfähigen Stecker 823a und 823b für die Isolierung und Abgrenzung eingefügt.
  • Außerdem kann der zweite Substratabschnitt 20 der ersten Ausführungsform ein Halbleitersubstrat 21 und 21A umfassen, die aufeinander gestapelt sind, wie der in 104 dargestellte zweite Substratabschnitt 20 für die nachstehend beschriebene zehnte Ausführungsform. In diesem Fall werden die leitfähigen Stecker 823a und 823b vorzugsweise in einer solchen Weise ausgebildet, dass sie mehrere Halbleitersubstrate durchdringen, während sie von den mehreren Halbleitersubstraten isoliert und abgegrenzt sind.
  • (Zweite Ausführungsform)
  • <Konfiguration der Festkörperbildgebungsvorrichtung>
  • Grundsätzlich weist eine Festkörperbildgebungsvorrichtung 1B1 gemäß einer zweiten Ausführungsform der vorliegenden Technologie eine Konfiguration auf, die zu jener der Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform, die vorstehend beschrieben ist, ähnlich ist, unterscheidet sich jedoch von der Festkörperbildgebungsvorrichtung 1A gemäß der vorstehend beschriebenen ersten Ausführungsform in den folgenden Aspekten. Insbesondere umfasst die Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform der vorliegenden Technologie MIS-Kontaktabschnitte 840a und 240a zwischen den Kontaktbereichen 705 und 706 und den leitfähigen Steckern 823a und 823b, wie in 18 dargestellt. Außerdem umfasst die Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform der vorliegenden Technologie als zweite Halbleiterschicht eine Verbundhalbleiterschicht 850 anstelle der Halbleiterschicht 801 der vorstehend beschriebenen ersten Ausführungsform.
  • Der MIS-Kontaktabschnitt 840a umfasst den Kontaktbereich 705, einen Isolationsfilm 841, der auf dem Kontaktbereich 705 vorgesehen ist, und eine leitfähige Kontaktstelle 842a, die auf dem Isolationsfilm 841 vorgesehen ist. Ein MIS-Kontaktabschnitt 840b umfasst den Kontaktbereich 706, den Isolationsfilm 841, der auf dem Kontaktbereich 706 vorgesehen ist, und eine leitfähige Kontaktstelle 842b, der auf dem Isolationsfilm 841 vorgesehen ist.
  • Der Isolationsfilm 841 und die leitfähige Kontaktstelle 842a des MIS-Kontaktabschnitts 840a sind auf vier Kontaktbereichen 705 über dem ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 angeordnet. Ebenso sind der Isolationsfilm 841 und die leitfähige Kontaktstelle 842b des MIS-Kontaktabschnitts 840b auf vier Kontaktbereichen 706 über dem zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 angeordnet. Die leitfähigen Kontaktstellen 842a und 842b umfassen einen Polykristallsiliziumfilm (Film aus dotiertem Polysilizium), in den Störstellen, die den Widerstandswert verringern, während oder nach der Filmausbildung eingeführt werden. Der Isolationsfilm 841 ist ein amorpher Film und kann beispielsweise ein Titanoxidfilm (TiO2-Film) oder ein Strontiumtitanatoxidfilm (SrTiOx-Film) sein.
  • Die MIS-Kontaktabschnitte 840a und 840b ermöglichen einen Kontakt, der einen niedrigeren Widerstand als ein Übergang zwischen Polykristallsilizium (leitfähige Kontaktstelle 842a, 842b) und Kristallsilizium (Kontaktbereich 805, 806) bietet, durch Blockieren einer Wellenfunktion für Elektronen mittels des Isolationsfilms 841, die eine Bandlücke des Halbleiters (Kontaktbereich 805, 806) von der Seite des Metalls (Polykristallsiliziumfilms) durchdringen, oder unter Verwendung eines Grenzflächendipols, der an einer Grenzfläche des Isolationsfilms/Halbleiters (Kontaktbereich 805, 806) erzeugt wird, um ein elektrisches Feld zu erzeugen, das effektiv Schottky-Barrieren verringert. Der MIS-Kontakt ist in der folgenden Referenz beschrieben.
  • k.-W. Ang, et al., IEDM 2012, S. 439.
    S. Datta et al., VLSI tech. S. 174-1752014
  • Die Verbundhalbleiterschicht 850 umfasst mehrere Inselbereiche 853, die über den Isolationsfilm 802 in einer planaren Form benachbart zueinander angeordnet sind und als mehrere Elementausbildungsbereiche verwendet werden, die jeweils mit einem zweiten aktiven Element versehen sind. Die Verbundhalbleiterschicht 850 wird während eines Herstellungsprozesses durch Laminieren eines Verbundhalbleitersubstrats mit dem Isolationsfilm 802, der an einer hinteren Oberfläche des Verbundhalbleitersubstrats vorgesehen ist, an den ersten Substratabschnitt 10, Strukturieren des Verbundhalbleitersubstrats, um mehrere Inselbereiche 853 auszubilden, und dann Einbetten des Isolationsfilms 804 zwischen die mehreren Inselbereiche 853 ausgebildet. Als Verbundhalbleitersubstrat kann ein Material der Gruppe III-V oder ein Material der Gruppe IV verwendet werden. Als Material der Gruppe III-V kann Indiumgalliumarsenid (InGaAs) verwendet werden und als Gruppe IV kann Siliziumgermanium (SiGe) oder Germanium (Ge) verwendet werden. In der zweiten Ausführungsform wird ein InGaAs-Substrat verwendet. Insbesondere umfasst jeder der mehreren Inselbereiche 853 hauptsächlich die Verbundhalbleiterschicht 850 mit InGaAs.
  • Auf einem Inselbereich 853a, der in den mehreren Inselbereichen 853 enthalten ist, sind ein Verstärkungstransistor AMP und ein Auswahltransistor SEL (nicht dargestellt) als zweite aktive Elemente ausgebildet. Außerdem ist auf einem Inselbereich 853b, der in den mehreren Inselbereichen 853 enthalten ist, ein Rücksetztransistor RST als zweites aktives Element ausgebildet. Die Inselbereiche 853a und 853b sind auf vier Inselbereichen 703 angeordnet, die eine Pixeleinheit PU bilden.
  • Obwohl nicht im Einzelnen dargestellt, umfasst der Verstärkungstransistor AMP einen Gate-Isolationsfilm 855, eine Gate-Elektrode 856a und einen Source-Bereich und einen Drain-Bereich, die alle im Inselbereich 853a ausgebildet sind. Außerdem umfasst der Auswahltransistor SEL einen Gate-Isolationsfilm, eine Gate-Elektrode und einen Source-Bereich und einen Drain-Bereich, die alle im Inselbereich 853a vorgesehen sind. Obwohl nicht im Einzelnen dargestellt, umfasst der Rücksetztransistor RST den Gate-Isolationsfilm 855, eine Gate-Elektrode 856b und einen Source-Bereich und einen Drain-Bereich, die alle im Inselbereich 853b vorgesehen sind. Der Gate-Isolationsfilm 855 umfasst beispielsweise einen Aluminiumoxidfilm, der durch ein ALD-Verfahren auf einem Inselbereich ausgebildet wird.
  • Gemäß der Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform der vorliegenden Technologie kann der MIS-Kontaktabschnitt 840a durch Ausbilden eines dünnen Isolationsfilms zwischen dem Kontaktbereich 705 und der leitfähigen Kontaktstelle 842a ausgebildet werden. Dies ermöglicht, dass eine geteilte Kontaktstruktur einer schwebenden Diffusion mit niedrigem Widerstand erhalten wird. Außerdem kann der MIS-Kontaktabschnitt durch Ausbilden eines dünnen Isolationsfilms 841 zwischen dem Kontaktbereich 706 und der leitfähigen Kontaktstelle 842b ausgebildet werden, was folglich ermöglicht, dass eine Kontaktstruktur mit niedrigem Widerstand erhalten wird.
  • <Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung>
  • Als nächstes wird ein Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform der vorliegenden Technologie beschrieben.
  • Wie in 19 dargestellt, werden zuerst Elementisolationsbereiche 702, Inselbereiche 703, Potentialmuldenbereiche 704, Photodioden PD, Übertragungstransistoren TR, Kontaktbereiche 705 und 706 und dergleichen in der Halbleiterschicht 701 ausgebildet.
  • Dann wird ein Titanoxidfilm (TiOx-Film) mit einer Filmdicke von ungefähr 10 bis 20 nm durch das ALD-Verfahren oder ein Sputterverfahren über der ganzen Oberfläche der Halbleiterschicht 701, einschließlich der Oberflächen der Inselbereiche 703, ausgebildet. Anschließend wird ein Polykristallsiliziumfilm mit einer Filmdicke von ungefähr 100 nm über der ganzen Oberfläche des Titanoxidfilms bei einer niedrigen Temperatur von 550 °C durch das CVD-Verfahren ausgebildet. Dann werden der Polykristallsiliziumfilm und ein Isolationsfilm in dieser Reihenfolge strukturiert. Wie in 20 dargestellt, wird folglich eine leitfähige Kontaktstelle 842a über den Isolationsfilm 841 auf den Kontaktbereichen 705 in den jeweiligen vier Inselbereichen 703 über dem ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 ausgebildet und eine leitfähige Kontaktstelle 842b wird über den Isolationsfilm 841 auf den Kontaktbereichen 706 in den jeweiligen vier Inselbereichen 703 über dem zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 ausgebildet. Dieser Schritt bildet einen MIS-Kontaktabschnitt 840a auf den vier Kontaktbereichen 705 aus, die den ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 kontaktieren, während der MIS-Kontaktabschnitt 840b auf den vier Kontaktbereichen 706 ausgebildet wird, die den zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 kontaktieren.
  • Wie in 21 dargestellt, wird dann eine Isolationsschicht 720, die als erste Isolationsschicht 720 verwendet wird, über der ganzen Hauptoberfläche der Halbleiterschicht 701 in einer solchen Weise ausgebildet, dass sie die Gate-Elektroden 710 und die MIS-Kontaktabschnitte 840a und 840b bedeckt.
  • Als zweite Halbleiterschicht wird dann beispielsweise die Verbundhalbleiterschicht 850 mit InGaAs vorbereitet. Der Isolationsfilm 801 mit einem Siliziumoxidfilm wird beispielsweise auf einer hinteren Oberfläche der Verbundhalbleiterschicht 850 vorgesehen, wobei die hintere Oberfläche zu einer Hauptoberfläche der Verbundhalbleiterschicht 850 entgegengesetzt ist. Wie in 22 dargestellt, wird dann die Verbundhalbleiterschicht 850 an die Hauptoberflächenseite der Halbleiterschicht 701 laminiert. Insbesondere wird eine Wärmebehandlung ausgeführt, wobei die Isolationsschicht 720 auf der Hauptoberflächenseite der Halbleiterschicht 701 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 angeordnet ist, der auf der Seite der hinteren Oberfläche der Verbundhalbleiterschicht 850 vorgesehen ist. Wie in 22 dargestellt, werden folglich der Isolationsfilm 802 und die Isolationsschicht 720 integriert und die Verbundhalbleiterschicht 850 in der oberen Stufe wird mit der Halbleiterschicht 701 in der unteren Stufe über den Isolationsfilm 802 und die Isolationsschicht 720 verbunden. Außerdem wird die Verbundhalbleiterschicht 850 auf der Isolationsschicht 720 angeordnet. Anschließend wird die Hauptoberflächenseite der Verbundhalbleiterschicht 840 beispielsweise durch das CMP-Verfahren geschliffen, um die Dicke der Verbundhalbleiterschicht 850 zu verringern.
  • Wie in 23 dargestellt, werden dann die Photolithographietechnologie, die Technologie zum anisotropen Trockenätzen und dergleichen, die gut bekannt sind, verwendet, um die Verbundhalbleiterschicht 850 in mehrere Inselbereiche 853 zu strukturieren, und anschließend wird der Isolationsfilm 804 zwischen die Inselbereiche 853 eingebettet, um die Hauptoberflächenseite der Verbundhalbleiterschicht 850 zu planarisieren, wie in 23 dargestellt.
  • Wie in 24 dargestellt, werden dann auf dem Inselbereich 853a, der in den mehreren Inselbereichen 853 enthalten ist, ein Verstärkungstransistor AMP und ein Auswahltransistor SEL (nicht dargestellt) als zweite aktive Elemente ausgebildet und auf dem Inselbereich 853b, der in den mehreren Inselbereichen 853 enthalten ist, wird ein Rücksetztransistor RST als zweites aktives Element ausgebildet. Für die zweiten aktiven Elemente wird zuerst ein Gate-Isolationsfilm 855 mit einem Al2O3-Film mit einer Filmdicke von ungefähr 10 nm durch das ALD-Verfahren über der ganzen Hauptoberfläche der Verbundhalbleiterschicht 850, einschließlich der Oberfläche des Inselbereichs 853, ausgebildet. Dann wird ein Gate-Elektroden-Material mit einem Aluminiumfilm (Al-Film) oder einem Aluminiumlegierungsfilm mit einer Filmdicke von ungefähr 100 nm durch das Sputterverfahren über der ganzen Oberfläche des Gate-Isolationsfilms 855 ausgebildet. Das Gate-Elektroden-Material und der Gate-Isolationsfilm 855 werden in dieser Reihenfolge strukturiert, um Gate-Elektroden 856a und 856b auf den Inselbereichen 853a und 853b über den Gate-Isolationsfilm 855 auszubilden. Dann werden ein Source-Bereich und ein Drain-Bereich unter Verwendung eines dotierten Epitaxiewachstumsverfahrens bei einer niedrigen Temperatur von 550 °C oder niedriger ausgebildet. Folglich werden der Verstärkungstransistor AMP und der Auswahltransistor SEL auf dem Inselbereich 853a ausgebildet und der Rücksetztransistor RST wird auf dem Inselbereich 853b ausgebildet.
  • In diesem Schritt wird der Isolationsfilm 841 der MIS-Kontaktabschnitte 840a und 840b auch einer Wärmebehandlungstemperatur ausgesetzt, wenn das zweite aktive Element ausgebildet wird. Wenn der Isolationsfilm 841 der MIS-Kontaktabschnitte 840a und 840b einer hohen Temperatur ausgesetzt wird, werden die Eigenschaften des Isolationsfilms 841 wahrscheinlich instabil, was zu einer Schwierigkeit beim Aufrechterhalten eines verringerten Widerstandes führt. Die zweiten aktiven Elemente werden jedoch durch den Niedertemperaturprozess von 550 °C oder niedriger ausgebildet, was folglich ermöglicht, dass der verringerte Widerstand der MIS-Kontaktabschnitte 840a und 840b selbst nach der Ausbildung der zweiten aktiven Elemente aufrechterhalten wird.
  • Dann wird eine Isolationsschicht 820, die als zweite Isolationsschicht verwendet wird, die die Inselbereiche 853a und 853b bedeckt, ausgebildet. Wie in 25 dargestellt, wird dann die vordere Oberfläche der Isolationsschicht 820 planarisiert.
  • Wie in 25 dargestellt, wird dann ein Verbindungsloch 821a, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 842a erstreckt, ausgebildet, und ein Verbindungsloch 821b, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 842b erstreckt, wird ausgebildet. Die Verbindungslöcher 821a und 821b werden unter Verwendung der Photolithographietechnologie und der Technologie zum anisotropen Trockenätzen ausgeführt, die gut bekannt sind.
  • Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um ein leitfähiges Material in die Verbindungslöcher 821a und 821b einzubetten, um leitfähige Stecker 823a und 823b in den Verbindungslöchern 821a und 821b auszubilden. Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform ausgeführt, um die Verbindungslöcher 825a bis 825c, leitfähigen Stecker 826a bis 826c, Drähte 827a bis 827c, einen Isolationsfilm 828, einen Draht 829 und dergleichen auszubilden und um nach der Laminierung des dritten Substratabschnitts 30 einen Planarisierungsfilm 831, ein Farbfilter 832, eine Mikrolinse 833 und dergleichen auf der hinteren Oberfläche der Halbleiterschicht 701 auszubilden. Folglich ist die Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform, die in 18 dargestellt ist, im Wesentlichen vollendet.
  • Gemäß dem Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform der vorliegenden Technologie werden die zweiten aktiven Elemente durch den Niedertemperaturprozess ausgebildet, nachdem die MIS-Kontaktabschnitte ausgebildet sind. Daher kann die Festkörperbildgebungsvorrichtung 1B1, die die MIS-Kontaktabschnitte 840a und 840b umfasst, die einen verringerten Widerstand aufrechterhalten, geschaffen werden. Dies ermöglicht auch, dass die zweiten aktiven Elemente und Logikschaltungen auf die Photodiode PD gestapelt werden, was folglich eine Vergrößerung der Pixelfläche ermöglicht und das Schaffen der Festkörperbildgebungsvorrichtung 1B1 mit ultrahoher Empfindlichkeit ermöglicht.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1B1 gemäß der zweiten Ausführungsform ebenso der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind, wie der zweite Substratabschnitt 20, der in 104 dargestellt ist, für die nachstehend beschriebene zehnte Ausführungsform (der zweite Substratabschnitt 20 kann mehrere Halbleitersubstrate umfassen, die aufeinander gestapelt sind).
  • (Dritte Ausführungsform)
  • <Konfiguration der Festkörperbildgebungsvorrichtung >
  • In der vorstehend beschriebenen zweiten Ausführungsform wurde die Verwendung der Verbundhalbleiterschicht 850 als zweite Halbleiterschicht beschrieben. Wie in 26 dargestellt, ermöglicht jedoch die vorliegende Technologie, dass die Halbleiterschicht 801 mit Einkristallsilizium als zweite Halbleiterschicht verwendet wird, wie es bei der vorstehend beschriebenen ersten Ausführungsform der Fall ist.
  • Wie in 27 dargestellt, wird insbesondere ein Substratabschnitt, an dem das Verfahren bis zum Schritt des Ausbildens der Isolationsschicht 720, die als erste Isolationsschicht verwendet wird, auf der Halbleiterschicht 701 ausgeführt wurde, vorbereitet und, wie in 28 dargestellt, wird ein Substratabschnitt, an dem das Verfahren bis zum Schritt des Ausbildens der Isolationsschicht 820, die als zweite Isolationsschicht verwendet wird, die die Halbleiterschicht 801 bedeckt, auf der Halbleiterschicht 801 ausgeführt wurde, vorbereitet. Wie in 29 dargestellt, wird dann eine Wärmebehandlung ausgeführt, wobei die Isolationsschicht 720 auf der Hauptoberflächenseite der Halbleiterschicht 701 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 auf der Seite der hinteren Oberfläche der Halbleiterschicht 801 angeordnet ist, und die Isolationsschicht 720 und der Isolationsfilm 802 werden laminiert. Anschließend werden Schritte ähnlich zu den entsprechenden Schritten der vorstehend beschriebenen zweiten Ausführungsform ausgeführt, um die Verbindungslöcher 825a bis 825c, die Drähte 825a bis 825c, einen Isolationsfilm 828, Drähte 829 und dergleichen auszubilden, wie in 26 dargestellt.
  • Gemäß einem Verfahren zur Herstellung einer Festkörperbildgebungsvorrichtung 1B2 gemäß einer dritten Ausführungsform wird der Substratabschnitt, bei dem die zweiten aktiven Elemente bereits durch Hochtemperaturwärmebehandlung ausgebildet sind, an den Substratabschnitt, bei dem die MIS-Kontaktabschnitte 840a und 840b im Voraus ausgebildet sind, laminiert. Daher kann die Festkörperbildgebungsvorrichtung IB2, die die MIS-Kontaktabschnitte 840a und 840b umfasst, die den verringerten Widerstand aufrechterhalten, geschaffen werden.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1B2 gemäß der dritten Ausführungsform ebenso der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind, wie der zweite Substratabschnitt 20, der in 104 dargestellt ist, für die nachstehend beschriebene zehnte Ausführungsform (der zweite Substratabschnitt 20 kann mehrere Halbleitersubstrate umfassen, die aufeinander gestapelt sind).
  • (Vierte Ausführungsform)
  • <Konfiguration der Festkörperbildgebungsvorrichtung>
  • Grundsätzlich weist eine Festkörperbildgebungsvorrichtung 1C gemäß einer vierten Ausführungsform der vorliegenden Technologie eine Konfiguration auf, die zu jener der Festkörperbildgebungsvorrichtung 1 gemäß der vorstehend beschriebenen ersten Ausführungsform ähnlich ist, unterscheidet sich jedoch von der Festkörperbildgebungsvorrichtung 1 gemäß der vorstehend beschriebenen ersten Ausführungsform in den folgenden Aspekten.
  • Wie in 30 und 31 dargestellt, umfasst die Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie insbesondere leitfähige Stecker 875a und 875b, die über einen Isolationsfilm 873 in Durchgangslöcher 871a und 871b eingebettet sind, die sich von der vorderen Oberfläche der Isolationsschicht 820 zu den vorderen Oberflächen von leitfähigen Kontaktstellen 864a und 864b erstrecken. Außerdem umfasst die Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie einen Elementisolationsbereich 876 mit einer Trennnut 872, die den Elementausbildungsbereich der Halbleiterschicht 801 in die Inselbereiche 803 trennt, Isolationsfilme 873, die auf Seitenwänden der Trennnut 872 vorgesehen sind, und ein leitfähiges Material 874, das in das Innere der Isolationsfilme 873 in der Trennnut eingebettet ist.
  • Die leitfähige Kontaktstelle 864a ist separat vom leitfähigen Stecker 875a ausgebildet. Die leitfähige Kontaktstelle 864a ist auf vier Kontaktbereichen 705 über dem ersten Schnittabschnitt 702a der Elementisolationsbereiche 702 angeordnet und ist mit den vier Kontaktbereichen 705 elektrisch und mechanisch verbunden. Ebenso ist die leitfähige Kontaktstelle 864b separat von dem leitfähigen Stecker 875b ausgebildet. Die leitfähige Kontaktstelle 864b ist auf vier Kontaktbereichen 706 über dem zweiten Schnittabschnitt 702b der Elementisolationsbereiche 702 angeordnet und ist elektrisch und mechanisch mit den vier Kontaktbereichen 706 verbunden. Die leitfähigen Kontaktstellen 864a und 864b umfassen beispielsweise einen Polykristallsiliziumfilm (Film aus dotiertem Polysilizium), in den Störstellen, die den Widerstandswert verringern, während oder nach der Filmausbildung eingeführt werden. Wie die leitfähigen Stecker 823a und 823b der ersten Ausführungsform umfassen andererseits die leitfähigen Stecker 875a und 875b Wolfram, das in den Metallmaterialien mit hohem Schmelzpunkt enthalten ist.
  • In der Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie ist der Inselbereich 803, auf dem das zweite aktive Element ausgebildet ist, planar durch das leitfähige Material 874 umschlossen. Folglich ermöglicht die Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie, dass die Streuung von einfallendem Licht abgeschirmt wird, was ermöglicht, dass eine Farbmischung unterdrückt wird. Folglich wird die Festkörperbildgebungsvorrichtung 1C mit ultrahoher Empfindlichkeit erhalten.
  • <Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung>
  • Nun wird ein Beispiel eines Verfahrens zur Herstellung einer Festkörperbildgebungsvorrichtung gemäß der vierten Ausführungsform mit Bezug auf 32 bis 36 beschrieben.
  • Wie in 32 dargestellt, werden zuerst Elementisolationsbereiche 702, Inselbereiche 703, ein Potentialmuldenbereich 704, Photodioden PD, Übertragungstransistoren TR, Kontaktbereiche 705 und 706, leitfähige Kontaktstellen 864a und 864b und dergleichen in der Halbleiterschicht 701 ausgebildet.
  • Wie in 32 dargestellt, wird dann eine Isolationsschicht 720, die als erste Isolationsschicht verwendet wird, über der ganzen Hauptoberfläche der Halbleiterschicht 701 in einer solchen Weise ausgebildet, dass sie die Gate-Elektrode 710 und die leitfähigen Kontaktstellen 864a und 864b bedeckt.
  • Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um die Halbleiterschicht 801 an die Hauptoberflächenseite der Halbleiterschicht 101 zu laminieren, wie in 33 dargestellt. Insbesondere wird eine Wärmebehandlung ausgeführt, wobei die Isolationsschicht 720 auf der Hauptoberflächenseite der Halbleiterschicht 101 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 angeordnet ist, der auf der Seite der hinteren Oberfläche der Halbleiterschicht 801 vorgesehen ist. Wie in 33 dargestellt, werden folglich der Isolationsfilm 802 und die Isolationsschicht 702 integriert und die Halbleiterschicht 801 in der oberen Stufe wird mit der Halbleiterschicht 701 in der unteren Stufe über den Isolationsfilm 802 und die Isolationsschicht 720 verbunden. Außerdem wird die Halbleiterschicht 801 auf der Isolationsschicht 720 angeordnet. Anschließend wird die Hauptoberflächenseite der Halbleiterschicht 801 beispielsweise durch das CMP-Verfahren geschliffen, um die Dicke der Halbleiterschicht 801 zu verringern.
  • Wie in 34 dargestellt, werden dann, wobei die Elementausbildungsbereiche der Halbleiterschicht 801 belassen werden, ein Verstärkungstransistor AMP und ein Auswahltransistor, die als zweite aktive Elemente verwendet werden, auf einem der mehreren Elementausbildungsbereiche der Halbleiterschicht 801 ausgebildet, wobei der eine Elementausbildungsbereich dem Inselbereich 803a entspricht, und ein Rücksetztransistor RST, der als zweites aktives Element verwendet wird, wird auf einem der mehreren Elementausbildungsbereiche ausgebildet, der dem Inselbereich 803b entspricht. Die zweiten aktiven Elemente werden durch ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform ausgebildet.
  • Dann wird eine Isolationsschicht 820, die als zweite Isolationsschicht verwendet wird, über den Inselbereichen 803a und 803b ausgebildet. Wie in 35 dargestellt, wird dann die vordere Oberfläche der Isolationsschicht 820 planarisiert.
  • Wie in 35 dargestellt, wird dann ein Verbindungsloch 871a, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 864a erstreckt, ausgebildet, und ein Verbindungsloch 871b, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 864b erstreckt, wird ausgebildet. Ferner werden die Elementisolationsbereiche der Halbleiterschicht 801 geätzt und entfernt, um einen Inselbereich 803 auszubilden. Die Ausbildung der Inselbereiche 803 kann in einem Schritt ausgeführt werden, der zum Schritt der Ausbildung der Verbindungslöcher 871a und 871b identisch ist. Insbesondere ermöglicht die Verwendung einer Photomaske (Retikel) mit einem Muster der Verbindungslöcher 871a und 871b und einem Muster der Inselbereiche 803 die Ausführung eines identischen Schritts in der Halbleiterschicht 801 zum Ätzen zur Ausbildung der Verbindungslöcher 871a und 871b und Ätzen zur Ausbildung der Inselbereiche 803. Durch Ätzen der Elementisolationsbereiche der Halbleiterschicht 801, um Inselbereiche 803 auszubilden, wird eine Trennnut 872 zwischen den benachbarten Inselbereichen 803 ausgebildet.
  • Dann wird beispielsweise das CVD-Verfahren verwendet, um einen Isolationsfilm 873 wie z. B. einen Siliziumoxidfilm auszubilden, der die Halbleiterschicht 801 innerhalb der Verbindungslöcher 871a und 871b und die Halbleiterschicht 801 innerhalb der Trennnut 872 bedeckt. Dann wird beispielsweise die Technologie zum anisotropen Ätzen wie z. B. RIE verwendet, um selektiv den Isolationsfilm 873 zu entfernen, der auf der vorderen Oberfläche der Isolationsschicht 820, an unteren Abschnitten der Verbindungslöcher 871a und 871b und an einem unteren Abschnitt der Trennnut 872 vorhanden ist.
  • Wie in 36 dargestellt, wird dann das leitfähige Material 874 in das Innere des Isolationsfilms 873 in den Verbindungslöchern 871a und 871b eingebettet, um im Inneren der Verbindungslöcher 871a und 871b leitfähige Stecker 875a und 875b auszubilden, die das leitfähige Material 874 umfassen, und das leitfähige Material 274 wird in das Innere des Isolationsfilms 873 in der Trennnut 872 eingebettet. Die leitfähigen Stecker 875a und 875b sind von der Halbleiterschicht 801 in den Verbindungslöchern 871a und 871b durch den Isolationsfilm 873 in den Verbindungslöchern 871a und 871b isoliert. Außerdem ist das leitfähige Material 874 in der Trennnut 872 von der Halbleiterschicht 801 in der Trennnut 872 durch den Isolationsfilm 873 in der Trennnut 872 isoliert.
  • Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um Verbindungslöcher 825a bis 825c, leitfähige Stecker 826a bis 826c, Drähte 827a bis 827c, einen Isolationsfilm 828, einen Draht 829 und dergleichen auszubilden. Nach der Laminierung des dritten Substratabschnitts 30 werden dann ein Planarisierungsfilm 831, ein Farbfilter 832, eine Mikrolinse 833 und dergleichen auf der hinteren Oberfläche der Halbleiterschicht 701 ausgebildet. Folglich ist die Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform, die in 30 und 31 dargestellt ist, im Wesentlichen vollendet.
  • Gemäß dem Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie kann die Festkörperbildgebungsvorrichtung 1C, in der der Inselbereich 803, auf dem das zweite aktive Element ausgebildet ist, planar durch das leitfähige Material umschlossen ist, geschaffen werden.
  • Gemäß dem Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform der vorliegenden Technologie werden die Inselbereiche durch die leitfähigen Materialien in dem Schritt des Ausbildens der leitfähigen Stecker 875a und 875b in den Verbindungslöchern 871a und 871b umschlossen. Dies ermöglicht eine Verringerung der Anzahl von Herstellungsschritten und der Kosten der Festkörperbildgebungsvorrichtung 1C.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1C gemäß der vierten Ausführungsform ebenso der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind, wie der zweite Substratabschnitt 20, der in 104 dargestellt ist, für die nachstehend beschriebene zehnte Ausführungsform (der zweite Substratabschnitt 20 kann mehrere Halbleitersubstrate umfassen, die aufeinander gestapelt sind). In diesem Fall können die leitfähigen Stecker 875a und 875b, die in die Durchgangslöcher 871a und 871b über den Isolationsfilm 873 eingebettet sind, mehrere Halbleitersubstrate durchdringen.
  • (Fünfte Ausführungsform)
  • <Konfiguration der Festkörperbildgebungsvorrichtung>
  • Eine Festkörperbildgebungsvorrichtung 1D gemäß einer fünften Ausführungsform der vorliegenden Technologie weist eine Konfiguration der Pixeleinheit auf, die von jener der Festkörperbildgebungsvorrichtung 1A gemäß der vorstehend beschriebenen ersten Ausführungsform verschieden ist. Insbesondere umfasst die Pixeleinheit PU der Festkörperbildgebungsvorrichtung 1A gemäß der ersten Ausführungsform vier Sensorpixel 12, die mit einer Ausleseschaltung verbunden sind. Dagegen umfasst die Pixeleinheit der Festkörperbildgebungsvorrichtung 1D der fünften Ausführungsform der vorliegenden Technologie eine Pixeleinheit, die mit einer Ausleseschaltung verbunden ist. Wie in 37 dargestellt, ist ferner jedes Sensorpixel mit einem leitfähigen Pfad versehen, der eine Gate-Elektrode 882 des Verstärkungstransistors AMP in der Ausleseschaltung und die Kontaktbereiche 705, die sich die schwebende Diffusion FD des Sensorpixels teilen, elektrisch verbindet. Außerdem umfasst der leitfähige Pfad einen leitfähigen Stecker 889, der in ein Verbindungsloch 888 eingebettet ist, das sich von einer vorderen Oberfläche einer Isolationsschicht 887, die als zweite Isolationsschicht verwendet wird, zur vorderen Oberfläche der Kontaktbereiche 705 erstreckt.
  • Der Verstärkungstransistor AMP ist auf Inselbereichen 884 vorgesehen, in die der Elementausbildungsbereich der Halbleiterschicht 801, die als zweite Halbleiterschicht verwendet wird, unterteilt ist. In 37 ist jeder der Verstärkungstransistoren AMP von zwei benachbarten Ausleseschaltungen parallel mit einem Inselbereich 884 vorgesehen. Der Verstärkungstransistor AMP umfasst beispielsweise einen Gate-Isolationsfilm 881, der auf einer Hauptoberfläche des Inselbereichs 884 vorgesehen ist und der einen thermischen Siliziumoxidfilm umfasst, eine Gate-Elektrode 882, die auf dem Gate-Isolationsfilm 881 vorgesehen ist und die einen Polykristallsiliziumfilm umfasst, und einen Source-Bereich und einen Drain-Bereich, die in einem vorderen Schichtabschnitt des Inselbereichs 884 ausgebildet sind und die einen Halbleiterbereich umfassen.
  • Der Inselbereich 884 ist mit einem Durchgangsloch 885 versehen, das den Inselbereich 884 in einer Aufwärts-Abwärts-Richtung durchdringt und einem leitfähigen Stecker 889 entspricht. Ferner sind Seitenwände 886 mit einer höheren Ätzselektivität als jener einer Isolationsschicht 887, die den Inselbereich 884 bedeckt, auf Wandoberflächen in dem Durchgangsloch 885 im Inselbereich 884 und auf Seitenoberflächen an einem äußeren Rand des Inselbereichs 884 ausgebildet. Überdies ist der leitfähige Stecker 889 entlang der Seitenwände 886 ausgebildet. Die Seitenwände 886 umfassen einen SiN-Film, einen SiBN-Film und/oder einen SiBCN-Film, die eine Ätzselektivität mit Bezug auf den Siliziumoxidfilm aufweisen können.
  • <Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung>
  • Nun wird ein Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform mit Bezug auf 38 bis 45 beschrieben.
  • Wie in 38 dargestellt, werden zuerst ein Elementisolationsbereich 702, Inselbereiche 703, ein Potentialmuldenbereich 704, Photodioden PD, Übertragungstransistoren TR, Kontaktbereiche 705 und dergleichen in der Halbleiterschicht 701 ausgebildet.
  • Wie in 38 dargestellt, wird dann eine Isolationsschicht 720, die als erste Isolationsschicht verwendet wird, über der ganzen Hauptoberfläche der Halbleiterschicht 701 in einer solchen Weise ausgebildet, dass sie die Gate-Elektroden 710 bedeckt.
  • Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um die Halbleiterschicht 801 an die Hauptoberflächenseite der Halbleiterschicht 701 zu laminieren, wie in 39 dargestellt. Insbesondere wird eine Wärmebehandlung ausgeführt, wobei die Isolationsschicht 720 auf der Hauptoberflächenseite der Halbleiterschicht 701 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 angeordnet ist, der auf der Seite der hinteren Oberfläche der Halbleiterschicht 801 vorgesehen ist. Wie in 39 dargestellt, werden folglich der Isolationsfilm 802 und die Isolationsschicht 720 integriert und die Halbleiterschicht 801 in der oberen Stufe wird mit der Halbleiterschicht 701 in der unteren Stufe über den Isolationsfilm 802 und die Isolationsschicht 720 verbunden. Außerdem wird die Halbleiterschicht 801 auf der Isolationsschicht 720 angeordnet. Anschließend wird die Hauptoberflächenseite der Halbleiterschicht 801 beispielsweise durch das CMP-Verfahren geschliffen, um die Dicke der Halbleiterschicht 801 zu verringern.
  • Wie in 40 dargestellt, werden dann, wobei die Elementausbildungsbereiche der Halbleiterschicht 801 belassen werden, Verstärkungstransistoren AMP, die als zweite aktive Elemente verwendet werden, auf den mehreren Elementausbildungsbereichen der Halbleiterschicht 801 ausgebildet. Obwohl in den Zeichnungen nicht dargestellt, werden außerdem ein Auswahltransistor und ein Rücksetztransistor RST, die als zweite aktive Elemente verwendet werden, ausgebildet. Die zweiten aktiven Elemente werden durch ein Verfahren ähnlich zu jenem der vorstehend beschriebenen ersten Ausführungsform ausgebildet.
  • Wie in 41 dargestellt, werden dann die Photolithographietechnologie, die Technologie zum anisotropen Trockenätzen und dergleichen, die gut bekannt sind, verwendet, um den Elementausbildungsbereich der Halbleiterschicht 801 zu unterteilen, um mehrere Inselbereiche 884 auszubilden und um in den Inselbereichen 884 ein Durchgangsloch 885 auszubilden, durch das der leitfähige Stecker 889 geführt wird. Das Durchgangsloch 885 wird in einer Position angeordnet, in der das Durchgangsloch 885 mit dem Kontaktbereich 705 in der Draufsicht betrachtet überlappt.
  • Wie in 42 dargestellt, werden dann Seitenwände 886 auf Seitenwänden im Durchgangsloch 885 im Inselbereich 884 und auf Seitenwänden am äußeren Rand des Inselbereichs 884 ausgebildet. Die Seitenwände 886 können beispielsweise unter Verwendung des CVD-Verfahrens, um einen Isolationsfilm in einer solchen Weise abzuscheiden, dass der Isolationsfilm die Seitenwände im Durchgangsloch 885 im Inselbereich 884 und die Seitenwände am äußeren Rand des Inselbereichs 884 bedeckt, und durch anschließendes Ausführen von anisotropem Trockenätzen auf dem Isolationsfilm ausgebildet werden. Die Seitenwände 886 umfassen beispielsweise einen Siliziumnitridfilm.
  • Wie in 43 dargestellt, wird dann eine Isolationsschicht 887 beispielsweise durch das CVD-Verfahren als zweite Isolationsschicht, die die Inselbereiche 884 bedeckt, in einer solchen Weise ausgebildet, dass sie zwischen die benachbarten Inselbereiche 884 und das Innere der Seitenwände 886 des Durchgangslochs 885 im Inselbereich 884 eingebettet wird. Die Isolationsschicht 887 umfasst Siliziumoxid mit Selektivität mit Bezug auf die Seitenwand 886.
  • Nachdem eine vordere Oberfläche der Isolationsschicht 887 planarisiert ist, werden dann Verbindungslöcher 888, die sich von der vorderen Oberfläche der Isolationsschicht 887 durch das Durchgangsloch 885 im Inselbereich 884 zur vorderen Oberfläche des Kontaktbereichs 705 erstrecken, ausgebildet, wie in 44 dargestellt. Zu dieser Zeit werden die Verbindungslöcher 888 unter Verwendung der Photolithographietechnologie ausgebildet und werden somit entlang der Seitenwände 886 selbst in einem Fall ausgebildet, in dem ein Photoresistmuster aufgrund einer Fehlausrichtung einer Maske in einer Richtung fehlausgerichtet ist, in der das Photoresistmuster die Seitenwände 886 planar überlappt.
  • Wie in 45 dargestellt, wird dann ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um ein leitfähiges Material in die Verbindungslöcher 888 einzubetten, um leitfähige Stecker 889 auszubilden. Dann wird ein Verfahren ähnlich zu dem Verfahren der vorstehend beschriebenen ersten Ausführungsform verwendet, um Verbindungslöcher 825, leitfähige Stecker 826, Drähte 890, einen Isolationsfilm 828, Drähte 829 und dergleichen auszubilden. Dann werden nach der Laminierung des dritten Substratabschnitts 30 ein Planarisierungsfilm, ein Farbfilter, eine Mikrolinse und dergleichen auf der hinteren Oberfläche der Halbleiterschicht 701 ausgebildet. Folglich ist die Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform, die in 37 dargestellt ist, im Wesentlichen vollendet.
  • Gemäß dem Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform der vorliegenden Technologie werden die Verbindungslöcher 888 entlang der Seitenwände 886 ausgebildet und folglich werden die leitfähigen Stecker 889, die in die Verbindungslöcher 888 eingebettet werden, entlang der Verbindungslöcher 888 ausgebildet. Dies ermöglicht eine Verringerung der Fehlausrichtung zwischen dem leitfähigen Stecker 889 und der Halbleiterschicht (Inselbereich 884). Andererseits variiert eine parasitäre Kapazität, die im leitfähigen Stecker 889 parasitär ist, mit dem leitfähigen Stecker 889 aufgrund der Fehlausrichtung zwischen dem leitfähigen Stecker 889 und der Halbleiterschicht (Inselbereich 884). Folglich ermöglicht das Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform der vorliegenden Technologie eine Verringerung der Variation der parasitären Kapazität, die im leitfähigen Stecker 889 parasitär ist. Außerdem wirkt sich die Variation der parasitären Kapazität, die im leitfähigen Stecker 889 parasitär ist, auf die Variation der Umwandlungseffizienz aus. Folglich kann die Variation der parasitären Kapazität, die im leitfähigen Stecker 889 parasitär ist, verringert werden, was somit ermöglicht, dass die Umwandlungseffizienz stabilisiert wird.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform ebenso der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind, wie der in 104 dargestellte zweite Substratabschnitt 20 für die nachstehend beschriebene zehnte Ausführungsform (der zweite Substratabschnitt 20 kann mehrere Halbleitersubstrate umfassen, die aufeinander gestapelt sind). In diesem Fall können die leitfähigen Stecker 889 entlang der Seitenwände 286 ausgebildet sein, die in jedem der mehreren Halbleitersubstrate ausgebildet sind.
  • (Sechste Ausführungsform)
  • <Konfiguration der Festkörperbildgebungsvorrichtung>
  • Wie in 46 dargestellt, weist eine Festkörperbildgebungsvorrichtung 1E gemäß einer sechsten Ausführungsform der vorliegenden Technologie eine Konfiguration auf, die im Wesentlichen zu jener der Festkörperbildgebungsvorrichtung 1D gemäß der vorstehend beschriebenen fünften Ausführungsform ähnlich ist, unterscheidet sich jedoch von der Festkörperbildgebungsvorrichtung 1D gemäß der fünften Ausführungsform in den folgenden Aspekten.
  • Insbesondere umfasst die Festkörperbildgebungsvorrichtung 1E gemäß der sechsten Ausführungsform der vorliegenden Technologie Filme 891 mit niedriger Permittivität, die zwischen den Inselbereichen 884 (Halbleiterschicht) und den Seitenwänden 886 angeordnet sind und die eine niedrigere Permittivität als jene der Seitenwände 886 aufweisen. Als Film 891 mit niedriger Permittivität wird ein Material mit niedriger Permittivität, das Si enthält, einen niedrigeren N-Gehalt als jenen der Seitenwände 886 aufweist und den Zusatz von B, O, C oder dergleichen umfasst, vorzugsweise verwendet. Ferner kann der Film mit niedriger Permittivität porös sein und Luftblasen enthalten und kann ein Laminatfilm mit zwei oder mehr Schichten sein.
  • Die Festkörperbildgebungsvorrichtung 1E gemäß der sechsten Ausführungsform der vorliegenden Technologie ermöglicht eine Verringerung der Variation der parasitären Kapazität und eine Verringerung der parasitären Kapazität selbst.
  • In der vorstehend beschriebenen sechsten Ausführungsform wurde der Fall, in dem die leitfähigen Stecker 889 die Inselbereiche 884 durchdringen, beschrieben, wie in 47(a) dargestellt. Die vorliegende Technologie ist jedoch nicht auf diese Konfiguration begrenzt und kann auf einen Fall angewendet werden, in dem die leitfähigen Stecker 889 zwischen zwei Inselbereichen 884 in der Aufwärts-Abwärts-Richtung verlaufen, beispielsweise wie in 47(b) dargestellt. Wie in 47(c) dargestellt, kann außerdem die vorliegende Technologie auf einen Fall angewendet werden, in dem zwei leitfähige Stecker 889 individuell zwischen dem Inselbereich 884 und einem anderen Inselbereich verlaufen.
  • (Siebte Ausführungsform)
  • Eine siebte Ausführungsform wird nachstehend mit Bezug auf die Zeichnungen im Einzelnen beschrieben. Es ist zu beachten, dass die Beschreibung in der folgenden Reihenfolge stattfindet.
    1. 1. Ausführungsform (Bildgebungsvorrichtung mit gestapelter Struktur von drei Substraten)
    2. 2. Modifiziertes Beispiel 1 (Beispiel 1 der planaren Konfiguration)
    3. 3. Modifiziertes Beispiel 2 (Beispiel 2 der planaren Konfiguration)
    4. 4. Modifiziertes Beispiel 3 (Beispiel 3 der planaren Konfiguration)
    5. 5. Modifiziertes Beispiel 4 (Beispiel mit Kontaktabschnitt zwischen Substraten im zentralen Abschnitt des Pixelanordnungsabschnitts)
    6. 6. Modifiziertes Beispiel 5 (Beispiel mit planarem Übertragungstransistor)
    7. 7. Modifiziertes Beispiel 6 (Beispiel mit einem Pixel, das mit einer Pixelschaltung verbunden ist)
    8. 8. Modifiziertes Beispiel 7 (Konfigurationsbeispiel des Pixelisolationsabschnitts)
    9. 9. Anwendungsbeispiel (Bildgebungssystem)
    10. 10. Angewendetes Beispiel
  • <1. Ausführungsform >
  • [Funktionskonfiguration der Bildgebungsvorrichtung 1]
  • 48 ist ein Blockdiagramm, das ein Beispiel einer Funktionskonfiguration einer Bildgebungsvorrichtung (Bildgebungsvorrichtung 1) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Eine Bildgebungsvorrichtung 1 in 48 umfasst beispielsweise eine Eingangssektion 510A, eine Reihenansteuersektion 520, eine Zeitablaufsteuersektion 530, einen Pixelanordnungsabschnitt 540, eine Spaltensignalverarbeitungssektion 550, eine Bildsignalverarbeitungssektion 560 und eine Ausgangssektion 510B.
  • Der Pixelanordnungsabschnitt 540 umfasst Pixel 541, die wiederholt in der Anordnung angeordnet sind. Insbesondere bilden Pixelteilungseinheiten 539 mit jeweils mehreren Pixeln sich wiederholende Einheiten und sind wiederholt in einer Anordnung mit einer Reihenrichtung und einer Spaltenrichtung angeordnet. Es ist zu beachten, dass der Zweckmäßigkeit halber die Reihenrichtung als H-Richtung bezeichnet werden kann und die zur Reihenrichtung orthogonale Spaltenrichtung als V-Richtung bezeichnet werden kann. In einem Beispiel in 48 umfasst eine Pixelteilungseinheit 539 vier Pixel (Pixel 541A, 541B, 541C und 541D). Jedes der Pixel 541A, 541B, 541C und 541D umfasst die Photodiode PD (in 53 und dergleichen dargestellt, die nachstehend beschrieben wird). Die Pixelteilungseinheit 539 ist eine Einheit, die sich eine Pixelschaltung (Pixelschaltung 210 in der nachstehend beschriebenen 50) teilt. Mit anderen Worten, eine Pixelschaltung (nachstehend beschriebene Pixelschaltung 210) ist für jeweils vier Pixel (Pixel 541A, 541B, 541C und 541D) vorgesehen. Die Pixelschaltung wird auf einer Zeitteilungsbasis betrieben, um sequentiell Pixelsignale aus den jeweiligen Pixeln 541A, 541B, 541C und 541D zu lesen. Die Pixel 541A, 541B, 541C und 541D sind beispielsweise in zwei Reihen mal zwei Spalten angeordnet. Der Pixelanordnungsabschnitt 540 ist mit mehreren Reihenansteuersignalleitungen 542 und mehreren vertikalen Signalleitungen (Spaltenleseleitungen) 543 zusammen mit den Pixeln 541A, 541B, 541C und 541D versehen. Die Reihenansteuersignalleitungen 542 steuern die Pixel 541 an, die in den mehreren Pixelteilungseinheiten 539 enthalten sind, die im Pixelanordnungsabschnitt 540 in der Reihenrichtung angeordnet sind. In der Pixelteilungseinheit 539 werden die Pixel, die in der Reihenrichtung angeordnet sind, angesteuert. Wie nachstehend im Einzelnen mit Bezug auf 51 beschrieben, ist die Pixelteilungseinheit 539 mit mehreren Transistoren versehen. Zum Ansteuern von jedem der mehreren Transistoren sind mehrere Reihenansteuersignalleitungen 542 mit einer Pixelteilungseinheit 539 verbunden. Die Pixelteilungseinheit 539 ist mit den vertikalen Signalleitungen (Spaltenleseleitungen) 543 verbunden. Pixelsignale werden über die vertikalen Signalleitungen (Spaltenleseleitungen) 543 aus den Pixeln 541A, 541B, 541C und 541D gelesen, die in der Pixelteilungseinheit 539 enthalten sind.
  • Die Reihenansteuersektion 520 umfasst beispielsweise eine Reihenadressensteuersektion, die die Position einer Reihe für die Pixelansteuerung bestimmt, mit anderen Worten eine Reihendecodierersektion, und eine Reihenansteuerschaltungssektion, die Signale zum Ansteuern der Pixel 541A, 541B, 541C und 541D erzeugt.
  • Die Spaltensignalverarbeitungssektion 550 umfasst beispielsweise eine Lastschaltungssektion, die mit den vertikalen Signalleitungen 543 verbunden ist und die eine Source-Folgerschaltung mit den Pixeln 541A, 541B, 541C und 541D (Pixelteilungseinheit 539) bildet. Die Spaltensignalverarbeitungssektion 550 kann eine Verstärkungsschaltungssektion umfassen, die Signale verstärkt, die von der Pixelteilungseinheit 539 über die vertikalen Signalleitungen 543 ausgelesen werden. Die Spaltensignalverarbeitungssektion 550 kann eine Rauschverarbeitungssektion umfassen. Die Rauschverarbeitungssektion entfernt beispielsweise Systemrauschpegel von Signalen, die aus der Pixelteilungseinheit 539 gelesen werden, als Ergebnis einer photoelektrischen Umwandlung.
  • Die Spaltensignalverarbeitungssektion 550 umfasst beispielsweise einen Analog-Digital-Wandler (ADC). Der Analog-Digital-Wandler wandelt ein Signal, das aus der Pixelteilungseinheit 539 gelesen wird, oder ein analoges Signal, das der vorstehend beschriebenen Rauschverarbeitung unterzogen wird, um. Der ADC umfasst beispielsweise eine Komparatorsektion und eine Zählersektion. Die Komparatorsektion vergleicht ein umzuwandelndes analoges Signal und ein mit dem analogen Signal zu vergleichendes Referenzsignal. Die Zählersektion misst die Menge an übriger Zeit, bis ein Vergleichsergebnis aus der Komparatorsektion invertiert wird. Die Spaltensignalverarbeitungssektion 550 kann eine horizontale Abtastschaltungssektion umfassen, die eine Steuerung zum Abtasten von gelesenen Spalten durchführt.
  • Die Zeitablaufsteuersektion 530 führt Signale, die den Zeitablauf steuern, zur Reihenansteuersektion 520 und zur Spaltensignalverarbeitungssektion 550 auf der Basis eines Referenztaktsignals und eines Zeitablaufsteuersignals, die in die Vorrichtung eingegeben werden, zu.
  • Die Bildsignalverarbeitungssektion 560 ist eine Schaltung, die verschiedene Typen von Signalverarbeitung an Daten, die sich aus der photoelektrischen Umwandlung ergeben, mit anderen Worten Daten, die sich aus einer Bildgebungsoperation in der Bildgebungsvorrichtung 1 ergeben, ausführt. Die Bildsignalverarbeitungssektion 560 umfasst beispielsweise eine Bildsignalverarbeitungsschaltungssektion und eine Datenhaltesektion. Die Bildsignalverarbeitungssektion 560 kann eine Prozessorsektion umfassen.
  • Ein Beispiel einer Signalverarbeitung, die in der Bildsignalverarbeitungssektion 560 ausgeführt wird, ist eine Tonkurvenkorrekturverarbeitung zum Vorsehen von vielen Abstufungen für Bildgebungsdaten die einer AD-Umwandlung unterzogen werden, falls die Bildgebungsdaten einer Erfassung eines Bildes eines dunklen Subjekts entsprechen, während weniger Abstufungen für die Bildgebungsdaten vorgesehen werden, falls die Bildgebungsdaten der Erfassung eines Bildes eines hellen Subjekts entsprechen. In diesem Fall wird wünschenswerterweise bewirkt, dass die Datenhaltesektion der Bildsignalverarbeitungssektion 560 im Voraus Tonkurveneigenschaftsdaten hinsichtlich dessen speichert, welche Tonkurve als Basis zum Korrigieren der Abstufung der Bildgebungsdaten verwendet wird.
  • Die Eingangssektion 510A ist dazu konfiguriert, beispielsweise das Referenztaktsignal, Zeitablaufsteuersignal, Eigenschaftsdaten und dergleichen, die vorstehend beschrieben sind, von der Außenseite der Vorrichtung in die Bildgebungsvorrichtung 1 einzugeben. Das Zeitablaufsteuersignal umfasst beispielsweise ein vertikales Synchronisationssignal, ein horizontales Synchronisationssignal und dergleichen. Die Eigenschaftsdaten sollen beispielsweise in der Datenhaltesektion der Bildsignalverarbeitungssektion 560 gespeichert werden. Die Eingangssektion 510A umfasst beispielsweise einen Eingangsanschluss 511, eine Eingangsschaltungssektion 512, eine Eingangsamplitudenänderungssektion 513, eine Eingangsdatenumwandlungsschaltungssektion 514 und eine Leistungsversorgungssektion (nicht dargestellt).
  • Der Eingangsanschluss 511 ist ein externer Anschluss, der dazu konfiguriert ist, Daten einzugeben. Die Eingangsschaltungssektion 512 ist dazu konfiguriert, in die Bildgebungsvorrichtung 1 ein Signal zu laden, das in den Eingangsanschluss 511 eingegeben wird. Die Eingangsamplitudenänderungssektion 513 ändert die Amplitude des durch die Eingangsschaltungssektion 512 geladenen Signals auf eine Amplitude, die leicht innerhalb der Bildgebungsvorrichtung 1 verwendet wird. Die Eingangsdatenumwandlungsschaltungssektion 514 ändert die Anordnung einer Datensequenz von Eingangsdaten. Die Eingangsdatenumwandlungsschaltungssektion 514 umfasst beispielsweise eine Seriell-Parallel-Umwandlungsschaltung. Die Seriell-Parallel-Umwandlungsschaltung wandelt ein serielles Signal, das als Eingangsdaten empfangen wird, in ein paralleles Signal um. Es ist zu beachten, dass die Eingangsamplitudenänderungssektion 513 und die Eingangsdatenumwandlungsschaltungssektion 514 aus der Eingangssektion 510A weggelassen werden können. Die Leistungsversorgungssektion führt eine Leistung, die auf verschiedene Spannungen gesetzt wird, die innerhalb der Bildgebungsvorrichtung 1 erforderlich sind, auf der Basis von Leistung, die extern zur Bildgebungsvorrichtung 1 zugeführt wird, zu.
  • Wenn die Bildgebungsvorrichtung 1 mit einer externen Speichereinrichtung verbunden ist, kann die Eingangssektion 510A mit einer Speicherschnittstellenschaltung versehen sein, die Daten von der externen Speichereinrichtung empfängt. Die externe Speichereinrichtung ist beispielsweise ein Flash-Speicher, ein SRAM, ein DRAM und dergleichen.
  • Die Ausgangssektion 510B gibt Bilddaten an die Außenseite der Vorrichtung aus. Die Bilddaten sind beispielsweise Bilddaten eines durch die Bildgebungsvorrichtung 1 erfassten Bildes, Bilddaten, die einer Signalverarbeitung durch die Bildsignalverarbeitungssektion 560 unterzogen wurden, und dergleichen. Die Ausgangssektion 510B umfasst beispielsweise eine Ausgangsdatenumwandlungsschaltungssektion 515, eine Ausgangsamplitudenänderungssektion 516, eine Ausgangsschaltungssektion 517 und einen Ausgangsanschluss 518.
  • Die Ausgangsdatenumwandlungsschaltungssektion 515 umfasst beispielsweise eine Parallel-Seriell-Umwandlungsschaltung und wandelt ein paralleles Signal, das innerhalb der Bildgebungsvorrichtung 1 verwendet wird, in ein serielles Signal um. Die Ausgangsamplitudenänderungssektion 516 ändert die Amplitude des innerhalb der Bildgebungsvorrichtung 1 verwendeten Signals. Das Signal mit der geänderten Amplitude wird durch eine externe Einrichtung, die extern mit der Bildgebungsvorrichtung 1 verbunden ist, leicht verwendet. Die Ausgangsschaltungssektion 517 ist eine Schaltung, die Daten von der Innenseite zur Außenseite der Bildgebungsvorrichtung 1 ausgibt, und steuert einen Draht an, der außerhalb der Bildgebungsvorrichtung 1 angeordnet ist und mit dem Ausgangsanschluss 518 verbunden ist. Der Ausgangsanschluss 518 gibt Daten von der Bildgebungsvorrichtung 1 an die Außenseite der Vorrichtung aus. Die Ausgangsdatenumwandlungsschaltungssektion 515 und die Ausgangsamplitudenänderungssektion 516 können aus der Ausgangssektion 510B weggelassen werden.
  • Wenn die Bildgebungsvorrichtung 1 mit einer externen Speichereinrichtung verbunden ist, kann die Ausgangssektion 510B mit einer Speicherschnittstellenschaltung versehen sein, die Daten an die externe Speichereinrichtung ausgibt. Die externe Speichereinrichtung ist beispielsweise ein Flash-Speicher, ein SRAM, ein DRAM und dergleichen.
  • [Allgemeine Konfiguration der Bildgebungsvorrichtung 1]
  • 49 und 50 stellen ein Beispiel einer allgemeinen Konfiguration der Bildgebungsvorrichtung 1 dar. Die Bildgebungsvorrichtung 1 umfasst drei Substrate (ein erstes Substrat 100, ein zweites Substrat 200 und ein drittes Substrat 300). 49 stellt schematisch eine planare Konfiguration von jedem des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 dar und 50 stellt schematisch eine Querschnittskonfiguration des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 dar, die aufeinander gestapelt sind. 50 entspricht einer Querschnittskonfiguration entlang der in 49 dargestellten Linie III-III'. Die Bildgebungsvorrichtung 1 ist eine dreidimensionale Bildgebungsvorrichtung, die durch Laminieren von drei Substraten (erstes Substrat 100, zweites Substrat 200 und drittes Substrat 300) konstruiert ist. Das erste Substrat 100 umfasst eine Halbleiterschicht 100S und eine Verdrahtungsschicht 100T. Das zweite Substrat 200 umfasst eine Halbleiterschicht 200S und eine Verdrahtungsschicht 200T. Das dritte Substrat 300 umfasst eine Halbleiterschicht 300S und eine Verdrahtungsschicht 300T. In dieser Hinsicht wird eine Kombination von Drähten und eines Zwischenschichtisolationsfilms um die Drähte, die in jedem des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 enthalten ist, als Verdrahtungsschicht (100T, 200T, 300T), die in jedem der Substrate (ersten Substrat 100, zweiten Substrat 200 und dritten Substrat 300) enthalten ist, der Zweckmäßigkeit halber bezeichnet. Das erste Substrat 100, das zweite Substrat 200 und das dritte Substrat 300 sind in dieser Reihenfolge gestapelt und die Halbleiterschicht 100S, die Verdrahtungsschicht 100T, die Halbleiterschicht 200S, die Verdrahtungsschicht 200T, die Verdrahtungsschicht 300T und die Halbleiterschicht 300S sind in dieser Reihenfolge entlang einer Stapelrichtung angeordnet. Spezielle Konfigurationen des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 werden nachstehend beschrieben. Ein in 50 dargestellter Pfeil stellt eine Richtung dar, in der Licht L auf die Bildgebungsvorrichtung 1 einfällt. Der Zweckmäßigkeit halber kann in anschließenden Querschnittsansichten eine Lichteinfallsseite der Bildgebungsvorrichtung 1 nachstehend als „untere“, „untere Seite“ und „abwärts“ bezeichnet werden und die zur Lichteinfallsseite entgegengesetzte Seite kann nachstehend als „obere“, „obere Seite“ und „aufwärts“ bezeichnet werden. Außerdem kann wegen der Zweckmäßigkeit für das Substrat mit der Halbleiterschicht und der Verdrahtungsschicht die Seite der Verdrahtungsschicht nachstehend als vordere Oberfläche bezeichnet werden und die Seite der Halbleiterschicht kann nachstehend als hintere Oberfläche bezeichnet werden. Es ist zu beachten, dass die Beschreibung hier nicht auf die vorstehend beschriebenen Bezeichnungen begrenzt ist. Die Bildgebungsvorrichtung 1 ist beispielsweise eine hintergrundbeleuchtete Bildgebungsvorrichtung, in der Licht auf die Seite der hinteren Oberfläche des ersten Substrats 100 mit einer Photodiode einfällt.
  • Der Pixelanordnungsabschnitt 540 und die Pixelteilungseinheit 539, die im Pixelanordnungsabschnitt 540 enthalten ist, sind beide unter Verwendung sowohl des ersten Substrats 100 als auch des zweiten Substrats 200 konstruiert. Das erste Substrat 100 ist mit mehreren Pixeln 541A, 541B, 541C und 541D versehen, die in der Pixelteilungseinheit 539 vorgesehen sind. Jedes der Pixel 541 umfasst eine Photodiode (nachstehend beschriebene Photodiode PD) und einen Übertragungstransistor (nachstehend beschriebener Übertragungstransistor TR). Das zweite Substrat 200 ist mit einer Pixelschaltung (nachstehend beschriebene Pixelschaltung 210) versehen, die in der Pixelteilungseinheit 539 vorgesehen ist. Die Pixelschaltung liest Pixelsignale, die von den Photodioden der Pixel 541A, 541B, 541C und 541D übertragen werden, über die Übertragungstransistoren oder setzt die Photodioden zurück. Zusätzlich zu der vorstehend beschriebenen Pixelschaltung umfasst das zweite Substrat 200 mehrere Reihenansteuersignalleitungen 542, die sich in der Reihenrichtung erstrecken, und mehrere vertikale Signalleitungen 543, die sich in der Spaltenrichtung erstrecken. Das zweite Substrat 200 umfasst ferner eine Leistungsversorgungsleitung 544, die sich in der Reihenrichtung erstreckt. Das dritte Substrat 300 umfasst beispielsweise die Eingangssektion 510A, die Reihenansteuersektion 520, die Zeitablaufsteuersektion 530, die Spaltensignalverarbeitungssektion 550, die Bildsignalverarbeitungssektion 560 und die Ausgangssektion 510B. Die Reihenansteuersektion 520 ist beispielsweise in einem Bereich vorgesehen, in dem die Reihenansteuersektion 520 teilweise mit dem Pixelanordnungsabschnitt 540 in einer Stapelrichtung des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 überlappt (nachstehend einfach als Stapelrichtung bezeichnet). Insbesondere ist die Reihenansteuersektion 520 in der Stapelrichtung in einem Bereich vorgesehen, in dem die Reihenansteuersektion 520 mit einem Bereich um ein Ende des Pixelanordnungsabschnitts 540 in der H-Richtung überlappt (49). Die Spaltensignalverarbeitungssektion 550 ist beispielsweise in der Stapelrichtung in einem Bereich vorgesehen, in dem die Spaltensignalverarbeitungssektion 550 mit dem Pixelanordnungsabschnitt 540 überlappt. Insbesondere ist die Spaltensignalverarbeitungssektion 550 in der Stapelrichtung in einem Bereich vorgesehen, in dem die Spaltensignalverarbeitungssektion 550 mit einem Bereich um ein Ende des Pixelanordnungsabschnitts 540 in der V-Richtung überlappt (49). Obwohl in den Zeichnungen nicht dargestellt, können die Eingangssektion 510A und die Ausgangssektion 510B in einem anderen Abschnitt als dem dritten Substrat 300 angeordnet sein und können beispielsweise im zweiten Substrat 200 angeordnet sein. Alternativ können die Eingangssektion 510A und die Ausgangssektion 510B auf einer Seite der hinteren Oberfläche (Lichteinfallsseite) des ersten Substrats 100 vorgesehen sein. Es ist zu beachten, dass als andere Bezeichnung die Pixelschaltung, die im zweiten Substrat 200 vorgesehen ist, als Pixeltransistorschaltung, Pixeltransistorgruppe, Pixeltransistor, Pixelausleseschaltung oder Ausleseschaltung bezeichnet werden kann. Die Bezeichnung „Pixelschaltung“ wird hier verwendet.
  • Das erste Substrat 100 und das zweite Substrat 200 sind beispielsweise durch Durchgangskontaktlöcher (Durchgangskontaktlöcher 120E und 121E in 53, die nachstehend beschrieben wird) elektrisch miteinander verbunden. Das zweite Substrat 200 und das dritte Substrat 300 sind beispielsweise über Kontaktabschnitte 201, 202, 301 und 302 elektrisch miteinander verbunden. Das zweite Substrat 200 ist mit den Kontaktabschnitten 201 und 202 versehen und das dritte Substrat 300 ist mit den Kontaktabschnitten 301 und 302 versehen. Der Kontaktabschnitt 201 des zweiten Substrats 200 steht mit dem Kontaktabschnitt 301 des dritten Substrats 300 in Kontakt und der Kontaktabschnitt 202 des zweiten Substrats 200 steht mit dem Kontaktabschnitt 302 des dritten Substrats 300 in Kontakt. Das zweite Substrat 200 umfasst einen Kontaktbereich 201R, der mit mehreren Kontaktabschnitten 201 versehen ist, und einen Kontaktbereich 202R, der mit mehreren Kontaktabschnitten 202 versehen ist. Das dritte Substrat 300 umfasst einen Kontaktbereich 301R, der mit mehreren Kontaktabschnitten 301 versehen ist, und einen Kontaktbereich 302R, der mit mehreren Kontaktabschnitten 302 versehen ist. Die Kontaktbereiche 201R und 301R sind zwischen dem Pixelanordnungsabschnitt 540 und der Reihenansteuersektion 520 (50) in der Stapelrichtung vorgesehen. Mit anderen Worten, die Kontaktbereiche 201R und 301R sind beispielsweise in oder nahe einem Bereich vorgesehen, in dem die Reihenansteuersektion 520 (drittes Substrat 300) mit dem Pixelanordnungsabschnitt 540 (zweites Substrat 200) in der Stapelrichtung überlappt. Die Kontaktbereiche 201R und 301R sind beispielsweise an einem Ende eines solchen Bereichs in der H-Richtung angeordnet (49). Im dritten Substrat 300 ist der Kontaktbereich 301R beispielsweise in einem Teil der Reihenansteuersektion 520, insbesondere in einer Position, in der der Kontaktbereich 301R mit dem Ende der Reihenansteuersektion 520 in der H-Richtung überlappt, vorgesehen (49 und 50). Die Kontaktabschnitte 201 und 301 sind beispielsweise dazu konfiguriert, die Reihenansteuersektion 520, die im dritten Substrat 300 vorgesehen ist, und die Reihenansteuerleitung 542, die im zweiten Substrat 200 vorgesehen ist, miteinander zu verbinden. Die Kontaktabschnitte 201 und 301 können beispielsweise die Eingangssektion 510A, die im dritten Substrat 300 vorgesehen ist, mit der Leistungsversorgungsleitung 544 und einer Referenzpotentialleitung (Referenzpotentialleitung VSS, die nachstehend beschrieben wird) verbinden. Die Kontaktbereiche 202R und 302R sind zwischen dem Pixelanordnungsabschnitt 540 und der Spaltensignalverarbeitungssektion 550 in der Stapelrichtung vorgesehen (50). Mit anderen Worten, die Kontaktbereiche 202R und 302R sind beispielsweise in oder nahe einem Bereich vorgesehen, in dem die Spaltensignalverarbeitungssektion 550 (drittes Substrat 300) mit dem Pixelanordnungsabschnitt 540 (zweites Substrat 200) in der Stapelrichtung überlappt. Die Kontaktbereiche 202R und 302R sind an einem Ende eines solchen Bereichs in der V-Richtung angeordnet (49). Im dritten Substrat 300 ist der Kontaktbereich 301R beispielsweise in einem Teil der Spaltensignalverarbeitungssektion 550, insbesondere in einer Position, in der der Kontaktbereich 301R mit dem Ende der Spaltensignalverarbeitungssektion 550 in der V-Richtung überlappt, vorgesehen (49 und 50). Die Kontaktabschnitte 202 und 302 sind beispielsweise dazu konfiguriert, mit der Spaltensignalverarbeitungssektion 550, die im dritten Substrat 300 vorgesehen ist, Pixelsignale (Signale, die der Menge an Ladung entsprechen, die sich aus der photoelektrischen Umwandlung in den Photodioden ergibt), die aus den mehreren jeweiligen Pixelteilungseinheiten 539 ausgegeben werden, die im Pixelanordnungsabschnitt 540 vorgesehen sind, zu verbinden. Die Pixelsignale werden vom zweiten Substrat 200 zum dritten Substrat 300 gesendet.
  • 50 ist ein Beispiel einer Querschnittsansicht der Bildgebungsvorrichtung 1, wie vorstehend beschrieben. Das erste Substrat 100, das zweite Substrat 200 und das dritte Substrat 300 sind über die Verdrahtungsschichten 100T, 200T und 300T elektrisch verbunden. Die Bildgebungsvorrichtung 1 umfasst beispielsweise elektrische Verbindungsabschnitte, die das zweite Substrat 200 und das dritte Substrat 300 elektrisch miteinander verbinden. Insbesondere sind die Kontaktabschnitte 201, 202, 301 und 302 unter Verwendung von Elektroden mit einem leitfähigen Material ausgebildet. Das leitfähige Material umfasst beispielsweise ein Metallmaterial wie z. B. Kupfer (Cu), Aluminium (Al), Gold (Au) oder dergleichen. Die Kontaktbereiche 201R, 202R, 301R und 302R verbinden beispielsweise direkt Drähte, die als Elektroden ausgebildet sind, um das zweite Substrat und das dritte Substrat elektrisch miteinander zu verbinden, was die Eingabe und/oder Ausgabe von Signalen zwischen dem zweiten Substrat 200 und dem dritten Substrat 300 ermöglicht.
  • Elektrische Verbindungsabschnitte, die das zweite Substrat 200 und das dritte Substrat 300 elektrisch miteinander verbinden, können an gewünschten Punkten vorgesehen sein. Wie als Kontaktbereiche 201R, 202R, 301R und 302R mit Bezug auf 50 beschrieben, können beispielsweise die elektrischen Verbindungsabschnitte in einem Bereich vorgesehen sein, in dem die elektrischen Verbindungsabschnitte mit dem Pixelanordnungsabschnitt 540 in der Stapelrichtung überlappen. Außerdem können die elektrischen Verbindungsabschnitte in einem Bereich vorgesehen sein, in dem die elektrischen Verbindungsabschnitte nicht mit dem Pixelanordnungsabschnitt 540 in der Stapelrichtung überlappen. Insbesondere können die elektrischen Verbindungsabschnitte in einem Bereich vorgesehen sein, in dem die elektrischen Verbindungsabschnitte in der Stapelrichtung mit einem Randabschnitt überlappen, der außerhalb des Pixelanordnungsabschnitts 540 angeordnet ist.
  • Das erste Substrat 100 und das zweite Substrat 200 sind beispielsweise mit Verbindungslochabschnitten H1 und H2 versehen. Die Verbindungslochabschnitte H1 und H2 durchdringen das erste Substrat 100 und das zweite Substrat 200 (50). Die Verbindungslochabschnitte H1 und H2 sind außerhalb des Pixelanordnungsabschnitts 540 (oder eines Abschnitts, der mit dem Pixelanordnungsabschnitt 540 überlappt) vorgesehen ( 49). Der Verbindungslochabschnitt H1 ist beispielsweise außerhalb des Pixelanordnungsabschnitts 540 in der H-Richtung angeordnet und der Verbindungslochabschnitt H2 ist außerhalb des Pixelanordnungsabschnitts 540 in der V-Richtung angeordnet. Der Verbindungslochabschnitt H1 erreicht beispielsweise die Eingangssektion 510A, die im dritten Substrat 300 vorgesehen ist, und der Verbindungslochabschnitt H2 erreicht die Ausgangssektion 510B, die im dritten Substrat 300 vorgesehen ist. Die Verbindungslochabschnitte H1 und H2 können Hohlräume sein und können zumindest teilweise ein leitfähiges Material umfassen. Ein Bonddraht kann beispielsweise mit einer Elektrode verbunden sein, die als Eingangssektion 510A und/oder Ausgangssektion 510B ausgebildet ist. Alternativ kann eine Elektrode, die als Eingangssektion 510A und/oder Ausgangssektion 510B ausgebildet ist, mit einem leitfähigen Material verbunden sein, das in den Verbindungslochabschnitten H1, H2 vorgesehen ist. Das leitfähige Material, das im Verbindungslochabschnitt H1, H2 vorgesehen ist, kann in einen Teil oder Alles des Verbindungslochabschnitts H1, H2 eingebettet sein oder kann auf den Seitenwänden des Verbindungslochabschnitts H1, H2 ausgebildet sein.
  • Es ist zu beachten, dass 50 die Struktur darstellt, in der das dritte Substrat 300 mit der Eingangssektion 510A und der Ausgangssektion 510B versehen ist, aber dass die Struktur nicht darauf begrenzt ist. Durch Senden eines Signals vom dritten Substrat 300 zum zweiten Substrat 200 über die Verdrahtungsschichten 200T und 300T können beispielsweise die Eingangssektion 510A und/oder die Ausgangssektion 510B im zweiten Substrat 200 vorgesehen sein. Durch Senden eines Signals vom zweiten Substrat 200 zum ersten Substrat 1000 über die Verdrahtungsschichten 100T und 200T können ebenso die Eingangssektion 510A und/oder die Ausgangssektion 510B im ersten Substrat 100 vorgesehen sein.
  • 51 ist ein Ersatzschaltplan, der ein Beispiel einer Konfiguration der Pixelteilungseinheit 539 darstellt. Die Pixelteilungseinheit 539 umfasst mehrere Pixel 541 (in 51 entsprechen die mehreren Pixel 541 vier Pixeln 541A, 541B, 541C und 541D), eine Pixelschaltung 210, die mit den mehreren Pixeln 541 verbunden ist, und vertikale Signalleitungen 5433, die mit der Pixelschaltung 210 verbunden sind. Die Pixelschaltung 210 umfasst beispielsweise vier Transistoren, insbesondere den Verstärkungstransistor AMP, den Auswahltransistor SEL, den Rücksetztransistor RST und einen FD-Umwandlungssteigerungsschalttransistor FD. Wie vorstehend beschrieben, betreibt die Pixelteilungseinheit 539 eine Pixelschaltung 210 auf einer Zeitteilungsbasis, um sequentiell an die vertikale Signalleitung 543 Pixelsignale für die vier jeweiligen Pixel 541 (Pixel 541A, 541B, 541C und 541D) auszugeben, die in der Pixelteilungseinheit 539 enthalten sind. Eine Pixelschaltung 210 ist mit den mehreren Pixeln 541 verbunden und eine Weise, in der Pixelsignale für die mehreren Pixel 541 auf einer Zeitteilungsbasis durch eine Pixelschaltung 210 ausgegeben werden, wird als „mehrere Pixel 541 teilen sich eine Pixelschaltung 210“ ausgedrückt.
  • Die Pixel 541A, 541B, 541C und 541D teilen sich Komponenten. Für den Zweck der Unterscheidung von Komponenten der Pixel 541A, 541B, 541C und 541D wird Bezugszeichen für die Komponenten des Pixels 541A die Identifikationsziffer 1 am Ende des Bezugszeichens zugewiesen, Bezugszeichen für die Komponenten des Pixels 541B wird die Identifikationsziffer 2 am Ende des Bezugszeichens zugewiesen, Bezugszeichen für die Komponenten des Pixels 541C wird die Identifikationsziffer 3 am Ende des Bezugszeichens zugewiesen und Bezugszeichen für die Komponenten des Pixels 541D wird die Identifikationsziffer 4 am Ende des Bezugszeichens zugewiesen. In einem Fall, in dem die Komponenten der Pixel 541A, 541B, 541C und 541D nicht voneinander unterschieden werden müssen, werden die Identifikationsnummern am Ende der Bezugszeichen für die Komponenten der Pixel 541A, 541B, 541C und 541D weggelassen.
  • Die Pixel 541A, 541B, 541C und 541D umfassen jeweils beispielsweise die Photodiode PD, den Übertragungstransistor TR, der mit der Photodiode PD elektrisch verbunden ist, und die schwebende Diffusion FD, die mit dem Übertragungstransistor TR elektrisch verbunden ist. Die Photodioden PD (PD1, PD2, PD3 und PD4) umfassen jeweils eine Kathode, die mit einer Source des Übertragungstransistors TR elektrisch verbunden ist, und eine Anode, die mit einer Referenzpotentialleitung (beispielsweise Masse) elektrisch verbunden ist. Die Photodiode PD wandelt einfallendes Licht photoelektrisch um und erzeugt eine Ladung gemäß der Menge an empfangenem Licht. Die Übertragungstransistoren TR (Übertragungstransistoren TR1, TR2, TR3 und TR4) sind jeweils beispielsweise ein CMOS-Transistor (Transistor mit komplementärem Metalloxidhalbleiter) vom n-Typ. Der Übertragungstransistor TR umfasst einen Drain, der mit der schwebenden Diffusion FD elektrisch verbunden ist, und ein Gate, das mit einer Ansteuersignalleitung elektrisch verbunden ist. Die Ansteuersignalleitung ist ein Teil der mehreren Reihenansteuersignalleitungen 542 (siehe 48), die mit der einen Pixelteilungseinheit 539 verbunden sind. Der Übertragungstransistor TR überträgt zur schwebenden Diffusion FD eine Ladung, die durch die Photodiode PD erzeugt wird. Die schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4) sind jeweils ein Diffusionsbereich vom n-Typ, der in einer Halbleiterschicht vom p-Typ ausgebildet ist. Die schwebende Diffusion FD ist ein Ladungshaltemittel zum vorübergehenden Halten einer Ladung, die von der Photodiode PD übertragen wird, und ist ein Ladungs-Spannungs-Umwandlungsmittel zum Erzeugen einer Spannung gemäß der Menge an Ladung.
  • Die vier schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4), die in der einen Pixelteilungseinheit 539 enthalten sind, sind elektrisch miteinander verbunden und mit einem Gate des Verstärkungstransistors AMP und einer Source eines FD-Umwandlungssteigerungsschalttransistors FDG elektrisch verbunden. Der FD-Umwandlungssteigerungsschalttransistor FDG umfasst einen Drain, der mit einer Source des Rücksetztransistors RST verbunden ist, und ein Gate, das mit einer Ansteuersignalleitung verbunden ist. Die Ansteuersignalleitung ist ein Teil der mehreren Reihenansteuersignalleitungen 542, die mit der einen Pixelteilungseinheit 539 verbunden sind. Der Rücksetztransistor RST umfasst einen Drain, der mit der Leistungsversorgungsleitung VDD verbunden ist, und ein Gate, das mit einer Ansteuersignalleitung verbunden ist. Die Ansteuersignalleitung ist ein Teil der mehreren Reihenansteuersignalleitungen 542, die mit der einen Pixelteilungseinheit 539 verbunden sind. Der Verstärkungstransistor AMP umfasst ein Gate, das mit der schwebenden Diffusion FD verbunden ist, einen Drain, der mit der Leistungsversorgungsleitung VDD verbunden ist, und eine Source, die mit einem Drain des Auswahltransistors SEL verbunden ist. Der Auswahltransistor SEL umfasst eine Source, die mit der vertikalen Signalleitung 543 verbunden ist, und ein Gate, das mit einer Ansteuersignalleitung verbunden ist. Die Ansteuersignalleitung ist ein Teil der mehreren Reihenansteuersignalleitungen 542, die mit der einen Pixelteilungseinheit 539 verbunden sind.
  • Wenn der Übertragungstransistor TR einschaltet, überträgt der Übertragungstransistor TR Ladung in der Photodiode PD zur schwebenden Diffusion FD. Ein Gate des Übertragungstransistors TR (Übertragungs-Gate TG) umfasst beispielsweise das, was im Allgemeinen vertikale Elektrode genannt wird, und ist, wie in 53 dargestellt, die nachstehend beschrieben wird, so vorgesehen, dass es sich von der vorderen Oberfläche einer Halbleiterschicht (Halbleiterschicht 100S in der nachstehend beschriebenen 53) in eine Tiefe erstreckt, in der das Gate die PD erreicht. Der Rücksetztransistor RST setzt das Potential der schwebenden Diffusion FD auf ein vorbestimmtes Potential zurück. Wenn der Rücksetztransistor RST einschaltet, setzt der Rücksetztransistor RST das Potential der schwebenden Diffusion FD auf das Potential der Leistungsversorgungsleitung VDD zurück. Der Auswahltransistor SEL steuert einen Ausgabezeitpunkt für ein Pixelsignal von der Pixelschaltung 210. Der Verstärkungstransistor AMP erzeugt als Pixelsignal ein Signal mit einer Spannung, die dem Pegel an Ladung entspricht, die in der schwebenden Diffusion FD gehalten wird. Der Verstärkungstransistor AMP ist mit den vertikalen Signalleitungen 543 über den Auswahltransistor SEL verbunden. Der Verstärkungstransistor AMP bildet einen Source-Folger in der Spaltensignalverarbeitungssektion 550 zusammen mit einer Logikschaltungssektion (siehe 48), die mit der vertikalen Signalleitung 543 verbunden ist. Wenn der Auswahltransistor SEL einschaltet, gibt der Verstärkungstransistor AMP die Spannung der schwebenden Diffusion FD an die Spaltensignalverarbeitungssektion 550 über die vertikale Signalleitung 543 aus. Der Rücksetztransistor RST, der Verstärkungstransistor AMP und der Auswahltransistor SEL sind beispielsweise CMOS-Transistoren vom N-Typ.
  • Der FD-Umwandlungssteigerungsschalttransistor FDG wird verwendet, um die Steigerung der Ladungs-Spannungs-Umwandlung in der schwebenden Diffusion FD zu ändern. Im Allgemeinen ist das Pixelsignal während der Bilderfassung an einem dunklen Ort klein. Auf der Basis von Q = CV während der Ladungs-Spannungs-Umwandlung verringert eine erhöhte Kapazität (FD-Kapazität C) der schwebenden Diffusion FD V, das durch Umwandlung erhalten wird, die durch den Verstärkungstransistor AMP durchgeführt wird. Andererseits ist an einem hellen Ort das Pixelsignal größer. Daher verhindert eine erhöhte FD-Kapazität C, dass die schwebende Diffusion FD die Ladung in der Photodiode PD empfängt. Um eine übermäßige Erhöhung von V zu verhindern, das durch eine Umwandlung erhalten wird, die durch den Verstärkungstransistor AMP durchgeführt wird (mit anderen Worten, um V zu verringern), muss ferner die FD-Kapazität C erhöht werden. Auf der Basis dessen erhöht das Einschalten des FD-Umwandlungssteigerungsschalttransistors FDG die Gate-Kapazität um einen Betrag, der dem FD-Umwandlungssteigerungsschalttransistor FDG entspricht, wobei somit die ganze FD-Kapazität C erhöht wird. Andererseits verringert das Ausschalten des FD-Umwandlungssteigerungsschalttransistors FDG die ganze FD-Kapazität C. In einer solchen Weise ermöglicht das Ein- und Ausschalten des FD-Umwandlungssteigerungsschalttransistors FDG, dass die FD-Kapazität verändert wird, was ermöglicht, dass die Umwandlungseffizienz umgeschaltet wird. Der FD-Umwandlungssteigerungsschalttransistor FDG ist beispielsweise ein CMOS-Transistor vom N-Typ.
  • Es ist zu beachten, dass eine Konfiguration, die nicht mit dem FD-Umwandlungssteigerungsschalttransistor FDG versehen ist, auch möglich ist. Zu dieser Zeit umfasst beispielsweise die Pixelschaltung 210 beispielsweise drei Transistoren des Verstärkungstransistors AMP, des Auswahltransistors SEL und des Rücksetztransistors RST. Die Pixelschaltung 210 umfasst beispielsweise mindestens einen der Pixeltransistoren wie z. B. den Verstärkungstransistor AMP, den Auswahltransistor SEL, den Rücksetztransistor RST und den FD-Umwandlungssteigerungsschalttransistor FDG.
  • Der Auswahltransistor SEL kann zwischen der Leistungsversorgungsleitung VDD und dem Verstärkungstransistor AMP vorgesehen sein. In diesem Fall ist ein Drain des Rücksetztransistors RST mit der Leistungsversorgungsleitung VDD und dem Drain des Auswahltransistors SEL elektrisch verbunden. Eine Source des Auswahltransistors SEL ist mit einem Drain des Verstärkungstransistors AMP elektrisch verbunden und ein Gate des Auswahltransistors SEL ist mit den Reihenansteuersignalleitungen 542 elektrisch verbunden (siehe 48). Eine Source (ein Ausgangsende der Pixelschaltung 210) des Verstärkungstransistors AMP ist mit der vertikalen Signalleitung 543 elektrisch verbunden und das Gate des Verstärkungstransistors AMP ist mit der Source des Rücksetztransistors RST elektrisch verbunden. Es ist zu beachten, dass, obwohl in den Zeichnungen nicht dargestellt, die Anzahl von Pixeln 541, die sich eine Pixelschaltung 210 teilen, anders als vier sein kann. Zwei oder acht Pixel 541 können sich beispielsweise eine Pixelschaltung 210 teilen.
  • 52 stellt ein Beispiel eines Verbindungsaspekts von mehreren Pixelteilungseinheiten 539 und vertikalen Signalleitungen 543 dar. Vier Pixelteilungseinheiten 539, die in der Spaltenrichtung angeordnet sind, sind beispielsweise in vier Gruppen unterteilt und die vertikalen Signalleitungen 543 sind mit den vier jeweiligen Gruppen verbunden. Für die Vereinfachung der Beschreibung stellt 52 ein Beispiel dar, in jedem jede der vier Gruppen eine Pixelteilungseinheit 539 umfasst. Jede der vier Gruppen kann jedoch mehrere Pixelteilungseinheiten 539 umfassen. In einer solchen Weise können in der Bildgebungsvorrichtung 1 die mehreren Pixelteilungseinheiten 539, die in der Spaltenrichtung angeordnet sind, in Gruppen mit jeweils einer oder mehreren Pixelteilungseinheiten 539 unterteilt sein. Die vertikale Signalleitung 543 und die Spaltensignalverarbeitungsschaltung 550 sind beispielsweise mit jeder Gruppe verbunden, um zu ermöglichen, dass Pixelsignale gleichzeitig von den Gruppen gelesen werden. Alternativ kann in der Bildgebungsvorrichtung 1 eine vertikale Signalleitung 543 mit den mehreren Pixelteilungseinheiten 539 verbunden sein, die in der Spaltenrichtung angeordnet sind. In diesem Fall werden Pixelsignale sequentiell auf einer Zeitteilungsbasis von den mehreren Pixelteilungseinheiten 539 gelesen, die mit der einen vertikalen Signalleitung 543 verbunden sind.
  • [Spezielle Konfiguration der Bildgebungsvorrichtung 1]
  • 53 stellt ein Beispiel einer Querschnittskonfiguration der Bildgebungsvorrichtung 1 in einer zu Hauptoberflächen des ersten Substrats 100, des zweiten Substrats 100 und des dritten Substrats 300 senkrechten Richtung dar. 53 ist schematisch gezeichnet, um die Positionsbeziehung unter den Komponenten leicht verständlich zu machen, und kann von einem tatsächlichen Querschnitt verschieden sein. In der Bildgebungsvorrichtung 1 sind das erste Substrat 100, das zweite Substrat 200 und das dritte Substrat 300 in dieser Reihenfolge gestapelt. Die Bildgebungsvorrichtung 1 umfasst ferner eine Lichtempfangslinse 401 auf der Seite der hinteren Oberfläche (Lichteinfallsoberflächenseite) des ersten Substrats 100. Eine Farbfilterschicht (nicht dargestellt) kann zwischen der Lichtempfangslinse 401 und dem ersten Substrat 100 vorgesehen sein. Die Lichtempfangslinse 401 ist beispielsweise in jedem der Pixel 541A, 541B und 541C vorgesehen. Die Bildgebungsvorrichtung 1 ist beispielsweise eine hintergrundbeleuchtete Bildgebungsvorrichtung. Die Bildgebungsvorrichtung 1 umfasst einen Pixelanordnungsabschnitt 540, der in einem zentralen Abschnitt angeordnet ist, und einen Randabschnitt 540B, der außerhalb des Pixelanordnungsabschnitts 540 angeordnet ist.
  • Das erste Substrat 100 umfasst einen Isolationsfilm 111, einen Film 112 mit fester Ladung, eine Halbleiterschicht 100S und eine Verdrahtungsschicht 100T, die in dieser Reihenfolge von der Seite der Lichtempfangslinse 401 angeordnet sind. Die Halbleiterschicht 100S umfasst beispielsweise ein Siliziumsubstrat. Die Halbleiterschicht 100S umfasst beispielsweise eine p-Potentialmuldenschicht 115, die in einem Teil einer vorderen Oberfläche (Oberfläche der Seite der Verdrahtungsschicht 100T) der Halbleiterschicht 100S und nahe der vorderen Oberfläche angeordnet ist, und einen Halbleiterbereich 114 vom n-Typ, der in anderen Bereichen (Bereichen, die tiefer liegen als die p-Potentialmuldenschicht 115) angeordnet ist. Der Halbleiterbereich 114 vom n-Typ und die p-Potentialmuldenschicht 115 bilden beispielsweise eine Photodiode PD mit pn-Übergang. Die p-Potentialmuldenschicht 115 ist ein Halbleiterbereich vom p-Typ.
  • 54A stellt ein Beispiel einer planaren Konfiguration des ersten Substrats 100 dar. 54A stellt hauptsächlich eine planare Konfiguration von Pixelisolationsabschnitten 117, der Photodioden PD, der schwebenden Diffusionen FD, von VSS-Kontaktbereichen 118 und der Übertragungstransistoren TR dar, die im ersten Substrat 100 enthalten sind. Die Konfiguration des ersten Substrats 100 wird unter Verwendung von 54A zusammen mit 53 beschrieben.
  • Die schwebenden Diffusionen FD und die VSS-Kontaktbereiche 118 sind nahe der vorderen Oberfläche der Halbleiterschicht 100S vorgesehen. Die schwebende Diffusion FD umfasst einen Halbleiterbereich vom n-Typ, der in der p-Potentialmuldenschicht 115 vorgesehen ist. Die schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4) in den Pixeln 541A, 541B, 541C und 541D sind beispielsweise in einem zentralen Abschnitt der Pixelteilungseinheit 539 und in der Nähe zueinander vorgesehen (54A). Wie nachstehend im Einzelnen beschrieben, sind die vier schwebenden Diffusionen (schwebenden Diffusionen FD1, FD2, FD3 und FD4), die in der Teilungseinheit 539 enthalten sind, im ersten Substrat 100 (insbesondere in der Verdrahtungsschicht 100T) über elektrische Verbindungsmittel (Kontaktstellenabschnitte 120, die nachstehend beschrieben werden) elektrisch miteinander verbunden. Ferner sind die schwebenden Diffusionen FD vom ersten Substrat 100 mit dem zweiten Substrat 200 (insbesondere von der Verdrahtungsschicht 100T zur Verdrahtungsschicht 200T) über elektrische Mittel (Durchgangskontaktloch 120E, das nachstehend beschrieben wird) verbunden. Im zweiten Substrat 200 (insbesondere innerhalb der Verdrahtungsschicht 200T) verbindet das elektrische Mittel die schwebenden Diffusionen FD elektrisch mit dem Gate des Verstärkungstransistors AMP und der Source des FD-Umwandlungssteigerungsschalttransistors FDG.
  • Die VSS-Kontaktbereiche 118 sind Bereiche, die mit einer Referenzpotentialleitung VSS elektrisch verbunden sind, und sind von den schwebenden Diffusionen FD beabstandet. Jedes der Pixel 541A, 541B, 541C und 541D umfasst beispielsweise die schwebenden Diffusionen FD, die an einem Ende des Pixels in der V-Richtung angeordnet sind, und die VSS-Kontaktbereiche 118, die am anderen Ende in der V-Richtung angeordnet sind (54A). Der VSS-Kontaktbereich 118 umfasst beispielsweise einen Halbleiterbereich vom p-Typ. Der VSS-Kontaktbereich 118 ist beispielsweise mit einem Massepotential und einem festen Potential verbunden. Dies führt ein Referenzpotential zur Halbleiterschicht 100S zu.
  • Das erste Substrat 100 ist mit den Übertragungstransistoren TR zusätzlich zu der Photodiode PD, den schwebenden Diffusionen FD und den VSS-Kontaktbereichen 118 versehen. Die Photodiode PD, die schwebende Diffusion FD, der VSS-Kontaktbereich 118 und der Übertragungstransistor TR sind in jedem der Pixel 541A, 541B, 541C und 541D vorgesehen. Der Übertragungstransistor TR ist auf der Seite der vorderen Oberfläche der Halbleiterschicht 100S (Seite entgegengesetzt zur Lichteinfallsoberflächenseite oder Seite des zweiten Substrats 200) vorgesehen. Der Übertragungstransistor TR umfasst das Übertragungs-Gate TG. Das Übertragungs-Gate TG umfasst beispielsweise einen horizontalen Abschnitt TGb, der der vorderen Oberfläche der Halbleiterschicht 100S zugewandt ist, und einen vertikalen Abschnitt TGa, der in der Halbleiterschicht 100S vorgesehen ist. Der vertikale Abschnitt TGa erstreckt sich in einer Dickenrichtung der Halbleiterschicht 100S. Ein Ende des vertikalen Abschnitts TGa steht mit dem horizontalen Abschnitt TGb in Kontakt und das andere Ende des vertikalen Abschnitts TGa ist im Halbleiterbereich 114 vom n-Typ vorgesehen. Wenn der Übertragungstransistor TR einen vertikalen Transistor umfasst, werden Pixelsignale unwahrscheinlich ungeeignet übertragen und die Effizienz, mit der Pixelsignale gelesen werden, kann verbessert werden.
  • Der horizontale Abschnitt TGb des Übertragungs-Gates TG erstreckt sich von einer Position entgegengesetzt zum vertikalen Abschnitt TGa beispielsweise zum zentralen Abschnitt der Pixelteilungseinheit 539 in der H-Richtung (54A). Folglich kann die Position eines Durchgangskontaktlochs (Durchgangskontaktlöcher TGV, die nachstehend beschrieben werden) in der H-Richtung, das das Übertragungs-Gate TG erreicht, näher an der Position eines Durchgangskontaktlochs (Durchgangskontaktlochs 120E, 121E, die nachstehend beschrieben werden) in der H-Richtung, das mit der schwebenden Diffusion FD oder dem VSS-Kontaktbereich 118 verbunden ist, angeordnet sein. Die mehreren Pixelteilungseinheiten 539, die im ersten Substrat 100 vorgesehen sind, weisen beispielsweise eine identische Konfiguration auf (54A).
  • Die Halbleiterschicht 100S ist mit den Pixelisolationsabschnitten 117 versehen, die die Pixel 541A, 541B, 541C und 541D voneinander isolieren. Die Pixelisolationsabschnitte 117 sind sich in einer Normalrichtung der Halbleiterschicht 100S (der Richtung, die zur vorderen Oberfläche der Halbleiterschicht 100S senkrecht ist) erstreckend ausgebildet. Die Pixelisolationsabschnitte 117 sind die Pixel 541A, 541B, 541C und 541D voneinander begrenzend vorgesehen und weisen beispielsweise eine gitterartige planare Form auf (54A und 54B). Die Pixelisolationsabschnitte 117 isolieren beispielsweise die Pixel 541A, 541B, 541C und 541D elektrisch und optisch voneinander. Der Pixelisolationsabschnitt 117 umfasst beispielsweise einen Lichtabschirmfilm 117A und einen Isolationsfilm 117B. Wolfram (W) oder dergleichen wird beispielsweise für den Lichtabschirmfilm 117A verwendet. Der Isolationsfilm 117B ist zwischen dem Lichtabschirmfilm 117A und der p-Potentialmuldenschicht 115 oder dem Halbleiterbereich 114 vom n-Typ vorgesehen. Der Isolationsfilm 117B umfasst beispielsweise Siliziumoxid (SiO). Der Pixelisolationsabschnitt 117 weist beispielsweise eine FTI-Struktur (vollständige Grabenisolationsstruktur) auf und durchdringt die Halbleiterschicht 100S. Obwohl nicht dargestellt, ist der Pixelisolationsabschnitt 117 nicht auf die FTI-Struktur begrenzt, in der der Pixelisolationsabschnitt 117 die Halbleiterschicht 100S durchdringt. Der Pixelisolationsabschnitt 117 kann beispielsweise eine DTI-Struktur (tiefe Grabenisolationsstruktur) aufweisen, in der der Pixelisolationsabschnitt 117 die Halbleiterschicht 100S nicht durchdringt. Der Pixelisolationsabschnitt 117 erstreckt sich in der Normalrichtung der Halbleiterschicht 100S und ist in einem Teilbereich der Halbleiterschicht 100S ausgebildet.
  • Die Halbleiterschicht 100S ist beispielsweise mit ersten Verankerungsbereichen 113 und zweiten Verankerungsbereichen 116 versehen. Die ersten Verankerungsbereiche 113 sind jeweils nahe einer hinteren Oberfläche der Halbleiterschicht 100S vorgesehen und zwischen dem Halbleiterbereich 114 vom n-Typ und dem Film 112 mit fester Ladung angeordnet. Die zweiten Verankerungsbereiche 116 sind jeweils auf einer Seitenoberfläche des Pixelisolationsabschnitts 117 vorgesehen und speziell zwischen dem Pixelisolationsabschnitt 117 und der p-Potentialmuldenschicht 115 oder dem Halbleiterbereich 114 vom n-Typ vorgesehen. Der erste Verankerungsbereich 113 und der zweite Verankerungsbereich 116 umfassen beispielsweise jeweils einen Halbleiterbereich vom p-Typ.
  • Der Film 112 mit fester Ladung mit einer negativen festen Ladung ist zwischen der Halbleiterschicht 100S und dem Isolationsfilm 111 vorgesehen. Ein elektrisches Feld, das durch den Film 112 mit fester Ladung induziert wird, bildet einen ersten Verankerungsbereich 113 einer Lochakkumulationsschicht an einer Lichtempfangsoberfläche (hinteren Oberfläche) der Halbleiterschicht 100S. Dies unterdrückt die Erzeugung eines Dunkelstroms, der durch den Grenzflächenzustand der Lichtempfangsoberflächenseite der Halbleiterschicht 100S verursacht wird. Der Film 112 mit fester Ladung umfasst beispielsweise einen Isolationsfilm mit negativer Ladung. Ein Material für den Isolationsfilm mit negativer fester Ladung umfasst beispielsweise Hafniumoxid, Zirkonoxid, Aluminiumoxid, Titanoxid oder Tantaloxid.
  • Der Lichtabschirmfilm 117A ist zwischen dem Film 112 mit fester Ladung und dem Isolationsfilm 111 vorgesehen. Der Lichtabschirmfilm 117A kann kontinuierlich mit dem Lichtabschirmfilm 117A vorgesehen sein, der den Pixelisolationsabschnitt 117 bildet. Der Lichtabschirmfilm 117A zwischen dem Film 112 mit fester Ladung und dem Isolationsfilm 111 ist beispielsweise selektiv in der Halbleiterschicht 100S in einer Position vorgesehen, die dem Pixelisolationsabschnitt 117 zugewandt ist. Der Isolationsfilm 111 ist in einer solchen Weise vorgesehen, dass er den Lichtabschirmfilm 117A bedeckt. Der Isolationsfilm 111 umfasst beispielsweise Siliziumoxid.
  • Die Verdrahtungsschicht 100T, die zwischen der Halbleiterschicht 100S und dem zweiten Substrat 200 vorgesehen ist, umfasst einen Zwischenschichtisolationsfilm 119, Kontaktstellenabschnitte 120 und 121, einen Passivierungsfilm 122, einen Zwischenschichtisolationsfilm 123 und einen Übergangsfilm 124, die in dieser Reihenfolge von der Seite der Halbleiterschicht 100S angeordnet sind. Der horizontale Abschnitt TGb des Übertragungs-Gates TG ist beispielsweise in der Verdrahtungsschicht 100T vorgesehen. Der Zwischenschichtisolationsfilm 119 ist über der ganzen vorderen Oberfläche der Halbleiterschicht 100S vorgesehen und steht mit der Halbleiterschicht 100S in Kontakt. Der Zwischenschichtisolationsfilm 119 umfasst beispielsweise einen Siliziumoxidfilm. Es ist zu beachten, dass die Konfiguration der Verdrahtungsschicht 100T nicht auf die vorstehend beschriebene Konfiguration begrenzt ist und dass irgendeine Konfiguration verwendet werden kann, solange die Konfiguration einen Draht und einen Isolationsfilm umfasst.
  • 54B stellt eine Konfiguration der Kontaktstellenabschnitte 120 und 121 zusammen mit der in 54A dargestellten planaren Konfiguration dar. Die Kontaktstellenabschnitte 120 und 121 sind in selektiven Bereichen auf dem Zwischenschichtisolationsfilm 119 vorgesehen. Der Kontaktstelleabschnitt 120 soll die schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4) in den jeweiligen Pixeln 541A, 541B, 541C und 541D miteinander verbinden. Der Kontaktstellenabschnitt 120 ist beispielsweise in jeder Pixelteilungseinheit 539 am zentralen Abschnitt der Pixelteilungseinheit 539 in der Draufsicht angeordnet (54B). Der Kontaktstellenabschnitt 120 ist über dem Pixelisolationsabschnitt 117 vorgesehen und zumindest mit einem Teil von jeder der schwebenden Diffusionen FD1, FD2, FD3 und FD4 überlappend angeordnet (53 und 54B). Insbesondere ist der Kontaktstellenabschnitt 120 in einem Bereich ausgebildet, der in einer zur vorderen Oberfläche der Halbleiterschicht 100S senkrechten Richtung zumindest mit einem Teil von jeder der mehreren schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4), die sich die Pixelschaltung 210 teilen, und zumindest mit einem Teil der Pixelisolationsabschnitte 117, die zwischen den mehreren Photodioden PD (Photodioden PD1, PD2, PD3 und PD4) ausgebildet sind, die sich die Pixelschaltung 210 teilen, überlappt. Der Zwischenschichtisolationsfilm 119 ist mit Verbindungskontaktlöchern 120C zum elektrischen Verbinden des Kontaktstellenabschnitts 120 mit den schwebenden Diffusionen FD1, FD2, FD3 und FD4 versehen. Die Verbindungskontaktlöcher 120C sind jeweils in den Pixeln 541A, 541B, 541C und 541D vorgesehen. Ein Teil des Kontaktstellenabschnitts 120 ist beispielsweise in jedes der Verbindungskontaktlöcher 120C eingebettet, um den Kontaktstellenabschnitt 120 mit den schwebenden Diffusionen FD1, FD2, FD3 und FD4 elektrisch zu verbinden.
  • Der Kontaktstellenabschnitt 121 soll die mehreren VSS-Kontaktbereiche 118 miteinander verbinden. Die VSS-Kontaktbereiche 118, die in den Pixeln 541C und 541D in einer der Pixelteilungseinheiten 539 vorgesehen sind, die in der V-Richtung zueinander benachbart sind, sind beispielsweise durch den Kontaktstellenabschnitt 121 mit den VSS-Kontaktbereichen 118 elektrisch verbunden, die in den Pixeln 541A und 541B in der anderen Pixelteilungseinheit 539 vorgesehen sind. Der Kontaktstellenabschnitt 121 ist beispielsweise über die Pixelisolationsabschnitte 117 vorgesehen und zumindest mit einem Teil von jedem der vier VSS-Kontaktbereiche 118 überlappend angeordnet. Insbesondere ist der Kontaktstellenabschnitt 121 in einem Bereich ausgebildet, der in der zur vorderen Oberfläche der Halbleiterschicht 100S senkrechten Richtung zumindest mit einem Teil von jedem der mehreren VSS-Kontaktbereiche 118 und zumindest einem Teil der Pixelisolationsabschnitte 117, die zwischen den mehreren VSS-Kontaktbereichen 118 ausgebildet sind, überlappt. Der Zwischenschichtisolationsfilm 119 ist mit Verbindungskontaktlöchern 121C zum elektrischen Verbinden des Kontaktstellenabschnitts 121 mit den VSS-Kontaktbereichen 118 versehen. Die Verbindungskontaktlöcher 121C sind jeweils in den Pixeln 541A, 541B, 541C und 541D vorgesehen. Ein Teil des Kontaktstellenabschnitts 121 ist beispielsweise in jedes der Verbindungskontaktlöcher 121C eingebettet, um den Kontaktstellenabschnitt 121 mit den VSS-Kontaktbereichen 118 elektrisch zu verbinden. Die Kontaktstellenabschnitte 120 und Kontaktstellenabschnitte 121 in den mehreren Pixelteilungseinheiten 539, die in der V-Richtung angeordnet sind, sind beispielsweise in im Wesentlichen identischen Positionen in der H-Richtung angeordnet ( 54B) .
  • Das Vorsehen der Kontaktstellenabschnitte 120 ermöglicht eine Verringerung der Anzahl von Drähten in dem ganzen Chip, die verwendet werden, um jede schwebende Diffusion FD mit der Pixelschaltung 210 (beispielsweise der Gate-Elektrode des Verstärkungstransistors AMP) zu verbinden. Das Vorsehen der Kontaktstellenabschnitte 121 ermöglicht ebenso eine Verringerung der Anzahl von Drähten im ganzen Chip, die verwendet werden, um ein Potential zu jedem der VSS-Kontaktbereiche 118 zuzuführen. Dies ermöglicht eine Verringerung der Fläche des ganzen Chips, eine Unterdrückung einer elektrischen Interferenz unter Drähten in miniaturisierten Pixeln und/oder eine Verringerung der Anzahl von Komponenten, was zu einer Kostenverringerung führt.
  • Die Kontaktstellenabschnitte 120 und 121 können in gewünschten Positionen im ersten Substrat 100 und im zweiten Substrat 200 vorgesehen sein. Insbesondere können die Kontaktstellenabschnitte 120 und 121 in einer der Verdrahtungsschicht 100T oder eines Isolationsbereichs 212 der Halbleiterschicht 200S vorgesehen sein. In einem Fall, in dem die Kontaktstellenabschnitte 120 und 121 in der Verdrahtungsschicht 100T vorgesehen sind, können die Kontaktstellenabschnitte 120 und 121 mit der Halbleiterschicht 100S in direktem Kontakt stehen. Insbesondere können die Kontaktstellenabschnitte 120 und 121 direkt mit zumindest einem Teil von jeder der schwebenden Diffusionen FD und/oder der VSS-Kontaktbereiche 118 verbunden sein. Außerdem können in einer alternativen Konfiguration Verbindungskontaktlöcher 120C und 121C vorgesehen sein, die sich von jeder der schwebenden Diffusionen FD und/oder den VSS-Kontaktbereichen 118 erstrecken, die mit den Kontaktstellenabschnitten 120 und 121 verbunden sind, und die Kontaktstellenabschnitte 120 und 121 können in gewünschten Positionen in der Verdrahtungsschicht 100T und dem Isolationsbereich 2112 der Halbleiterschicht 200S vorgesehen sein.
  • In einem Fall, in dem die Kontaktstellenabschnitte 120 und 121 in der Verdrahtungsschicht 100T vorgesehen sind, kann insbesondere die Anzahl von Drähten, die mit den schwebenden Diffusionen FD und/oder den VSS-Kontaktbereichen 118 im Isolationsbereich 212 der Halbleiterschicht 200S verbunden sind, verringert werden. Dies ermöglicht eine Verringerung der Fläche des Isolationsbereichs 212, der im zweiten Substrat 200 enthalten ist, das die Pixelschaltung 210 bildet, wobei der Isolationsbereich 212 verwendet wird, um Durchgangsdrähte zur Verbindung der schwebenden Diffusionen FD mit der Pixelschaltung 210 auszubilden. Dies schafft eine große Fläche für das zweite Substrat 200, das die Pixelschaltung 210 bildet. Durch Vorsehen einer großen Fläche für die Pixelschaltung 210 können große Pixeltransistoren ausgebildet werden, was eine Verringerung von Rauschen und dergleichen ermöglicht, um zum Verbessern der Bildqualität beizutragen.
  • In einem Fall, in dem die FTI-Struktur für den Pixelisolationsabschnitt 117 verwendet wird, sind insbesondere die schwebenden Diffusionen FD und/oder der VSS-Kontaktbereich 118 vorzugsweise in jedem Pixel 541 vorgesehen und somit ermöglicht die Verwendung der Konfiguration der Kontaktstellenabschnitte 120 und 121 eine signifikante Verringerung der Anzahl von Drähten, die das erste Substrat 100 und das zweite Substrat 200 verbinden.
  • Wie in 54B dargestellt, sind außerdem beispielsweise die Kontaktstellenabschnitte 120, mit jedem von denen die mehreren schwebenden Diffusionen FD verbunden sind, linear und abwechselnd in der V-Richtung mit den Kontaktstellenabschnitten 121, mit jedem von denen die mehreren VSS-Kontaktbereiche 118 verbunden sind, angeordnet. Außerdem sind die Kontaktstellenabschnitte 120 und 121 in Positionen ausgebildet, die von den mehreren Photodioden PD, den mehreren Übertragungs-Gates TG oder den mehreren schwebenden Diffusionen FD umgeben sind. Folglich können im ersten Substrat 100, in dem mehrere Elemente ausgebildet sind, andere Elemente als die schwebenden Diffusionen FD und die VSS-Kontaktbereiche 118 frei angeordnet werden, was ermöglicht, dass der ganze Chip effizient belegt wird. Außerdem wird eine Symmetrie in der Belegung der Elemente erreicht, die in jeder Pixelteilungseinheit 539 ausgebildet sind, was das Unterdrücken einer Variation der Eigenschaften unter den Pixeln 541 ermöglicht.
  • Die Kontaktstellenabschnitte 120 und 121 umfassen beispielsweise Polysilizium (Poly-Si), insbesondere dotiertes Polysilizium mit Störstellenzusatz. Die Kontaktstellenabschnitte 120 und 121 umfassen vorzugsweise sehr wärmebeständiges leitfähiges Material wie z. B. Polysilizium, Wolfram (W), Titan (Ti) und Titannitrid (TiN). Dies ermöglicht, dass die Pixelschaltung 210 nach der Laminierung der Halbleiterschicht 200S des zweiten Substrats 200 an das erste Substrat 100 ausgebildet wird. Der Grund wird nachstehend erläutert. Es ist zu beachten, dass sich ein erstes Herstellungsverfahren auf ein Verfahren zum Ausbilden der Pixelschaltung 210 nach der Laminierung der Halbleiterschicht 200S des zweiten Substrats 200 an das erste Substrat 100 bezieht.
  • In dieser Hinsicht kann, nachdem die Pixelschaltung 210 im zweiten Substrat 200 ausgebildet ist, das zweite Substrat 200 an das erste Substrat 100 laminiert werden (dies wird nachstehend als zweites Herstellungsverfahren bezeichnet). Im zweiten Herstellungsverfahren wird eine Elektrode für die elektrische Verbindung im Voraus auf der vorderen Oberfläche des ersten Substrats 100 (vorderen Oberfläche der Verdrahtungsschicht 100T) und auf der vorderen Oberfläche des zweiten Substrats 200 (vorderen Oberfläche der Verdrahtungsschicht 200T) ausgebildet. Wenn das erste Substrat 100 und das zweite Substrat 200 aneinander laminiert werden, kommen die Elektroden für die elektrische Verbindung, die auf den jeweiligen vorderen Oberflächen des ersten Substrats 100 und des zweiten Substrats 200 ausgebildet sind, miteinander in Kontakt. Dies bildet die elektrische Verbindung zwischen der Verdrahtung, die im ersten Substrat 100 enthalten ist, und der Verdrahtung, die im zweiten Substrat 200 enthalten ist. Mit der Konfiguration der Bildgebungsvorrichtung 1, die unter Verwendung des zweiten Herstellungsverfahrens erhalten wird, kann folglich eine Herstellung beispielsweise unter Verwendung eines geeigneten Prozesses in Abhängigkeit von der Konfiguration von jedem des ersten Substrats 100 und des zweiten Substrats 200 durchgeführt werden, was die Herstellung einer Bildgebungsvorrichtung mit hoher Qualität und hoher Leistung ermöglicht.
  • In einem solchen zweiten Herstellungsverfahren kann, wenn das erste Substrat 100 und das zweite Substrat 200 aneinander laminiert werden, ein Ausrichtungsfehler durch eine Herstellungsvorrichtung für die Laminierung verursacht werden. Außerdem weisen beispielsweise das erste Substrat 100 und das zweite Substrat 200 eine Größe mit einem Durchmesser von mehreren Dutzend Zentimetern auf, und wenn sie aneinander laminiert werden, können das erste Substrat 100 und das zweite Substrat 200 in mikroskopischen Bereichen von Abschnitten des ersten Substrats 100 und des zweiten Substrats 200 ausgedehnt oder kontrahiert werden. Die Ausdehnung und Kontraktion der Substrate werden durch eine geringfügige Differenz des Zeitpunkts, wenn die Substrate miteinander in Kontakt kommen, verursacht. Die Ausdehnung und Kontraktion des ersten Substrats 100 und des zweiten Substrats 200 können einen Fehler in den Positionen der Elektroden für die elektrische Verbindung verursachen, die auf den jeweiligen vorderen Oberflächen des ersten Substrats 100 und des zweiten Substrats 200 ausgebildet sind. In dem zweiten Herstellungsverfahren werden vorzugsweise Maßnahmen im Voraus ergriffen, um zu ermöglichen, dass die Elektroden des ersten Substrats 100 und des zweiten Substrats 200 trotz eines solchen Fehlers miteinander in Kontakt gebracht werden. Insbesondere werden mindestens eine und vorzugsweise beide der Elektroden des ersten Substrats 100 und des zweiten Substrats 200 in Anbetracht des vorstehend beschriebenen Fehlers vergrößert. Folglich vergrößert die Verwendung des zweiten Herstellungsverfahrens beispielsweise die Größe (Größe in einer planaren Substratrichtung) der Elektrode, die auf der vorderen Oberfläche des ersten Substrats 100 oder des zweiten Substrats 200 ausgebildet ist, so dass die Elektrode größer ist als eine interne Elektrode, die sich vom Inneren des ersten Substrats 100 oder des zweiten Substrats 200 zur vorderen Oberfläche in der Dickenrichtung erstreckt.
  • Wenn die Kontaktstellenabschnitte 120 und 121 ein wärmebeständiges leitfähiges Material umfassen, kann andererseits das vorstehend beschriebene erste Herstellungsverfahren verwendet werden. Im ersten Herstellungsverfahren werden nach der Ausbildung des ersten Substrats 100 mit den Photodioden PD, den Übertragungstransistoren TR und dergleichen das erste Substrat 100 und das zweite Substrat 200 (Halbleiterschicht 2000S) aneinander laminiert. Zu dieser Zeit befindet sich das zweite Substrat 200 in einem Zustand, in dem ein Muster von aktiven Elementen, einer Verdrahtungsschicht und dergleichen, die die Pixelschaltung 210 bilden, nicht ausgebildet ist. Da das zweite Substrat 200 sich in dem Zustand befindet, in dem das Muster nicht ausgebildet ist, wird selbst in einem Fall, in dem während der Laminierung des ersten Substrats 100 und des zweiten Substrats 200 ein Fehler in der Laminierungsposition auftritt, verhindert, dass dieser Laminierungsfehler einen Fehler in der Ausrichtung zwischen dem Muster des ersten Substrats 100 und dem Muster des zweiten Substrats 200 verursacht. Dies liegt daran, dass das zweite Substrat 200 ausgebildet wird, nachdem das erste Substrat 100 und das zweite Substrat 200 aneinander laminiert sind. Es ist zu beachten, dass, wenn ein Muster im zweiten Substrat ausgebildet wird, beispielsweise eine Belichtungsvorrichtung für die Musterausbildung verwendet wird, um das Muster unter Verwendung des im ersten Substrat 100 ausgebildeten Musters als Ausrichtungsziel auszubilden. Aus dem vorstehend beschriebenen Grund stellt im ersten Herstellungsverfahren der Fehler der Laminierungsposition zwischen dem ersten Substrat 100 und dem zweiten Substrat 200 kein Problem bei der Herstellung der Bildgebungsvorrichtung 1 dar. Aus einem ähnlichen Grund stellt im ersten Herstellungsverfahren ein Fehler, der durch die Ausdehnung und Kontraktion der Substrate verursacht wird, die im zweiten Herstellungsverfahren auftreten, kein Problem bei der Herstellung der Bildgebungsvorrichtung 1 dar.
  • Im ersten Herstellungsverfahren werden nach der Laminierung des ersten Substrats 100 und des zweiten Substrats 200 (Halbleiterschicht 200S), wie vorstehend beschrieben, aktive Elemente auf dem zweiten Substrat 200 ausgebildet. Anschließend werden die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV (53) ausgebildet. Bei der Ausbildung der Durchgangskontaktlöcher 120E und 121E und TGV wird beispielsweise eine Belichtung mit verringerter Projektion durch eine Belichtungsvorrichtung verwendet, um ein Muster der Durchgangskontaktlöcher von über dem zweiten Substrat 200 auszubilden. Aufgrund der Verwendung der Belichtung mit verringerter Projektion ist selbst in einem Fall, in dem ein Fehler in der Ausrichtung zwischen dem zweiten Substrat 200 und der Belichtungsvorrichtung auftritt, der Betrag des Fehlers im zweiten Substrat 200 nur ein Bruchteil des Fehlers im Fall des zweiten Herstellungsverfahrens (Kehrwert der Vergrößerung der Belichtung mit verringerter Projektion). Mit der Konfiguration der Bildgebungsvorrichtung 1, die unter Verwendung des ersten Herstellungsverfahrens erhalten wird, werden folglich die Elemente, die im ersten Substrat 100 ausgebildet werden, leicht auf die Elemente ausgerichtet, die im zweiten Substrat 200 ausgebildet werden, was die Herstellung einer Bildgebungsvorrichtung mit hoher Qualität und hoher Leistung ermöglicht.
  • Die unter Verwendung des ersten Herstellungsverfahrens hergestellte Bildgebungsvorrichtung, wie vorstehend beschrieben, weist Merkmale auf, die von den Merkmalen der Bildgebungsvorrichtung, die durch das zweite Herstellungsverfahren hergestellt wird, verschieden sind. Insbesondere weisen in der Bildgebungsvorrichtung 1, die unter Verwendung des ersten Herstellungsverfahrens hergestellt wird, beispielsweise die Durchgangskontaktlöcher 120E und 121E und TGV beispielsweise eine im Wesentlichen konstante Dicke (Abmessung in der planaren Substratrichtung) vom zweiten Substrat 200 zum ersten Substrat 100 auf. Alternativ weist, wenn die Durchgangskontaktlöcher 120E und 121E und TGV eine verjüngte Form aufweisen, die verjüngte Form eine konstante Neigung auf. In der Bildgebungsvorrichtung 1 mit den vorstehend beschriebenen Durchgangskontaktlöchern 120E und 121E und TGV können die Pixel 541 leicht miniaturisiert werden.
  • In dieser Hinsicht werden, wenn die Bildgebungsvorrichtung 1 durch das erste Herstellungsverfahren hergestellt wird, aktive Elemente im zweiten Substrat 200 nach der Laminierung des ersten Substrats 100 und des zweiten Substrats 200 (Halbleiterschicht 200S) ausgebildet. Folglich wird das erste Substrat 100 auch durch eine Heizverarbeitung beeinflusst, die erforderlich ist, um die aktiven Elemente auszubilden. Wie vorstehend beschrieben, wird daher ein sehr wärmebeständiges leitfähiges Material vorzugsweise für die Kontaktstellenabschnitte 120 und 121 verwendet, die im ersten Substrat 100 vorgesehen sind. Für die Kontaktstellenabschnitte 120 und 121 wird beispielsweise ein Material, das einen höheren Schmelzpunkt (insbesondere das wärmebeständiger ist) als jenen von zumindest einem Teil eines Verdrahtungsmaterials, das in der Verdrahtungsschicht 200T des zweiten Substrats 200 enthalten ist, aufweist, vorzugsweise verwendet. Für die Kontaktstellenabschnitte 120 und 121 wird beispielsweise ein sehr wärmebeständiges leitfähiges Material wie z. B. dotiertes Polysilizium, Wolfram, Titan oder Titannitrid verwendet. Dies ermöglicht, dass die Bildgebungsvorrichtung 1 unter Verwendung des ersten Herstellungsverfahrens hergestellt wird.
  • Der Passivierungsfilm 122 wird über der ganzen vorderen Oberfläche der Halbleiterschicht 100S beispielsweise in einer solchen Weise vorgesehen, dass er die Kontaktstellenabschnitte 120 und 121 bedeckt ( 53). Der Passivierungsfilm 122 umfasst beispielsweise einen Siliziumnitridfilm (SiN-Film). Der Zwischenschichtisolationsfilm 123 bedeckt die Kontaktstellenabschnitte 120 und 121 über den Passivierungsfilm 122. Der Zwischenschichtisolationsfilm 123 wird beispielsweise über der ganzen vorderen Oberfläche der Halbleiterschicht 100S vorgesehen. Der Zwischenschichtisolationsfilm 123 umfasst beispielsweise einen Siliziumoxidfilm (SiO-Film). Der Übergangsfilm 124 wird an einer Übergangsoberfläche zwischen dem ersten Substrat 100 (insbesondere der Verdrahtungsschicht 100T) und dem zweiten Substrat 200 vorgesehen. Mit anderen Worten, der Übergangsfilm 124 steht mit dem zweiten Substrat 200 in Kontakt. Der Übergangsfilm 124 wird über der ganzen Hauptoberfläche des ersten Substrats 100 vorgesehen. Der Übergangsfilm 124 umfasst beispielsweise einen Siliziumnitridfilm.
  • Die Lichtempfangslinse 401 ist beispielsweise der Halbleiterschicht 100S über den Film 112 mit fester Ladung und den Isolationsfilm 111 zugewandt (53). Die Lichtempfangslinse 401 ist beispielsweise in einer Position vorgesehen, die den Photodioden PD der Pixel 541A, 541B, 541C und 541D zugewandt ist.
  • Das zweite Substrat 200 umfasst die Halbleiterschicht 200S und die Verdrahtungsschicht 200T, die in dieser Reihenfolge vom ersten Substrat 100 angeordnet sind. Die Halbleiterschicht 200S umfasst ein Siliziumsubstrat. Die Halbleiterschicht 200S ist mit einem Potentialmuldenbereich 211 versehen, der sich in der Dickenrichtung erstreckt. Der Potentialmuldenbereich 211 ist beispielsweise ein Halbleiterbereich vom p-Typ. Das zweite Substrat 200 ist mit einer Pixelschaltung 210 versehen, die in jeder der Pixelteilungseinheiten 539 angeordnet ist. Die Pixelschaltung 210 ist beispielsweise auf der Seite der vorderen Oberfläche (Seite der Verdrahtungsschicht 200T) der Halbleiterschicht 200S vorgesehen. In der Bildgebungsvorrichtung 1 ist das zweite Substrat 200 an das erste Substrat 100 derart laminiert, dass die Seite der hinteren Oberfläche (Seite der Halbleiterschicht 200S) des zweiten Substrats 200 der Seite der vorderen Oberfläche (Seite der Verdrahtungsschicht 100T) des ersten Substrats 100 zugewandt ist. Mit anderen Worten, das zweite Substrat 200 und das erste Substrat 100 sind in einer Vorderseiten-Rückseiten-Richtung laminiert.
  • 55 bis 59 stellen schematisch ein Beispiel einer planaren Konfiguration des zweiten Substrats 200 dar. 55 stellt eine Konfiguration der Pixelschaltung 210 dar, die nahe der vorderen Oberfläche der Halbleiterschicht 200S vorgesehen ist. 56 stellt schematisch eine Konfiguration von Abschnitten der Verdrahtungsschicht 200T (insbesondere einer ersten Verdrahtungsschicht W1, die nachstehend beschrieben wird), der Halbleiterschicht 200S, die mit der Verdrahtungsschicht 200T verbunden ist, und des ersten Substrats 100 dar. 57 bis 59 stellen ein Beispiel einer planaren Konfiguration der Verdrahtungsschicht 200T dar. Eine Konfiguration des zweiten Substrats 200 wird nachstehend unter Verwendung von 55 bis 59 zusammen mit 53 beschrieben. In 55 und 56 stellen gestrichelte Linien jeweils die Kontur der Photodiode PD (Grenze zwischen dem Pixelisolationsabschnitt 117 und der Photodiode PD) dar und gepunktete Linien stellen jeweils eine Grenze zwischen der Halbleiterschicht 200S und dem Elementisolationsbereich 213 oder einem Isolationsbereich 214 dar, wobei die Grenze an einem Abschnitt angeordnet ist, der mit einer Gate-Elektrode jedes Transistors überlappt, der die Pixelschaltung 210 bildet. An einem Abschnitt, der mit der Gate-Elektrode des Verstärkungstransistors AMP überlappt, sind die Grenze zwischen der Halbleiterschicht 200S und dem Elementisolationsbereich 213 und die Grenze zwischen dem Elementisolationsbereich 213 und dem Isolationsbereich 213 auf einer Seite in einer Kanalbreitenrichtung vorgesehen.
  • Das zweite Substrat 200 ist mit dem Isolationsbereich 212, der die Halbleiterschicht 200S in Abschnitte unterteilt, und den Elementisolationsbereichen 213, die in einem Teil der Halbleiterschicht 200S in der Dickenrichtung vorgesehen sind, versehen (53). Im Isolationsbereich 212, der zwischen den zwei Pixelschaltungen 210 vorgesehen ist, die in der H-Richtung zueinander benachbart sind, sind beispielsweise die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV (Durchgangskontaktlöcher TGV1, TGV2, TGV3 und TGV4) angeordnet, die in zwei Pixelteilungseinheiten 539 angeordnet sein sollen, die mit den zwei Pixelschaltungen 210 verbunden sind ( 56) .
  • Der Isolationsbereich 212 weist eine Dicke auf, die zur Dicke der Halbleiterschicht 200S im Wesentlichen identisch ist (53). Die Halbleiterschicht 200S ist durch den Isolationsbereich 212 in Abschnitte unterteilt. Die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV sind im Isolationsbereich 212 angeordnet. Der Isolationsbereich 212 umfasst beispielsweise Siliziumoxid.
  • Die Durchgangskontaktlöcher 120E und 121E sind den Isolationsbereich 212 in der Dickenrichtung durchdringend vorgesehen. Obere Enden der Durchgangskontaktlöcher 120E und 121E sind mit Drähten in der Verdrahtungsschicht 200T (einem ersten Draht W1, einem zweiten Draht W2, einem dritten Draht W3 und einem vierten Draht W4, die nachstehend beschrieben werden) verbunden. Die Durchgangskontaktlöcher 120E und 121E sind den Isolationsbereich 212, den Übergangsfilm 124, den Zwischenschichtisolationsfilm 123 und den Passivierungsfilm 122 durchdringend vorgesehen und untere Enden von Durchgangskontaktlöchern 120E und 121E sind mit den Kontaktstellenabschnitten 120 und 121 verbunden ( 53). Das Durchgangskontaktloch 120E soll den Kontaktstellenabschnitt 120 und die Pixelschaltung 210 elektrisch verbinden. Insbesondere verbindet das Durchgangskontaktloch 120E die schwebenden Diffusionen FD im ersten Substrat 100 elektrisch mit der Pixelschaltung 210 im zweiten Substrat 200. Das Durchgangskontaktloch 121E soll den Kontaktstellenabschnitt 121 und die Referenzpotentialleitung VSS in der Verdrahtungsschicht 200T elektrisch verbinden. Insbesondere verbindet das Durchgangskontaktloch 121E den VSS-Kontaktbereich 118 des ersten Substrats 100 elektrisch mit der Referenzpotentialleitung VSS im zweiten Substrat 200.
  • Die Durchgangskontaktlöcher TGV sind den Isolationsbereich 212 in der Dickenrichtung durchdringend vorgesehen. Ein oberes Ende von jedem der Durchgangskontaktlöcher TGV ist mit einem Draht im Draht 200T verbunden. Das Durchgangskontaktloch TGV ist den Isolationsbereich 212, den Übergangsfilm 124, den Zwischenschichtisolationsfilm 123, den Passivierungsfilm 122 und den Zwischenschichtisolationsfilm 119 durchdringend vorgesehen und ein unteres Gate des Durchgangskontaktlochs TGV ist mit dem Übertragungs-Gate TG verbunden (53). Die Durchgangskontaktlöcher TGV, wie vorstehend beschrieben, sollen die Übertragungs-Gates TG (Übertragungs-Gates TG1, TG2, TG3 und TG4) der Pixel 541A, 541B, 541C und 541D mit den Drähten in der Verdrahtungsschicht 200T elektrisch verbinden (einige der Reihenansteuersignalleitungen 542 in der Verdrahtungsschicht 200T, insbesondere Drähte TRG1, TRG2, TRG3 und TRG4 in 58, die nachstehend beschrieben werden). Insbesondere verbindet das Durchgangskontaktloch TGV das Übertragungs-Gate TG im ersten Substrat 100 elektrisch mit dem Draht TRG im zweiten Substrat 200, um ein Ansteuersignal zu jedem der Übertragungstransistoren TR (Übertragungstransistoren TR1, TR2, TR3 und TR4) zu senden.
  • Der Isolationsbereich 212 ist ein Bereich, in dem die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV, die verwendet werden, um das erste Substrat 100 und das zweite Substrat 200 elektrisch zu verbinden, von der Halbleiterschicht 200S isoliert vorgesehen sind. Im Isolationsbereich 212, der zwischen den zwei Pixelschaltungen 210 (den Teilungseinheiten 539), die in der H-Richtung zueinander benachbart sind, vorgesehen ist, sind beispielsweise die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV (Durchgangskontaktlöcher TGV1, TGV2, TGV3 und TGV4), die mit den zwei Pixelschaltungen 210 verbunden sind, angeordnet. Der Isolationsbereich 212 ist beispielsweise sich in der V-Richtung erstreckend vorgesehen (55 und 56). In dieser Hinsicht ist die Anordnung des horizontalen Abschnitts TGb des Übertragungs-Gates TG modifiziert, so dass die Positionen der Durchgangskontaktlöcher TGV in der H-Richtung näher an den Positionen der Durchgangskontaktlöcher 120E und 121E in der H-Richtung als die Position des vertikalen Abschnitts TGa liegen (54A und 56). Die Durchgangskontaktlöcher TGV sind beispielsweise in Positionen angeordnet, die zu den Positionen der Durchgangskontaktlöcher 120E und 121E in der H-Richtung im Wesentlichen identisch sind. Folglich können im Isolationsbereich 212, der sich in der V-Richtung erstreckt, die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV gemeinsam vorgesehen sein. In einem alternativen Anordnungsbeispiel kann der horizontale Abschnitt TGb ausschließlich in einem Bereich vorgesehen sein, der mit dem vertikalen Abschnitt TGa überlappt. In diesem Fall ist das Durchgangskontaktloch TGV im Wesentlichen unmittelbar über dem vertikalen Abschnitt TGa ausgebildet und beispielsweise ist das Durchgangskontaktloch TGV in einem im Wesentlichen zentralen Abschnitt jedes Pixels 541 in der H-Richtung und in der V-Richtung angeordnet. In diesem Fall ist die Position des Durchgangskontaktlochs TGV in der H-Richtung auf die Positionen der Durchgangskontaktlöcher 120E und 121E in der H-Richtung signifikant fehlausgerichtet. Der Isolationsbereich 212 ist beispielsweise um jedes der Durchgangskontaktlöcher TGV und der Durchgangskontaktlöcher 120E und 121E vorgesehen, um die Durchgangskontaktlöcher TGV und die Durchgangskontaktlöcher 120E und 121E von der Halbleiterschicht 200S elektrisch zu isolieren, die in der Nähe der Durchgangskontaktlöcher angeordnet ist. In einem Fall, in dem die Position des Durchgangskontaktlochs TGV in der H-Richtung signifikant von den Positionen der Durchgangskontaktlöcher 120E und 121E in der H-Richtung beabstandet ist, muss der Isolationsbereich 212 unabhängig um jedes der Durchgangskontaktlöcher 120E und 121E und TGV vorgesehen sein. Dies unterteilt die Halbleiterschicht 200S in kleine Abschnitte. Die Größe der Halbleiterschicht 200S in der H-Richtung kann im Vergleich zur vorstehend beschriebenen Konfiguration durch eine Belegung vergrößert werden, in der die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV gemeinsam im Isolationsbereich 212 sich in der V-Richtung erstreckend angeordnet sind. Folglich kann der Halbleiterelementausbildungsbereich mit einem großen Bereich in der Halbleiterschicht 200S vorgesehen sein. Dies ermöglicht beispielsweise eine Vergrößerung der Größe des Verstärkungstransistors AMP, was eine Unterdrückung von Rauschen ermöglicht.
  • Wie mit Bezug auf 51 beschrieben, weist die Pixelteilungseinheit 539 eine Struktur auf, die die schwebenden Diffusionen FD, die in den jeweiligen mehreren Pixeln 541 vorgesehen sind, die sich eine Pixelschaltung 210 teilen, elektrisch verbindet. Die elektrische Verbindung unter den schwebenden Diffusionen FD wird durch den Kontaktstellenabschnitt 120 erreicht, der im ersten Substrat 100 vorgesehen ist (53 und 54B). Der elektrische Verbindungsabschnitt, der im ersten Substrat 100 vorgesehen ist (Kontaktstellenabschnitt 120), ist über ein Durchgangskontaktloch 120E mit der Pixelschaltung 210 elektrisch verbunden, die im zweiten Substrat 200 vorgesehen ist. In einem alternativen Strukturbeispiel kann der elektrische Verbindungsabschnitt unter den schwebenden Diffusionen FD im zweiten Substrat 200 vorgesehen sein. In diesem Fall ist die Pixelteilungseinheit 539 mit vier Durchgangskontaktlöchern versehen, die jeweils mit den schwebenden Diffusionen FD1, FD2, FD3 und FD4 verbunden sind. Folglich durchdringt im zweiten Substrat 200 eine erhöhte Anzahl von Durchgangskontaktlöchern die Halbleiterschicht 200S, was den Isolationsbereich 212 vergrößert, der die Ränder der Durchgangskontaktlöcher isoliert. Im Vergleich zu dieser Konfiguration ermöglicht die Struktur, in der der Kontaktstellenabschnitt 120 im ersten Substrat 100 vorgesehen ist (53 und 54B), eine Verringerung der Anzahl von Durchgangskontaktlöchern und der Größe des Isolationsbereichs 212. Folglich kann der Halbleiterelementausbildungsbereich in der Halbleiterschicht 200S mit einer großen Fläche vorgesehen sein. Dies ermöglicht beispielsweise eine Vergrößerung der Größe des Verstärkungstransistors AMP, was Rauschen unterdrückt.
  • Der Elementisolationsbereich 213 ist auf der Seite der vorderen Oberfläche der Halbleiterschicht 200S vorgesehen. Der Elementisolationsbereich 213 weist eine STI-Struktur (flache Grabenisolationsstruktur) auf. Im Elementisolationsbereich 213 ist die Halbleiterschicht 200S in der Dickenrichtung (in der zur Hauptoberfläche des zweiten Substrats 200 senkrechten Richtung) eingeritzt, wobei ein Isolationsfilm in den eingeritzten Abschnitt eingebettet ist. Der Isolationsfilm umfasst beispielsweise Siliziumoxid. Der Elementisolationsbereich 213 isoliert mehrere Transistoren, die die Pixelschaltung 210 bilden, gemäß der Belegung der Pixelschaltung 210 voneinander. Unter dem Elementisolationsbereich 213 (in einem tiefen Abschnitt der Halbleiterschicht 200S) erstreckt sich die Halbleiterschicht 200S (insbesondere der Potentialmuldenbereich 211).
  • Mit Bezug auf 54A, 54B und 55 wird nun eine Beschreibung über einen Unterschied zwischen der Konturform der Pixelteilungseinheit 539 im ersten Substrat 100 (Konturform in der planaren Substratrichtung) und der Konturform der Pixelteilungseinheit 539 im zweiten Substrat 200 gegeben.
  • In der Bildgebungsvorrichtung 1 ist die Pixelteilungseinheit 539 über sowohl dem ersten Substrat 100 als auch dem zweiten Substrat 200 vorgesehen. Die Konturform der Pixelteilungseinheit 539, die im ersten Substrat 100 vorgesehen ist, unterscheidet sich beispielsweise von der Konturform der Pixelteilungseinheit 539, die im zweiten Substrat 200 vorgesehen ist.
  • In 54A und 54B sind die Konturlinien der Pixel 541A, 541B, 541C und 541D durch Linien mit abwechselnden langen und kurzen Strichen dargestellt und die Konturform der Pixelteilungseinheit 539 ist durch eine dicke Linie dargestellt. Die Pixelteilungseinheit 539 im ersten Substrat 100 umfasst beispielsweise zwei Pixel 541 (Pixel 541A und 541B), die benachbart zueinander in der H-Richtung angeordnet sind, und zwei Pixel 541 (Pixel 541C und 541D), die benachbart zu den Pixeln 541A und 541B in der V-Richtung angeordnet sind. Insbesondere umfasst die Pixelteilungseinheit 539 im ersten Substrat 100 vier Pixel 541 von zwei benachbarten Reihen mal zwei benachbarten Spalten und die Pixelteilungseinheit 539 im ersten Substrat 100 weist eine im Wesentlichen quadratische Konturform auf. Im Pixelanordnungsabschnitt 540 sind solche Pixelteilungseinheiten 539 benachbart zueinander in einem Rastermaß von zwei Pixeln in der H-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) und benachbart zueinander in einem Rastermaß von zwei Pixeln in der V-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) angeordnet.
  • In 55 und 56 sind die Konturlinien der Pixel 541A, 541B, 541C und 541D durch Linien mit langen und zwei kurzen Strichen dargestellt und die Konturform der Pixelteilungseinheit 539 ist durch eine dicke Linie dargestellt. Die Konturform der Pixelteilungseinheit 539 im zweiten Substrat 200 ist beispielsweise kleiner als die Konturform der Pixelteilungseinheit 539 im ersten Substrat 100 in der H-Richtung, aber ist größer als die Konturform der Pixelteilungseinheit 539 im ersten Substrat 100 in der V-Richtung. Die Pixelteilungseinheit 539 im zweiten Substrat 200 ist beispielsweise mit einer Größe (Bereich), die einem Pixel in der H-Richtung entspricht, und einer Größe, die vier Pixeln in der V-Richtung entspricht, ausgebildet. Insbesondere ist die Pixelteilungseinheit 539 im zweiten Substrat 200 mit einer Größe ausgebildet, die Pixeln entspricht, die in einer Reihe x vier Spalten benachbart angeordnet sind, und die Pixelteilungseinheit 539 im zweiten Substrat 200 weist eine im Allgemeinen rechteckige Konturform auf.
  • In jeder Pixelschaltung 210 sind beispielsweise der Auswahltransistor SEL, der Verstärkungstransistor AMP, der Rücksetztransistor RST und der FD-Umwandlungssteigerungsschalttransistor FDG in dieser Reihenfolge in der V-Richtung angeordnet (55). Durch Versehen jeder Pixelschaltung 210 mit einer im Allgemeinen rechteckige Konturform, wie vorstehend beschrieben, können vier Transistoren (Auswahltransistor SEL, der Verstärkungstransistor AMP, der Rücksetztransistor RST und der FD-Umwandlungssteigerungsschalttransistor FDG) in einer Richtung (in 55 der V-Richtung) angeordnet sein. Dies ermöglicht, dass der Drain des Verstärkungstransistors AMP und der Drain des Rücksetztransistors RST in einem Diffusionsbereich (Diffusionsbereich, der mit der Leistungsversorgungsleitung VDD verbunden ist) geteilt werden. Ein Ausbildungsbereich für jede Pixelschaltung 210 kann beispielsweise im Allgemeinen wie ein Quadrat geformt sein (siehe nachstehend beschriebene 68). In diesem Fall sind zwei Transistoren entlang einer Richtung angeordnet, was zu einer Schwierigkeit beim Teilen des Drains des Verstärkungstransistors AMP und des Drains des Rücksetztransistors RST in einem Diffusionsbereich führt. Folglich werden durch Formen des Ausbildungsbereichs für die Pixelschaltung 210 im Allgemeinen wie ein Rechteck vier Transistoren leicht in der Nähe zueinander angeordnet, was eine Verkleinerung des Ausbildungsbereichs für die Pixelschaltung 210 ermöglicht. Mit anderen Worten, die Pixel können miniaturisiert werden. Wenn die Größe des Ausbildungsbereichs für die Pixelschaltung 210 nicht verkleinert werden muss, kann außerdem die Größe des Ausbildungsbereichs für den Verstärkungstransistor AMP vergrößert werden, was ermöglicht, dass Rauschen unterdrückt wird.
  • Nahe der vorderen Oberfläche der Halbleiterschicht 200S ist beispielsweise ein VSS-Kontaktbereich 218, der mit der Referenzpotentialleitung VSS verbunden ist, zusätzlich zum Auswahltransistor SEL, Verstärkungstransistor AMP, Rücksetztransistor RST und zum FD-Umwandlungssteigerungsschalttransistor FDG vorgesehen. Der VSS-Kontaktbereich 218 umfasst beispielsweise einen Halbleiterbereich vom p-Typ. Der VSS-Kontaktbereich 218 ist mit dem VSS-Kontaktbereich 118 des ersten Substrats 100 (Halbleiterschicht 100S) über einen Draht in der Verdrahtungsschicht 200T und das Durchgangskontaktloch 121E elektrisch verbunden. Der VSS-Kontaktbereich 218 ist beispielsweise benachbart zur Source des FD-Umwandlungssteigerungsschalttransistors FDG über den Elementisolationsbereich 213 vorgesehen ( 55) .
  • Nun wird mit Bezug auf 54B und 55 eine Beschreibung über eine Positionsbeziehung zwischen der Pixelteilungseinheit 539, die im ersten Substrat 100 vorgesehen ist, und der Pixelteilungseinheit 539, die im zweiten Substrat 200 vorgesehen ist, gegeben. Eine der zwei Pixelteilungseinheiten 539, die in der V-Richtung des ersten Substrats 100 angeordnet sind (beispielsweise die Pixelteilungseinheit 539 auf der Oberseite des Blatts von 54B), ist beispielsweise mit einer der zwei Pixelteilungseinheiten 539 verbunden, die in der H-Richtung des zweiten Substrats 200 angeordnet sind (beispielsweise der Pixelteilungseinheit 530 auf der linken Seite des Blatts von 55). Die andere der zwei Pixelteilungseinheiten 539, die in der V-Richtung des ersten Substrats 100 angeordnet sind (beispielsweise die Pixelteilungseinheit 539 auf der Unterseite des Blatts von 54B), ist beispielsweise mit der anderen der zwei Pixelteilungseinheiten 539 verbunden, die in der H-Richtung des zweiten Substrats 200 angeordnet sind (beispielsweise der Pixelteilungseinheit 539 auf der rechten Seite des Blatts von 55).
  • In den zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, ist beispielsweise die interne Belegung (Anordnung der Transistoren und dergleichen) von einer der Pixelteilungseinheiten 539 im Wesentlichen gleich einer Belegung, die durch Invertieren der internen Belegung der anderen Pixelteilungseinheit 539 in der V-Richtung und der H-Richtung erhalten wird. Effekte, die durch diese Belegung erzeugt werden, werden nachstehend beschrieben.
  • In den zwei Pixelteilungseinheiten 539, die in der V-Richtung des ersten Substrats 100 angeordnet sind, ist jeder der Kontaktstellenabschnitte 120 in einem zentralen Abschnitt der Konturform der Pixelteilungseinheit 539, das heißt im zentralen Abschnitt der Pixelteilungseinheit 539 in der V-Richtung und der H-Richtung angeordnet ( 54B). Andererseits weist die Pixelteilungseinheit 539 im zweiten Substrat 200 eine im Allgemeinen rechteckige Konturform auf, die in der V-Richtung lang ist, wie vorstehend beschrieben, und folglich ist beispielsweise der Verstärkungstransistor AMP, der mit dem Kontaktstellenabschnitt 120 verbunden ist, in einer Position über dem Zentrum der Pixelteilungseinheit 539 in der V-Richtung im Blatt angeordnet. Wenn beispielsweise die zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, eine identische interne Belegung aufweisen, ist der Abstand zwischen dem Verstärkungstransistor AMP von einer der Pixelteilungseinheiten 539 und dem Kontaktstellenabschnitt 120 (beispielsweise dem Kontaktstellenabschnitt 120 der Pixelteilungseinheit 539 auf der Oberseite des Blatts von 54) relativ kurz. Der Abstand zwischen dem Verstärkungstransistor AMP der anderen der Pixelteilungseinheiten 539 und dem Kontaktstellenabschnitt 120 (beispielsweise dem Kontaktstellenabschnitt 120 der Pixelteilungseinheit 539 auf der Unterseite des Blatts von 54) ist jedoch lang. Folglich weist der Draht, der erforderlich ist, um den Verstärkungstransistor AMP und den Kontaktstellenabschnitt 120 zu verbinden, eine vergrößerte Fläche auf und eine Verdrahtungsbelegung der Pixelteilungseinheit 539 kann kompliziert sein. Dies kann sich auf die Miniaturisierung der Bildgebungsvorrichtung 1 auswirken.
  • In den zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, ermöglicht dagegen das gegenseitige Invertieren der internen Belegungen der Pixelteilungseinheiten 539 zumindest in der V-Richtung eine Verringerung des Abstandes zwischen dem Verstärkungstransistor AMP und dem Kontaktstellenabschnitt 120 in beiden Pixelteilungseinheiten 539. Folglich erleichtert diese Konfiguration im Vergleich zur Konfiguration, in der die zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, eine identische interne Belegung aufweisen, die Miniaturisierung der Bildgebungsvorrichtung 1. Es ist zu beachten, dass eine planare Belegung von jeder der mehreren Pixelteilungseinheiten 539 des zweiten Substrats 200 innerhalb des in 55 dargestellten Umfangs seitlich symmetrisch ist, aber dass, wenn die Belegung der ersten Verdrahtungsschicht W1, die in der nachstehend beschriebenen 56 dargestellt ist, hinzugefügt wird, die planare Belegung seitlich asymmetrisch ist.
  • Außerdem sind die internen Belegungen der zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, vorzugsweise auch in der H-Richtung gegenseitig invertiert. Der Grund wird nachstehend erläutert. Wie in 56 dargestellt, sind die zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, jeweils mit den Kontaktstellenabschnitten 120 und 121 des ersten Substrats 100 verbunden. Die Kontaktstellenabschnitte 120 und 121 sind beispielsweise im zentralen Abschnitt in der H-Richtung der zwei Pixelteilungseinheiten 539 angeordnet (zwischen den zwei Pixelteilungseinheiten 539 angeordnet), die in der H-Richtung des zweiten Substrats 200 angeordnet sind. Durch auch gegenseitiges Invertieren der internen Belegungen der zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, in der H-Richtung kann folglich der Abstand zwischen jeder der mehreren Pixelteilungseinheiten 539 im zweiten Substrat 200 und jedem der Kontaktstellenabschnitte 120 und 121 verringert werden. Mit anderen Worten, die Miniaturisierung der Bildgebungsvorrichtung 1 wird weiter erleichtert.
  • Außerdem muss die Position der Konturlinie der Pixelteilungseinheit 539 im zweiten Substrat 200 nicht auf die Position der Konturlinie von irgendeiner der Pixelteilungseinheiten 539 im ersten Substrat 100 ausgerichtet sein. In einer der zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind (beispielsweise die Pixelteilungseinheit 539 auf der linken Seite des Blatts von 56), ist beispielsweise eine der Konturlinien in der V-Richtung (beispielsweise die Konturlinie auf der Oberseite des Blatts von 56) außerhalb von einer der Konturlinien der entsprechenden Pixelteilungseinheit 539 im ersten Substrat 100 in der V-Richtung angeordnet (beispielsweise der Pixelteilungseinheit 539 auf der Oberseite des Blatts von 54B). Außerdem ist in der anderen der zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind (beispielsweise die Pixelteilungseinheit 539 auf der rechten Seite des Blatts von 56), die andere der Konturlinien in der V-Richtung (beispielsweise die Konturlinie auf der Unterseite des Blatts von 56) außerhalb der anderen der Konturlinien in der V-Richtung der entsprechenden Pixelteilungseinheit 539 im ersten Substrat 100 (beispielsweise der Pixelteilungseinheit 539 auf der Unterseite des Blatts von 54B) angeordnet. Durch gegenseitiges Anordnen der Pixelteilungseinheiten 539 im zweiten Substrat 200 und der Pixelteilungseinheiten 539 im ersten Substrat 100, wie vorstehend beschrieben, kann der Abstand zwischen dem Verstärkungstransistor AMP und dem Kontaktstellenabschnitt 120 verringert werden. Folglich wird die Miniaturisierung der Bildgebungsvorrichtung 1 erleichtert.
  • Zwischen den mehreren Pixelteilungseinheiten 539 im zweiten Substrat 200 müssen außerdem die Positionen der Konturlinien nicht aufeinander ausgerichtet sein. In den zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, sind beispielsweise die Positionen der Konturlinien in der V-Richtung aufeinander fehlausgerichtet. Dies ermöglicht eine Verringerung des Abstandes zwischen dem Verstärkungstransistor AMP und dem Kontaktstellenabschnitt 120. Folglich wird die Miniaturisierung der Bildgebungsvorrichtung 1 erleichtert.
  • Mit Bezug auf 54B und 56 wird die wiederholte Anordnung der Pixelteilungseinheiten 539 im Pixelanordnungsabschnitt 540 beschrieben. Die Pixelteilungseinheit 539 im ersten Substrat 100 weist eine Größe, die zwei Pixeln 541 in der H-Richtung entspricht, und eine Größe, die zwei Pixeln 541 in der V-Richtung entspricht, auf (54B). Beispielsweise sind im Pixelanordnungsabschnitt 540 im ersten Substrat 100 die Pixelteilungseinheiten 539 jeweils mit einer Größe, die vier Pixeln 541 entspricht, wiederholt benachbart zueinander in einem Rastermaß von zwei Pixeln in der H-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) und in einem Rastermaß von zwei Pixeln in der V-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) angeordnet. Alternativ kann ein Paar der Pixelteilungseinheiten 539, die benachbart zueinander in der V-Richtung angeordnet sind, im Pixelanordnungsabschnitt 540 im ersten Substrat 100 vorgesehen sein. Im Pixelanordnungsabschnitt 540 im ersten Substrat 100 sind beispielsweise Paare der Pixelteilungseinheiten 539 wiederholt benachbart zueinander in einem Rastermaß von zwei Pixeln in der H-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) und in einem Rastermaß von zwei Pixeln in der V-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) angeordnet. Die Pixelteilungseinheit 539 im zweiten Substrat 200 weist eine Größe, die einem Pixel 541 in der H-Richtung entspricht, und eine Größe, die vier Pixeln 541 in der V-Richtung entspricht, auf (56). Im Pixelanordnungsabschnitt 540 im zweiten Substrat 200 ist beispielsweise ein Paar der Pixelteilungseinheiten 539, das zwei Pixelteilungseinheiten 539 jeweils mit einer Größe umfasst, die vier Pixeln 541 entspricht, vorgesehen. Die Pixelteilungseinheiten 539 sind benachbart zueinander in der H-Richtung angeordnet, aber in der V-Richtung aufeinander fehlausgerichtet. Im Pixelanordnungsabschnitt 540 im zweiten Substrat 200 sind beispielsweise Paare der Pixelteilungseinheiten 539 wiederholt ohne Spalt mit einem Rastermaß von zwei Pixeln in der H-Richtung (Rastermaß, das zwei Pixeln 541 entspricht) und in einem Rastermaß von vier Pixeln in der V-Richtung (Rastermaß, das vier Pixeln 541 entspricht) angeordnet. Eine solche wiederholte Anordnung der Pixelteilungseinheiten 539 ermöglicht, dass die Pixelteilungseinheiten 539 ohne Spalt angeordnet werden. Folglich wird die Miniaturisierung der Bildgebungsvorrichtung 1 erleichtert.
  • Der Verstärkungstransistor AMP weist vorzugsweise beispielsweise eine dreidimensionale Struktur eines Lamellentyps oder dergleichen auf (53). Dies vergrößert die Größe einer effektiven Gate-Breite, was ermöglicht, dass Rauschen unterdrückt wird. Der Auswahltransistor SEL, der Rücksetztransistor RST und der FD-Umwandlungssteigerungsschalttransistor FDG weisen beispielsweise eine planare Struktur auf. Der Verstärkungstransistor AMP kann eine planare Struktur aufweisen. Alternativ können der Auswahltransistor SEL, der Rücksetztransistor RST und der FD-Umwandlungssteigerungsschalttransistor FDG eine dreidimensionale Struktur aufweisen.
  • Die Verdrahtungsschicht 200T umfasst beispielsweise einen Passivierungsfilm 221, einen Zwischenschichtisolationsfilm 222 und mehrere Drähte (eine erste Verdrahtungsschicht W1, eine zweite Verdrahtungsschicht W2, eine dritte Verdrahtungsschicht W3 und eine vierte Verdrahtungsschicht W4). Der Passivierungsfilm 221 steht mit der vorderen Oberfläche der Halbleiterschicht 200S in einer solchen Weise in Kontakt, dass er beispielsweise die ganze vordere Oberfläche der Halbleiterschicht 200S bedeckt. Der Passivierungsfilm 221 bedeckt die Gate-Elektrode von jedem des Auswahltransistors SEL, des Verstärkungstransistors AMP, des Rücksetztransistors RST und des FD-Umwandlungssteigerungsschalttransistors FDG. Der Zwischenschichtisolationsfilm 222 ist zwischen dem Passivierungsfilm 221 und dem dritten Substrat 300 vorgesehen. Der Zwischenschichtisolationsfilm 222 trennt die mehreren Drähte (die erste Verdrahtungsschicht W1, die zweite Verdrahtungsschicht W2, die dritte Verdrahtungsschicht W3 und die vierte Verdrahtungsschicht W4) voneinander. Der Zwischenschichtisolationsfilm 222 umfasst beispielsweise Siliziumoxid.
  • Die Verdrahtungsschicht 200T ist beispielsweise mit der ersten Verdrahtungsschicht W1, der zweiten Verdrahtungsschicht W2, der dritten Verdrahtungsschicht W3, der vierten Verdrahtungsschicht W4 und den Kontaktabschnitten 201 und 202 versehen, die in dieser Reihenfolge von der Seite der Halbleiterschicht 200S angeordnet sind, und diese Komponenten sind durch den Zwischenschichtisolationsfilm 222 voneinander isoliert. Der Zwischenschichtisolationsfilm 222 ist mit der ersten Verdrahtungsschicht W1, der zweiten Verdrahtungsschicht W2, der dritten Verdrahtungsschicht W3 oder der vierten Verdrahtungsschicht W4 und mehreren Verbindungsabschnitten, die jede der Verdrahtungsschichten mit der unteren Schicht verbinden, versehen. Die Verbindungsabschnitte sind jeweils ein Verbindungsloch, das im Zwischenschichtisolationsfilm 222 vorgesehen ist und in das ein leitfähiges Material eingebettet ist. Der Zwischenschichtisolationsfilm 222 ist beispielsweise mit einem Verbindungsabschnitt 218V versehen, der die erste Verdrahtungsschicht W1 mit dem VSS-Kontaktbereich 218 der Halbleiterschicht 200S verbindet. Der Verbindungsabschnitt, der die Elemente im zweiten Substrat 200 verbindet, weist beispielsweise einen Lochdurchmesser auf, der vom Lochdurchmesser von jedem der Durchgangskontaktlöcher 120E und 121E und der Durchgangskontaktlöcher TGV verschieden ist. Insbesondere weist das Verbindungsloch, das die Elemente im zweiten Substrat 200 verbindet, vorzugsweise einen kleineren Lochdurchmesser auf als jedes der Durchgangskontaktlöcher 120E und 121E und der Durchgangskontaktlöcher TGV. Der Grund wird nachstehend erläutert. Die Verbindungsabschnitte (Verbindungsabschnitt 218V und dergleichen), die in der Verdrahtungsschicht 200T vorgesehen sind, weisen eine kleinere Tiefe als die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV auf. Folglich ermöglichen die Verbindungsabschnitte, dass ein leitfähiges Material in das Verbindungsloch leichter als die Durchgangskontaktlöcher 120E und 121E und die Durchgangskontaktlöcher TGV eingebettet wird. Indem der Lochdurchmesser von jedem der Verbindungsabschnitte kleiner gemacht wird als der Lochdurchmesser von jedem der Durchgangskontaktlöcher 120E und 121E und der Durchgangskontaktlöcher TGV, wird die Miniaturisierung der Bildgebungsvorrichtung 1 erleichtert.
  • Die erste Verdrahtungsschicht W1 verbindet beispielsweise das Durchgangskontaktloch 120E mit dem Gate des Verstärkungstransistors AMP und der Source des FD-Umwandlungssteigerungsschalttransistors FDG (insbesondere das Verbindungsloch, das die Source des FD-Umwandlungssteigerungsschalttransistors FDG erreicht). Die erste Verdrahtungsschicht W1 verbindet beispielsweise das Durchgangskontaktloch 121E und den Verbindungsabschnitt 218V, wobei folglich der VSS-Kontaktbereich 218 der Halbleiterschicht 200S und der VSS-Kontaktbereich 118 der Halbleiterschicht 100S elektrisch verbunden werden.
  • Nun wird eine planare Konfiguration der Verdrahtungsschicht 200T unter Verwendung von 57 bis 59 beschrieben. 57 stellt ein Beispiel einer planaren Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar. 58 stellt ein Beispiel einer planaren Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar. 59 stellt ein Beispiel einer planaren Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar.
  • Die dritte Verdrahtungsschicht W3 umfasst beispielsweise Drähte TRG1, TRG2, TRG3, TRG4, SELL, RSTL und FDGL, die sich in der H-Richtung (Reihenrichtung) erstrecken (58). Die Drähte entsprechen mehreren Reihenansteuersignalleitungen 542, die mit Bezug auf 51 beschrieben sind. Die Drähte TRG1, TRG2, TRG3 und TRG4 sollen Ansteuersignale zu Übertragungs-Gates TG1, TG2, TG3 und TG4 senden. Die Drähte TRG1, TRG2, TRG3 und TRG4 sind jeweils mit den Übertragungs-Gates TG1, TG2, TG3 und TG4 über die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und das Durchgangskontaktloch 120E verbunden. Der Draht SELL soll ein Ansteuersignal zum Gate des Auswahltransistors SEL senden, der Draht RSTL soll ein Ansteuersignal zum Gate des Rücksetztransistors RST senden und der Draht FDGL soll ein Ansteuersignal zum Gate des FD-Umwandlungssteigerungsschalttransistors FDG senden. Die Drähte SELL, RSTL und FDGL sind mit den Gates des Auswahltransistors SEL, des Rücksetztransistors RST und des FD-Umwandlungssteigerungsschalttransistors FDG über die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und den Verbindungsabschnitt verbunden.
  • Die vierte Verdrahtungsschicht W4 umfasst beispielsweise die Leistungsversorgungsleitung VDD, die Referenzpotentialleitung VSS und die vertikale Signalleitung 543, die sich in der V-Richtung (Spaltenrichtung) erstrecken (59). Die Leistungsversorgungsleitung VDD ist mit dem Drain des Verstärkungstransistors AMP und dem Drain des Rücksetztransistors RST über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und den Verbindungsabschnitt verbunden. Die Referenzpotentialleitung VSS ist mit dem VSS-Kontaktbereich 218 über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und den Verbindungsabschnitt 218V verbunden. Außerdem ist die Referenzpotentialleitung VSS mit dem VSS-Kontaktbereich 118 des ersten Substrats 100 über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1, das Durchgangskontaktloch 121E und den Kontaktstellenabschnitt 121 verbunden. Die vertikale Signalleitung 543 ist mit der Source (Vout) des Auswahltransistors SEL über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und den Verbindungsabschnitt verbunden.
  • Die Kontaktabschnitte 201 und 202 können in Positionen vorgesehen sein, in denen die Kontaktabschnitte 201 und 202 mit dem Pixelanordnungsabschnitt 240 in der Draufsicht überlappen (beispielsweise 50), oder können im Randabschnitt 540B außerhalb des Pixelanordnungsabschnitts 540 vorgesehen sein (beispielsweise 53). Die Kontaktabschnitte 201 und 202 sind in der vorderen Oberfläche (Oberfläche der Seite der Verdrahtungsschicht 200T) des zweiten Substrats 200 vorgesehen. Die Kontaktabschnitte 201 und 202 umfassen beispielsweise Metall wie z. B. Cu (Kupfer) und Al (Aluminium). Die Kontaktabschnitte 201 und 202 liegen an der vorderen Oberfläche (Oberfläche der Seite des dritten Substrats 300) der Verdrahtungsschicht 200T frei. Die Kontaktabschnitte 201 und 202 werden verwendet, um das zweite Substrat 200 und das dritte Substrat 300 elektrisch zu verbinden und zu laminieren.
  • 53 stellt ein Beispiel dar, in dem eine Peripherieschaltung im Randabschnitt 540B des zweiten Substrats 200 vorgesehen ist. Die Peripherieschaltung kann einen Teil der Reihenansteuersektion 520, einen Teil der Spaltensignalverarbeitungssektion 550 oder dergleichen umfassen. Wie in 50 dargestellt, können anstelle der Peripherieschaltung, die im Randabschnitt 540B des zweiten Substrats 200 angeordnet ist, außerdem Verbindungslochabschnitte H1 und H2 nahe dem Pixelanordnungsabschnitt 540 angeordnet sein.
  • Das dritte Substrat 300 umfasst beispielsweise die Verdrahtungsschicht 300T und die Halbleiterschicht 300S in dieser Reihenfolge von der Seite des zweiten Substrats 200. Die vordere Oberfläche der Halbleiterschicht 300S ist beispielsweise auf der Seite des zweiten Substrats 200 vorgesehen. Die Halbleiterschicht 300S umfasst ein Siliziumsubstrat. Eine Schaltung ist in einem Abschnitt der Seite der vorderen Oberfläche der Halbleiterschicht 300S vorgesehen. Insbesondere ist der Abschnitt der Seite der vorderen Oberfläche der Halbleiterschicht 300S beispielsweise mit zumindest einigen der Eingangssektion 510A, der Reihenansteuersektion 520, der Zeitablaufsteuersektion 530, der Spaltensignalverarbeitungssektion 550, der Bildsignalverarbeitungssektion 560 und der Ausgangssektion 510B versehen. Die Verdrahtungsschicht 300T, die zwischen der Halbleiterschicht 300S und dem zweiten Substrat 200 vorgesehen ist, umfasst beispielsweise einen Zwischenschichtisolationsfilm, mehrere Verdrahtungsschichten, in die die Verdrahtungsschicht 300T durch den Zwischenschichtisolationsfilm aufgetrennt ist, und die Kontaktabschnitte 301 und 302. Die Kontaktabschnitte 301 und 302 liegen an der vorderen Oberfläche der Verdrahtungsschicht 300T (Oberfläche der Seite des zweiten Substrats 200) frei. Der Kontaktabschnitt 301 steht mit dem Kontaktabschnitt 201 des zweiten Substrats 200 in Kontakt und der Kontaktabschnitt 302 steht mit dem Kontaktabschnitt 202 des zweiten Substrats 200 in Kontakt. Die Kontaktabschnitte 301 und 302 sind mit einer Schaltung elektrisch verbunden, die in der Halbleiterschicht 300S ausgebildet ist (beispielsweise zumindest irgendeiner der Eingangssektion 510A, der Reihenansteuersektion 520, der Zeitablaufsteuersektion 530, der Spaltensignalverarbeitungssektion 550, der Bildsignalverarbeitungssektion 560 und der Ausgangssektion 510B). Die Kontaktabschnitte 301 und 302 umfassen beispielsweise Cu (Kupfer), Aluminium (Al) und dergleichen. Ein externer Anschluss TA ist beispielsweise mit der Eingangssektion 510A über den Verbindungslochabschnitt H1 verbunden und ein externer Anschluss TB ist mit der Ausgangssektion 510B über den Verbindungslochabschnitt H2 verbunden.
  • Nun werden Merkmale der Bildgebungsvorrichtung 1 beschrieben.
  • Im Allgemeinen umfasst die Bildgebungsvorrichtung als Hauptkomponenten Photodioden und eine Pixelschaltung. In dieser Hinsicht erhöht eine vergrößerte Größe von jeder der Photodioden die Ladung, die sich aus der photoelektrischen Umwandlung ergibt, was zu einem verbesserten Rauschabstand (S/N-Verhältnis) von Pixelsignalen führt. Dies ermöglicht, dass die Bildgebungsvorrichtung bessere Bilddaten (Bildinformationen) ausgibt. Andererseits verringert eine vergrößerte Größe von jedem der Transistoren, die in der Pixelschaltung enthalten sind (insbesondere eine vergrößerte Größe des Verstärkungstransistors), Rauschen, das in der Pixelschaltung erzeugt wird, was zu einem verbesserten Rauschabstand (S/N-Verhältnis) von Pixelsignalen führt. Dies ermöglicht, dass die Bildgebungsvorrichtung bessere Bilddaten (Bildinformationen) ausgibt.
  • In einer Bildgebungsvorrichtung, in der Photodioden und eine Pixelschaltung in einem Halbleitersubstrat vorgesehen sind, kann jedoch eine vergrößerte Fläche von jeder der Photodioden innerhalb der begrenzten Fläche des Halbleitersubstrats die Größe von jedem der in der Pixelschaltung enthaltenen Transistoren verringern. Außerdem kann eine vergrößerte Größe von jedem der Transistoren, die in der Pixelschaltung enthalten sind, die Fläche von jeder der Photodioden verringern.
  • Um diese Probleme zu lösen, verwendet beispielsweise die Bildgebungsvorrichtung 1 der vorliegenden Ausführungsform eine Struktur, in der die mehreren Pixel 541 sich eine Pixelschaltung 210 teilen und in der die geteilte Pixelschaltung 210 mit den Photodioden PD überlappend angeordnet ist. Dies ermöglicht, dass die Fläche jeder Photodiode PD und die Größe jedes Transistors, der in der Pixelschaltung 210 enthalten ist, innerhalb der begrenzten Fläche des Halbleitersubstrats maximiert werden. Dies verbessert das S/N-Verhältnis der Pixelsignale, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Bilddaten (Bildinformationen) ausgibt.
  • Wenn die Struktur, in der die mehreren Pixel 541 sich eine Pixelschaltung 210 teilen und die Pixelschaltung 210 mit den Photodioden PD überlappend angeordnet ist, implementiert wird, erstrecken sich mehrere Drähte, die mit der einen Pixelschaltung 210 verbunden sind, von den schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541. Um eine große Fläche für das Halbleitersubstrat bereitzustellen, das die Pixelschaltung 210 bildet, kann beispielsweise ein Verbindungsdraht, der die mehreren sich erstreckenden Drähte miteinander verbindet, ausgebildet werden. Für mehrere Drähte, die sich von den VSS-Kontaktbereichen 118 erstrecken, kann ebenso ein Verbindungsdraht, der die mehreren sich erstreckenden Drähte miteinander verbindet, ausgebildet werden.
  • In einem Fall, in dem ein Verbindungsdraht, der mehrere Drähte verbindet, die sich von den schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541 erstrecken, im Halbleitersubstrat 200 ausgebildet wird, das die Pixelschaltung 210 bildet, kann die Fläche, in der die Transistoren, die in der Pixelschaltung 210 enthalten sind, ausgebildet werden, verkleinert werden. Ebenso kann in einem Fall, in dem ein Verbindungsdraht, der mehrere Drähte verbindet, die sich von den VSS-Kontaktbereichen 118 der jeweiligen mehreren Pixel 541 erstrecken, im Halbleitersubstrat 200 ausgebildet wird, das die Pixelschaltung 210 bildet, die Fläche, in der die Transistoren, die in der Pixelschaltung 210 enthalten sind, ausgebildet werden, verkleinert werden.
  • Um dieses Problem zu lösen, kann beispielsweise die Bildgebungsvorrichtung 1 der vorliegenden Ausführungsform eine Struktur umfassen, in der die mehreren Pixel 541 sich eine Pixelschaltung 210 teilen und die geteilte Pixelschaltung 210 mit den Photodioden PD überlappend angeordnet ist und in der das erste Substrat 100 mit dem Verbindungsdraht, der die schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541 miteinander verbindet, und dem Verbindungsdraht, der die VSS-Kontaktbereiche 118, die in den jeweiligen mehreren Pixeln 541 enthalten sind, miteinander verbindet, versehen ist.
  • In einem Fall, in dem das vorstehend beschriebene zweite Herstellungsverfahren als Herstellungsverfahren zum Versehen des ersten Substrats 100 mit dem Verbindungsdraht, der die schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541 miteinander verbindet, und dem Verbindungsdraht, der die VSS-Kontaktbereiche 118, die in den jeweiligen mehreren Pixeln 541 enthalten sind, miteinander verbindet, verwendet wird, dann kann beispielsweise die Herstellung unter Verwendung eines geeigneten Prozesses erreicht werden, der der Konfiguration von jedem des ersten Substrats 100 und des zweiten Substrats 200 entspricht. Folglich kann eine Bildgebungsvorrichtung 1 mit hoher Qualität und hoher Leistung hergestellt werden. Außerdem kann ein leichter Prozess verwendet werden, um Verbindungsdrähte für das erste Substrat 100 und das zweite Substrat 200 auszubilden. Insbesondere in einem Fall, in dem das vorstehend beschriebene zweite Herstellungsverfahren verwendet wird, werden Elektroden, die mit den schwebenden Diffusionen FD verbunden sind, und Elektroden, die mit den VSS-Kontaktbereichen 118 verbunden sind, jeweils auf der vorderen Oberfläche des ersten Substrats 100 und der vorderen Oberfläche des zweiten Substrats 200 vorgesehen, die als Laminierungsgrenzoberflächen des ersten Substrats 100 und des zweiten Substrats 200 verwendet werden. Ferner werden vorzugsweise größere Elektroden auf den zwei Substratoberflächen ausgebildet, so dass, wenn das erste Substrat 100 und das zweite Substrat 200 laminiert werden, die Elektroden, die auf den zwei Substratoberflächen ausgebildet sind, selbst in einem Fall miteinander in Kontakt kommen, in dem die auf den zwei Substratoberflächen vorgesehenen Elektroden aufeinander fehlausgerichtet sind. In diesem Fall können die Elektroden schwierig innerhalb der begrenzten Flächen der Pixel anzuordnen sein, die in der Bildgebungsvorrichtung 1 enthalten sind.
  • Um die Aufgabe zu erreichen, den Bedarf an großen Elektroden auf den Laminierungsgrenzoberflächen des ersten Substrats 100 und des zweiten Substrats 200 zu erfüllen, kann beispielsweise die Bildgebungsvorrichtung 1 der vorliegenden Ausführungsform das vorstehend beschriebene erste Herstellungsverfahren als Herstellungsverfahren verwenden, in dem die mehreren Pixel 541 sich eine Pixelschaltung 210 teilen und in dem die geteilte Pixelschaltung 210 mit den Photodioden PD überlappend angeordnet ist. Dies erleichtert die Ausrichtung der auf dem ersten Substrat 100 und auf dem zweiten Substrat 200 ausgebildeten Elemente, was die Herstellung einer Bildgebungsvorrichtung mit hoher Qualität und hoher Leistung ermöglicht. Ferner umfasst die Bildgebungsvorrichtung eine spezielle Struktur, die unter Verwendung dieses Herstellungsverfahrens erhalten wird. Insbesondere umfasst die Bildgebungsvorrichtung eine Struktur, in der die Halbleiterschicht 100S und die Verdrahtungsschicht 100T des ersten Substrats 100 und die Halbleiterschicht 200S und die Verdrahtungsschicht 200T des zweiten Substrats 200 in dieser Reihenfolge gestapelt sind, mit anderen Worten, eine Struktur, in der das erste Substrat 100 und das zweite Substrat 200 in einer Vorderseiten-Rückseiten-Richtung gestapelt sind, und umfasst die Durchgangskontaktlöcher 120E und 121E, die sich von der Seite der vorderen Oberfläche der Halbleiterschicht 200S des zweiten Substrats 200 zur vorderen Oberfläche der Halbleiterschicht 100S des ersten Substrats 100 durch Durchdringen der Halbleiterschicht 200S und der Verdrahtungsschicht 100T des ersten Substrats 100 erstrecken.
  • Das erste Herstellungsverfahren wird verwendet, um das zweite Substrat 200 und die Struktur, in der das erste Substrat 100 mit dem Verbindungsdraht, der die schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541 miteinander verbindet, und dem Verbindungsdraht, der die VSS-Kontaktbereiche 118 der jeweiligen mehreren Pixel 541 miteinander verbindet, versehen ist, und die Pixelschaltung 210 im zweiten Substrat 200 ausgebildet ist, zu stapeln. Dann kann sich eine Wärmebehandlung, die erforderlich ist, um aktive Elemente auszubilden, die in der Pixelschaltung 210 enthalten sind, auf die Verbindungsdrähte auswirken, die am ersten Substrat 100 ausgebildet sind.
  • Um die Aufgabe zu erreichen, den nachteiligen Effekt der Wärmebehandlung während der Ausbildung von aktiven Elementen zu verhindern, verwendet die Bildgebungsvorrichtung 1 der vorliegenden Ausführungsform wünschenswerterweise ein sehr wärmebeständiges leitfähiges Material für den Verbindungsdraht, der die schwebenden Diffusionen FD in den jeweiligen mehreren Pixeln 541 miteinander verbindet, und den Verbindungsdraht, der die VSS-Kontaktbereiche 118 der jeweiligen mehreren Pixel 541 miteinander verbindet. Als sehr wärmebeständiges leitfähiges Material kann insbesondere ein Material, das einen höheren Schmelzpunkt als jenen von zumindest einem Teil eines Verdrahtungsmaterials, das in der Verdrahtungsschicht 200T des zweiten Substrats 200 enthalten ist, aufweist, verwendet werden.
  • Die Bildgebungsvorrichtung 1 der vorliegenden Ausführungsform umfasst folglich beispielsweise (1) die Struktur, in der das erste Substrat 100 und das zweite Substrat 200 in einer Vorderseiten-Rückseiten-Richtung gestapelt sind (insbesondere die Struktur, in der die Halbleiterschicht 100S und die Verdrahtungsschicht 100T des ersten Substrats 100 und die Halbleiterschicht 200S und die Verdrahtungsschicht 200T des zweiten Substrats 200 in dieser Reihenfolge gestapelt sind), (2) die Struktur, die mit den Durchgangskontaktlöchern 120E und 121E versehen ist, die sich von der Seite der vorderen Oberfläche der Halbleiterschicht 200S des zweiten Substrats 200 zur vorderen Oberfläche der Halbleiterschicht 100S des ersten Substrats 100 durch Durchdringen der Halbleiterschicht 200S und der Verdrahtungsschicht 100T des ersten Substrats 100 erstrecken, und (3) die Struktur, die ein sehr wärmebeständiges leitfähiges Material für den Verbindungsdraht, der die schwebenden Diffusionen FD miteinander verbindet, die in den jeweiligen mehreren Pixeln 541 enthalten sind, und den Verbindungsdraht, der die VSS-Kontaktbereiche 118 miteinander verbindet, die in den jeweiligen mehreren Pixeln 541 enthalten sind, verwendet. Dies ermöglicht, dass das erste Substrat 100 mit dem Verbindungsdraht, der die schwebenden Diffusionen FD miteinander verbindet, die in den jeweiligen mehreren Pixeln 541 enthalten sind, und dem Verbindungsdraht, der die VSS-Kontaktbereiche 118 miteinander verbindet, die in den jeweiligen mehreren Pixeln 541 enthalten sind, versehen wird, ohne große Elektroden, die an der Grenzfläche zwischen dem ersten Substrat 100 und dem zweiten Substrat 200 vorgesehen sind.
  • [Operationen der Bildgebungsvorrichtung 1]
  • Nun werden Operationen der Bildgebungsvorrichtung 1 unter Verwendung von 60 und 61 beschrieben. 60 und 61 entsprechen 50, in der Pfeile, die Pfade von Signalen darstellen, zusätzlich eingezeichnet sind. In 60 stellen Pfeile ein Eingangssignal, das extern in die Bildgebungsvorrichtung 1 eingegeben wird, und Pfade eines Leistungsversorgungspotentials und eines Referenzpotentials dar. In 61 stellen Pfeile einen Signalpfad eines Pixelsignals dar, das aus der Bildgebungsvorrichtung 1 nach außen ausgegeben wird. Ein Eingangssignal (beispielsweise ein Pixeltakt oder ein Synchronisationssignal) wird beispielsweise in die Bildgebungsvorrichtung 1 über die Eingangssektion 510A eingegeben und dann zur Reihenansteuersektion 520 des dritten Substrats 300 übertragen, und die Reihenansteuersektion 520 erzeugt Reihenansteuersignale. Die Reihenansteuersignale werden zum zweiten Substrat 200 über die Kontaktabschnitte 301 und 301 gesendet. Ferner erreichen die Reihenansteuersignale die Pixelteilungseinheiten 539 im Pixelanordnungsabschnitt 540 über die Reihenansteuersignalleitungen 542 in der Verdrahtungsschicht 200T. Von den Reihenansteuersignalen, die die Pixelteilungseinheiten 539 im zweiten Substrat 200 erreicht haben, werden die anderen Ansteuersignale als jene für die Übertragungs-Gates TG in die Pixelschaltung 210 eingegeben, um die Transistoren anzusteuern, die in der Pixelschaltung 210 enthalten sind. Die Ansteuersignale für die Übertragungs-Gates TG werden in die Übertragungs-Gates TG1, TG2, TG3 und TG4 im ersten Substrat 100 über die Durchgangskontaktlöcher TGV eingegeben, um die Pixel 541A, 541B, 541C und 541D anzusteuern (60). Außerdem werden das Leistungsversorgungspotential und das Referenzpotential, die zur Eingangssektion 510A (Eingangsanschluss 511) des dritten Substrats 300 von außerhalb der Bildgebungsvorrichtung 1 zugeführt werden, zum zweiten Substrat 200 über die Kontaktabschnitte 301 und 201 gesendet, und zu den Pixelschaltungen 210 für die jeweiligen Pixelteilungseinheiten 539 über die Drähte in der Verdrahtungsschicht 200T zugeführt. Das Referenzpotential wird auch zu den Pixeln 541A, 541B, 541C und 541D im ersten Substrat 100 über die Durchgangskontaktlöcher 121E zugeführt. Andererseits werden Pixelsignale, die durch photoelektrische Umwandlung durch die Pixel 541A, 541B, 541C und 541D im ersten Substrat 100 erhalten werden, über die Durchgangskontaktlöcher 120E zu den Pixelschaltungen 210 im zweiten Substrat 200 für die jeweiligen Pixelteilungseinheiten 539 gesendet. Pixelsignale auf der Basis der vorstehend beschriebenen Pixelsignale werden von den Pixelschaltungen 210 zum dritten Substrat 300 über die vertikalen Signalleitungen 543 und die Kontaktabschnitte 202 und 302 gesendet. Die Pixelsignale werden durch die Spaltensignalverarbeitungssektion 550 und die Bildsignalverarbeitungssektion 560 des dritten Substrats 300 verarbeitet und dann werden die verarbeiteten Pixelsignale über die Ausgangssektion 510B nach außen ausgegeben.
  • [Effekte]
  • In der vorliegenden Ausführungsform unterscheiden sich die Substrate, in denen die Pixel 541A, 541B, 541C und 541D (Pixelteilungseinheiten 539) vorgesehen sind, von dem Substrat, in dem die Pixelschaltungen 210 vorgesehen sind (erstes Substrat 100 und zweites Substrat 200). Dies ermöglicht eine Vergrößerung der Fläche von jedem der Pixel 541A, 541B, 541C und 541D und der Fläche der Pixelschaltung 210 im Vergleich zu einem Fall, in dem die Pixel 541A, 541B, 541C und 541D und die Pixelschaltungen 210 in einem identischen Substrat ausgebildet sind. Folglich kann die Menge an Pixelsignalen, die durch photoelektrische Umwandlung erhalten werden, erhöht werden und das Transistorrauschen von der Pixelschaltung 210 kann verringert werden. Diese Konfigurationen ermöglichen, dass der Rauschabstand von Pixelsignalen verbessert wird, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt. Außerdem kann die Bildgebungsvorrichtung 1 miniaturisiert werden (mit anderen Worten, die Pixelgröße und die Größe der Bildgebungsvorrichtung 1 können verringert werden). In der Bildgebungsvorrichtung 1 ermöglicht eine verringerte Pixelgröße eine Erhöhung der Anzahl von Pixeln pro Einheitsfläche, was ermöglicht, dass Bilder mit hoher Qualität ausgegeben werden.
  • Außerdem sind in der Bildgebungsvorrichtung 1 das erste Substrat 100 und das zweite Substrat 200 durch die Durchgangskontaktlöcher 120E und 121E elektrisch miteinander verbunden, die im Isolationsbereich 212 vorgesehen sind. Ein Verfahren, in dem das erste Substrat 100 und das zweite Substrat 200 durch Verbindungskontaktstellenelektroden oder unter Verwendung von Durchgangskontaktlöchern (beispielsweise TSV (Durchgangs-Si-Kontaktloch), die die Halbleiterschicht durchdringen, miteinander verbunden werden, ist beispielsweise möglich. Im Vergleich zu einem solchen Verfahren ermöglicht das Vorsehen der Durchgangskontaktlöcher 120E und 121E im Isolationsbereich 212 eine Verkleinerung der Fläche, die erforderlich ist, um das erste Substrat 100 und das zweite Substrat 200 zu verbinden. Dies ermöglicht wiederum eine Verringerung der Pixelgröße und der Größe der Bildgebungsvorrichtung 1. Außerdem ermöglicht das weitere Verkleinern der Fläche pro Pixel eine Erhöhung der Auflösung. Wenn eine Verkleinerung der Chipgröße unnötig ist, können die Ausbildungsbereiche für die Pixel 541A, 541B, 541C und 541D und die Pixelschaltung 210 vergrößert werden. Folglich kann die Menge an Pixelsignalen, die durch photoelektrische Umwandlung erhalten werden, erhöht werden und Rauschen von den Transistoren, die in der Pixelschaltung 210 enthalten sind, kann verringert werden. Dies verbessert den Rauschabstand der Pixelsignale, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt.
  • Außerdem unterscheidet sich in der Bildgebungsvorrichtung 1 das Substrat, in dem die Pixelschaltungen 210 vorgesehen sind, von dem Substrat, in dem die Spaltensignalverarbeitungssektion 550 und die Bildsignalverarbeitungssektion 560 vorgesehen sind (zweites Substrat 200 und drittes Substrat 300). Dies ermöglicht eine Vergrößerung der Fläche der Pixelschaltung 210 und der Flächen der Spaltensignalverarbeitungssektion 550 und der Bildsignalverarbeitungssektion 560 im Vergleich zu einem Fall, in dem die Pixelschaltungen 210 und sowohl die Spaltensignalverarbeitungssektion 550 als auch die Bildsignalverarbeitungssektion 560 in einem identischen Substrat ausgebildet sind. Dies ermöglicht eine Verringerung von Rauschen, das in der Spaltensignalverarbeitungssektion 550 erzeugt wird, und ermöglicht die Montage einer fortschrittlicheren Bildverarbeitungsschaltung in der Bildsignalverarbeitungssektion 560. Folglich wird der Rauschabstand von Pixelsignalen verbessert, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt.
  • In der Bildgebungsvorrichtung 1 ist außerdem der Pixelanordnungsabschnitt 540 im ersten Substrat 100 und im zweiten Substrat 200 vorgesehen und die Spaltensignalverarbeitungssektion 560 und die Bildsignalverarbeitungssektion 560 sind im dritten Substrat 300 vorgesehen. Außerdem sind die Kontaktabschnitte 201, 202, 301 und 302, die das zweite Substrat 200 und das dritte Substrat 300 verbinden, über dem Pixelanordnungsabschnitt 540 ausgebildet. Folglich können die Kontaktabschnitte 201, 202, 301 und 302 frei verlegt werden, wobei verhindert wird, dass die verschiedenen Drähte, die in den Pixelanordnungen enthalten sind, die Belegung stören. Dies ermöglicht, dass die Kontaktabschnitte 201, 202, 301 und 302 für die elektrische Verbindung zwischen dem zweiten Substrat 200 und dem dritten Substrat 300 verwendet werden. Die Verwendung der Kontaktabschnitte 201, 202, 301 und 302 erhöht beispielsweise den Freiheitsgrad der Belegung der Spaltensignalverarbeitungssektion 550 und der Bildsignalverarbeitungssektion 560. Dies ermöglicht eine Verringerung von Rauschen, das in der Spaltensignalverarbeitungssektion 550 erzeugt wird, und ermöglicht die Montage einer fortschrittlicheren Bildverarbeitungsschaltung in der Bildsignalverarbeitungssektion 560. Folglich wird der Rauschabstand von Pixelsignalen verbessert, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt.
  • In der Bildgebungsvorrichtung 1 durchdringt außerdem der Pixelisolationsabschnitt 117 die Halbleiterschicht 100S. Selbst in einem Fall, in dem eine verkleinerte Fläche pro Pixel den Abstand zwischen benachbarten Pixeln (Pixeln 541A, 541B, 541C und 541D) verringert, kann somit eine mögliche Farbmischung unter den Pixeln 541A, 541B, 541C und 541D unterdrückt werden. Somit wird der Rauschabstand von Pixelsignalen verbessert, was ermöglicht, dass die Bildgebungsvorrichtung bessere Pixeldaten (Bildinformationen) ausgibt.
  • In der Bildgebungsvorrichtung 1 ist außerdem die Pixelschaltung 210 für jede Pixelteilungseinheit 539 vorgesehen. Diese Konfiguration ermöglicht die Vergrößerung der Ausbildungsbereiche für die Transistoren, die die Pixelschaltung 210 bilden (Verstärkungstransistor AMP, Rücksetztransistor RST, Auswahltransistor SEL und FD-Umwandlungssteigerungsschalttransistor FDG) im Vergleich zu einer Konfiguration, in der die Pixelschaltung 210 für jedes der Pixel 541A, 541B, 541C und 541D vorgesehen ist. Der Ausbildungsbereich für den Verstärkungstransistor AMP wird beispielsweise vergrößert, was ermöglicht, dass Rauschen unterdrückt wird. Folglich wird der Rauschabstand von Pixelsignalen verbessert, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt.
  • In der Bildgebungsvorrichtung 1 ist ferner das erste Substrat 100 mit dem Kontaktstellenabschnitt 120 versehen, der die schwebenden Diffusionen FD (schwebenden Diffusionen FD1, FD2, FD3 und FD4) in den vier Pixeln (Pixeln 541A, 541B, 541C und 541D) elektrisch verbindet. Dies ermöglicht eine Verringerung der Anzahl von Durchgangskontaktlöchern (Durchgangskontaktlöchern 120E), die das erste Substrat 100 und das zweite Substrat 200 verbinden, im Vergleich zu einem Fall, in dem der Kontaktstellenabschnitt 120, wie vorstehend beschrieben, im zweiten Substrat 200 vorgesehen ist. Folglich kann die Größe des Isolationsbereichs 212 verringert werden, was einen Ausbildungsbereich (Halbleiterschicht 200S) mit einer ausreichenden Größe für die Transistoren schafft, die die Pixelschaltung 210 bilden. Dies ermöglicht eine Verringerung des Rauschens von den Transistoren, die in der Pixelschaltung 210 enthalten sind, was den Rauschabstand von Pixelsignalen verbessert. Folglich kann die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgeben.
  • Ein modifiziertes Beispiel der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen wird nachstehend beschrieben. In dem nachstehend beschriebenen modifizierten Beispiel sind Komponenten, die den vorstehend beschriebenen Ausführungsformen gemeinsam sind, identische Bezugszeichen in der Beschreibung zugewiesen.
  • <2. Modifiziertes Beispiel 1>
  • 62 bis 66 stellen ein modifiziertes Beispiel einer planaren Konfiguration der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 62 stellt schematisch eine planare Konfiguration nahe der vorderen Oberfläche der Halbleiterschicht 200S im zweiten Substrat 200 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 55. 63 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1, der Halbleiterschicht 200S, die mit der ersten Verdrahtungsschicht W1 verbunden ist, und von Komponenten des ersten Substrats 100 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 56. 64 stellt ein Beispiel einer planaren Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 57. 65 stellt ein Beispiel einer planaren Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 58. 66 stellt ein Beispiel einer planaren Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 59.
  • Im vorliegenden modifizierten Beispiel, wie in 63 dargestellt, wird die interne Belegung von einer der zwei Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind (beispielsweise die Pixelteilungseinheit 539 auf der rechten Seite des Blatts von 63), durch Invertieren der internen Belegung der anderen Pixelteilungseinheit 539 (beispielsweise auf der linken Seite des Blatts von 63) nur in der H-Richtung erhalten. Außerdem ist die Fehlausrichtung in der V-Richtung zwischen der Konturlinie der einen Pixelteilungseinheit 539 und der Konturlinie der anderen Pixelteilungseinheit 539 signifikanter als die vorstehend in den Ausführungsformen beschriebene Fehlausrichtung (59). Folglich ermöglicht eine signifikantere Fehlausrichtung in der V-Richtung eine Verringerung des Abstandes zwischen dem Verstärkungstransistor AMP in der anderen Pixelteilungseinheit 539 und dem Kontaktstellenabschnitt 120, der mit dem Verstärkungstransistor AMP verbunden ist (Kontaktstellenabschnitt 120 der anderen der zwei Pixelteilungseinheiten 539, die in der V-Richtung angeordnet sind, die in 54 dargestellt sind (Pixelteilungseinheit 539 auf der Unterseite des Blatts von 54)). Mit einer solchen Belegung kann im modifizierten Beispiel 1 der Bildgebungsvorrichtung 1, die in 62 bis 66 dargestellt ist, die Fläche der zwei Pixelteilungseinheiten 539, die in der H-Richtung angeordnet sind, gleich der Fläche der Pixelteilungseinheiten 539 im zweiten Substrat 200 gemacht werden, die in den Ausführungsformen vorstehend beschrieben sind, ohne in der V-Richtung die planaren Belegungen der zwei Pixelteilungseinheiten 539 gegenseitig zu invertieren. Es ist zu beachten, dass die planare Belegung der Pixelteilungseinheiten 539 im ersten Substrat 100 zur planaren Belegung, die vorstehend in den Ausführungsformen beschrieben ist (54A und 54B), identisch ist. Folglich kann die Bildgebungsvorrichtung 1 im vorliegenden modifizierten Beispiel Effekte ähnlich zu jenen der vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1 erzeugen. Die Anordnung der Pixelteilungseinheiten 539 im zweiten Substrat 200 ist nicht auf die Anordnungen begrenzt, die in der Ausführungsform und in dem vorliegenden modifizierten Beispiel beschrieben sind.
  • <3. Modifiziertes Beispiel 2>
  • 67 bis 72 stellen ein modifiziertes Beispiel einer planaren Konfiguration der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 67 stellt schematisch eine planare Konfiguration des ersten Substrats 100 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 54A. 68 stellt schematisch eine planare Konfiguration nahe der vorderen Oberfläche der Halbleiterschicht 200S im zweiten Substrat 200 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 55. 69 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1, der Halbleiterschicht 200S, die mit der ersten Verdrahtungsschicht W1 verbunden ist, und von Komponenten des ersten Substrats 100 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 56. 70 stellt ein Beispiel einer planaren Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 57. 71 stellt ein Beispiel einer planaren Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 58. 72 stellt ein Beispiel einer planaren Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 59.
  • Im vorliegenden modifizierten Beispiel weist die Kontur jeder Pixelschaltung 210 eine im Allgemeinen quadratische planare Form auf (68 und dergleichen). In dieser Hinsicht unterscheidet sich die planare Konfiguration der Bildgebungsvorrichtung 1 in dem vorliegenden modifizierten Beispiel von der planaren Konfiguration der vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1.
  • Die Pixelteilungseinheit 539 im ersten Substrat 100 ist beispielsweise über einem Pixelbereich von zwei Reihen mal zwei Spalten ausgebildet und weist eine im Allgemeinen quadratische planare Form auf, wie es bei den vorstehend beschriebenen Ausführungsformen der Fall ist (67). In jeder Pixelteilungseinheit 539 erstrecken sich beispielsweise die horizontalen Abschnitte TGbs der Übertragungs-Gates TG1 und TG3 der Pixel 541A und 541C in einer der Pixelspalten jeweils von einer Position, in der der horizontale Abschnitt TGb mit dem vertikalen Abschnitt TGa überlappt, in Richtung des zentralen Abschnitts der Pixelteilungseinheit 539 in der H-Richtung (insbesondere einer Richtung zu den Außenkanten der Pixel 541A und 541C hin und einer Richtung zum zentralen Abschnitt der Pixelteilungseinheit 539 hin) und die horizontalen Abschnitte TGb der Übertragungs-Gates TG2 und TG4 der Pixel 541B und 541D in der anderen der Pixelspalten erstrecken sich jeweils von einer Position, in der der horizontale Abschnitt TGb mit dem vertikalen Abschnitt TGa überlappt, in Richtung der Außenseite der Pixelteilungseinheit 539 in der H-Richtung (insbesondere einer Richtung zu den Außenkanten der Pixel 541B und 541D hin und einer Richtung zur Außenseite der Pixelteilungseinheit 539 hin). Der Kontaktstellenabschnitt 120, der mit den schwebenden Diffusionen FD verbunden ist, ist im zentralen Abschnitt der Pixelteilungseinheit 539 (im zentralen Abschnitt der Pixelteilungseinheit 539 in der H-Richtung und der V-Richtung) vorgesehen und der Kontaktstellenabschnitt 121, der mit den VSS-Kontaktbereichen 118 verbunden ist, ist an Enden der Pixelteilungseinheit 539 zumindest in der H-Richtung (in 67 in der H-Richtung und der V-Richtung) vorgesehen.
  • In einem alternativen Anordnungsbeispiel können die horizontalen Abschnitte TGbs der Übertragungs-Gates TG1, TG2, TG3 und TG4 ausschließlich in Bereichen vorgesehen sein, die dem vertikalen Abschnitt TGa zugewandt sind. In diesem Fall ist die Halbleiterschicht 200S wahrscheinlich in kleine Abschnitte unterteilt, wie vorstehend in den Ausführungsformen beschrieben. Folglich ist das Ausbilden von großen Transistoren in der Pixelschaltung 210 schwierig. Andererseits, wenn die horizontalen Abschnitte TGbs der Übertragungs-Gates TG1, TG2, TG3 und TG4 sich jeweils in der H-Richtung von der Position erstrecken, in der der horizontale Abschnitt TGb mit dem vertikalen Abschnitt TGa überlappt, wie im modifizierten Beispiel beschrieben, kann die Breite der Halbleiterschicht 200S erhöht werden, wie vorstehend in den Ausführungsformen beschrieben. Insbesondere können die Positionen der Durchgangskontaktlöcher TGV1 und TGV3 in der H-Richtung, die mit den Übertragungs-Gates TG1 und TG3 verbunden sind, in der Nähe der Position des Durchgangskontaktlochs 120E in der H-Richtung angeordnet werden und die Positionen der Durchgangskontaktlöcher TGV2 und TGV4 in der H-Richtung, die mit den Übertragungs-Gates TG2 und TG4 verbunden sind, können in der Nähe der Position des Durchgangskontaktlochs 121E in der H-Richtung angeordnet werden (69). Dies ermöglicht eine Erhöhung der Breite (Größe in der H-Richtung) der Halbleiterschicht 200S, die sich in der V-Richtung erstreckt, wie vorstehend in den Ausführungsformen beschrieben. Dies ermöglicht eine Vergrößerung der Größe von jedem der Transistoren in der Pixelschaltung 210, insbesondere der Größe des Verstärkungstransistors AMP. Folglich wird der Rauschabstand von Pixelsignalen verbessert, was ermöglicht, dass die Bildgebungsvorrichtung 1 bessere Pixeldaten (Bildinformationen) ausgibt.
  • Die Pixelteilungseinheit 539 im zweiten Substrat 200 ist beispielsweise im Wesentlichen identisch zur Pixelteilungseinheit 539 im ersten Substrat 100 in der Größe in der H-Richtung und der V-Richtung und ist beispielsweise über einem Bereich vorgesehen, der einem Pixelbereich von im Wesentlichen zwei Reihen mal zwei Spalten entspricht. In jeder Pixelschaltung 210 sind beispielsweise der Auswahltransistor SEL und der Verstärkungstransistor AMP in der V-Richtung in einer Halbleiterschicht 200S angeordnet, die sich in der V-Richtung erstreckt, und der FD-Umwandlungssteigerungsschalttransistor FDG und der Rücksetztransistor RST sind in der V-Richtung in einer Halbleiterschicht 200S angeordnet, die sich in der V-Richtung erstreckt. In der H-Richtung ist die eine Halbleiterschicht 200S, in der der Auswahltransistor SEL und der Verstärkungstransistor AMP vorgesehen sind, in Nebeneinanderstellung über den Isolationsbereich 212 mit der einen Halbleiterschicht 200S angeordnet, in der der FD-Umwandlungssteigerungsschalttransistor FDG und der Rücksetztransistor RST vorgesehen sind. Der Isolationsbereich 212 erstreckt sich in der V-Richtung (68).
  • Nun wird die Kontur der Pixelteilungseinheit 539 im zweiten Substrat 200 mit Bezug auf 68 und 69 beschrieben. Die Pixelteilungseinheit 539 im ersten Substrat 100, die in 67 dargestellt ist, ist beispielsweise mit dem Verstärkungstransistor AMP und dem Auswahltransistor SEL, die auf einer Seite (der linken Seite des Blatts von 69) des Kontaktstellenabschnitts 120 in der H-Richtung vorgesehen sind, und mit dem FD-Umwandlungssteigerungsschalttransistor FDG und dem Rücksetztransistor RST, die auf der anderen Seite (der rechten Seite des Blatts von 69) des Kontaktstellenabschnitts 120 in der H-Richtung vorgesehen sind, verbunden. Vier Außenkanten, die nachstehend beschrieben werden, bestimmen die Kontur der Teilungseinheit 541 im zweiten Substrat 200 mit dem Verstärkungstransistor AMP, dem Auswahltransistor SEL, dem FD-Umwandlungssteigerungsschalttransistor FDG und dem Rücksetztransistor RST.
  • Eine erste Außenkante ist eine Außenkante an einem Ende (dem Ende auf der Oberseite des Blatts von 69) der Halbleiterschicht 200S mit dem Auswahltransistor SEL und den Verstärkungstransistor AMP in der V-Richtung. Die erste Außenkante ist zwischen dem Verstärkungstransistor AMP, der in der Pixelteilungseinheit 539 enthalten ist, und dem Auswahltransistor SEL, der in der Pixelteilungseinheit 539 enthalten ist, die zur vorstehend beschriebenen Pixelteilungseinheit 539 benachbart ist, auf einer Seite der Pixelteilungseinheit 539 (auf der Oberseite des Blatts von 69) in der V-Richtung vorgesehen. Insbesondere ist die erste Außenkante zwischen dem Verstärkungstransistor AMP und dem Auswahltransistor SEL im zentralen Abschnitt des Elementisolationsbereichs 213 in der V-Richtung vorgesehen. Eine zweite Außenkante ist eine Außenkante am anderen Ende (dem Ende auf der Unterseite des Blatts von 69) der Halbleiterschicht 200S mit dem Auswahltransistor SEL und dem Verstärkungstransistor AMP in der V-Richtung. Die zweite Außenkante ist zwischen dem Auswahltransistor SEL, der in der Pixelteilungseinheit 539 enthalten ist, und dem Verstärkungstransistor AMP, der in der Pixelteilungseinheit 539 enthalten ist, die zur vorstehend beschriebenen Pixelteilungseinheit 539 benachbart ist, auf der anderen Seite der Pixelteilungseinheit 539 (auf der Unterseite des Blatts von 69) in der V-Richtung vorgesehen. Insbesondere ist die zweite Außenkante zwischen dem Auswahltransistor SEL und dem Verstärkungstransistor AMP im zentralen Abschnitt des Elementisolationsbereichs 213 in der V-Richtung vorgesehen. Eine dritte Außenkante ist eine Außenkante am anderen Ende (dem Ende auf der Unterseite des Blatts von 69) der Halbleiterschicht 200S mit dem Rücksetztransistor RST und dem FD-Umwandlungssteigerungsschalttransistor FDG in der V-Richtung. Die dritte Außenkante ist zwischen dem FD-Umwandlungssteigerungsschalttransistor FDG, der in der Pixelteilungseinheit 539 enthalten ist, und dem Rücksetztransistor RST, der in der Pixelteilungseinheit 539 enthalten ist, die zur vorstehend beschriebenen Pixelteilungseinheit 539 benachbart ist, auf der anderen Seite der Pixelteilungseinheit 539 (auf der Unterseite des Blatts von 69) in der V-Richtung vorgesehen. Insbesondere ist die dritte Außenkante zwischen dem FD-Umwandlungssteigerungsschalttransistor FDG und dem Rücksetztransistor RST im zentralen Abschnitt des Elementisolationsbereichs 213 in der V-Richtung vorgesehen. Eine vierte Außenkante ist eine Außenkante an einem Ende (dem Ende auf der Oberseite des Blatts von 69) der Halbleiterschicht 200S mit dem Rücksetztransistor RST und dem FD-Umwandlungssteigerungsschalttransistor FDG in der V-Richtung. Die vierte Außenkante ist zwischen dem Rücksetztransistor RST, der in der Pixelteilungseinheit 539 enthalten ist, und dem FD-Umwandlungssteigerungsschalttransistor FDG (nicht dargestellt), der in der Pixelteilungseinheit 539 enthalten ist, die zur vorstehend beschriebenen Pixelteilungseinheit 539 benachbart ist, auf der einen Seite der Pixelteilungseinheit 539 (auf der Oberseite des Blatts von 69) in der V-Richtung vorgesehen. Insbesondere ist die vierte Außenkante zwischen dem Rücksetztransistor RST und dem FD-Umwandlungssteigerungsschalttransistor FDG im zentralen Abschnitt des Elementisolationsbereichs 213 (nicht dargestellt) in der V-Richtung vorgesehen.
  • In der Kontur der Pixelteilungseinheit 539 im zweiten Substrat 200 mit der ersten, der zweiten, der dritten und der vierten Außenkante, wie vorstehend beschrieben, sind die dritte und die vierte Außenkante von der ersten und der zweiten Außenkante in Richtung einer Seite in der V Richtung versetzt (mit anderen Worten, die dritte und die vierte Außenkante sind von der ersten und der zweiten Außenkante in Richtung einer Seite in der V-Richtung versetzt). Die Verwendung einer solchen Belegung ermöglicht, dass sowohl das Gate des Verstärkungstransistors AMP als auch die Source des FD-Umwandlungssteigerungsschalttransistors FDG so nahe am Kontaktstellenabschnitt 120 wie möglich angeordnet sind. Folglich wird die Fläche der Drähte, die die Transistoren AMP und FDG verbinden, verkleinert, was die Miniaturisierung der Bildgebungsvorrichtung 1 erleichtert. Es ist zu beachten, dass der VSS-Kontaktbereich 218 zwischen der Halbleiterschicht 200S mit dem Auswahltransistor SEL und dem Verstärkungstransistor AMP und der Halbleiterschicht 200S mit dem Rücksetztransistor RST und dem FD-Umwandlungssteigerungsschalttransistor FDG vorgesehen ist. Beispielsweise weisen die mehreren Pixelschaltungen 210 eine identische Anordnung auf.
  • Die Bildgebungsvorrichtung 1 mit dem zweiten Substrat 200, wie vorstehend beschrieben, erzeugt auch Effekte ähnlich zu den vorstehend in den Ausführungsformen beschriebenen. Die Anordnung der Pixelteilungseinheit 539 im zweiten Substrat 200 ist nicht auf die in den vorstehend beschriebenen Ausführungsformen und dem vorliegenden modifizierten Beispiel beschriebene Anordnung begrenzt.
  • <4. Modifiziertes Beispiel 3>
  • 73 bis 78 stellen ein modifiziertes Beispiel einer planaren Konfiguration der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 73 stellt schematisch eine planare Konfiguration des ersten Substrats 100 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 54B. 74 stellt schematisch eine planare Konfiguration nahe der vorderen Oberfläche der Halbleiterschicht 200S im zweiten Substrat 200 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 55. 75 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1, der Halbleiterschicht 200S, die mit der ersten Verdrahtungsschicht W1 verbunden ist, und von Komponenten des ersten Substrats 100 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 56. 76 stellt ein Beispiel einer planaren Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 57. 77 stellt ein Beispiel einer planaren Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 58. 78 stellt ein Beispiel einer planaren Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der vorstehend in den Ausführungsformen beschriebenen 59.
  • Im vorliegenden modifizierten Beispiel erstreckt sich die Halbleiterschicht 200S im zweiten Substrat 200 in der H-Richtung (75). Mit anderen Worten, das vorliegende modifizierte Beispiel entspricht im Wesentlichen einer Konfiguration, die durch Drehen der planaren Konfiguration der Bildgebungsvorrichtung 1, die in 68 und dergleichen dargestellt ist, die vorstehend beschrieben ist, um 90 Grad erhalten wird.
  • Die Pixelteilungseinheit 539 im ersten Substrat 100 ist beispielsweise über einem Pixelbereich von zwei Reihen mal zwei Spalten ausgebildet und weist eine im Allgemeinen quadratische planare Form auf, wie es bei den vorstehend beschriebenen Ausführungsformen der Fall ist (73). In jeder Pixelteilungseinheit 539 erstrecken sich beispielsweise die Übertragungs-Gates TG1 und TG2 der Pixel 541A und 541B in einer der Pixelreihen in Richtung des zentralen Abschnitts der Pixelteilungseinheit 539 in der V-Richtung und die Übertragungs-Gates TG3 und TG4 der Pixel 541C und 541D in der anderen Pixelreihe erstrecken sich in Richtung der Außenseite der Pixelteilungseinheit 539 in der V-Richtung. Der Kontaktstellenabschnitt 120, der mit den schwebenden Diffusionen FD verbunden ist, ist im zentralen Abschnitt der Pixelteilungseinheit 539 vorgesehen und der Kontaktstellenabschnitt 121, der mit den VSS-Kontaktbereichen 118 verbunden ist, ist an Enden der Pixelteilungseinheit 539 zumindest in der V-Richtung vorgesehen (in 73 in der V-Richtung und der H-Richtung). In diesem Fall sind die Positionen der Durchgangskontaktlöcher TGV1 und TGV2 der Übertragungs-Gates TG1 und TG2 in der V-Richtung näher an der Position des Durchgangskontaktlochs 120E in der V-Richtung angeordnet und die Positionen der Durchgangskontaktlöcher TGV3 und TGV4 der Übertragungs-Gates TG3 und TG4 in der V-Richtung sind näher an der Position des Durchgangskontaktlochs 121E in der V-Richtung angeordnet (75). Folglich kann aus einem Grund ähnlich zu dem vorstehend in den Ausführungsformen beschriebenen Grund die Breite (Größe in der V-Richtung) der Halbleiterschicht 200S, die sich in der H-Richtung erstreckt, erhöht werden. Folglich kann die Größe des Verstärkungstransistors AMP vergrößert werden, was ermöglicht, dass mögliches Rauschen unterdrückt wird.
  • Jede Pixelschaltung 210 umfasst den Auswahltransistor SEL und den Verstärkungstransistor AMP, die in der H-Richtung angeordnet sind, und der Rücksetztransistor RST ist in einer Position benachbart zur Pixelschaltung 210 in der V-Richtung über den Auswahltransistor SEL und den Isolationsbereich 212 angeordnet (74). Der FD-Umwandlungssteigerungsschalttransistor FDG ist in Nebeneinanderstellung mit dem Rücksetztransistor RST in der H-Richtung angeordnet. Der VSS-Kontaktbereich 218 ist wie eine Insel im Isolationsbereich 212 vorgesehen. Die dritte Verdrahtungsschicht W3 erstreckt sich beispielsweise in der H-Richtung (77) und die vierte Verdrahtungsschicht W4 erstreckt sich in der V-Richtung (78).
  • Die Bildgebungsvorrichtung 1 mit dem zweiten Substrat 200, wie vorstehend beschrieben, erzeugt auch Effekte ähnlich zu den vorstehend in den Ausführungsformen beschriebenen. Die Anordnung der Pixelteilungseinheit 539 im zweiten Substrat 200 ist nicht auf die in den vorstehend beschriebenen Ausführungsformen und dem vorliegenden modifizierten Beispiel beschriebene Anordnung begrenzt. Die in den vorstehend beschriebenen Ausführungsformen und dem vorliegenden modifizierten Beispiel beschriebene Halbleiterschicht 200S kann sich beispielsweise in der H-Richtung erstrecken.
  • <5. Modifiziertes Beispiel 4>
  • 79 stellt schematisch ein modifiziertes Beispiel einer Querschnittskonfiguration der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 79 entspricht der vorstehend in den Ausführungsformen beschriebenen 50. Im vorliegenden modifizierten Beispiel umfasst die Bildgebungsvorrichtung 1 zusätzlich zu den Kontaktabschnitten 201, 202, 301 und 302 Kontaktabschnitte 203, 204, 303 und 304 in Positionen entgegengesetzt zum zentralen Abschnitt des Pixelanordnungsabschnitts 540. In dieser Hinsicht unterscheidet sich die Bildgebungsvorrichtung 1 des vorliegenden modifizierten Beispiels von der vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1.
  • Die Kontaktabschnitte 203 und 204 sind im zweiten Substrat 200 vorgesehen und an einer Übergangsoberfläche zwischen dem zweiten Substrat 200 und dem dritten Substrat 300 freigelegt. Die Kontaktabschnitte 303 und 304 sind im dritten Substrat 300 vorgesehen und an einer Übergangsoberfläche zwischen dem dritten Substrat 300 und dem zweiten Substrat 200 freigelegt. Der Kontaktabschnitt 203 steht mit dem Kontaktabschnitt 303 in Kontakt und der Kontaktabschnitt 204 steht mit dem Kontaktabschnitt 304 in Kontakt. Insbesondere sind in der Bildgebungsvorrichtung 1 das zweite Substrat 200 und das dritte Substrat 300 durch die Kontaktabschnitte 203, 204, 303 und 304 zusätzlich zu den Kontaktabschnitten 201, 202, 301 und 302 verbunden.
  • Nun werden Operationen der Bildgebungsvorrichtung 1 unter Verwendung von 80 und 81 beschrieben. In 80 stellen Pfeile einen Pfad eines Eingangssignals, das extern in die Bildgebungsvorrichtung 1 eingegeben wird, und Pfade des Leistungsversorgungspotentials und des Referenzpotentials dar. In 81 stellen Pfeile einen Signalpfad eines Pixelsignals dar, das aus der Bildgebungsvorrichtung 1 nach außen ausgegeben wird. Beispielsweise wird ein Eingangssignal in die Bildgebungsvorrichtung 1 über die Eingangssektion 510A eingegeben und dann zur Reihenansteuersektion 520 des dritten Substrats 300 übertragen und die Reihenansteuersektion 520 erzeugt Reihenansteuersignale. Die Reihenansteuersignale werden zum zweiten Substrat 200 über die Kontaktabschnitte 303 und 203 gesendet. Ferner erreichen die Reihenansteuersignale die Pixelteilungseinheiten 539 im Pixelanordnungsabschnitt 540 über die Reihenansteuersignalleitungen 542 in der Verdrahtungsschicht 200T. Von den Reihenansteuersignalen, die die Pixelteilungseinheiten 539 im zweiten Substrat 200 erreicht haben, werden die anderen Ansteuersignale als jene für die Übertragungs-Gates TG in die Pixelschaltung 210 eingegeben, um die Transistoren anzusteuern, die in der Pixelschaltung 210 enthalten sind. Die Ansteuersignale für die Übertragungs-Gates TG werden in die Übertragungs-Gates TG1, TG2, TG3 und TG4 im ersten Substrat 100 über die Durchgangskontaktlöcher TGV eingegeben, um die Pixel 541A, 541B, 541C und 541D anzusteuern. Außerdem werden das Leistungsversorgungspotential und das Referenzpotential, die zur Eingangssektion 510A (Eingangsanschluss 511) des dritten Substrats 300 von außerhalb der Bildgebungsvorrichtung 1 zugeführt werden, zum zweiten Substrat 200 über die Kontaktabschnitte 303 und 203 gesendet und zu den Pixelschaltungen 210 für die jeweiligen Pixelteilungseinheiten 539 über die Drähte in der Verdrahtungsschicht 200T zugeführt. Das Referenzpotential wird auch zu den Pixeln 541A, 541B, 541C und 541D im ersten Substrat 100 über die Durchgangskontaktlöcher 121E zugeführt. Andererseits werden Pixelsignale, die durch photoelektrische Umwandlung durch die Pixel 541A, 541B, 541C und 541D im ersten Substrat 100 erhalten werden, zu den Pixelschaltungen 210 im zweiten Substrat 200 für die jeweiligen Pixelteilungseinheiten 539 gesendet. Pixelsignale auf der Basis der vorstehend beschriebenen Pixelsignale werden von den Pixelschaltungen 210 zum dritten Substrat 300 über die vertikalen Signalleitungen 543 und die Kontaktabschnitte 202 und 302 gesendet. Die Pixelsignale werden durch die Spaltensignalverarbeitungssektion 550 und die Bildsignalverarbeitungssektion 560 des dritten Substrats 300 verarbeitet und dann werden die verarbeiteten Pixelsignale über die Ausgangssektion 510B nach außen ausgegeben.
  • Die Bildgebungsvorrichtung 1 mit den Kontaktabschnitten 203, 204, 303 und 304, wie vorstehend beschrieben, erzeugt auch Effekte ähnlich zu den vorstehend in den Ausführungsformen beschriebenen. Gemäß dem Entwurf der Schaltung im dritten Substrat 300, mit der Drähte über die Kontaktabschnitte 303 und 304 verbunden sind, können die Positionen, die Anzahl und dergleichen der Kontaktabschnitte geändert werden.
  • <6. Modifiziertes Beispiel 5>
  • 82 stellt ein modifiziertes Beispiel einer Querschnittskonfiguration der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 82 entspricht der vorstehend in den Ausführungsformen beschriebenen 53. Im vorliegenden modifizierten Beispiel ist das erste Substrat 100 mit Übertragungstransistoren TR mit einer planaren Struktur versehen. In dieser Hinsicht unterscheidet sich die Bildgebungsvorrichtung 1 des vorliegenden modifizierten Beispiels von der vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1.
  • Im Übertragungstransistor TR umfasst das Übertragungs-Gate TG nur den horizontalen Abschnitt TGb. Mit anderen Worten, das Übertragungs-Gate TG umfasst nicht den vertikalen Abschnitt TGa und ist der Halbleiterschicht 100S zugewandt vorgesehen.
  • Die Bildgebungsvorrichtung 1 mit den Übertragungstransistoren TR der planaren Struktur, wie vorstehend beschrieben, erzeugt auch Effekte ähnlich zu jenen der vorstehend beschriebenen Ausführungsformen. Im Vergleich zum ersten Substrat 100, das mit vertikalen Übertragungstransistoren TR versehen ist, kann das erste Substrat 100, das mit den planaren Übertragungs-Gates TG versehen ist, ferner ermöglichen, dass die Photodioden PD näher an der vorderen Oberfläche der Halbleiterschicht 100S ausgebildet werden, was folglich einen Sättigungssignalbetrag (Qs) erhöht. Außerdem umfasst das Verfahren zum Ausbilden der planaren Übertragungs-Gates TG im ersten Substrat 100 weniger Herstellungsschritte als das Verfahren zum Ausbilden der vertikalen Übertragungs-Gates TG im ersten Substrat 100 und kann sich unwahrscheinlich auf die Photodioden PD in Verbindung mit den Herstellungsschritten auswirken.
  • <7. Modifiziertes Beispiel 6>
  • 83 stellt ein modifiziertes Beispiel einer Pixelschaltung in der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen dar. 83 entspricht der vorstehend in den Ausführungsformen beschriebenen 51. Im vorliegenden modifizierten Beispiel ist jedes Pixel (Pixel 541A) mit der Pixelschaltung 210 versehen. Mit anderen Worten, die Pixelschaltung 210 wird nicht unter mehreren Pixeln geteilt. In dieser Hinsicht unterscheidet sich die Bildgebungsvorrichtung 1 im vorliegenden modifizierten Beispiel von der vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1.
  • Die Bildgebungsvorrichtung 1 im vorliegenden modifizierten Beispiel ist zur vorstehend in den Ausführungsformen beschriebenen Bildgebungsvorrichtung 1 insofern identisch, als das Substrat, in dem die Pixel 541 vorgesehen sind, sich vom Substrat unterscheidet, in dem die Pixelschaltungen 210 vorgesehen sind (erstes Substrat 100 und zweites Substrat 200). Folglich kann die Bildgebungsvorrichtung 1 im vorliegenden modifizierten Beispiel auch Effekte ähnlich zu den vorstehend in den Ausführungsformen beschriebenen erzeugen.
  • <8. Modifiziertes Beispiel 7>
  • 84 stellt ein modifiziertes Beispiel einer planaren Konfiguration des Pixelisolationsabschnitts 117 dar, der vorstehend in den Ausführungsformen beschrieben ist. Spalte können im Pixelisolationsabschnitt 117 ausgebildet sein, der die Pixel 541A, 541B, 541C und 541D umschließt. Mit anderen Worten, nicht die ganze Peripherie der Pixel 541A, 541B, 541C und 541D muss durch den Pixelisolationsabschnitt 117 umschlossen sein. Die Spalte im Pixelisolationsabschnitt 117 sind beispielsweise nahe den Kontaktstellenabschnitten 120 und 121 vorgesehen (54B).
  • In den vorstehend beschriebenen Ausführungsformen wurde ein Beispiel beschrieben, in dem die Bildgebungsvorrichtung 1 die FTI-Struktur mit dem Pixelisolationsabschnitt 117 umfasst, der die Halbleiterschicht 100S durchdringt (siehe 53). Der Pixelisolationsabschnitt 117 kann jedoch eine andere Konfiguration als die FTI-Struktur aufweisen. Der Pixelisolationsabschnitt 117 muss beispielsweise nicht vorgesehen sein, der die Halbleiterschicht 100S vollständig durchdringt, und kann das umfassen, was im Allgemeinen DTI-Struktur (tiefe Grabenisolationsstruktur) genannt wird.
  • <9. Angewendetes Beispiel >
  • 85 stellt ein Beispiel einer allgemeinen Konfiguration eines Bildgebungssystems 7 mit der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen dar.
  • Das Bildgebungssystem 7 ist beispielsweise eine Bildgebungsvorrichtung wie z. B. eine digitale Standbildkamera oder eine Videokamera oder eine elektronische Ausrüstung wie z. B. eine tragbare Endgerätevorrichtung wie z. B. ein Smartphone oder ein Tablet-Endgerät. Das Bildgebungssystem 7 umfasst beispielsweise die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen, eine DSP-Schaltung 243, einen Rahmenspeicher 244, eine Anzeigesektion 245, eine Speichersektion 246, eine Bedienungssektion 247 und eine Leistungsversorgungssektion 248. Im Bildgebungssystem 7 wird eine Busleitung 249 verwendet, um die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen, die DSP-Schaltung 243, der Rahmenspeicher 244, die Anzeigesektion 245, die Speichersektion 246, die Bedienungssektion 247 und die Leistungsversorgungssektion 248 miteinander zu verbinden.
  • Die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen gibt Bilddaten gemäß einfallendem Licht aus. Die DSP-Schaltung 243 ist eine Signalverarbeitungsschaltung, die Signale (Bilddaten) verarbeitet, die aus der Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen ausgibt. Der Rahmenspeicher 244 hält vorübergehend in Rahmeneinheiten die durch die DSP-Schaltung 243 verarbeiteten Bilddaten. Die Anzeigesektion 245 umfasst beispielsweise eine Feldanzeigevorrichtung wie z. B. ein Flüssigkristallfeld oder ein organisches EL-Feld (Elektrolumineszenzfeld) und zeigt Bewegtbilder oder Standbilder an, die durch die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen erfasst werden. Die Speichersektion 246 zeichnet in einem Aufzeichnungsmedium wie z. B. einem Halbleiterspeicher oder einer Festplatte Bilddaten von Bewegtbildern oder Standbildern auf, die durch die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen erfasst werden. Die Bedienungssektion 247 gibt Bedienungsanweisungen für verschiedene Funktionen des Bildgebungssystems 7 gemäß der Bedienung eines Benutzers aus. Die Leistungsversorgungssektion 248 schafft verschiedene Leistungsversorgungen, die als Betriebsleistungsversorgungen für die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen, die DSP-Schaltung 243, den Rahmenspeicher 244, die Anzeigesektion 245, die Speichersektion 246, die Bedienungssektion 247 und die Leistungsversorgungssektion 248 verwendet werden, um Leistung zu diesen Zufuhrzielen zuzuführen, wie geeignet.
  • Nun wird eine Bildgebungsprozedur im Bildgebungssystem 7 beschrieben.
  • 86 stellt ein Beispiel eines Ablaufplans einer Bildgebungsoperation im Bildgebungssystem 7 dar. Der Benutzer bedient die Bedienungssektion 247, um anzuweisen, dass die Bildgebung gestartet wird (Schritt S101). Dann überträgt die Bedienungssektion 247 eine Bildgebungsanweisung zur Bildgebungsvorrichtung 1 (Schritt S102). In Reaktion auf den Empfang der Bildgebungsanweisung führt die Bildgebungsvorrichtung 1 (insbesondere die Systemsteuerschaltung 36) eine Bildgebung gemäß einem vorbestimmten Bildgebungsschema durch (Schritt S103).
  • Die Bildgebungsvorrichtung 1 gibt an die DSP-Schaltung 243 Bilddaten aus, die durch Bildgebung erhalten werden. Hier beziehen sich die Bilddaten auf Daten aller Pixel in Pixelsignalen, die auf der Basis der Ladung erzeugt werden, die vorübergehend in den schwebenden Diffusionen FD gehalten wird. Die DSP-Schaltung 243 führt eine vorbestimmte Signalverarbeitung (beispielsweise Rauschverringerungsverarbeitung und dergleichen) auf der Basis der Bilddaten, die von der Bildgebungsvorrichtung 1 eingegeben werden, aus (Schritt S104). Die DSP-Schaltung 243 bewirkt, dass der Rahmenspeicher 244 die Bilddaten hält, die der vorbestimmten Signalverarbeitung unterzogen werden, und der Rahmenspeicher 244 bewirkt, dass die Speichersektion 246 die Bilddaten speichert (Schritt S105). Die Bildgebung im Bildgebungssystem 7 wird durchgeführt, wie vorstehend beschrieben.
  • Im vorliegenden angewendeten Beispiel wird die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen auf das Bildgebungssystem 7 angewendet. Dies ermöglicht eine Verringerung der Größe der Bildgebungsvorrichtung 1 und eine Erhöhung der Auflösung der Bildgebungsvorrichtung 1, was folglich das Versehen des Bildgebungssystems 7 mit einer verringerten Größe oder einer erhöhten Auflösung ermöglicht.
  • Außerdem werden die Festkörperbildgebungsvorrichtungen 1A, 1B1, 1B2, 1C, 1D und 1E gemäß den vorstehend beschriebenen ersten bis sechsten Ausführungsformen auch auf das Bildgebungssystem 7 angewendet.
  • Außerdem werden die Festkörperbildgebungsvorrichtungen 1F, 1G und 1H gemäß den nachstehend beschriebenen achten bis zehnten Ausführungsformen auch auf das Bildgebungssystem 7 angewendet.
  • <10. Angewendetes Beispiel>
  • [Angewendetes Beispiel 1]
  • Die Technologie gemäß der vorliegenden Offenbarung kann auf verschiedene Produkte angewendet werden. Die Technologie gemäß der vorliegenden Offenbarung kann beispielsweise als Vorrichtung implementiert werden, die in irgendeinem Typ von sich bewegendem Körper wie z. B. einem Kraftfahrzeug, einem Elektrofahrzeug, einem Hybridelektrofahrzeug, einem Motorrad, einem Fahrrad, einer Personenmobilität, einem Flugzeug, einer Drohne, einem Schiff und einem Roboter montiert ist.
  • 87 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems als Beispiel eines Steuersystems eines beweglichen Körpers darstellt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet werden kann.
  • Das Fahrzeugsteuersystem 12000 umfasst mehrere elektronische Steuereinheiten, die über ein Kommunikationsnetz 12001 miteinander verbunden sind. In dem in 87 dargestellten Beispiel umfasst das Fahrzeugsteuersystem 12000 eine Antriebssystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020, eine Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs, eine Detektionseinheit 12040 für fahrzeuginterne Informationen und eine integrierte Steuereinheit 12050. Außerdem sind ein Mikrocomputer 12051, eine Klang/Bild-Ausgabesektion 12052 und eine am Fahrzeug montierte Netzschnittstelle (I/F) 12053 als Funktionskonfiguration der integrierten Steuereinheit 12050 dargestellt.
  • Die Antriebssystemsteuereinheit 12010 steuert den Betrieb von Einrichtungen in Bezug auf das Antriebssystem des Fahrzeugs gemäß verschiedenen Arten von Programmen. Die Antriebssystemsteuereinheit 12010 funktioniert beispielsweise als Steuereinrichtung für eine Antriebskrafterzeugungseinrichtung zum Erzeugen einer Antriebskraft des Fahrzeugs, wie z. B. eine Brennkraftmaschine, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf Räder, einen Lenkmechanismus zum Einstellen des Lenkwinkels des Fahrzeugs, eine Bremseinrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen.
  • Die Karosseriesystemsteuereinheit 12020 steuert den Betrieb von verschiedenen Arten von Einrichtungen, die für eine Fahrzeugkarosserie vorgesehen sind, gemäß verschiedenen Arten von Programmen. Die Karosseriesystemsteuereinheit 12020 funktioniert beispielsweise als Steuereinrichtung für ein schlüsselloses Zugangssystem, ein intelligentes Schlüsselsystem, eine elektrische Fensterhebereinrichtung oder verschiedene Arten von Lampen wie z. B. einen Scheinwerfer, einen Rückfahrscheinwerfer, eine Bremsleuchte, einen Blinker, eine Nebelleuchte oder dergleichen. In diesem Fall können Funkwellen, die von einer mobilen Einrichtung als Alternative zu einem Schlüssel übertragen werden, oder Signale von verschiedenen Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese eingegebenen Funkwellen oder Signale und steuert eine Türschlosseinrichtung, die elektrische Fensterhebereinrichtung, die Lampen oder dergleichen des Fahrzeugs.
  • Die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs detektiert Informationen über die Außenseite des Fahrzeugs mit dem Fahrzeugsteuersystem 12000. Die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs ist beispielsweise mit einer Bildgebungssektion 12031 verbunden. Die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs veranlasst, dass die Bildgebungssektion 12031 ein Bild der Außenseite des Fahrzeugs abbildet, und empfängt das abgebildete Bild. Auf der Basis des empfangenen Bildes kann die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs eine Verarbeitung zum Detektieren eines Objekts wie z. B. eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Schildes, eines Zeichens auf einer Straßenoberfläche oder dergleichen oder eine Verarbeitung zum Detektieren eines Abstandes zu diesem durchführen.
  • Die Bildgebungssektion 12031 ist ein optischer Sensor, der Licht empfängt und der ein elektrisches Signal ausgibt, das einer empfangenen Lichtmenge des Lichts entspricht. Die Bildgebungssektion 12031 kann das elektrische Signal als Bild ausgeben oder kann das elektrische Signal als Informationen über einen gemessenen Abstand ausgeben. Außerdem kann das durch die Bildgebungssektion 12031 empfangene Licht sichtbares Licht sein oder kann unsichtbares Licht wie z. B. Infrarotstrahlen oder dergleichen sein.
  • Die Detektionseinheit 12040 für fahrzeuginterne Informationen detektiert Informationen über das Innere des Fahrzeugs. Die Detektionseinheit 12040 für fahrzeuginterne Informationen ist beispielsweise mit einer Fahrerzustandsdetektionssektion 12041 verbunden, die den Zustand eines Fahrers detektiert. Die Fahrerzustandsdetektionssektion 12041 umfasst beispielsweise eine Kamera, die den Fahrer abbildet. Auf der Basis von Detektionsinformationen, die von der Fahrerzustandsdetektionssektion 12041 eingegeben werden, kann die Detektionseinheit 12040 für fahrzeuginterne Informationen einen Ermüdungsgrad des Fahrers oder einen Konzentrationsgrad des Fahrers berechnen oder kann bestimmen, ob der Fahrer döst.
  • Der Mikrocomputer 12051 kann einen Steuerzielwert für die Antriebskrafterzeugungseinrichtung, den Lenkmechanismus oder die Bremseinrichtung auf der Basis der Informationen über das Innere oder Äußere des Fahrzeugs berechnen, wobei die Informationen durch die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs oder die Detektionseinheit 12040 für fahrzeuginterne Informationen erhalten werden, und einen Steuerbefehl an die Antriebssystemsteuereinheit 12010 ausgeben. Der Mikrocomputer 12051 kann beispielsweise eine zusammenwirkende Steuerung durchführen, die Funktionen eines fortschrittlichen Fahrerassistenzsystems (ADAS) implementieren soll, wobei die Funktionen eine Kollisionsvermeidung oder Stoßmilderung für das Fahrzeug, Verfolgungsfahren auf der Basis eines Verfolgungsabstandes, Fahrzeuggeschwindigkeitshaltefahren, eine Warnung vor einer Kollision des Fahrzeugs, eine Warnung vor einer Abweichung des Fahrzeugs von einer Fahrspur oder dergleichen umfassen.
  • Außerdem kann der Mikrocomputer 12051 eine zusammenwirkende Steuerung, die für automatisches Fahren bestimmt ist, die bewirkt, dass das Fahrzeug autonom ohne Abhängigkeit von der Bedienung des Fahrers fährt, oder dergleichen durch Steuern der Antriebskrafterzeugungseinrichtung, des Lenkmechanismus, der Bremseinrichtung oder dergleichen auf der Basis der Informationen über das Äußere oder das Innere des Fahrzeugs durchführen, wobei die Informationen durch die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs oder die Detektionseinheit 12040 für fahrzeuginterne Informationen erhalten werden.
  • Außerdem kann der Mikrocomputer 12051 einen Steuerbefehl an die Karosseriesystemsteuereinheit 12020 auf der Basis der Informationen über das Äußere des Fahrzeugs ausgeben, wobei die Informationen durch die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs erhalten werden. Der Mikrocomputer 12051 kann beispielsweise eine zusammenwirkende Steuerung, die eine Blendung verhindern soll, durch Steuern des Scheinwerfers, um beispielsweise von Fernlicht auf Abblendlicht zu wechseln, gemäß der Position eines voranfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs, das durch die Detektionseinheit 12030 für Informationen außerhalb des Fahrzeugs detektiert wird, durchführen.
  • Die Klang/Bild-Ausgabesektion 12052 überträgt ein Ausgangssignal eines Klangs und/oder eines Bildes zu einer Ausgabeeinrichtung, die in der Lage ist, Informationen an einen Insassen des Fahrzeugs oder die Außenseite des Fahrzeugs visuell oder akustisch zu melden. In dem Beispiel von 87 sind ein Audiolautsprecher 12061, eine Anzeigesektion 12062 und ein Instrumentenbrett 12063 als Ausgabeeinrichtung dargestellt. Die Anzeigesektion 12062 kann beispielsweise eine Bordanzeige und/oder eine Blickfeldanzeige umfassen.
  • 88 ist ein Diagramm, das ein Beispiel der Installationsposition der Bildgebungssektion 12031 darstellt.
  • In 88 umfasst die Bildgebungssektion 12031 Bildgebungssektionen 12101, 12102, 12103, 12104 und 12105.
  • Die Bildgebungssektionen 12101, 12102, 12103, 12104 und 12105 sind beispielsweise in Positionen an einem vorderen Bug, Seitenspiegeln, einem hinteren Stoßfänger und einer Heckklappe des Fahrzeugs 12100 sowie einer Position an einem oberen Abschnitt einer Windschutzscheibe innerhalb des Inneren des Fahrzeugs angeordnet. Die Bildgebungssektion 12101, die am vorderen Bug vorgesehen ist, und die Bildgebungssektion 12105, die am oberen Abschnitt der Windschutzscheibe im Inneren des Fahrzeugs vorgesehen ist, erhalten hauptsächlich ein Bild der Vorderseite des Fahrzeugs 12100. Die Bildgebungssektionen 12102 und 12103, die an den Seitenspiegeln vorgesehen sind, erhalten hauptsächlich ein Bild der Seiten des Fahrzeugs 12100. Die Bildgebungssektion 12104, die am hinteren Stoßfänger oder an der Heckklappe vorgesehen ist, erhält hauptsächlich ein Bild der Rückseite des Fahrzeugs 12100. Die Bildgebungssektion 12105, die am oberen Abschnitt der Windschutzscheibe innerhalb des Inneren des Fahrzeugs vorgesehen ist, wird hauptsächlich verwendet, um ein voranfahrendes Fahrzeug, einen Fußgänger, ein Hindernis, ein Signal, ein Verkehrsschild, eine Fahrspur oder dergleichen zu detektieren.
  • Im Übrigen stellt 88 ein Beispiel von Photographierbereichen der Bildgebungssektionen 12101 bis 12104 dar. Ein Bildgebungsbereich 12111 stellt den Bildgebungsbereich der Bildgebungssektion 12101 dar, die am vorderen Bug vorgesehen ist. Bildgebungsbereiche 12112 und 12113 stellen jeweils die Bildgebungsbereiche der Bildgebungssektionen 12102 und 12103 dar, die an den Seitenspiegeln vorgesehen sind. Ein Bildgebungsbereich 12114 stellt den Bildgebungsbereich der Bildgebungssektion 12104 dar, die am hinteren Stoßfänger oder an der Heckklappe vorgesehen ist. Ein Vogelperspektivenbild des Fahrzeugs 12100, wie von oben betrachtet, wird durch Überlagern von Bilddaten erhalten, die beispielsweise durch die Bildgebungssektionen 12101 bis 12104 abgebildet werden.
  • Mindestens eine der Bildgebungssektionen 12101 bis 12104 kann eine Funktion zum Erhalten von Abstandsinformationen aufweisen. Mindestens eine der Bildgebungssektionen 12101 bis 12104 kann beispielsweise eine Stereokamera sein, die aus mehreren Bildgebungselementen gebildet ist, oder kann ein Bildgebungselement mit Pixeln für Phasendifferenzdetektion sein.
  • Der Mikrocomputer 12051 kann beispielsweise einen Abstand zu jedem dreidimensionalen Objekt innerhalb der Bildgebungsbereiche 12111 bis 12114 und eine zeitliche Änderung des Abstandes (relative Geschwindigkeit mit Bezug auf das Fahrzeug 12100) auf der Basis der von den Bildgebungssektionen 12101 bis 12104 erhaltenen Abstandsinformationen bestimmen und dadurch als voranfahrendes Fahrzeug ein nächstes dreidimensionales Objekt extrahieren, das insbesondere auf einem Fahrpfad des Fahrzeugs 12100 vorhanden ist und das in im Wesentlichen derselben Richtung wie das Fahrzeug 12100 mit einer vorbestimmten Geschwindigkeit (beispielsweise gleich oder mehr als 0 km/Stunde) fährt. Ferner kann der Mikrocomputer 12051 einen Verfolgungsabstand, der vor einem voranfahrenden Fahrzeug aufrechterhalten werden soll, im Voraus festlegen und eine automatische Bremssteuerung (einschließlich Verfolgungsstoppsteuerung), automatische Beschleunigungssteuerung (einschließlich Verfolgungsstartsteuerung) oder dergleichen durchführen. Folglich ist es möglich, eine zusammenwirkende Steuerung durchzuführen, die für automatisches Fahren bestimmt ist, die bewirkt, dass das Fahrzeug autonom ohne Abhängigkeit von der Bedienung des Fahrers oder dergleichen fährt.
  • Der Mikrocomputer 12051 kann beispielsweise Daten eines dreidimensionalen Objekts über dreidimensionale Objekte in Daten eines dreidimensionalen Objekts eines zweirädrigen Fahrzeugs, eines Fahrzeugs mit Standardgröße, eines Fahrzeugs mit großer Größe, eines Fußgängers, eines Strommasts und anderer dreidimensionaler Objekte auf der Basis der Abstandsinformationen, die von den Bildgebungssektionen 12101 bis 12104 erhalten werden, klassifizieren, die klassifizierten Daten eines dreidimensionalen Objekts extrahieren und die extrahieren Daten eines dreidimensionalen Objekts für die automatische Umgehung eines Hindernisses verwenden. Der Mikrocomputer 12051 identifiziert beispielsweise Hindernisse um das Fahrzeug 12100 als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und Hindernisse, die für den Fahrer des Fahrzeugs 12100 schwierig visuell zu erkennen sind. Dann bestimmt der Mikrocomputer 12051 ein Kollisionsrisiko, das ein Risiko für eine Kollision mit jedem Hindernis angibt. In einer Situation, in der das Kollisionsrisiko gleich oder höher als ein festgelegter Wert ist und folglich eine Möglichkeit einer Kollision besteht, gibt der Mikrocomputer 12051 eine Warnung an den Fahrer über den Audiolautsprecher 12061 oder die Anzeigesektion 12062 aus und führt eine erzwungene Verlangsamung oder Ausweichlenkung über die Fahrsystemsteuereinheit 12010 durch. Der Mikrocomputer 12051 kann dadurch das Fahren unterstützen, um eine Kollision zu vermeiden.
  • Mindestens eine der Bildgebungssektionen 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann beispielsweise einen Fußgänger durch Bestimmen, ob sich ein Fußgänger in abgebildeten Bildern der Bildgebungssektionen 12101 bis 12104 befindet oder nicht, erkennen. Eine solche Erkennung eines Fußgängers wird beispielsweise durch eine Prozedur zum Extrahieren von charakteristischen Punkten in den abgebildeten Bildern der Bildgebungssektionen 12101 bis 12104 als Infrarotkameras und eine Prozedur zum Bestimmen, ob es der Fußgänger ist oder nicht, durch Durchführen einer Mustervergleichsverarbeitung an einer Reihe von charakteristischen Punkten, die die Kontur des Objekts darstellen, durchgeführt. Wenn der Mikrocomputer 12051 bestimmt, dass sich ein Fußgänger in den abgebildeten Bildern der Bildgebungssektionen 12101 bis 12104 befindet, und somit den Fußgänger erkennt, steuert die Klang/Bild-Ausgabesektion 12052 die Anzeigesektion 12062, so dass eine quadratische Konturlinie für die Betonung so angezeigt wird, dass sie auf den erkannten Fußgänger überlagert wird. Die Klang/Bild-Ausgabesektion 12052 kann auch die Anzeigesektion 12062 so steuern, dass ein Bildsymbol oder dergleichen, das den Fußgänger darstellt, in einer gewünschten Position angezeigt wird.
  • Ein Beispiel des Steuersystems für einen beweglichen Körper, auf das die Technologie gemäß der vorliegenden Offenbarung angewendet wird, wurde beschrieben. Die Technologie gemäß der vorliegenden Offenbarung kann auf die Bildgebungssektion 12031 angewendet werden, die in der vorstehend beschriebenen Konfiguration enthalten ist. Insbesondere kann das Folgende auf die Bildgebungssektion 12031 angewendet werden: die Bildgebungsvorrichtung 1 gemäß den vorstehend beschriebenen Ausführungsformen und den modifizierten Beispielen der Ausführungsformen, die Festkörperbildgebungsvorrichtungen 1A bis 1E gemäß den vorstehend beschriebenen ersten bis sechsten Ausführungsformen, und die Festkörperbildgebungsvorrichtungen 1F, 1G und 1H gemäß den nachstehend beschriebenen achten bis zehnten Ausführungsformen. Durch Anwenden der Technologie gemäß der vorliegenden Offenbarung auf die Bildgebungssektion 12031 können abgebildete Bilder mit verringertem Rauschen erhalten werden, was ermöglicht, dass das Steuersystem für einen beweglichen Körper eine genaue Steuerung unter Verwendung der abgebildeten Bilder durchführt.
  • [Angewendetes Beispiel 2]
  • 89 ist eine Ansicht, die ein Beispiel einer schematischen Konfiguration eines Endoskopoperationssystems darstellt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung (vorliegenden Technologie) angewendet werden kann.
  • In 89 ist ein Zustand dargestellt, in dem ein Chirurg (medizinischer Doktor) 11131 ein Endoskopoperationssystem 11000 verwendet, um eine Operation für einen Patienten 11132 auf einem Patientenbett 11133 durchzuführen. Wie dargestellt, umfasst das Endoskopoperationssystem 11000 ein Endoskop 11100, andere Operationsinstrumente 11110 wie z. B. einen Pneumoperitoneumtubus 11111 und eine Energieeinrichtung 11112, eine Stützarmvorrichtung 11120, die das Endoskop 11100 daran abstützt, und einen Wagen 11200, auf dem verschiedene Vorrichtungen für die Endoskopoperation montiert sind.
  • Das Endoskop 11100 umfasst einen Objektivtubus 11101 mit einem Bereich mit einer vorbestimmten Länge von einem distalen Ende davon, der in eine Körperhöhle des Patienten 11132 eingeführt werden soll, und einen Kamerakopf 11102, der mit einem proximalen Ende des Objektivtubus 11101 verbunden ist. In dem dargestellten Beispiel ist das Endoskop 11100 dargestellt, das ein starres Endoskop mit dem Objektivtubus 11101 des harten Typs umfasst. Das Endoskop 11100 kann jedoch ansonsten als flexibles Endoskop mit dem Objektivtubus 11101 des flexiblen Typs enthalten sein.
  • Der Objektivtubus 11101 weist an einem distalen Ende davon eine Öffnung auf, in die eine Objektivlinse eingefügt ist. Eine Lichtquellenvorrichtung 11203 ist mit dem Endoskop 11100 verbunden, so dass Licht, das durch die Lichtquellenvorrichtung 11203 erzeugt wird, in ein distales Ende des Objektivtubus 11101 durch einen Lichtleiter eingeführt wird, der sich im Inneren des Objektivtubus 11101 erstreckt, und in Richtung eines Beobachtungsziels in einer Körperhöhle des Patienten 11132 durch die Objektivlinse hindurch abgestrahlt wird. Es ist zu beachten, dass das Endoskop 11100 ein Vorwärtsbetrachtungsendoskop sein kann oder ein Schrägbetrachtungsendoskop oder ein Seitenbetrachtungsendoskop sein kann.
  • Ein optisches System und ein Bildaufnahmeelement sind im Inneren des Kamerakopfs 11102 vorgesehen, so dass reflektiertes Licht (Beobachtungslicht) vom Beobachtungsziel auf das Bildaufnahmeelement durch das optische System kondensiert wird. Das Beobachtungslicht wird durch das Bildaufnahmeelement photoelektrisch umgewandelt, um ein elektrisches Signal zu erzeugen, das dem Beobachtungslicht entspricht, nämlich ein Bildsignal, das einem Beobachtungsbild entspricht. Das Bildsignal wird als ROH-Daten an eine CCU 11201 übertragen.
  • Die CCU 11201 umfasst eine Zentraleinheit (CPU), eine Graphikverarbeitungseinheit (GPU) oder dergleichen und steuert integral den Betrieb des Endoskops 11100 und einer Anzeigevorrichtung 11202. Ferner empfängt die CCU 11201 ein Bildsignal vom Kamerakopf 11102 und führt für das Bildsignal verschiedene Bildprozesse zum Anzeigen eines Bildes auf der Basis des Bildsignals wie beispielsweise einen Entwicklungsprozess (Demosaikprozess) durch.
  • Die Anzeigevorrichtung 11202 zeigt darauf ein Bild auf der Basis eines Bildsignals, für das die Bildprozesse durch die CCU 11201 durchgeführt wurden, unter der Steuerung der CCU 11201 an.
  • Die Lichtquellenvorrichtung 11203 umfasst eine Lichtquelle, wie beispielsweise eine Leuchtdiode (LED) und führt Bestrahlungslicht auf die Bildgebung eines Operationsbereichs hin zum Endoskop 11100 zu.
  • Eine Eingabevorrichtung 11204 ist eine Eingabeschnittstelle für das Endoskopoperationssystem 11000. Ein Benutzer kann eine Eingabe von verschiedenen Arten von Informationen oder eine Anweisungseingabe in das Endoskopoperationssystem 11000 durch die Eingabevorrichtung 11204 durchführen. Der Benutzer würde beispielsweise eine Anweisung oder dergleichen eingeben, um eine Bildaufnahmebedingung (Typ von Bestrahlungslicht, Vergrößerung, Brennweite oder dergleichen) durch das Endoskop 11100 zu ändern.
  • Eine Behandlungsinstrumentensteuervorrichtung 11205 steuert die Ansteuerung der Energieeinrichtung 11112 für eine Kauterisation oder einen Einschnitt eines Gewebes, eine Abdichtung eines Blutgefäßes oder dergleichen. Eine Pneumoperitoneumvorrichtung 11206 führt Gas in eine Körperhöhle des Patienten 11132 durch den Pneumoperitoneumtubus 11111 zu, um die Körperhöhle aufzublasen, um das Blickfeld des Endoskops 11100 sicherzustellen und den Arbeitsraum für den Chirurgen sicherzustellen. Ein Aufzeichnungsgerät 11207 ist eine Vorrichtung, die in der Lage ist, verschiedene Arten von Informationen in Bezug auf die Operation aufzuzeichnen. Ein Drucker 11208 ist eine Vorrichtung, die in der Lage ist, verschiedene Arten von Informationen in Bezug auf die Operation in verschiedenen Formen wie z. B. einen Text, ein Bild oder einen Graphen zu drucken.
  • Es ist zu beachten, dass die Lichtquellenvorrichtung 11203, die Bestrahlungslicht, wenn ein Operationsbereich abgebildet werden soll, zum Endoskop 11100 zuführt, eine Weißlichtquelle, die beispielsweise eine LED umfasst, eine Laserlichtquelle oder eine Kombination von ihnen umfassen kann. Während eine Weißlichtquelle eine Kombination von roten, grünen und blauen (RGB) Laserlichtquellen umfasst, kann, da die Ausgabeintensität und der Ausgabezeitpunkt mit einem hohen Grad an Genauigkeit für jede Farbe (jede Wellenlänge) gesteuert werden können, die Einstellung des Weißabgleichs eines aufgenommenen Bildes durch die Lichtquellenvorrichtung 11203 durchgeführt werden. In diesem Fall kann, wenn Laserstrahlen von den jeweiligen RGB-Laserlichtquellen zeitlich geteilt auf ein Beobachtungsziel abgestrahlt werden, ferner die Ansteuerung der Bildaufnahmeelemente des Kamerakopfs 11102 synchron mit den Bestrahlungszeitpunkten gesteuert werden. Dann können Bilder, die individuell den R-, G- und B-Farben entsprechen, auch zeitlich geteilt aufgenommen werden. Gemäß diesem Verfahren kann ein Farbbild erhalten werden, selbst wenn Farbbilder nicht für das Bildaufnahmeelement vorgesehen sind.
  • Ferner kann die Lichtquellenvorrichtung 11203 derart gesteuert werden, dass die Intensität von auszugebendem Licht für jede vorbestimmte Zeit geändert wird. Durch Steuern der Ansteuerung des Bildaufnahmeelements des Kamerakopfs 11102 synchron mit dem Zeitpunkt der Änderung der Intensität von Licht, um Bilder zeitlich geteilt zu erfassen, und Synthetisieren der Bilder kann ein Bild mit hohem dynamischem Bereich, das von unterbelichteten blockierten Schatten und überbelichteten Glanzlichtern frei ist, erzeugt werden.
  • Ferner kann die Lichtquellenvorrichtung 11203 dazu konfiguriert sein, Licht mit einem vorbestimmten Wellenlängenband zuzuführen, das für eine Speziallichtbeobachtung bereit ist. Bei der Speziallichtbeobachtung wird beispielsweise unter Verwendung der Wellenlängenabhängigkeit der Absorption von Licht in einem Körpergewebe, um Licht eines schmalen Bandes abzustrahlen, im Vergleich zu Bestrahlungslicht bei einer gewöhnlichen Beobachtung (nämlich weißes Licht), Schmalbandbeobachtung (Schmalbandbildgebung) zur Bildgebung eines vorbestimmten Gewebes wie z. B. eines Blutgefäßes eines oberflächlichen Abschnitts der Schleimhaut oder dergleichen in einem hohen Kontrast durchgeführt. Alternativ kann bei der Speziallichtbeobachtung eine Fluoreszenzbeobachtung zum Erhalten eines Bildes von Fluoreszenzlicht, das durch Abstrahlung von Anregungslicht erzeugt wird, durchgeführt werden. Bei der Fluoreszenzbeobachtung ist es möglich, eine Beobachtung von Fluoreszenzlicht von einem Körpergewebe durch Abstrahlen von Anregungslicht auf das Körpergewebe (Autofluoreszenzbeobachtung) durchzuführen oder ein Fluoreszenzlichtbild durch lokales Injizieren eines Reagens wie z. B. Indocyaningrün (ICG) in ein Körpergewebe und Abstrahlen von Anregungslicht, das einer Fluoreszenzlichtwellenlänge des Reagens entspricht, auf das Körpergewebe zu erhalten. Die Lichtquellenvorrichtung 11203 kann dazu konfiguriert sein, solches Schmalbandlicht und/oder Anregungslicht, das für die Speziallichtbeobachtung geeignet ist, zuzuführen, wie vorstehend beschrieben.
  • 90 ist ein Blockdiagramm, das ein Beispiel einer Funktionskonfiguration des Kamerakopfs 11102 und der CCU 11201, die in 89 dargestellt sind, darstellt.
  • Der Kamerakopf 11102 umfasst eine Linseneinheit 11401, eine Bildaufnahmeeinheit 11402, eine Ansteuereinheit 11403, eine Kommunikationseinheit 11404 und eine Kamerakopfsteuerungseinheit 11405. Die CCU 11201 umfasst eine Kommunikationseinheit 11411, eine Bildverarbeitungseinheit 11412 und eine Steuereinheit 11413. Der Kamerakopf 11102 und die CCU 11201 sind für die Kommunikation durch ein Übertragungskabel 11400 miteinander verbunden.
  • Die Linseneinheit 11401 ist ein optisches System, das an einem Verbindungsort mit dem Objektivtubus 11101 vorgesehen ist. Beobachtungslicht, das von einem distalen Ende des Objektivtubus 11101 aufgenommen wird, wird zum Kamerakopf 11102 geführt und in die Linseneinheit 11401 eingeführt. Die Linseneinheit 11401 umfasst eine Kombination von mehreren Linsen, einschließlich einer Zoomlinse und einer Fokussierlinse.
  • Die Anzahl von Bildaufnahmeelementen, die von der Bildaufnahmeeinheit 11402 enthalten sind, kann eins (Einzelplattentyp) oder eine mehrfache Anzahl (Mehrplattentyp) sein. Wenn die Bildaufnahmeeinheit 11402 als jene des Mehrplattentyps konfiguriert ist, werden beispielsweise Bildsignale, die jeweiligem R, G und B entsprechen, durch die Bildaufnahmeelemente erzeugt und die Bildsignale können synthetisiert werden, um ein Farbbild zu erhalten. Die Bildaufnahmeeinheit 11402 kann auch so konfiguriert sein, dass sie ein Paar von Bildaufnahmeelementen zum Erfassen von jeweiligen Bildsignalen für das rechte Auge und das linke Auge aufweist, die für eine dreidimensionale (3D) Anzeige bereit sind. Wenn eine 3D-Anzeige durchgeführt wird, dann kann die Tiefe eines Gewebes eines lebenden Körpers in einem Operationsbereich genauer durch den Chirurgen 11131 verstanden werden. Es ist zu beachten, dass, wenn die Bildaufnahmeeinheit 11402 als jene vom Stereoskoptyp konfiguriert ist, mehrere Systeme von Linseneinheiten 11401 entsprechend den individuellen Bildaufnahmeelementen vorgesehen sind.
  • Ferner kann die Bildaufnahmeeinheit 11402 nicht notwendigerweise am Kamerakopf 11102 vorgesehen sein. Die Bildaufnahmeeinheit 11402 kann beispielsweise unmittelbar hinter der Objektivlinse im Inneren des Objektivtubus 11101 vorgesehen sein.
  • Die Ansteuereinheit 11403 umfasst einen Aktuator und bewegt die Zoomlinse und die Fokussierlinse der Linseneinheit 11401 um einen vorbestimmten Abstand entlang einer optischen Achse unter der Steuerung der Kamerakopfsteuerungseinheit 11405. Folglich können die Vergrößerung und der Brennpunkt eines aufgenommenen Bildes durch die Bildaufnahmeeinheit 11402 geeignet eingestellt werden.
  • Die Kommunikationseinheit 11404 umfasst eine Kommunikationsvorrichtung zum Senden und Empfangen von verschiedenen Arten von Informationen zu und von der CCU 11201. Die Kommunikationseinheit 11404 sendet ein Bildsignal, das von der Bildaufnahmeeinheit 11402 erfasst wird, als ROH-Daten zur CCU 11201 durch das Übertragungskabel 11400.
  • Außerdem empfängt die Kommunikationseinheit 11404 ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfs 11102 von der CCU 11201 und führt das Steuersignal zur Kamerakopfsteuerungseinheit 11405 zu. Das Steuersignal umfasst Informationen in Bezug auf Bildaufnahmebedingungen, wie beispielsweise Informationen, dass eine Rahmenrate eines aufgenommene Bildes bezeichnet wird, Informationen, dass ein Belichtungswert bei der Bildaufnahme bezeichnet wird, und/oder Informationen, dass eine Vergrößerung und ein Brennpunkt eines aufgenommenen Bildes bezeichnet werden.
  • Es ist zu beachten, dass die Bildaufnahmebedingungen wie z. B. die Rahmenrate, der Belichtungswert, die Vergrößerung oder der Brennpunkt durch den Benutzer bezeichnet werden können oder automatisch durch die Steuereinheit 11413 der CCU 11201 auf der Basis eines erfassten Bildsignals festgelegt werden können. Im letzteren Fall sind eine automatische Belichtungsfunktion (AE-Funktion), eine automatische Fokussierfunktion (AF-Funktion) und eine automatische Weißabgleichsfunktion (AWB-Funktion) in das Endoskop 11100 eingegliedert.
  • Die Kamerakopfsteuerungseinheit 11405 steuert die Ansteuerung des Kamerakopfs 11102 auf der Basis eines Steuersignals von der CCU 11201, das durch die Kommunikationseinheit 11404 empfangen wird.
  • Die Kommunikationseinheit 11411 umfasst eine Kommunikationsvorrichtung zum Senden und Empfangen von verschiedenen Arten von Informationen zu und von dem Kamerakopf 11102. Die Kommunikationseinheit 11411 empfängt ein Bildsignal, das vom Kamerakopf 11102 zu dieser durch das Übertragungskabel 11400 gesendet wird.
  • Ferner sendet die Kommunikationseinheit 11411 ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfs 11102 zum Kamerakopf 11102. Das Bildsignal und das Steuersignal können durch elektrische Kommunikation, optische Kommunikation oder dergleichen übertragen werden.
  • Die Bildverarbeitungseinheit 11412 führt verschiedene Bildprozesse für ein Bildsignal in Form von ROH-Daten durch, die zu dieser vom Kamerakopf 11102 übertragen werden.
  • Die Steuereinheit 11413 führt verschiedene Arten von Steuerung in Bezug auf die Bildaufnahme eines Operationsbereichs oder dergleichen durch das Endoskop 11100 und eine Anzeige eines aufgenommenen Bildes, das durch Bildaufnahme des Operationsbereichs erhalten wird, oder dergleichen durch. Die Steuereinheit 11413 erzeugt beispielsweise ein Steuersignal zum Steuern der Ansteuerung des Kamerakopfs 11102.
  • Ferner steuert die Steuereinheit 11413 auf der Basis eines Bildsignals, für das Bildprozesse durch die Befehlsverarbeitungseinheit 11412 durchgeführt wurden, die Anzeigevorrichtung 11202, um ein aufgenommenes Bild anzuzeigen, in dem der Operationsbereich oder dergleichen abgebildet ist. Daraufhin kann die Steuereinheit 11413 verschiedene Objekte im aufgenommenen Bild unter Verwendung von verschiedenen Bilderkennungstechnologien erkennen. Die Steuereinheit 11413 kann beispielsweise ein Operationsinstrument wie z. B. eine Pinzette, einen speziellen Bereich eines lebenden Körpers, eine Blutung, Nebel, wenn die Energieeinrichtung 11112 verwendet wird, und so weiter, durch Detektieren der Form, Farbe und so weiter von Kanten von Objekten, die im aufgenommenen Bild enthalten sind, erkennen. Die Steuereinheit 11413 kann bewirken, wenn sie die Anzeigevorrichtung 11202 steuert, um ein aufgenommenes Bild anzuzeigen, dass verschiedene Arten von Operationsunterstützungsinformationen in einer überlappenden Weise mit einem Bild des Operationsbereichs unter Verwendung eines Ergebnisses der Erkennung angezeigt werden. Wenn Operationsunterstützungsinformationen in einer überlappenden Weise angezeigt und dem Chirurgen 11131 präsentiert werden, kann die Belastung für den Chirurgen 11131 verringert werden und der Chirurg 11131 kann mit der Operation mit Sicherheit fortfahren.
  • Das Übertragungskabel 11400, das den Kamerakopf 11102 und die CCU 11201 miteinander verbindet, ist ein Kabel für elektrische Signale, das für die Kommunikation eines elektrischen Signals bereit ist, eine Lichtleitfaser, die für die optische Kommunikation bereit ist, oder ein Verbundkabel, das sowohl für elektrische als auch optische Kommunikationen bereit ist.
  • Obwohl in dem dargestellten Beispiel die Kommunikation durch verdrahtete Kommunikation unter Verwendung des Übertragungskabels 11400 durchgeführt wird, kann hier die Kommunikation zwischen dem Kamerakopf 11102 und der CCU 11201 durch drahtlose Kommunikation durchgeführt werden.
  • Ein Beispiel des Endoskopoperationssystems, auf das die Technologie gemäß der vorliegenden Offenbarung angewendet wird, wurde beschrieben. Die Technologie gemäß der vorliegenden Offenbarung kann geeignet auf die Bildaufnahmeeinheit 11402 angewendet werden, die in der vorstehend beschriebenen Konfiguration enthalten ist und im Kamerakopf 11102 des Endoskops 11100 vorgesehen ist. Durch Anwenden der Technologie gemäß der vorliegenden Offenbarung auf die Bildgebungssektion 1402 können eine verringerte Größe und eine erhöhte Auflösung der Bildaufnahmeeinheit 11402 erreicht werden, was ermöglicht, dass das Endoskop mit einer verringerten Größe oder einer erhöhten Auflösung geschaffen wird.
  • (Achte Ausführungsform)
  • <Konfiguration einer festen Bildgebungsvorrichtung >
  • Eine Festkörperbildgebungsvorrichtung 1F gemäß einer achten Ausführungsform der vorliegenden Technologie ist grundsätzlich ähnlich zur Festkörperbildgebungsvorrichtung 1B2 gemäß der vorstehend beschriebenen dritten Ausführungsform konfiguriert, unterscheidet sich jedoch von der Festkörperbildgebungsvorrichtung 1B2 in der Konfiguration des MIS-Kontaktabschnitts, der ersten Isolationsschicht und des leitfähigen Steckers.
  • Wie in 91A dargestellt, umfasst die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform der vorliegenden Technologie MIS-Kontaktabschnitte 906a und 906b, eine Isolationsschicht 721, die als erste Isolationsschicht verwendet wird, und leitfähige Stecker 923a und 923b gemäß der dritten Ausführungsform, die in 26 dargestellt sind, anstelle der MIS-Kontaktabschnitte 840a und 840b, der Isolationsschicht 720, die als erste Isolationsschicht verwendet wird, und der leitfähigen Stecker 823a und 823b. Der restliche Teil der Konfiguration ist im Wesentlichen ähnlich zum entsprechenden Teil der vorstehend beschriebenen dritten Ausführungsform.
  • Wie in 91A dargestellt, umfasst die Isolationsschicht 721 einen Zwischenschichtisolationsfilm 901, der auf der Halbleiterschicht 701 in einer solchen Weise vorgesehen ist, dass er den Inselbereich 703 und den Elementisolationsbereich (Isolationsbereich) 702 bedeckt, und einen Zwischenschichtisolationsfilm 907, der auf dem Zwischenschichtisolationsfilm 901 in einer solchen Weise vorgesehen ist, dass er leitfähige Kontaktstellen 905a und 905b bedeckt, die nachstehend beschrieben werden. Jeder der Zwischenschichtisolationsfilme 901 und 907 umfasst beispielsweise einen von einem Siliziumoxidfilm (SiO), einem Siliziumnitridfilm (SiN), einem Siliziumoxynitridfilm (SiON) oder einem Siliziumcarbonitridfilm (SiCN) oder einen Stapelfilm, in dem zwei oder mehr der vorstehend beschriebenen Filme gestapelt sind.
  • Wie in 91A dargestellt, umfasst der MIS-Kontaktabschnitt 906a die leitfähige Kontaktstelle 905a, die über die Kontaktbereiche 705 angeordnet ist, die über den Elementisolationsbereich 702 zueinander benachbart sind und mit Seitenoberflächen der Kontaktbereiche 705 über den Isolationsfilm 903 verbunden sind. Mit anderen Worten, der MIS-Kontaktabschnitt 906a umfasst den Kontaktbereich 705, den Isolationsfilm 903 und die leitfähige Kontaktstelle 905a.
  • Wie in 91A dargestellt, umfasst der MIS-Kontaktabschnitt 906b außerdem die leitfähige Kontaktstelle 905b, die über die Kontaktbereiche 706 angeordnet ist, die über den Elementisolationsbereich 702 zueinander benachbart sind und mit Seitenoberflächen der Kontaktbereiche 706 über den Isolationsfilm 903 verbunden sind. Mit anderen Worten, der MIS-Kontaktabschnitt 906b umfasst den Kontaktbereich 706, den Isolationsfilm 903 und die leitfähige Kontaktstelle 905b.
  • Wie in 91B und 91C dargestellt, ist die leitfähige Kontaktstelle 905a des MIS-Kontaktabschnitts 906a über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 705, die zueinander benachbart sind, am ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 verbunden. Die leitfähige Kontaktstelle 905a umfasst einen Körperabschnitt 905a1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 705 verbunden ist, in einem vertieften Abschnitt 902a, der auf einer Hauptoberflächenseite (auf der Seite einer ersten Oberfläche entgegengesetzt zu einer zweiten Oberfläche) der Halbleiterschicht 701 vorgesehen ist, und einen Kopfabschnitt 905a2, der einteilig mit dem Körperabschnitt 905a1 ausgebildet ist und der eine größere Breite als jene des Körperabschnitts 905a1 aufweist. In der achten Ausführungsform erstreckt sich der vertiefte Abschnitt 902a von einer Seite der oberen Oberfläche des Zwischenschichtisolationsfilms 901 zur Halbleiterschicht 701. Der Körperabschnitt 905a1 ist in den vertieften Abschnitt 902a eingebettet. Der Kopfabschnitt 905a2 der leitfähigen Kontaktstelle 905a steht vom vertieften Abschnitt 902a vor. Der Isolationsfilm 903 ist in einer solchen Weise vorgesehen, dass er Seitenwandoberflächen und eine Bodenoberfläche im vertieften Abschnitt 902a bedeckt. Die Bodenoberfläche des vertieften Abschnitts 902a ist vorzugsweise in einer Position ausgebildet, die tiefer ist als jene der Kontaktbereiche 705, mit anderen Worten in einer Tiefe, in der die Bodenoberfläche näher an einer Lichteinfallsoberflächenseite (der Seite der zweiten Oberfläche entgegengesetzt zur ersten Oberfläche) der Halbleiterschicht 701 als die Kontaktbereiche 705 angeordnet ist. Außerdem ist der Körperabschnitt 905a1 der leitfähigen Kontaktstelle 905a vorzugsweise über die Kontaktbereiche 705 hinaus vorstehend in Richtung der Lichteinfallsoberflächenseite der Halbleiterschicht 701 ausgebildet.
  • Wie in 91B und 91C dargestellt, ist die leitfähige Kontaktstelle 905b des MIS-Kontaktabschnitts 906b über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 706, die zueinander benachbart sind, am zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 verbunden. Die leitfähige Kontaktstelle 905b umfasst einen Körperabschnitt 905b1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 706 verbunden ist, in einem vertieften Abschnitt 902b, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und einen Kopfabschnitt 905b2, der einteilig mit dem Körperabschnitt 905b1 ausgebildet ist und der eine größere Breite als jene des Körperabschnitts 905b1 aufweist. In der achten Ausführungsform erstreckt sich der vertiefte Abschnitt 902b von der Seite der oberen Oberfläche des Zwischenschichtisolationsfilms 91 zur Halbleiterschicht 701. Der Körperabschnitt 905a1 ist in den vertieften Abschnitt 902b eingebettet. Der Kopfabschnitt 905b2 der leitfähigen Kontaktstelle 905b steht vom vertieften Abschnitt 902b vor. Der Isolationsfilm 903 ist in einer solchen Weise vorgesehen, dass er Seitenwandoberflächen und eine Bodenoberfläche im vertieften Abschnitt 902b bedeckt. Die Bodenoberfläche des vertieften Abschnitts 902b ist auch vorzugsweise in einer Position ausgebildet, die tiefer ist als jene der Kontaktbereiche 706, mit anderen Worten, in einer Tiefe, in der die Bodenoberfläche näher an einer Lichteinfallsoberflächenseite (der Seite der zweiten Oberfläche entgegengesetzt zur ersten Oberfläche) der Halbleiterschicht 701 angeordnet ist als die Kontaktbereiche 706. Außerdem ist der Körperabschnitt 905b1 der leitfähige Kontaktstelle 905b vorzugsweise über die Kontaktbereiche 706 in Richtung der Lichteinfallsoberflächenseite der Halbleiterschicht 701 vorstehend ausgebildet.
  • Wie in 91B und 91C dargestellt, weisen die Kopfabschnitte 905a2 und 905b2 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine quadratische planare Form in der Draufsicht auf. Außerdem weisen die Körperabschnitte 905a1 und 905b1 und vertieften Abschnitte 901a und 901b der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils beispielsweise eine quadratische planare Form in der Draufsicht auf.
  • Die leitfähigen Kontaktstellen 905a und 905b umfassen einen Polykristallsiliziumfilm (dotierten Polysiliziumfilm), in den Störstellen, die einen Widerstandswert verringern, beispielsweise während oder nach der Filmausbildung eingeführt werden. Der Isolationsfilm 903 ist ein amorpher Film und kann beispielsweise einen Titanoxidfilm (TiO2-Film) oder einen Strontiumtitanatfilm (SrTiOx-Film) umfassen.
  • Wie die MIS-Kontaktabschnitte 840a und 840b der vorstehend beschriebenen zweiten und dritten Ausführungsform ermöglichen die MIS-Kontaktabschnitte 906a und 906b einen Kontakt, der einen geringeren Widerstand als ein Übergang zwischen Polykristallsilizium (leitfähige Kontaktstelle 905a, 905b) und Kristallsilizium (Kontaktbereich 705, 706) bietet, durch Blockieren einer Wellenfunktion für Elektronen mittels des Isolationsfilms 903, die eine Bandlücke des Halbleiters (Kontaktbereich 705, 706) von der Metallseite (Seite des Polykristallsiliziumfilms) durchdringen, oder unter Verwendung eines Grenzflächendipols, der an der Grenzfläche von Isolationsfilm/Halbleiter (Kontaktbereich 705, 706) erzeugt wird, um ein elektrisches Feld zu erzeugen, das effektiv Schottky-Barrieren verringert. Der MIS-Kontakt ist in der in Absatz [0064] beschriebenen Referenz beschrieben.
  • Wie in 91A dargestellt, ist die leitfähige Kontaktstelle 905a des MIS-Kontaktabschnitts 906a mit dem Draht 827a über den leitfähigen Stecker 923a elektrisch verbunden, der in ein Verbindungsloch 921a eingebettet ist, das sich von der vorderen Oberfläche (oberen Oberfläche) der Isolationsschicht 820 zur vorderen Oberfläche des Kopfabschnitts 905a2 der leitfähigen Kontaktstelle 905a erstreckt. Wie es bei der ersten und der dritten Ausführungsform, die vorstehend beschrieben sind, der Fall ist, ist der Draht 827a über den leitfähigen Stecker 826a, der in das Verbindungsloch 825a eingebettet ist, mit der Gate-Elektrode 806a des Verstärkungstransistors AMP, der im zweiten Substratabschnitt 20 vorgesehen ist, elektrisch verbunden.
  • Wie in 91A dargestellt, ist die leitfähige Kontaktstelle 905b des MIS-Kontaktabschnitts 906b mit dem Draht 827c über den leitfähigen Stecker 923b, der in ein Verbindungsloch 921b eingebettet ist, das sich von der vorderen Oberfläche (oberen Oberfläche) der Isolationsschicht 820 zur vorderen Oberfläche des Kopfabschnitts 905b2 der leitfähigen Kontaktstelle 905b erstreckt, elektrisch verbunden. Wie es bei der ersten und der dritten Ausführungsform, die vorstehend beschriebenen sind, der Fall ist, ist der Draht 827c über den leitfähigen Stecker 826c, der in das Verbindungsloch 825c eingebettet ist, mit dem Inselbereich 803b, der im zweiten Substratabschnitt 20 vorgesehen ist, elektrisch verbunden.
  • <Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung>
  • Nun wird ein Verfahren zur Herstellung einer Festkörperbildgebungsvorrichtung 1F gemäß einer achten Ausführungsform der vorliegenden Technologie beschrieben.
  • Wie in 92 dargestellt, werden zuerst ein Elementisolationsbereich 702, ein Inselbereich 703, ein Potentialmuldenbereich 704, eine Photodiode PD, ein Übertragungstransistor TR, ein Kontaktbereich 705 und 706 und dergleichen in der Halbleiterschicht 701 ausgebildet.
  • Wie in 93 dargestellt, wird dann der Zwischenschichtisolationsfilm 901, der als Isolationsschicht 721 verwendet wird, über der ganzen Hauptoberfläche der Halbleiterschicht 701 in einer solchen Weise ausgebildet, dass er den Inselbereich 703 und die Gate-Elektrode 710 bedeckt.
  • Wie in 93 dargestellt, werden dann vertiefte Abschnitte 902a und 902b, die sich von der oberen Oberfläche des Zwischenschichtisolationsfilms 901 zur Halbleiterschicht 701 erstrecken, am ersten Schnittabschnitt 702a und am zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 in der Draufsicht ausgebildet. Der vertiefte Abschnitt 902a wird vorzugsweise bis zu einer Tiefe ausgebildet, in der der vertiefte Abschnitt 902a über die Kontaktbereiche 705 hinaus in Richtung der Lichteinfallsseite der Halbleiterschicht 701 vorsteht, und der vertiefte Abschnitt 902b wird vorzugsweise bis zu einer Tiefe ausgebildet, in der der vertiefte Abschnitt 902b über die Kontaktbereiche 706 hinaus in Richtung der Lichteinfallsseite der Halbleiterschicht 701 vorsteht.
  • In diesem Schritt werden die Seitenoberflächen der vier Kontaktbereiche 705 an den inneren Seitenwandoberflächen des vertieften Abschnitts 902a freigelegt. Außerdem werden die Seitenoberflächen der vier Kontaktbereiche 706 an den inneren Seitenwandoberflächen des vertieften Abschnitts 902b freigelegt.
  • Wie in 94 dargestellt, wird dann ein Isolationsfilm 903 mit einem Titanoxidfilm (TiOx-Film) oder einem Strontiumtitanatfilm (SrTiOx-Film) mit einer Filmdicke von ungefähr 10 bis 20 nm durch das ALD-Verfahren oder Sputterverfahren über der ganzen Oberfläche des Zwischenschichtisolationsfilms 901, einschließlich der inneren Oberflächen des vertieften Abschnitts 902a und der inneren Oberflächen des vertieften Abschnitts 902b, ausgebildet. Der Isolationsfilm 903 wird entlang der Seitenwandoberflächen und der Bodenoberfläche im vertieften Abschnitt 902a ausgebildet und die Seitenoberflächen der vier Kontaktbereiche 905, die an den Seitenwandoberflächen des vertieften Abschnitts 902a freiliegen, werden mit dem Isolationsfilm 903 bedeckt. Außerdem wird der Isolationsfilm 903 entlang der Seitenwandoberflächen und der Bodenoberfläche im vertieften Abschnitt 903b ausgebildet und die Seitenoberflächen der vier Kontaktbereiche 706, die an den Seitenwandoberflächen des vertieften Abschnitts 903b freiliegen, werden mit dem Isolationsfilm 903 bedeckt.
  • Wie in 94 dargestellt, wird dann ein Polykristallsiliziumfilm 904 mit einer Filmdicke, bei der der Polykristallsiliziumfilm 904 beispielsweise in den vertieften Abschnitt 902a und den vertieften Abschnitt 902b als Kontaktstellenmaterial eingebettet werden kann, durch ein CVD-Verfahren bei einer niedrigen Temperatur von 550 °C über der ganzen Oberfläche des Isolationsfilms 903, einschließlich der Innenseite des vertieften Abschnitts 902a und der Innenseite des vertieften Abschnitts 902b, ausgebildet. In den Polykristallsiliziumfilm 904 werden Störstellen, die den Widerstandswert verringern, während oder nach der Filmausbildung eingeführt. In dieser Ausführungsform wird der Polykristallsiliziumfilm 904 beispielsweise mit einer Dicke von ungefähr 100 nm ausgebildet.
  • Dann werden der Polykristallsiliziumfilm 904 und der Isolationsfilm 903 sequentiell in dieser Reihenfolge strukturiert und, wie in 95 dargestellt, wird eine leitfähige Kontaktstelle 905a am ersten Schnittabschnitt 702a des Elementisolationsbereichs 702 in der Draufsicht ausgebildet und eine elektrisch leitfähige Kontaktstelle 905b wird am zweiten Schnittabschnitt 702b des Elementisolationsbereichs 702 in der Draufsicht ausgebildet. Die leitfähige Kontaktstelle 905a umfasst den Körperabschnitt 905a1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 705 verbunden ist, im vertieften Abschnitt 902a, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905a2, der einteilig mit dem Körperabschnitt 905a1 ausgebildet ist und der eine größere Breite als jene des Körperabschnitts 905a1 aufweist. Außerdem umfasst die leitfähige Kontaktstelle 905b den Körperabschnitt 905b1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 706 verbunden ist, im vertieften Abschnitt 902b, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905b2, der einteilig mit dem Körperabschnitt 905b1 ausgebildet ist und der eine größere Breite als jene des Körperabschnitts 905b1 aufweist. Dieser Schritt bildet den MIS-Kontaktabschnitt 906a mit der leitfähigen Kontaktstelle 905a, dem Isolationsfilm 903 und dem Kontaktbereich 705 aus. Außerdem wird der MIS-Kontaktabschnitt 906b, der die leitfähige Kontaktstelle 905b, den Isolationsfilm 903 und den Kontaktbereich 706 umfasst, ausgebildet.
  • Wie in 96 dargestellt, wird dann ein Zwischenschichtisolationsfilm 907, der als Isolationsschicht 721 verwendet wird, über der ganzen Oberfläche des Zwischenschichtisolationsfilms 901 in einer solchen Weise ausgebildet, dass er die leitfähigen Kontaktstellen 905a und 905b bedeckt. Dieser Schritt baut auf der Halbleiterschicht 701 einen Substratabschnitt auf, an dem das Verfahren bis zum Schritt der Ausbildung der Isolationsschicht 721 ausgeführt wurde.
  • Wie in 97 dargestellt, wird dann ein Substratabschnitt, an dem das Verfahren bis zum Schritt der Ausbildung der Isolationsschicht 820 ausgeführt wurde, die als zweite Isolationsschicht verwendet wird, die die Halbleiterschicht 801 bedeckt, vorbereitet. Wie in 98 dargestellt, wird dann die Isolationsschicht 721 auf der Hauptoberflächenseite der Halbleiterschicht 701 entgegengesetzt zu und in engem Kontakt mit dem Isolationsfilm 802 auf der Seite der hinteren Oberfläche der Halbleiterschicht 801 angeordnet und eine Wärmebehandlung wird an der Isolationsschicht 721 und dem Isolationsfilm 802 ausgeführt, die somit aneinander laminiert werden.
  • Wie in 99 dargestellt, wird dann ein Verbindungsloch 921a, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 905a erstreckt, ausgebildet, und ein Verbindungsloch 921b, das sich von der vorderen Oberfläche der Isolationsschicht 820 zur vorderen Oberfläche der leitfähigen Kontaktstelle 905b erstreckt, wird ausgebildet. Die Verbindungslöcher 921a und 921b werden unter Verwendung der Photolithographietechnologie und der Technologie zum anisotropen Trockenätzen, die gut bekannt sind, ausgeführt.
  • Wie in 100 dargestellt, wird dann ein Verfahren ähnlich zu dem Verfahren der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, verwendet, um ein leitfähiges Material in die Verbindungslöcher 921a und 921b einzubetten, um leitfähige Stecker 923a und 923b in den Verbindungslöchern 921a und 921b auszubilden. Dann wird ein Verfahren ähnlich zu dem Verfahren der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, ausgeführt, um Verbindungslöcher 825a bis 825c, leitfähige Stecker 826a bis 826c, Drähte 827a bis 827c, einen Isolationsfilm 828, einen Draht 829 und dergleichen auszubilden. Nach der Laminierung des dritten Substratabschnitts 30 werden dann ein Planarisierungsfilm 831, ein Farbfilter 832, eine Mikrolinse 833 und dergleichen auf der hinteren Oberfläche der Halbleiterschicht 701 ausgebildet. Dies vollendet im Wesentlichen die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform, die in 91A bis 91C dargestellt ist.
  • <Effekte der achten Ausführungsform>
  • Nun werden Haupteffekte der achten Ausführungsform beschrieben.
  • Die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform der vorliegenden Technologie ermöglicht, dass der MIS-Kontaktabschnitt 906a durch Ausbilden eines dünnen Isolationsfilms 903 zwischen dem Kontaktbereich 705 und der leitfähigen Kontaktstelle 905a ausgebildet wird, und folglich kann eine geteilte Kontaktstruktur einer schwebenden Diffusion mit verringertem Widerstand erhalten werden. Außerdem kann der MIS-Kontaktabschnitt 906b durch Ausbilden eines dünnen Isolationsfilms 903 zwischen dem Kontaktbereich 706 und der leitfähigen Kontaktstelle 905b ausgebildet werden und somit kann eine Kontaktstruktur mit verringertem Widerstand erhalten werden.
  • In der Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform sind außerdem der leitfähige Stecker 923a und die Kontaktbereiche 705 durch den MIS-Kontaktabschnitt 906a elektrisch verbunden, wobei somit eine Verringerung des Widerstandswerts des leitfähigen Pfades ermöglicht wird, der die Gate-Elektrode 806a des Verstärkungstransistors AMP, der im zweiten Substratabschnitt 20 in der oberen Stufe vorgesehen ist, mit den Kontaktbereichen 705, die im ersten Substratabschnitt 10 in der unteren Stufe vorgesehen sind, elektrisch verbindet. Die Kontaktbereiche 705 teilen sich die schwebenden Diffusionen FD, was folglich eine Erhöhung der Betriebsgeschwindigkeit der Pixeleinheit PU ermöglicht.
  • In der Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform sind außerdem der leitfähige Stecker 923b und die Kontaktbereiche 706 durch den MIS-Kontaktabschnitt 906b elektrisch verbunden, wobei somit eine Verringerung des Widerstandswerts des leitfähigen Pfades ermöglicht wird, der die Inselbereiche 803b, die im zweiten Substratabschnitt 20 in der oberen Stufe vorgesehen sind, mit den Kontaktbereichen 706, die im ersten Substratabschnitt 10 in der unteren Stufe vorgesehen sind, elektrisch verbindet.
  • Der MIS-Kontaktabschnitt 906a ist außerdem derart konfiguriert, dass die leitfähige Kontaktstelle 905a über die Kontaktbereiche 705, die über die Elementisolationsbereiche 702 zueinander benachbart sind, angeordnet ist und über die Isolationsfilme 903 mit Seitenoberflächen der Kontaktbereiche 705 verbunden ist. Außerdem ist der MIS-Kontaktabschnitt 906b derart konfiguriert, dass die leitfähige Kontaktstelle 905a über die Kontaktbereiche 706, die über die Elementisolationsbereiche 702 zueinander benachbart sind, angeordnet ist und über die Isolationsfilme 903 mit Seitenoberflächen der Kontaktbereiche 706 verbunden ist. Folglich ermöglicht die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform eine Verringerung des Abstandes zwischen Teilungspixeln, was eine Miniaturisierung und erhöhte Empfindlichkeit auf der Basis der Vergrößerung der Pixelbereiche ermöglicht.
  • Die leitfähige Kontaktstelle 905a des MIS-Kontaktabschnitts 906a umfasst außerdem den Körperabschnitt 905a1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 705 verbunden ist, im vertieften Abschnitt 902a, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905a2, der eine größere Breite als jene des Körperabschnitts 905a1 aufweist und der einteilig mit dem Körperabschnitt 905a1 ausgebildet ist. Folglich ermöglicht die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform eine Verringerung des Abstandes zwischen den Teilungspixeln und ermöglicht die Unterdrückung einer ungeeigneten Verbindung zwischen dem leitfähigen Stecker 923a und dem MIS-Kontaktabschnitt 906a, die durch Maskenfehlausrichtung verursacht wird.
  • Die leitfähige Kontaktstelle 905b des MIS-Kontaktabschnitts 906b umfasst außerdem den Körperabschnitt 905b1, der über den Isolationsfilm 903 mit den Seitenoberflächen der vier Kontaktbereiche 706 verbunden ist, im vertieften Abschnitt 902b, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905b2, der eine größere Breite als jene des Körperabschnitts 905b1 aufweist und der einteilig mit dem Körperabschnitt 905b1 ausgebildet ist. Folglich ermöglicht die Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform eine Verringerung des Abstandes zwischen den Teilungspixeln und ermöglicht die Unterdrückung einer ungeeigneten Verbindung zwischen dem leitfähigen Stecker 923b und dem MIS-Kontaktabschnitt 906b, die durch Maskenfehlausrichtung verursacht wird.
  • Das Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform bildet außerdem die leitfähige Kontaktstelle 905a, die über den Isolationsfilm 903 mit den Kontaktbereichen 705 verbunden ist, im vertieften Abschnitt 902a, der zwischen den benachbarten Kontaktbereichen 705 vorgesehen ist, aus und bildet die leitfähige Kontaktstelle 905b, die über den Isolationsfilm 903 mit den Kontaktbereichen 706 verbunden ist, im vertieften Abschnitt 902b, der zwischen den benachbarten Kontaktbereichen 706 vorgesehen ist, aus. Folglich kann die Festkörperbildgebungsvorrichtung 1F, die eine Miniaturisierung und erhöhte Empfindlichkeit auf der Basis der Vergrößerung der Pixelbereiche ermöglicht, geschaffen werden.
  • Das Verfahren zur Herstellung der Festkörperbildgebungsvorrichtung 1F gemäß der achten Ausführungsform umfasst außerdem das Laminieren des Substratabschnitts, wobei die zweiten aktiven Elemente bereits durch Hochtemperaturwärmebehandlung ausgebildet sind, und des Substratabschnitts, wobei die MIS-Kontaktabschnitte 906a und 906b die im Voraus ausgebildet werden. Folglich kann die Festkörperbildgebungsvorrichtung 1F, die die MIS-Kontaktabschnitte 906a und 906b umfasst, wobei ein geringer Widerstand aufrechterhalten wird, geschaffen werden.
  • <Modifiziertes Beispiel der achten Ausführungsform>
  • In der vorstehend beschriebenen achten Ausführungsform wurde ein Fall beschrieben, in dem die Körperabschnitte 905a1 und 905b1 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine quadratische Querschnittsansicht in der Draufsicht aufweisen. Die vorliegende Technologie ist jedoch nicht auf die Querschnittsform in der achten Ausführungsform begrenzt.
  • In einem ersten modifizierten Beispiel, wie in 101 dargestellt, können beispielsweise die Körperabschnitte 905a1 und 905b1 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine kreisförmige Querschnittsform in der Draufsicht aufweisen.
  • In einem zweiten modifizierten Beispiel, wie in 102 dargestellt, können außerdem die Körperabschnitte 905a1 und 905b1 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine quadratische Querschnittsform in der Draufsicht aufweisen, wobei diagonale Linien an den Elementisolationsbereichen 702 angeordnet sind.
  • In einem dritten modifizierten Beispiel, obwohl nicht dargestellt, können außerdem die Körperabschnitte 905a1 und 905b1 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine rautenförmige Querschnittsform in der Draufsicht aufweisen, wobei diagonale Linien an den Elementisolationsbereichen 702 angeordnet sind.
  • Die kreisförmige Form im ersten modifizierten Beispiel, die quadratische Form im zweiten modifizierten Beispiel und die rautenförmige Form im dritten modifizierten Beispiel sind durch einen zuverlässigen Kontakt, eine leichte Skalierung und eine leichte Vergrößerung von Pixelabschnitten gekennzeichnet. Außerdem erhöhen die kreisförmige Form im ersten modifizierten Beispiel, die quadratische Form im zweiten modifizierten Beispiel und die rautenförmige Form im dritten modifizierten Beispiel die Toleranz für eine Variation der Ausrichtung bei der Strukturierung der vertieften Abschnitte 902a und 902b.
  • In der vorstehend beschriebenen achten Ausführungsform wurde außerdem ein Fall beschrieben, in dem die Kopfabschnitte 905a2 und 905b2 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine quadratische planare Form in der Draufsicht aufweisen. Die vorliegende Technologie ist jedoch nicht auf die Querschnittsform in der achten Ausführungsform begrenzt. Wie in 101 dargestellt, können beispielsweise die Kopfabschnitte 905a2 und 905b2 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine kreisförmige planare Form in der Draufsicht aufweisen. Wie in 102 dargestellt, können außerdem die Kopfabschnitte 905a2 und 905b2 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine quadratische Querschnittsform in der Draufsicht aufweisen, wobei diagonale Linien an den Elementisolationsbereichen 702 angeordnet sind. Obwohl nicht dargestellt, können außerdem die Kopfabschnitte 905a2 und 905b2 der jeweiligen leitfähigen Kontaktstellen 905a und 905b jeweils eine rautenförmige Querschnittsform in der Draufsicht aufweisen.
  • Außerdem können die Querschnittsformen des Körperabschnitts 905a1 und 905b1 der jeweiligen leitfähigen Kontaktstellen 905a und 905b in der Draufsicht mit den planaren Formen der Kopfabschnitte 905a2 und 905b2 in der Draufsicht für dieselbe Form oder für verschiedene Formen kombiniert werden.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1F gemäß der vorstehend beschriebenen achten Ausführungsform der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind (mehrere Halbleitersubstrate umfassen kann, die aufeinander gestapelt sind), wie es beim zweiten Substrat 20, das in 104 dargestellt ist, für eine nachstehend beschriebene zehnte Ausführungsform der Fall ist.
  • (Neunte Ausführungsform)
  • Eine Festkörperbildgebungsvorrichtung 1G gemäß einer neunten Ausführungsform der vorliegenden Technologie ist grundsätzlich ähnlich zur Festkörperbildgebungsvorrichtung 1B2 gemäß der vorstehend beschriebenen achten Ausführungsform konfiguriert, unterscheidet sich jedoch von der Festkörperbildgebungsvorrichtung 1B2 in der Konfiguration der ersten Isolationsschicht und des vertieften Abschnitts.
  • Wie in 103 dargestellt, umfasst die Festkörperbildgebungsvorrichtung 1F gemäß der neunten Ausführungsform insbesondere vertiefte Abschnitte 932a und 932b und eine Isolationsschicht 720, die als erste Isolationsschicht 720 verwendet wird, anstelle der vertieften Abschnitte 902a und 920b und der Isolationsschicht 721, die als erste Isolationsschicht 721 verwendet wird, in der in 91A dargestellten achten Ausführungsform. Der restliche Teil der Konfiguration ist im Wesentlichen ähnlich zum entsprechenden Teil der Konfiguration der vorstehend beschriebenen achten Ausführungsform.
  • Am ersten Schnittabschnitt 702a zwischen den Elementisolationsbereichen 702 erstreckt sich der vertiefte Abschnitt 932a von der Hauptoberflächenseite zur Lichteinfallsoberflächenseite der Halbleiterschicht 701. Der Körperabschnitt 905a1 der leitfähigen Kontaktstelle 905a ist in den vertieften Abschnitt 902a eingebettet. Der Kopfabschnitt 905a2 der leitfähigen Kontaktstelle 905a steht vom vertieften Abschnitt 902a vor. Der Isolationsfilm 903 ist in einer solchen Weise vorgesehen, dass er Seitenoberflächen und eine Bodenoberfläche im vertieften Abschnitt 932a bedeckt. Insbesondere umfasst die leitfähige Kontaktstelle 905a der neunten Ausführungsform den Körperabschnitt 905a1, der über den Isolationsfilm 903 mit den Seitenoberflächen der jeweiligen vier Kontaktbereiche 705 verbunden ist, im vertieften Abschnitt 932a, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905a2, der eine größere Breite als jene des Körperabschnitts 905a1 aufweist und der einteilig mit dem Körperabschnitt 905a1 ausgebildet ist.
  • Am zweiten Schnittabschnitt 702b zwischen den Elementisolationsbereichen 702 erstreckt sich der vertiefte Abschnitt 932b von der Hauptoberflächenseite zur Lichteinfallsoberflächenseite der Halbleiterschicht 701. Der Körperabschnitt 905b1 der leitfähigen Kontaktstelle 905b ist in den vertieften Abschnitt 902b eingebettet. Der Kopfabschnitt 905b2 der leitfähigen Kontaktstelle 905b steht vom vertieften Abschnitt 932b vor. Der Isolationsfilm 903 ist in einer solchen Weise vorgesehen, dass er Seitenoberflächen und eine Bodenoberfläche im vertieften Abschnitt 932a bedeckt. Insbesondere umfasst die leitfähige Kontaktstelle 905b der neunten Ausführungsform den Körperabschnitt 905b1, der über den Isolationsfilm 903 mit den Seitenoberflächen der jeweiligen vier Kontaktbereiche 706 verbunden ist, im vertieften Abschnitt 932b, der auf der Hauptoberflächenseite der Halbleiterschicht 701 vorgesehen ist, und den Kopfabschnitt 905b2, der eine größere Breite als jene des Körperabschnitts 905b1 aufweist und der einteilig mit dem Körperabschnitt 905b1 ausgebildet ist.
  • Die Isolationsschicht 720 ist ähnlich zur Isolationsschicht 720 der vorstehend beschriebenen ersten Ausführungsform. Die Isolationsschicht 720 ist auf der Halbleiterschicht 701 in einer solchen Weise vorgesehen, dass sie die Oberflächen der Inselbereiche 703 und die Oberflächen der leitfähigen Kontaktstellen 935a und 935b bedeckt.
  • Die Festkörperbildgebungsvorrichtung 1G, die wie vorstehend beschrieben konfiguriert ist, erzeugt auch Effekte ähnlich zu den Effekten der vorstehend beschriebenen achten Ausführungsform.
  • Es ist zu beachten, dass in der Festkörperbildgebungsvorrichtung 1F gemäß der vorstehend beschriebenen achten Ausführungsform der zweite Substratabschnitt 20 die Halbleitersubstrate 21 und 21A umfassen kann, die aufeinander gestapelt sind (mehrere Halbleitersubstrate umfassen kann, die aufeinander gestapelt sind), wie es bei dem zweiten Substratabschnitt 20, der in 104 dargestellt ist, für die nachstehend beschriebene zehnte Ausführungsform der Fall ist.
  • (Zehnte Ausführungsform)
  • 104 bis 106 sind dickenweise Querschnittsansichten der Festkörperbildgebungsvorrichtung 1G gemäß der zehnten Ausführungsform der vorliegenden Technologie. 107 bis 109 sind horizontale Querschnittsansichten, die ein Belegungsbeispiel von mehreren Pixeleinheiten PU gemäß der zehnten Ausführungsform der vorliegenden Technologie darstellen. Es ist zu beachten, dass die in 104 bis 106 dargestellten Querschnitte nur schematisch sind und keine tatsächliche Struktur korrekt in einer strengen Hinsicht darstellen sollen. In den in 104 bis 106 dargestellten Querschnittsansichten sind in Positionen sec1 bis sec3 die Positionen der Transistoren und Störstellendiffusionsschichten in der horizontalen Richtung absichtlich geändert, um die Konfiguration der Festkörperbildgebungsvorrichtung 1H in den Figuren in einer leicht zu verstehenden Weise darzustellen.
  • In der Pixeleinheit PU der Festkörperbildgebungsvorrichtung 1H, die in 104 dargestellt ist, ist insbesondere ein Querschnitt in einer Position sec1 ein Querschnitt, der durch Schneiden von 107 entlang der Linie A1-A1' erhalten wird, ein Querschnitt in einer Position sec2 ist ein Querschnitt, der durch Schneiden von 108 entlang der Linie B1-B1' erhalten wird, und ein Querschnitt in einer Position sec3 ist ein Querschnitt, der durch Schneiden von 109 entlang der Linie C1-C1' erhalten wird. Ebenso ist in der Festkörperbildgebungsvorrichtung 1H, die in 105 dargestellt ist, ein Querschnitt in der Position sec1 ein Querschnitt, der durch Schneiden von 107 entlang der Linie A2-A2' erhalten wird, ein Querschnitt in der Position sec2 ist ein Querschnitt, der durch Schneiden von 108 entlang der Linie B2-B2' erhalten wird, und ein Querschnitt in einer Position sec3 ist ein Querschnitt, der durch Schneiden von 109 entlang der Linie C2-C2' erhalten wird. In der Festkörperbildgebungsvorrichtung 1H, die in 106 dargestellt ist, ist ein Querschnitt in der Position sec1 ein Querschnitt, der durch Schneiden von 107 entlang der Linie A3-A3' erhalten wird, ein Querschnitt in der Position sec2 ist ein Querschnitt der durch Schneiden von 108 entlang der Linie B3-B3' erhalten wird, und ein Querschnitt in einer Position sec3 ist ein Querschnitt, der durch Schneiden von 109 entlang der Linie C3-C3' erhalten wird.
  • Wie in 104 dargestellt, ist der zweite Substratabschnitt 20 auf eine Seite der Seite 10a der vorderen Oberfläche des ersten Substratabschnitts 10 gestapelt. Die Photodioden PD, die Übertragungstransistoren TR, und die schwebenden Diffusionen FD sind auf der Seite 10a der vorderen Oberfläche des ersten Substratabschnitts 10 vorgesehen. Die Photodiode PD, der Übertragungstransistor TR und die schwebende Diffusion FD sind in jedem Sensorpixel 12 vorgesehen. Die andere Oberfläche des ersten Substratabschnitts 10 wird als Lichteinfallsoberfläche verwendet. Die Bildgebungsvorrichtung 1H ist von einem hintergrundbeleuchteten Typ und umfasst ein Farbfilter und eine Lichtempfangslinse, die auf der hinteren Oberfläche der Bildgebungsvorrichtung 1H vorgesehen sind. Das Farbfilter und die Lichtempfangslinse sind in jedem Sensorpixel 12 vorgesehen.
  • Das Halbleitersubstrat 11 des ersten Substratabschnitts 10 umfasst beispielsweise ein Siliziumsubstrat. Eine Potentialmuldenschicht WE eines ersten Leitfähigkeitstyps (beispielsweise eines p-Typs) ist in und nahe einem Teil der vorderen Oberfläche des Halbleitersubstrats 11 vorgesehen und die Photodiode PD eines zweiten Leitfähigkeitstyps (beispielsweise eines n-Typs) ist in einem Bereich vorgesehen, der tiefer ist als die Potentialmuldenschicht WE. Die Potentialmuldenschicht WE ist intern mit einer Potentialmuldenkontaktschicht vom p-Typ mit einer höheren Konzentration als jener des p-Typs der Potentialmuldenschicht WE und der schwebenden Diffusion FD des n-Typs versehen.
  • Das Halbleitersubstrat 11 ist mit einer Elementisolationsschicht 16 versehen, die die Sensorpixel 12, die zueinander benachbart sind, elektrisch voneinander isoliert. Die Elementisolationsschicht 16 weist beispielsweise eine STI-Struktur (flache Grabenisolationsstruktur) auf und erstreckt sich in der Tiefenrichtung des Halbleitersubstrats 11. Im Halbleitersubstrat 11 ist eine Störstellendiffusionsschicht 17 zwischen der Elementisolationsschicht 16 und der Photodiode PD vorgesehen. Die Störstellendiffusionsschicht 17 umfasst beispielsweise eine Schicht vom p-Typ und eine Schicht vom n-Typ, die sich in der Dickenrichtung des Halbleitersubstrats 11 erstrecken. Die Schicht vom p-Typ ist auf der Seite der Elementisolationsschicht 16 angeordnet und die Schicht vom n-Typ ist auf der Seite der Photodiode PD angeordnet. Ein Isolationsfilm 15 ist auf einer Seite der vorderen Oberfläche 11a des Halbleitersubstrats 11 vorgesehen.
  • Der Substratabschnitt 20 umfasst ein unteres Substrat 20a und ein oberes Substrat 20b. Das untere Substrat 20a umfasst ein erstes Halbleitersubstrat 21. Das erste Halbleitersubstrat 21 ist beispielsweise ein Siliziumsubstrat mit Einkristallsilizium. Der Verstärkungstransistor AMP und die Elementisolationsschicht 213, die den Verstärkungstransistor AMP umschließt, sind einer Seite von einer Oberfläche 211a des ersten Halbleitersubstrats 21 vorgesehen. Die Elementisolationsschicht 213 isoliert einen Verstärkungstransistor AMP vom anderen Verstärkungstransistor AMP elektrisch, wobei die Verstärkungstransistoren AMP von den zueinander benachbarten Pixeleinheiten PU sind. Das untere Substrat 20a umfasst einen Isolationsfilm 215, der die vordere Oberfläche 211a des ersten Halbleitersubstrats 21 bedeckt. Der Isolationsfilm 215 bedeckt den Verstärkungstransistor AMP und die Elementisolationsschicht 213. Außerdem umfasst das untere Substrat 20a einen Isolationsfilm 217, der die andere Oberfläche 211b des ersten Halbleitersubstrats 21 bedeckt. Der Isolationsfilm 15 des ersten Substratabschnitts 10 und der Isolationsfilm 217 des unteren Substrats 20a sind miteinander verbunden, um einen Zwischenschichtisolationsfilm 228 zu bilden.
  • Das obere Substrat 20b umfasst ein zweites Halbleitersubstrat 21A. Das zweite Halbleitersubstrat 21A ist ein Siliziumsubstrat mit beispielsweise Einkristallsilizium. Der Rücksetztransistor RST und der Auswahltransistor SEL und eine Elementisolationsschicht 223 sind auf einer Seite von einer Oberfläche 221a des zweiten Halbleitersubstrats 21A vorgesehen. Die Elementisolationsschicht 223 ist beispielsweise zwischen dem Rücksetztransistor RST und dem Auswahltransistor SEL und zwischen dem Auswahltransistor SEL und der Potentialmuldenschicht im zweiten Halbleitersubstrat 21A vorgesehen. Das obere Substrat 20b umfasst einen Isolationsfilm 225, der die vordere Oberfläche 221a, eine hintere Oberfläche 221b und Seitenoberflächen des zweiten Halbleitersubstrats 21A bedeckt. Der Isolationsfilm 215 des unteren Substrats 20a und der Isolationsfilm 225 des oberen Substrats 20b sind miteinander verbunden, um einen Zwischenschichtisolationsfilm 226 zu bilden.
  • Die Bildgebungsvorrichtung 1H umfasst mehrere Drähte L1 bis L10, die in den Zwischenschichtisolationsfilmen 226 und 228 vorgesehen sind und mit dem ersten Substratabschnitt 10 und/oder dem zweiten Substratabschnitt 20 elektrisch verbunden sind. Der Draht L1 verbindet elektrisch den Drain des Verstärkungstransistors AMP mit der Leistungsversorgungsleitung VDD. Der Draht L2 verbindet elektrisch die vier schwebenden Diffusionen FD, die in einer Pixeleinheit PU enthalten sind, mit einer Gate-Elektrode AG des Verstärkungstransistors AMP. Der Draht L3 verbindet elektrisch die Source des Verstärkungstransistors AMP mit dem Drain des Auswahltransistors SEL. Der Draht L4 verbindet elektrisch eine Gate-Elektrode SG des Auswahltransistors SEL mit der Pixelansteuerleitung 23 (siehe 1).
  • Der Draht L5 verbindet elektrisch die Source des Auswahltransistors SEL mit der vertikalen Signalleitung 24. Der Draht L6 verbindet elektrisch den Drain des Rücksetztransistors RST mit der Leistungsversorgungsleitung VDD. Der Draht L7 verbindet elektrisch eine Gate-Elektrode RG (siehe nachstehend beschriebene 4A) des Rücksetztransistors RST mit der Pixelansteuerleitung 23. Der Draht L8 verbindet elektrisch die Source des Rücksetztransistors RST mit dem Draht L2. Der Draht L9 (ein Beispiel eines ersten Drahts) verbindet elektrisch die Gate-Elektrode TG des Übertragungstransistors TR mit der Pixelansteuerleitung 23 (siehe 1). Der Draht L10 verbindet elektrisch die Potentialmuldenkontaktschicht mit der Referenzpotentialleitung, die das Referenzpotential (beispielsweise Massepotential: 0 V) zuführt.
  • Ein Abschnitt von jedem der Drähte L1 bis L10, der sich in der Dickenrichtung des Stapels erstreckt, umfasst Wolfram (W), und ein Abschnitt des Drahts, der sich in einer Richtung (beispielsweise der horizontalen Richtung) orthogonal zur Dickenrichtung des Stapels erstreckt, umfasst als Hauptkomponente Kupfer (Cu) oder eine CU-Legierung mit Cu als Hauptkomponente. In den Ausführungsformen der vorliegenden Technologie ist jedoch das Material, das die Drähte L1 bis L10 bildet, nicht auf die vorstehend beschriebenen Beispiele begrenzt und irgendein anderes Material, kann verwendet werden, um die Drähte auszubilden. Der zweite Substratabschnitt 20 umfasst mehrere Kontaktstellenelektroden 227, die mit beliebigen Drähten (beispielsweise den Drähten L1, L4 bis L7, L9 und L10) der vorstehend beschriebenen Drähte L1 bis L10 verbunden sind.
  • Der dritte Substratabschnitt 30 ist entgegengesetzt zu einer Oberfläche des zweiten Substratabschnitts 20 angeordnet, die dem ersten Substratabschnitt 10 zugewandt ist. Der dritte Substratabschnitt 30 umfasst ein Halbleitersubstrat 31, einen Isolationsfilm 304, der eine Seite der vorderen Oberfläche 301a des Halbleitersubstrats 31 bedeckt, mehrere Drähte L30, die auf der Seite der vorderen Oberfläche 301a des Halbleitersubstrats 31 vorgesehen sind, und eine Kontaktstellenelektrode 305, die mit jedem der mehreren Drähte L30 verbunden ist. Das Halbleitersubstrat 31 ist beispielsweise ein Halbleitersubstrat mit Einkristallsilizium.
  • Der Draht L30 ist im Kontaktloch vorgesehen. Ein Abschnitt des Drahts L30, der sich in der Dickenrichtung des dritten Substratabschnitts 30 erstreckt, umfasst Titan (Ti) oder Kobalt (Co) und ein Abschnitt des Drahts L30, der sich in einer Richtung (beispielsweise der horizontalen Richtung) orthogonal zur Dickenrichtung des dritten Substratabschnitts 30 erstreckt, umfasst als Hauptkomponente Kupfer (Cu) oder eine CU-Legierung mit Cu als Hauptkomponente. Silizid 39 (beispielsweise Titansilizid (TiSi) oder Kobaltsilizid (CoSi2)) ist an einem Verbindungsabschnitt zwischen dem Draht L30 und dem Halbleitersubstrat 31 ausgebildet.
  • Die mehreren Kontaktstellenelektroden 305 umfassen beispielsweise Cu oder eine CU-Legierung. In der Dickenrichtung der Bildgebungsvorrichtung 1 ist eine Kontaktstellenelektrode 305 des dritten Substratabschnitts 30 der Kontaktstellenelektrode 227 des zweiten Substratabschnitts 20 zugewandt und ist mit der Kontaktstellenelektrode 227 elektrisch verbunden. Die Kontaktstellenelektroden 305 und 227, die einander zugewandt sind, werden beispielsweise einer Cu-Cu-Bindung unterzogen und miteinander integriert. Dies verbindet den zweiten Substratabschnitt 20 und den dritten Substratabschnitt 30 elektrisch und erhöht die Laminierungsfestigkeit zwischen dem zweiten Substratabschnitt 20 und dem dritten Substratabschnitt 30.
  • In der zehnten Ausführungsform der vorliegenden Technologie kann ein Kontakt der schwebenden Diffusion für jeweils mehrere Sensorpixel 12 angeordnet sein. Vier benachbarte Sensorpixel 12 können sich beispielsweise einen Kontakt der schwebenden Diffusion teilen. Ebenso kann ein Potentialmuldenkontakt für jeweils mehrere Sensorpixel 12 angeordnet sein. Vier benachbarte Sensorpixel 12 können sich beispielsweise einen Potentialmuldenkontakt teilen. Außerdem können ein Draht L2 (Kontakt der schwebenden Diffusion), der mit den schwebenden Diffusionen FD elektrisch verbunden ist, und ein Draht L10 (Potentialmuldenkontakt), der mit der Potentialmuldenschicht WE elektrisch verbunden ist, in jedem der mehreren Sensorpixel 12 angeordnet sein.
  • Wie in 105 und 109 dargestellt, werden in der Bildgebungsvorrichtung 1H eine gemeinsame Kontaktstellenelektrode 102 (ein Beispiel einer „ersten gemeinsamen Kontaktstellenelektrode“ der vorliegenden Technologie), die über die mehreren Sensorpixel 12 angeordnet ist, und ein Draht L2, der an der gemeinsamen Kontaktstellenelektrode 102 vorgesehen ist, geteilt. In der Bildgebungsvorrichtung 1H ist beispielsweise ein Bereich vorhanden, in dem die schwebenden Diffusionen FD1 bis FD4 der vier Sensorpixel 12 über die Elementisolationsschichten 16 in der Draufsicht zueinander benachbart sind. Der Bereich ist mit der gemeinsamen Kontaktstellenelektrode 102 versehen. Die gemeinsame Kontaktstellenelektrode 102 ist über die vier schwebenden Diffusionen FD1 bis FD4 angeordnet und mit jeder der vier schwebenden Diffusionen FD1 bis FD4 elektrisch verbunden. Die gemeinsame Kontaktstellenelektrode 102 umfasst beispielsweise einen Polysiliziumfilm, der mit Störstellen vom n-Typ oder Störstellen vom p-Typ dotiert ist.
  • Ein Draht L2 (das heißt der Kontakt der schwebenden Diffusion) ist in einem zentralen Abschnitt der gemeinsamen Kontaktstellenelektrode 102 vorgesehen. Wie in 105 und 107 bis 109 dargestellt, erstreckt sich der Draht L2, der am zentralen Abschnitt der gemeinsamen Kontaktstellenelektrode 102 vorgesehen ist, vom ersten Substratabschnitt 10 zum oberen Substrat 20b des zweiten Substratabschnitts 20 durch Durchdringen des unteren Substrats 20a des zweiten Substratabschnitts 20 und ist mit der Gate-Elektrode AG des Verstärkungstransistors AMP über einen Draht, der im oberen Substrat 20b vorgesehen ist, oder dergleichen verbunden.
  • Wie in 104 und 109 dargestellt, werden außerdem in der Bildgebungsvorrichtung 1H eine gemeinsame Kontaktstellenelektrode 110 (ein Beispiel einer „zweiten gemeinsamen Kontaktstellenelektrode“ der vorliegenden Technologie), die über die mehreren Sensorpixel 12 angeordnet ist, und ein Draht L10, der an der gemeinsamen Kontaktstellenelektrode 110 vorgesehen ist, geteilt. In der Bildgebungsvorrichtung 1H ist beispielsweise ein Bereich, in dem die Potentialmuldenschichten WE der vier Sensorpixel 12 über die Elementisolationsschichten 16 in der Draufsicht zueinander benachbart sind, vorhanden. Der Bereich ist mit der gemeinsamen Kontaktstellenelektrode 110 versehen. Die gemeinsame Kontaktstellenelektrode 110 ist über die Potentialmuldenschichten WE der vier Sensorpixel 12 angeordnet und mit jeder der Potentialmuldenschichten WE der vier Sensorpixel 12 elektrisch verbunden. In einem Beispiel ist die gemeinsame Kontaktstellenelektrode 110 zwischen einer und der anderen der gemeinsamen Kontaktstellenelektroden 102 angeordnet, die in der Y-Achsen-Richtung angeordnet sind. In der Y-Achsen-Richtung sind die gemeinsamen Kontaktstellenelektroden 102 und 110 abwechselnd angeordnet. Die gemeinsame Kontaktstellenelektrode 110 umfasst beispielsweise einen Polysiliziumfilm, der mit Störstellen vom n-Typ oder Störstellen vom p-Typ dotiert ist.
  • Ein Draht L10 (das heißt der Potentialmuldenkontakt) ist in einem zentralen Abschnitt der gemeinsamen Kontaktstellenelektrode 110 vorgesehen. Wie in 104 und 106 bis 109 dargestellt, erstreckt sich der Draht L10, der am zentralen Abschnitt der gemeinsamen Kontaktstellenelektrode 110 vorgesehen ist, vom ersten Substratabschnitt 10 zum oberen Substrat 20b des zweiten Substratabschnitts 20 durch Durchdringen des unteren Substrats 20a des zweiten Substratabschnitts 20 und ist über einen Draht, der im oberen Substrat 20b vorgesehen ist, und dergleichen mit der Referenzpotentialleitung verbunden, die das Referenzpotential (beispielsweise das Massepotential: 0 V) zuführt.
  • Der Draht L10, der am zentralen Abschnitt der gemeinsamen Kontaktstellenelektrode 110 vorgesehen ist, ist mit einer oberen Oberfläche der gemeinsamen Kontaktstellenelektrode 110, einer inneren Seitenoberfläche eines Durchgangslochs, das im unteren Substrat 20a vorgesehen ist, und einer inneren Seitenoberfläche eines Durchgangslochs, das im oberen Substrat 20b vorgesehen ist, elektrisch verbunden. Dies verbindet die Potentialmuldenschicht WE des Halbleitersubstrats 11 des ersten Substratabschnitts 10, die Potentialmuldenschicht des unteren Substrats 20a des zweiten Substratabschnitts 20 und die Potentialmuldenschicht WE des oberen Substrats 20b des zweiten Substratabschnitts 20 mit dem Referenzpotential (beispielsweise dem Massepotential: 0 V).
  • Die Bildgebungsvorrichtung 1H gemäß der zehnten Ausführungsform der vorliegenden Technologie umfasst den ersten Substratabschnitt 10, der mit den Sensorpixeln 12 versehen ist, die die photoelektrische Umwandlung durchführen, und den zweiten Substratabschnitt 20, der auf der Seite der vorderen Oberfläche 12a des ersten Substratabschnitts 10 vorgesehen ist und eine Ausleseschaltung 22 umfasst, die ein Pixelsignal auf der Basis einer Ladung ausgibt, die aus dem Sensorpixel 12 ausgegeben wird. Der zweite Substratabschnitt 20 umfasst das erste Halbleitersubstrat 21, das mit dem Verstärkungstransistor AMP versehen ist, der in der Ausleseschaltung 22 enthalten ist, und das zweite Halbleitersubstrat 21A, das auf der Seite der vorderen Oberfläche 211a des ersten Halbleitersubstrats 21 angeordnet ist und mit dem Auswahltransistor SEL und dem Rücksetztransistor RST versehen ist und in der Ausleseschaltung 22 enthalten ist.
  • Dies ermöglicht eine Vergrößerung der Fläche von Transistoranordnungsbereichen im Vergleich zu einem Fall, in dem alle Transistoren, die in der Ausleseschaltung 22 enthalten sind, auf einem Halbleitersubstrat angeordnet sind. Folglich wird der Freiheitsgrad der Belegung der Ausleseschaltung 22 verbessert. Dies ermöglicht, dass die Gate-Fläche des Verstärkungstransistors AMP in jeder Pixeleinheit PU maximiert wird, was ermöglicht, dass vorteilhafte Rauscheigenschaften erhalten werden. Das Maximieren der Fläche des Verstärkungstransistors AMP ermöglicht eine Verringerung von Zufallsrauschen, das in der Bildgebungsvorrichtung 1 erzeugt wird.
  • Außerdem umfasst die Festkörperbildgebungsvorrichtung 1H ferner die gemeinsamen Kontaktstellenelektroden 102 und 110, die auf der Seite der vorderen Oberfläche 11a des Halbleitersubstrats 11 vorgesehen sind, das den ersten Substratabschnitt 10 bildet, wobei die gemeinsamen Kontaktstellenelektroden 102 und 110 über mehrere (beispielsweise vier) zueinander benachbarte Sensorpixel 12 angeordnet sind. Die gemeinsame Kontaktstellenelektrode 102 ist mit den schwebenden Diffusionen FD der vier Sensorpixel 12 elektrisch verbunden. Die gemeinsame Kontaktstellenelektrode 110 ist mit den Potentialmuldenschichten WE der vier Sensorpixel 12 elektrisch verbunden. Dies ermöglicht, dass der gemeinsame Draht L2 mit den schwebenden Diffusionen FD für jeweils vier Sensorpixel 12 verbunden ist. Der gemeinsame Draht L10 kann mit den Potentialmuldenschichten WE für jeweils vier Sensorpixel 12 verbunden sein. Dies ermöglicht eine Verringerung der Anzahl von Drähten L2 und L10, was eine Verringerung der Fläche des Sensorpixels 12 und der Größe der Bildgebungsvorrichtung 1H ermöglicht.
  • Es ist zu beachten, dass, wie in 110 dargestellt, der Draht 10L das Durchgangsloch durchdringen kann, das in jedem der Halbleitersubstrate 21 und 21A vorgesehen ist, während er von jedem der Halbleitersubstrate 21 und 21A isoliert und abgegrenzt ist.
  • In der Festkörperbildgebungsvorrichtung 1A gemäß der vorstehend beschriebenen ersten Ausführungsform wurde ein Fall, in dem der zweite Substratabschnitt 20 eine Einzelschichtstruktur mit einer Halbleiterschicht aufweist, wie in 4 dargestellt, beschrieben. Auch in der Festkörperbildgebungsvorrichtung 1A gemäß der vorstehend beschriebenen ersten Ausführungsform kann jedoch der zweite Substratabschnitt 20 eine Zwei-Schicht-Struktur mit den zwei Halbleitersubstraten 21 und 21A aufweisen, wie es bei der Festkörperbildgebungsvorrichtung 1H gemäß der vorstehend beschriebenen zehnten Ausführungsform der Fall ist. In diesem Fall kann, wie es bei der Festkörperbildgebungsvorrichtung 1H gemäß der vorstehend beschriebenen zehnten Ausführungsform der Fall ist, mindestens einer der mehreren Transistoren wie z. B. der Verstärkungstransistor AMP, der Rücksetztransistor RST und der Auswahltransistor SEL, die die Ausleseschaltung 22 bilden können, in der Halbleiterschicht 801 vorgesehen sein, wohingegen die restlichen Transistoren in einer neuen Halbleiterschicht vorgesehen sein können, die sich von den Halbleiterschichten 101 und 801 unterscheidet und dem Halbleitersubstrat 21A in 104 entspricht. Die neue Halbleiterschicht, die dem Halbleitersubstrat 21A in 104 entspricht, wird mit Bezug auf 4 beschrieben. Die neue Halbleiterschicht ist beispielsweise zwischen eine Verdrahtungsschicht mit Drähten 227a, 227b und 227c und den Isolationsfilm 228 über einen Zwischenschichtisolationsfilm gestapelt. Die neue Halbleiterschicht ist entgegengesetzt zur Seite der Halbleiterschicht 201 der Isolationsschicht 820 gestapelt, was ermöglicht, dass ein gewünschter Transistor ausgebildet wird. Als Beispiel kann der Verstärkungstransistor AMP in der Halbleiterschicht 801 ausgebildet werden, wohingegen der Rücksetztransistor RST und/oder der Auswahltransistor SEL in der neuen Halbleiterschicht (Halbleitersubstrat 21A in 104) ausgebildet werden können.
  • Außerdem können mehrere neue Halbleitersubstrate vorgesehen sein und können jeweils mit einem Transistor in der gewünschten Ausleseschaltung 22 versehen sein. Als Beispiel kann der Verstärkungstransistor AMP auf dem Halbleitersubstrat 21 ausgebildet sein. Durch Stapeln einer Isolationsschicht, eines Verbindungsabschnitts und eines Verbindungsdrahts auf das Halbleitersubstrat 21 und weiteres Stapeln des Halbleitersubstrats 21A kann ferner der Rücksetztransistor RST auf dem Halbleitersubstrat 21A ausgebildet werden. Durch Stapeln einer Isolationsschicht, eines Verbindungsabschnitts und eines Verbindungsdrahts auf das Halbleitersubstrat 21A und weiteres Stapeln des Halbleitersubstrats 21B kann der Auswahltransistor SEL auf dem Halbleitersubstrat 21B ausgebildet werden. Die auf den Halbleitersubstraten 21, 21A und 21B ausgebildeten Transistoren können beliebige der Transistoren sein, die die Ausleseschaltung 22 bilden.
  • Es ist zu beachten, dass auch in den Festkörperbildgebungsvorrichtungen 1B1, 1B2, 1C, 1D, 1E, 1F und 1G gemäß den zweiten bis neunten Ausführungsformen, die vorstehend beschrieben sind, der zweite Substratabschnitt 20 eine Zwei-Schicht-Struktur mit den zwei Halbleitersubstraten 21 und 21A aufweisen kann oder eine Struktur mit drei oder mehr Schichten aufweisen kann (eine Konfiguration aufweisen kann, in der mehrere Halbleitersubstrate gestapelt sind).
  • Folglich ermöglicht eine Konfiguration mit mehreren Halbleitersubstraten, die im zweiten Substratabschnitt 20 vorgesehen sind, eine Verringerung der Fläche eines Teils des Halbleitersubstrats 21, die durch eine Ausleseschaltung 22 belegt ist. Durch Ermöglichen einer Verringerung der Fläche jeder Ausleseschaltung 22 und Miniaturisierung jedes Transistors kann die Fläche eines Chips verkleinert werden. Außerdem kann die Fläche von irgendeinem gewünschten Transistor vergrößert werden, wobei der Transistor im Verstärkungstransistor, Rücksetztransistor und Auswahltransistor enthalten ist, die die Ausleseschaltung 22 bilden können. Insbesondere kann erwartet werden, dass eine vergrößerte Fläche des Verstärkungstransistors Rauschen verringert.
  • Auch in den Festkörperbildgebungsvorrichtungen gemäß den ersten bis neunten Ausführungsformen, die vorstehend beschrieben sind, können folglich mehrere Halbleitersubstrate im zweiten Substratabschnitt 20 vorgesehen sein. In einem Fall, in dem der zweite Substratabschnitt 20 mit mehreren Halbleitersubstraten versehen ist, kann jedes der mehreren Halbleitersubstrate im zweiten Substratabschnitt 20 ein Verbundhalbleitersubstrat sein. Ein Material für das Verbundhalbleitersubstrat umfasst beispielsweise Galliumnitrid (GaN), Galliumarsenid (GaAs), Siliziumcarbid (SiC), Indiumphosphid (InP), Aluminiumgalliumarsenid (AlGaAs) und dergleichen.
  • Wie vorstehend beschrieben, wurde die vorliegende Technologie in Verbindung mit den ersten bis zehnten Ausführungsformen beschrieben. Es sollte nicht anerkannt werden, dass die Erörterungen und Zeichnungen, die einen Teil der Offenbarung bilden, die vorliegende Technologie begrenzen. Ein Fachmann auf dem Gebiet erkennt deutlich verschiedene alternative Ausführungsformen, Beispiele und Betriebstechnologien aus der Offenbarung.
  • Es ist zu beachten, dass die vorliegende Technologie die folgenden Konfigurationen annehmen kann. (1)
  • Eine Halbleitervorrichtung, die Folgendes umfasst:
    • eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die über Elementisolationsbereiche benachbart zueinander angeordnet sind, wobei jeder der mehreren Elementausbildungsbereiche mit einem ersten aktiven Element versehen ist;
    • Kontaktbereiche, die jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind;
    • leitfähige Kontaktstellen, die mit den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche verbunden sind, wobei sich die leitfähige Kontaktstelle über den Elementisolationsbereich erstreckt;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist;
    • eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und
    • leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt, wobei der leitfähige Stecker ein Material umfasst, das zu einem Material der leitfähigen Kontaktstelle identisch ist und einteilig mit der leitfähigen Kontaktstelle ausgebildet ist.
  • (2) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (1), wobei
    die leitfähige Kontaktstelle in der Fläche in der Draufsicht größer ist als der leitfähige Stecker.
  • (3) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (1) oder (2), wobei
    die leitfähige Kontaktstelle und der leitfähige Stecker jeweils ein Metallmaterial mit einem hohen Schmelzpunkt umfassen.
  • (4) Die Halbleitervorrichtung gemäß irgendeinem der vorstehend beschriebenen (1) bis (3), wobei
    das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und
    das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  • (5) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
    • Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht;
    • Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind;
    • Ausbilden von Kontaktstellenkernen über einen Ätzstoppfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei sich der Kontaktstellenkern über die Elementisolationsbereiche erstreckt;
    • Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche;
    • Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die Kontaktstellenkerne bedeckt;
    • Anordnen einer zweiten Halbleiterschicht auf der ersten Isolationsschicht;
    • Ausführen eines Schritts mit einer Wärmebehandlung, um ein zweites aktives Element in der zweiten Halbleiterschicht auszubilden;
    • Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht bedeckt;
    • Ausbilden von Verbindungslöchern, die sich jeweils von der zweiten Isolationsschicht zum Kontaktstellenkern erstrecken;
    • Entfernen des Kontaktstellenkerns und des Ätzstoppfilms durch das Verbindungsloch hindurch, um einen Raumabschnitt auszubilden, der mit dem Verbindungsloch in Verbindung steht; und
    • Einbetten eines leitfähigen Materials in den Raumabschnitt und das Verbindungsloch, um eine leitfähige Kontaktstelle, die mit den Kontaktbereichen verbunden ist, und einen leitfähigen Stecker, der mit der leitfähigen Kontaktstelle integriert ist, auszubilden.
  • (6) Das Verfahren zur Herstellung einer Halbleitervorrichtung wobei das Verfahren gemäß dem vorstehend beschriebenen (5) ist, wobei
    der Kontaktstellenkern einen nicht dotierten Polykristallsiliziumfilm umfasst.
  • (7) Das Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren gemäß dem vorstehend beschriebenen (5) oder (6) ist, wobei
    der Schritt des Ausbildens des zweiten aktiven Elements Folgendes umfasst:
    • einen Schritt zum Ausführen einer Wärmebehandlung, um auf einer vorderen Oberfläche der zweiten Halbleiterschicht einen Gate-Isolationsfilm mit einem thermischen Oxidfilm auszubilden, und
    • einen Schritt zum Ausführen einer Wärmebehandlung, um einen Source-Bereich und einen Drain-Bereich in einem vorderen Schichtabschnitt der zweiten Halbleiterschicht auszubilden.
  • (8) Eine Halbleitervorrichtung, die Folgendes umfasst:
    • eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die über Elementisolationsbereiche benachbart zueinander angeordnet sind und jeweils mit einem ersten aktiven Element versehen sind;
    • Kontaktbereiche, die jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind;
    • leitfähige Kontaktstellen, die mit den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche verbunden sind, wobei die leitfähige Kontaktstelle sich über die Elementisolationsbereiche erstreckt;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist;
    • eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt;
    • leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt; und
    • einen Isolationsfilm, der zwischen der leitfähigen Kontaktstelle und dem Kontaktbereich vorgesehen ist, wobei
    • die leitfähige Kontaktstelle, der Isolationsfilm und der Kontaktbereich einen MIS-Kontaktabschnitt bilden.
  • (9) Die Halbleitervorrichtung gemäß (8), wobei
    der Isolationsfilm einen amorphen Film umfasst.
  • (10) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (8) oder (9), wobei
    der Isolationsfilm einen Titanoxidfilm (TiO2-Film) oder einen Strontiumtitanatfilm (SrTiOx-Film) umfasst.
  • (11) Die Halbleitervorrichtung gemäß (8) oder (9), wobei
    die zweite Halbleiterschicht eine Verbundhalbleiterschicht umfasst.
  • (12) Die Halbleitervorrichtung gemäß irgendeinem der vorstehend beschriebenen (8) bis (11), wobei
    das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und
    das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  • (13) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die Folgenden Schritte umfasst:
    • Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht;
    • Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche;
    • Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind;
    • Ausbilden von leitfähigen Kontaktstellen über einen Isolationsfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei die leitfähige Kontaktstelle über die Elementisolationsbereiche angeordnet ist;
    • Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt;
    • Anordnen einer Verbundhalbleiterschicht auf der ersten Isolationsschicht;
    • Ausführen eines Schritts mit einer Wärmebehandlung, um ein zweites aktives Element in der zweiten Halbleiterschicht auszubilden;
    • Ausbilden einer zweiten Isolationsschicht, die die Verbundhalbleiterschicht bedeckt; und
    • Ausbilden von leitfähigen Steckern jeweils in einem Verbindungsloch, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt.
  • (14) Das Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren gemäß dem vorstehend beschriebenen (13) ist, wobei
    der Schritt zum Ausbilden des zweiten aktiven Elements Folgendes umfasst:
    • einen Schritt zum Ausführen einer Wärmebehandlung, um auf einer vorderen Oberfläche der zweiten Halbleiterschicht einen Gate-Isolationsfilm mit einem thermischen Oxidfilm auszubilden, und
    • einen Schritt zum Ausführen einer Wärmebehandlung, um einen Source-Bereich und einen Drain-Bereich in einem vorderen Schichtabschnitt der zweiten Halbleiterschicht auszubilden.
  • (15) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
    • Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht;
    • Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche;
    • Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind;
    • Ausbilden von leitfähigen Kontaktstellen über einen Isolationsfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei die leitfähige Kontaktstelle über die Elementisolationsbereiche angeordnet ist;
    • Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt;
    • Anordnen einer zweiten Halbleiterschicht, die mit einem zweiten aktiven Element versehen ist, auf der ersten Isolationsschicht;
    • Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und
    • Ausbilden von leitfähigen Steckern jeweils in einem Verbindungsloch, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt.
  • (16) Eine Halbleitervorrichtung, die Folgendes umfasst:
    • eine erste Halbleiterschicht, die mit einem ersten aktiven Element versehen ist;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und ein zweites aktives Element umfasst, das in jedem von mehreren Elementausbildungsbereichen vorgesehen ist, die durch Elementisolationsbereiche begrenzt sind;
    • eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und
    • leitfähige Stecker, die jeweils über einen Isolationsfilm in ein Durchgangsloch, das die zweite Isolationsschicht durchdringt, von der zweiten Isolationsschicht eingebettet sind, wobei
    • der Elementisolationsbereich eine Trennnut, die die Elementausbildungsbereiche wie Inseln voneinander trennt, Isolationsfilme, die auf Seitenwänden der Trennnut vorgesehen sind, und ein leitfähiges Material, das in das Innere der Isolationsfilme in der Trennnut eingebettet ist, umfasst.
  • (17) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (16), wobei
    das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und
    das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  • (18) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
    • Ausbilden einer ersten Isolationsschicht, die eine erste Halbleiterschicht bedeckt, die mit einem ersten aktiven Element versehen ist;
    • Anordnen einer zweiten Halbleiterschicht auf der ersten Isolationsschicht;
    • Ausbilden eines zweiten aktiven Elements in jedem von Elementausbildungsbereichen der zweiten Halbleiterschicht, wobei Elementisolationsbereiche der zweiten Halbleiterschicht belassen werden;
    • Ausbilden einer zweiten Isolationsschicht auf der zweiten Halbleiterschicht;
    • Ausbilden von Verbindungslöchern, die jeweils die zweite Isolationsschicht, die zweite Halbleiterschicht und die erste Isolationsschicht durchdringen, und Ausbilden von Trennnuten in den Elementisolationsbereichen der zweiten Halbleiterschicht, wobei die Trennnut die Elementausbildungsbereiche der zweiten Halbleiterschicht in Inselbereiche voneinander trennt;
    • Ausbilden von Isolationsfilmen, die Seitenoberflächen der Elementausbildungsbereiche bedecken, in den Verbindungslöchern und in den Trennnuten; und
    • Einbetten eines leitfähigen Materials in das Innere der Isolationsfilme im Verbindungsloch, um einen leitfähigen Stecker innerhalb der Isolationsfilme im Verbindungsloch auszubilden, und Einbetten des leitfähigen Materials in das Innere der Isolationsfilme in der Trennnut.
  • (19) Eine Halbleitervorrichtung, die Folgendes umfasst:
    • eine erste Halbleiterschicht, die mit einem ersten aktiven Element versehen ist;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist;
    • Seitenwände, die auf Seitenwänden der ersten Halbleiterschicht vorgesehen sind;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht und die Seitenwände bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit zweiten aktiven Elementen versehen ist; und
    • leitfähige Stecker, die jeweils in ein Durchgangsloch eingebettet sind und die zweite Isolationsschicht und die erste Isolationsschicht durchdringen, wobei
    • die Seitenwand ein Isolationsmaterial mit einer höheren Ätzselektivität als jener der zweiten Isolationsschicht umfasst, und
    • der leitfähige Stecker entlang der Seitenwände ausgebildet ist.
  • (20) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (19), wobei
    ein Film mit niedriger Permittivität zwischen der zweiten Halbleiterschicht und der Seitenwand vorgesehen ist, wobei der Film mit niedriger Permittivität eine niedrigere Permittivität als jene der Seitenwand aufweist.
  • (21) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (19) oder (20), wobei
    die zweite Isolationsschicht einen Siliziumoxidfilm umfasst und
    die Seitenwand zumindest irgendeinen Film, der in einem SiN-Film, einem SiBN-Film und einem SiBCN-Film enthalten ist, umfasst, die eine Ätzselektivität mit Bezug auf den Siliziumoxidfilm aufweisen.
  • (22) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (21), wobei
    der Film mit niedriger Permittivität einen Isolationsfilm mit einem geringeren Stickstoffgehalt als jenem der Seitenwand umfasst.
  • (23) Die Halbleitervorrichtung gemäß irgendeinem der vorstehend beschriebenen (19) bis (22), wobei
    der leitfähige Stecker die zweite Halbleiterschicht durchdringt.
  • (24) Die Halbleitervorrichtung gemäß irgendeinem der vorstehend beschriebenen (19) bis (23), wobei
    das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst und
    das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  • (25) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
    • Ausbilden einer ersten Isolationsschicht, die eine erste Halbleiterschicht bedeckt, die mit einem ersten aktiven Element versehen ist;
    • Ausbilden einer zweiten Halbleiterschicht, die mit einem zweiten aktiven Element versehen ist, auf der ersten Isolationsschicht;
    • Ausbilden von Seitenwänden auf Seitenwänden der zweiten Halbleiterschicht;
    • Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht und die Seitenwände bedeckt;
    • Ausbilden von Verbindungslöchern, die sich jeweils von der zweiten Isolationsschicht entlang der Seitenwände in einer solchen Weise erstrecken, dass sie die erste Isolationsschicht durchdringen; und
    • Ausbilden von leitfähigen Steckern jeweils in dem Verbindungsloch, wobei
    • die Seitenwand einen Isolationsfilm mit einer höheren Ätzselektivität als jener der zweiten Isolationsschicht umfasst.
  • (26) Eine Halbleitervorrichtung, die Folgendes umfasst:
    • eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die über Isolationsbereiche benachbart zueinander angeordnet sind und jeweils mit einem ersten aktiven Element versehen sind;
    • Kontaktbereiche, die jeweils auf einer Seite des Isolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind, wobei die Kontaktbereiche zueinander benachbart sind;
    • leitfähige Kontaktstellen, die jeweils über die Kontaktbereiche benachbart zueinander angeordnet sind und mit den Kontaktbereichen über einen Isolationsfilm verbunden sind;
    • eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt;
    • eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist;
    • eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und
    • leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt, wobei
    • die leitfähige Kontaktstelle, der Isolationsfilm und die Kontaktbereiche einen MIS-Kontaktabschnitt bilden.
  • (27) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (26), wobei
    der Isolationsfilm ein amorpher Film ist.
  • (28) Die Halbleitervorrichtung gemäß dem vorstehend beschriebenen (26) oder (27), wobei
    der Isolationsfilm ein Titanoxidfilm oder ein Strontiumtitanatfilm ist.
  • (29) Die Halbleitervorrichtung gemäß irgendeinem der vorstehend beschriebenen (26) bis (28), wobei
    die leitfähige Kontaktstelle einen Körperabschnitt, der über den Isolationsfilm mit jedem der zueinander benachbarten Kontaktbereiche verbunden ist, in einer Nut, die sich von einer Hauptoberfläche der ersten Halbleiterschicht in einer Tiefenrichtung erstreckt, und einen Kopfabschnitt, der eine größere Breite als jene des Körperabschnitts aufweist und einteilig mit dem Körperabschnitt ausgebildet ist, umfasst.
  • (30) Die Halbleitervorrichtung gemäß den vorstehend beschriebenen (26) bis (29), wobei
    das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und
    das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  • (31) Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
    • Ausbilden von mehreren Elementausbildungsbereichen, die durch Isolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht;
    • Ausbilden von zueinander benachbarten Kontaktbereichen auf einer Seite des Isolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche; und
    • Ausbilden von leitfähigen Kontaktstellen, die über einen Isolationsfilm mit jedem der zueinander benachbarten Kontaktbereiche verbunden sind, in einem Nutabschnitt, der zwischen den Kontaktbereichen vorgesehen ist.
  • Bezugszeichenliste
    • 1
    Festkörperbildgebungsvorrichtung (Halbleitervorrichtung)
    10
    Erster Substratabschnitt (erster Bodenabschnitt)
    12
    Sensorpixel
    20
    Zweiter Substratabschnitt (zweiter Bodenabschnitt)
    22
    Ausleseschaltung
    23
    Pixelansteuerleitung
    24
    Pixelsignalleitung
    30
    Dritter Substratabschnitt (dritter Zeitabschnitt)
    32
    Logikschaltung
    33
    Vertikale Ansteuerschaltung
    34
    Spaltensignalverarbeitungsschaltung
    35
    Horizontale Ansteuerschaltung
    36
    Systemsteuerschaltung
    701
    Halbleiterschicht (erste Halbleiterschicht)
    702
    Elementisolationsbereich
    703
    Inselbereich (Elementausbildungsbereich)
    704
    Potentialmuldenbereich
    705, 706
    Kontaktbereich
    707
    Ätzstoppfilm
    708
    Kontaktstellenkern
    709
    Gate-Isolationsfilm
    710
    Gate-Elektrode
    720
    Isolationsschicht (erste Isolationsschicht)
    801
    Halbleiterschicht (zweite Halbleiterschicht)
    802
    Isolationsfilm
    803a, 803b
    Inselbereich (Elementausbildungsbereich)
    804
    Isolationsfilm
    805
    Gate-Isolationsfilm
    806
    Gate-Elektrode
    820
    Isolationsschicht (zweite Isolationsschicht)
    821a, 821b
    Verbindungsloch
    822a, 822b
    Raumabschnitt
    823a, 823b
    Leitfähiger Stecker
    824a, 824b
    Leitfähige Kontaktstelle
    825a, 825b, 825c
    Verbindungsloch
    826a, 826b, 826c
    Leitfähiger Stecker
    827a, 827b, 827c
    Draht
    828
    Isolationsfilm
    829
    Draht
    831
    Planarisierungsfilm
    832
    Farbfilter
    833
    Mikrolinse
    840a, 840b
    MIS-Kontaktabschnitt
    841
    Isolationsfilm
    842a, 842b
    Leitfähige Kontaktstelle
    850
    Halbleiterschicht)Verbundhalbleiterschicht (zweite
    853, 853a, 853b
    Inselbereich
    855
    Gate-Isolationsfilm
    856a
    Gate-Elektrode
    901
    Zwischenschichtisolationsfilm
    902a, 902b
    Vertiefter Abschnitt
    903
    Isolationsfilm
    904
    Polykristallsiliziumfilm
    905a, 905b
    Leitfähige Kontaktstelle
    905a1, 905b1
    Körperabschnitt
    905a2, 905b2
    Kopfabschnitt
    906a, 906b
    MIS-Kontaktabschnitt
    907
    Zwischenschichtisolationsfilm
    921a, 921b
    Verbindungsloch
    923a, 923b
    Leitfähiger Stecker
    932a, 932b
    Vertiefter Abschnitt
    AMP
    Verstärkungstransistor (erstes aktives Element)
    FD
    Schwebende Diffusion
    PD
    Photodiode
    PU
    Pixeleinheit
    RST
    Rücksetztransistor (zweites aktives Element)
    SEL
    Auswahltransistor (zweites aktives Element)
    TR
    Übertragungstransistor (erstes aktives Element)

Claims (31)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die benachbart zueinander über Elementisolationsbereiche angeordnet sind, wobei jeder der mehreren Elementausbildungsbereiche mit einem ersten aktiven Element versehen ist; Kontaktbereiche, die jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind; leitfähige Kontaktstellen, die mit den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche verbunden sind, wobei sich die leitfähige Kontaktstelle über den Elementisolationsbereich erstreckt; eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist; eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt, wobei der leitfähige Stecker ein Material umfasst, das zu einem Material der leitfähigen Kontaktstelle identisch ist und einteilig mit der leitfähigen Kontaktstelle ausgebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Kontaktstelle in der Fläche in der Draufsicht größer ist als der leitfähige Stecker.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Kontaktstelle und der leitfähige Stecker jeweils ein Metallmaterial mit einem hohen Schmelzpunkt umfassen.
  4. Halbleitervorrichtung nach Anspruch 1, wobei das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht; Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind; Ausbilden von Kontaktstellenkernen über einen Ätzstoppfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei sich der Kontaktstellenkern über die Elementisolationsbereiche erstreckt; Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche; Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die Kontaktstellenkerne bedeckt; Anordnen einer zweiten Halbleiterschicht auf der ersten Isolationsschicht; Ausführen eines Schritts mit einer Wärmebehandlung, um ein zweites aktives Element in der zweiten Halbleiterschicht auszubilden; Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht bedeckt; Ausbilden von Verbindungslöchern, die sich jeweils von der zweiten Isolationsschicht zum Kontaktstellenkern erstrecken; Entfernen des Kontaktstellenkerns und des Ätzstoppfilms durch das Verbindungsloch hindurch, um einen Raumabschnitt auszubilden, der mit dem Verbindungsloch in Verbindung steht; und Einbetten eines leitfähigen Materials in den Raumabschnitt und das Verbindungsloch, um eine leitfähige Kontaktstelle auszubilden, die mit den Kontaktbereichen und einem leitfähigen Stecker verbunden ist, der mit der leitfähigen Kontaktstelle integriert ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren nach Anspruch 5 ist, wobei der Kontaktstellenkern einen nicht dotierten Polykristallsiliziumfilm umfasst.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren nach Anspruch 5 ist, wobei der Schritt zum Ausbilden des zweiten aktiven Elements Folgendes umfasst: einen Schritt zum Ausführen einer Wärmebehandlung, um auf einer vorderen Oberfläche der zweiten Halbleiterschicht einen Gate-Isolationsfilm mit einem thermischen Oxidfilm auszubilden, und einen Schritt zum Ausführen einer Wärmebehandlung, um einen Source-Bereich und einen Drain-Bereich in einem vorderen Schichtabschnitt der zweiten Halbleiterschicht auszubilden.
  8. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die benachbart zueinander über Elementisolationsbereiche angeordnet sind und jeweils mit einem ersten aktiven Element versehen sind; Kontaktbereiche, die jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind; leitfähige Kontaktstellen, die mit den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche verbunden sind, wobei sich die leitfähige Kontaktstelle über die Elementisolationsbereiche erstreckt; eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist; eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt; und einen Isolationsfilm, der zwischen der leitfähigen Kontaktstelle und dem Kontaktbereich vorgesehen ist, wobei die leitfähige Kontaktstelle, der Isolationsfilm und der Kontaktbereich einen MIS-Kontaktabschnitt bilden.
  9. Halbleitervorrichtung nach Anspruch 8, wobei der Isolationsfilm einen amorphen Film umfasst.
  10. Halbleitervorrichtung nach Anspruch 8, wobei der Isolationsfilm einen Titanoxidfilm oder einen Strontiumtitanatfilm umfasst.
  11. Halbleitervorrichtung nach Anspruch 8, wobei die zweite Halbleiterschicht eine Verbundhalbleiterschicht umfasst.
  12. Halbleitervorrichtung nach Anspruch 8, wobei das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht; Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche; Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind; Ausbilden von leitfähigen Kontaktstellen über einen Isolationsfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei die leitfähige Kontaktstelle über die Elementisolationsbereiche angeordnet ist; Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt; Anordnen einer Verbundhalbleiterschicht auf der ersten Isolationsschicht; Ausführen eines Schritts mit einer Wärmebehandlung, um ein zweites aktives Element in der zweiten Halbleiterschicht auszubilden; Ausbilden einer zweiten Isolationsschicht, die die Verbundhalbleiterschicht bedeckt; und Ausbilden von leitfähigen Steckern jeweils in einem Verbindungsloch, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren nach Anspruch 13 ist, wobei der Schritt zum Ausbilden des zweiten aktiven Elements Folgendes umfasst: einen Schritt zum Ausführen einer Wärmebehandlung, um auf einer vorderen Oberfläche der zweiten Halbleiterschicht einen Gate-Isolationsfilm mit einem thermischen Oxidfilm auszubilden, und einen Schritt zum Ausführen einer Wärmebehandlung, um einen Source-Bereich und einen Drain-Bereich in einem vorderen Schichtabschnitt der zweiten Halbleiterschicht auszubilden.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden von mehreren Elementausbildungsbereichen, die durch Elementisolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht; Ausbilden eines ersten aktiven Elements in jedem der mehreren Elementausbildungsbereiche; Ausbilden von Kontaktbereichen jeweils auf einer Seite des Elementisolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche, die über die Elementisolationsbereiche zueinander benachbart sind; Ausbilden von leitfähigen Kontaktstellen über einen Isolationsfilm auf den Kontaktbereichen der jeweiligen mehreren Elementausbildungsbereiche, wobei die leitfähige Kontaktstelle über die Elementisolationsbereiche angeordnet ist; Ausbilden einer ersten Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt; Anordnen einer zweiten Halbleiterschicht, die mit einem zweiten aktiven Element versehen ist, auf der ersten Isolationsschicht; Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und Ausbilden von leitfähigen Steckern jeweils in einem Verbindungsloch, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt.
  16. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleiterschicht, die mit einem ersten aktiven Element versehen ist; eine erste Isolationsschicht, die die erste Halbleiterschicht bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und ein zweites aktives Element umfasst, das in jedem von mehreren Elementausbildungsbereichen vorgesehen ist, die durch Elementisolationsbereiche begrenzt sind; eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; und leitfähige Stecker, die jeweils über einen Isolationsfilm in ein Durchgangsloch, das die zweite Isolationsschicht durchdringt, von der zweiten Isolationsschicht eingebettet sind, wobei der Elementisolationsbereich eine Trennnut, die die Elementausbildungsbereiche wie Inseln voneinander trennt, Isolationsfilme, die auf Seitenwänden der Trennnut vorgesehen sind, und ein leitfähiges Material, das in das Innere der Isolationsfilme in der Trennnut eingebettet ist, umfasst.
  17. Halbleitervorrichtung nach Anspruch 16, wobei das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  18. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer ersten Isolationsschicht, die eine erste Halbleiterschicht bedeckt, die mit einem ersten aktiven Element versehen ist; Anordnen einer zweiten Halbleiterschicht auf der ersten Isolationsschicht; Ausbilden eines zweiten aktiven Elements in jedem von Elementausbildungsbereichen der zweiten Halbleiterschicht, wobei Elementisolationsbereiche der zweiten Halbleiterschicht belassen werden; Ausbilden einer zweiten Isolationsschicht auf der zweiten Halbleiterschicht; Ausbilden von Verbindungslöchern, die jeweils die zweite Isolationsschicht, die zweite Halbleiterschicht und die erste Isolationsschicht durchdringen, und Ausbilden von Trennnuten in den Elementisolationsbereichen der zweiten Halbleiterschicht, wobei die Trennnut die Elementausbildungsbereiche der zweiten Halbleiterschicht in Inselbereiche voneinander trennt; Ausbilden von Isolationsfilmen, die Seitenoberflächen der Elementausbildungsbereiche bedecken, in den Verbindungslöchern und in den Trennnuten; und Einbetten eines leitfähigen Materials in das Innere der Isolationsfilme im Verbindungsloch, um einen leitfähigen Stecker innerhalb der Isolationsfilme im Verbindungsloch auszubilden, und Einbetten des leitfähigen Materials in das Innere der Isolationsfilme in der Trennnut.
  19. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleiterschicht, die mit einem ersten aktiven Element versehen ist; eine erste Isolationsschicht, die die erste Halbleiterschicht bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist; Seitenwände, die auf Seitenwänden der ersten Halbleiterschicht vorgesehen sind; eine erste Isolationsschicht, die die erste Halbleiterschicht und die Seitenwände bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist; und leitfähige Stecker, die jeweils in ein Durchgangsloch eingebettet sind und die zweite Isolationsschicht und die erste Isolationsschicht durchdringen, wobei die Seitenwand ein Isolationsmaterial mit einer höheren Ätzselektivität als jener der zweiten Isolationsschicht umfasst, und der leitfähige Stecker entlang der Seitenwände ausgebildet ist.
  20. Halbleitervorrichtung nach Anspruch 19, wobei ein Film mit niedriger Permittivität zwischen der zweiten Halbleiterschicht und der Seitenwand vorgesehen ist, wobei der Film mit niedriger Permittivität eine niedrigere Permittivität als jene der Seitenwand aufweist.
  21. Halbleitervorrichtung nach Anspruch 19, wobei die zweite Isolationsschicht einen Siliziumoxidfilm umfasst und die Seitenwand mindestens irgendeinen Film umfasst, der in einem SiN-Film, einem SiBN-Film und einem SiBCN-Film enthalten ist, die eine Ätzselektivität mit Bezug auf den Siliziumoxidfilm aufweisen.
  22. Halbleitervorrichtung nach Anspruch 20, wobei der Film mit niedriger Permittivität einen Isolationsfilm mit einem geringeren Stickstoffgehalt als jenem der Seitenwand umfasst.
  23. Halbleitervorrichtung nach Anspruch 19, wobei der leitfähige Stecker die zweite Halbleiterschicht durchdringt.
  24. Halbleitervorrichtung nach Anspruch 19, wobei das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  25. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer ersten Isolationsschicht, die eine erste Halbleiterschicht bedeckt, die mit einem ersten aktiven Element versehen ist; Ausbilden einer zweiten Halbleiterschicht, die mit einem zweiten aktiven Element versehen ist, auf der ersten Isolationsschicht; Ausbilden von Seitenwänden auf Seitenwänden der zweiten Halbleiterschicht; Ausbilden einer zweiten Isolationsschicht, die die zweite Halbleiterschicht und die Seitenwände bedeckt; Ausbilden von Verbindungslöchern, die sich jeweils von der zweiten Isolationsschicht entlang der Seitenwände in einer solchen Weise erstrecken, dass sie die erste Isolationsschicht durchdringen; und Ausbilden von leitfähigen Steckern jeweils in dem Verbindungsloch, wobei die Seitenwand einen Isolationsfilm mit einer höheren Ätzselektivität als jener der zweiten Isolationsschicht umfasst.
  26. Halbleitervorrichtung, die Folgendes umfasst: eine erste Halbleiterschicht mit mehreren Elementausbildungsbereichen, die benachbart zueinander über Isolationsbereiche angeordnet sind und jeweils mit einem ersten aktiven Element versehen sind; Kontaktbereiche, die jeweils auf einer Seite des Isolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche vorgesehen sind, wobei die Kontaktbereiche zueinander benachbart sind; leitfähige Kontaktstellen, die jeweils über die Kontaktbereiche benachbart zueinander angeordnet sind und mit Seitenoberflächen der Kontaktbereiche über einen Isolationsfilm verbunden sind; eine erste Isolationsschicht, die die erste Halbleiterschicht und die leitfähigen Kontaktstellen bedeckt; eine zweite Halbleiterschicht, die auf der ersten Isolationsschicht angeordnet ist und mit einem zweiten aktiven Element versehen ist; eine zweite Isolationsschicht, die die zweite Halbleiterschicht bedeckt; leitfähige Stecker, die jeweils in ein Verbindungsloch eingebettet sind, das sich von der zweiten Isolationsschicht zur leitfähigen Kontaktstelle erstreckt; und einen MIS-Kontaktabschnitt mit der leitfähigen Kontaktstelle, dem Isolationsfilm und dem Kontaktbereich.
  27. Halbleitervorrichtung nach Anspruch 26, wobei der Isolationsfilm ein amorpher Film ist.
  28. Halbleitervorrichtung nach Anspruch 26, wobei der Isolationsfilm ein Titanoxidfilm oder ein Strontiumtitanatfilm ist.
  29. Halbleitervorrichtung nach Anspruch 26, wobei die leitfähige Kontaktstelle einen Körperabschnitt, der über den Isolationsfilm mit jedem der Kontaktbereiche verbunden ist, in einer Nut, die sich von einer Hauptoberflächenseite der ersten Halbleiterschicht in einer Tiefenrichtung erstreckt, und einen Kopfabschnitt, der eine größere Breite als jene des Körperabschnitts aufweist und einteilig mit dem Körperabschnitt ausgebildet ist, umfasst.
  30. Halbleitervorrichtung nach Anspruch 26, wobei das erste aktive Element eine Photodiode und einen Übertragungstransistor mit einem Source-Bereich, der mit einem Kathodenbereich der Photodiode elektrisch verbunden ist, und einem Drain-Bereich, der mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst, und das zweite aktive Element einen Verstärkungstransistor mit einer Gate-Elektrode, die mit dem leitfähigen Stecker elektrisch verbunden ist, umfasst.
  31. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden von mehreren Elementausbildungsbereichen, die durch Isolationsbereiche begrenzt sind, in einer ersten Halbleiterschicht; Ausbilden von Kontaktbereichen, die zueinander benachbart sind, auf einer Seite des Isolationsbereichs eines vorderen Schichtabschnitts von jedem der mehreren Elementausbildungsbereiche; und Ausbilden von leitfähigen Kontaktstellen, die über einen Isolationsfilm mit jedem der zueinander benachbarten Kontaktbereiche verbunden sind, in einem Nutabschnitt, der zwischen den Kontaktbereichen vorgesehen ist.
DE112020003038.5T 2019-06-26 2020-06-26 Halbleitervorrichtung und verfahren zur herstellung derselben Pending DE112020003038T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-119169 2019-06-26
JP2019119169 2019-06-26
PCT/JP2020/025147 WO2020262584A1 (ja) 2019-06-26 2020-06-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE112020003038T5 true DE112020003038T5 (de) 2022-04-28

Family

ID=74060178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020003038.5T Pending DE112020003038T5 (de) 2019-06-26 2020-06-26 Halbleitervorrichtung und verfahren zur herstellung derselben

Country Status (7)

Country Link
US (1) US20220367558A1 (de)
JP (1) JPWO2020262584A1 (de)
KR (1) KR20220025725A (de)
CN (1) CN113841245A (de)
DE (1) DE112020003038T5 (de)
TW (1) TW202118029A (de)
WO (1) WO2020262584A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833109B (zh) * 2021-08-20 2024-02-21 美商Ｖ 福尼提公司 顯示面板及其製造方法
US11854832B2 (en) 2022-02-07 2023-12-26 Nanya Technology Corporation Semiconductor device structure having a profile modifier
TWI809829B (zh) * 2022-02-07 2023-07-21 南亞科技股份有限公司 具有輪廓修飾子之半導體元件結構的製備方法
US11894259B2 (en) 2022-02-07 2024-02-06 Nanya Technology Corporation Method for manufacturing the same having a profile modifier
WO2023157620A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2023130928A (ja) * 2022-03-08 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、光検出装置、及び電子機器
WO2023248925A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2023248926A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254554A (ja) * 1988-08-19 1990-02-23 Fujitsu Ltd 半導体装置およびその製造方法
KR100187672B1 (ko) * 1993-12-27 1999-06-01 김주용 반도체 소자의 콘택홀 형성방법
JPH1012726A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体装置及びその製造方法
KR100363710B1 (ko) * 2000-08-23 2002-12-05 삼성전자 주식회사 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2015032687A (ja) * 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact

Also Published As

Publication number Publication date
JPWO2020262584A1 (de) 2020-12-30
CN113841245A (zh) 2021-12-24
US20220367558A1 (en) 2022-11-17
KR20220025725A (ko) 2022-03-03
TW202118029A (zh) 2021-05-01
WO2020262584A1 (ja) 2020-12-30

Similar Documents

Publication Publication Date Title
DE112020003038T5 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE112020003145T5 (de) Festkörperbildgebungsvorrichtung
DE112018006695T5 (de) Bildgebungselement
DE112019006136T5 (de) Bildgebungsvorrichtung und elektronische vorrichtung
DE112018001862T5 (de) Festkörper-bildaufnahmevorrichtung und elektronisches gerät
DE112019005424T5 (de) Festkörper-Bildgebungselement und Bildgebungsvorrichtung
DE112018001859T5 (de) Festkörper-Bildaufnahmevorrichtung und elektronisches Gerät
DE112020003133T5 (de) Bildgebungsvorrichtung
DE112019003245T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
US20220359599A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
DE112017006908T5 (de) Lichtempfangselement, verfahren zum produzieren eines lichtempfangselements, bildgebungselement und elektronische vorrichtung
DE112021001917T5 (de) Bildgebungsvorrichtung und elektronische vorrichtung
DE112020002994T5 (de) Fotoelektrisches umwandlungselement, fotodetektor, fotodetektionssystem,elektronische einrichtung und mobiler körper
DE112019005071T5 (de) Halbleitervorrichtung und festkörperbildsensor
DE112019005735T5 (de) Festkörper-bildgebungsvorrichtung und bildgebungsvorrichtung
DE112020003071T5 (de) Festkörper-bildgebungsvorrichtung
DE112020003121T5 (de) Halbleitervorrichtung und bilderzeugungsvorrichtung
DE112021002028T5 (de) Abbildungsvorrichtung und elektronische vorrichtung
DE112020003135T5 (de) Festkörperbildgebungselement und festkörperbildgebungselementherstellungsverfahren
CN113841244A (zh) 摄像装置
DE112018006764T5 (de) Halbleitervorrichtung
US20240162268A1 (en) Imaging element and imaging device
DE112021005467T5 (de) Bildgebungsvorrichtung und elektronische einrichtung
DE112022001031T5 (de) Fotoelektrisches umwandlungselement und elektronische vorrichtung
DE112020001187T5 (de) Bildgebungselement und bildgebungsvorrichtung